JPWO2017030007A1 - 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 - Google Patents
固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 Download PDFInfo
- Publication number
- JPWO2017030007A1 JPWO2017030007A1 JP2017535488A JP2017535488A JPWO2017030007A1 JP WO2017030007 A1 JPWO2017030007 A1 JP WO2017030007A1 JP 2017535488 A JP2017535488 A JP 2017535488A JP 2017535488 A JP2017535488 A JP 2017535488A JP WO2017030007 A1 JPWO2017030007 A1 JP WO2017030007A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- sample
- pixel
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本技術は、シングルエンドの回路構成により、画素信号の電源ノイズを削減することができるようにする固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関する。固体撮像装置は、光電変換を行う複数の単位画素が配置されている画素部と、単位画素の駆動に用いる電源のノイズ成分を検出し、ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出部と、単位画素から出力されるシングルエンドの画素信号をサンプリングし、キャンセル信号に基づいて、サンプリングした画素信号からノイズ成分を除去した画素信号をホールドして出力するサンプルアンドホールド部と、ホールドされた画素信号のA/D変換を行うA/D変換部とを備える。本技術は、例えば、CMOSイメージセンサに適用できる。
Description
本技術は、固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関し、特に、画素信号の電源ノイズを削減できるようにした固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関する。
従来のCMOSイメージセンサでは、光電変換素子を含む画素部が電源ノイズを伝搬しやすい構成になっており、この画素回路における電源ノイズが、CMOSイメージセンサ全体の電源ノイズにおいて支配的である。
これに対して、従来、電源ノイズを含む画素信号と、電源ノイズをミラーリングした信号とを差動入力のアンプに入力して、画素信号から電源ノイズを除去することが提案されている(例えば、特許文献1参照)。
しかしながら、特許文献1に記載の発明では、各CDS(Correlated Double Sampling)回路に差動入力のアンプが必要になるため、例えば、シングルエンド構成のアンプを用いる場合と比較して、消費電力や回路規模が増大する。
そこで、本技術は、シングルエンドの回路構成により、画素信号の電源ノイズを削減できるようにするものである。
本技術の一側面の固体撮像装置は、光電変換を行う複数の単位画素が配置されている画素部と、前記単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出部と、前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールド部と、ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換部とを備える。
前記電源ノイズ検出部に、前記画素信号に基づく電荷を蓄積する第1の電荷蓄積部と、前記第1の電荷蓄積部と基準電位が共通であり、前記キャンセル信号に基づく電荷を蓄積する第2の電荷蓄積部とを設けることができる。
前記第2の電荷蓄積部には、前記画素信号のサンプル期間に、前記画素信号の前記ノイズ成分により前記第1の電荷蓄積部に蓄積される電荷であるノイズ電荷とほぼ同量の電荷であるキャンセル電荷を前記キャンセル信号の前記キャンセル成分により蓄積させることができる。
前記サンプルアンドホールド部には、前記サンプル期間に前記第1の電荷蓄積部に蓄積された前記ノイズ電荷と前記第2の電荷蓄積部に蓄積された前記キャンセル電荷を、前記画素信号のホールド期間に相殺させることができる。
前記キャンセル成分を、前記ノイズ成分を所定のゲインで増幅した成分とし、前記第2の電荷蓄積部の容量を、前記ゲインに相当する分だけ前記第1の電荷蓄積部の容量より小さくすることができる。
前記キャンセル成分の位相を、前記ノイズ成分の位相を反転した位相とすることができる。
前記電源ノイズ検出部には、前記ゲイン及び前記キャンセル成分の位相を調整する調整機構を設けることができる。
前記第2の電荷蓄積部の前記基準電位に設定される一端と異なる一端を、前記画素信号のサンプル期間にオンする第1のスイッチを介して、前記電源ノイズ検出部の出力に接続するとともに、前記画素信号のホールド期間にオンする第2のスイッチを介して、前記第1の電荷蓄積部の前記基準電位に設定される一端と異なる一端に接続することができる。
前記電源ノイズ検出部に、前記キャンセル信号を出力する第1の出力と、前記キャンセル信号のバイアス電圧を示すシングルエンドの参照信号を出力する第2の出力とを設け、前記第2の電荷蓄積部の前記基準電位に設定される一端と異なる一端を、前記画素信号のサンプル期間にオンする第1のスイッチを介して前記第1の出力に接続し、前記画素信号のホールド期間にオンする第2のスイッチを介して前記第2の出力に接続することができる。
本技術の一側面の固体撮像装置の駆動方法は、光電変換を行う複数の単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出ステップと、前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールドステップと、ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換ステップとを含む。
本技術の一側面の電子機器は、光電変換を行う複数の単位画素が配置されている画素部と、前記単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出部と、前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールド部と、ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換部とを備える固体撮像装置を含む。
本技術の一側面においては、光電変換を行う複数の単位画素の駆動に用いる電源のノイズ成分が検出され、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号が出力され、前記単位画素から出力されるシングルエンドの画素信号がサンプリングされ、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号がホールドされて出力され、ホールドされた前記画素信号のA/D(Analog/Digital)変換が行われる。
半導体装置及び電子機器は、独立した部品または装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術の一側面によれば、画素信号の電源ノイズを削減することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
以下、発明を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
1.本技術が適用される固体撮像装置
2.第1の実施の形態
3.第2の実施の形態(第1の実施の形態の変形例)
4.第3の実施の形態(複数のサンプルアンドホールド回路を並列に動作させる例1)
5.第4の実施の形態(複数のサンプルアンドホールド回路を並列に動作させる例2)
6.第5の実施の形態(CDSに適用する例1)
7.第6の実施の形態(CDSに適用する例2)
8.変形例
9.電子機器への適用例
10.固体撮像装置の使用例
1.本技術が適用される固体撮像装置
2.第1の実施の形態
3.第2の実施の形態(第1の実施の形態の変形例)
4.第3の実施の形態(複数のサンプルアンドホールド回路を並列に動作させる例1)
5.第4の実施の形態(複数のサンプルアンドホールド回路を並列に動作させる例2)
6.第5の実施の形態(CDSに適用する例1)
7.第6の実施の形態(CDSに適用する例2)
8.変形例
9.電子機器への適用例
10.固体撮像装置の使用例
<1.本技術が適用される固体撮像装置>
{1−1.基本的なシステム構成}
図1は、本技術が適用される固体撮像装置、例えばX−Yアドレス方式固体撮像装置の一種であるCMOSイメージセンサの構成の概略を示すシステム構成図である。ここで、CMOSイメージセンサとは、CMOSプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。
{1−1.基本的なシステム構成}
図1は、本技術が適用される固体撮像装置、例えばX−Yアドレス方式固体撮像装置の一種であるCMOSイメージセンサの構成の概略を示すシステム構成図である。ここで、CMOSイメージセンサとは、CMOSプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。
CMOSイメージセンサ10は、画素部11、タイミング制御回路12、垂直走査回路13、電源ノイズ検出部14、サンプルアンドホールド部15、A/D(Analog/Digital)変換部16、及び、水平走査回路17を含むように構成される。また、電源ノイズ検出部14及びサンプルアンドホールド部15により電源ノイズキャンセル部31が構成される。
画素部11は、受光した光量に応じた電荷を生成しかつ蓄積する光電変換部61を有する単位画素(以下、単に「画素」と記述する場合もある)が、行方向及び列方向に、すなわち行列状に2次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向(すなわち、水平方向)を言い、列方向とは画素列の画素の配列方向(すなわち、垂直方向)を言う。
画素部11において、行列状の画素配列に対して、画素行ごとに画素駆動線18が行方向に沿って配線され、画素列ごとに垂直信号線19が列方向に沿って配線されている。画素駆動線18は、単位画素51から信号を読み出す際の駆動を行うための駆動信号を伝送する。なお、図1では、各行毎に画素駆動線18を1本の配線として示しているが、1本に限られるものではない。
また、画素部11の各単位画素51には、各単位画素51の駆動に用いる電源電圧Vdd_pixが図示せぬ電源から供給される。
タイミング制御回路12は、垂直走査回路13、電源ノイズ検出部14、サンプルアンドホールド部15、A/D変換部16、及び、水平走査回路17にクロック信号や制御信号等を供給し、各部の動作を制御する。
垂直走査回路13は、画素駆動線18を介して、画素部11の単位画素51から画素信号を読み出す際の駆動を行うための駆動信号を伝送し、読出し行を選択する。そして、垂直走査回路13は、選択した行の単位画素51から画素信号を垂直信号線19に出力させる。
電源ノイズ検出部14は、画素部11に供給される電源電圧Vdd_pixのノイズ成分を検出し、検出したノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号をサンプルアンドホールド部15に供給する。
サンプルアンドホールド部15には、垂直信号線19毎にサンプルアンドホールド回路71が設けられている。各サンプルアンドホールド回路71は、垂直信号線19を介して各単位画素51から供給されるシングルエンドの画素信号をサンプリングして、ホールド(保持)する。
A/D変換部16は、サンプルアンドホールド回路71によりホールドされたアナログの画素信号をデジタル信号にA/D変換する。
水平走査回路17は、A/D変換部16から出力されるデジタルの画素信号を水平方向に転送する。これにより、デジタルの画素信号からなる撮像データが出力される。
単位画素51は、フォトダイオード61、転送トランジスタ62、リセットトランジスタ63、FD(フローティングディフュージョン)部64、増幅トランジスタ65、選択トランジスタ66、及び、電流源67を含むように構成される。転送トランジスタ62には、画素駆動線18を介して垂直走査回路13から転送信号TRGが供給される。リセットトランジスタ63には、画素駆動線18を介して垂直走査回路13からリセット信号RSTが供給される。選択トランジスタ66には、画素駆動線18を介して垂直走査回路13から選択信号SELが供給される。
なお、図1の単位画素51は、一般的な回路構成を有しており、ここでは詳細な説明は省略する。
また、単位画素51は、この例に限定されるものではなく、任意の回路構成の単位画素とすることができる。さらに、単位画素51は、共有画素構造とすることもできる。共有画素構造の単位画素51は、例えば、複数のフォトダイオード61、複数の転送トランジスタ62、共有される1つのFD部64、及び、共有される1つずつの他のトランジスタから構成される。
<2.第1の実施の形態>
次に、図2乃至図4を参照して、本技術の第1の実施の形態について説明する。
次に、図2乃至図4を参照して、本技術の第1の実施の形態について説明する。
{電源ノイズキャンセル部31の第1の実施の形態}
図2は、図1の電源ノイズキャンセル部31の第1の実施の形態である電源ノイズキャンセル部31aの構成例を示している。電源ノイズキャンセル部31aは、図1の電源ノイズ検出部14の第1の実施の形態である電源ノイズ検出部14a、及び、図1のサンプルアンドホールド部15の第1の実施の形態であるサンプルアンドホールド部15a(不図示)により構成される。サンプルアンドホールド部15aは、図1のサンプルアンドホールド回路71の第1の実施の形態である複数のサンプルアンドホールド回路71aにより構成される。
図2は、図1の電源ノイズキャンセル部31の第1の実施の形態である電源ノイズキャンセル部31aの構成例を示している。電源ノイズキャンセル部31aは、図1の電源ノイズ検出部14の第1の実施の形態である電源ノイズ検出部14a、及び、図1のサンプルアンドホールド部15の第1の実施の形態であるサンプルアンドホールド部15a(不図示)により構成される。サンプルアンドホールド部15aは、図1のサンプルアンドホールド回路71の第1の実施の形態である複数のサンプルアンドホールド回路71aにより構成される。
なお、図2では、図を見やすくするために、1つの単位画素51、電源ノイズ検出部14a、及び、1つのサンプルアンドホールド回路71aのみを図示している。また、図を見やすくために、一部の符号の図示を省略している。
サンプルアンドホールド回路71aは、スイッチ101乃至105、トランジスタ106乃至112、及び、サンプリング容量Cvsl,Cpsrを含むように構成される。トランジスタ106、107及び110乃至112は、p型のMOSFETからなり、トランジスタ108及び109は、n型のMOSFETからなる。サンプリング容量Cvsl,Cpsrは、例えばコンデンサからなる。
サンプリング容量Cvslは、垂直信号線19を介して単位画素51から供給されるシングルエンドの画素信号に基づく電荷を蓄積する。サンプリング容量Cvslの一端は、スイッチ101を介して、垂直信号線19に接続されるとともに、スイッチ104を介して、トランジスタ111のドレイン及びトランジスタ112のソースに接続されている。サンプリング容量Cvslの他端は、トランジスタ109のゲートに接続されるともに、スイッチ105を介して、トランジスタ107のドレイン、トランジスタ108のドレイン、及び、トランジスタ112のゲートに接続されている。
サンプリング容量Cpsrは、電源ノイズ検出部14aから供給されるシングルエンドのキャンセル信号に基づく電荷を蓄積する。サンプリング容量Cpsrの一端は、スイッチ102を介して電源ノイズ検出部14aの出力に接続されるとともに、サンプリング容量Cvslのスイッチ101を介して垂直信号線19に接続されている側の一端に、スイッチ103を介して接続されている。サンプリング容量Cpsrの他端は、サンプリング容量Cvslの他端に接続されている。従って、サンプリング容量Cvslとサンプリング容量Cpsrとは、共通のサンプリング基準電位(例えば、仮想接地点VGの電位)に設定される。
なお、以下、サンプリング容量Cvslの容量をCvslとし、サンプリング容量Cpsrの容量をCpsrとする。
トランジスタ106のソースは、図示せぬ電源に接続され、ドレインは、トランジスタ107のソースに接続されている。トランジスタ106のゲートには、ゲート信号Vbias_p1が印加される。
トランジスタ107のゲートには、ゲート信号Vbias_p2が印加される。
トランジスタ108のソースは、トランジスタ109のドレインに接続されている。トランジスタ108のゲートには、ゲート信号Vbias_n1が印加される。
トランジスタ109のソースは接地されている。
トランジスタ110のソースは、図示せぬ電源に接続され、ドレインは、トランジスタ111のソースに接続されている。トランジスタ110のゲートには、ゲート信号Vbias_p3が印加される。
トランジスタ111のゲートには、ゲート信号Vbias_p4が印加される。
トランジスタ112のドレインは接地されている。
スイッチ101及び102は、タイミング制御回路12から供給されるサンプル信号ph_sがオンのとき(Highレベルのとき)、オンし、サンプル信号ph_sがオフのとき(Lowレベルのとき)、オフする。
スイッチ103及び104は、タイミング制御回路12から供給されるホールド信号ph_hがオンのときオンし、ホールド信号ph_hがオフのときオフする。
スイッチ105は、タイミング制御回路12から供給されるサンプル信号ph_saがオンのときオンし、サンプル信号ph_saがオフのときオフする。
そして、トランジスタ112のソース電位VoutAを示すアナログの画素信号が、サンプルアンドホールド回路71aから出力される。
{サンプルアンドホールド回路71aの動作}
次に、図3のタイミングチャートを参照して、サンプルアンドホールド回路71aの動作について説明する。図3は、サンプル信号ph_s、サンプル信号ph_sa、及び、ホールド信号ph_hのタイミングチャートを示している。
次に、図3のタイミングチャートを参照して、サンプルアンドホールド回路71aの動作について説明する。図3は、サンプル信号ph_s、サンプル信号ph_sa、及び、ホールド信号ph_hのタイミングチャートを示している。
まず、サンプル信号Ph_s及びサンプル信号Ph_saがオンし、スイッチ101、102及び105がオンすることで、サンプル期間が開始する。
ここで、電源電圧Vdd_pixのノイズ成分である電源ゆれ(交流成分)の変動幅をΔVpix、画素部11の電源ゆれが垂直信号線19に現れる割合をKvsl、単位画素51の画素信号の信号成分をVsigとすると、画素信号の平均的な波形は、図2内に示されるように、信号電圧Vsigを基準にΔVpix・Kvslの幅で振動する波形となる。そして、サンプル期間にサンプリング容量Cvslに蓄積される電荷Qvslは、次式(1)となる。
Qvsl=(Vsig+ΔVpix・Kvsl)Cvsl
=Vsig・Cvsl+ΔVpix・Kvsl・Cvsl ・・・(1)
=Vsig・Cvsl+ΔVpix・Kvsl・Cvsl ・・・(1)
ここで、式(1)の第2項のΔVpix・Kvsl・Cvslは、画素信号の電源ノイズ成分(ΔVpix・Kvsl)によりサンプリング容量Cvslに蓄積される電荷であり、以下、ノイズ電荷ΔQvslと称する。
一方、電源ノイズ検出部14aから出力されるキャンセル信号を、所定のバイアス電圧Vpsrに、電源ゆれΔVpixをKpsr倍した電圧を加算した信号であるとすると、キャンセル信号の平均的な波形は、図2内に示されるように、バイアス電圧Vpsrを基準にΔVpix・Kpsrの幅で振動する波形となる。そして、サンプル期間にサンプリング容量Cpsrに蓄積される電荷Qpsrは、次式(2)となる。
Qpsr=(Vpsr+ΔVpix・Kpsr)Cpsr
=Vpsr・Cpsr+ΔVpix・Kpsr・Cpsr ・・・(2)
=Vpsr・Cpsr+ΔVpix・Kpsr・Cpsr ・・・(2)
ここで、式(2)の第2項のΔVpix・Kpsr・Cpsrは、キャンセル信号の交流成分であるキャンセル成分(ΔVpix・Kpsr)により、サンプリング容量Cpsrに蓄積される電荷であり、以下、キャンセル電荷ΔQpsrと称する。なお、キャンセル成分は、電源ゆれΔVpixをゲインKpsrで増幅した成分である。
そして、サンプル信号Ph_saがオフし、スイッチ105がオフした後、サンプル信号Ph_sがオフし、スイッチ101及び102がオフし、サンプル期間が終了する。
次に、ホールド信号ph_hがオンし、スイッチ103及び104がオンし、ホールド期間が開始する。
このとき、スイッチ103がオンし、サンプリング容量Cvslとサンプリング容量Cpsrの両端が接続されることにより、サンプル期間中にサンプリング容量Cvsl及びCpsrに蓄積された電荷Qvsl及び電荷Qpsrが再分配される。そして、サンプルアンドホールド回路71aから出力される画素信号の電圧VoutAは、次式(3)で表される。
VoutA=(Qvsl+Qpsr)/(Cvsl+Cpsr)
={(Vsig+ΔVpix・Kvsl)Cvsl+(Vpsr+ΔVpix・Kpsr)Cpsr}/(Cvsl+Cpsr)
・・・(3)
={(Vsig+ΔVpix・Kvsl)Cvsl+(Vpsr+ΔVpix・Kpsr)Cpsr}/(Cvsl+Cpsr)
・・・(3)
ここで、電源ノイズ検出部14aのゲインKpsrを次式(4)に設定すると、ノイズ電荷ΔQvsl=−キャンセル電荷ΔQpsrとなる。
Kpsr=-Kvsl・Cvsl/Cpsr ・・・(4)
従って、サンプリング容量Cvsl及びCpsrに蓄積された電荷Qvsl及び電荷Qpsrが再分配されることにより、ノイズ電荷ΔQvslとキャンセル電荷ΔQpsrが相殺される。また、式(4)のゲインKpsrを式(3)に代入することにより、サンプルアンドホールド回路71aから出力される画素信号の電圧VoutAは、次式(5)となる。
VoutA=(Vsig・Cvsl+Vpsr・Cpsr)/(Cvsl+Cpsr) ・・・(5)
このように、式(5)において電源ゆれΔVpixが消えており、サンプルアンドホールド回路71aから出力される画素信号の電圧VoutAから電源ノイズ成分が除去される。
その後、ホールド信号ph_hがオフし、スイッチ103及び104がオフし、ホールド期間が終了する。
{電源ノイズ検出部14aの構成例}
図4は、図2の電源ノイズ検出部14aの構成例を示している。
図4は、図2の電源ノイズ検出部14aの構成例を示している。
電源ノイズ検出部14aは、電源ノイズ検出回路151a及びバッファアンプ152を含むように構成される。電源ノイズ検出回路151aは、トランジスタmp1乃至mp7、トランジスタmn1乃至mn4、スイッチSW1及びSW2、可変コンデンサCadv及びCdly、可変容量アレイCdiv、コンデンサCcpl及びCbias、可変抵抗素子Rdet1及びRdif、並びに、バイアス電流源である電流源161を含むように構成される。トランジスタmp1乃至mp7は、p型のMOSFETからなる。トランジスタmp7は、チャネル幅(W)が可変である。トランジスタmn1乃至mn4、並びに、スイッチSW1及びSW2は、n型のMOSFETからなる。
トランジスタmp1のソースは、電源電圧Vdd_pixを供給する電源(不図示)、トランジスタmp2のソース、トランジスタmp5のソース、及び、トランジスタmp7のソースに接続されている。また、トランジスタmp1のソースは、電流源161を介して、トランジスタmn1のドレイン、及び、トランジスタmn1乃至mn4のゲートに接続されている。さらに、トランジスタmp1のソースは、可変コンデンサCdlyを介して、トランジスタmp1のゲート、トランジスタmp3のドレイン、トランジスタmp7のゲート、及び、トランジスタmn2のドレインに接続されている。また、トランジスタmp1のソースは、可変コンデンサCadvを介して、トランジスタmp1のドレイン及びトランジスタmp3のソースに接続されている。さらに、トランジスタmp1のソースは、コンデンサCcplを介して、トランジスタmp4のゲート及びスイッチSW2のドレインに接続されている。トランジスタmp1のドレインは、可変抵抗素子Rdifを介して、トランジスタmp2のドレイン及びトランジスタmp4のソースに接続されている。
トランジスタmp2のゲートは、トランジスタmp4のドレイン及びトランジスタmn3のドレインに接続されている。
トランジスタmp3のゲートは、スイッチSW1のドレインに接続されている。また、トランジスタmp3のゲートは、コンデンサCbiasを介して、トランジスタmn1乃至mn4のソースに接続されている。トランジスタmp3のバックゲートは、トランジスタmp3のソースに接続されている。
トランジスタmp4のゲートは、可変容量アレイCdivを介して、トランジスタmn1乃至mn4のソースに接続されている。トランジスタmp4のバックゲートは、トランジスタmp4のソースに接続されている。
トランジスタmp5のゲートは、トランジスタmp6のゲート及びドレイン、トランジスタmn4のドレイン、スイッチSW1のソース、並びに、スイッチSW2のソースに接続されている。トランジスタmp5のドレインは、トランジスタmp6のソースに接続されている。トランジスタmp6のバックゲートは、トランジスタmp6のソースに接続されている。
トランジスタmp7のドレインは、バッファアンプ152の入力に接続されている。また、トランジスタmp7のドレインは、可変抵抗素子Rdet1を介して、トランジスタmn1乃至mn4のソースに接続されている。トランジスタmn1乃至mn4のソースは、グラウンド電位に設定される。
スイッチSW1及びSW2のゲートには、クロック信号CKが入力される。
そして、トランジスタmp1及びmp2により差動アンプが構成される。また、トランジスタmp5、mp6及びmn4により差動アンプ入力バイアス源162が構成される。
{電源ノイズ検出部14aの動作}
次に、電源ノイズ検出部14aの動作について簡単に説明する。
次に、電源ノイズ検出部14aの動作について簡単に説明する。
バイアス電圧源であるコンデンサCbiasは、スイッチSW1を介して、差動アンプ入力バイアス源162から供給される電流により充電される。また、バイアス電圧源である可変容量アレイCdivは、スイッチSW2を介して、差動アンプ入力バイアス源162から供給される電流により充電される。ここで、クロック信号CKを定期的に(例えば、水平同期信号周期毎に)スイッチSW1及びSW2に入力し、コンデンサCbias及び可変容量アレイCdivを充電することにより、トランジスタmp1及びmp2からなる差動アンプを最適な動作点で動作させることができる。
また、図示せぬ電源から入力される電源電圧Vdd_pixに含まれる電源ゆれΔVpixの成分が、コンデンサCcplを通過する。そして、電源ゆれΔVpixに基づく電圧に、可変容量アレイCdivにより与えられるバイアス電位を加算した電源ノイズ電圧が、差動アンプの一方の入力であるトランジスタmp4のゲートに入力される。
一方、差動アンプの他方の入力であるトランジスタmp3のゲート電位は、コンデンサCbiasにより所定のDCバイアス電位に設定される。このDCバイアス電位は、可変容量アレイCdivによるバイアス電位とほぼ同じ電位に設定される。また、このDCバイアス電位は、電源ゆれΔVpixの影響を受けない。
そして、差動アンプに入力される電源ノイズ電圧とDCバイアス電位との差分に基づく電圧、すなわち、電源電圧Vdd_pixに含まれる電源ゆれΔVpixに基づく電圧が可変抵抗素子Rdifの両端に印加され、電流に変換される。
ここで、可変抵抗素子Rdifの抵抗値を大きくすると、可変抵抗素子Rdifが熱雑音源となるため、あまり大きな抵抗値に設定することはできない。一方、可変抵抗素子Rdifの抵抗値を小さくすると、可変抵抗素子Rdifを流れる定常電流が増大する。
これに対して、差動アンプの差動入力対となるトランジスタmp3のソースとトランジスタmp4のソースとの間に可変抵抗素子Rdifを挿入することにより、可変抵抗素子Rdifの両端にかかる電圧を小さくすることができる。これにより、可変抵抗素子Rdifの定常電流を増やすことなく、可変抵抗素子Rdifの抵抗値を小さくすることができる。
また、差動アンプのPMOS電流源となるトランジスタmp1及びmp2のゲートが、差動入力対となるトランジスタmp3及びmp4のドレインにそれぞれ接続されている。これにより、トランジスタmp3及びmp4のトランスコンダクタンスGmを高くすることができ、その結果、電源ゆれΔVpixが可変抵抗素子Rdifの両端で電流に変換される際の減衰量を抑制することができる。
トランジスタmp1には、トランジスタmn1とカレントミラーを構成するトランジスタmn2を流れるバイアス電流から可変抵抗素子Rdifを流れる電流を引いた電流が流れる。そして、トランジスタmp1を流れる電流が、トランジスタmp1とカレントミラーを構成するトランジスタmp7によりコピーされる。また、トランジスタmp7を流れる電流が、可変抵抗素子Rdet1により電圧VdetAに変換され、電圧VdetAがバッファアンプ152に入力される。
バッファアンプ152は、入力電圧VdetAをキャンセル電圧Vcnclに変換し、キャンセル電圧Vcnclを示すキャンセル信号を出力する。キャンセル電圧Vcnclは、電源ゆれΔVpixの位相を反転してKpsr倍したキャンセル成分の電圧をバイアス電圧Vpsrに加算した電圧となる。なお、バイアス電圧Vpsrは、電圧VdetAに基づいてバッファアンプ152の動作点により規定される。
なお、バッファアンプ152は、電源ノイズ検出部14aの後段に大きな容量性負荷又は抵抗性負荷が接続される場合に必要であるが、それ以外の場合には削除することも可能である。
次に、電源ノイズ検出部14aから出力されるキャンセル信号に含まれるキャンセル成分のゲインKpsrと位相の調整方法の例について説明する。
電源電圧Vdd_pixの電源ゆれΔVpixが画素部11を介してサンプルアンドホールド部15aに至る経路と、電源ノイズ検出部14aを介してサンプルアンドホールド部15aに至る経路とは、回路構成及び回路規模が異なる。従って、前者の経路における伝達特性(以下、画素経路伝達特性と称する)と、後者の経路における伝達特性(以下、検出経路伝達特性と称する)とは、互いにゲイン及び位相特性が異なる。そこで、電源ノイズ検出部14aのゲインKpsrを上述した式(4)に設定できるように、検出経路伝達特性のゲイン及び位相を調整する機構が、電源ノイズ検出部14に設けられている。
例えば、可変抵抗素子Rdifの抵抗値と可変抵抗素子Rdet1の抵抗値の比であるRdet1/Rdifを調整することにより検出経路伝達特性のゲインを調整することができる。
また、例えば、トランジスタmp1とトランジスタmp7で構成されるカレントミラーの比率を調整することにより検出経路伝達特性のゲインを調整することができる。
さらに、例えば、トランジスタmp4のゲート容量をCgとすると、トランジスタmp4のゲートに入力される電源ノイズ電圧における電源ゆれΔVpixに基づく成分の比率は、Ccpl/(Ccpl+Cdiv+Cg)で表される分圧比により決まる。従って、可変容量アレイCdivの容量Cdivを調整し、上記の分圧比を調整することにより、検出経路伝達特性のゲインを調整することができる。
なお、3番目の調整方法は、1番目及び2番目の調整方法と比較して、直流電流値や抵抗値を変更しないため、出力に現れる熱雑音特性を変えることなくゲイン調整が可能となる。しかし、3番目の調整方法では、ゲインの減衰はできるが、増幅はできないため、用途に応じて他の調整方法を併用する必要がある。
また、例えば、可変コンデンサCadvの容量を調整することで、検出経路伝達特性の位相を進み方向に調整することができる。一方、例えば、可変コンデンサCdlyの容量を調整することで、検出経路伝達特性の位相を遅れ方向に調整することができる。
以上のように、検出経路伝達特性のゲイン及び位相を調整することにより、ゲインKpsrを上述した式(4)に設定することができる。
なお、図4の電源ノイズ検出部14aでは、PMOS差動入力の差動アンプを用いる例を示したが、NMOS差動入力の差動アンプを用いることも可能である。
以上のようにして、シングルエンドの回路構成により、画素部11から出力される画素信号の電源ノイズ成分を削減することができる。これにより、上述した引用文献1のように差動入力の回路を用いる場合と比較して、消費電力及び回路規模を小さくすることができる。
また、上述した式(4)により、必要なサンプリング容量Cpsrの容量Cpsrは、サンプリング容量Cvslの容量CvslのKvsl/Kpsrとなる。従って、電源ノイズ検出部14aのゲインKpsrを大きくすることにより、ゲインKpsrに相当する分だけ、サンプリング容量Cpsrの容量Cpsrをサンプリング容量Cvslの容量Cvslより小さくすることができる。これにより、従来のサンプルアンドホールド回路に対してわずかな量の素子を追加するだけで、サンプルアンドホールド回路71aを実現することができる。
さらに、CMOSイメージセンサ10は、同じ構成の回路を複数並列に設けるため、消費電力や回路規模の削減効果がさらに大きくなる。
<3.第2の実施の形態>
次に、図5及び図6を参照して、本技術の第2の実施の形態について説明する。
次に、図5及び図6を参照して、本技術の第2の実施の形態について説明する。
{電源ノイズキャンセル部31の第2の実施の形態}
図5は、図1の電源ノイズキャンセル部31の第2の実施の形態である電源ノイズキャンセル部31bの構成例を示している。
図5は、図1の電源ノイズキャンセル部31の第2の実施の形態である電源ノイズキャンセル部31bの構成例を示している。
電源ノイズキャンセル部31bは、図2の電源ノイズキャンセル部31aと比較して、電源ノイズ検出部14a及びサンプルアンドホールド部15aの代わりに、電源ノイズ検出部14b及びサンプルアンドホールド部15b(不図示)が設けられている点が異なる。サンプルアンドホールド部15bは、図1のサンプルアンドホールド回路71の第2の実施の形態である複数のサンプルアンドホールド回路71bにより構成される。
なお、図5では、図を見やすくするために、1つの単位画素51、電源ノイズ検出部14b、及び、1つのサンプルアンドホールド回路71bのみを図示している。また、図を見やすくために、一部の符号の図示を省略している。
サンプルアンドホールド回路71bは、図2のサンプルアンドホールド回路71aと比較して、スイッチ103の代わりにスイッチ201が設けられている点が異なる。
サンプリング容量Cpsrの一端であって、スイッチ102を介して電源ノイズ検出部14bに接続されている一端は、スイッチ201を介して電源ノイズ検出部14bに接続されている。そして、電源ノイズ検出部14bから出力される参照信号(後述)が、スイッチ201を介して、サンプリング容量Cpsrに入力される。
スイッチ201は、タイミング制御回路12から供給されるホールド信号ph_hがオンのときオンし、ホールド信号ph_hがオフのときオフする。
{電源ノイズ検出部14bの構成例}
図6は、図5の電源ノイズ検出部14bの構成例を示している。なお、図中、図4と対応する部分には同じ符号を付している。
図6は、図5の電源ノイズ検出部14bの構成例を示している。なお、図中、図4と対応する部分には同じ符号を付している。
電源ノイズ検出部14bは、図4の電源ノイズ検出部14aと比較して、電源ノイズ検出回路151aの代わりに電源ノイズ検出回路151bが設けられ、バッファアンプ251が追加されている点が異なる。電源ノイズ検出回路151bは、図4の電源ノイズ検出回路151aと比較して、トランジスタmp8、mp9及びmn5、並びに、可変抵抗素子Rdet2が追加されている点が異なる。トランジスタmp8及びmp9は、p型のMOSFETからなり、トランジスタmn5は、n型のMOSFETからなる。トランジスタmp8は、チャネル幅(W)が可変である。
トランジスタmp8のソースは、トランジスタmp1のソース及びトランジスタmp9のソースに接続されている。トランジスタmp8のゲートは、トランジスタmp9のゲート及びドレイン、並びに、トランジスタmn5のドレインに接続されている。トランジスタmp8のドレインは、バッファアンプ251の入力に接続されている。また、トランジスタmp8のドレインは、可変抵抗素子Rdet2を介して、トランジスタmn1のソース及びトランジスタmn5のソースに接続されている。トランジスタmn1乃至mn5のソースは、グラウンド電位に設定される。
トランジスタmn5のゲートは、トランジスタmn1乃至mn4のゲートに接続されている。
可変抵抗素子Rdet2の抵抗値は、可変抵抗素子Rdet1の抵抗値と同じになるように調整される。そして、追加されたトランジスタmp8、mp9及びmn5からなる回路により、トランジスタmp8には、トランジスタmn2を流れるバイアス電流とほぼ同じ電流が流れる。このトランジスタmp8を流れる電流には、可変抵抗素子Rdifを流れる電源ゆれΔVpixによる交流成分は含まれない。そして、トランジスタmp8を流れる電流が、可変抵抗素子Rdet2により電圧VdetBに変換され、電圧VdetBがバッファアンプ251に入力される。
バッファアンプ251は、入力電圧VdetBを参照電圧Vrefに変換し、参照電圧Vrefを示す参照信号を出力する。ここで、参照電圧Vrefがバイアス電圧Vpsrとほぼ等しい電圧になるように、バッファアンプ251の動作点が調整される。
{サンプルアンドホールド回路71bの動作}
次に、サンプルアンドホールド回路71bの動作について説明する。サンプルアンドホールド回路71bは、先に示した図3のタイミングチャートに従って動作する。
次に、サンプルアンドホールド回路71bの動作について説明する。サンプルアンドホールド回路71bは、先に示した図3のタイミングチャートに従って動作する。
まず、サンプル信号Ph_s及びサンプル信号Ph_saがオンし、スイッチ101、102及び105がオンし、サンプル期間が開始する。これにより、上述した式(1)で示される電荷Qvslが、サンプリング容量Cvslに蓄積される。また、上述した式(2)で示される電荷Qpsrが、サンプリング容量Cpsrに蓄積される。
ここで、サンプルアンドホールド回路71bの仮想接地点VGの電位をVshgとすると、サンプル信号ph_s、ph_saがオンになるサンプル期間における仮想接地点VGの電荷Qvg_sampは、スイッチのチャージインジェクション、フィードスルー、ゲート寄生容量等を無視すると、次式(6)となる。
Qvg_samp={Vshg-(Vsig+ΔVpix・Kvsl)}・Cvsl+{Vshg-(Vpsr+Δpix・Kpsr)}・Cpsr
・・・(6)
・・・(6)
そして、サンプル信号Ph_saがオフし、スイッチ105がオフした後、サンプル信号Ph_sがオフし、スイッチ101、102及び105がオフし、サンプル期間が終了する。
次に、ホールド信号ph_hがオンし、スイッチ104及び201がオンし、ホールド期間が開始する。
ここで、ホールド期間における仮想接地点VGの電荷Qvg_holdは、サンプルアンドホールド回路の出力電圧をVoutBとすると、次式(7)となる。
Qvg_hold=(Vshg-VoutB)Cvsl+(Vshg-Vpsr)Cpsr ・・・(7)
電荷保存則により、サンプル期間とホールド期間の仮想接地点VGの電荷は等しいので、電荷Qvg_samp=電荷Qvg_holdとなる。従って、上述した式(6)及び(7)により、サンプルアンドホールド回路71bの出力電圧VoutBは、次式(8)となる。
VoutB=Vsig+ΔVpix(Kvsl+Kpsr・Cpsr/Cvsl) ・・・(8)
ここで、上述したように、電源ノイズ検出部14bのゲインKpsrを上述した式(4)に設定すると、ノイズ電荷ΔQvsl=−キャンセル電荷ΔQpsrとなる。そして、仮想接地点VGにおいて、ノイズ電荷ΔQvslとキャンセル電荷ΔQpsrが相殺される。また、式(4)のゲインKpsrを式(8)に代入することにより、サンプルアンドホールド回路71bから出力される画素信号の電圧VoutBは、次式(9)となる。
VoutB=Vsig ・・・(9)
このように、式(9)において電源ゆれΔVpixが消えており、サンプルアンドホールド回路71bの出力電圧VoutBから電源ノイズ成分が除去され、画素信号の信号成分Vsigと等しくなる。
以上のようにして、第1の実施の形態と同様に、シングルエンドの回路構成により、画素部11から出力される画素信号の電源ノイズ成分を削減することができる。
また、第1の実施の形態と同様に、電源ノイズ検出部14bのゲインKpsrを大きくすることにより、サンプリング容量Cvslの容量Cvslを小さくすることができる。これにより、従来のサンプルアンドホールド回路に対してわずかな量の素子を追加するだけで、サンプルアンドホールド回路71bを実現することができる。
<4.第3の実施の形態>
次に、図7及び図8を参照して、本技術の第3の実施の形態について説明する。この第3の実施の形態では、1本の垂直信号線19にN個のサンプルアンドホールド回路71aが並列に接続されている。そして、1本の垂直信号線19に接続されている複数の単位画素51の画素信号のサンプルアンドホールド処理をN個のサンプルアンドホールド回路71aにより行う。
次に、図7及び図8を参照して、本技術の第3の実施の形態について説明する。この第3の実施の形態では、1本の垂直信号線19にN個のサンプルアンドホールド回路71aが並列に接続されている。そして、1本の垂直信号線19に接続されている複数の単位画素51の画素信号のサンプルアンドホールド処理をN個のサンプルアンドホールド回路71aにより行う。
{電源ノイズキャンセル部31の第3の実施の形態}
図7は、図1の電源ノイズキャンセル部31の第3の実施の形態である電源ノイズキャンセル部31cの構成例を示している。なお、図中、図2及び図4と対応する部分には同じ符号を付してある。また、図7では、図を見やすくするために、1つの単位画素51、サンプルアンドホールド部15c(不図示)に含まれるサンプルアンドホールド回路71a−1乃至71a−N、並びに、電源ノイズ検出部14cのみを図示している。また、図を見やすくするために、一部の符号の図示を省略している。なお、以下、サンプルアンドホールド回路71a−i(i=1乃至N)の各部の符号は、図2のサンプルアンドホールド回路71aの各部の符号の末尾に”i”又は”−i”(i=1乃至N)を付したものとする。
図7は、図1の電源ノイズキャンセル部31の第3の実施の形態である電源ノイズキャンセル部31cの構成例を示している。なお、図中、図2及び図4と対応する部分には同じ符号を付してある。また、図7では、図を見やすくするために、1つの単位画素51、サンプルアンドホールド部15c(不図示)に含まれるサンプルアンドホールド回路71a−1乃至71a−N、並びに、電源ノイズ検出部14cのみを図示している。また、図を見やすくするために、一部の符号の図示を省略している。なお、以下、サンプルアンドホールド回路71a−i(i=1乃至N)の各部の符号は、図2のサンプルアンドホールド回路71aの各部の符号の末尾に”i”又は”−i”(i=1乃至N)を付したものとする。
電源ノイズキャンセル部31cは、図1の電源ノイズ検出部14の第3の実施の形態である電源ノイズ検出部14c、及び、図1のサンプルアンドホールド部15の第3の実施の形態であるサンプルアンドホールド部15c(不図示)により構成される。サンプルアンドホールド部15cは、複数のサンプルアンドホールド回路71a(図2)により構成される。
電源ノイズ検出部14cは、図4の電源ノイズ検出部14aと比較して、スイッチ301−1乃至301−N、バッファアンプ302−1乃至302−N、及び、コンデンサCs1乃至CsNが追加され、バッファアンプ152が設けられていない点が異なる。
バッファアンプ302−1乃至302−Nの入力は、それぞれスイッチ301−1乃至301−Nを介して、電源ノイズ検出回路151aの出力に接続されている。コンデンサCsi(i=1乃至N)の一端は、それぞれスイッチ301−iとバッファアンプ302−iの間に接続され、コンデンサCsiの他端は接地されている。バッファアンプ302−1乃至302−Nの出力は、それぞれサンプルアンドホールド回路71a−1乃至71a−Nのスイッチ102−1乃至102−Nに接続されている。垂直信号線19は、サンプルアンドホールド回路71a−1乃至71a−Nのスイッチ101−1乃至101−Nに接続されている。
なお、以下、サンプルアンドホールド回路71a−1乃至71a−Nを個々に区別する必要がない場合、単にサンプルアンドホールド回路71aと称する。
スイッチ101−i、102−i、及び、スイッチ301−i(i=1乃至N)は、それぞれ、タイミング制御回路12から供給されるサンプル信号ph_si(i=1乃至N)がオンのときオンし、サンプル信号ph_siがオフのときオフする。
スイッチ103−i及び104−i(i=1乃至N)は、それぞれ、タイミング制御回路12から供給されるホールド信号ph_hiがオンのときオンし、ホールド信号ph_hiがオフのときオフする。
スイッチ105−i(i=1乃至N)は、それぞれ、タイミング制御回路12から供給されるサンプル信号ph_saiがオンのとき、オンし、サンプル信号ph_saiがオフのときオフする。
{電源ノイズキャンセル部31cの動作}
次に、図8のタイミングチャートを参照して、電源ノイズキャンセル部31cの動作について説明する。図8は、サンプル信号ph_s1乃至ph_sN、サンプル信号ph_sa1乃至ph_saN、及び、ホールド信号ph_h1乃至ph_hNのタイミングチャートを示している。
次に、図8のタイミングチャートを参照して、電源ノイズキャンセル部31cの動作について説明する。図8は、サンプル信号ph_s1乃至ph_sN、サンプル信号ph_sa1乃至ph_saN、及び、ホールド信号ph_h1乃至ph_hNのタイミングチャートを示している。
まず、サンプル信号Ph_s1及びサンプル信号ph_sa1がオンし、サンプルアンドホールド回路71a−1のスイッチ101−1、102−1及び105−1、並びに、スイッチ301−1がオンし、サンプル期間1が開始する。これにより、1行目の単位画素51の画素信号が、スイッチ101−1を介して、サンプルアンドホールド回路71a−1のサンプリング容量Cvsl1に供給され、サンプリング容量Cvsl1が充電される。また、電源ノイズ検出回路151aのキャンセル信号が、スイッチ301−1、バッファアンプ302−1、及び、スイッチ102−1を介して、サンプルアンドホールド回路71a−1のサンプリング容量Cpsr1に供給され、サンプリング容量Cpsr1が充電される。
そして、サンプル信号Ph_sa1がオフし、スイッチ105−1がオフした後、サンプル信号Ph_s1がオフし、スイッチ101−1、102−1及び301−1がオフし、サンプル期間1が終了する。
次に、ホールド信号ph_h1がオンし、サンプルアンドホールド回路71a−1のスイッチ103−1及び104−1がオンし、ホールド期間1が開始する。これにより、上述したように、1行目の単位画素51の画素信号から電源ノイズ成分を除去した電圧VoutA1が、サンプルアンドホールド回路71a−1から出力される。
また、ホールド信号ph_h1がオンするのと同時に、サンプル信号Ph_s2及びサンプル信号ph_sa2がオンし、サンプルアンドホールド回路71a−2のスイッチ101−2、102−2及び105−2、並びに、スイッチ301−2がオンし、サンプル期間2が開始する。これにより、2行目の単位画素51の画素信号が、スイッチ101−2を介して、サンプルアンドホールド回路71a−2のサンプリング容量Cvsl2に供給され、サンプリング容量Cvsl2が充電される。また、電源ノイズ検出回路151aのキャンセル信号が、スイッチ301−2、バッファアンプ302−2、及び、スイッチ102−2を介して、サンプルアンドホールド回路71a−2のサンプリング容量Cpsr2に供給され、サンプリング容量Cpsr2が充電される。
このように、1行目の単位画素51の画素信号のホールド処理と、2行目の単位画素51のサンプル処理とが並行に実行される。
そして、ホールド信号ph_h1がオフし、スイッチ103−1及び104−1がオフし、ホールド期間1が終了する。また、サンプル信号Ph_sa2がオフし、スイッチ105−2がオフした後、サンプル信号Ph_s2がオフし、スイッチ101−2、102−2及び301−2がオフし、サンプル期間2が終了する。
次に、ホールド信号ph_h2がオンし、サンプルアンドホールド回路71a−2のスイッチ103−2及び104−2がオンし、ホールド期間2が開始する。これにより、上述したように、2行目の単位画素51の画素信号から電源ノイズ成分を除去した電圧VoutA2が、サンプルアンドホールド回路71a−2から出力される。
また、ホールド信号ph_h2がオンするのと同時に、サンプル信号Ph_s3及びサンプル信号ph_sa3がオンし、サンプルアンドホールド回路71a−3のスイッチ101−3、102−3及び105−3、並びに、スイッチ301−3がオンし、サンプル期間3が開始する。これにより、3行目の単位画素51の画素信号が、スイッチ101−3を介して、サンプルアンドホールド回路71a−3のサンプリング容量Cvsl3に供給され、サンプリング容量Cvsl3が充電される。また、電源ノイズ検出回路151aのキャンセル信号が、スイッチ301−3、バッファアンプ302−3、及び、スイッチ102−3を介して、サンプルアンドホールド回路71a−3のサンプリング容量Cpsr3に供給され、サンプリング容量Cpsr3が充電される。
このように、2行目の単位画素51の画素信号のホールド処理と、3行目の単位画素51のサンプル処理とが並行に実行される。
そして、ホールド信号ph_h2がオフし、スイッチ103−2及び104−2がオフし、ホールド期間2が終了する。また、サンプル信号Ph_sa3がオフし、スイッチ105−3がオフした後、サンプル信号Ph_s3がオフし、スイッチ101−3、102−3及び301−3がオフし、サンプル期間3が終了する。
以下、同様にして、i−1行目の単位画素51の画素信号のホールド期間i−1とi行目の単位画素51の画素信号のサンプル期間i(i=2乃至N)とが並行して実行される。また、N−1行目の単位画素51の画素信号のホールド期間N−1及びN行目の単位画素51の画素信号のサンプル期間Nが終了した後、N行目の単位画素51の画素信号のホールド期間Nと1行目の単位画素51の画素信号のサンプル期間1とが並行して実行され、その後、i−1行目の単位画素51の画素信号のホールド期間i−1とi行目の単位画素51の画素信号のサンプル期間iとが並行して実行される。
このように、サンプル期間とホールド期間とを並行して実行することにより、サンプルアンドホールド処理を高速化することができる。
ここで、バッファアンプ302−1乃至302−Nを設けることにより、電源ノイズ検出回路151aと各サンプルアンドホールド回路71aとの間のアイソレーションが確保される。また、コンデンサCs1乃至CsNを設けることにより、スイッチ301−1乃至301−Nのオフ時に、バッファアンプ302−1乃至302−Nがフローティング状態になることが防止される。
なお、バッファアンプ302−1乃至302−N、及び、コンデンサCs1乃至CsNは、削除することが可能である。バッファアンプ302−1乃至302−N、及び、コンデンサCs1乃至CsNを設けるか否かは、例えば、要求される画素信号の精度により決定される。
<5.第4の実施の形態>
次に、図9を参照して、本技術の第4の実施の形態について説明する。
次に、図9を参照して、本技術の第4の実施の形態について説明する。
{電源ノイズキャンセル部31の第4の実施の形態}
図9は、図1の電源ノイズキャンセル部31の第4の実施の形態である電源ノイズキャンセル部31dの構成例を示している。なお、図中、図7と対応する部分には同じ符号を付してある。また、図9では、図を見やすくするために、1つの単位画素51、サンプルアンドホールド部15d(不図示)に含まれるサンプルアンドホールド回路71c−1乃至71c−N、並びに、電源ノイズ検出部14dのみを図示している。また、図を見やすくために、一部の符号の図示を省略している。なお、以下、サンプルアンドホールド回路71c−i(i=1乃至N)の各部の符号は、図4のサンプルアンドホールド回路71bの対応する各部の符号の末尾に”i”又は”−i”(i=1乃至N)を付したものとする。
図9は、図1の電源ノイズキャンセル部31の第4の実施の形態である電源ノイズキャンセル部31dの構成例を示している。なお、図中、図7と対応する部分には同じ符号を付してある。また、図9では、図を見やすくするために、1つの単位画素51、サンプルアンドホールド部15d(不図示)に含まれるサンプルアンドホールド回路71c−1乃至71c−N、並びに、電源ノイズ検出部14dのみを図示している。また、図を見やすくために、一部の符号の図示を省略している。なお、以下、サンプルアンドホールド回路71c−i(i=1乃至N)の各部の符号は、図4のサンプルアンドホールド回路71bの対応する各部の符号の末尾に”i”又は”−i”(i=1乃至N)を付したものとする。
電源ノイズキャンセル部31dは、図7の電源ノイズキャンセル部31cと比較して、電源ノイズ検出部14c及びサンプルアンドホールド部15cの代わりに、電源ノイズ検出部14d及びサンプルアンドホールド部15d(不図示)が設けられている点が異なる。サンプルアンドホールド部15dは、複数のサンプルアンドホールド回路71cにより構成される。
電源ノイズ検出部14dは、電源ノイズ検出部14cと比較して、電源ノイズ検出回路151aの代わりに、図6の電源ノイズ検出回路151bが設けられ、スイッチ401−1乃至スイッチ401−Nが追加されている点が異なる。
電源ノイズ検出回路151bのキャンセル信号の出力部は、スイッチ301−1乃至301−Nを介して、バッファアンプ302−1乃至302−nの入力に接続されている。また、電源ノイズ検出回路151bの参照信号の出力部は、スイッチ401−1乃至401−Nを介して、コンデンサCs1乃至CsNとバッファアンプ302−1乃至302−nの入力との間に接続されている。
サンプルアンドホールド回路71c−1乃至71c−Nは、図5のサンプルアンドホールド回路71bからスイッチ102及びスイッチ201を削除した構成を有している。
そして、電源ノイズ検出部14dのバッファアンプ302−1乃至302−Nの出力は、それぞれサンプルアンドホールド回路71c−1乃至71c−NのコンデンサCpsr1乃至CpsrNの一端に接続されている。垂直信号線19は、サンプルアンドホールド回路71a−1乃至71a−Nのスイッチ101−1乃至101−Nに接続されている。
スイッチ401−i(i=1乃至N)は、それぞれ、タイミング制御回路12から供給されるホールド信号ph_hiがオンのときオンし、ホールド信号ph_hiがオフのときオフする。
なお、以下、サンプルアンドホールド回路71c−1乃至71c−Nを個々に区別する必要がない場合、単にサンプルアンドホールド回路71cと称する。
{電源ノイズキャンセル部31dの動作}
次に、電源ノイズキャンセル部31dの動作について説明する。電源ノイズキャンセル部31dは、先に示した図8のタイミングチャートに従って動作する。
次に、電源ノイズキャンセル部31dの動作について説明する。電源ノイズキャンセル部31dは、先に示した図8のタイミングチャートに従って動作する。
まず、サンプル信号Ph_s1及びサンプル信号ph_sa1がオンし、サンプルアンドホールド回路71c−1のスイッチ101−1及び105−1、並びに、スイッチ301−1がオンし、サンプル期間1が開始する。これにより、1行目の単位画素51の画素信号が、スイッチ101−1を介して、サンプルアンドホールド回路71c−1のサンプリング容量Cvsl1に供給され、サンプリング容量Cvsl1が充電される。また、電源ノイズ検出回路151bのキャンセル信号が、スイッチ301−1、及び、バッファアンプ302−1を介して、サンプルアンドホールド回路71c−1のサンプリング容量Cpsr1に供給され、サンプリング容量Cpsr1が充電される。
そして、サンプル信号Ph_sa1がオフし、スイッチ105−1がオフした後、サンプル信号Ph_s1がオフし、スイッチ101−1及び301−1がオフし、サンプル期間1が終了する。
次に、ホールド信号ph_h1がオンし、サンプルアンドホールド回路71c−1のスイッチ104−1、及び、スイッチ401−1がオンし、ホールド期間1が開始する。これにより、上述したように、1行目の単位画素51の画素信号から電源ノイズ成分を除去した電圧VoutB1が、サンプルアンドホールド回路71c−1から出力される。
また、ホールド信号ph_h1がオンするのと同時に、サンプル信号Ph_s2及びサンプル信号ph_sa2がオンし、サンプルアンドホールド回路71c−2のスイッチ101−2及び105−2、並びに、スイッチ301−2がオンし、サンプル期間2が開始する。これにより、2行目の単位画素51の画素信号が、スイッチ101−2を介して、サンプルアンドホールド回路71c−2のサンプリング容量Cvsl2に供給され、サンプリング容量Cvsl2が充電される。また、電源ノイズ検出回路151bのキャンセル信号が、スイッチ301−2、及び、バッファアンプ302−2を介して、サンプルアンドホールド回路71c−2のサンプリング容量Cpsr2に供給され、サンプリング容量Cpsr2が充電される。
このように、1行目の単位画素51の画素信号のホールド処理と、2行目の単位画素51のサンプル処理とが並行に実行される。
そして、ホールド信号ph_h1がオフし、スイッチ104−1及び401−1がオフし、ホールド期間1が終了する。また、サンプル信号Ph_sa2がオフし、スイッチ105−2がオフした後、サンプル信号Ph_s2がオフし、スイッチ101−2及び301−2がオフし、サンプル期間2が終了する。
次に、ホールド信号ph_h2がオンし、サンプルアンドホールド回路71c−2のスイッチ104−2、及び、スイッチ401−2がオンし、ホールド期間2が開始する。これにより、上述したように、2行目の単位画素51の画素信号から電源ノイズ成分を除去した電圧VoutB2が、サンプルアンドホールド回路71c−2から出力される。
また、ホールド信号ph_h2がオンするのと同時に、サンプル信号Ph_s3及びサンプル信号ph_sa3がオンし、サンプルアンドホールド回路71c−3のスイッチ101−3及び105−3、並びに、スイッチ301−3がオンし、サンプル期間3が開始する。これにより、3行目の単位画素51の画素信号が、スイッチ101−3を介して、サンプルアンドホールド回路71c−3のサンプリング容量Cvsl3に供給され、サンプリング容量Cvsl3が充電される。また、電源ノイズ検出回路151bのキャンセル信号が、スイッチ301−3、及び、バッファアンプ302−3を介して、サンプルアンドホールド回路71c−3のサンプリング容量Cpsr3に供給され、サンプリング容量Cpsr3が充電される。
このように、2行目の単位画素51の画素信号のホールド処理と、3行目の単位画素51のサンプル処理とが並行に実行される。
そして、ホールド信号ph_h2がオフし、スイッチ104−2及び401−2がオフし、ホールド期間2が終了する。また、サンプル信号Ph_sa3がオフし、スイッチ105−3がオフした後、サンプル信号Ph_s3がオフし、スイッチ101−3及び301−3がオフし、サンプル期間3が終了する。
以下、同様にして、i−1行目の単位画素51の画素信号のホールド期間i−1とi行目の単位画素51の画素信号のサンプル期間i(i=2乃至N)とが並行して実行される。また、N−1行目の単位画素51の画素信号のホールド期間N−1及びN行目の単位画素51の画素信号のサンプル期間Nが終了した後、N行目の単位画素51の画素信号のホールド期間Nと1行目の単位画素51の画素信号のサンプル期間1とが並行して実行され、その後、i−1行目の単位画素51の画素信号のホールド期間i−1とi行目の単位画素51の画素信号のサンプル期間iとが並行して実行される。
このように、サンプル期間とホールド期間とを並行して実行することにより、サンプルアンドホールド処理を高速化することができる。
ここで、バッファアンプ302−1乃至302−Nを設けることにより、電源ノイズ検出回路151bと各サンプルアンドホールド回路71cとの間のアイソレーションが確保される。また、コンデンサCs1乃至CsNを設けることにより、スイッチ301−1乃至301−N及びスイッチ401−1乃至401−Nのオフ時に、バッファアンプ302−1乃至302−Nがフローティング状態になることが防止される。
なお、バッファアンプ302−1乃至302−N、及び、コンデンサCs1乃至CsNは、削除することが可能である。バッファアンプ302−1乃至302−N、及び、コンデンサCs1乃至CsNを設けるか否かは、例えば、要求される画素信号の精度により決定される。
<6.第5の実施の形態>
次に、図10及び図11を参照して、本技術の第5の実施の形態について説明する。第5の実施の形態では、画素信号のリセット電位とイメージ信号電位に対して、それぞれ図2のサンプルアンドホールド回路71aが適用され、CDS(Correlated Double Sampling:相関二重サンプリング)が行われる。
次に、図10及び図11を参照して、本技術の第5の実施の形態について説明する。第5の実施の形態では、画素信号のリセット電位とイメージ信号電位に対して、それぞれ図2のサンプルアンドホールド回路71aが適用され、CDS(Correlated Double Sampling:相関二重サンプリング)が行われる。
{電源ノイズキャンセル部31の第5の実施の形態}
図10は、図1の電源ノイズキャンセル部31の第5の実施の形態である電源ノイズキャンセル部31eの構成例を示している。なお、図中、図2及び図4と対応する部分には同じ符号を付してある。また、図10では、図を見やすくするために、1つの単位画素51、サンプルアンドホールド部15e(不図示)に含まれるサンプルアンドホールド回路71a−1及び71a−2、並びに、電源ノイズ検出部14eのみを図示している。また、図を見やすくするために、一部の符号の図示を省略している。なお、以下、サンプルアンドホールド回路71a−i(i=1又は2)の各部の符号は、図2のサンプルアンドホールド回路71aの各部の符号の末尾に”i”又は”−i”を付したものとする。
図10は、図1の電源ノイズキャンセル部31の第5の実施の形態である電源ノイズキャンセル部31eの構成例を示している。なお、図中、図2及び図4と対応する部分には同じ符号を付してある。また、図10では、図を見やすくするために、1つの単位画素51、サンプルアンドホールド部15e(不図示)に含まれるサンプルアンドホールド回路71a−1及び71a−2、並びに、電源ノイズ検出部14eのみを図示している。また、図を見やすくするために、一部の符号の図示を省略している。なお、以下、サンプルアンドホールド回路71a−i(i=1又は2)の各部の符号は、図2のサンプルアンドホールド回路71aの各部の符号の末尾に”i”又は”−i”を付したものとする。
電源ノイズキャンセル部31eは、図1の電源ノイズ検出部14の第5の実施の形態である電源ノイズ検出部14e、及び、図1のサンプルアンドホールド部15の第5の実施の形態であるサンプルアンドホールド部15e(不図示)により構成される。サンプルアンドホールド部15eは、複数のサンプルアンドホールド回路71a(図2)により構成される。
電源ノイズ検出部14eは、図4の電源ノイズ検出部14aと比較して、スイッチ501、バッファアンプ502−1、及び、コンデンサCsdが追加され、バッファアンプ152が設けられていない点が異なる。
バッファアンプ502の入力は、スイッチ501を介して、電源ノイズ検出回路151aの出力に接続されている。コンデンサCsdの一端は、スイッチ501とバッファアンプ502の間に接続され、コンデンサCsdの他端は接地されている。バッファアンプ502の出力は、サンプルアンドホールド回路71a−1及び71a−2のスイッチ102−1及び102−2に接続されている。垂直信号線19は、サンプルアンドホールド回路71a−1及び71a−2のスイッチ101−1及び101−2に接続されている。
スイッチ101−i及び102−i(i=1又は2)は、それぞれ、タイミング制御回路12から供給されるサンプル信号ph_siがオンのときオンし、サンプル信号ph_siがオフのときオフする。
スイッチ103−i及び104−i(i=1又は2)は、それぞれ、タイミング制御回路12から供給されるホールド信号ph_hiがオンのときオンし、ホールド信号ph_hiがオフのときオフする。
スイッチ105−i(i=1又は2)は、それぞれ、タイミング制御回路12から供給されるサンプル信号ph_saiがオンのときオンし、サンプル信号ph_saiがオフのときオフする。
スイッチ501は、タイミング制御回路12から供給されるサンプル信号ph_sdがオンのときオンし、サンプル信号ph_sdがオフのときオフする。
{電源ノイズキャンセル部31eの動作}
次に、図11のタイミングチャートを参照して、電源ノイズキャンセル部31eの動作について説明する。図11は、サンプル信号ph_s1及びph_s2、サンプル信号ph_sa1及びph_sa2、ホールド信号ph_h1及びph_h2、並びに、サンプル信号ph_sdのタイミングチャートを示している。
次に、図11のタイミングチャートを参照して、電源ノイズキャンセル部31eの動作について説明する。図11は、サンプル信号ph_s1及びph_s2、サンプル信号ph_sa1及びph_sa2、ホールド信号ph_h1及びph_h2、並びに、サンプル信号ph_sdのタイミングチャートを示している。
まず、単位画素51の画素信号がリセット電位のときに、サンプル信号Ph_s1及びサンプル信号ph_sa1がオンし、サンプルアンドホールド回路71a−1のスイッチ101−1、102−1及び105−1がオンする。また、サンプル信号ph_sdがオンし、スイッチ501がオンする。これにより、リセット電位の画素信号(以下、リセット信号と称する)のサンプル期間が開始する。
そして、単位画素51のリセット信号が、スイッチ101−1を介して、サンプルアンドホールド回路71a−1のサンプリング容量Cvsl1に供給され、サンプリング容量Cvsl1が充電される。また、電源ノイズ検出回路151aのキャンセル信号が、スイッチ501、バッファアンプ502、及び、スイッチ102−1を介して、サンプルアンドホールド回路71a−1のサンプリング容量Cpsr1に供給され、サンプリング容量Cpsr1が充電される。
そして、サンプル信号Ph_sa1がオフし、スイッチ105−1がオフした後、サンプル信号Ph_s1がオフし、スイッチ101−1及び102−1がオフし、リセット信号のサンプル期間が終了する。
次に、単位画素51の画素信号がイメージ信号電位のときに、サンプル信号Ph_s2及びサンプル信号ph_sa2がオンし、サンプルアンドホールド回路71a−2のスイッチ101−2、102−2及び105−2がオンする。これにより、イメージ信号電位の画素信号(以下、イメージ信号と称する)のサンプル期間が開始する。
そして、単位画素51のイメージ信号が、スイッチ101−2を介して、サンプルアンドホールド回路71a−2のサンプリング容量Cvsl2に供給され、サンプリング容量Cvsl2が充電される。また、電源ノイズ検出回路151aのキャンセル信号が、スイッチ501、バッファアンプ502、及び、スイッチ102−2を介して、サンプルアンドホールド回路71a−2のサンプリング容量Cpsr2に供給され、サンプリング容量Cpsr2が充電される。
また、サンプル信号Ph_s2及びサンプル信号ph_sa2がオンするのと同時に、ホールド信号ph_h1がオンし、サンプルアンドホールド回路71a−1のスイッチ103−1及び104−1がオンし、リセット信号のホールド期間が開始する。これにより、上述したように、単位画素51のリセット信号から電源ノイズ成分を除去した電圧Vout_rstが、サンプルアンドホールド回路71a−1から出力される。
そして、サンプル信号Ph_sa2がオフし、スイッチ105−2がオフした後、サンプル信号Ph_s2がオフし、スイッチ101−2及び102−2がオフし、イメージ信号のサンプル期間が終了する。
また、サンプル信号ph_s2がオフしたとき、サンプル信号ph_sdがオフし、スイッチ501がオフする。
次に、ホールド信号ph_h2がオンし、サンプルアンドホールド回路71a−2のスイッチ103−2及び104−2がオンし、イメージ信号のホールド期間が開始する。これにより、上述したように、単位画素51のイメージ信号から電源ノイズ成分を除去した電圧Vout_sigが、サンプルアンドホールド回路71a−2から出力される。
そして、例えば、A/D変換部16で、リセット電圧Vout_rst−イメージ電圧Vout_sigを算出することにより、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが画素信号から除去される。
その後、ホールド信号ph1及びph2がオフし、スイッチ103−1、103−2、104−1及び104−2がオフし、リセット信号及びイメージ信号のホールド期間が終了する。
なお、サンプル信号ph_sdは、サンプル信号ph_s2のオフと同時、或いは、サンプル信号ph_s2がオフした後からホールド信号ph_h2がオンする前までの間に、オフする必要がある。これは、ホールド信号ph_h1及びph_h2が両方ともオンし、サンプルアンドホールド回路71a−1及び71a−2から電源ノイズ成分が除去された信号が出力されている最中に、電源ノイズ検出回路151aから寄生容量等を介してキャンセル信号が漏れこむことを防止するためである。この漏れこみが気にならない場合は、サンプル信号ph_sdをオンしたままでもよい。
<7.第6の実施の形態>
次に、図12及び図13を参照して、本技術の第6の実施の形態について説明する。第6の実施の形態では、画素信号のリセット電位とイメージ信号電位に対して、それぞれ図9のサンプルアンドホールド回路71cが適用され、CDS(Correlated Double Sampling:相関二重サンプリング)が行われる。
次に、図12及び図13を参照して、本技術の第6の実施の形態について説明する。第6の実施の形態では、画素信号のリセット電位とイメージ信号電位に対して、それぞれ図9のサンプルアンドホールド回路71cが適用され、CDS(Correlated Double Sampling:相関二重サンプリング)が行われる。
{電源ノイズキャンセル部31の第6の実施の形態}
図12は、図1の電源ノイズキャンセル部31の第6の実施の形態である電源ノイズキャンセル部31fの構成例を示している。なお、図中、図10と対応する部分には同じ符号を付してある。また、図12では、図を見やすくするために、1つの単位画素51、サンプルアンドホールド部15f(不図示)に含まれるサンプルアンドホールド回路71c−1及び71c−2、並びに、電源ノイズ検出部14fのみを図示している。また、図を見やすくするために、一部の符号の図示を省略している。なお、以下、サンプルアンドホールド回路71c−i(i=1又は2)の各部の符号は、図5のサンプルアンドホールド回路71bの対応する各部の符号の末尾に”i”又は”−i”を付したものとする。
図12は、図1の電源ノイズキャンセル部31の第6の実施の形態である電源ノイズキャンセル部31fの構成例を示している。なお、図中、図10と対応する部分には同じ符号を付してある。また、図12では、図を見やすくするために、1つの単位画素51、サンプルアンドホールド部15f(不図示)に含まれるサンプルアンドホールド回路71c−1及び71c−2、並びに、電源ノイズ検出部14fのみを図示している。また、図を見やすくするために、一部の符号の図示を省略している。なお、以下、サンプルアンドホールド回路71c−i(i=1又は2)の各部の符号は、図5のサンプルアンドホールド回路71bの対応する各部の符号の末尾に”i”又は”−i”を付したものとする。
電源ノイズキャンセル部31fは、図1の電源ノイズ検出部14の第6の実施の形態である電源ノイズ検出部14f、及び、図1のサンプルアンドホールド部15の第6の実施の形態であるサンプルアンドホールド部15f(不図示)により構成される。サンプルアンドホールド部15fは、複数のサンプルアンドホールド回路71c(図9)により構成される。
電源ノイズ検出部14fは、図10の電源ノイズ検出部14eと比較して、スイッチ601が追加され、電源ノイズ検出回路151aの代わりに、図6の電源ノイズ検出回路151bが設けられている点が異なる。
電源ノイズ検出回路151bのキャンセル信号の出力部は、スイッチ501を介して、バッファアンプ502の入力に接続されている。また、電源ノイズ検出回路151bのバイアス電圧の出力部は、スイッチ601を介して、コンデンサCsdとバッファアンプ502の入力との間に接続されている。
バッファアンプ502の出力は、サンプルアンドホールド回路71c−1及び71c−2のサンプリング容量Cpsr1及びCpsr2に接続されている。垂直信号線19は、サンプルアンドホールド回路71c−1及び71c−2のスイッチ101−1及び101−2に接続されている。
スイッチ101−i(i=1又は2)は、それぞれ、タイミング制御回路12から供給されるサンプル信号ph_siがオンのときオンし、サンプル信号ph_siがオフのときオフする。
スイッチ104−i(i=1又は2)は、それぞれ、タイミング制御回路12から供給されるホールド信号ph_hiがオンのときオンし、ホールド信号ph_hiがオフのときオフする。
スイッチ105−i(i=1又は2)は、それぞれ、タイミング制御回路12から供給されるサンプル信号ph_saiがオンのときオンし、サンプル信号ph_saiがオフのときオフする。
スイッチ501は、タイミング制御回路12から供給されるサンプル信号ph_sdがオンのときオンし、サンプル信号ph_sdがオフのときオフする。
スイッチ601は、タイミング制御回路12から供給されるホールド信号ph_hdがオンのときオンし、ホールド信号ph_hdがオフのときオフする。
{電源ノイズキャンセル部31fの動作}
次に、図13のタイミングチャートを参照して、電源ノイズキャンセル部31fの動作について説明する。図13は、サンプル信号ph_s1及びph_s2、サンプル信号ph_sa1及びph_sa2、ホールド信号ph_h1及びph_h2、サンプル信号ph_sd、並びに、ホールド信号ph_hdのタイミングチャートを示している。
次に、図13のタイミングチャートを参照して、電源ノイズキャンセル部31fの動作について説明する。図13は、サンプル信号ph_s1及びph_s2、サンプル信号ph_sa1及びph_sa2、ホールド信号ph_h1及びph_h2、サンプル信号ph_sd、並びに、ホールド信号ph_hdのタイミングチャートを示している。
まず、単位画素51の画素信号がリセット電位のときに、サンプル信号Ph_s1及びサンプル信号ph_sa1がオンし、サンプルアンドホールド回路71c−1のスイッチ101−1及び105−1がオンする。また、サンプル信号ph_sdがオンし、スイッチ501がオンする。これにより、リセット信号のサンプル期間が開始する。
そして、単位画素51のリセット信号が、スイッチ101−1を介して、サンプルアンドホールド回路71c−1のサンプリング容量Cvsl1に供給され、サンプリング容量Cvsl1が充電される。また、電源ノイズ検出回路151bのキャンセル信号が、スイッチ501及びバッファアンプ502を介して、サンプルアンドホールド回路71c−1のサンプリング容量Cpsr1に供給され、サンプリング容量Cpsr1が充電される。
そして、サンプル信号Ph_sa1がオフし、スイッチ105−1がオフした後、サンプル信号Ph_s1がオフし、スイッチ101−1がオフし、リセット信号のサンプル期間が終了する。
次に、単位画素51の画素信号がイメージ信号電位のときに、サンプル信号Ph_s2及びサンプル信号ph_sa2がオンし、サンプルアンドホールド回路71c−2のスイッチ101−2及び105−2がオンする。これにより、イメージ信号のサンプル期間が開始する。
そして、単位画素51のイメージ信号が、スイッチ101−2を介して、サンプルアンドホールド回路71c−2のサンプリング容量Cvsl1に供給され、サンプリング容量Cvsl2が充電される。また、電源ノイズ検出回路151bのキャンセル信号が、スイッチ501及びバッファアンプ502を介して、サンプルアンドホールド回路71c−2のサンプリング容量Cpsr2に供給され、サンプリング容量Cpsr2が充電される。
また、サンプル信号Ph_s2及びサンプル信号ph_sa2がオンするのと同時に、ホールド信号ph_h1がオンし、サンプルアンドホールド回路71c−1のスイッチ104−1がオンし、リセット信号のホールド期間が開始する。
そして、サンプル信号Ph_sa2がオフし、スイッチ105−2がオフした後、サンプル信号Ph_s2がオフし、スイッチ101−2がオフし、イメージ信号のサンプル期間が終了する。
また、サンプル信号ph_s2がオフしたとき、サンプル信号ph_sdがオフし、スイッチ501がオフする。
次に、ホールド信号ph_h2がオンし、サンプルアンドホールド回路71c−2のスイッチ104−2がオンし、イメージ信号のホールド期間が開始する。また、ホールド信号ph_h2と同時に、ホールド信号ph_hdがオンし、スイッチ601がオンする。
これにより、上述したように、単位画素51のリセット信号から電源ノイズ成分を除去した電圧Vout_rstが、サンプルアンドホールド回路71c−1から出力される。また、上述したように、単位画素51のイメージ信号から電源ノイズ成分を除去した電圧Vout_sigが、サンプルアンドホールド回路71c−2から出力される。
そして、例えば、A/D変換部16で、リセット電圧Vout_rst−イメージ電圧Vout_sigを算出することにより、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが画素信号から除去される。
その後、ホールド信号ph1、ph2及びph_hdがオフし、スイッチ103−1、103−2、104−1、104−2及びスイッチ601がオフし、リセット信号及びイメージ信号のホールド期間が終了する。
なお、サンプル信号ph_sdは、サンプル信号ph_s2のオフと同時、或いは、サンプル信号ph_s2がオフした後からホールド信号ph_h2がオンする前までの間に、オフする必要がある。これは、ホールド信号ph_h1及びph_h2が両方ともオンし、サンプル信号ph_sdをオフし、ホールド信号ph_hdをオンすることで初めて、サンプルアンドホールド回路71c−1及び71c−2から電源ノイズがキャンセルされた信号が出力されるためである。
<8.変形例>
上記実施形態では、単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明したが、本技術はCMOSイメージセンサへの適用に限られるものではない。すなわち、本技術は、単位画素が行列状に2次元配置されてなるX−Yアドレス方式の固体撮像装置全般に対して適用可能である。
上記実施形態では、単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明したが、本技術はCMOSイメージセンサへの適用に限られるものではない。すなわち、本技術は、単位画素が行列状に2次元配置されてなるX−Yアドレス方式の固体撮像装置全般に対して適用可能である。
また、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
さらに、本技術の適用範囲は、固体撮像装置やA/D変換を行う回路に限定されるものではなく、シングルエンド信号のサンプリング及びホールドを行うサンプルアンドホールド回路全般の電源ノイズ対策に本技術を適用することができる。
<9.電子機器への適用例>
上述した固体撮像装置(例えば、CMOSイメージセンサ10)は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部(光電変換部)に固体撮像装置を用いる電子機器に組み込んだ形で使用することが可能である。
上述した固体撮像装置(例えば、CMOSイメージセンサ10)は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部(光電変換部)に固体撮像装置を用いる電子機器に組み込んだ形で使用することが可能である。
図14は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図14の撮像装置800は、カメラモジュール802、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路803を備える。また、撮像装置800は、フレームメモリ804、表示部805、記録部806、操作部807、および電源部808も備える。DSP回路803、フレームメモリ804、表示部805、記録部806、操作部807および電源部808は、バスライン809を介して相互に接続されている。
カメラモジュール802内のイメージセンサ801は、被写体からの入射光(像光)を取り込んで撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。例えば、このイメージセンサ801に、上述した固体撮像装置を採用することができる。
表示部805は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、イメージセンサ801で撮像された動画または静止画を表示する。記録部806は、イメージセンサ801で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部807は、ユーザによる操作の下に、撮像装置800が持つ様々な機能について操作指令を発する。電源部808は、DSP回路803、フレームメモリ804、表示部805、記録部806および操作部807の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、イメージセンサ801として上述した固体撮像装置を用いることにより、消費電力及び回路規模の増大を抑制しつつ、電源ノイズの少ない高画質の画像を得ることができる。
<10.固体撮像装置の使用例>
図15は、上述した固体撮像装置を使用する使用例を示す図である。
図15は、上述した固体撮像装置を使用する使用例を示す図である。
上述した固体撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置(物理量分布検知装置)全般に対して適用可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
(1)
光電変換を行う複数の単位画素が配置されている画素部と、
前記単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出部と、
前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールド部と、
ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換部と
を備える固体撮像装置。
(2)
前記電源ノイズ検出部は、
前記画素信号に基づく電荷を蓄積する第1の電荷蓄積部と、
前記第1の電荷蓄積部と基準電位が共通であり、前記キャンセル信号に基づく電荷を蓄積する第2の電荷蓄積部と
を備える前記(1)に記載の固体撮像装置。
(3)
前記第2の電荷蓄積部は、前記画素信号のサンプル期間に、前記画素信号の前記ノイズ成分により前記第1の電荷蓄積部に蓄積される電荷であるノイズ電荷とほぼ同量の電荷であるキャンセル電荷を前記キャンセル信号の前記キャンセル成分により蓄積する
前記(2)に記載の固体撮像装置。
(4)
前記サンプルアンドホールド部は、前記サンプル期間に前記第1の電荷蓄積部に蓄積された前記ノイズ電荷と前記第2の電荷蓄積部に蓄積された前記キャンセル電荷を、前記画素信号のホールド期間に相殺する
前記(3)に記載の固体撮像装置。
(5)
前記キャンセル成分は、前記ノイズ成分を所定のゲインで増幅した成分であり、
前記第2の電荷蓄積部の容量が、前記ゲインに相当する分だけ前記第1の電荷蓄積部の容量より小さい
前記(2)乃至(4)のいずれかに記載の固体撮像装置。
(6)
前記キャンセル成分の位相は、前記ノイズ成分の位相を反転した位相である
前記(5)に記載の固体撮像装置。
(7)
前記電源ノイズ検出部は、前記ゲイン及び前記キャンセル成分の位相を調整する調整機構を
備える前記(6)に記載の固体撮像装置。
(8)
前記第2の電荷蓄積部の前記基準電位に設定される一端と異なる一端は、前記画素信号のサンプル期間にオンする第1のスイッチを介して、前記電源ノイズ検出部の出力に接続されるとともに、前記画素信号のホールド期間にオンする第2のスイッチを介して、前記第1の電荷蓄積部の前記基準電位に設定される一端と異なる一端に接続されている
前記(2)乃至(7)のいずれかに記載の固体撮像装置。
(9)
前記電源ノイズ検出部は、
前記キャンセル信号を出力する第1の出力と、
前記キャンセル信号のバイアス電圧を示すシングルエンドの参照信号を出力する第2の出力と
を備え、
前記第2の電荷蓄積部の前記基準電位に設定される一端と異なる一端は、前記画素信号のサンプル期間にオンする第1のスイッチを介して前記第1の出力に接続され、前記画素信号のホールド期間にオンする第2のスイッチを介して前記第2の出力に接続されている
前記(2)乃至(7)のいずれかに記載の固体撮像装置。
(10)
光電変換を行う複数の単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出ステップと、
前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールドステップと、
ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換ステップと
を含む固体撮像装置の駆動方法。
(11)
光電変換を行う複数の単位画素が配置されている画素部と、
前記単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出部と、
前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールド部と、
ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換部と
を備える固体撮像装置を
含む電子機器。
光電変換を行う複数の単位画素が配置されている画素部と、
前記単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出部と、
前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールド部と、
ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換部と
を備える固体撮像装置。
(2)
前記電源ノイズ検出部は、
前記画素信号に基づく電荷を蓄積する第1の電荷蓄積部と、
前記第1の電荷蓄積部と基準電位が共通であり、前記キャンセル信号に基づく電荷を蓄積する第2の電荷蓄積部と
を備える前記(1)に記載の固体撮像装置。
(3)
前記第2の電荷蓄積部は、前記画素信号のサンプル期間に、前記画素信号の前記ノイズ成分により前記第1の電荷蓄積部に蓄積される電荷であるノイズ電荷とほぼ同量の電荷であるキャンセル電荷を前記キャンセル信号の前記キャンセル成分により蓄積する
前記(2)に記載の固体撮像装置。
(4)
前記サンプルアンドホールド部は、前記サンプル期間に前記第1の電荷蓄積部に蓄積された前記ノイズ電荷と前記第2の電荷蓄積部に蓄積された前記キャンセル電荷を、前記画素信号のホールド期間に相殺する
前記(3)に記載の固体撮像装置。
(5)
前記キャンセル成分は、前記ノイズ成分を所定のゲインで増幅した成分であり、
前記第2の電荷蓄積部の容量が、前記ゲインに相当する分だけ前記第1の電荷蓄積部の容量より小さい
前記(2)乃至(4)のいずれかに記載の固体撮像装置。
(6)
前記キャンセル成分の位相は、前記ノイズ成分の位相を反転した位相である
前記(5)に記載の固体撮像装置。
(7)
前記電源ノイズ検出部は、前記ゲイン及び前記キャンセル成分の位相を調整する調整機構を
備える前記(6)に記載の固体撮像装置。
(8)
前記第2の電荷蓄積部の前記基準電位に設定される一端と異なる一端は、前記画素信号のサンプル期間にオンする第1のスイッチを介して、前記電源ノイズ検出部の出力に接続されるとともに、前記画素信号のホールド期間にオンする第2のスイッチを介して、前記第1の電荷蓄積部の前記基準電位に設定される一端と異なる一端に接続されている
前記(2)乃至(7)のいずれかに記載の固体撮像装置。
(9)
前記電源ノイズ検出部は、
前記キャンセル信号を出力する第1の出力と、
前記キャンセル信号のバイアス電圧を示すシングルエンドの参照信号を出力する第2の出力と
を備え、
前記第2の電荷蓄積部の前記基準電位に設定される一端と異なる一端は、前記画素信号のサンプル期間にオンする第1のスイッチを介して前記第1の出力に接続され、前記画素信号のホールド期間にオンする第2のスイッチを介して前記第2の出力に接続されている
前記(2)乃至(7)のいずれかに記載の固体撮像装置。
(10)
光電変換を行う複数の単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出ステップと、
前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールドステップと、
ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換ステップと
を含む固体撮像装置の駆動方法。
(11)
光電変換を行う複数の単位画素が配置されている画素部と、
前記単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出部と、
前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールド部と、
ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換部と
を備える固体撮像装置を
含む電子機器。
10 CMOSイメージセンサ, 11 画素部, 12 タイミング制御回路, 13 垂直走査回路, 14 電源ノイズ検出部, 15 サンプルアンドホールド部, 16 A/D変換部, 17 水平走査回路, 18 画素駆動線, 19 垂直信号線, 31 電源ノイズキャンセル部, 51 単位画素, 71 サンプルアンドホールド回路, 101乃至105 スイッチ, 106乃至112 トランジスタ, 151 電源ノイズ検出回路, 201 スイッチ, 800 イメージセンサ, Cvsl,Cpsr サンプリング容量, Cadv,Cdly 可変コンデンサ, Cdiv 可変容量アレイ, Ccpl,Cbias コンデンサ, Rdet1,Rdet2,Rdif 可変抵抗素子, mp1乃至mp9,mn1乃至mn5 トランジスタ
Claims (11)
- 光電変換を行う複数の単位画素が配置されている画素部と、
前記単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出部と、
前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールド部と、
ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換部と
を備える固体撮像装置。 - 前記電源ノイズ検出部は、
前記画素信号に基づく電荷を蓄積する第1の電荷蓄積部と、
前記第1の電荷蓄積部と基準電位が共通であり、前記キャンセル信号に基づく電荷を蓄積する第2の電荷蓄積部と
を備える請求項1に記載の固体撮像装置。 - 前記第2の電荷蓄積部は、前記画素信号のサンプル期間に、前記画素信号の前記ノイズ成分により前記第1の電荷蓄積部に蓄積される電荷であるノイズ電荷とほぼ同量の電荷であるキャンセル電荷を前記キャンセル信号の前記キャンセル成分により蓄積する
請求項2に記載の固体撮像装置。 - 前記サンプルアンドホールド部は、前記サンプル期間に前記第1の電荷蓄積部に蓄積された前記ノイズ電荷と前記第2の電荷蓄積部に蓄積された前記キャンセル電荷を、前記画素信号のホールド期間に相殺する
請求項3に記載の固体撮像装置。 - 前記キャンセル成分は、前記ノイズ成分を所定のゲインで増幅した成分であり、
前記第2の電荷蓄積部の容量が、前記ゲインに相当する分だけ前記第1の電荷蓄積部の容量より小さい
請求項2に記載の固体撮像装置。 - 前記キャンセル成分の位相は、前記ノイズ成分の位相を反転した位相である
請求項5に記載の固体撮像装置。 - 前記電源ノイズ検出部は、前記ゲイン及び前記キャンセル成分の位相を調整する調整機構を
備える請求項6に記載の固体撮像装置。 - 前記第2の電荷蓄積部の前記基準電位に設定される一端と異なる一端は、前記画素信号のサンプル期間にオンする第1のスイッチを介して、前記電源ノイズ検出部の出力に接続されるとともに、前記画素信号のホールド期間にオンする第2のスイッチを介して、前記第1の電荷蓄積部の前記基準電位に設定される一端と異なる一端に接続されている
請求項2に記載の固体撮像装置。 - 前記電源ノイズ検出部は、
前記キャンセル信号を出力する第1の出力と、
前記キャンセル信号のバイアス電圧を示すシングルエンドの参照信号を出力する第2の出力と
を備え、
前記第2の電荷蓄積部の前記基準電位に設定される一端と異なる一端は、前記画素信号のサンプル期間にオンする第1のスイッチを介して前記第1の出力に接続され、前記画素信号のホールド期間にオンする第2のスイッチを介して前記第2の出力に接続されている
請求項2に記載の固体撮像装置。 - 光電変換を行う複数の単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出ステップと、
前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールドステップと、
ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換ステップと
を含む固体撮像装置の駆動方法。 - 光電変換を行う複数の単位画素が配置されている画素部と、
前記単位画素の駆動に用いる電源のノイズ成分を検出し、前記ノイズ成分をキャンセルするキャンセル成分を含むシングルエンドのキャンセル信号を出力する電源ノイズ検出部と、
前記単位画素から出力されるシングルエンドの画素信号をサンプリングし、前記キャンセル信号に基づいて、サンプリングした前記画素信号から前記ノイズ成分を除去した前記画素信号をホールドして出力するサンプルアンドホールド部と、
ホールドされた前記画素信号のA/D(Analog/Digital)変換を行うA/D変換部と
を備える固体撮像装置を
含む電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015162429 | 2015-08-20 | ||
JP2015162429 | 2015-08-20 | ||
PCT/JP2016/073038 WO2017030007A1 (ja) | 2015-08-20 | 2016-08-05 | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2017030007A1 true JPWO2017030007A1 (ja) | 2018-05-31 |
Family
ID=58050816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017535488A Abandoned JPWO2017030007A1 (ja) | 2015-08-20 | 2016-08-05 | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10531028B2 (ja) |
JP (1) | JPWO2017030007A1 (ja) |
CN (1) | CN107925731B (ja) |
WO (1) | WO2017030007A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102485254B1 (ko) * | 2017-11-09 | 2023-01-06 | 현대자동차주식회사 | 자동차, 자동차의 제어 방법 및 자동차의 영상 장치 |
WO2019215973A1 (ja) * | 2018-05-11 | 2019-11-14 | ソニーセミコンダクタソリューションズ株式会社 | 増幅器 |
TWI837163B (zh) * | 2018-09-13 | 2024-04-01 | 日商索尼半導體解決方案公司 | 固態攝像元件及電子機器 |
WO2020054499A1 (ja) * | 2018-09-13 | 2020-03-19 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、電子機器、および電源ノイズ補正方法 |
US11483498B2 (en) * | 2018-09-28 | 2022-10-25 | Sony Semiconductor Solutions Corporation | Solid imaging element, control method for solid imaging element, and electronic apparatus |
CN109361883B (zh) * | 2018-11-30 | 2021-04-02 | 锐芯微电子股份有限公司 | 像素读出电路及图像传感器 |
KR20220073977A (ko) * | 2020-11-27 | 2022-06-03 | 삼성전자주식회사 | 이미지 센서 및 이미지 센서를 포함하는 이미지 센싱 시스템 |
US11140352B1 (en) * | 2020-12-14 | 2021-10-05 | Omnivision Technologies, Inc. | High dynamic range high speed CMOS image sensor design |
JP2022119469A (ja) * | 2021-02-04 | 2022-08-17 | キヤノン株式会社 | 光電変換装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6344877B1 (en) * | 1997-06-12 | 2002-02-05 | International Business Machines Corporation | Image sensor with dummy pixel or dummy pixel array |
JPH11341358A (ja) * | 1998-05-27 | 1999-12-10 | Sony Corp | 固体撮像装置およびこれを用いたカメラ |
US6654054B1 (en) * | 1999-11-02 | 2003-11-25 | Agilent Technologies, Inc. | Method and apparatus for canceling the effects of noise in an electronic signal |
JP2005130322A (ja) * | 2003-10-27 | 2005-05-19 | Matsushita Electric Ind Co Ltd | イメージセンサーノイズ除去装置 |
JP3902185B2 (ja) * | 2004-03-01 | 2007-04-04 | 日本電気株式会社 | 電源ノイズ測定装置 |
KR100746197B1 (ko) | 2005-12-08 | 2007-08-06 | 삼성전자주식회사 | 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법 |
JP4615472B2 (ja) * | 2006-04-03 | 2011-01-19 | ソニー株式会社 | 物理量分布検出装置および撮像装置 |
JP2008283122A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | ノイズ検出回路 |
JP5067011B2 (ja) * | 2007-05-18 | 2012-11-07 | ソニー株式会社 | 固体撮像装置、撮像装置、電子機器 |
JP5426220B2 (ja) | 2009-04-13 | 2014-02-26 | 株式会社東芝 | 電源ノイズ除去回路 |
JP5644177B2 (ja) * | 2010-05-07 | 2014-12-24 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器 |
TWI505453B (zh) * | 2011-07-12 | 2015-10-21 | Sony Corp | 固態成像裝置,用於驅動其之方法,用於製造其之方法,及電子裝置 |
US9570489B2 (en) * | 2011-07-12 | 2017-02-14 | Sony Corporation | Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface |
JP2015008348A (ja) * | 2013-06-24 | 2015-01-15 | 株式会社東芝 | 固体撮像装置 |
TW201639353A (zh) * | 2015-04-20 | 2016-11-01 | 原相科技股份有限公司 | 具有功率雜訊過濾功能的影像感測電路及其控制方法 |
CN108702470B (zh) * | 2016-03-17 | 2021-08-17 | 索尼公司 | 摄像元件和电子设备 |
-
2016
- 2016-08-05 WO PCT/JP2016/073038 patent/WO2017030007A1/ja active Application Filing
- 2016-08-05 CN CN201680046677.6A patent/CN107925731B/zh active Active
- 2016-08-05 JP JP2017535488A patent/JPWO2017030007A1/ja not_active Abandoned
- 2016-08-05 US US15/751,980 patent/US10531028B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180234649A1 (en) | 2018-08-16 |
WO2017030007A1 (ja) | 2017-02-23 |
US10531028B2 (en) | 2020-01-07 |
CN107925731A (zh) | 2018-04-17 |
CN107925731B (zh) | 2020-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017030007A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
EP3445042B1 (en) | Solid-state imaging element, electronic device and control method for solid-state imaging element | |
US11228726B2 (en) | Solid-state imaging device, control method thereof, and electronic apparatus | |
CN107786821B (zh) | 像素电路及其操作方法 | |
US7750958B1 (en) | Pixel structure | |
US8081245B2 (en) | Image sensing apparatus and imaging system | |
US7755686B2 (en) | Physical quantity distribution detecting apparatus and imaging apparatus | |
JP6116152B2 (ja) | イメージセンサ駆動装置および方法、放射線画像撮像装置 | |
WO2016147885A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
US11153518B2 (en) | Solid-state imaging element and imaging apparatus | |
US20120075507A1 (en) | Radiation imaging apparatus and control method for radiation imaging apparatus | |
US20180108658A1 (en) | Solid-state image sensor, image capturing device, and electronic device | |
JP2017175345A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
JP4770563B2 (ja) | 撮像装置 | |
JP6821590B2 (ja) | 撮像素子、撮像方法、および電子機器 | |
WO2017169821A1 (ja) | 固体撮像装置、信号処理方法、および電子機器 | |
US20140247381A1 (en) | Image pickup apparatus, driving method for image pickup apparatus, image pickup system, and driving method for image pickup system | |
JPWO2017022451A1 (ja) | 固体撮像装置および電子機器 | |
WO2022249554A1 (ja) | 固体撮像素子および電子機器 | |
US20120002091A1 (en) | Solid-state image pickup device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190718 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20200520 |