JPWO2017017858A1 - ＳｉＣ基板の製造方法 - Google Patents
ＳｉＣ基板の製造方法 Download PDFInfo
- Publication number
- JPWO2017017858A1 JPWO2017017858A1 JP2017530979A JP2017530979A JPWO2017017858A1 JP WO2017017858 A1 JPWO2017017858 A1 JP WO2017017858A1 JP 2017530979 A JP2017530979 A JP 2017530979A JP 2017530979 A JP2017530979 A JP 2017530979A JP WO2017017858 A1 JPWO2017017858 A1 JP WO2017017858A1
- Authority
- JP
- Japan
- Prior art keywords
- sic substrate
- manufacturing
- atomic hydrogen
- angle
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 137
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 17
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 11
- 230000001678 irradiating effect Effects 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 125000004432 carbon atom Chemical group C* 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000010494 dissociation reaction Methods 0.000 description 3
- 230000005593 dissociations Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
- C30B33/12—Etching in gas atmosphere or plasma
Abstract
表面を平坦化したＳｉＣ基板を製造する製造方法であって、オフ角を有するＳｉＣ基板を加熱した状態で、ＳｉＣ基板の表面に原子状水素を照射して、ＳｉＣ基板の表面をエッチングする段階を備える製造方法を提供する。エッチングする段階において、ＳｉＣ基板を８００℃以上且つ１２００℃以下の範囲で加熱してよい。
Description
本発明は、ＳｉＣ基板の製造方法に関する。
ＳｉＣは、ＳｉおよびＧａＡｓと比べて１０倍程度の絶縁破壊強度を有し、且つ、高熱伝導性を有するので、耐圧の維持と小型化を両立させたパワーデバイス用ＭＯＳトランジスタの材料として注目されている。ＭＯＳトランジスタの動作時におけるエネルギーロスは、チャネル抵抗が大きいほど大きくなる。チャネル抵抗は、ＳｉＣ基板と酸化膜の界面の状態、すなわち、ＳｉＣ基板の表面の平坦性に大きく依存する。ＳｉＣ基板の表面を平坦化する先行技術を開示した文献として、以下の文献がある。
［非特許文献１］Ｈｉｒｏｓｈｉ Ｎａｋａｇａｗａ， Ｓａｔｏｒｕ Ｔａｎａｋａ， ａｎｄ Ｉｋｕｏ Ｓｕｅｍｕｅ， "Ｓｅｌｆ−Ｏｒｄｅｒｉｎｇ ｏｆ Ｎａｎｏｆａｃｅｔｓ ｏｎ Ｖｉｃｉｎａｌ ＳｉＣ Ｓｕｒｆａｃｅｓ"、 ２００３年１１月２６日、ＰＨＩＳＩＣＡＬ ＲＥＶＩＥＷ ＬＥＴＴＥＲＳ ９１，２２６１０７．
［非特許文献１］Ｈｉｒｏｓｈｉ Ｎａｋａｇａｗａ， Ｓａｔｏｒｕ Ｔａｎａｋａ， ａｎｄ Ｉｋｕｏ Ｓｕｅｍｕｅ， "Ｓｅｌｆ−Ｏｒｄｅｒｉｎｇ ｏｆ Ｎａｎｏｆａｃｅｔｓ ｏｎ Ｖｉｃｉｎａｌ ＳｉＣ Ｓｕｒｆａｃｅｓ"、 ２００３年１１月２６日、ＰＨＩＳＩＣＡＬ ＲＥＶＩＥＷ ＬＥＴＴＥＲＳ ９１，２２６１０７．
上述した先行技術では、水素雰囲気中のＳｉＣ基板を１４００℃程度でアニールすることで、水素により基板表面をエッチングし、ＳｉＣ基板の表面を平坦化している。しかし、アニール条件が非常に限定されてしまう。
本発明の一つの態様においては、表面を平坦化したＳｉＣ基板を製造する製造方法であって、オフ角を有するＳｉＣ基板を加熱した状態で、ＳｉＣ基板の表面に原子状水素を照射して、ＳｉＣ基板の表面をエッチングする段階を備える製造方法を提供する。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、表面を平坦化したＳｉＣ基板２００を製造する製造方法の概要を説明する図である。図１では、ＳｉＣ基板２００の表面２０２近傍における部分断面を示す。まず、オフ角を有するＳｉＣ基板２００を準備する。例えばゴニオメーター等によりデバイスを形成すべき面の結晶面を測定して、結晶軸方向に所定の角度傾けて基板の表面をカットすることで、オフ角を有するＳｉＣ基板２００を準備する。
ＳｉＣ基板２００がオフ角を有することで、ＳｉＣ基板２００の表面に成長させるＳｉＣ薄膜を高品質化できる。図１における例では、ＳｉＣ基板２００の表面２０２は、安定面である（０００１）面に対して所定のオフ角を有する。例えばオフ角は、１°以上、且つ、８°以下である。オフ角は４°以上、且つ、８°以下であってよい。
次に、ＳｉＣ基板２００の表面をＣＭＰ法により研磨して平坦化する。これにより、ＳｉＣ基板２００の表面２０２は鏡面状態になる。しかし、オフ角を有するＳｉＣ基板２００においては、１４００℃程度の高い温度に加熱すると、バンチングと称される現象が生じる。バンチングとは、基板表面が、数μｍ程度の周期、且つ、数十ｎｍ程度の高さでのこぎり状になってしまう現象である。これは、オフ角が存在するために、基板の表面がより安定な状態となるように再構成した結果である。このような大きな起伏が存在する表面は、到底デバイス形成に用いることはできない。
本例の製造方法においては、まずオフ角を有するＳｉＣ基板２００を真空状態において加熱する。ＳｉＣ基板２００の表面２０２はＣＭＰ法等により研磨されている。加熱温度は、例えば８００℃以上、且つ、１２００℃以下の範囲である。加熱温度は、ＳｉＣ基板２００にバンチング現象が生じる温度よりも低い。より好ましくは、加熱温度は９００℃以上、且つ、１１００℃以下である。加熱の方法は、ヒーター、通電加熱、電子ビーム加熱、赤外線加熱、レーザー加熱等の様々な方法を用いることができる。
そして、ＳｉＣ基板２００を加熱した状態で、ＳｉＣ基板２００の表面２０２に原子状水素４２を照射して、ＳｉＣ基板２００の表面２０２をエッチングする。原子状水素とは、単原子で存在する水素であり、反応性が高い。原子状水素４２の照射とは、ＳｉＣ基板２００と離れた位置で生成した原子状水素４２を、ＳｉＣ基板２００の表面２０２に供給することを指す。つまり、非特許文献１に開示された技術のように、ＳｉＣ基板の熱によって表面近傍の水素ガスから解離した原子状水素を用いて、ＳｉＣ基板の表面をエッチングする方法は、本例の製造方法に含まれない。
図１に示すように、原子状水素４２がＳｉＣ基板２００の表面２０２に接触すると、表面２０２のシリコン原子４０と反応してシラン系のガスになる。これにより、ＳｉＣ基板２００の表面２０２からシリコン原子４０が脱離する。また、原子状水素４２は、ＳｉＣ基板２００の表面２０２の炭素原子４４と反応して炭化水素系のガスになる。これにより、ＳｉＣ基板２００の表面２０２から炭素原子４４が脱離する。
図２は、エッチング後のＳｉＣ基板２００を示す。ＳｉＣ基板２００は、安定面である（０００１）面のテラスが周期的に露出するようにエッチングされる。それぞれのテラスの間には（１１−２ｎ）面が露出する。テラスの幅Ｌは、オフ角およびオフ方向によって異なるが、概ね１０ｎｍから２０ｎｍ程度である。（０００１）面のテラスと、（１１−２ｎ）面とが交互に現れることで、ＳｉＣ基板２００の表面２０４にナノファセットが形成される。
ナノファセットが形成された表面２０４は、オフ角を有さないＳｉＣ基板２００のステップ＆テラス構造と同等の平坦性を有する。このため、オフ角を有するＳｉＣ基板２００における理想的な表面といえる。
一度ＳｉＣ基板２００の表面２０４にナノファセットが形成されると、その形状は維持される。エッチングを更に進めても、ＳｉＣ基板２００の膜厚は低下するが、ナノファセットの形状は維持される。
このように、原子状水素をＳｉＣ基板２００の表面に照射することで、ＳｉＣ基板２００の表面にナノファセットを形成できる。また、原子状水素の生成に、ＳｉＣ基板２００の熱を利用しないので、ＳｉＣ基板２００の温度を低温にすることができ、且つ、比較的に自由に設定できる。ＳｉＣ基板２００の温度は、表面にバンチングが生じる温度よりも低く設定できる。また、ＳｉＣ基板２００の温度は、原子状水素４２と、シリコン原子および炭素原子の反応を促進できる温度であればよい。
これに対して、ＳｉＣ基板２００の温度で水素ガスから原子状水素を解離させる場合、原子状水素を生成できる程度にＳｉＣ基板２００を高温にしなければならない。ＳｉＣ基板２００の温度を高くするほど原子状水素の解離効率が向上して、エッチング効率が向上する。
一方で、ＳｉＣ基板２００を高温にすると、基板表面の再構成が活発になりバンチングが生じやすくなる。また、ＳｉＣ基板２００の表面からのＳｉの脱離が促進される。このため、ＳｉＣ基板２００を高温にするほど、表面の平坦性は劣化する。
このように、ＳｉＣ基板２００の温度で水素ガスから原子状水素を解離させる場合、原子状水素の発生と、表面の再構成とを独立に制御することができない。このため、原子状水素の解離と、基板表面の再構成とを適度にバランスさせて、ＳｉＣ基板２００の表面にナノファセットを形成できる温度条件は非常に限定される。また、温度条件は、ＳｉＣ基板２００のオフ角およびオフ方向のずれにも大きく影響され、条件出しに多大な時間を要する。
上述したように、図１および図２に示した製造方法によれば、ＳｉＣ基板２００の温度と、原子状水素の発生とを独立させることができる。つまり、エッチング効率と、原子状水素の発生とを独立して制御することができる。このため、ＳｉＣ基板２００の温度を低温にすることができ、且つ、容易に温度条件を設定できる。また、オフ角およびオフ方向に多少のずれが生じても、再現性良く安定的にナノファセットを形成することができる。
また、ＳｉＣ基板２００にナノファセットを再現性よく簡便に形成することができる。このため、ＳｉＣ基板２００を用いたデバイスの歩留まりを向上させ、また、特性を向上させることができる。
図３は、ＳｉＣ基板２００を処理する処理装置１００の概要を示す図である。処理装置１００は、原子状水素をＳｉＣ基板２００の表面に照射することで、ＳｉＣ基板２００の表面を平坦化する。処理装置１００は、処理室１０、ガス供給セル２０および水素ガス源３０を備える。
処理室１０は、処理対象のＳｉＣ基板２００が導入される。処理室１０は、ＳｉＣ基板２００を載置するステージ１２を有する。処理室１０の内部は、ＳｉＣ基板２００が導入された後に減圧されて真空状態にされる。また、処理装置１００には、ＳｉＣ基板２００を加熱する加熱部１４が設けられる。本例において加熱部１４は、処理室１０に設けられた窓部１５を介してレーザー光をＳｉＣ基板２００に照射することで、ＳｉＣ基板２００を加熱する。
ガス供給セル２０は、処理室１０に連結される。本例の処理室１０の側壁には、ガス供給セル２０の内部と処理室１０の内部とを連結する連結孔１８が形成される。処理室１０およびガス供給セル２０の少なくとも一方には、連結孔１８を開閉するシャッター１６が設けられる。
本例のガス供給セル２０は、タングステンフィラメント２２を有する。また、水素ガス源３０は、ガス供給セル２０の内部に水素分子を含む水素ガスを供給する。タングステンフィラメント２２を例えば１７００℃程度に加熱することで、タングステンフィラメント２２の表面において水素分子が解離吸着して原子状水素が生成される。また、処理装置１００は、プラズマ等によって原子状水素を生成してもよい。この場合、処理室１０の内部においてプラズマを発生させて、原子状水素を生成してもよい。
シャッター１６を開放することで、ガス供給セル２０で生成した原子状水素を、加熱状態のＳｉＣ基板２００に照射する。なお、処理室１０の内部を真空状態にすることで、原子状水素が他の物質と反応することを防ぎ、原子状水素の状態でＳｉＣ基板２００に供給することができる。
［実施例］
表１に、ＳｉＣ基板２００の表面を処理した各実施例および各比較例の製造条件と、基板表面にナノファセットが形成されるか否かの結果を示す。各実施例は、図１から図３において説明した方法で作製したサンプルである。各実施例における材料、材料等の使用量、材料等の割合、処理内容、処理手順、要素または結晶面等の向き等は、本発明の趣旨を逸脱しない範囲で、適宜変更することができる。従って、本発明の範囲は以下の実施例に限定されない。
表１に、ＳｉＣ基板２００の表面を処理した各実施例および各比較例の製造条件と、基板表面にナノファセットが形成されるか否かの結果を示す。各実施例は、図１から図３において説明した方法で作製したサンプルである。各実施例における材料、材料等の使用量、材料等の割合、処理内容、処理手順、要素または結晶面等の向き等は、本発明の趣旨を逸脱しない範囲で、適宜変更することができる。従って、本発明の範囲は以下の実施例に限定されない。
実施例１において、オフ角が４°、オフ方向が［１１−２０］、厚さが４３０μｍ、直径が３インチの−ｎ型ＳｉＣ（０００１）ウエハを準備した。ウエハの表面はＣＭＰ処理されている。ウエハ上にＣＶＤによってキャリア濃度１０１９ｃｍ−３のｎ型エピタキシャル層を１０μｍ形成した。
当該ウエハを１辺１０ｍｍの正方形にダイシングした後、有機洗浄処理、ＵＶＯ３処理を３００℃、１０分の条件で行い、ＳｉＣ基板を形成した。当該ＳｉＣ基板を処理室１０に導入し、処理室１０およびガス供給セル２０内を２．０×１０−７Ｐａまで真空引きした。その後、ＳｉＣ基板にレーザー光を照射して、ＳｉＣ基板を加熱した。昇温レートは２０℃／ｍｉｎであり、５００℃に到達した後に１０分間温度を維持した。
次に、シャッター１６を閉じて、ガス供給セル２０のタングステンフィラメント２２を１７００℃に加熱した。タングステンフィラメント２２を加熱した状態で、ガス供給セル２０内の真空度が１．０×１０−４Ｐａになるまで水素ガスを供給した。水素ガスは、タングステンフィラメント２２の表面において解離吸着して原子状水素となる。解離率は数％程度である。
次に、シャッター１６を開けて、ＳｉＣ基板に原子状水素を１０分間照射した。ＳｉＣ基板に対するガスの照射量は数ｃｃｍ程度である。原子状水素の照射時間、照射量は適宜変更することができる。照射時間は１０分以上、１時間以下程度であってよい。
原子状水素の照射終了後、シャッター１６を閉じて、ＳｉＣ基板の温度を室温まで下げて処理を終了した。処理したＳｉＣ基板を大気中に取り出し、原子間力顕微鏡で基板表面を観察して、ナノファセットが形成されているか否かを確認した。表１に示すように、実施例１の条件では、ナノファセットが形成されている。
実施例２は、ＳｉＣ基板の加熱温度を１２００℃にしたこと以外は、実施例１と同じ条件でＳｉＣ基板を作成した。実施例２の条件でもナノファセットが形成されている。
実施例３は、ＳｉＣ基板のオフ角を８°にしたこと以外は、実施例１と同じ条件でＳｉＣ基板を作成した。実施例３の条件でもナノファセットが形成されている。
実施例４は、ＳｉＣ基板のオフ方向を［１−１００］にしたこと以外は、実施例１と同じ条件でＳｉＣ基板を作成した。実施例４の条件でもナノファセットが形成されている。
実施例５は、ＳｉＣ基板の多形を６Ｈにしたこと以外は、実施例１と同じ条件でＳｉＣ基板を作成した。実施例５の条件でもナノファセットが形成されている。
実施例６は、ＳｉＣ基板の結晶面を（０００−１）にしたこと以外は、実施例１と同じ条件でＳｉＣ基板を作成した。実施例６の条件でもナノファセットが形成されている。
比較例１は、ＳｉＣ基板の加熱温度を４００℃にしたこと以外は、実施例１と同じ条件でＳｉＣ基板を作成した。比較例１の条件では、ナノファセットが形成されない。比較例１の条件では、ＳｉＣ基板の表面が、処理前と同様の状態であった。
比較例２は、ＳｉＣ基板の加熱温度を１３００℃にしたこと以外は、実施例１と同じ条件でＳｉＣ基板を作成した。比較例２の条件では、ナノファセットが形成されない。比較例２の条件では、ＳｉＣ基板の表面が荒れていた。
実施例１および２、ならびに、比較例１および２から、ＳｉＣ基板の温度は８００℃以上、且つ、１２００℃以下であることが好ましい。ただし、加熱温度はこれに限定されない。
実施例１および３から、ＳｉＣ基板のオフ角を変化させてもナノファセットが形成できることがわかる。ＳｉＣ基板のオフ角は、１度以上且つ８度以下であってよい。ＳｉＣ基板のオフ角は、４度以上且つ８度以下であってもよい。ＳｉＣ基板のオフ角は、４度以上且つ６度以下であってもよい。ただし、オフ角はこれに限定されない。
実施例１および４から、ＳｉＣ基板のオフ方向を変化させてもナノファセットが形成できることがわかる。ＳｉＣ基板のオフ方向は、［１１−２０］または［１−１００］方向であってよい。ただし、オフ方向はこれに限定されない。
実施例１および５から、ＳｉＣ基板の多形を変化させてもナノファセットが形成できることがわかる。ＳｉＣ基板の多形は、４Ｈまたは６Ｈであってよい。ただし、ＳｉＣ基板の多形はこれに限定されない。
実施例１および６から、ＳｉＣ基板の結晶面を変化させてもナノファセットが形成できることがわかる。ＳｉＣ基板の結晶面は、（０００１）または（０００−１）であってよい。ただし、ＳｉＣ基板の結晶面はこれに限定されない。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・処理室、１２・・・ステージ、１４・・・加熱部、１５・・・窓部、１６・・・シャッター、１８・・・連結孔、２０・・・ガス供給セル、２２・・・タングステンフィラメント、３０・・・水素ガス源、４０・・・シリコン原子、４２・・・原子状水素、４４・・・炭素原子、１００・・・処理装置、２００・・・ＳｉＣ基板、２０２・・・表面、２０４・・・表面
Claims (7)
- 表面を平坦化したＳｉＣ基板を製造する製造方法であって、
オフ角を有するＳｉＣ基板を加熱した状態で、前記ＳｉＣ基板の表面に原子状水素を照射して、前記ＳｉＣ基板の表面をエッチングする段階を備える製造方法。 - 前記エッチングする段階において、前記ＳｉＣ基板を８００℃以上且つ１２００℃以下の範囲で加熱する
請求項１に記載の製造方法。 - 前記ＳｉＣ基板のオフ角が、１°以上且つ８°以下である
請求項１または２に記載の製造方法。 - 前記ＳｉＣ基板のオフ方向が、［１１−２０］または［１−１００］方向である
請求項１から３のいずれか一項に記載の製造方法。 - 前記ＳｉＣ基板の多形が４Ｈまたは６Ｈである
請求項１から４のいずれか一項に記載の製造方法。 - 前記ＳｉＣ基板の前記表面の結晶面が（０００１）または（０００−１）である
請求項１から５のいずれか一項に記載の製造方法。 - 前記ＳｉＣ基板が載置された処理室に連結されたガス供給セルにおいて、水素を含む原料ガスから前記原子状水素を生成する段階を更に備える
請求項１から６のいずれか一項に記載の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2015/071723 WO2017017858A1 (ja) | 2015-07-30 | 2015-07-30 | ＳｉＣ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017017858A1 true JPWO2017017858A1 (ja) | 2018-01-18 |
| JP6447732B2 JP6447732B2 (ja) | 2019-01-09 |
Family
ID=57884211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017530979A Active JP6447732B2 (ja) | 2015-07-30 | 2015-07-30 | ＳｉＣ基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10297450B2 (ja) |
| JP (1) | JP6447732B2 (ja) |
| CN (1) | CN107431005B (ja) |
| DE (1) | DE112015006240T5 (ja) |
| WO (1) | WO2017017858A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234301A (ja) * | 2001-10-25 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体基板、半導体素子及びその製造方法 |
| JP2005317670A (ja) * | 2004-04-27 | 2005-11-10 | Japan Science & Technology Agency | （１００）配向した立方晶炭化珪素結晶膜の作製方法 |
| JP2008205296A (ja) * | 2007-02-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 炭化珪素半導体素子及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332508A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
| EP1306890A2 (en) * | 2001-10-25 | 2003-05-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate and device comprising SiC and method for fabricating the same |
| JP4887418B2 (ja) * | 2009-12-14 | 2012-02-29 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハの製造方法 |
| WO2012067112A1 (ja) | 2010-11-17 | 2012-05-24 | 新日本製鐵株式会社 | エピタキシャル炭化珪素単結晶基板の製造方法 |
| CN102534808B (zh) * | 2010-12-14 | 2014-11-05 | 北京天科合达蓝光半导体有限公司 | 高质量碳化硅表面的获得方法 |
| JP5786759B2 (ja) * | 2012-02-21 | 2015-09-30 | 新日鐵住金株式会社 | エピタキシャル炭化珪素ウエハの製造方法 |
| JP6112712B2 (ja) * | 2013-03-27 | 2017-04-12 | 国立研究開発法人産業技術総合研究所 | 炭化珪素エピタキシャルウエハの製造方法 |
-
2015
- 2015-07-30 WO PCT/JP2015/071723 patent/WO2017017858A1/ja active Application Filing
- 2015-07-30 DE DE112015006240.8T patent/DE112015006240T5/de active Pending
- 2015-07-30 JP JP2017530979A patent/JP6447732B2/ja active Active
- 2015-07-30 CN CN201580078145.6A patent/CN107431005B/zh active Active
-
2017
- 2017-09-19 US US15/709,411 patent/US10297450B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234301A (ja) * | 2001-10-25 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体基板、半導体素子及びその製造方法 |
| JP2005317670A (ja) * | 2004-04-27 | 2005-11-10 | Japan Science & Technology Agency | （１００）配向した立方晶炭化珪素結晶膜の作製方法 |
| JP2008205296A (ja) * | 2007-02-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 炭化珪素半導体素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107431005B (zh) | 2020-11-13 |
| WO2017017858A1 (ja) | 2017-02-02 |
| JP6447732B2 (ja) | 2019-01-09 |
| US10297450B2 (en) | 2019-05-21 |
| US20180005828A1 (en) | 2018-01-04 |
| DE112015006240T5 (de) | 2017-11-09 |
| CN107431005A (zh) | 2017-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5190451B2 (ja) | 炭化ケイ素基板を有する半導体デバイスのアニール方法 | |
| JP5406279B2 (ja) | 基板処理方法および結晶性炭化ケイ素（ＳｉＣ）基板の製造方法 | |
| WO2011158528A1 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置 | |
| JPWO2004075274A1 (ja) | 不純物導入方法 | |
| JP2009149481A (ja) | 半導体基板の製造方法 | |
| US20140051235A1 (en) | Method for producing single crystal sic substrate and single crystal sic substrate produced by the same | |
| US10147596B2 (en) | Methods and solutions for cleaning INGAAS (or III-V) substrates | |
| JP2017041503A (ja) | 半導体装置、および、その製造方法 | |
| JP5168990B2 (ja) | 半導体基板の製造方法 | |
| JP6447732B2 (ja) | ＳｉＣ基板の製造方法 | |
| JP5205840B2 (ja) | 半導体基板の製造方法 | |
| WO2012029216A1 (ja) | 化合物半導体の製造方法 | |
| JP6481603B2 (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
| JP2012174962A (ja) | デルタドープ構造の形成方法 | |
| JP6248458B2 (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
| JP4690734B2 (ja) | 単結晶ＳｉＣ基板の製造方法 | |
| JP2016063198A (ja) | 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ | |
| JP7359399B1 (ja) | 半導体基板および半導体基板の製造方法 | |
| JP2010153272A (ja) | イオン注入方法、及び炭化シリコンの製造方法 | |
| CN105568251A (zh) | 一种绝缘衬底上生长石墨烯的方法 | |
| JP2015233058A (ja) | 炭化珪素基板の製造方法、および半導体装置の製造方法 | |
| KR20230104380A (ko) | 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판 | |
| JP2015032588A (ja) | 複合基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A527 Effective date: 20170921 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6447732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |