JPWO2016163237A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2016163237A1
JPWO2016163237A1 JP2017511530A JP2017511530A JPWO2016163237A1 JP WO2016163237 A1 JPWO2016163237 A1 JP WO2016163237A1 JP 2017511530 A JP2017511530 A JP 2017511530A JP 2017511530 A JP2017511530 A JP 2017511530A JP WO2016163237 A1 JPWO2016163237 A1 JP WO2016163237A1
Authority
JP
Japan
Prior art keywords
control terminal
opening
resin case
resin
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017511530A
Other languages
English (en)
Other versions
JP6365768B2 (ja
Inventor
悦宏 小平
悦宏 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016163237A1 publication Critical patent/JPWO2016163237A1/ja
Application granted granted Critical
Publication of JP6365768B2 publication Critical patent/JP6365768B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

半導体装置１０は回路板１２ｃを有する積層基板１２と、積層基板１２の回路板１２ｃに一方の端部が固定された制御端子１４と、開口部２０を有し、積層基板１２を覆って配置され、開口部２０から制御端子１４の他方の端部が外方に延出する樹脂ケース１５と、樹脂ケース１５の開口部２０に挿入され、開口部２０の側壁に向けて制御端子１４を押圧し固定している樹脂ブロック１８と、を備える。制御端子１４は、樹脂ケース１５の開口部２０で樹脂ブロック１８と接触する位置よりも樹脂ケース１５内側の位置に、低剛性部１４ｊを備える。

Description

本発明は、半導体装置に関する。
パワー半導体モジュールに関して、積層基板の回路板に半導体チップが固定され、回路板に主端子及び制御端子の各々の一端が固定され、他端は樹脂ケースに設けられた開口を貫通して樹脂ケースより外方に延出しているパワー半導体モジュールがある。主端子及び制御端子が樹脂ケースとインサート成形により一体的にされていない端子、換言すれば樹脂ケースとは独立して設けられた端子は、独立端子と呼ばれている。
独立端子を有するパワー半導体モジュールは、特許文献１に記載されている。特許文献１に記載されたパワー半導体モジュールを図８（ａ）に平面図で、図８（ｂ）に図８（ａ）のＢ−Ｂ線視の断面図で示す。図８に示すパワー半導体モジュール１００は、放熱ベース１１上に積層基板１２が図示しない接合材、例えば、はんだにより固着されている。積層基板１２は金属板１２ａ、絶縁板１２ｂ及び回路板１２ｃが積層されてなる。積層基板１２の回路板１２ｃの一つの領域には，主端子１３の下端が、はんだ２２により電気的かつ機械的に接合されている。また、回路板１２ｃの別の領域には、制御端子１４０の下端が、はんだ２２により電気的かつ機械的に接合されている。積層基板１２を覆うように樹脂ケース１５が設けられ、放熱ベース１１に、図示しない接着剤によって固着されている。
図８（ｃ）に、図８（ｂ）のＣ方向から見た主端子１３の上端近傍の要部拡大図を示す。主端子１３の上端は、上面部１３ａ及びこの上面部の両端に接続する２つの側面部１３ｂにより逆Ｕ字形状を有している。主端子１３の上端は、樹脂ケース１５の開口１６を通して外方に延出している。主端子１３の２つの側面部１３ｂの間には、ナット１９１が埋め込まれた樹脂体であるナットケース１９が挿入されている。
図８（ｄ）に図８（ｂ）のＤ領域近傍の拡大図、すなわち制御端子１４０の上端近傍の拡大図を示す。制御端子１４０の上端は、樹脂ケース１５の開口１７を通して外方に延出している。制御端子１４０は、第１突起部１４０ａと第２突起部１４０ｂとを間隔を空けて有している。この第１突起部１４０ａと第２突起部１４０ｂ部の間に凹部１４０ｃが形成されている。
樹脂ケース１５の制御端子１４０用の開口１７に、この制御端子１４０の凹部１４０ｃに嵌まり合う凸形状の段差部を有する樹脂ブロック１８が挿入されている。凹部１４０ｃは、樹脂ブロック１８の先端部と嵌合される。これにより制御端子１４０は、水平な方向に精度よく位置決めされ、また、外部からの荷重による上下方向の移動が抑制される。
制御端子１４０の上端は、コネクタやプリント基板と接続されるから、高い位置精度が要求される。特に独立端子の制御端子１４０は、樹脂ケース１５にインサート成形された制御端子に比べて位置精度が低下するおそれがある。そのため、図８に示した制御端子１４０と樹脂ブロック１８との嵌合により、位置精度の向上が図られてきた。
しかしながら、制御端子１４０の上端の位置決め精度は、制御端子１４０の下端を積層基板１２の回路板に接合するときの位置精度によって低下するおそれがあった。また、樹脂ケース１５の開口１７は、制御端子１４０の公差や樹脂ケース１５を固定するときの作業性の観点から、当該開口１７に通された制御端子１４０との間にクリアランスを有している。このクリアランスが大きい場合には制御端子１４０の位置決め精度が低下するおそれがあった。
国際公開第２０１３／０２７８２６号
本発明は、上記の問題を有利に解決するものであり、独立端子よりなる制御端子の位置決めの精度を改善できる半導体装置を提供することを目的とする。
本発明の半導体装置の一態様は、回路板を有する積層基板と、一方の端部及び他方の端部を有し、前記積層基板の回路板に前記一方の端部が固定された制御端子と、開口部を有し、前記積層基板を覆って配置され、前記開口部から、前記他方の端部が外方に延出する樹脂ケースと、前記樹脂ケースの開口部に挿入され、前記開口部の側壁に向けて前記制御端子を押圧し固定している樹脂ブロックと、を備えている。前記制御端子が、前記樹脂ケースの開口部で樹脂ブロックと接触する位置よりも樹脂ケース内側の位置に、低剛性部を備える。
上記の態様によれば、制御端子が低剛性部を備えるから、独立端子よりなる制御端子の位置決め精度を改善することができる。
図１は、本発明の実施形態１のパワー半導体モジュールの説明図である。 図２は、樹脂ケースの開口部近傍の拡大図である。 図３は、樹脂ブロックの説明図である。 図４は、樹脂ケースと樹脂ブロックと制御端子との組立図である。 図５は、制御端子の説明図である。 図６は、制御端子の説明図である。 図７は、制御端子の説明図である。 図８は、従来のパワー半導体モジュールの説明図である。 図９は、従来の制御端子の説明図である。
以下、本発明の半導体装置の実施形態について、図面を参照しつつ具体的に説明する。なお、以下の説明では、上、下については図面における紙面の上、下の位置関係を意味していて、実際の使用状態における上、下の位置関係を意味するものではない。
（実施形態１）
図１は、本発明の半導体装置の一実施形態であるパワー半導体モジュール１０の説明図である。図１中、図１（ａ）はパワー半導体モジュール１０の平面図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ線視の断面図である。パワー半導体モジュール１０は、放熱ベース１１、積層基板１２、主端子１３、制御端子１４及び樹脂ケース１５を備えている。
図１（ｂ）に示すように、放熱ベース１１上に積層基板１２が固着されている。積層基板１２は金属板１２ａ、絶縁板１２ｂ及び回路板１２ｃが積層されてなる。放熱ベース１１に当該金属板１２ａを対向させて図示しない接合材、例えばはんだにより固着されている。積層基板１２の回路板は、所定の電気回路を構成するパターンの形状に選択的に形成されている。積層基板１２の回路板上には図示しないパワー半導体チップが接合材により電気的かつ機械的に接合されている。図１において、パワー半導体チップは、本発明の特徴的な部分ではないので図示を省略している。同様に、パワー半導体チップと回路板１２ｃとを電気的に接続する配線部材は、本発明の特徴的な部分ではないので図示を省略している。また、積層基板１２の回路板１２ｃには，主端子１３の下端が、はんだ付け、ろう付け、超音波接合または溶接により電気的かつ機械的に接合され、また、制御端子１４の下端が、はんだ付け、ろう付け、超音波接合または溶接により電気的かつ機械的に接合されている。図示した例では、回路板１２ｃと主端子１３の下端とが、はんだ２２により接合されている。また、回路板１２ｃと制御端子１４の下端とが、はんだ２２により接合されている。パワー半導体チップは、積層基板１２の回路板又は図示しない配線部材により主端子１３や制御端子１４と電気的に接続されている。
図１（ａ）に示すように樹脂ケース１５は、積層基板１２を覆うように設けられ、放熱ベース１１に接着剤によって固着されている。樹脂ケース１５は、開口１６及び開口１７を有している。開口１６を通して、主端子１３の上端が外方に延出している。また、開口１７を通して、制御端子１４の上端が外方に延出している。開口１７は、図示した例では、主端子１３は３個であり、制御端子１４は４個である。制御端子１４用の樹脂ケース１５の開口１７近傍には樹脂ブロック１８が取り付けられている。図１に例示するパワー半導体モジュール１０の外形は略直方体である。
図１（ｃ）に、図１（ｂ）のＣ方向から見た主端子１３の上端近傍の要部拡大図を示す。主端子１３の上端は、上面部１３ａ及びこの上面部の両端に接続する２つの側面部１３ｂにより逆Ｕ字形状を有している。主端子１３の上端は、樹脂ケース１５の開口１６を通して外方に突出する。上面部１３ａにはボルト穴１３ｃが形成されている。主端子１３の２つの側面部１３ｂの間には、ナットケース１９が挿入される。ナットケース１９は、外部配線を主端子１３に接続するためのナット１９１が収容された樹脂体である。図示したナットケース１９は、３個の主端子１３に対応した３個のナット１９１が、主端子１３の間隔と同じ間隔で直線状に配列されている。ナットケース１９の各ナット１９１は、主端子１３のそれぞれに位置合わせされる。主端子１３と外部配線との接続は、図示しないボルト又はねじを、主端子１３のボルト穴１３ｃを通してナットケース１９のナット１９１にねじ結合することにより行われる。
図１（ｄ）に、図１（ｂ）のＤ領域近傍の拡大図を示す。図１（ｄ）に示される制御端子１４の上端近傍において、制御端子１４は、樹脂ケース１５の開口１７を貫通して上端が外方に突出している。開口１７は、樹脂ケース１５の開口部２０（図２参照）に取り付けられた樹脂ブロック１８により範囲を決められた開口である。
制御端子１４は、積層基板１２と樹脂ケース１５の開口１７に対応する位置に、第１突起部１４ａと第２突起部１４ｂとを間隔を空けて有している。この第１突起部１４ａと第２突起部１４ｂの間に凹部１４ｃが形成されている。凹部１４ｃは、樹脂ケース１５の開口部２０に取り付けられる樹脂ブロック１８の突起部と嵌合する。これにより制御端子１４は、水平な方向、すなわち、放熱ベース１１のおもて面の面内方向と平行な方向に精度よく位置決めされ、また、外部からの荷重による上下方向の移動が抑制される。
図２（ａ）に図１（ａ）に示した樹脂ケース１５の開口部２０近傍の拡大図を示し、また図２（ｂ）に開口部２０を矢印Ａ側から見た背面図を示す。樹脂ケース１５の開口部２０は、樹脂ケース１５の上面と側面とに繋がった開口である。この開口部２０の底部は梁（はり）部２０ａである。開口部２０の両側に形成される側壁２０ｂの上側には、当該側壁２０ｂから開口部２０の内側に向かって突出する凸状の第１庇部（第１段差部）２０ｃが形成される。
開口部２０の前方側壁には、開口部２０の内側に向かって突出する凸状の第２庇部（段差部）２０ｄが形成される。開口部２０の前方側壁とは、開口部２０のうち、側面側の入り口の開口に対向する側壁である。前方側壁は対向する２つの側壁２０ｂに隣接する。また、開口部２０の両側の側壁２０ｂには、開口部２０の外側に向かって第１凹部２０ｅが形成される。第１凹部２０ｅは、第１庇部２０ｃと離れた位置に配置される。梁部２０ａは、制御端子１４が貫通する貫通孔２０ｆが形成される。
図３に、樹脂ブロック１８を示す。図３（ａ）は樹脂ブロック１８の上面図、図３（ｂ）は樹脂ブロック１８の下面図、図３（ｃ）は樹脂ブロック１８の側面図である。樹脂ブロック１８には樹脂ケース１５の開口部２０の第２庇部（段差部）２０ｄと嵌合する溝１８ａが形成されている。また樹脂ブロック１８の両側の側面１８ｂには、制御端子１４の凹部１４ｃと嵌合する凸形状を有する段差部１８ｃが形成されている。また両側の側面１８ｂには、それぞれ樹脂ケース１５の開口部２０の第１凹部２０ｅと嵌合する突起１８ｄが形成されている。
図４に、図３の樹脂ケース１５の開口部２０に制御端子１４及び樹脂ブロック１８を挿入した状態を示す。図４（ａ）は、上面図であり、図４（ｂ）は、図５（ａ）の矢印Ａ方向から見た背面図であり、図４（ｃ）は、制御端子１４の第１突起部１４ａ及び第２突起部１４ｂの間の凹部１４ｃに樹脂ブロック１８の段差部１８ｃを嵌合させた部分断面図である。樹脂ブロック１８は矢印Ａ方向から開口部２０へ挿入され得る。
樹脂ケース１５の開口部２０の側壁２０ｂと樹脂ブロック１８の先端側の側面との間に制御端子１４の平板面１４ｉが挟み込まれることにより、制御端子１４は、図面の矢印Ａ方向に直交する方向の位置が固定される。すなわち、樹脂ブロック１８を挿入する方向に直交する樹脂ケース１５の幅方向であって、制御端子１４の平板面１４ｉに直交する方向の位置が固定される。
また、制御端子１４の第１突起部１４ａ及び第２突起部１４ｂの間の凹部１４ｃに樹脂ブロック１８の両側面の凸状の段差部１８ｃが嵌合されることにより、制御端子１４は、図面の矢印Ａ方向と矢印Ｄ方向（図４（ｂ））の位置が固定される。すなわち、樹脂ケース１５の長さ方向および樹脂ブロック１８を挿入する方向に直交する樹脂ケース１５の高さ方向それぞれの位置が固定される。このようにして制御端子１４は高精度に位置決めされ固定される。
樹脂ブロック１８は、両側面に段差部１８ｃが形成されていることにより、段差部１８ｃのそれぞれに位置させた制御端子１４の凹部１４ｃを嵌合させることができる。よって１つの樹脂ブロック１８で２本の制御端子１４を嵌合させ、固定することができる。樹脂ブロック１８の側面の突起１８ｄは、それぞれ樹脂ケース１５の開口部２０に形成された第１凹部２０ｅと嵌合することにより樹脂ブロック１８を樹脂ケース１５の開口部２０に固定する。また樹脂ケース１５の開口部２０の梁部２０ａに接着剤を滴下又は塗布することによって樹脂ブロック１８を樹脂ケース１５の開口部２０に固定することもできる。
図５、６に制御端子１４を示す。図５（ａ）は制御端子１４の側面図であり、図５（ｂ）は制御端子１４の上面図である。図６は樹脂ケース１５の開口部２０に挿入される樹脂ブロック１８により制御端子１４、特に低剛性部１４ｊが変形する様子を示す。制御端子１４は、金属の板材を所定の形状に打ち抜き加工したのち、折り曲げ加工を行って作成される。制御端子１４は、折り曲げ加工によって区分された３つの部分を有する。制御端子１４は２つの端部を有し、その一方の端部は回路板１２ｃに固定され、一方の端部の反対側の他方の端部は開口部２０から樹脂ケース１５の外方に延出する。具体的には積層基板１２に対して略直立し、一方の端部（先端）が樹脂ケース１５の外部に露出する直立部１４ｄと、直立部１４ｄと略Ｌ字状をなすように直立部１４ｄの他方の端部に連結された連結部１４ｅと、連結部１４ｅにおける直立部１４ｄが連結する端部とは反対側の端部に連結され、かつ積層基板１２に接合される接合部１４ｆを有する。図示した例では直立部１４ｄ、連結部１４ｅおよび接合部１４ｆのそれぞれの主面はお互いに略直交している。直立部１４ｄと連結部１４ｅの交線と、連結部１４ｅと接合部１４ｆの交線とが略直交している。直立部１４ｄの主面は樹脂ブロック１８の挿入方向と略平行である。
先に述べた第１突起部１４ａ、第２突起部１４ｂ及び凹部１４ｃは、制御端子１４の直立部１４ｄの一方の側端面１４ｇに形成されている。直立部１４ｄの他方の側端面１４ｈは、樹脂ケース１５の開口部２０の前方側壁側において貫通孔２０ｆの側壁に当接する。貫通孔２０ｆの側壁において制御端子１４の側端面１４ｈが当接する箇所が、樹脂ケース１５の長手方向における制御端子１４の位置の基準面となる。
制御端子１４は、直立部１４ｄにおける第２突起部１４ｂよりも連結部１４ｅに近い位置に低剛性部１４ｊを備えている。換言すれば、直立部１４ｄの、第２突起部１４ｂの連結部１４ｅ側の部分であって、樹脂ケース１５の開口部２０で樹脂ブロック１８に押圧される位置よりも樹脂ケース１５の内側の位置に、低剛性部１４ｊを備えている。低剛性部１４ｊは、より好ましくはパワー半導体モジュール１０の樹脂ケース１５内において、当該樹脂ケース１５に注入される封止材２１よりも上方となる位置に形成されている。
低剛性部１４ｊは、図５（ａ）に示されるように交互に切り欠きを備えるジグザグ形状であり、直立部１４ｄの平板面１４ｉを例えば切り欠き加工によって略ジグザグ形状に部分的に形成してなる。
制御端子１４の低剛性部１４ｊの効果を、図８及び図９に示す従来の制御端子と対比して説明する。
図９は従来の制御端子１４０の形状の一例を示す。下端が積層基板１２に接合され、上端が樹脂ケースの開口を貫通させた制御端子１４０を樹脂ブロック１８により押圧して固定すると、制御端子１４０の直立部分は根本で変形して傾きが生じ、制御端子１４０先端の位置精度を低下させることがあった。
図９に示した従来の制御端子１４０において先端位置精度の低下を招く直立部の傾きは、制御端子１４０を積層基板１２に接合する位置のバラツキや、樹脂ケース１５と制御端子１４０との部品公差及びクリアランス等が要因となる。また、制御端子１４０の直立部や連結部の長さが長いほど、直立部の剛性が高いほど、直立部の傾きは大きくなり易い。
また、従来の制御端子１４０の第１突起部１４０ａ、第２突起部１４０ｂ及び凹部１４０ｃの形成のために、必然的に直立部の平板面をケースの長手方向と平行な向きに配置していた。そのため、一方の側端面から他方の側端面に向かう方向、すなわちケースの長手方向と平行な方向の剛性は、平板面に垂直な方向、すなわちケースの長手方向と垂直な方向の剛性に比べて高かった。したがって、樹脂ブロック１８によって、制御端子１４０の直立部の一つの側端面から他の側端面に向けて押圧力を加えても直立部は変形し難く、直立部と連結部とが接続する部分で変形する結果、直立部の傾きを招いていた。
これに対して、本実施形態の半導体装置の制御端子１４は、直立部１４ｄに低剛性部１４ｊを設けている。このことにより、直立部１４ｄおよび連結部１４ｅのそれぞれの主面が互いに略直交し、直立部１４ｄの主面と樹脂ブロック１８の挿入方向が略平行であっても、樹脂ブロック１８を樹脂ケース１５の開口部２０に取り付けて、制御端子１４の直立部１４ｄの一つの側端面１４ｇから他の側端面１４ｈに向けて押圧すると、図６に示すように、この低剛性部１４ｊでたわみ、変形し、直立部１４ｄの先端側が基準面と平行になる。
したがって、制御端子１４の接合部１４ｆを積層基板１２に接合する位置のバラツキ等や樹脂ケース１５と制御端子１４との部品公差及びクリアランス等の要因により、直立部１４ｄに傾きが生じ得る場合であっても、樹脂ブロック１８の樹脂ケース１５への取り付け時の押圧により当該低剛性部１４ｊがたわむ。そのため直立部１４ｄの側端面１４ｈは貫通孔２０ｆの側壁に平行な状態で密着するから、低剛性部１４ｊよりも先端側では制御端子１４の傾きが抑制され、よって高い位置精度を確保することができる。
直立部１４ｄにおける低剛性部１４ｊの位置は、第２突起部１４ｂの連結部１４ｅ側で、連結部１４ｅに近い位置である。なお、樹脂ケース１５内に注入される封止材２１よりも先端寄りであることが好ましい。すなわち、制御端子１４は第２突起部１４ｂと封止材２１の間に低剛性部１４ｊを備えることが好ましい。低剛性部１４ｊが封止材２１中に位置すると、低剛性部１４ｊの変形時に封止材２１に亀裂等を生じさせ、耐電圧特性を低下させるおそれがある。
制御端子１４の連結部１４ｅは、樹脂ケース１５内で封止材２１中に浸漬され得るから、封止材２１に亀裂を生じさせるのを回避するために、低剛性部１４ｊを連結部１４ｅに設けるのは避けるのが好ましい。
低剛性部１４ｊの剛性は、樹脂ブロック１８を樹脂ケース１５に取り付けたときの加圧力により、たわむことができる程度とすればよい。低剛性部１４ｊの剛性は、板状の連結部１４ｅおよび／または接合部１４ｆの剛性より小さく、樹脂ブロック１８の挿入の際受ける力により、連結部１４ｅおよび接合部１４ｆに対し低剛性部１４ｊが優先して変形する程度が好ましい。なお、あまりに剛性が低いと、パワー半導体モジュールの組立時に制御端子１４がぐらついて、位置精度をかえって低下させるおそれがある。低剛性部１４ｊの剛性は略ジグザグ形状を構成する切り欠きの数や線材の太さにより調整され得る。さらに、樹脂ブロック１８による力の作用する方向と逆方向のいずれにも同程度に変形し、撓むように切り欠きの数を調整するとなお好ましい。接合部１４ｆの位置がパワー半導体モジュール１０の長手方向のいずれにずれていても直立部１４ｄ先端を位置決めできるからである。例えば切り欠きの数を偶数にするとよい。
また、低剛性部１４ｊの形状は、図５に示した略ジグザグ形状に限られず、直立部１４ｄの他の部分に優先して変形し得る形状であればよい。例えば、Ｓ字形状やＵ字形状とすることができる。
（実施形態２）
図３に示した樹脂ブロック１８は、両側面１８ｂにそれぞれ段差部１８ｃを有し、２本の制御端子１４を嵌合させ固定できる。図７に、積層基板１２に接合された主端子１３及び制御端子１４の平面図（図７（ａ））及び側面図（図７（ｂ））を示す。１個の樹脂ブロック１８により固定される２個で一組の制御端子１４Ｐ１及び１４Ｐ２は、積層基板１２上の異なる回路板に互いに非接触で接合するために、互いに直立部１４ｄ及び連結部１４ｅの長さが異なっている。制御端子１４Ｐ１及び１４Ｐ２は、例えば一方がゲート用であり他方がソースセンス用である。制御端子１４Ｐ１及び１４Ｐ２が直立部１４ｄ及び連結部１４ｅの長さが異なっていても、低剛性部１４ｊは樹脂ブロック１８により押圧したときに同じ程度に変形するように調整することにより、高い位置精度を得ることができる。
そこで、制御端子１４Ｐ１及び１４Ｐ２の好ましい態様は、直立部１４ｄや連結部１４ｅの長さのように、形状が異なる２個の制御端子１４Ｐ１及び１４Ｐ２を１個の樹脂ブロック１８で固定する場合に、制御端子１４Ｐ１及び１４Ｐ２とは、低剛性部１４ｊにおけるたわみ易さが、形状の相違に応じて異なるようにした。これにより、樹脂ブロック１８による押圧力で制御端子１４Ｐ１及び１４Ｐ２の低剛性部が同じ程度に変形する。ここでいうたわみ易さは、樹脂ケースの長手方向、すなわち樹脂ケース１５の開口部２０に樹脂ブロック１８を挿入する方向におけるたわみ易さをいう。低剛性部１４ｊにおけるたわみ易さを異ならせる具体的な手段は、低剛性部１４ｊが略ジグザグ形状である場合に、ジグザグ形状を付与する切り欠きの数や幅等を異ならせることが例示される。例えば、図示するように制御端子１４Ｐ２の連結部１４ｅが制御端子１４Ｐ１の連結部１４ｅより長い場合、制御端子１４Ｐ２の低剛性部１４ｊの剛性が制御端子１４Ｐ１の低剛性部１４ｊよりも小さいとよい。制御端子１４Ｐ２の連結部１４ｅの方が外力によりたわみ易い（剛性が小さい）ので、制御端子１４Ｐ２の低剛性部１４ｊを制御端子１４Ｐ１よりも変形しやすくすることにより、制御端子１４Ｐ１及び１４Ｐ２の先端の位置決めが容易になる。制御端子１４Ｐ２の低剛性部１４ｊを制御端子１４Ｐ１よりも変形しやすくするには、例えば、制御端子１４Ｐ２の低剛性部１４ｊの切り欠きの数を制御端子１４Ｐ１より多くしたり、または、制御端子１４Ｐ２の低剛性部１４ｊの切り欠きの幅を制御端子１４Ｐ１より大きくしたり、線材を細くしたりするとよい。
以上、本発明の半導体装置を図面及び実施形態を用いて具体的に説明したが、本発明は、実施形態及び図面の記載に限定されるものではなく、本発明の趣旨を逸脱しない範囲で幾多の変形が可能である。
１０ パワー半導体モジュール
１２ 積層基板
１３ 主端子
１４ 制御端子
１４ａ 第１突起部
１４ｂ 第２突起部
１４ｃ 凹部
１４ｊ 低剛性部
１５ 樹脂ケース
１８ 樹脂ブロック

Claims (5)

  1. 回路板を有する積層基板と、
    一方の端部及び他方の端部を有し、前記積層基板の回路板に前記一方の端部が固定された制御端子と、
    開口部を有し、前記積層基板を覆って配置され、前記開口部から前記他方の端部が外方に延出する樹脂ケースと、
    前記樹脂ケースの開口部に挿入され、前記開口部の側壁に向けて前記制御端子を押圧し固定している樹脂ブロックと、
    を備え、
    前記制御端子が、前記樹脂ケースの開口部で樹脂ブロックと接触する位置よりも樹脂ケース内側の位置に、低剛性部を備える半導体装置。
  2. 前記制御端子が、第１突起部と、第２突起部と、前記第１突起部及び第２突起部の間の凹部を備え、前記凹部が、前記樹脂ブロックと嵌合する請求項１記載の半導体装置。
  3. 前記制御端子の低剛性部が、前記樹脂ケース内に注入される封止材よりも前記樹脂ケースの開口部寄りに位置する請求項１記載の半導体装置。
  4. 前記制御端子の低剛性部が、略ジグザグ形状である請求項１記載の半導体装置。
  5. 前記樹脂ブロックが、２個一組の制御端子を固定し、前記２個一組の制御端子は、形状が異なり、かつ低剛性部におけるたわみ易さが形状の相違に応じて異なり、前記樹脂ブロックによる押圧力で各制御端子の低剛性部が同じ程度に変形し得る請求項１記載の半導体装置。
JP2017511530A 2015-04-10 2016-03-23 半導体装置 Expired - Fee Related JP6365768B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015081207 2015-04-10
JP2015081207 2015-04-10
PCT/JP2016/059201 WO2016163237A1 (ja) 2015-04-10 2016-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016163237A1 true JPWO2016163237A1 (ja) 2017-07-27
JP6365768B2 JP6365768B2 (ja) 2018-08-01

Family

ID=57072294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017511530A Expired - Fee Related JP6365768B2 (ja) 2015-04-10 2016-03-23 半導体装置

Country Status (4)

Country Link
US (1) US9941254B2 (ja)
JP (1) JP6365768B2 (ja)
CN (1) CN106796934B (ja)
WO (1) WO2016163237A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6783327B2 (ja) * 2017-01-17 2020-11-11 三菱電機株式会社 半導体装置および電力変換装置
JP6753364B2 (ja) * 2017-06-21 2020-09-09 三菱電機株式会社 半導体装置
DE112018006776T5 (de) * 2018-01-05 2020-09-17 Mitsubishi Electric Corporation Halbleitervorrichtung
JP7275493B2 (ja) 2018-08-07 2023-05-18 富士電機株式会社 半導体装置
AT522633B1 (de) * 2019-05-29 2021-07-15 Melecs Ews Gmbh Kontaktstift, Trägerplatte und elektrische Maschine
US20240170868A1 (en) * 2022-11-17 2024-05-23 Infineon Technologies Ag Electrical Connector with Meander and Opening

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144249A (ja) * 1999-11-15 2001-05-25 Nippon Inter Electronics Corp 複合半導体装置
JP2009010252A (ja) * 2007-06-29 2009-01-15 Fuji Electric Device Technology Co Ltd 半導体装置
WO2013027826A1 (ja) * 2011-08-25 2013-02-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2013239512A (ja) * 2012-05-14 2013-11-28 Mitsubishi Electric Corp 半導体装置
JP2014107378A (ja) * 2012-11-27 2014-06-09 Mitsubishi Electric Corp 電力用半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04242965A (ja) 1990-11-03 1992-08-31 Fuji Electric Co Ltd 封止型半導体装置
US5243217A (en) * 1990-11-03 1993-09-07 Fuji Electric Co., Ltd. Sealed semiconductor device with protruding portion
JP2560909Y2 (ja) 1991-08-05 1998-01-26 日本インター株式会社 複合半導体装置
JP3006585B2 (ja) 1998-06-01 2000-02-07 富士電機株式会社 半導体装置
JP3519300B2 (ja) 1999-01-11 2004-04-12 富士電機デバイステクノロジー株式会社 パワーモジュールのパッケージ構造
EP1169736B1 (de) 1999-03-17 2006-07-12 EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul
KR100443999B1 (ko) * 2003-02-28 2004-08-21 주식회사 파이컴 인쇄회로기판용 상호 접속체, 이의 제조방법 및 이를구비한 상호 접속 조립체
JP4476592B2 (ja) 2003-10-15 2010-06-09 株式会社デンソー 半導体装置及び半導体装置の製造方法
US8941228B2 (en) * 2011-03-16 2015-01-27 Fuji Electric Co., Ltd Semiconductor module and manufacturing method thereof
CN103035595B (zh) * 2013-01-04 2016-03-23 江苏宏微科技股份有限公司 功率模块端子及其连接结构
JP6057016B2 (ja) * 2014-03-19 2017-01-11 富士電機株式会社 半導体装置及びその製造方法
DE112015001002B4 (de) * 2014-10-14 2023-08-10 Fuji Electric Co., Ltd. Halbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144249A (ja) * 1999-11-15 2001-05-25 Nippon Inter Electronics Corp 複合半導体装置
JP2009010252A (ja) * 2007-06-29 2009-01-15 Fuji Electric Device Technology Co Ltd 半導体装置
WO2013027826A1 (ja) * 2011-08-25 2013-02-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2013239512A (ja) * 2012-05-14 2013-11-28 Mitsubishi Electric Corp 半導体装置
JP2014107378A (ja) * 2012-11-27 2014-06-09 Mitsubishi Electric Corp 電力用半導体装置

Also Published As

Publication number Publication date
JP6365768B2 (ja) 2018-08-01
US20170200704A1 (en) 2017-07-13
US9941254B2 (en) 2018-04-10
CN106796934A (zh) 2017-05-31
WO2016163237A1 (ja) 2016-10-13
CN106796934B (zh) 2019-12-10

Similar Documents

Publication Publication Date Title
JP6365768B2 (ja) 半導体装置
JP6004001B2 (ja) 半導体装置
JP6256309B2 (ja) 電力用半導体装置
JP2006344458A (ja) 表面実装型電気コネクタ
JP6233528B2 (ja) 半導体装置
US7896693B2 (en) Retaining member electric component and electric device
JP6753364B2 (ja) 半導体装置
JP6655797B2 (ja) コネクタ、ヘッダおよびソケット
EP2717663B1 (en) Radiator structure
US10070527B2 (en) Semiconductor device
JP4020149B1 (ja) 電子部品モジュール
JP5793295B2 (ja) 半導体装置
JP6551182B2 (ja) 半導体モジュール
WO2017187992A1 (ja) 保持金具、コネクタ接続体およびコネクタ
JP7005790B2 (ja) 半導体装置
JP6960984B2 (ja) 電子装置及びその絶縁部材
JP2019036678A (ja) 電子装置
TWI706703B (zh) 電子模組
TWI442874B (zh) 彈片結構及應用該彈片結構之陣列式彈片裝置
JP2011254647A (ja) 電気接続箱
JP2014067824A (ja) 電気部品の取付構造
JP5677191B2 (ja) コネクタモジュールの積層構造
JP6140598B2 (ja) 固定構造
JP4258336B2 (ja) 電子装置
JP6012456B2 (ja) 電子機器及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180618

R150 Certificate of patent or registration of utility model

Ref document number: 6365768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees