JPWO2016110887A1

JPWO2016110887A1 - マイクロホン用マイクロコンピュータ

Info

Publication number: JPWO2016110887A1
Application number: JP2016568169A
Authority: JP
Inventors: 竹本　誠; 竹本　　誠; 章浩加藤
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2015-01-07
Filing date: 2015-11-17
Publication date: 2017-08-10
Anticipated expiration: 2035-11-17
Also published as: EP3244308A4; EP3244308A1; CN106716366A; US20170288689A1; JP6233619B2; WO2016110887A1

Abstract

複数のアプリケーションプログラムのアドレスを考慮することなく各アプリケーションプログラムを実行できるようにすること。マイクロコンピュータ（１００）は、デジタル信号処理回路（１０４）により実行されるマイクロホン用プログラムを複数格納するプログラム用メモリ（１０８）と、プログラム用メモリのアドレスを制御するアドレス制御回路（１０９）と、マイクロホン用プログラムのアドレスを格納するプログラムアドレスレジスタ（１１０）と、マイクロホン用プログラムのサイズを格納するプログラムサイズレジスタ（１１１）と、を備える。アドレス制御回路（１０９）は、プログラムアドレスレジスタ（１１０）およびプログラムサイズレジスタ（１１１）に基づいて、プログラム用のメモリのアドレスを計算する。

Description

本発明は、複数のアプリケーションプログラムを実行するマイクロホン用マイクロコンピュータに関する。

従来、マイクロホン素子を２つ以上用意し、それぞれのマイクの素子間距離、信号合成時の振幅、位相、遅延量等を調整して、様々な指向特性を得ることができるマイクロホン（指向特性切り替えマイクロホン）が知られている。マイクロホンの指向特性としては、例えば、無指向性、双指向性、単一指向性、狭指向性などがある。これらの指向特性は、収音すべき対象物の位置や目的外の音場を考慮し、収音のシーン毎に最適なものを選択するのが望ましい。

上記マイクロホンでは、マイクロコンピュータが用いられる。マイクロコンピュータは、例えば、マイクロホン素子、アンプ、アナログデジタル変換回路（ＡＤＣ：Analog-to-Digital Converter）、デジタル信号処理回路（ＤＳＰ：Digital Signal Processor）、デジタルアナログ変換回路（ＤＡＣ：Digital to Analog Converter）、システムコントローラ、プログラム用メモリ等を備える。

例えば特許文献１には、複数のアプリケーションプログラムに対応可能な１チップマイクロコンピュータが開示されている。特許文献１の１チップマイクロコンピュータは、内蔵メモリに格納された複数のアプリケーションプログラムのいずれかを実行する場合に、そのアプリケーションプログラムの先頭アドレスと、所定の基準アドレスとの差分値を設定し、その差分値に基づいてアプリケーションプログラムを実行するものである。これにより、１チップマイクロコンピュータ内でアプリケーションプログラムを実行する際に、ＣＰＵは、各アプリケーションプログラムが配置されている、アプリケーションプログラム毎に異なるアドレスを考慮することなく実行することができるとしている。

特開２００７―２００３５０号公報

一般的に、内蔵メモリに格納される複数のアプリケーションプログラムはそれぞれサイズが異なる。しかしながら、特許文献１の１チップマイクロコンピュータでは、上述したようにアプリケーションプログラムのアドレスについては考慮されているが、アプリケーションプログラムのサイズについては考慮されていないという問題がある。

本発明の目的は、アプリケーションプログラム毎に異なるアドレスを考慮することなく、より効果的にアプリケーションプログラムを実行できるマイクロホン用マイクロコンピュータを提供することである。

本発明の一態様に係るマイクロホン用マイクロコンピュータは、マイクロホンからのアナログ信号を増幅する入力アンプと、前記入力アンプから出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換回路と、前記アナログデジタル変換回路から出力されたデジタル信号を処理するデジタル信号処理回路と、前記デジタル信号処理回路から出力されたデジタル信号をアナログ信号に変換するデジタルアナログ変換回路と、前記デジタルアナログ変換回路から出力されたアナログ信号を増幅し、該アナログ信号をスピーカに出力する出力アンプと、前記デジタル信号処理回路により実行されるマイクロホン用プログラムを複数格納するプログラム用メモリと、前記プログラム用メモリのアドレスを制御するアドレス制御回路と、前記マイクロホン用プログラムのアドレスを格納するプログラムアドレスレジスタと、前記マイクロホン用プログラムのサイズを格納するプログラムサイズレジスタと、を備え、前記アドレス制御回路は、前記プログラムアドレスレジスタおよび前記プログラムサイズレジスタに基づいて、前記プログラム用メモリのアドレスを計算する構成を採る。

本発明によれば、アプリケーションプログラム毎に異なるアドレスを考慮することなく、より効果的にアプリケーションプログラムを実行できる。

本発明の実施の形態に係るマイクロホン用マイクロコンピュータの構成の一例を示すブロック図本発明の実施の形態に係るマイクロホン用マイクロコンピュータのプログラム用メモリのメモリマップの一例を示す図本発明の実施の形態に係るマイクロホン用マイクロコンピュータのプログラムアドレスレジスタのレジスタマップの一例を示す図本発明の実施の形態に係るマイクロホン用マイクロコンピュータのプログラムサイズレジスタのレジスタマップの一例を示す図本発明の実施の形態に係るマイクロホン用マイクロコンピュータのアドレス制御回路の処理の一例を示すフローチャートを示す図

以下、本発明の実施の形態について図面を参照しながら説明する。

まず、本発明の実施の形態に係る、プログラム切り替え機能を備えたマイクロホン用マイクロコンピュータ１００（以下、マイクロコンピュータ１００という）の構成例について、図１を用いて説明する。図１は、マイクロコンピュータ１００の構成例を示すブロック図である。

図１に示すように、マイクロコンピュータ１００は、マイクロホン１０１およびスピーカ１０７と接続される。また、マイクロコンピュータ１００は、図１に示すように、入力アンプ１０２、アナログデジタル変換回路（ＡＤＣ）１０３、デジタル信号処理回路（ＤＳＰ）１０４、デジタルアナログ変換回路（ＤＡＣ）１０５、出力アンプ１０６を備える。

マイクロホン１０１は、音を電気信号に変換し、その電気信号（以下、アナログ信号という）を入力アンプ１０２に出力する。図１では例として、マイクロホン１０１が２つ備えられている。

入力アンプ１０２は、マイクロホン１０１が出力したアナログ信号を増幅し、そのアナログ信号をアナログデジタル変換回路１０３に出力する。図１では例として、入力アンプ１０２が、２つのマイクロホン１０１に対応して２つ備えられている。

アナログデジタル変換回路（ＡＤＣ）１０３は、入力アンプ１０２が出力したアナログ信号をデジタル信号に変換し、そのデジタル信号をデジタル信号処理回路１０４に出力する。図１では例として、アナログデジタル変換回路１０３が、２つのマイクロホン１０１および２つの入力アンプ１０２に対応して２つ備えられている。

デジタル信号処理回路（ＤＳＰ）１０４は、後述するマイクロホン用プログラム（アプリケーションプログラム）の実行によりアナログデジタル変換回路１０３が出力したデジタル信号を処理し、そのデジタル信号をデジタルアナログ変換回路１０５に出力する。

デジタルアナログ変換回路（ＤＡＣ）１０５は、デジタル信号処理回路１０４が出力したデジタル信号をアナログ信号に変換し、そのアナログ信号を出力アンプ１０６に出力する。

出力アンプ１０６は、デジタルアナログ変換回路１０５が出力したアナログ信号を増幅し、そのアナログ信号をスピーカ１０７に出力する。

スピーカ１０７は、出力アンプ１０６が出力したアナログ信号を音に変換する。

また、図１に示すように、マイクロコンピュータ１００は、プログラム用メモリ１０８、アドレス制御回路１０９、プログラムアドレスレジスタ１１０、プログラムサイズレジスタ１１１を備える。

プログラム用メモリ１０８は、デジタル信号処理回路１０４により実行される複数のマイクロホン用プログラム（図２参照）をあらかじめ格納している。プログラム用メモリ１０８は、例えば、ＲＯＭ（Read Only Memory）であってもよいし、フラッシュメモリ、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）などの大容量の不揮発性メモリであってもよいし、それら以外の記憶デバイスであってもよい。

プログラムアドレスレジスタ１１０は、各マイクロホン用プログラムのアドレス（図３参照）をあらかじめ格納している。

プログラムサイズレジスタ１１１は、各マイクロホン用プログラムのサイズ（図４参照）をあらかじめ格納している。

アドレス制御回路１０９は、プログラムアドレスレジスタ１１０およびプログラムサイズレジスタ１１１を読み出し、それらに基づいてプログラム用メモリ１０８の先頭アドレスを計算し、その先頭アドレスをプログラムアドレスレジスタ１１０に書き込む。その後、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０に書き込んだプログラム用メモリ１０８の先頭アドレスを読み出し、その先頭アドレスをデジタル信号処理回路１０４に出力する。これにより、デジタル信号処理回路１０４は、アドレス制御回路１０９が出力した先頭アドレスのマイクロホン用プログラムをプログラム用メモリ１０８から読み出し、そのマイクロホン用プログラムを実行する。

次に、マイクロコンピュータ１００のプログラム用メモリ１０８のメモリマップについて、図２を用いて説明する。図２は、プログラム用メモリ１０８のメモリマップの一例を示す図である。

プログラム用メモリ１０８は、デジタル信号処理回路１０４により実行される複数のマイクロホン用プログラム（アプリケーションプログラム）をあらかじめ格納している。図２に示すように、プログラム用メモリ１０８は、例えば、プログラム１、プログラム２、プログラム３、プログラム４、プログラム５を格納している。

図２では、プログラム１の先頭アドレスがアドレス１（基準アドレス）であり、プログラム１のプログラムサイズがサイズ１であることを示している。

また、図２では、プログラム２の先頭アドレスがアドレス２であり、プログラム２のプログラムサイズがサイズ２であることを示している。

また、図２では、プログラム３の先頭アドレスがアドレス３であり、プログラム３のプログラムサイズがサイズ３であることを示している。

また、図２では、プログラム４の先頭アドレスがアドレス４であり、プログラム４のプログラムサイズがサイズ４であることを示している。

また、図２では、プログラム５の先頭アドレスがアドレス５であり、プログラム５のプログラムサイズがサイズ５であることを示している。

次に、マイクロコンピュータ１００のプログラムアドレスレジスタ１１０のレジスタマップについて、図３を用いて説明する。図３は、プログラムアドレスレジスタ１１０のレジスタマップの一例を示す図である。

プログラムアドレスレジスタ１１０は、複数のマイクロホン用プログラムのアドレスをあらかじめ格納している。図３に示すように、プログラムアドレスレジスタ１１０は、例えば、プログラム１の先頭アドレスであるアドレス１、プログラム２の先頭アドレスであるアドレス２、プログラム３の先頭アドレスであるアドレス３、プログラム４の先頭アドレスであるアドレス４、プログラム５の先頭アドレスであるアドレス５を格納している。

次に、マイクロコンピュータ１００のプログラムサイズレジスタ１１１のレジスタマップについて、図４を用いて説明する。図４は、プログラムサイズレジスタ１１１のレジスタマップの一例を示す図である。

プログラムサイズレジスタ１１１は、複数のマイクロホン用プログラムのプログラムサイズをあらかじめ格納している。図４に示すように、プログラムサイズレジスタ１１１は、プログラム１のプログラムサイズであるサイズ１、プログラム２のプログラムサイズであるサイズ２、プログラム３のプログラムサイズであるサイズ３、プログラム４のプログラムサイズであるサイズ４を格納している。

次に、マイクロコンピュータ１００のアドレス制御回路１０９の処理動作について、図５を用いて説明する。図５は、アドレス制御回路１０９の処理動作の一例を示すフローチャートである。

まず、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０を読み出す（ステップＳ５０１）。例えば、プログラムアドレスレジスタ１１０のアドレス１〜５が読み出される。

次に、アドレス制御回路１０９は、プログラムサイズレジスタ１１１を読み出す（ステップＳ５０２）。例えば、プログラムサイズレジスタ１１１のサイズ１〜４が読み出される。

次に、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス１〜５とプログラムサイズレジスタ１１１のサイズ１〜４に基づいて、プログラム用メモリ１０８の先頭アドレスを計算する（ステップＳ５０３）。

ここで、上記計算処理の具体例について以下に説明する。

例えば、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス１をそのままアドレス１に決定する。

また、例えば、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス１とプログラムサイズレジスタ１１１のサイズ１とを加算し、その加算結果をアドレス２に決定する。

また、例えば、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス２とプログラムサイズレジスタ１１１のサイズ２とを加算し、その加算結果をアドレス３に決定する。

また、例えば、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス３とプログラムサイズレジスタ１１１のサイズ３とを加算し、その加算結果をアドレス４に決定する。

また、例えば、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス４とプログラムサイズレジスタ１１１のサイズ４とを加算し、その加算結果をアドレス５に決定する。

以上の計算処理により、アドレス制御回路１０９は、プログラム用メモリ１０８の先頭アドレスとして、アドレス１〜５を決定する。

次に、アドレス制御回路１０９は、決定したプログラム用メモリ１０８のアドレスをプログラムアドレスレジスタ１１０に書き込む（ステップＳ５０４）。例えば、上記計算処理により決定されたアドレス１〜５が書き込まれる。これにより、プログラムアドレスレジスタ１１０が更新される。

その後、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０に書き込んだプログラム用メモリ１０８の先頭アドレス（例えば、アドレス１〜５）を読み出し、デジタル信号処理回路１０４に出力する。そして、デジタル信号処理回路１０４は、アドレス制御回路１０９が出力したプログラム用メモリ１０８の先頭アドレスに基づいてマイクロホン用プログラムを読み出し、読み出したマイクロホン用プログラムを実行する。

以上説明したように、本実施の形態によれば、デジタル信号処理回路が、アプリケーションプログラム毎に異なるアドレスを考慮することなく、より効果的にアプリケーションプログラムを実行することができる。

また、本実施の形態によれば、各アプリケーションプログラムがマイクロコンピュータ上で配置されるアドレスを考慮することなく各アプリケーションプログラムを独立して開発でき、各アプリケーションプログラムをマイクロコンピュータ上に配置する際に複雑なマッピング作業が発生しない。

２０１５年１月７日出願の特願２０１５−００１６７１の日本出願に含まれる明細書、図面および要約書の開示内容は、すべて本願に援用される。

本発明は、マイクロホンの指向特性切り替えにおけるアプリケーションプログラムの変更に関し、内蔵メモリ内に複数のアプリケーションプログラムを格納し、それらを実行するデジタル信号処理回路（ＤＳＰ）を内蔵したマイクロホン用マイクロコンピュータに利用可能である。

１００マイクロコンピュータ
１０１マイクロホン
１０２入力アンプ
１０３アナログデジタル変換回路（ＡＤＣ）
１０４デジタル信号処理回路（ＤＳＰ）
１０５デジタルアナログ変換回路（ＤＡＣ）
１０６出力アンプ
１０７スピーカ
１０８プログラム用メモリ
１０９アドレス制御回路
１１０プログラムアドレスレジスタ
１１１プログラムサイズレジスタ

Claims

マイクロホンからのアナログ信号を増幅する入力アンプと、
前記入力アンプから出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換回路と、
前記アナログデジタル変換回路から出力されたデジタル信号を処理するデジタル信号処理回路と、
前記デジタル信号処理回路から出力されたデジタル信号をアナログ信号に変換するデジタルアナログ変換回路と、
前記デジタルアナログ変換回路から出力されたアナログ信号を増幅し、該アナログ信号をスピーカに出力する出力アンプと、
前記デジタル信号処理回路により実行されるマイクロホン用プログラムを複数格納するプログラム用メモリと、
前記プログラム用メモリのアドレスを制御するアドレス制御回路と、
前記マイクロホン用プログラムのアドレスを格納するプログラムアドレスレジスタと、
前記マイクロホン用プログラムのサイズを格納するプログラムサイズレジスタと、を備え、
前記アドレス制御回路は、
前記プログラムアドレスレジスタおよび前記プログラムサイズレジスタに基づいて、前記プログラム用メモリのアドレスを計算する、
マイクロホン用マイクロコンピュータ。
前記プログラム用メモリは、
前記マイクロホン用プログラムをあらかじめ複数格納している、
請求項１に記載のマイクロホン用マイクロコンピュータ。
前記プログラムアドレスレジスタは、
前記マイクロホン用プログラムのアドレスをあらかじめ格納している、
請求項２に記載のマイクロホン用マイクロコンピュータ。
前記プログラムサイズレジスタは、
前記マイクロホン用プログラムのサイズをあらかじめ格納している、
請求項２に記載のマイクロホン用マイクロコンピュータ。
前記アドレス制御回路は、
前記プログラムアドレスレジスタに格納されている前記マイクロホン用プログラムのアドレスと、前記プログラムサイズレジスタに格納されている前記マイクロホン用プログラムのサイズとを加算することで、前記プログラム用メモリのアドレスを計算する、
請求項２に記載のマイクロホン用マイクロコンピュータ。
前記アドレス制御回路は、
計算した前記プログラム用メモリのアドレスを、前記プログラムアドレスレジスタに書き込む、
請求項５に記載のマイクロホン用マイクロコンピュータ。
前記アドレス制御回路は、
前記プログラムアドレスレジスタに書き込んだ前記プログラム用メモリのアドレスを読み出して前記デジタル信号処理回路に出力し、
前記デジタル信号処理回路は、
前記アドレス制御回路から出力されたプログラム用メモリのアドレスに基づいて、前記プログラム用メモリから前記マイクロホン用プログラムを読み出して実行する、
請求項６に記載のマイクロホン用マイクロコンピュータ。