WO2016110887A1 - マイクロホン用マイクロコンピュータ - Google Patents

マイクロホン用マイクロコンピュータ Download PDF

Info

Publication number
WO2016110887A1
WO2016110887A1 PCT/JP2015/005733 JP2015005733W WO2016110887A1 WO 2016110887 A1 WO2016110887 A1 WO 2016110887A1 JP 2015005733 W JP2015005733 W JP 2015005733W WO 2016110887 A1 WO2016110887 A1 WO 2016110887A1
Authority
WO
WIPO (PCT)
Prior art keywords
program
address
microphone
register
microcomputer
Prior art date
Application number
PCT/JP2015/005733
Other languages
English (en)
French (fr)
Inventor
竹本　誠
章浩 加藤
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to CN201580050287.1A priority Critical patent/CN106716366A/zh
Priority to JP2016568169A priority patent/JP6233619B2/ja
Priority to US15/508,271 priority patent/US20170288689A1/en
Priority to EP15876768.1A priority patent/EP3244308A4/en
Publication of WO2016110887A1 publication Critical patent/WO2016110887A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/005—Circuits for transducers, loudspeakers or microphones for combining the signals of two or more microphones
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2430/00—Signal processing covered by H04R, not provided for in its groups
    • H04R2430/20—Processing of the output signals of the acoustic transducers of an array for obtaining a desired directivity characteristic

Definitions

  • the present invention relates to a microphone microcomputer that executes a plurality of application programs.
  • microphones that can obtain various directivity characteristics by adjusting the distance between the elements of each microphone, amplitude, phase, delay amount, etc. during signal synthesis (directivity characteristic switching microphones) )It has been known.
  • microphone directivity include omnidirectionality, bidirectionality, unidirectionality, and narrow directivity. These directivity characteristics are preferably selected for each sound collection scene in consideration of the position of the object to be picked up and the unintended sound field.
  • the microcomputer includes, for example, a microphone element, an amplifier, an analog-to-digital converter (ADC), a digital signal processing circuit (DSP: Digital Signal Processor), and a digital-to-analog converter circuit (DAC: Digital to Analog Converter).
  • ADC analog-to-digital converter
  • DSP Digital Signal Processor
  • DAC Digital to Analog Converter
  • Patent Document 1 discloses a one-chip microcomputer that can handle a plurality of application programs.
  • the one-chip microcomputer of Patent Document 1 sets a difference value between the start address of the application program and a predetermined reference address, The application program is executed based on the difference value.
  • the CPU can execute the application program without considering a different address for each application program in which each application program is arranged.
  • An object of the present invention is to provide a microcomputer for a microphone that can execute an application program more effectively without considering a different address for each application program.
  • a microphone microcomputer includes an input amplifier that amplifies an analog signal from a microphone, an analog-digital conversion circuit that converts an analog signal output from the input amplifier into a digital signal, and the analog-digital conversion.
  • a digital signal processing circuit that processes a digital signal output from the circuit, a digital-analog conversion circuit that converts the digital signal output from the digital signal processing circuit into an analog signal, and an analog signal output from the digital-analog conversion circuit
  • An output amplifier that outputs the analog signal to a speaker, a program memory that stores a plurality of microphone programs executed by the digital signal processing circuit, and an address control circuit that controls an address of the program memory
  • a program address register for storing the address of the microphone program, and a program size register for storing the size of the microphone program, wherein the address control circuit is based on the program address register and the program size register.
  • the configuration for calculating the address of the program memory is adopted.
  • the application program can be executed more effectively without considering a different address for each application program.
  • the block diagram which shows an example of a structure of the microcomputer for microphones concerning embodiment of this invention The figure which shows an example of the memory map of the program memory of the microcomputer for microphones concerning embodiment of this invention
  • the figure which shows an example of the register map of the program address register of the microcomputer for microphones concerning embodiment of this invention The figure which shows an example of the register map of the program size register of the microcomputer for microphones concerning embodiment of this invention
  • FIG. 1 is a block diagram illustrating a configuration example of the microcomputer 100.
  • the microcomputer 100 is connected to a microphone 101 and a speaker 107.
  • the microcomputer 100 includes an input amplifier 102, an analog / digital conversion circuit (ADC) 103, a digital signal processing circuit (DSP) 104, a digital / analog conversion circuit (DAC) 105, and an output amplifier 106. .
  • ADC analog / digital conversion circuit
  • DSP digital signal processing circuit
  • DAC digital / analog conversion circuit
  • the microphone 101 converts sound into an electric signal and outputs the electric signal (hereinafter referred to as an analog signal) to the input amplifier 102.
  • an analog signal hereinafter referred to as an analog signal
  • two microphones 101 are provided as an example.
  • the input amplifier 102 amplifies the analog signal output from the microphone 101 and outputs the analog signal to the analog-digital conversion circuit 103.
  • the input amplifier 102 amplifies the analog signal output from the microphone 101 and outputs the analog signal to the analog-digital conversion circuit 103.
  • two input amplifiers 102 are provided corresponding to the two microphones 101.
  • Analog-digital conversion circuit (ADC) 103 converts the analog signal output from input amplifier 102 into a digital signal and outputs the digital signal to digital signal processing circuit 104.
  • ADC Analog-digital conversion circuit
  • two analog-digital conversion circuits 103 are provided corresponding to two microphones 101 and two input amplifiers 102.
  • the digital signal processing circuit (DSP) 104 processes a digital signal output from the analog-digital conversion circuit 103 by executing a microphone program (application program) described later, and outputs the digital signal to the digital-analog conversion circuit 105.
  • the digital-analog conversion circuit (DAC) 105 converts the digital signal output from the digital signal processing circuit 104 into an analog signal and outputs the analog signal to the output amplifier 106.
  • the output amplifier 106 amplifies the analog signal output from the digital-analog conversion circuit 105 and outputs the analog signal to the speaker 107.
  • the speaker 107 converts the analog signal output from the output amplifier 106 into sound.
  • the microcomputer 100 includes a program memory 108, an address control circuit 109, a program address register 110, and a program size register 111.
  • the program memory 108 stores a plurality of microphone programs (see FIG. 2) executed by the digital signal processing circuit 104 in advance.
  • the program memory 108 may be, for example, a ROM (Read Only Memory), a large capacity non-volatile memory such as a flash memory, an EEPROM (Electrically Erasable Programmable Read-Only Memory), or the like. Other storage devices may be used.
  • the program address register 110 stores in advance the address of each microphone program (see FIG. 3).
  • the program size register 111 stores the size of each microphone program (see FIG. 4) in advance.
  • the address control circuit 109 reads the program address register 110 and the program size register 111, calculates the start address of the program memory 108 based on them, and writes the start address to the program address register 110. Thereafter, the address control circuit 109 reads the head address of the program memory 108 written in the program address register 110 and outputs the head address to the digital signal processing circuit 104. Accordingly, the digital signal processing circuit 104 reads the microphone program at the head address output from the address control circuit 109 from the program memory 108 and executes the microphone program.
  • FIG. 2 is a diagram illustrating an example of a memory map of the program memory 108.
  • the program memory 108 stores a plurality of microphone programs (application programs) executed by the digital signal processing circuit 104 in advance. As shown in FIG. 2, the program memory 108 stores, for example, a program 1, a program 2, a program 3, a program 4, and a program 5.
  • FIG. 2 shows that the first address of program 1 is address 1 (reference address) and the program size of program 1 is size 1.
  • FIG. 2 also shows that the start address of program 2 is address 2 and the program size of program 2 is size 2.
  • FIG. 2 also shows that the start address of program 3 is address 3 and the program size of program 3 is size 3.
  • FIG. 2 shows that the start address of the program 5 is the address 5 and the program size of the program 5 is size 5.
  • FIG. 3 is a diagram illustrating an example of a register map of the program address register 110.
  • the program address register 110 stores a plurality of microphone program addresses in advance. As shown in FIG. 3, the program address register 110 includes, for example, an address 1 that is the start address of the program 1, an address 2 that is the start address of the program 2, an address 3 that is the start address of the program 3, and a start address of the program 4 And address 5 which is the head address of the program 5 are stored.
  • FIG. 4 is a diagram illustrating an example of a register map of the program size register 111.
  • the program size register 111 stores program sizes of a plurality of microphone programs in advance. As shown in FIG. 4, the program size register 111 has a size 1 that is the program size of the program 1, a size 2 that is the program size of the program 2, a size 3 that is the program size of the program 3, and a program size of the program 4. Size 4 is stored.
  • FIG. 5 is a flowchart showing an example of the processing operation of the address control circuit 109.
  • the address control circuit 109 reads the program address register 110 (step S501). For example, the addresses 1 to 5 of the program address register 110 are read.
  • the address control circuit 109 reads the program size register 111 (step S502). For example, the sizes 1 to 4 of the program size register 111 are read.
  • the address control circuit 109 calculates the start address of the program memory 108 based on the addresses 1 to 5 of the program address register 110 and the sizes 1 to 4 of the program size register 111 (step S503).
  • the address control circuit 109 determines the address 1 of the program address register 110 as it is.
  • the address control circuit 109 adds the address 1 of the program address register 110 and the size 1 of the program size register 111 and determines the addition result as the address 2.
  • the address control circuit 109 adds the address 2 of the program address register 110 and the size 2 of the program size register 111 and determines the addition result as the address 3.
  • the address control circuit 109 adds the address 3 of the program address register 110 and the size 3 of the program size register 111 and determines the addition result as the address 4.
  • the address control circuit 109 adds the address 4 of the program address register 110 and the size 4 of the program size register 111 and determines the addition result as the address 5.
  • the address control circuit 109 determines addresses 1 to 5 as the head address of the program memory 108.
  • the address control circuit 109 writes the determined address of the program memory 108 in the program address register 110 (step S504). For example, addresses 1 to 5 determined by the calculation process are written. As a result, the program address register 110 is updated.
  • the address control circuit 109 reads the head address (for example, addresses 1 to 5) of the program memory 108 written in the program address register 110 and outputs it to the digital signal processing circuit 104.
  • the digital signal processing circuit 104 reads out the microphone program based on the head address of the program memory 108 output from the address control circuit 109, and executes the read microphone program.
  • the digital signal processing circuit can execute the application program more effectively without considering different addresses for each application program.
  • each application program can be independently developed without considering the address at which each application program is arranged on the microcomputer, and complicated when arranging each application program on the microcomputer. Mapping work does not occur.
  • the present invention relates to a change of an application program in microphone directivity switching, and can be used for a microphone microcomputer having a built-in digital signal processing circuit (DSP) that stores a plurality of application programs in a built-in memory and executes them. is there.
  • DSP digital signal processing circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Otolaryngology (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Stored Programmes (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)

Abstract

　複数のアプリケーションプログラムのアドレスを考慮することなく各アプリケーションプログラムを実行できるようにすること。マイクロコンピュータ（１００）は、デジタル信号処理回路（１０４）により実行されるマイクロホン用プログラムを複数格納するプログラム用メモリ（１０８）と、プログラム用メモリのアドレスを制御するアドレス制御回路（１０９）と、マイクロホン用プログラムのアドレスを格納するプログラムアドレスレジスタ（１１０）と、マイクロホン用プログラムのサイズを格納するプログラムサイズレジスタ（１１１）と、を備える。アドレス制御回路（１０９）は、プログラムアドレスレジスタ（１１０）およびプログラムサイズレジスタ（１１１）に基づいて、プログラム用のメモリのアドレスを計算する。

Description

マイクロホン用マイクロコンピュータ
　本発明は、複数のアプリケーションプログラムを実行するマイクロホン用マイクロコンピュータに関する。
　従来、マイクロホン素子を２つ以上用意し、それぞれのマイクの素子間距離、信号合成時の振幅、位相、遅延量等を調整して、様々な指向特性を得ることができるマイクロホン（指向特性切り替えマイクロホン）が知られている。マイクロホンの指向特性としては、例えば、無指向性、双指向性、単一指向性、狭指向性などがある。これらの指向特性は、収音すべき対象物の位置や目的外の音場を考慮し、収音のシーン毎に最適なものを選択するのが望ましい。
　上記マイクロホンでは、マイクロコンピュータが用いられる。マイクロコンピュータは、例えば、マイクロホン素子、アンプ、アナログデジタル変換回路（ＡＤＣ：Analog-to-Digital Converter）、デジタル信号処理回路（ＤＳＰ：Digital Signal Processor）、デジタルアナログ変換回路（ＤＡＣ：Digital to Analog Converter）、システムコントローラ、プログラム用メモリ等を備える。
　例えば特許文献１には、複数のアプリケーションプログラムに対応可能な１チップマイクロコンピュータが開示されている。特許文献１の１チップマイクロコンピュータは、内蔵メモリに格納された複数のアプリケーションプログラムのいずれかを実行する場合に、そのアプリケーションプログラムの先頭アドレスと、所定の基準アドレスとの差分値を設定し、その差分値に基づいてアプリケーションプログラムを実行するものである。これにより、１チップマイクロコンピュータ内でアプリケーションプログラムを実行する際に、ＣＰＵは、各アプリケーションプログラムが配置されている、アプリケーションプログラム毎に異なるアドレスを考慮することなく実行することができるとしている。
特開２００７―２００３５０号公報
　一般的に、内蔵メモリに格納される複数のアプリケーションプログラムはそれぞれサイズが異なる。しかしながら、特許文献１の１チップマイクロコンピュータでは、上述したようにアプリケーションプログラムのアドレスについては考慮されているが、アプリケーションプログラムのサイズについては考慮されていないという問題がある。
　本発明の目的は、アプリケーションプログラム毎に異なるアドレスを考慮することなく、より効果的にアプリケーションプログラムを実行できるマイクロホン用マイクロコンピュータを提供することである。
　本発明の一態様に係るマイクロホン用マイクロコンピュータは、マイクロホンからのアナログ信号を増幅する入力アンプと、前記入力アンプから出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換回路と、前記アナログデジタル変換回路から出力されたデジタル信号を処理するデジタル信号処理回路と、前記デジタル信号処理回路から出力されたデジタル信号をアナログ信号に変換するデジタルアナログ変換回路と、前記デジタルアナログ変換回路から出力されたアナログ信号を増幅し、該アナログ信号をスピーカに出力する出力アンプと、前記デジタル信号処理回路により実行されるマイクロホン用プログラムを複数格納するプログラム用メモリと、前記プログラム用メモリのアドレスを制御するアドレス制御回路と、前記マイクロホン用プログラムのアドレスを格納するプログラムアドレスレジスタと、前記マイクロホン用プログラムのサイズを格納するプログラムサイズレジスタと、を備え、前記アドレス制御回路は、前記プログラムアドレスレジスタおよび前記プログラムサイズレジスタに基づいて、前記プログラム用メモリのアドレスを計算する構成を採る。
　本発明によれば、アプリケーションプログラム毎に異なるアドレスを考慮することなく、より効果的にアプリケーションプログラムを実行できる。
本発明の実施の形態に係るマイクロホン用マイクロコンピュータの構成の一例を示すブロック図 本発明の実施の形態に係るマイクロホン用マイクロコンピュータのプログラム用メモリのメモリマップの一例を示す図 本発明の実施の形態に係るマイクロホン用マイクロコンピュータのプログラムアドレスレジスタのレジスタマップの一例を示す図 本発明の実施の形態に係るマイクロホン用マイクロコンピュータのプログラムサイズレジスタのレジスタマップの一例を示す図 本発明の実施の形態に係るマイクロホン用マイクロコンピュータのアドレス制御回路の処理の一例を示すフローチャートを示す図
　以下、本発明の実施の形態について図面を参照しながら説明する。
　まず、本発明の実施の形態に係る、プログラム切り替え機能を備えたマイクロホン用マイクロコンピュータ１００（以下、マイクロコンピュータ１００という）の構成例について、図１を用いて説明する。図１は、マイクロコンピュータ１００の構成例を示すブロック図である。
　図１に示すように、マイクロコンピュータ１００は、マイクロホン１０１およびスピーカ１０７と接続される。また、マイクロコンピュータ１００は、図１に示すように、入力アンプ１０２、アナログデジタル変換回路（ＡＤＣ）１０３、デジタル信号処理回路（ＤＳＰ）１０４、デジタルアナログ変換回路（ＤＡＣ）１０５、出力アンプ１０６を備える。
　マイクロホン１０１は、音を電気信号に変換し、その電気信号（以下、アナログ信号という）を入力アンプ１０２に出力する。図１では例として、マイクロホン１０１が２つ備えられている。
　入力アンプ１０２は、マイクロホン１０１が出力したアナログ信号を増幅し、そのアナログ信号をアナログデジタル変換回路１０３に出力する。図１では例として、入力アンプ１０２が、２つのマイクロホン１０１に対応して２つ備えられている。
　アナログデジタル変換回路（ＡＤＣ）１０３は、入力アンプ１０２が出力したアナログ信号をデジタル信号に変換し、そのデジタル信号をデジタル信号処理回路１０４に出力する。図１では例として、アナログデジタル変換回路１０３が、２つのマイクロホン１０１および２つの入力アンプ１０２に対応して２つ備えられている。
　デジタル信号処理回路（ＤＳＰ）１０４は、後述するマイクロホン用プログラム（アプリケーションプログラム）の実行によりアナログデジタル変換回路１０３が出力したデジタル信号を処理し、そのデジタル信号をデジタルアナログ変換回路１０５に出力する。
　デジタルアナログ変換回路（ＤＡＣ）１０５は、デジタル信号処理回路１０４が出力したデジタル信号をアナログ信号に変換し、そのアナログ信号を出力アンプ１０６に出力する。
　出力アンプ１０６は、デジタルアナログ変換回路１０５が出力したアナログ信号を増幅し、そのアナログ信号をスピーカ１０７に出力する。
　スピーカ１０７は、出力アンプ１０６が出力したアナログ信号を音に変換する。
　また、図１に示すように、マイクロコンピュータ１００は、プログラム用メモリ１０８、アドレス制御回路１０９、プログラムアドレスレジスタ１１０、プログラムサイズレジスタ１１１を備える。
　プログラム用メモリ１０８は、デジタル信号処理回路１０４により実行される複数のマイクロホン用プログラム（図２参照）をあらかじめ格納している。プログラム用メモリ１０８は、例えば、ＲＯＭ（Read Only Memory）であってもよいし、フラッシュメモリ、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）などの大容量の不揮発性メモリであってもよいし、それら以外の記憶デバイスであってもよい。
　プログラムアドレスレジスタ１１０は、各マイクロホン用プログラムのアドレス（図３参照）をあらかじめ格納している。
　プログラムサイズレジスタ１１１は、各マイクロホン用プログラムのサイズ（図４参照）をあらかじめ格納している。
　アドレス制御回路１０９は、プログラムアドレスレジスタ１１０およびプログラムサイズレジスタ１１１を読み出し、それらに基づいてプログラム用メモリ１０８の先頭アドレスを計算し、その先頭アドレスをプログラムアドレスレジスタ１１０に書き込む。その後、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０に書き込んだプログラム用メモリ１０８の先頭アドレスを読み出し、その先頭アドレスをデジタル信号処理回路１０４に出力する。これにより、デジタル信号処理回路１０４は、アドレス制御回路１０９が出力した先頭アドレスのマイクロホン用プログラムをプログラム用メモリ１０８から読み出し、そのマイクロホン用プログラムを実行する。
　次に、マイクロコンピュータ１００のプログラム用メモリ１０８のメモリマップについて、図２を用いて説明する。図２は、プログラム用メモリ１０８のメモリマップの一例を示す図である。
　プログラム用メモリ１０８は、デジタル信号処理回路１０４により実行される複数のマイクロホン用プログラム（アプリケーションプログラム）をあらかじめ格納している。図２に示すように、プログラム用メモリ１０８は、例えば、プログラム１、プログラム２、プログラム３、プログラム４、プログラム５を格納している。
　図２では、プログラム１の先頭アドレスがアドレス１（基準アドレス）であり、プログラム１のプログラムサイズがサイズ１であることを示している。
　また、図２では、プログラム２の先頭アドレスがアドレス２であり、プログラム２のプログラムサイズがサイズ２であることを示している。
　また、図２では、プログラム３の先頭アドレスがアドレス３であり、プログラム３のプログラムサイズがサイズ３であることを示している。
　また、図２では、プログラム４の先頭アドレスがアドレス４であり、プログラム４のプログラムサイズがサイズ４であることを示している。
　また、図２では、プログラム５の先頭アドレスがアドレス５であり、プログラム５のプログラムサイズがサイズ５であることを示している。
　次に、マイクロコンピュータ１００のプログラムアドレスレジスタ１１０のレジスタマップについて、図３を用いて説明する。図３は、プログラムアドレスレジスタ１１０のレジスタマップの一例を示す図である。
　プログラムアドレスレジスタ１１０は、複数のマイクロホン用プログラムのアドレスをあらかじめ格納している。図３に示すように、プログラムアドレスレジスタ１１０は、例えば、プログラム１の先頭アドレスであるアドレス１、プログラム２の先頭アドレスであるアドレス２、プログラム３の先頭アドレスであるアドレス３、プログラム４の先頭アドレスであるアドレス４、プログラム５の先頭アドレスであるアドレス５を格納している。
　次に、マイクロコンピュータ１００のプログラムサイズレジスタ１１１のレジスタマップについて、図４を用いて説明する。図４は、プログラムサイズレジスタ１１１のレジスタマップの一例を示す図である。
　プログラムサイズレジスタ１１１は、複数のマイクロホン用プログラムのプログラムサイズをあらかじめ格納している。図４に示すように、プログラムサイズレジスタ１１１は、プログラム１のプログラムサイズであるサイズ１、プログラム２のプログラムサイズであるサイズ２、プログラム３のプログラムサイズであるサイズ３、プログラム４のプログラムサイズであるサイズ４を格納している。
　次に、マイクロコンピュータ１００のアドレス制御回路１０９の処理動作について、図５を用いて説明する。図５は、アドレス制御回路１０９の処理動作の一例を示すフローチャートである。
　まず、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０を読み出す（ステップＳ５０１）。例えば、プログラムアドレスレジスタ１１０のアドレス１～５が読み出される。
　次に、アドレス制御回路１０９は、プログラムサイズレジスタ１１１を読み出す（ステップＳ５０２）。例えば、プログラムサイズレジスタ１１１のサイズ１～４が読み出される。
　次に、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス１～５とプログラムサイズレジスタ１１１のサイズ１～４に基づいて、プログラム用メモリ１０８の先頭アドレスを計算する（ステップＳ５０３）。
　ここで、上記計算処理の具体例について以下に説明する。
　例えば、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス１をそのままアドレス１に決定する。
　また、例えば、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス１とプログラムサイズレジスタ１１１のサイズ１とを加算し、その加算結果をアドレス２に決定する。
　また、例えば、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス２とプログラムサイズレジスタ１１１のサイズ２とを加算し、その加算結果をアドレス３に決定する。
　また、例えば、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス３とプログラムサイズレジスタ１１１のサイズ３とを加算し、その加算結果をアドレス４に決定する。
　また、例えば、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０のアドレス４とプログラムサイズレジスタ１１１のサイズ４とを加算し、その加算結果をアドレス５に決定する。
　以上の計算処理により、アドレス制御回路１０９は、プログラム用メモリ１０８の先頭アドレスとして、アドレス１～５を決定する。
　次に、アドレス制御回路１０９は、決定したプログラム用メモリ１０８のアドレスをプログラムアドレスレジスタ１１０に書き込む（ステップＳ５０４）。例えば、上記計算処理により決定されたアドレス１～５が書き込まれる。これにより、プログラムアドレスレジスタ１１０が更新される。
　その後、アドレス制御回路１０９は、プログラムアドレスレジスタ１１０に書き込んだプログラム用メモリ１０８の先頭アドレス（例えば、アドレス１～５）を読み出し、デジタル信号処理回路１０４に出力する。そして、デジタル信号処理回路１０４は、アドレス制御回路１０９が出力したプログラム用メモリ１０８の先頭アドレスに基づいてマイクロホン用プログラムを読み出し、読み出したマイクロホン用プログラムを実行する。
　以上説明したように、本実施の形態によれば、デジタル信号処理回路が、アプリケーションプログラム毎に異なるアドレスを考慮することなく、より効果的にアプリケーションプログラムを実行することができる。
　また、本実施の形態によれば、各アプリケーションプログラムがマイクロコンピュータ上で配置されるアドレスを考慮することなく各アプリケーションプログラムを独立して開発でき、各アプリケーションプログラムをマイクロコンピュータ上に配置する際に複雑なマッピング作業が発生しない。
　２０１５年１月７日出願の特願２０１５－００１６７１の日本出願に含まれる明細書、図面および要約書の開示内容は、すべて本願に援用される。
　本発明は、マイクロホンの指向特性切り替えにおけるアプリケーションプログラムの変更に関し、内蔵メモリ内に複数のアプリケーションプログラムを格納し、それらを実行するデジタル信号処理回路（ＤＳＰ）を内蔵したマイクロホン用マイクロコンピュータに利用可能である。
　１００　マイクロコンピュータ
　１０１　マイクロホン
　１０２　入力アンプ
　１０３　アナログデジタル変換回路（ＡＤＣ）
　１０４　デジタル信号処理回路（ＤＳＰ）
　１０５　デジタルアナログ変換回路（ＤＡＣ）
　１０６　出力アンプ
　１０７　スピーカ
　１０８　プログラム用メモリ
　１０９　アドレス制御回路
　１１０　プログラムアドレスレジスタ
　１１１　プログラムサイズレジスタ

Claims (7)

  1. 　マイクロホンからのアナログ信号を増幅する入力アンプと、
    　前記入力アンプから出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換回路と、
    　前記アナログデジタル変換回路から出力されたデジタル信号を処理するデジタル信号処理回路と、
    　前記デジタル信号処理回路から出力されたデジタル信号をアナログ信号に変換するデジタルアナログ変換回路と、
    　前記デジタルアナログ変換回路から出力されたアナログ信号を増幅し、該アナログ信号をスピーカに出力する出力アンプと、
    　前記デジタル信号処理回路により実行されるマイクロホン用プログラムを複数格納するプログラム用メモリと、
    　前記プログラム用メモリのアドレスを制御するアドレス制御回路と、
    　前記マイクロホン用プログラムのアドレスを格納するプログラムアドレスレジスタと、
    　前記マイクロホン用プログラムのサイズを格納するプログラムサイズレジスタと、を備え、
    　前記アドレス制御回路は、
    　前記プログラムアドレスレジスタおよび前記プログラムサイズレジスタに基づいて、前記プログラム用メモリのアドレスを計算する、
    　マイクロホン用マイクロコンピュータ。
  2. 　前記プログラム用メモリは、
    　前記マイクロホン用プログラムをあらかじめ複数格納している、
    　請求項１に記載のマイクロホン用マイクロコンピュータ。
  3. 　前記プログラムアドレスレジスタは、
    　前記マイクロホン用プログラムのアドレスをあらかじめ格納している、
    　請求項２に記載のマイクロホン用マイクロコンピュータ。
  4. 　前記プログラムサイズレジスタは、
    　前記マイクロホン用プログラムのサイズをあらかじめ格納している、
    　請求項２に記載のマイクロホン用マイクロコンピュータ。
  5. 　前記アドレス制御回路は、
    　前記プログラムアドレスレジスタに格納されている前記マイクロホン用プログラムのアドレスと、前記プログラムサイズレジスタに格納されている前記マイクロホン用プログラムのサイズとを加算することで、前記プログラム用メモリのアドレスを計算する、
    　請求項２に記載のマイクロホン用マイクロコンピュータ。
  6. 　前記アドレス制御回路は、
    　計算した前記プログラム用メモリのアドレスを、前記プログラムアドレスレジスタに書き込む、
    　請求項５に記載のマイクロホン用マイクロコンピュータ。
  7. 　前記アドレス制御回路は、
    　前記プログラムアドレスレジスタに書き込んだ前記プログラム用メモリのアドレスを読み出して前記デジタル信号処理回路に出力し、
    　前記デジタル信号処理回路は、
    　前記アドレス制御回路から出力されたプログラム用メモリのアドレスに基づいて、前記プログラム用メモリから前記マイクロホン用プログラムを読み出して実行する、
    　請求項６に記載のマイクロホン用マイクロコンピュータ。
PCT/JP2015/005733 2015-01-07 2015-11-17 マイクロホン用マイクロコンピュータ WO2016110887A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201580050287.1A CN106716366A (zh) 2015-01-07 2015-11-17 话筒用微型计算机
JP2016568169A JP6233619B2 (ja) 2015-01-07 2015-11-17 マイクロホン用マイクロコンピュータ
US15/508,271 US20170288689A1 (en) 2015-01-07 2015-11-17 Microcomputer for microphone
EP15876768.1A EP3244308A4 (en) 2015-01-07 2015-11-17 Microcomputer for microphone

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015001671 2015-01-07
JP2015-001671 2015-01-07

Publications (1)

Publication Number Publication Date
WO2016110887A1 true WO2016110887A1 (ja) 2016-07-14

Family

ID=56355621

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/005733 WO2016110887A1 (ja) 2015-01-07 2015-11-17 マイクロホン用マイクロコンピュータ

Country Status (5)

Country Link
US (1) US20170288689A1 (ja)
EP (1) EP3244308A4 (ja)
JP (1) JP6233619B2 (ja)
CN (1) CN106716366A (ja)
WO (1) WO2016110887A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177595A (ja) * 1991-07-26 1995-07-14 Technol Res Assoc Of Medical & Welfare Apparatus 音響入力装置
JP2006157935A (ja) * 2001-01-25 2006-06-15 Toshiba Corp 複数の無線通信システムに対応可能な無線通信装置
JP2012252240A (ja) * 2011-06-06 2012-12-20 Sony Corp 再生装置、信号処理装置、信号処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2681929B2 (ja) * 1987-06-22 1997-11-26 三菱電機株式会社 プログラム起動方式
CN101079265B (zh) * 2007-07-11 2011-06-08 无锡中星微电子有限公司 一种语音信号处理系统
WO2011159263A1 (en) * 2010-06-15 2011-12-22 The Thailand Research Fund Embedded system providing bootloader selected execution of multiple independent modular programs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177595A (ja) * 1991-07-26 1995-07-14 Technol Res Assoc Of Medical & Welfare Apparatus 音響入力装置
JP2006157935A (ja) * 2001-01-25 2006-06-15 Toshiba Corp 複数の無線通信システムに対応可能な無線通信装置
JP2012252240A (ja) * 2011-06-06 2012-12-20 Sony Corp 再生装置、信号処理装置、信号処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3244308A4 *

Also Published As

Publication number Publication date
JPWO2016110887A1 (ja) 2017-08-10
EP3244308A4 (en) 2018-01-17
US20170288689A1 (en) 2017-10-05
EP3244308A1 (en) 2017-11-15
JP6233619B2 (ja) 2017-11-22
CN106716366A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
JP2014527209A5 (ja)
JP2012156649A5 (ja)
JP2007096389A (ja) 回帰音除去装置
JP2017528977A5 (ja)
JP6233619B2 (ja) マイクロホン用マイクロコンピュータ
JP2010258577A5 (ja)
US10600401B2 (en) Noise reduction device, mobile body device, and noise reduction method
JP2020521275A5 (ja)
JP6421313B2 (ja) マイクロホン装置
TW201346474A (zh) 類比變換裝置及可程式控制器系統
JP2016225807A5 (ja)
JP2020046876A5 (ja)
JP2006094390A (ja) 音響システム
JP6844504B2 (ja) デジタル音声処理装置、デジタル音声処理方法、及びデジタル音声処理プログラム
KR101048619B1 (ko) 검색 테이블 기반 퍼지 단일 긍정 및 이중 부정 규칙 장애물 회피 퍼지 제어기 및 제어 방법
JP2009171057A (ja) 増幅回路
JP6697156B2 (ja) 音量調整装置
JP5914278B2 (ja) エフェクタ
JP2009053110A (ja) センサ装置
JP4150810B2 (ja) 出力装置が損傷を受けるのを防止する方法
JP2018163304A (ja) 信号処理装置およびアクティブノイズキャンセルシステム
JPWO2022219760A5 (ja)
JP2006287847A (ja) 過熱防止装置
JP2009100272A (ja) 音量制御装置、プログラム、及び音量制御方法
JP4835147B2 (ja) 回帰音除去装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15876768

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016568169

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15508271

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2015876768

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015876768

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE