JP2012156649A5

JP2012156649A5 -

Info

Publication number: JP2012156649A5
Application number: JP2011012313A
Authority: JP
Filing date: 2011-01-24
Publication date: 2014-04-03

Description

その一方で、上記低音増強処理手段が備える圧縮手段は、所定レベル以上の楽音信号が圧縮されて出力されるという構成上、入力レベルが大きくなった場合に、低音増強処理手段からの出力レベルが入力レベルより却って小さくなるという不都合が生じ得る。入力レベルより却って小さいレベルの信号が低音増強処理手段から出力されると、低音域の音圧に不足が生じる。また、入力手段からの入力される楽音信号のレベルが小さく、低音増強処理手段に入力される楽音信号のレベルが常に所定レベルより小さければ、低音域が過度に増強されてしまうという不都合が生じ得る。しかしながら、請求項１に係る低音増強処理装置によれば、低音増強処理手段に入力される楽音信号の入力レベルに基づき、当該低音増強処理手段による入出力レベル比が決定されるように、制御手段により、圧縮手段による圧縮及び／又は増強手段による増強が制御されるので、入力レベルに応じた出力レベルでの出力が可能となり、上述した不都合を解消することができる。

（ａ）は、本発明の一実施形態である低音増強処理装置であるスピーカ装置の模式的な正面図であり、（ｂ）は、図１（ａ）のＩｂ−Ｉｂ線におけるスピーカ装置の模式的な側断面図である。操作パネルの正面図である。（ａ）は、スピーカ装置に搭載される制御装置の電気的構成を示すブロック図であり、（ｂ）は、ＤＳＰで実行される処理の流れを、機能ブロックを用いて模式的に示した図である。（ａ）は、Ｌｏｗ＿Ｂｏｏｓｔブロックで実行される処理の流れを模式的に示す機能ブロック図であり、（ｂ）は、チャンネルデバイダ１４１の周波数特性の一例を示すグラフである。低音増強部で実行される処理の流れを模式的に示す機能ブロック図である。（ａ）は、コンプレッサの入出力特性を示すグラフであり、（ｂ）は、通常設定時における低音増強部１５０の入出力特性を示すグラフであり、（ｃ）は、高ゲイン設定時における低音増強部１５０の入出力特性を示すグラフである。ＣＰＵが実行するパラメータ設定処理を示すフローチャートである。第２実施形態の低音増強部で実行される処理の流れを模式的に示す機能ブロック図である。（ａ）〜（ｃ）は、変形例における低音増強部の入出力特性を示すグラフである。第２実施形態の変形例において低音増強部で実行される処理の流れを模式的に示す機能ブロック図である。

制御装置１０５は、ＣＰＵ１１と、ＲＯＭ１２と、ＲＡＭ１３と、ＤＳＰ１４と、アナログデジタルコンバータ（ＡＤＣ）１５と、デジタルアナログコンバータ（ＤＡＣ）１６とを有しており、ＡＤＣ１５とＤＡＣ１６とを除く各部１１〜１４は、バスライン１７を介して接続されている。ＡＤＣ１５及びＤＡＣ１６は、それぞれ、ＤＳＰ１４に接続されている。また、バスライン１７には、上述した操作子１０４ｃ〜１０４ｈが接続されており、各操作子１０４ｃ〜１０４ｈによる設定が制御装置１０５に入力される。

入力端子１０４ｂから入力されるベースの演奏音（楽音信号）は、入力信号としてＡＤＣ１５に入力される。ＤＡＣ１６は、パワーアンプ１０６に接続されており、制御装置１０５による処理後の信号をパワーアンプ１０６へ出力し、パワーアンプ１０６により増幅された後、スピーカ１０１から放音される。

ＣＰＵ１１は、ＲＯＭ１２やＲＡＭ１３に記憶される固定値データや制御プログラムに従う制御を実行する中央制御装置である。ＲＯＭ１２は、書き替え不能なメモリであって、ＣＰＵ１１やＤＳＰ１４に各処理を実行させるための制御プログラムや、この制御プログラムが実行される際にＣＰＵ１１により参照される固定値データなどが記憶される。

低音増強部１５０は、上述したコンプレッサ１４３と乗算器１４４とから構成される。詳細は後述するが、本実施形態の低音増強部１５０は、その入出力レベル比（利得、ゲイン）が、ドライブ操作子１０４ｃの操作により設定されたＯｖｅｒ＿Ｄｒｉｖｅブロック１４ａのゲイン値と、ゲイン操作子１０４ｄの操作により設定されたＧａｉｎブロック１４ｂのゲイン値との積に応じて変更されるように構成されている。

次に、図８を参照して、第２実施形態について説明する。上述した第１実施形態では、コンプレッサ１４３（制御信号生成部１４３ｂ）に設定するスレッショルドの値を、ドライブ操作子１０４ｃ及びゲイン操作子１０４ｄの操作位置に基づいて変更する（上げる）構成により、想定される入力信号の最大レベルの信号を超える場合であっても低音域を十分な音圧で出力できるものであった。これに対し、第２実施形態では、低音増強部１５０に入力される信号のレベルを監視し、入力レベルに応じて動的にスレッショルド値を制御する。なお、第２実施形態において、上述した第１実施形態と同一の部分には同一の符号を付し、その説明を省略する。

例えば、上記第１実施形態は、ドライブ操作子１０４ｃ及びゲイン操作子１０４ｄによりそれぞれ設定されたゲイン値の積が１以下である場合、ＣＰＵ１１は、標準スレッショルド値をＤＳＰ１４（コンプレッサ１４３の制御信号生成部１４３ｂ）に設定する構成であった。即ち、上記第１実施形態では、各操作子１０４ｃ，１０４ｄにより設定されたゲイン値の積が１以下である場合には、コンプレッサ１４３のスレッショルド値は一定であった。これに換えて、ドライブ操作子１０４ｃ及びゲイン操作子１０４ｄにより設定されたゲイン値の積が１未満である場合に、ＣＰＵ１１がコンプレッサ１４３のスレッショルド値を制御し、上記第２実施形態と同様に、スレッショルド値を標準スレッショルド値より小さくする構成であってもよい。

図１０は、第２実施形態の変形例において低音増強部１５１で実行される処理の流れを模式的に示す機能ブロック図である。なお、図１０において、上述した第２実施形態と同一の部分には同一の符号を付し、その説明を省略する。この変形例での低音増強部１５１は、上述した第２実施形態の低音増強部１５１が有していた時間平均部１４３ｄに換えて、第２エンベロープレベル検出部１４３ｆが設けられている。