JPWO2016067154A1 - 表示素子、表示装置、または電子機器 - Google Patents

表示素子、表示装置、または電子機器 Download PDF

Info

Publication number
JPWO2016067154A1
JPWO2016067154A1 JP2016555937A JP2016555937A JPWO2016067154A1 JP WO2016067154 A1 JPWO2016067154 A1 JP WO2016067154A1 JP 2016555937 A JP2016555937 A JP 2016555937A JP 2016555937 A JP2016555937 A JP 2016555937A JP WO2016067154 A1 JPWO2016067154 A1 JP WO2016067154A1
Authority
JP
Japan
Prior art keywords
transistor
electrode
layer
insulating layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016555937A
Other languages
English (en)
Other versions
JP6586102B2 (ja
Inventor
山崎 舜平
舜平 山崎
池田 隆之
隆之 池田
黒川 義元
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2016067154A1 publication Critical patent/JPWO2016067154A1/ja
Priority to JP2019162822A priority Critical patent/JP6936287B2/ja
Application granted granted Critical
Publication of JP6586102B2 publication Critical patent/JP6586102B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/59Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing silicon
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/085Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by electromagnetic means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/611Charge transfer complexes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/04Optical MEMS
    • B81B2201/042Micromirrors, not used as optical switches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/07Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/06Luminescent, e.g. electroluminescent, chemiluminescent materials containing organic luminescent materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H10K30/15Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2
    • H10K30/151Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2 the wide bandgap semiconductor comprising titanium oxide, e.g. TiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Micromachines (AREA)
  • Mechanical Optical Scanning Systems (AREA)

Abstract

第1トランジスタ(161)のソース・ドレインの一方は第1配線(152)と他方は第1ノード(158)とゲートは第2配線(154)と電気的に接続され、第2トランジスタ(162)のソース・ドレインの一方は第3配線(153)と他方は第2ノード(159)とゲートは前記第2配線と電気的に接続され、第3トランジスタ(163)のソース・ドレインの一方は前記第1ノードと他方は第4配線(155)とゲートは前記第2ノードと電気的に接続され、第4トランジスタ(164)のソース・ドレインの一方は前記第2ノードと他方は前記第4配線とゲートは前記第1ノードと電気的に接続され、第3電極(121)は、前記第1ノードと電気的に接続された第1電極(123)および前記第2ノードと電気的に接続された第2電極(122)に供給された信号に応じて傾き、上記トランジスタのうち少なくとも1つに酸化物半導体を用いて信頼性を高める、表示素子。

Description

本発明の一態様は、半導体装置に関する。または、本発明の一態様は、半導体装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。例えば、本発明の一態様は、物、方法、もしくは製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、もしくは組成物(コンポジション・オブ・マター)に関する。または、本発明の一態様は、マイクロマシン、表示素子、表示装置、または電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や半導体回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、及び電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、および電子機器なども半導体装置を有する場合がある。
マイクロマシンは、MEMS(Micro Electro Mechanical System)や、MST(Micro System Technology)などと呼ばれ、機械的微小構造体と、電気回路とを融合した総合的なシステムを指す。上記微小構造体は一般的な半導体素子と異なり、三次元的な立体構造を有し、一部が可動する場合が多い。そして当該マイクロマシンは、センサ、アクチュエータ、インダクタ、モータ、可変容量等の受動素子、スイッチ、または光学素子など、様々な機能を有することができる。
なお、前述の電気回路は一般的に半導体素子によって構成され、前記微小構造体の動作を制御することや、微小構造体から出力される微小な信号を受信して処理することができる。
また、マイクロマシンは作製方法によって分類することができる。例えば、シリコン基板の結晶異方性を利用して微小構造体を作製するバルクマイクロマシンと、様々な基板上に薄膜を積層して立体的な微小構造体を作製する表面マイクロマシンとがある(特許文献1参照)。特に表面マイクロマシンは、微小構造体および電気回路を同一基板上に形成することができるため、注目されている。
また、アクチュエータとして機能するマイクロマシンは、駆動原理により静電、圧電、電磁、熱などに分類できる。特に、静電アクチュエータとして機能するマイクロマシンは、標準的な半導体プロセスで作製できるため、生産しやすく、信頼性が高い。
また、静電アクチュエータは、平行平板型、カンチレバー型、櫛歯型、回転型などに分類することができる。平行平板型の静電アクチュエータの一例としては、DMD(Digital Micromirror Device)を用いた表示装置が知られている。DMDを用いた表示装置は、偏光板やカラーフィルタを用いたいため、光の利用効率が高い。よって、DMDを用いた表示装置は、高コントラスト、高画質な画像表示が可能と言われている。
特開2000−208018号公報
一方で、静電アクチュエータとして機能するマイクロマシンを駆動するためには、20V乃至30V程度の大きな電圧が必要となる。また、マイクロマシンの駆動には、トランジスタなどの半導体素子を用いる場合が多い。単結晶シリコンなどの無機半導体材料を用いて形成したトランジスタは、微細化し易いものの、絶縁耐圧の向上や、オフ電流の低減が難しい。このため、当該トランジスタを用いて駆動するマイクロマシンの信頼性の向上や、消費電力の低減が難しかった。
本発明の一態様は、信頼性の良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。または、本発明の一態様は、消費電力が低減された半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。
または、本発明の一態様は、表示品位が良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。または、本発明の一態様は、生産性が良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。または、本発明の一態様は、新規な半導体装置、新規なマイクロマシン、新規な表示素子、新規な表示装置または新規な電子機器などを提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第1乃至第4の配線と、第1乃至第4のトランジスタと、第1乃至第3の電極と、を有し、前記第1乃至第4のトランジスタの少なくとも一つは、酸化物半導体を有し、前記第1のトランジスタのソースまたはドレインの一方は前記第1の配線と電気的に接続され、前記第1のトランジスタのソースまたはドレインの他方は第1のノードと電気的に接続され、前記第1のトランジスタのゲートは前記第2の配線と電気的に接続され、前記第2のトランジスタのソースまたはドレインの一方は前記第2の配線と電気的に接続され、前記第2のトランジスタのソースまたはドレインの他方は第2のノードと電気的に接続され、前記第2のトランジスタのゲートは前記第2の配線と電気的に接続され、前記第3のトランジスタのソースまたはドレインの一方は前記第1のノードと電気的に接続され、前記第3のトランジスタのソースまたはドレインの他方は第4の配線と電気的に接続され、前記第3のトランジスタのゲートは前記第2のノードと電気的に接続され、前記第4のトランジスタのソースまたはドレインの一方は前記第2のノードと電気的に接続され、前記第4のトランジスタのソースまたはドレインの他方は第4の配線と電気的に接続され、前記第4のトランジスタのゲートは前記第1のノードと電気的に接続され、前記第1の電極は前記第1のノードと電気的に接続され、前記第2の電極は前記第2のノードと電気的に接続され、前記第3の電極は、前記第1の電極および前記第2の電極に供給された信号に応じて傾く機能を有することを特徴とする表示素子である。
前記第1乃至第4のトランジスタの少なくとも一つは、バックゲート電極を有することが好ましい。
前記第1の電極および前記第2の電極は固定電極として機能することができる。また、3の電極は可動電極として機能することができる。
本発明の一態様によれば、表示品位が良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することができる。または、本発明の一態様によれば、生産性が良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することができる。または、本発明の一態様によれば、新規な半導体装置、新規なマイクロマシン、新規な表示素子、新規な表示装置または新規な電子機器などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
マイクロマシンの一形態を説明する斜視図。 マイクロマシンの一形態を説明する上面図および側面図。 マイクロマシンの一形態を説明する断面図。 マイクロマシンの一形態を説明する断面図。 マイクロマシンの一形態を説明する断面図。 本発明の一態様の回路図およびタイミングチャート。 マイクロマシンの動作を説明する斜視図。 本発明の一態様の回路図。 本発明の一態様の回路図。 表示素子の一例を説明する斜視図。 表示装置の動作例を説明する図。 構造体の一例を説明する図。 半導体装置の一例を説明する図。 半導体装置の一例を説明する図。 半導体装置の一例を説明する図。 半導体装置の一例を説明する図。 半導体装置の一例を説明する図。 半導体装置の一例を説明する図。 エネルギーバンド構造を説明する図。 CAAC−OSの断面におけるCs補正高分解能TEM像、およびCAAC−OSの断面模式図。 CAAC−OSの平面におけるCs補正高分解能TEM像。 CAAC−OSおよび単結晶酸化物半導体のXRDによる構造解析を説明する図。 CAAC−OSの電子回折パターンを示す図。 In−Ga−Zn酸化物の電子照射による結晶部の変化を示す図。 CAAC−OSおよびnc−OSの成膜モデルを説明する模式図。 InGaZnO4の結晶、およびペレットを説明する図。 CAAC−OSの成膜モデルを説明する模式図。 電子機器の一例を説明する図。 トランジスタのId−Vg特性およびトレイン耐圧特性を示す図。 トランジスタのId−Vg特性およびトレイン耐圧特性を示す図。 トランジスタのゲート耐圧特性を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、上面図(「平面図」ともいう)や斜視図などにおいて、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層A上の電極B」の表現であれば、絶縁層Aの上に電極Bが直接接して形成されている必要はなく、絶縁層Aと電極Bとの間に他の構成要素を含むものを除外しない。
また、ソース及びドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソース及びドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
また、本明細書などにおいて、「平行」とは、例えば、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」及び「直交」とは、例えば、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
なお、本明細書などにおいて、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」などと言う場合は、明示されている場合を除き、プラスマイナス20%の誤差を含むものとする。
また、本明細書において、レジストマスクを形成した後にエッチング処理を行う場合は、特段の説明がない限り、レジストマスクは、エッチング処理終了後に除去するものとする。
また、電圧は、ある電位と、基準の電位(例えば接地電位(GND電位)またはソース電位)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のDOS(Density of State)が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、主成分以外の遷移金属などがあり、特に、例えば、水素(水にも含まれる)、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
なお、「チャネル長」とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースとドレインが電気的に短絡しているとみなせる状態(「導通状態」ともいう。)をいう。また、トランジスタの「オフ状態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態(「非導通状態」ともいう。)をいう。
また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースとドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオフ状態である時にソースとドレイン間に流れる電流をいう場合がある。
また、トランジスタのオフ電流は、ゲートとソース間の電圧(以下、「Vgs」ともいう。)に依存する場合がある。従って、トランジスタのオフ電流がI以下である、とは、トランジスタのオフ電流がI以下となるVgsの値が存在することを言う場合がある。また、トランジスタのオフ電流とは、所定のVgs、所定の電圧範囲内のVgs等における電流値を指す場合がある。
一例として、しきい値電圧Vthが0.5Vであり、Vgsが0.5Vにおけるソースとドレイン間に流れる電流(以下、「Ids」ともいう。)が1×10−9Aであり、Vgsが0.1VにおけるIdsが1×10−13Aであり、Vgsが−0.5VにおけるIdsが1×10−19Aであり、Vgsが−0.8VにおけるIdsが1×10−22Aであるようなnチャネル型トランジスタを想定する。当該トランジスタのIdsは、Vgsが−0.5Vにおいて、または、Vgsが−0.5V乃至−0.8Vの範囲において、1×10−19A以下であるから、当該トランジスタのオフ電流は1×10−19A以下である、と言う場合がある。当該トランジスタのドレイン電流が1×10−22A以下となるVgsが存在するため、当該トランジスタのオフ電流は1×10−22A以下である、と言う場合がある。
また、トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、60℃、85℃、95℃、または125℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度(例えば、5℃乃至35℃のいずれか一の温度)におけるオフ電流、を表す場合がある。トランジスタのオフ電流がI以下である、とは、室温、60℃、85℃、95℃、125℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度(例えば、5℃乃至35℃のいずれか一の温度)、におけるトランジスタのオフ電流がI以下となるVgsの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧(以下、「Vds」ともいう。)に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Vdsが0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、または20Vにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるVds、または、当該トランジスタが含まれる半導体装置等において使用されるVdsにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がI以下である、とは、Vdsが0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、当該トランジスタが含まれる半導体装置の信頼性が保証されるVds、または、当該トランジスタが含まれる半導体装置等において使用されるVds、におけるトランジスタのオフ電流がI以下となるVgsの値が存在することを指す場合がある。
また、「チャネル幅」とは、例えば、半導体とゲート電極とが重なる領域(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、実効的なチャネル幅と呼ぶ)と、トランジスタの上面図において示されるチャネル幅(以下、見かけ上のチャネル幅と呼ぶ)と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel Width)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面TEM像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
(実施の形態1)
マイクロマシン100の一例について、図1乃至図10を用いて説明する。なお、本明細書等では、マイクロマシン100として、平行平板型の静電アクチュエータの一例を示す。
<マイクロマシン100の構成>
図1(A)および図1(B)は、マイクロマシン100の一例を説明するための斜視図である。なお、図1(A)にX軸方向、Y軸方向、およびZ軸方向を示す矢印を付している。X軸方向、Y軸方向、およびZ軸方向は、それぞれが互いに直交する方向である。図2(A)は、マイクロマシン100の上面図である。図2(B)は、マイクロマシン100をX軸方向から見た側面図である。図2(C)は、マイクロマシン100をY軸方向から見た側面図である。
本実施の形態に例示するマイクロマシン100は、電極121、電極122、電極123、支柱125、およびストッパ124を有する構造体180、ならびに回路151が設けられた基板101を有する。また、電極122、電極123、支柱125、およびストッパ124は基板101上に設けられている。電極121は、Y軸方向の中央付近に、X軸方向に沿って互いに反対方向に伸びる支持部126を有する。また、電極121は、光を反射する機能を有し、反射電極として機能することができる。本実施の形態に例示するマイクロマシン100は、基板101上に2つの支柱125を有する。2つの支柱125は、それぞれが異なる支持部126と接続する。また、支柱125は電極121に電位を供給することができる機能を有する。
図3(A)に、マイクロマシン100の積層構造例を示す。図3(A)は、図2(A)にY1−Y2の一点破線で示した部位の断面図である。図3(A)において、マイクロマシン100は、基板101上に絶縁層102を介してトランジスタ161およびトランジスタ162を有する。なお、トランジスタ161およびトランジスタ162は、ゲート電極として機能できる電極103と、ゲート絶縁層として機能できる絶縁層105と、チャネルが形成される半導体層106と、ソース電極またはドレイン電極の一方として機能できる電極107aと、ソース電極またはドレイン電極の他方として機能できる電極107bと、を有する。また、図示していない他のトランジスタも、トランジスタ161およびトランジスタ162と同様の構成を有する。
また、図3において、基板101上に絶縁層102を有し、絶縁層102上に電極103および電極104を有する。また、電極103および電極104上に絶縁層105を有する。また、絶縁層105上に、電極103と重畳して半導体層106を有する。また、半導体層106の一部に接して、絶縁層105上に電極107aおよび電極107bを有する。また、電極107a、電極107b、および半導体層106上に絶縁層108を有する。また、絶縁層108上に絶縁層109を有する。また、絶縁層109の上に、絶縁層110を有する。また、絶縁層110の上に電極113を有する。
また、電極107aまたは電極107bと重畳して、絶縁層110、絶縁層109、および絶縁層108の一部を除去して設けられた開口111を有する。電極113は、開口111に設けられた電極112を介して、トランジスタ162の電極107bと電気的に接続される。
また、絶縁層110および電極113上に絶縁層114を有する。絶縁層114上に電極122および電極123を有する。また、電極113と重畳して、絶縁層114の一部を除去して設けられた開口115を有する。電極122は、開口115に設けられた電極116を介して、電極113と電気的に接続される。よって、電極122は、トランジスタ162の電極107bと電気的に接続される。同様にして、電極123は、トランジスタ161の電極107bと電気的に接続される。
また、電極122および電極123上に、空間を介して電極121を有する。
〔基板101〕
基板101としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板(例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板など)、半導体基板(例えば、単結晶半導体基板、他結晶半導体基板、または化合物半導体基板など)SOI(SOI:Silicon on Insulator)基板、などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノシリケートガラス、またはアルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。他にも、結晶化ガラスなどを用いることができる。
または、基板101として、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどを用いることができる。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、ポリテトラフルオロエチレン(PTFE)に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、またはSOI基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタやマイクロマシンを形成してもよい。または、基板とトランジスタなどの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
つまり、ある基板を用いてトランジスタやマイクロマシンの少なくとも一つを形成し、その後、別の基板にトランジスタやマイクロマシンの少なくとも一つを転置し、別の基板上にトランジスタやマイクロマシンの少なくとも一つを配置してもよい。トランジスタやマイクロマシンの少なくとも一つが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい半導体装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
〔絶縁層102〕
絶縁層102は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、ハフニウムシリケート、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネートから選ばれた材料を、単層でまたは積層して形成することができる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。絶縁層102は、スパッタリング法やCVD法、熱酸化法、塗布法、印刷法等を用いて形成することが可能である。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)等を用いて測定することができる。
絶縁層102を複数層の積層とする場合は、例えば、1層目を窒化シリコン層とし、2層目を酸化シリコン層としてもよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。
また、絶縁層102は、水素、水、アルカリ金属、アルカリ土類金属等の不純物や酸素が透過しにくい絶縁性材料を用いて形成することが好ましい。このような絶縁性材料としては、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの絶縁性酸化物材料を挙げることができる。このような材料で絶縁層102を形成することで、基板101側からトランジスタへの不純物元素の拡散を防止、または低減することができる。絶縁層102は、下地層として機能することができる。
また、絶縁層102に、後述する化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層を用いてもよい。また、絶縁層102として酸化シリコン層、酸化窒化シリコン層、または窒化酸化シリコン層を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁層102表面に化学的機械研磨(CMP:Chemical Mechanical Polishing)処理(以下、「CMP処理」ともいう。)を行ってもよい。CMP処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
〔電極103、電極104〕
電極103および電極104(これと同じ層で形成される他の電極または配線を含む)を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、マンガン、マグネシウム、ジルコニウム、ベリリウム等から選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元素を組み合わせた合金などを用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体や、ニッケルシリサイドなどのシリサイドを用いてもよい。導電層の形成方法は特に限定されず、蒸着法、CVD法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。
また、ゲート電極206は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、電極103および電極104は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、前述した金属元素を含む層の積層構造とすることもできる。
電極103および電極104は、例えば、次のようにして形成できる。まず、絶縁層102上にスパッタリング法、CVD法、蒸着法等により、後に電極103および電極104となる導電層を形成し、該導電層上にレジストマスクを形成する。レジストマスクの形成は、フォトリソグラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。次に、レジストマスクを用いて電極103および電極104となる導電層の一部をエッチングし、その後レジストマスクを除去して電極103および電極104を形成する。この時、他の配線および電極も同時に形成することができる。
導電層のエッチングは、ドライエッチング法でもウエットエッチング法でもよく、両方を用いてもよい。なお、ドライエッチング法によりエッチングを行った場合、レジストマスクを除去する前にアッシング処理を行うと、剥離液を用いたレジストマスクの除去を容易とすることができる。導電層のエッチング終了後、レジストマスクを除去する。
なお、電極103および電極104は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
なお、一般に、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic
CVD)法などに分類できる。
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、MBE(Molecular
Beam Epitaxy)法、PLD(Pulsed Laser Deposition)法、IAD蒸着(IAD:Ion beam Assisted Deposition)法、ALD(ALD:Atomic Layer Deposition)法などに分類できる。
プラズマCVD法は、比較的低温で高品質の膜が得られる。MOCVD法や蒸着法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
〔絶縁層105〕
絶縁層105は、絶縁層102と同様の材料および方法で形成することができる。絶縁層105は、例えば、1層目を窒化シリコン層とし、2層目を酸化シリコン層とした多層膜としてもよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、電子スピン共鳴(ESR:Electron Spin Resonance)にてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm以下、好ましくは5×1016spins/cm以下である酸化シリコン層を用いる。また、酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いると好ましい。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いることが好ましい。水素、アンモニアの放出量は、TDS分析にて測定すればよい。
また、一般に、容量素子は対向する二つの電極の間に誘電体を挟む構成を有し、誘電体の厚さが薄いほど(対向する二つの電極間距離が短いほど)、また、誘電体の誘電率が大きいほど容量値が大きくなる。ただし、容量素子の容量値を増やすために誘電体を薄くすると、トンネル効果などに起因して、二つの電極間に生じる漏れ電流(以下、「リーク電流」ともいう)が増加しやすくなり、また、容量素子の絶縁耐圧が低下しやすくなる。
トランジスタのゲート電極、ゲート絶縁層、半導体層が重畳する部分は、前述した容量素子として機能する(以下、「ゲート容量」ともいう)。なお、半導体層の、ゲート絶縁層を介してゲート電極と重畳する領域にチャネルが形成される。すなわち、ゲート電極とチャネル形成領域が容量素子の二つの電極として機能し、ゲート絶縁層が容量素子の誘電体として機能する。ゲート容量の容量値は大きいほうが好ましいが、容量値を大きくするためにゲート絶縁層を薄くすると、前述のリーク電流の増加や、絶縁耐圧の低下といった問題が生じやすい。
そこで、絶縁層105として、ハフニウムシリケート(HfSixOy(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSixOyNz(x>0、y>0、z>0))、窒素が添加されたハフニウムアルミネート(HfAlxOyNz(x>0、y>0、z>0))、酸化ハフニウム、または酸化イットリウムなどのhigh−k材料を用いると、絶縁層105を厚くしても、絶縁層105と半導体層106間の容量値を十分確保することが可能となる。
例えば、絶縁層105として誘電率が大きいhigh−k材料を用いると、絶縁層105を厚くしても、絶縁層105に酸化シリコンを用いた場合と同等の容量値を実現できるため、電極103と半導体層106間に生じるリーク電流を低減できる。また、電極103または電極103と同じ層を用いて形成された配線と、該配線と重畳する他の配線との間に生じるリーク電流を低減できる。なお、絶縁層105をhigh−k材料と、他の絶縁材料との積層構造としてもよい。
また、半導体層106に酸化物半導体を用いる場合、酸化物半導体中の水素濃度の増加を防ぐために、絶縁層105の水素濃度を低減することが好ましい。具体的には、絶縁層105の水素濃度を、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)を用いた分析(以下、「SIMS分析」ともいう。)において、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とする。また、酸化物半導体中の窒素濃度の増加を防ぐために、少なくとも半導体層106に接するまたは隣接する領域の絶縁層105の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、SIMS分析において、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
なお、SIMS分析によって測定された濃度は、プラスマイナス40%の変動を含む場合がある。
また、半導体層106として酸化物半導体を用いる場合、絶縁層105に酸素を含む絶縁層、または化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層を用いて形成することが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、当該絶縁層の表面温度が100℃以上700℃以下、好ましくは100℃以上500℃以下の加熱処理で行われるTDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは3.0×1020atoms/cm以上である絶縁層である。
また、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層(以下、「過剰酸素を有する絶縁層」ともいう。)は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。酸素を添加するためのガスとしては、16もしくは18などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。また、絶縁層または半導体層に酸素ドープ処理を行う場合、絶縁層または半導体層を加熱しながら酸素ドープ処理を行うと、酸素ドープ処理時のダメージが軽減されるため好ましい。
また、絶縁層105に限らず、半導体層106に酸化物半導体を用いる場合は、半導体層106に接する絶縁層に酸素を有する絶縁層を用いることが好ましい。特に、過剰酸素を含む絶縁層を用いることが好ましい。
〔半導体層106〕
半導体層106は、非晶質半導体、微結晶半導体、多結晶半導体等を用いて形成することができる。例えば、非晶質シリコンや、微結晶ゲルマニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体等を用いることができる。
また、半導体層106として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
また、酸化物半導体のバンドギャップは2eV以上あるため、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ(以下、「OSトランジスタ」ともいう。)は、トランジスタがオフ状態のときのリーク電流(「オフ電流」ともいう。)を極めて小さくすることができる。具体的には、チャネル幅1μm当たりのオフ電流を室温下において1×10−20A未満、好ましくは1×10−22A未満、さらに好ましくは1×10 24A未満とすることができる。よって、消費電力の少ないトランジスタを提供できる。また、消費電力の少ない半導体装置などを提供できる。
また、OSトランジスタは、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、信頼性の良好な半導体装置などを提供できる。
また、半導体層106に酸化物半導体を用いる場合、半導体層106中の水分又は水素などの不純物を低減(脱水化または脱水素化)して、半導体層106として用いる酸化物半導体を高純度化するために、半導体層106に対して加熱処理を行うことが好ましい。例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)雰囲気下で半導体層106に加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを10ppm以上含有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性ガスが10ppm未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下で行えばよい。処理時間は3分乃至24時間とする。24時間を超える加熱処理は生産性の低下を招くため好ましくない。
加熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、LRTA(Lamp Rapid Thermal Anneal)装置、GRTA(Gas Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。
加熱処理を行うことによって、半導体層106として用いる酸化物半導体から水素(水、水酸基を含む化合物)などの不純物を放出させることができる。これにより、酸化物半導体中の不純物を低減し、半導体層106として用いる酸化物半導体を高純度化することができる。また、特に、半導体層106から不安定なキャリア源である水素を脱離させることができるため、トランジスタのしきい値電圧がマイナス方向へ変動することを抑制させることができる。さらに、トランジスタの信頼性を向上させることができる。
また、酸化性ガスを含む雰囲気で加熱処理を行うことにより、不純物の放出と同時に半導体層106として用いる酸化物半導体の酸素欠損を低減することができる。また、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。また、不活性ガス雰囲気で加熱処理した後に、酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気に切り替えて、連続して加熱処理を行ってもよい。
また、スパッタリング装置を用いて酸化物半導体層を形成する場合、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで酸化物半導体層に水分等が取り込まれることを可能な限り防ぐことができる。また、スパッタリング装置におけるチャンバーは、酸化物半導体層にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空排気(5×10−7Paから1×10−4Pa程度まで)することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
また、加熱処理は、半導体層106を形成するための酸化物半導体を成膜した後であれば、いつ行ってもよい。また、加熱処理を複数回行ってもよい。例えば、酸化物半導体層を島状の半導体層106に加工する前の工程と加工した後の工程のうち、少なくとも一方の工程で加熱処理を行ってもよい。加熱処理を行うことで、絶縁層105に含まれる酸素を酸化物半導体(半導体層106)に拡散させ、半導体層106の酸素欠損を低減することができる。また、酸化物半導体層を島状の半導体層106に加工する前の工程と加工した後の工程のうち、少なくとも一方の工程で酸素ドープ処理を行ってもよい。なお、酸素ドープ処理は加熱処理の前に行ってもよいし、後に行なってもよいし、その両方で行なってもよい。
〔電極107a、電極107b〕
電極107a、および電極107b(これらと同じ層で形成される他の電極または配線を含む)は、電極103および電極104と同様の材料および方法で作製することができる。すなわち、電極107aおよび電極107bを形成するための導電層を選択的にエッチングすることで、電極107aおよび電極107bを形成することができる。この時、露出した半導体層106の一部がエッチングされる場合がある。
電極107aおよび電極107bは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層とチタン層を積層する二層構造、窒化チタン層とチタン層を積層する二層構造、窒化チタン層とタングステン層を積層する二層構造、窒化タンタル層とタングステン層を積層する二層構造、タングステン層と銅層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の元素を含む合金を用いてもよい。
なお、半導体層106に酸化物半導体を用いる場合、電極107aおよび電極107bの、少なくとも半導体層106と接する部分に、半導体層106の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層106中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はn型化し、n型領域(n層)となる。したがって、当該領域はソース領域およびドレイン領域として作用させることができる。半導体層106に酸化物半導体を用いる場合、半導体層106から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
また、半導体層106にソース領域およびドレイン領域が形成されることにより、電極107aおよび電極107bと半導体層106の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
〔絶縁層108〕
絶縁層108は、絶縁層102と同様の材料および方法で形成することができる。絶縁層108は、単層構造でもよいし、積層構造でもよい。なお、半導体層106に酸化物半導体を用いる場合は、少なくとも絶縁層108の半導体層106と接する領域に、酸化物材料または過剰酸素を含む絶縁材料を用いることが好ましい。特に、絶縁層108に過剰酸素を含む酸化物材料を用いることが好ましい。
図3では、絶縁層108を、半導体層106に近い側から絶縁層108aと絶縁層108bの積層とする例を示している。絶縁層108aは、絶縁層108bよりも酸素を多く含むことが好ましい。半導体層106に酸化物半導体を用いる場合、半導体層106に近い側に絶縁層108aとして過剰酸素を有する絶縁層を設けることが好ましい。なお、絶縁層108aと絶縁層108bの両方に過剰酸素を有する絶縁層を用いてもよい。
〔絶縁層109〕
絶縁層109は、絶縁層102と同様の材料および方法で形成することができる。また、絶縁層109は、絶縁層110側からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層109を省略することもできる。
なお、半導体層106に酸化物半導体を用いる場合、絶縁層109の形成前または形成後、もしくは絶縁層109の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、絶縁層108に含まれる酸素を半導体層106中に拡散させ、半導体層106中の酸素欠損を補填することができる。または、絶縁層109を加熱しながら成膜することで、半導体層106中の酸素欠損を補填することができる。
〔絶縁層110〕
絶縁層110は、絶縁層102と同様の材料および方法で形成することができる。また、絶縁層110としては、低誘電率材料(low−k材料)、シロキサン系樹脂、BPSG(Boron Phosphorus Silicate Glass)、PSG(Phosphorus Silicate Glass)、炭素を添加した酸化シリコン(SiOC)、フッ素を添加した酸化シリコン(SiOF)、Si(OCを原料とした酸化シリコンであるTEOS(Tetraethyl orthosilicate)、HSQ(Hydrogen Silsesquioxane)、MSQ(Methyl Silsesquioxane)、OSG(Organo Silicate Glass)、有機ポリマー系の材料などを用いることができる。
また、絶縁層110として平坦な表面を有する絶縁層を用いることが好ましい。絶縁層110として平坦な表面を有する絶縁層を用いることで、この後形成される絶縁層や導電層の被覆性を高めることができる。
また、絶縁層110表面に化学的機械研磨(CMP:Chemical Mechanical Polishing)処理(以下、「CMP処理」ともいう。)を行ってもよい。CMP処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
また、絶縁層110上にレジストマスクなどを形成し、絶縁層110、絶縁層109、および絶縁層108それぞれの一部を選択的にエッチングして、開口111を設けることができる。
〔電極112〕
電極112は、開口111内に導電性材料を埋め込むことで形成できる。導電性材料としては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いることができる。また、図示しないが、当該材料の側面および底面を、チタン層、窒化チタン層又はこれらの積層等からなるバリア層(拡散防止層)で覆うことができる。この場合、バリア膜も含めて電極112という。なお、電極112を「コンタクトプラグ」という場合がある。
〔電極113〕
電極113(これらと同じ層で形成される他の電極または配線を含む)は、電極107a、および電極107bと同様の材料および方法で作製することができる。
〔絶縁層114〕
絶縁層114は、絶縁層110と同様の材料および方法で作製することができる。また、絶縁層114表面にCMP処理を行ってもよい。また、絶縁層114上にレジストマスクなどを形成し、絶縁層114の一部を選択的にエッチングして、開口115を設けることができる。
〔電極116〕
電極116は、電極112と同様の材料および方法で作製することができる。なお、電極116を「コンタクトプラグ」という場合がある。
〔電極121、電極122、電極123、支柱125〕
構造体180が有する電極121、電極122、電極123、および支柱125は、電極107a、電極107bと同様の材料を用いて作製することができる。また、構造体180は、犠牲層を用いた方法などで作製することができる。
犠牲層としては、ポリイミド、アクリル等の有機樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁膜等で形成することができる。例えば、電極122および電極123上に電極121を形成した後で犠牲層を除去することで、構造体180を作製することができる。また、電極121の表面に、アルミナ、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、DLC(Diamond−Like Carbon)等の絶縁層を形成すると、構造体180の経年劣化を低減することができるため好ましい。
<変形例1>
図3(B)に、図3(A)を用いて説明したマイクロマシン100の変形例を示す。マイクロマシン100は、トランジスタの上方にさらにトランジスタを設けてもよい。図3(B)では、絶縁層110の上に、トランジスタ161およびトランジスタ162と同様の材料および方法で形成したトランジスタ164を設ける例を示している。
図3(B)において、トランジスタ164のソースまたはドレインの一方は、絶縁層110中に設けられた電極112の一つを介して、トランジスタ162のソースまたはドレインの一方と電気的に接続している。また、トランジスタ164の上方に絶縁層131が設けられ、絶縁層131上に電極133が設けられている。また、電極113上に設けられた絶縁層108および絶縁層109、ならびに絶縁層131に開口135が設けられ、開口135に電極136が設けられている。電極133は、電極136を介して電極113と電気的に接続されている。
絶縁層131は、絶縁層110と同様の材料および方法で作製することができる。また、電極133は、電極113と同様の材料および方法で作製することができる。また、電極136は、電極112と同様の材料および方法で作製することができる。開口135は、開口111と同様に作製することができる。
また、トランジスタ164の上層に、さらにトランジスタを設けてもよい。トランジスタを積層することで、回路151の占有面積を低減することができるため、より微細なマイクロマシンを作製することができる。また、当該マイクロマシンを用いることで、より解像度の高い表示素子を実現できる。
<変形例2>
図4に、図3(A)および図3(B)と異なるマイクロマシン100の変形例を示す。例えば、基板101として半導体基板を用いる場合、基板101上に、基板101の一部にチャネルが形成されるトランジスタ261およびトランジスタ262などを設け、その上方にトランジスタ161乃至トランジスタ164などを設けてもよい。
例えば、基板101としてn型半導体基板を用いる場合、基板101にpチャネル型のトランジスタ261を設けてもよい。また、基板101の一部にp型の不純物を導入してp型の半導体として機能するウェル271を設け、ウェル271上にnチャネル型のトランジスタ262を設けてもよい。
また、基板101上に形成したトランジスタ261およびトランジスタ262(同様にして形成された他のトランジスタを含む)は、それらだけで回路を形成してもよいし、上層に形成されるトランジスタ161乃至トランジスタ164(同様にして形成された他のトランジスタを含む)の少なくとも1つと接続して回路を形成してもよい。
図4では、トランジスタ261およびトランジスタ262上に絶縁層281、絶縁層282、および絶縁層283を設け、絶縁層283の上に絶縁層102を設けている。絶縁層281乃至絶縁層283は、絶縁層102または絶縁層110と同様の材料および方法で作製することができる。
トランジスタ161乃至トランジスタ164、トランジスタ261、およびトランジスタ262などを積層して設けることで、作製された回路の占有面積を低減できる。
<変形例3>
また、図5に示すように、基板101上にpチャネル型のトランジスタとnチャネル型のトランジスタのうち、どちらか一方のトランジスタのみを設け、他方のチャネル型のトランジスタとして上層に設けられるトランジスタを用いてもよい。
例えば、基板101上にpチャネル型のトランジスタ261を設け、nチャネル型のトランジスタは、上層に形成されるトランジスタを用いてもよい。
基板101上にpチャネル型のトランジスタとnチャネル型のトランジスタのうち、どちらか一方のトランジスタのみを設けることで、半導体装置の作製工程を減らすことができる。よって、半導体装置の生産性を向上することができる。また、半導体装置の製造コストを低減することができる。
<回路151の構成およびマイクロマシン100の動作>
図6(A)に、回路151を説明するための回路図を示す。図6(B)に、回路151の動作を説明するためのタイミングチャートを示す。
まず、本実施の形態に例示する回路151の回路構成について、図6(A)を用いて説明する。本実施の形態に例示する回路151は、トランジスタ161乃至トランジスタ164を有する。トランジスタ161乃至トランジスタ164は、nチャネル型のトランジスタである。
トランジスタ161のソースまたはドレインの一方は配線152と電気的に接続され、他方はノード158と電気的に接続されている。また、トランジスタ161のゲートは配線154と電気的に接続されている。トランジスタ162のソースまたはドレインの一方は配線153と電気的に接続され、他方はノード159と電気的に接続されている。また、トランジスタ162のゲートは配線154と電気的に接続されている。また、トランジスタ163のソースまたはドレインの一方はノード158と電気的に接続され、他方は配線155と電気的に接続されている。また、トランジスタ163のゲートは、ノード159と電気的に接続されている。また、トランジスタ164のソースまたはドレインの一方はノード159と電気的に接続され、他方は配線155と電気的に接続されている。また、トランジスタ164のゲートは、ノード158と電気的に接続されている。
また、電極122はノード159と電気的に接続され、電極123はノード158と電気的に接続されている。
〔マイクロマシン100の動作〕
次に、本実施の形態に例示する回路151の動作例について、図6(B)を用いて説明する。配線152、配線153、配線154には、H電位またはL電位が供給される。また、配線155および電極121にはL電位が供給される。また、配線152と配線153には互いに異なる電位が供給される。
時刻T1において、配線152にH電位が供給され、配線153にL電位が供給され、配線154にトランジスタ161およびトランジスタ162をオン状態とする電位が供給される。ここで、トランジスタ161およびトランジスタ162をオン状態とする電位とは、配線152の電位にトランジスタ161のしきい値電圧を加えた電位以上の電位と、配線153の電位にトランジスタ162のしきい値電圧を加えた電位以上の電位のうち、高い方の電位である。
トランジスタ161およびトランジスタ162がオン状態になると、ノード158にH電位が供給され、ノード159にL電位が供給される。すると、トランジスタ164はオン状態となり、トランジスタ163はオフ状態となる。また、ノード158を介して電極123にH電位が供給され、ノード159を介して電極122にL電位が供給される。
電極123にH電位が供給され、電極122にL電位が供給されると、電極121は静電気力(クーロン力)によって電極123に引き付けられ、電極123側に傾く。電極121が電極123側に傾いた状態のマイクロマシン100の斜視図を図7(A−1)に示す。また、マイクロマシン100をX軸方向から見た側面図を図7(A−2)に示す。
電極123に引き付けられた電極121は、ストッパ124に接触するまで傾く。ストッパ124を設けることで、電極123と電極121が接触して離れなくなる現象(プルイン現象)を防ぐことができる。
時刻T2において、配線152にL電位が供給され、配線153にH電位が供給されると、電極123にL電位が供給され、電極122にH電位が供給される。すると、電極121は静電気力(クーロン力)によって電極122に引き付けられ、電極122側に傾く。電極121が電極122側に傾いた状態のマイクロマシン100の斜視図を図7(B−1)に示す。また、マイクロマシン100をX軸方向から見た側面図を図7(B−2)に示す。
電極122に引き付けられた電極121は、ストッパ124に接触するまで傾く。ストッパ124を設けることで、電極122と電極121が接触して離れなくなる現象を防ぐことができる。
時刻T3において、配線152にH電位が供給され、配線153にL電位が供給されると、電極121は電極123側に傾く。
時刻T4において、配線154にトランジスタ161およびトランジスタ162をオフ状態とする電位(例えば、L電位。)が供給されると、トランジスタ161およびトランジスタ162がオフ状態となる。トランジスタ161およびトランジスタ162がオフ状態となると、配線152からノード158への電位の供給、および配線153からノード159への電位の供給が停止する。よって、配線154にトランジスタ161およびトランジスタ162をオフ状態とする電位が供給されている期間(図6(B)中、時刻T4から時刻T10までの期間。)は、その直前の電極122および電極123の電位が保持される。
時刻T10において、配線154にトランジスタ161およびトランジスタ162をオン状態とする電位が供給されると、配線152および配線153から供給される信号(電位)に応じて、電極121の向きを変えることができる(時刻T10乃至時刻T12参照。)。
マイクロマシン100は、静電気力を利用して電極121を動作させるため、H電位とL電位の電位差を、おおよそ20V以上とする必要がある。このため、トランジスタ161乃至トランジスタ164に、ソースとドレイン間の絶縁耐圧が高いトランジスタを用いることが好ましい。
酸化物半導体はエネルギーギャップが3.0eV以上と大きく、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ(以下、「OSトランジスタ」ともいう。)は、ソースとドレイン間の絶縁耐圧が高い。よって、トランジスタ161乃至トランジスタ164に、OSトランジスタを用いることが好ましい。トランジスタ161乃至トランジスタ164に、OSトランジスタを用いることで、壊れにくく、信頼性の高いマイクロマシン100を提供することができる。
また、OSトランジスタはオフ電流が著しく低い。よって、トランジスタ161乃至トランジスタ164の少なくとも1つにOSトランジスタを用いることで、消費電力の少ないマイクロマシン100を提供することができる。
また、OSトランジスタはオフ電流が著しく低いため、トランジスタ161乃至トランジスタ164にOSトランジスタを用いると、トランジスタ161およびトランジスタ162がオフ状態の時に、ノード158またはノード159が有するH電位を長期間保持することができる。
また、図8(A)に示すように、回路151に抵抗素子171および抵抗素子172を設けてもよい。具体的には、抵抗素子171の一方の端子をノード158と電気的に接続し、他方の端子を配線156と電気的に接続する。また、抵抗素子172の一方の端子をノード159と電気的に接続し、他方の端子を配線156と電気的に接続する。配線156には、H電位が供給される。このような回路構成にすることで、ノード158またはノード159をH電位とする場合に、より早くH電位とすることができる。よって、電極121の動作速度を高めることができる。
また、図8(B)に示すように、回路151に容量素子173および容量素子174を設けてもよい。具体的には、容量素子173の一方の端子をノード158と電気的に接続し、他方の端子を配線156と電気的に接続する。また、容量素子174の一方の端子をノード159と電気的に接続し、他方の端子を配線156と電気的に接続する。配線156には、H電位、L電位、または任意の固定電位が供給される。このような回路構成にすることで、トランジスタ161およびトランジスタ162がオフ状態の時に、ノード158またはノード159が有するH電位を保持する期間をより長くすることができる。すなわち、ノード158またはノード159の電位を、より正確に保持することができる。
また、トランジスタ161乃至トランジスタ164にOSトランジスタを用いることが好ましい。OSトランジスタはオフ電流が著しく低いため、トランジスタ161乃至トランジスタ164にOSトランジスタを用いることで、容量素子174を小さくすることができる。または、容量素子174を設けずに、トランジスタなどの寄生容量を容量素子174に代えて用いることができる。よって、回路151マイクロマシンの占有面積を小さくすることができる。よって、マイクロマシン100の占有面積を小さくすることができ、マイクロマシン100を用いた表示素子の高精細化が容易となり、当該表示素子を用いた表示装置の表示品位を良好なものとすることができる。
また、図9に示すように、トランジスタ161乃至トランジスタ164にバックゲート電極を設けてもよい。なお、バックゲート電極については、追って説明する。
<表示素子の一例>
複数のマイクロマシン100をマトリクス状に配置して、文字や映像を表示する表示素子として機能させることができる。図10(A)は、表示素子200の斜視図である。図10(A)に例示する表示素子200は、3×3のマトリクス状に配置された9個のマイクロマシン100を有する。また、図10(B)は、表示素子200の動作の一例を示す斜視図である。
例えば、マイクロマシン100を1920×1080のマトリクス状に配置すると、フルハイビジョン映像を表示可能な表示素子200を実現することができる。また、マイクロマシン100を4096×2160のマトリクス状に配置すると、4K映像を表示可能な表示素子200を実現することができる。また、マイクロマシン100を8192×4320のマトリクス状に配置すると、4K映像を表示可能な表示素子200を実現することができる。
<表示装置の一例>
図11(A)および図11(B)を用いて、表示素子200を用いた表示装置300の構成例とその動作について説明する。表示装置300は、光源301、表示素子200、およびレンズ302を有する。なお、図11(A)および図11(B)では、表示素子200として、表示素子200に含まれるマイクロマシン100のうちの一つを例示している。
電極121が電極123側に傾いている場合、光源301から発せられた光311は、電極121で反射されて、レンズ302に入射し、その後、スクリーン303に投影される。この時のマイクロマシン100の状態をオン状態という。
また、電極121が電極122側に傾いている場合、光源301から発せられた光311は、電極121で反射されるが、レンズ302には入射しない。よって、スクリーン303に投影されない。この時のマイクロマシン100の状態をオフ状態という。また、マイクロマシン100のオン状態オフ状態の切り替え頻度を調節することで、目の残像現象を利用した階調表示(時間階調)を実現することができる。
また、光源301とマイクロマシン100の間またはマイクロマシン100とスクリーン303の間に、RGBが順番に切り替わるカラーフィルタを設けることで、カラー表示を実現することができる。
本発明の一態様は、DMDに限らず他のMEMS素子に用いることも可能である。例えば、DMS(Digital Micro Shutter)シャッター、GLV(Grating Light Valve)、RF MEMSなどに用いることができる。または、MIRASOL(登録商標)、IMOD(インターフェアレンス・モジュレーション)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子などに用いることができる。
また、本明細書等において、マイクロマシン、表示素子、表示素子を有する装置である表示装置は、様々な素子と組み合わせることができる。このような素子の一例としては、EL(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど)、電流に応じて発光するトランジスタ、電子放出素子、液晶素子、電子インク、電気泳動素子、エレクトロウェッティング素子、圧電セラミック、カーボンナノチューブ、などがある。
EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)又はSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク、電子粉流体(登録商標)、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
なお、LEDを組み合わせて用いる場合、LEDの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するn型GaN半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するp型GaN半導体層などを設けて、LEDを構成することができる。なお、グラフェンやグラファイトと、結晶を有するn型GaN半導体層との間に、AlN層を設けてもよい。なお、LEDが有するGaN半導体層は、MOCVDで成膜してもよい。ただし、グラフェンを設けることにより、LEDが有するGaN半導体層は、スパッタ法で成膜することも可能である。
図12に、MEMSシャッターの構造例をついて示す。図12に示すシャッター1300は、アクチュエータ1311に結合された可動遮光層1302を有する。アクチュエータ1311は開口部1304を有する遮光層(図面が煩雑となるため図示せず)上に設けられており、2つの柔軟性を有するアクチュエータ315を有する。可動遮光層1302の一方の辺は、アクチュエータ1315と電気的に接続されている。アクチュエータ1315は、可動遮光層1302を、開口部1304を有する遮光層表面に平行な横方向に移動させる機能を有する。
アクチュエータ1315は、可動遮光層1302および構造体1319と電気的に接続する可動電極1321と、構造体1323と電気的に接続する可動電極1325とを有する。可動電極1325は、可動電極1321に隣接しており、可動電極1325の一端は構造体1323と電気的に接続し、他端は自由に動くことができる。また、可動電極1325の自由に動くことが可能な端部は、可動電極1321および構造体1319の接続部で最も近くなるように、湾曲している。
可動遮光層1302の他方の辺は、アクチュエータ1311によって及ぼされた力に対抗する復元力を有するスプリング1317に接続されている。スプリング1317は構造体1327に接続されている。
構造体1319、構造体1323、構造体1327は、開口部1304を有する遮光層の表面の近傍において、可動遮光層1302、アクチュエータ1315、およびスプリング1317を、浮遊させる機械的支持体として機能する。
可動遮光層1302の下方には、遮光層で囲まれる開口部1304が設けられる。なお、可動遮光層1302および開口部1304の形状はこれに限られるものではない。
シャッター1300に含まれる構造体1323は、トランジスタ(図示せず)と電気的に接続する。当該トランジスタは、可動遮光層を駆動するためのトランジスタである。これにより、構造体1323に接続される可動電極1325に、トランジスタを介して任意の電圧を印加することができる。また、構造体1319、構造体1327は、それぞれ接地電極(GND)と接続する。このため、構造体1319に接続する可動電極1321、および構造体1327に接続するスプリング1317の電位は、GNDとなっている。なお、構造体1319、構造体1327は、任意の電圧を印加できる共通電極と電気的に接続されてもよい。また、構造体1319、構造体1327をアクチュエータ1311に置き換えて2つのアクチュエータ1311をもつシャッターとしてもよい。
可動電極1325に電圧が印加されると、可動電極1325と可動電極1321との間の電位差により、可動電極1321および可動電極1325が電気的に引き寄せあう。この結果、可動電極1321に接続する可動遮光層1302が、構造体1323の方へ引きよせられ、構造体1323の方へ横方向に移動する。可動電極1321はスプリングとして働くため、可動電極1321と可動電極1325との間の電位差が除去されると、可動電極1321は、可動電極1321に蓄積された応力を解放しながら、可動遮光層1302をその初期位置に押し戻す。なお、可動電極1321が可動電極1325に引き寄せられている状態で、開口部1304が可動遮光層1302に塞がれるように設定してもよいし、逆に開口部1304上に可動遮光層1302が重ならないように設定してもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態2)
本実施の形態では、上記実施の形態に示したトランジスタに用いることができるトランジスタの構成例について、図13乃至図18を用いて説明する。
〔ボトムゲート型トランジスタ〕
図13(A1)に例示するトランジスタ410は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタである。トランジスタ410は、絶縁層102上にゲート電極として機能できる電極246を有する。また、電極246上に絶縁層216を介して半導体層242を有する。電極246は電極103と同様の材料及び方法で形成することができる。絶縁層216は絶縁層105と同様の材料及び方法で形成することができる。半導体層242は半導体層106と同様の材料及び方法で形成することができる。
また、トランジスタ410は、半導体層242のチャネル形成領域上に、チャネル保護層として機能できる絶縁層209を有する。絶縁層209は、絶縁層216と同様の材料および方法により形成することができる。また、半導体層242の一部と接して、絶縁層216上に電極244aおよび電極244bを有する。電極244aの一部、および電極244bの一部は、絶縁層209上に形成される。
チャネル形成領域上に絶縁層209を設けることで、電極244aおよび電極244bの形成時に生じる半導体層242の露出を防ぐことができる。よって、電極244aおよび電極244bの形成時に、半導体層242のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ410は、電極244a、電極244bおよび絶縁層209上に絶縁層218を有し、絶縁層218の上に絶縁層219を有する。絶縁層218は絶縁層108と同様の材料および方法で形成することができる。絶縁層219は絶縁層109と同様の材料および方法で形成することができる。
図13(A2)に示すトランジスタ411は、絶縁層118上にバックゲート電極として機能できる電極213を有する点が、トランジスタ410と異なる。電極213は、電極103と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、GND電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極246および電極213は、どちらもゲート電極として機能することができる。よって、絶縁層216、絶縁層209、および絶縁層218は、それぞれがゲート絶縁層として機能することができる。
なお、電極246または電極213の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という場合がある。例えば、トランジスタ411において、電極213を「ゲート電極」と言う場合、電極246を「バックゲート電極」と言う場合がある。また、電極213を「ゲート電極」として用いる場合は、トランジスタ411をトップゲート型のトランジスタの一種と考えることができる。また、電極246および電極213のどちらか一方を、「第1のゲート電極」といい、他方を「第2のゲート電極」という場合がある。
半導体層242を挟んで電極246および電極213を設けることで、更には、電極246および電極213を同電位とすることで、半導体層242においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ411のオン電流が大きくなる共に、電界効果移動度が高くなる。
したがって、トランジスタ411は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ411の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能(特に静電気などに対する電界遮蔽機能)を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、電極246および電極213は、それぞれが外部からの電界を遮蔽する機能を有するため、絶縁層102側もしくは電極213上方に生じる荷電粒子等の電荷が半導体層242のチャネル形成領域に影響しない。この結果、ストレス試験(例えば、ゲートに負の電荷を印加する−GBT(Gate Bias−Temperature)ストレス試験)の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、電極246および電極213が、同電位、または異なる電位の場合において生じる。
なお、BTストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化(経年変化)を短時間で評価することができる。特に、BTストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。BTストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、電極246および電極213を有し、且つ電極246および電極213を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する+GBTストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
図13(B1)に例示するトランジスタ420は、ボトムゲート型のトランジスタの1つであるチャネル保護型のトランジスタである。トランジスタ420は、トランジスタ410とほぼ同様の構造を有しているが、絶縁層209が半導体層242を覆っている点が異なる。また、半導体層242と重なる絶縁層209の一部を選択的に除去して形成した開口部において、半導体層242と電極244aが電気的に接続している。また、半導体層242と重なる絶縁層209の一部を選択的に除去して形成した他の開口部において、半導体層242と電極244bが電気的に接続している。絶縁層209の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
図13(B2)に示すトランジスタ421は、絶縁層118上にバックゲート電極として機能できる電極213を有する点が、トランジスタ420と異なる。
絶縁層209を設けることで、電極244aおよび電極244bの形成時に生じる半導体層242の露出を防ぐことができる。よって、電極244aおよび電極244bの形成時に半導体層242の薄膜化を防ぐことができる。
また、トランジスタ420およびトランジスタ421は、トランジスタ410およびトランジスタ411よりも、電極244aと電極246の間の距離と、電極244bと電極246の間の距離が長くなる。よって、電極244aと電極246の間に生じる寄生容量を小さくすることができる。また、電極244bと電極246の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
〔トップゲート型トランジスタ〕
図14(A1)に例示するトランジスタ430は、トップゲート型のトランジスタの一種である。トランジスタ430は、絶縁層102の上に半導体層242を有し、半導体層242および絶縁層102上に、半導体層242の一部に接する電極244aおよび半導体層242の一部に接する電極244bを有し、半導体層242、電極244a、および電極244b上に絶縁層216を有し、絶縁層216上に電極246を有する。
トランジスタ430は、電極246および電極244a、並びに、電極246および電極244bが重ならないため、電極246および電極244aの間に生じる寄生容量、並びに、電極246および電極244bの間に生じる寄生容量を小さくすることができる。また、電極246を形成した後に、電極246をマスクとして用いて不純物元素255を半導体層242に導入することで、半導体層242中に自己整合(セルフアライメント)的に不純物領域を形成することができる(図14(A3)参照)。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
なお、不純物元素255の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
不純物元素255としては、例えば、第13族元素または第15族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層242に酸化物半導体を用いる場合は、不純物元素255として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
図14(A2)に示すトランジスタ431は、電極213および絶縁層217を有する点がトランジスタ430と異なる。トランジスタ431は、絶縁層102の上に形成された電極213を有し、電極213上に形成された絶縁層217を有する。前述した通り、電極213は、バックゲート電極として機能することができる。よって、絶縁層217は、ゲート絶縁層として機能することができる。絶縁層217は、絶縁層216と同様の材料および方法により形成することができる。
トランジスタ411と同様に、トランジスタ431は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ431の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図14(B1)に例示するトランジスタ440は、トップゲート型のトランジスタの1つである。トランジスタ440は、電極244aおよび電極244bを形成した後に半導体層242を形成する点が、トランジスタ430と異なる。また、図14(B2)に例示するトランジスタ441は、電極213および絶縁層217を有する点が、トランジスタ440と異なる。トランジスタ440およびトランジスタ441において、半導体層242の一部は電極244a上に形成され、半導体層242の他の一部は電極244b上に形成される。
トランジスタ411と同様に、トランジスタ441は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ441の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
トランジスタ440およびトランジスタ441も、電極246を形成した後に、電極246をマスクとして用いて不純物元素255を半導体層242に導入することで、半導体層242中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
〔s−channel型トランジスタ〕
図15に、半導体層242として酸化物半導体を用いたトランジスタ構造の一例を示す。図15に例示するトランジスタ450は、半導体層242aの上に半導体層242bが形成され、半導体層242bの上面並びに、半導体層242b及び半導体層242aの側面が半導体層242cに覆われた構造を有する。図15(A)はトランジスタ450の上面図である。図15(B)は、図15(A)中のX1−X2の一点鎖線で示した部位の断面図(チャネル長方向の断面図)である。図15(C)は、図15(A)中のY1−Y2の一点鎖線で示した部位の断面図(チャネル幅方向の断面図)である。
半導体層242a、半導体層242b、および半導体層242cは、InもしくはGaの一方、または両方を含む材料で形成する。代表的には、In−Ga酸化物(InとGaを含む酸化物)、In−Zn酸化物(InとZnを含む酸化物)、In−M−Zn酸化物(Inと、元素Mと、Znを含む酸化物。元素Mは、Al、Ti、Ga、Y、Zr、La、Ce、NdまたはHfから選ばれた1種類以上の元素で、Inよりも酸素との結合力が強い金属元素である。)がある。
半導体層242aおよび半導体層242cは、半導体層242bを構成する金属元素のうち、1種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層242aおよび半導体層242bとの界面、ならびに半導体層242cおよび半導体層242bとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
半導体層242aおよび半導体層242cの厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。また、半導体層242bの厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
また、半導体層242bがIn−M−Zn酸化物であり、半導体層242aおよび半導体層242cもIn−M−Zn酸化物であるとき、半導体層242aおよび半導体層242cをIn:M:Zn=x:y:z[原子数比]、半導体層242bをIn:M:Zn=x:y:z[原子数比]とすると、y/xがy/xよりも大きくなるように半導体層242a、半導体層242c、および半導体層242bを選択する。好ましくは、y/xがy/xよりも1.5倍以上大きくなるように半導体層242a、半導体層242c、および半導体層242bを選択する。さらに好ましくは、y/x がy/xよりも2倍以上大きくなるように半導体層242a、半導体層242c、および半導体層242bを選択する。より好ましくは、y/xがy/xよりも3倍以上大きくなるように半導体層242a、半導体層242cおよび半導体層242bを選択する。このとき、半導体層242bにおいて、yがx以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、yがxの3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、yはxの3倍未満であると好ましい。半導体層242aおよび半導体層242cを上記構成とすることにより、半導体層242aおよび半導体層242cを、半導体層242bよりも酸素欠損が生じにくい層とすることができる。
なお、半導体層242aおよび半導体層242cがIn−M−Zn酸化物であるとき、ZnおよびOを除いてのInと元素Mの含有率は、好ましくはInが50atomic%未満、元素Mが50atomic%以上、さらに好ましくはInが25atomic%未満、元素Mが75atomic%以上とする。また、半導体層242bがIn−M−Zn酸化物であるとき、ZnおよびOを除いてのInと元素Mの含有率は好ましくはInが25atomic%以上、元素Mが75atomic%未満、さらに好ましくはInが34atomic%以上、元素Mが66atomic%未満とする。
例えば、InまたはGaを含む半導体層242a、およびInまたはGaを含む半導体層242cとしてIn:Ga:Zn=1:3:2、1:3:4、1:3:6、1:6:4、または1:9:6などの原子数比のターゲットを用いて形成したIn−Ga−Zn酸化物や、In:Ga=1:9などの原子数比のターゲットを用いて形成したIn−Ga酸化物や、酸化ガリウムなどを用いることができる。また、半導体層242bとしてIn:Ga:Zn=3:1:2、1:1:1、5:5:6、5:1:7、4:2:3、または4:2:4.1などの原子数比のターゲットを用いて形成したIn−Ga−Zn酸化物を用いることができる。なお、半導体層242a、半導体層242b、および半導体層242cの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス20%の変動を含む。
半導体層242bを用いたトランジスタに安定した電気特性を付与するためには、半導体層242b中の不純物および酸素欠損を低減して高純度真性化し、半導体層242bを真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層242b中のチャネル形成領域が真性または実質的に真性と見なせる半導体層とすることが好ましい。
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が、8×1011/cm未満、または1×1011/cm未満、1×10−9/cm以上である酸化物半導体層をいう。
図16に、半導体層242として酸化物半導体を用いたトランジスタ構造の一例を示す。図16に例示するトランジスタ422は、半導体層242aの上に半導体層242bが形成されている。トランジスタ422は、バックゲート電極を有するボトムゲート型のトランジスタの一種である。図16(A)はトランジスタ422の上面図である。図16(B)は、図16(A)中のX1−X2の一点鎖線で示した部位の断面図(チャネル長方向の断面図)である。図16(C)は、図16(A)中のY1−Y2の一点鎖線で示した部位の断面図(チャネル幅方向の断面図)である。
絶縁層219上に設けられた電極213は、絶縁層216、絶縁層218、および絶縁層219に設けられた開口247aおよび開口247bにおいて、電極246と電気的に接続されている。よって、電極213と電極246には、同じ電位が供給される。また、開口247aおよび開口247bは、どちらか一方を設けなくてもよい。また、開口247aおよび開口247bの両方を設けなくてもよい。開口247aおよび開口247bの両方を設けない場合は、電極213と電極246に異なる電位を供給することができる。
[酸化物半導体のエネルギーバンド構造]
ここで、半導体層242a、半導体層242b、および半導体層242cの積層により構成される半導体層242の機能およびその効果について、図19(A)および図19(B)に示すエネルギーバンド構造図を用いて説明する。図19(A)は、図15(B)にD1−D2の一点鎖線で示す部位のエネルギーバンド構造図である。図19(A)は、トランジスタ450のチャネル形成領域のエネルギーバンド構造を示している。
図19(A)中、Ec382、Ec383a、Ec383b、Ec383c、Ec386は、それぞれ、絶縁層102、半導体層242a、半導体層242b、半導体層242c、絶縁層216の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差(「電子親和力」ともいう。)は、真空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう。)からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ(HORIBA JOBIN YVON社 UT−300)を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置(PHI社
VersaProbe)を用いて測定できる。
なお、原子数比がIn:Ga:Zn=1:3:2のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn=1:3:4のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.4eV、電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn=1:3:6のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.3eV、電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn=1:6:2のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.9eV、電子親和力は約4.3eVである。また、原子数比がIn:Ga:Zn=1:6:8のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4.4eVである。また、原子数比がIn:Ga:Zn=1:6:10のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn=1:1:1のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.2eV、電子親和力は約4.7eVである。また、原子数比がIn:Ga:Zn=3:1:2のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約2.8eV、電子親和力は約5.0eVである。
絶縁層102と絶縁層216は絶縁物であるため、Ec382とEc386は、Ec383a、Ec383b、およびEc383cよりも真空準位に近い(電子親和力が小さい)。
また、Ec383aは、Ec383bよりも真空準位に近い。具体的には、Ec383aは、Ec383bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近いことが好ましい。
また、Ec383cは、Ec383bよりも真空準位に近い。具体的には、Ec383cは、Ec383bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近いことが好ましい。
また、半導体層242aと半導体層242bとの界面近傍、および、半導体層242bと半導体層242cとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層242bを主として移動することになる。そのため、半導体層242aと絶縁層107との界面、または、半導体層242cと絶縁層216との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、半導体層242aと半導体層242bとの界面、および半導体層242cと半導体層242bとの界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタ134は、高い電界効果移動度を実現することができる。
なお、図19(A)に示すように、半導体層242aと絶縁層102の界面、および半導体層242cと絶縁層216の界面近傍には、不純物や欠陥に起因したトラップ準位390が形成され得るものの、半導体層242a、および半導体層242cがあることにより、半導体層242bと当該トラップ準位とを遠ざけることができる。
特に、本実施の形態に例示するトランジスタ134は、半導体層242bの上面と側面が半導体層242cと接し、半導体層242bの下面が半導体層242aと接して形成されている。このように、半導体層242bを半導体層242aと半導体層242cで覆う構成とすることで、上記トラップ順位の影響をさらに低減することができる。
ただし、Ec383aまたはEc383cと、Ec383bとのエネルギー差が小さい場合、半導体層242bの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ec383a、およびEc383cと、Ec383bとのエネルギー差を、それぞれ0.1eV以上、好ましくは0.15eV以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。
また、半導体層242a、および半導体層242cのバンドギャップは、半導体層242bのバンドギャップよりも広いほうが好ましい。
図19(B)は、図16(B)にD3−D4の一点鎖線で示す部位のエネルギーバンド構造図である。図19(B)は、トランジスタ422のチャネル形成領域のエネルギーバンド構造を示している。
図18(B)中、Ec387は、絶縁層218の伝導帯下端のエネルギーを示している。半導体層242を半導体層242aと半導体層242bの2層とした場合は、半導体層242cを設けない分、トラップ準位390の影響を受ける。しかし、半導体層242を単層構造とした場合よりも高い電界効果移動度を実現することができる。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することができる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼性の良好な半導体装置を実現することができる。
また、酸化物半導体は、エネルギーギャップが3.0eV以上と大きく、可視光に対する透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件下(例えば、25℃)において、100zA(1×10−19A)以下、もしくは10zA(1×10−20A)以下、さらには1zA(1×10−21A)以下とすることができる。このため、消費電力の少ない半導体装置を提供することができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よって、消費電力が少ない表示素子や表示装置などの半導体装置を実現することができる。または、信頼性の良好な表示素子や表示装置などの半導体装置を実現することができる。
図15に示すトランジスタ450の説明にもどる。絶縁層102に設けた凸部上に半導体層242bを設けることによって、半導体層242bの側面も電極246で覆うことができる。すなわち、トランジスタ450は、電極246の電界によって、半導体層242bを電気的に取り囲むことができる構造を有している。このように、導電膜の電界によって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造を、surrounded channel(s−channel)構造とよぶ。また、s−channel構造を有するトランジスタを、「s−channel型トランジスタ」もしくは「s−channelトランジスタ」ともいう。
s−channel構造では、半導体層242bの全体(バルク)にチャネルが形成される場合がある。s−channel構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流を得ることができる。また、電極246の電界によって、半導体層242bに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、s−channel構造では、トランジスタのオフ電流をさらに小さくすることができる。
なお、絶縁層102の凸部を高くし、また、チャネル幅を小さくすることで、s−channel構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることができる。また、半導体層242bの形成時に、露出する半導体層242aを除去してもよい。この場合、半導体層242aと半導体層242bの側面が揃う場合がある。
また、図17に示すトランジスタ451のように、半導体層242の下方に、絶縁層を介して電極213を設けてもよい。図17(A)はトランジスタ451の上面図である。図17(B)は、図17(A)中のX1−X2の一点鎖線で示した部位の断面図である。図17(C)は、図17(A)中のY1−Y2の一点鎖線で示した部位の断面図である。
また、図18に示すトランジスタ452のように、電極246の上方に絶縁層110を設け、絶縁層110上に層214を設けてもよい。図18(A)はトランジスタ452の上面図である。図18(B)は、図18(A)中のX1−X2の一点鎖線で示した部位の断面図である。図18(C)は、図18(A)中のY1−Y2の一点鎖線で示した部位の断面図である。
なお、図18では、層214を絶縁層110上に設けているが、絶縁層218上に設けてもよい。層214を、遮光性を有する材料で形成することで、光照射によるトランジスタの特性変動や、信頼性の低下などを防ぐことができる。なお、層214を少なくとも半導体層242bよりも大きく形成し、層214で半導体層242bを覆うことで、上記の効果を高めることができる。層214は、有機物材料、無機物材料、又は金属材料を用いて作製することができる。また、層214を導電性材料で作製した場合、層214に電圧を供給してもよいし、電気的に浮遊した(フローティング)状態としてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態3)
本実施の形態では、酸化物半導体の構造について説明する。
<酸化物半導体の構造について>
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、微結晶酸化物半導体などがある。
<CAAC−OS>
まずは、CAAC−OSについて説明する。なお、CAAC−OSを、CANC(C−Axis Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。
CAAC−OSは、c軸配向した複数の結晶部(ペレットともいう。)を有する酸化物半導体の一つである。
透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって、CAAC−OSの明視野像と回折パターンとの複合解析像(高分解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。一方、高分解能TEM像ではペレット同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を明確に確認することができない。そのため、CAAC−OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、TEMによって観察したCAAC−OSについて説明する。図20(A)に、試料面と略平行な方向から観察したCAAC−OSの断面の高分解能TEM像を示す。高分解能TEM像の観察には、球面収差補正(Spherical Aberration
Corrector)機能を用いた。球面収差補正機能を用いた高分解能TEM像を、特にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fなどによって行うことができる。
図20(A)の領域(1)を拡大したCs補正高分解能TEM像を図20(B)に示す。図20(B)より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、CAAC−OSの膜を形成する面(被形成面ともいう。)または上面の凹凸を反映しており、CAAC−OSの被形成面または上面と平行となる。
図20(B)に示すように、CAAC−OSは特徴的な原子配列を有する。図20(C)は、特徴的な原子配列を、補助線で示したものである。図20(B)および図20(C)より、ペレット一つの大きさは1nm以上3nm以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは0.8nm程度であることがわかる。したがって、ペレットを、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。
ここで、Cs補正高分解能TEM像をもとに、基板5120上のCAAC−OSのペレット5100の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる(図20(D)参照。)。図20(C)で観察されたペレットとペレットとの間で傾きが生じている箇所は、図20(D)に示す領域5161に相当する。
また、図21(A)に、試料面と略垂直な方向から観察したCAAC−OSの平面のCs補正高分解能TEM像を示す。図21(A)の領域(1)、領域(2)および領域(3)を拡大したCs補正高分解能TEM像を、それぞれ図21(B)、図21(C)および図21(D)に示す。図21(B)、図21(C)および図21(D)より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、X線回折(XRD:X−Ray Diffraction)によって解析したCAAC−OSについて説明する。例えば、InGaZnOの結晶を有するCAAC−OSに対し、out−of−plane法による構造解析を行うと、図22(A)に示すように回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されることから、CAAC−OSの結晶がc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、CAAC−OSのout−of−plane法による構造解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS中の一部に、c軸配向性を有さない結晶が含まれることを示している。より好ましいCAAC−OSは、out−of−plane法による構造解析では、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さない。
一方、CAAC−OSに対し、c軸に略垂直な方向からX線を入射させるin−plane法による構造解析を行うと、2θが56°近傍にピークが現れる。このピークは、InGaZnOの結晶の(110)面に帰属される。CAAC−OSの場合は、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行っても、図22(B)に示すように明瞭なピークは現れない。これに対し、InGaZnOの単結晶酸化物半導体であれば、2θを56°近傍に固定してφスキャンした場合、図22(C)に示すように(110)面と等価な結晶面に帰属されるピークが6本観察される。したがって、XRDを用いた構造解析から、CAAC−OSは、a軸およびb軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したCAAC−OSについて説明する。例えば、InGaZnOの結晶を有するCAAC−OSに対し、試料面に平行にプローブ径が300nmの電子線を入射させると、図23(A)に示すような回折パターン(制限視野透過電子回折パターンともいう。)が現れる場合がある。この回折パターンには、InGaZnOの結晶の(009)面に起因するスポットが含まれる。したがって、電子回折によっても、CAAC−OSに含まれるペレットがc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させたときの回折パターンを図23(B)に示す。図23(B)より、リング状の回折パターンが確認される。したがって、電子回折によっても、CAAC−OSに含まれるペレットのa軸およびb軸は配向性を有さないことがわかる。なお、図23(B)における第1リングは、InGaZnOの結晶の(010)面および(100)面などに起因すると考えられる。また、図23(B)における第2リングは(110)面などに起因すると考えられる。
また、CAAC−OSは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、CAAC−OSは、不純物濃度の低い酸化物半導体ということもできる。また、CAAC−OSは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い(酸素欠損が少ない)酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。CAAC−OSは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、CAAC−OSを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、CAAC−OSを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、CAAC−OSは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、CAAC−OSを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
<微結晶酸化物半導体>
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能TEM像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶を有する酸化物半導体を、nc−OS(nanocrystalline
Oxide Semiconductor)と呼ぶ。nc−OSは、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、CAAC−OSにおけるペレットと起源を同じくする可能性がある。そのため、以下ではnc−OSの結晶部をペレットと呼ぶ場合がある。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、nc−OSに対し、ペレットよりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、nc−OSに対し、ペレットよりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OSに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、nc−OSに対しナノビーム電子回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット(ナノ結晶)間では結晶方位が規則性を有さないことから、nc−OSを、RANC(Random Aligned nanocrystals)を有する酸化物半導体、またはNANC(Non−Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。
nc−OSは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、nc−OSは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、nc−OSは、CAAC−OSと比べて欠陥準位密度が高くなる。
<非晶質酸化物半導体>
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能TEM像において結晶部を確認することができない。
非晶質酸化物半導体に対し、XRD装置を用いた構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造(completely amorphous structure)と呼ぶ場合がある。また、最近接原子間距離または第2近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、CAAC−OSおよびnc−OSを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
<非晶質ライク酸化物半導体>
なお、酸化物半導体は、nc−OSと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体(a−like OS:amorphous−like Oxide Semiconductor)と呼ぶ。
a−like OSは、高分解能TEM像において鬆(ボイドともいう。)が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、a−like OSは、不安定な構造である。以下では、a−like
OSが、CAAC−OSおよびnc−OSと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、a−like OS(試料Aと表記する。)、nc−OS(試料Bと表記する。)およびCAAC−OS(試料Cと表記する。)を準備する。いずれの試料もIn−Ga−Zn酸化物である。
まず、各試料の高分解能断面TEM像を取得する。高分解能断面TEM像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、InGaZnOの結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。したがって、格子縞の間隔が0.28nm以上0.30nm以下である箇所を、InGaZnOの結晶部と見なすことができる。なお、格子縞は、InGaZnOの結晶のa−b面に対応する。
図24は、各試料の結晶部(22箇所から45箇所)の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図24より、a−like OSは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図24中に(1)で示すように、TEMによる観察初期においては1.2nm程度の大きさだった結晶部(初期核ともいう。)が、累積照射量が4.2×10/nm においては2.6nm程度の大きさまで成長していることがわかる。一方、nc−OSおよびCAAC−OSは、電子照射開始時から電子の累積照射量が4.2×10/nmまでの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図24中の(2)および(3)で示すように、電子の累積照射量によらず、nc−OSおよびCAAC−OSの結晶部の大きさは、それぞれ1.4nm程度および2.1nm程度であることがわかる。
このように、a−like OSは、電子照射によって結晶部の成長が見られる場合がある。一方、nc−OSおよびCAAC−OSは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、不安定な構造であることがわかる。
また、鬆を有するため、a−like OSは、nc−OSおよびCAAC−OSと比べて密度の低い構造である。具体的には、a−like OSの密度は、同じ組成の単結晶の密度の78.6%以上92.3%未満となる。また、nc−OSの密度およびCAAC−OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満となる。単結晶の密度の78%未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、菱面体晶構造を有する単結晶InGaZnOの密度は6.357g/cmとなる。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、a−like OSの密度は5.0g/cm以上5.9g/cm未満となる。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、nc−OSの密度およびCAAC−OSの密度は5.9g/cm以上6.3g/cm未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、a−like OS、微結晶酸化物半導体、CAAC−OSのうち、二種以上を有する積層膜であってもよい。
<成膜モデル>
以下では、CAAC−OSおよびnc−OSの成膜モデルの一例について説明する。
図25(A)は、スパッタリング法によりCAAC−OSが成膜される様子を示した成膜室内の模式図である。
ターゲット5130は、バッキングプレートに接着されている。バッキングプレートを介してターゲット5130と向かい合う位置には、複数のマグネットが配置される。該複数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板5120は、ターゲット5130と向かい合うように配置しており、その距離d(ターゲット−基板間距離(T−S間距離)ともいう。)は0.01m以上1m以下、好ましくは0.02m以上0.5m以下とする。成膜室内は、ほとんどが成膜ガス(例えば、酸素、アルゴン、または酸素を5体積%以上の割合で含む混合ガス)で満たされ、0.01Pa以上100Pa以下、好ましくは0.1Pa以上10Pa以下に制御される。ここで、ターゲット5130に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット5130の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン5101が生じる。イオン5101は、例えば、酸素の陽イオン(O)やアルゴンの陽イオン(Ar)などである。
ここで、ターゲット5130は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。図26(A)に、一例として、ターゲット5130に含まれるInGaZnOの結晶の構造を示す。なお、図26(A)は、b軸に平行な方向からInGaZnOの結晶を観察した場合の構造である。図26(A)より、近接する二つのGa−Zn−O層において、それぞれの層における酸素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのGa−Zn−O層の間には斥力が生じる。その結果、InGaZnOの結晶は、近接する二つのGa−Zn−O層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン5101は、電界によってターゲット5130側に加速され、やがてターゲット5130と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット5100aおよびペレット5100bが剥離し、叩き出される。なお、ペレット5100aおよびペレット5100bは、イオン5101の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット5100aは、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット5100bは、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット5100aおよびペレット5100bなどの平板状またはペレット状のスパッタ粒子を総称してペレット5100と呼ぶ。ペレット5100の平面の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形(例えば、正三角形)が2個合わさった四角形(例えば、ひし形)となる場合もある。
ペレット5100は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット5100の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレット5100は、厚さを0.4nm以上1nm以下、好ましくは0.6nm以上0.8nm以下とする。また、例えば、ペレット5100は、幅を1nm以上3nm以下、好ましくは1.2nm以上2.5nm以下とする。ペレット5100は、上述の図24中の(1)で説明した初期核に相当する。例えば、In−Ga−Zn酸化物を有するターゲット5130にイオン5101を衝突させると、図26(B)に示すように、Ga−Zn−O層、In−O層およびGa−Zn−O層の3層を有するペレット5100が剥離する。図26(C)に、剥離したペレット5100をc軸に平行な方向から観察した構造を示す。ペレット5100は、二つのGa−Zn−O層(パン)と、In−O層(具)と、を有するナノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット5100は、プラズマを通過する際に、側面が負または正に帯電する場合がある。ペレット5100は、例えば、側面に位置する酸素原子が負に帯電する可能性がある。側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペレット状の形状を維持することが可能となる。なお、CAAC−OSが、In−Ga−Zn酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する可能性がある。また、ペレット5100は、プラズマを通過する際に、プラズマ中のインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合がある。上述の図24中の(2)と(1)の大きさの違いが、プラズマ中での成長分に相当する。ここで、基板5120が室温程度である場合、基板5120上におけるペレット5100の成長が起こりにくいためnc−OSとなる(図25(B)参照。)。室温程度で成膜できることから、基板5120が大面積である場合でもnc−OSの成膜が可能である。なお、ペレット5100をプラズマ中で成長させるためには、スパッタリング法における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット5100の構造を安定にすることができる。
図25(A)および図25(B)に示すように、例えば、ペレット5100は、プラズマ中を凧のように飛翔し、ひらひらと基板5120上まで舞い上がっていく。ペレット5100は電荷を帯びているため、ほかのペレット5100が既に堆積している領域が近づくと、斥力が生じる。ここで、基板5120の上面では、基板5120の上面に平行な向きの磁場(水平磁場ともいう。)が生じている。また、基板5120およびターゲット5130間には、電位差が与えられるため、基板5120からターゲット5130に向かう方向に電流が流れる。したがって、ペレット5100は、基板5120の上面において、磁場および電流の作用によって、力(ローレンツ力)を受ける。このことは、フレミングの左手の法則によって理解できる。
ペレット5100は、原子一つと比べると質量が大きい。そのため、基板5120の上面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁場および電流の作用で生じる力である可能性がある。なお、ペレット5100に、基板5120の上面を移動するために十分な力を与えるには、基板5120の上面において、基板5120の上面に平行な向きの磁場が10G以上、好ましくは20G以上、さらに好ましくは30G以上、より好ましくは50G以上となる領域を設けるとよい。または、基板5120の上面において、基板5120の上面に平行な向きの磁場が、基板5120の上面に垂直な向きの磁場の1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上、より好ましくは5倍以上となる領域を設けるとよい。
このとき、マグネットと基板5120とが相対的に移動すること、または回転することによって、基板5120の上面における水平磁場の向きは変化し続ける。したがって、基板5120の上面において、ペレット5100は、様々な方向から力を受け、様々な方向へ移動することができる。
また、図25(A)に示すように基板5120が加熱されている場合、ペレット5100と基板5120との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレット5100は、基板5120の上面を滑空するように移動する。ペレット5100の移動は、平板面を基板5120に向けた状態で起こる。その後、既に堆積しているほかのペレット5100の側面まで到達すると、側面同士が結合する。このとき、ペレット5100の側面にある酸素原子が脱離する。脱離した酸素原子によって、CAAC−OS中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いCAAC−OSとなる。なお、基板5120の上面の温度は、例えば、100℃以上500℃未満、150℃以上450℃未満、または170℃以上400℃未満とすればよい。したがって、基板5120が大面積である場合でもCAAC−OSの成膜は可能である。
また、ペレット5100は、基板5120上で加熱されることにより、原子が再配列し、イオン5101の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット5100は、ほとんど単結晶となる。ペレット5100がほとんど単結晶となることにより、ペレット5100同士が結合した後に加熱されたとしても、ペレット5100自体の伸縮はほとんど起こり得ない。したがって、ペレット5100間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。
また、CAAC−OSは、単結晶酸化物半導体が一枚板のようになっているのではなく、ペレット5100(ナノ結晶)の集合体がレンガまたはブロックが積み重なったような配列をしている。また、ペレット5100同士の間には結晶粒界を有さない。そのため、成膜時の加熱、成膜後の加熱または曲げなどで、CAAC−OSに縮みなどの変形が生じた場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半導体装置に用いることに適した構造である。なお、nc−OSは、ペレット5100(ナノ結晶)が無秩序に積み重なったような配列となる。
ターゲット5130をイオン5101でスパッタした際に、ペレット5100だけでなく、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット5100よりも軽量であるため、先に基板5120の上面に到達する。そして、0.1nm以上10nm以下、0.2nm以上5nm以下、または0.5nm以上2nm以下の酸化亜鉛層5102を形成する。図27に断面模式図を示す。
図27(A)に示すように、酸化亜鉛層5102上にはペレット5105aと、ペレット5105bと、が堆積する。ここで、ペレット5105aとペレット5105bとは、互いに側面が接するように配置している。また、ペレット5105cは、ペレット5105b上に堆積した後、ペレット5105b上を滑るように移動する。また、ペレット5105aの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子5103が、基板5120からの加熱により結晶化し、領域5105a1を形成する。なお、複数の粒子5103は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図27(B)に示すように、領域5105a1は、ペレット5105aと一体化し、ペレット5105a2となる。また、ペレット5105cは、その側面がペレット5105bの別の側面と接するように配置する。
次に、図27(C)に示すように、さらにペレット5105dがペレット5105a2上およびペレット5105b上に堆積した後、ペレット5105a2上およびペレット5105b上を滑るように移動する。また、ペレット5105cの別の側面に向けて、さらにペレット5105eが酸化亜鉛層5102上を滑るように移動する。
そして、図27(D)に示すように、ペレット5105dは、その側面がペレット5105a2の側面と接するように配置する。また、ペレット5105eは、その側面がペレット5105cの別の側面と接するように配置する。また、ペレット5105dの別の側面において、酸化亜鉛とともにターゲット5130から剥離した複数の粒子5103が基板5120からの加熱により結晶化し、領域5105d1を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において成長が起こることで、基板5120上にCAAC−OSが形成される。したがって、CAAC−OSは、nc−OSよりも一つ一つのペレットが大きくなる。上述の図24中の(3)と(2)の大きさの違いが、堆積後の成長分に相当する。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大きさが、上面から見て10nm以上200nm以下、15nm以上100nm以下、または20nm以上50nm以下となる場合がある。このとき、微細なトランジスタに用いる酸化物半導体において、チャネル形成領域が一つの大きなペレットに収まる場合がある。即ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペレットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域、ソース領域およびドレイン領域として用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット5100が基板5120上に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、CAAC−OSの成膜が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、CAAC−OSは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。例えば、基板5120の上面(被形成面)の構造が非晶質構造(例えば非晶質酸化シリコン)であっても、CAAC−OSを成膜することは可能である。
また、CAAC−OSは、被形成面である基板5120の上面に凹凸がある場合でも、その形状に沿ってペレット5100が配列することがわかる。例えば、基板5120の上面が原子レベルで平坦な場合、ペレット5100はa−b面と平行な平面である平板面を下に向けて並置する。ペレット5100の厚さが均一である場合、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がn段(nは自然数。)積み重なることで、CAAC−OSを得ることができる。
一方、基板5120の上面が凹凸を有する場合でも、CAAC−OSは、ペレット5100が凹凸に沿って並置した層がn段(nは自然数。)積み重なった構造となる。基板5120が凹凸を有するため、CAAC−OSは、ペレット5100間に隙間が生じやすい場合がある。ただし、この場合でも、ペレット5100間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するCAAC−OSとすることができる。
このようなモデルによってCAAC−OSが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板5120上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するCAAC−OSを得ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態4)
本実施の形態では、本発明の一態様に係るマイクロマシンが適用された電子機器の例について、図面を参照して説明する。
本発明の一態様に係るマイクロマシンを用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、DVD(Digital Versatile Disc)などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルCDプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、DNA保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、蓄電体からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車(EV)、内燃機関と電動機を併せ持ったハイブリッド車(HEV)、プラグインハイブリッド車(PHEV)、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
特に、本発明の一態様に係る表示装置を適用した電子機器として、例えば、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図28(A)は携帯型ゲーム機であり、筐体7101、筐体7102、表示部7103、表示部7104、マイク7105、スピーカ7106、操作キー7107、スタイラス7108などを有する。本発明の一態様に係るマイクロマシンは、例えば、表示部7103または表示部7104用の表示素子に用いることができる。なお、図28(A)に示した携帯型ゲーム機は、2つの表示部7103と表示部7104とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図28(B)は、スマートウオッチであり、筐体7302、表示部7304、操作ボタン7311、操作ボタン7312、接続端子7313、バンド7321、留め具7322、などを有する。本発明の一態様に係るマイクロマシンは、例えば、表示部7304用の表示素子に用いることができる。
図28(C)は、携帯情報端末であり、筐体7501に組み込まれた表示部7502の他、操作ボタン7503、外部接続ポート7504、スピーカ7505、マイク7506、表示部7502などを備えている。本発明の一態様に係るマイクロマシンは、例えば、表示部7502用の表示素子に用いることができる。
図28(D)はビデオカメラであり、筐体7701、筐体7702、表示部7703、操作キー7704、レンズ7705、接続部7706等を有する。操作キー7704およびレンズ7705は筐体7701に設けられており、表示部7703は筐体7702に設けられている。そして、筐体7701と筐体7702とは、接続部7706により接続されており、筐体7701と筐体7702の間の角度は、接続部7706により変更が可能である。表示部7703における映像を、接続部7706における筐体7701と筐体7702との間の角度に従って切り替える構成としても良い。本発明の一態様に係るマイクロマシンは、例えば、表示部7703用の表示素子に用いることができる。
図28(E)はリアプロジェクター(プロジェクションTV)であり、本体7401、光源7402、表示装置7403、リフレクタ7405、リフレクタ7406、スクリーン7407で構成される。本発明の一態様に係るマイクロマシンは、例えば、表示装置7403に用いることができる。
図28(F)はフロントプロジェクターであり、本体7601、光源7602、表示装置7603、光学系7604、スクリーン7605で構成される。本発明の一態様に係るマイクロマシンは、例えば、表示装置7603に用いることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
上記実施の形態に示した材料および方法を用いてトランジスタ451と同様の構成を有するトランジスタA、およびトランジスタBを作製し、Id−Vg特性などの電気特性を測定した。
ここで、Idはドレインに流れる電流(「ドレイン電流」ともいう。)であり、Igはゲートに流れる電流(「ゲート電流」ともいう。)である。また、Vsはソース電位であり、Vdはソース電位を基準とした時のソースとドレイン間の電位差(「ドレイン電圧」ともいう。)である。また、Vgはソース電位を基準とした時のソースとゲート間の電位差(「ゲート電圧」ともいう。)である。また、Vbgはソース電位を基準とした時のソースとバックゲート間の電位差(「バックゲート電圧」ともいう。)である。
トランジスタAは、半導体層として、原子数比と膜厚のそれぞれがIn:Ga:Zn=1:3:2(20nm)、1:1:1(20nm)、1:3:2(5nm)のIn−Ga−Zn酸化物の積層を用いた。また、ゲート絶縁層として、厚さ20nm、比誘電率4.1の酸化窒化シリコン層を用いた。また、トランジスタAのチャネル長Lは0.38μm、チャネル幅Wは0.81μmである。
トランジスタBは、半導体層として、原子数比と膜厚のそれぞれがIn:Ga:Zn=1:3:4(20nm)、1:1:1(20nm)、1:3:2(5nm)のIn−Ga−Zn酸化物の積層を用いた。また、ゲート絶縁層として、厚さ31nm、比誘電率6.3の、酸化アルミニウム層と酸化窒化シリコン層との積層を用いた。また、トランジスタAのチャネル長Lは0.38μm、チャネル幅Wは0.81μmである。
トランジスタAおよびトランジスタBは、nチャネル型(n−ch型)のトランジスタである。なお、上記原子数比は、In−Ga−Zn酸化物をスパッタ法で成膜する際に用いるスパッタターゲットの材料の原子数比である。
図29(A)に、トランジスタA、22試料分のId−Vg特性と電界効果移動度を示し、図29(B)にトランジスタA、3試料分のドレイン耐圧(ソースとドレインの間の絶縁耐圧)を測定したデータを示す。また、図30(A)に、トランジスタB、25試料分のId−Vg特性と電界効果移動度を示し、図30(B)にトランジスタB、3分試料のドレイン耐圧を測定したデータを示す。なお、測定は、Vsを0Vとし、VbgをVsと同電位(Vbg=Vs=0V)として行った。
図29(A)および図30(A)は、それぞれ、Vd=0.1Vの時のId−Vg特性、Vd=3.3Vの時のId−Vg特性、およびVd=3.3Vの時の電界効果移動度を示している。なお、図中、電界効果移動度を破線で示している。図29(A)および図30(A)より、トランジスタAおよびトランジスタBともスイッチング素子として機能できていることがわかる。
図29(B)および図30(B)は、ゲート電圧がドレイン電圧よりも常に2V高くなる条件(Vg=Vd+2V)下で、Vdを0Vから−40Vまで変化させた時のId−Vd特性を示している。トランジスタAでは、Vdが−22V付近でIdが極大となり、その後、急激にIdが低下している(図29(B)参照。)。よって、トランジスタAのドレイン耐圧は22V程度であることがわかる。また、トランジスタBでは、Vdが−25V付近でIdが極大となり、その後、急激にIdが低下している(図30(B)参照。)。よって、トランジスタBのドレイン耐圧は25V程度であることがわかる。
また、図31(A)および図31(B)に、トランジスタA、3試料分のゲート耐圧(ソースとゲートの間の絶縁耐圧)を測定したデータを示す。測定は、Vs、Vd、およびVbgを0Vとして行った。図31(A)はVgを0Vから−25Vまで変化させた時のデータであり、図31(B)はVgを0Vから25Vまで変化させた時のデータである。図31(A)ではVgが−21V付近でIdが極大となり、その後、急激にIdが低下している。図31(B)ではVgが21V付近でIdが極大となり、その後、急激にIdが低下している。よって、トランジスタAのゲート耐圧は21V程度であることがわかる。
また、図31(C)に、トランジスタB、3試料分のゲート耐圧を測定したデータを示す。測定は、Vs、Vd、およびVbgを0Vとして行った。図31(C)はVgを0Vから−35Vまで変化させた時のデータである。図31(C)ではVgが−30V付近でIdが極大となり、その後、急激にIdが低下している。よって、トランジスタBのゲート耐圧は30V程度であることがわかる。ゲート絶縁層に酸化アルミニウムを用いることで、ゲート耐圧が高められていることがわかる。
チャネルが形成される半導体層に酸化物半導体を用いることで、チャネル長が0.5μm以下であっても、絶縁耐圧が良好で、オフ電流が少ないトランジスタを提供することができる。よって、信頼性が良好で、消費電力の少ないトランジスタを提供することができる。
100 マイクロマシン
101 基板
102 絶縁層
103 電極
104 電極
105 絶縁層
106 半導体層
107 絶縁層
108 絶縁層
109 絶縁層
110 絶縁層
111 開口
112 電極
113 電極
114 絶縁層
115 開口
116 電極
118 絶縁層
121 電極
122 電極
123 電極
124 ストッパ
125 支柱
126 支持部
131 絶縁層
133 電極
134 トランジスタ
135 開口
136 電極
151 回路
152 配線
153 配線
154 配線
155 配線
156 配線
158 ノード
159 ノード
161 トランジスタ
162 トランジスタ
163 トランジスタ
164 トランジスタ
171 抵抗素子
172 抵抗素子
173 容量素子
174 容量素子
180 構造体
200 表示素子
206 ゲート電極
209 絶縁層
213 電極
214 層
216 絶縁層
217 絶縁層
218 絶縁層
219 絶縁層
242 半導体層
246 電極
255 不純物元素
261 トランジスタ
262 トランジスタ
271 ウェル
281 絶縁層
282 絶縁層
283 絶縁層
300 表示装置
301 光源
302 レンズ
303 スクリーン
311 光
315 アクチュエータ
382 Ec
386 Ec
387 Ec
390 トラップ準位
410 トランジスタ
411 トランジスタ
420 トランジスタ
421 トランジスタ
422 トランジスタ
430 トランジスタ
431 トランジスタ
440 トランジスタ
441 トランジスタ
450 トランジスタ
451 トランジスタ
452 トランジスタ
1300 シャッター
1302 可動遮光層
1304 開口部
1311 アクチュエータ
1315 アクチュエータ
1317 スプリング
1319 構造体
1321 可動電極
1323 構造体
1325 可動電極
1327 構造体
5100 ペレット
5101 イオン
5102 酸化亜鉛層
5103 粒子
5120 基板
5130 ターゲット
5161 領域
7101 筐体
7102 筐体
7103 表示部
7104 表示部
7105 マイク
7106 スピーカ
7107 操作キー
7108 スタイラス
7302 筐体
7304 表示部
7311 操作ボタン
7312 操作ボタン
7313 接続端子
7321 バンド
7322 留め具
7401 本体
7402 光源
7403 表示装置
7405 リフレクタ
7406 リフレクタ
7407 スクリーン
7501 筐体
7502 表示部
7503 操作ボタン
7504 外部接続ポート
7505 スピーカ
7506 マイク
7601 本体
7602 光源
7603 表示装置
7604 光学系
7605 スクリーン
7701 筐体
7702 筐体
7703 表示部
7704 操作キー
7705 レンズ
7706 接続部
107a 電極
107b 電極
108a 絶縁層
108b 絶縁層
242a 半導体層
242b 半導体層
242c 半導体層
244a 電極
244b 電極
247a 開口
247b 開口
383a Ec
383b Ec
383c Ec
5100a ペレット
5100b ペレット
5105a ペレット
5105a1 領域
5105a2 ペレット
5105b ペレット
5105c ペレット
5105d ペレット
5105d1 領域
5105e ペレット

Claims (6)

  1. 第1乃至第4の配線と、第1乃至第4のトランジスタと、第1乃至第3の電極と、を有し、
    前記第1乃至第4のトランジスタの少なくとも一つは、酸化物半導体を有し、
    前記第1のトランジスタのソースまたはドレインの一方は前記第1の配線と電気的に接続され、
    前記第1のトランジスタのソースまたはドレインの他方は第1のノードと電気的に接続され、
    前記第1のトランジスタのゲートは前記第2の配線と電気的に接続され、
    前記第2のトランジスタのソースまたはドレインの一方は前記第2の配線と電気的に接続され、
    前記第2のトランジスタのソースまたはドレインの他方は第2のノードと電気的に接続され、
    前記第2のトランジスタのゲートは前記第2の配線と電気的に接続され、
    前記第3のトランジスタのソースまたはドレインの一方は前記第1のノードと電気的に接続され、
    前記第3のトランジスタのソースまたはドレインの他方は第4の配線と電気的に接続され、
    前記第3のトランジスタのゲートは前記第2のノードと電気的に接続され、
    前記第4のトランジスタのソースまたはドレインの一方は前記第2のノードと電気的に接続され、
    前記第4のトランジスタのソースまたはドレインの他方は第4の配線と電気的に接続され、
    前記第4のトランジスタのゲートは前記第1のノードと電気的に接続され、
    前記第1の電極は前記第1のノードと電気的に接続され、前記第2の電極は前記第2のノードと電気的に接続され、
    前記第3の電極は、前記第1の電極および前記第2の電極に供給された信号に応じて傾く機能を有することを特徴とする表示素子。
  2. 請求項1において、
    前記第1乃至第4のトランジスタの少なくとも一つは、バックゲート電極を有することを特徴とする表示素子。
  3. 請求項1において、
    前記第1の電極および前記第2の電極は固定電極であることを特徴とする表示素子。
  4. 請求項1において、
    前記第3の電極は可動電極であることを特徴とする表示素子。
  5. 請求項1に記載の表示素子と、
    レンズ、またはリフレクタと、を有することを特徴とする表示装置。
  6. 請求項1に記載の表示素子と、
    マイク、スピーカ、またはセンサと、
    を有することを特徴とする電子機器。
JP2016555937A 2014-10-29 2015-10-20 表示装置、または電子機器 Expired - Fee Related JP6586102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019162822A JP6936287B2 (ja) 2014-10-29 2019-09-06 表示装置、または電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014219838 2014-10-29
JP2014219838 2014-10-29
PCT/IB2015/058052 WO2016067154A1 (ja) 2014-10-29 2015-10-20 表示素子、表示装置、または電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019162822A Division JP6936287B2 (ja) 2014-10-29 2019-09-06 表示装置、または電子機器

Publications (2)

Publication Number Publication Date
JPWO2016067154A1 true JPWO2016067154A1 (ja) 2017-09-21
JP6586102B2 JP6586102B2 (ja) 2019-10-02

Family

ID=55856677

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016555937A Expired - Fee Related JP6586102B2 (ja) 2014-10-29 2015-10-20 表示装置、または電子機器
JP2019162822A Active JP6936287B2 (ja) 2014-10-29 2019-09-06 表示装置、または電子機器
JP2021112017A Withdrawn JP2021192096A (ja) 2014-10-29 2021-07-06 表示装置、電子機器

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2019162822A Active JP6936287B2 (ja) 2014-10-29 2019-09-06 表示装置、または電子機器
JP2021112017A Withdrawn JP2021192096A (ja) 2014-10-29 2021-07-06 表示装置、電子機器

Country Status (3)

Country Link
US (1) US10199592B2 (ja)
JP (3) JP6586102B2 (ja)
WO (1) WO2016067154A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102656977B1 (ko) * 2016-05-20 2024-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
JP7195082B2 (ja) * 2017-08-22 2022-12-23 株式会社 大昌電子 静電駆動アクチュエータ組み込みプリント配線板装置およびその製造方法
JP7085352B2 (ja) * 2018-01-15 2022-06-16 株式会社ジャパンディスプレイ 表示装置
US11575013B2 (en) 2018-11-02 2023-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073735A1 (en) * 2003-10-02 2005-04-07 Monroe Michael G. MEMS device and method of forming MEMS device
US6906552B2 (en) * 2001-12-03 2005-06-14 Broadcom Corporation System and method utilizing a one-stage level shift circuit
JP2005309416A (ja) * 2004-03-24 2005-11-04 Fuji Photo Film Co Ltd 光変調素子アレイの駆動方法及び光変調素子アレイ並びに画像形成装置
JP2005354207A (ja) * 2004-06-08 2005-12-22 Nec Electronics Corp レベルシフタ、レベル変換回路及び半導体集積回路
JP2006140884A (ja) * 2004-11-15 2006-06-01 Matsushita Electric Ind Co Ltd レベルシフト回路
JP2006175564A (ja) * 2004-12-24 2006-07-06 Nikon Corp マイクロアクチュエータ装置等のデバイスの製造方法、並びに、光学装置及び光スイッチ装置
JP2007293331A (ja) * 2006-04-06 2007-11-08 Asml Netherlands Bv 非線形バネによる大変形memsミラーを用いる露光装置及びデバイス製造方法
JP2008197668A (ja) * 2005-02-23 2008-08-28 Pixtronix Inc 表示方法および装置
US7804327B2 (en) * 2007-10-12 2010-09-28 Mediatek Inc. Level shifters
JP2012531122A (ja) * 2009-06-19 2012-12-06 クアルコム,インコーポレイテッド キャビティ内の調整可能なmems共振器
JP2014523659A (ja) * 2011-06-01 2014-09-11 ピクストロニクス,インコーポレイテッド Memsディスプレイピクセル制御回路および方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202246B1 (ko) 1989-02-27 1999-06-15 윌리엄 비. 켐플러 디지탈화 비디오 시스템을 위한 장치 및 방법
GB9024978D0 (en) 1990-11-16 1991-01-02 Rank Cintel Ltd Digital mirror spatial light modulator
US5444566A (en) 1994-03-07 1995-08-22 Texas Instruments Incorporated Optimized electronic operation of digital micromirror devices
JPH09318892A (ja) 1996-05-30 1997-12-12 Fuji Photo Film Co Ltd プリンタ及び露光方法
WO2000008625A1 (fr) 1998-08-04 2000-02-17 Seiko Epson Corporation Dispositif electro-optique et dispositif electronique
GB9827945D0 (en) 1998-12-19 1999-02-10 Secr Defence Method of driving a spatial light modulator
JP3590283B2 (ja) 1999-01-13 2004-11-17 日本電信電話株式会社 静電型可動接点素子の製造方法
US6455392B2 (en) 2000-01-21 2002-09-24 Bae Systems Information And Electrical Systems Integration, Inc. Integrated resistor having aligned body and contact and method for forming the same
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US6781742B2 (en) 2000-07-11 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Digital micromirror device and method of driving digital micromirror device
US7129925B2 (en) * 2003-04-24 2006-10-31 Hewlett-Packard Development Company, L.P. Dynamic self-refresh display memory
US7839561B2 (en) * 2007-02-26 2010-11-23 Silicon Quest Kabushiki-Kaisha Micromirror device with a single address electrode
US20050134355A1 (en) * 2003-12-18 2005-06-23 Masato Maede Level shift circuit
US7304782B2 (en) 2004-03-24 2007-12-04 Fujifilm Corporation Driving method of spatial light modulator array, spatial light modulator array, and image forming apparatus
US7205820B1 (en) * 2004-07-08 2007-04-17 Pmc-Sierra, Inc. Systems and methods for translation of signal levels across voltage domains
US8482496B2 (en) * 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
JP4743630B2 (ja) * 2005-10-20 2011-08-10 株式会社リコー 光偏向装置、光偏向装置アレイおよび画像投影表示装置
US8125407B2 (en) * 2006-12-27 2012-02-28 Silicon Quest Kabushiki-Kaisha Deformable micromirror device
US7944600B2 (en) * 2007-05-03 2011-05-17 Silicon Quest Kabushiki-Kaisha Mirror device with an anti-stiction layer
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
CN103197414B (zh) * 2013-03-26 2014-01-08 北京大学 一种基于电镀工艺的静电驱动式微型扭转器件及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906552B2 (en) * 2001-12-03 2005-06-14 Broadcom Corporation System and method utilizing a one-stage level shift circuit
US20050073735A1 (en) * 2003-10-02 2005-04-07 Monroe Michael G. MEMS device and method of forming MEMS device
JP2005309416A (ja) * 2004-03-24 2005-11-04 Fuji Photo Film Co Ltd 光変調素子アレイの駆動方法及び光変調素子アレイ並びに画像形成装置
JP2005354207A (ja) * 2004-06-08 2005-12-22 Nec Electronics Corp レベルシフタ、レベル変換回路及び半導体集積回路
JP2006140884A (ja) * 2004-11-15 2006-06-01 Matsushita Electric Ind Co Ltd レベルシフト回路
JP2006175564A (ja) * 2004-12-24 2006-07-06 Nikon Corp マイクロアクチュエータ装置等のデバイスの製造方法、並びに、光学装置及び光スイッチ装置
JP2008197668A (ja) * 2005-02-23 2008-08-28 Pixtronix Inc 表示方法および装置
JP2007293331A (ja) * 2006-04-06 2007-11-08 Asml Netherlands Bv 非線形バネによる大変形memsミラーを用いる露光装置及びデバイス製造方法
US7804327B2 (en) * 2007-10-12 2010-09-28 Mediatek Inc. Level shifters
JP2012531122A (ja) * 2009-06-19 2012-12-06 クアルコム,インコーポレイテッド キャビティ内の調整可能なmems共振器
JP2014523659A (ja) * 2011-06-01 2014-09-11 ピクストロニクス,インコーポレイテッド Memsディスプレイピクセル制御回路および方法

Also Published As

Publication number Publication date
US20170309856A1 (en) 2017-10-26
JP6936287B2 (ja) 2021-09-15
WO2016067154A1 (ja) 2016-05-06
JP2021192096A (ja) 2021-12-16
JP2019211794A (ja) 2019-12-12
US10199592B2 (en) 2019-02-05
JP6586102B2 (ja) 2019-10-02

Similar Documents

Publication Publication Date Title
KR102468901B1 (ko) 반도체 장치
JP6936287B2 (ja) 表示装置、または電子機器
JP7288929B2 (ja) 半導体装置
JP6347704B2 (ja) 半導体装置
KR102203921B1 (ko) 반도체 장치의 제작 방법
KR102546516B1 (ko) 반도체 장치의 제작 방법
JP2023038278A (ja) トランジスタ
TWI641112B (zh) 半導體裝置
KR102669385B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
JP2024040150A (ja) 半導体装置
JP6541333B2 (ja) 半導体装置
KR20230010833A (ko) 표시 장치
TW202403403A (zh) 半導體裝置
KR20200051070A (ko) 표시 장치 및 그 제조방법
TW201635518A (zh) 半導體裝置以及包括該半導體裝置的顯示裝置
TW201501315A (zh) 半導體裝置
JP2022140509A (ja) 液晶表示装置
JP2016027388A (ja) 表示装置及び電子機器
US20190067487A1 (en) Semiconductor device, manufacturing method thereof, and electronic device
JP2015228368A (ja) 表示装置および発光装置、並びに電子機器
US11575013B2 (en) Semiconductor device and electronic device
KR20240090743A (ko) 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190906

R150 Certificate of patent or registration of utility model

Ref document number: 6586102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees