<第1の実施形態>
本発明に係る光送信器の第1の実施形態について、図1〜図12を参照して説明すれば、以下のとおりである。
なお、本実施形態に係る光送信器は、SAS(Serial Attached SCSI)に従うシリアル通信を行うアクティブ光ケーブルのコネクタとしての利用を想定したものである。このため、本実施形態に係る光送信器には、リンクアップシーケンスにおいて、データ信号としてOOB(Out Of Band)信号が入力される。OOB信号は、3値の電圧信号であり、DATA区間とIDLE区間とを含む。OOB信号の値は、DATA区間においてハイレベルとローレベルとを交互に取り、IDLE区間において中間レベル(ハイレベルよりも小さく、かつ、ローレベルよりも大きい値)を取り続ける。また、本実施形態に係る光送信器が備えている発光素子は、VCSEL(Vertical Cavity Emitting Laser)である。このため、本実施形態に係る光送信器は、アノード端子を介してVCSELに流入する駆動電流の大きさを制御することによって、データ信号を光信号に変換する。なお、本実施形態は、VCSELに限らず、流入する駆動電流の大きさを変化させることによって発光量を制御することが可能な発光素子全般に適用することができる。
〔光送信器の構成〕
本実施形態に係る光送信器1の構成について、図1を参照して説明する。図1は、光送信器1の構成を示すブロック図である。
光送信器1は、図1に示すように、IDLE検出回路11と、スケルチ回路12と、変調ドライバ13と、補助ドライバ14と、バイアス電流源15と、補償電流源16と、VCSEL17とを備えている。
なお、図1においては、IDLE検出回路11、スケルチ回路12、変調ドライバ13、補助ドライバ14、バイアス電流源15、及び補償電流源16を単一の集積回路(同図における「TX−IC」)上に実装する構成を例示しているが、本発明は、これに限定されない。すなわち、IDLE検出回路11、スケルチ回路12、変調ドライバ13、補助ドライバ14、バイアス電流源15、及び補償電流源16を個別に実装したディスクリート回路により光送信器1を実現しても構わない。
以下、IDLE検出回路11、スケルチ回路12、変調ドライバ13、補助ドライバ14、バイアス電流源15、及び補償電流源16の各々について、その機能を説明する。
IDLE検出回路11は、データ信号を参照してIDLE区間を検出する。ここで、IDLE検出回路11が検出するIDLE区間は、データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている区間(時間帯)である。また、IDLE検出回路11は、IDLE区間を示すIDLE検出信号を生成する。ここで、IDLE検出回路11が生成するIDLE検出信号は、IDLE区間内で値がハイレベルとなり、IDLE区間外(DATA区間内)で値がローレベルとなる電圧信号である。例えば、データ信号の波形(入力電圧v1の時間変化)が図2の(a)のようである場合、IDLE検出信号の波形(出力電圧v2の時間変化)は図2の(b)のようになる。IDLE検出回路11にて生成されたIDLE検出信号は、スケルチ回路12及び補助ドライバ14に入力される。なお、IDLE検出回路11の構成例については、参照する図面を代えて後述する。
スケルチ回路12は、IDLE検出信号を参照してIDLE区間を特定する。また、スケルチ回路12は、IDLE区間において、データ信号の値をローレベルに補正する。すなわち、スケルチ回路12は、IDLE区間内では、補正前のデータ信号の値に依らずに、ローレベルを補正後のデータ信号の値として出力し、IDLE区間外(DATA区間内)では、補正前のデータ信号の値を補正後のデータ信号の値として出力する。例えば、データ信号の波形(入力電圧v1の時間変化)が図2の(a)のようであり、IDLE検出信号の波形が図2の(b)のようである場合、スケルチ回路12にて補正されたデータ信号の波形(出力電圧v3の時間変化)は図2の(c)のようになる。スケルチ回路12にて補正されたデータ信号は、変調ドライバ13に入力される。スケルチ回路12にて補正されたデータ信号のことを、以下、「補正後データ信号」と記載する。
変調ドライバ13は、補正後データ信号の値に応じた大きさの変調電流i1を吸い込む。より具体的には、(1)補正後データ信号の値がローレベルであれば、予め定められた大きさ(IM[A])の変調電流i1を吸い込み、(2)補正後データ信号の値がハイレベルであれば、変調電流i1の吸い込みを休止する。例えば、補正後データ信号の波形が図2の(c)のようになる場合、変調電流i1の大きさの時間変化は、図3の(a)のようになる。なお、変調ドライバ13の構成例については、参照する図面を代えて後述する。
補助ドライバ14は、IDLE検出信号を参照してIDLE区間を特定する。また、補助ドライバ14は、IDLE区間において予め定められた大きさ(IS[A])の補助電流i2を吸い込む。IDLE区間で補助ドライバ14が吸い込む補助電流i2の大きさISは、IM+IS>IBを満たすように、IS=IB−IM+αに設定されている。ここで、(1)IMは、IDLE区間で変調ドライバ13が引き込む変調電流i1の大きさであり、(2)IBは、バイアス電流源15が出力するバイアス電流i3の大きさであり、(3)αは、正の定数である。例えば、IDLE検出信号の波形が図2の(b)のようである場合、補助電流i2の大きさの時間変化は、図3の(b)のようになる。なお、補助ドライバ14の構成例については、参照する図面を代えて後述する。
バイアス電流源15は、予め定められた大きさ(IB[A])のバイアス電流i3を吐き出す。バイアス電流i3の大きさの時間変化は、図3の(c)のようになる。なお、バイアス電流源15は、例えば、図1に示すように、一端が電源(電圧VDD)に接続され、他端が出力端子OUTに接続された直流電流源によって構成することができる。バイアス電流源15の他の構成例については、参照する図面を代えて後述する。
補償電流源16は、補助電流i2の大きさに変調電流i1の大きさ(IDLE区間ではIM[A])を加えた和がバイアス電流i3の大きさを上回ったときに、バイアス電流i3の不足を補う補償電流i4を吐き出す。IDLE区間で補償電流源16が吐き出す補償電流i4の大きさは、IM+IS−IB=α[A]となる。例えば、変調電流i1、補助電流i2、バイアス電流i3の大きさの時間変化が図3の(a)、(b)、(c)のようである場合、補償電流i4の大きさの時間変化は図3の(d)のようになる。なお、補償電流源16は、例えば、図1に示すように、アノード端子がクランプ電源(電圧Vcramp)に接続され、カソード端子が出力端子OUTに接続されたダイオード(ダイオードクランプ)によって構成することができる。補償電流源16の他の構成例については、参照する図面を代えて後述する。
本実施形態に係る光送信器1において、変調ドライバ13、補助ドライバ14,バイアス電流源15、補償電流源16、及びVCSEL17は、バイアス電流i3と補償電流i4との和から変調電流i1を減じ、更に、補助電流i2を減じた駆動電流i5=(i3+i4)−i1−i2がVCSEL17に流入するように接続されている。したがって、変調電流i1、補助電流i2、バイアス電流i3、補償電流i4の大きさの時間変化が図3の(a)、(b)、(c)、(d)のようである場合、VCSEL17に流入する駆動電流i5の大きさの時間変化は図3の(e)のようになる。
本実施形態に係る光送信器1によれば、図3の(e)に示すように、IDLE区間においてVCSEL17に流入する駆動電流i5の大きさを0[A]にすることができる。すなわち、IDLE区間においてVCSEL17を消灯することができる。しかも、本実施形態に係る光送信器1においては、IDLE区間においてVCSEL17に流入する駆動電流i5の大きさを0[A]にする制御を、補助ドライバ14を用いて実現している。このため、IDLE区間の始点/終点からVCSEL17の消灯/点灯までの遅延時間を、変調ドライバ13及びバイアス電流源15への電力供給を停止/再開することによりVCSEL17を消灯/点灯する場合と比べて短くすることができる。例えば、図6〜図8に示すように補助ドライバ14を構成した場合、IDLE区間の始点/終点からVCSEL17の消灯/点灯までの遅延時間は、5n秒以下になる。これは、変調ドライバ13及びバイアス電流源15への電力供給を停止/再開することによりVCSEL17を消灯/点灯する場合の遅延時間(30n秒以上)の1/6以下である。
なお、本実施形態においては、IDLE区間においてVCSEL17に流入する駆動電流i5の大きさを0[A]にする構成を採用しているが、本発明は、これに限定されるものではない。すなわち、IDLE区間においてVCSEL17に流入する駆動電流i5の大きさをVCSEL17の閾値電流(発振開始電流)以下にする構成を採用してもよい。この場合でも、IDLE区間においてVCSEL17を消灯する(微発光状態にする態様を含む)ことができる。
また、本実施形態に係る光送信器1によれば、IDLE区間においてVCSEL17を確実に消灯することができる。なぜなら、IDLE区間で補助ドライバ14が吸い込む補助電流i2の大きさISを、IM+IS>IBを満たすように設定しているからである。しかも、本実施形態に係る光送信器1によれば、IDLE区間において変調電流i1の大きさIMと補助電流の大きさISとの和がバイアス電流i3の大きさを上回っても、出力端子OUTの電圧降下が生じて変調ドライバ13及び補助ドライバ14の動作に支障を来す懸念がない。なぜなら、変調電流i1の大きさIMと補助電流i2の大きさISとの和がバイアス電流i3の大きさIBを上回ったときに、補償電流源16から吐き出される補償電流i4によってバイアス電流i3の不足が補われるからである。
なお、本実施形態においては、IDLE区間で補助ドライバ14が吸い込む補助電流i2の大きさISをIM+IS>IBを満たすように設定する構成を採用しているが、本発明は、これに限定されるものではない。すなわち、IDLE区間で補助ドライバ14が吸い込む補助電流i2の大きさISをIM+IS=IBを満たすように設定する構成を採用してもよい。この場合でも、IDLE区間においてVCSEL17に流入する駆動電流i5の大きさを0[A]にすることができる。また、この場合には、IDLE区間におけるバイアス電流i3の不足が生じないので、補償電流源16を省略することができる。
〔IDLE検出回路の構成例〕
上述したIDLE検出回路11の構成例について、図4〜図5を参照して説明する。図4は、IDLE検出回路11の構成例を示す回路図である。図5は、図4に示すIDLE検出回路11の各部における電圧信号の波形図である。
上述したとおり、IDLE検出回路11は、データ信号の値がハイレベルとローレベルとの間の予め定められたレンジに含まれている区間を検出する機能を有する。図4に示すIDLE検出回路11は、第1のコンパレータComp1と、第2のコンパレータComp2と、ANDゲートAND1と、ローパスフィルタLPF1とにより、このような機能を実現する。
第1のコンパレータComp1の非反転入力端子には、データ信号が正相で入力され、第1のコンパレータComp1の反転入力端子には、基準電圧V0が入力される。第1のコンパレータComp1は、正相のデータ信号の値と基準電圧V0とを比較し、比較結果を示す電圧信号を生成する。ここで、基準電圧V0は、上記レンジの下限値に設定されている。正相のデータ信号の波形は、図5の(a)のようになり、第1のコンパレータComp1で生成された電圧信号の波形は、図5の(b)のようになる。第1のコンパレータComp1で生成された電圧信号は、ANDゲートAND1に入力される。
第2のコンパレータComp2の非反転入力端子には、データ信号が逆相で入力され、第2のコンパレータComp2の反転入力端子には、基準電圧V0が入力される。第2のコンパレータComp2は、逆相のデータ信号の値と基準電圧V0とを比較し、比較結果を示す電圧信号を生成する。逆相のデータ信号の波形は、図5の(c)のようになり、第2のコンパレータComp2で生成された電圧信号の波形は、図5の(d)のようになる。第2のコンパレータComp2で生成された電圧信号は、ANDゲートAND1に入力される。
ANDゲートAND1は、第1のコンパレータComp1で生成された電圧信号と第2のコンパレータComp2で生成された電圧信号とを参照し、第1のコンパレータComp1での比較結果と第2のコンパレータComp2での比較結果との論理積を示す電圧信号を生成する。ANDゲートAND1で生成された電圧信号の波形は、図5の(e)のようになる。ANDゲートAND1で生成された電圧信号は、ローパスフィルタLPF1に入力される。
ローパスフィルタLPF1は、ANDゲートAND1で生成された電圧信号を平滑化する。すなわち、ANDゲートAND1で生成された電圧信号に含まれる、論理切り替え時のノイズを除去する。ローパスフィルタLPF1で平滑化された電圧信号の波形は、図5の(f)のようになる。すなわち、ローパスフィルタLPF1で平滑化された電圧信号は、IDLE区間内(DATA区間外)で値がハイレベルとなり、IDLE区間外で値がローレベルとなる電圧信号となる。ローパスフィルタLPF1で平滑化された電圧信号は、IDLE検出信号として外部(スケルチ回路12及び補助ドライバ14)に出力される。
なお、スケルチ回路12及び補助ドライバ14は、IDLE区間内でハイレベルとなるIDLE検出信号を参照して動作するように構成することも、IDLE区間外でハイレベルとなるIDLE検出信号を参照して動作するように構成することもできる。後者のIDLE検出信号を参照して動作するようにスケルチ回路12及び補助ドライバ14を構成する場合には、例えば、以下の構成を採用すればよい。すなわち、IDLE検出回路11から出力されたIDLE検出信号を、反転アンプを介してスケルチ回路12及び補助ドライバ14に入力する構成を採用すればよい。
上記の構成を採用することによって、光送信器1に入力されたデータ信号のIDLE区間を正確に特定すること、及び、特定したIDLE区間の始点及び終点にエッジを有するIDLE検出信号を高速に生成することが可能なIDLE検出回路11を実現することができる。
なお、ここでは、ANDゲートAND1の後段にローパスフィルタLPF1を設ける構成を採用しているが、IDLE検出回路11の構成は、これに限定されない。すなわち、ANDゲートAND1の動作周波数が遅く、ANDゲートAND1で生成される電圧信号に論理切り替え時のスパイクノイズが含まれない場合には、ANDゲートAND1を省略しても構わない(後述する第1の変形例を参照されたい)。また、ここでは、正相のデータ信号及び逆相のデータ信号の各々を単一の基準電圧V0と比較する構成を採用しているが、IDLE検出回路11の構成は、これに限定されない。すなわち、2つの基準電圧源の使用が許される場合には、正相又は逆相のデータ信号を2つの基準電圧V0a,V0bの各々と比較する構成を採用しても構わない(後述する第2の変形例及び第3の変形例を参照されたい)。これらの変形例については、参照する図面を代えて後述する。
なお、IDLE検出回路11は、例えば特許文献5に記載の信号検出回路のように、ピークホールド回路により実現することも可能である。具体的には、特許文献5に記載の比較器における基準電圧を、データ信号の中間レベルより大きく、かつ、データ信号のハイレベルより小さい値に設定すればよい。ただし、この場合、DATA区間において同一の値が連続するビットパターンをIDLE区間として誤検出しないように、ピークホールド回路の放電時定数を十分に長く設定することが必要になる。その結果、IDLE検出回路11の応答速度が低下し、SAS2.0やPCIe3.0などの規格で求められる応答速度を達成することが困難になる。
〔変調ドライバ及び補助ドライバの構成例〕
上述した変調ドライバ13及び補助ドライバ14の構成例について、図6〜図8を参照して説明する。
図6は、変調ドライバ13及び補助ドライバ14の第1の構成例を示す回路図である。
変調ドライバ13は、図6に示すように、一対のトランジスタ(npnトランジスタ)Tr1,Tr2と、直流電流源DC1とにより構成することができる。トランジスタTr1は、コレクタ端子が出力点OUTに接続され、ベース端子が入力点IN1_Nに接続され、エミッタ端子がトランジスタTr2のエミッタ端子に接続される。一方、トランジスタTr2は、コレクタ端子が電源(電源電圧VDD)に接続され、ベース端子が入力点IN1_Pに接続され、エミッタ端子がトランジスタTr1のエミッタ端子に接続される。トランジスタTr1のエミッタ端子とトランジスタTr2のエミッタ端子との中間点は、直流電流源DC1を介して接地される。直流電流源DC1の電流値は、外部からの設定が可能である。
変調ドライバ13の入力点IN1_Pには、データ信号が正相で入力され、変調ドライバ13の入力点IN1_Nには、データ信号が逆相で入力される。変調ドライバ13は、データ信号の値がローレベルであれば、予め定められた大きさ(IM[A])の変調電流i1を出力点OUTから吸い込み、(2)データ信号の値がハイレベルであれば、出力点OUTからの変調電流i1の吸い込みを休止する。
補助ドライバ14は、図6に示すように、一対のトランジスタ(npnトランジスタ)Tr3,Tr4と、直流電流源DC2とにより構成することができる。補助ドライバ14の構成は、変調ドライバ13の構成と同様なので、ここではその説明を割愛する。
補助ドライバ14の入力点IN2_Pには、IDLE検出信号が逆相で入力され、補助ドライバ14の入力点IN2_Nには、IDLE検出信号が正相で入力される。このとき、補助ドライバ14は、(1)IDLE検出信号の値がハイレベルであれば、予め定められた大きさ(IS[A])の補助電流i2を出力点OUTから吸い込み、(2)IDLE検出信号の値がローレベルであれば、出力点OUTからの変調電流i1の吸い込みを休止する。
なお、本構成例においては、変調ドライバ13及び補助ドライバ14を構成するトランジスタTr1〜Tr4としてnpnトランジスタを用いているが、本発明はこれに限定されない。すなわち、変調ドライバ13及び補助ドライバ14を構成するトランジスタTr1〜Tr4としてNMOSトランジスタを用いてもよい。
図7は、変調ドライバ13及び補助ドライバ14の第2の構成例を示す回路図である。
図7に示す変調ドライバ13は、図6に示す変調ドライバ13をメインドライバとして、その前段に、データ信号を増幅するプリドライバを付加したものである。メインドライバは、プリドライバにより増幅されたデータ信号を電流信号に変換する。
差動増幅回路は、データ信号を差動増幅するための回路であり、1対の抵抗R1,R2と、1対のトランジスタ(npnトランジスタ)Tr9,Tr10と、直流電流源DC7とにより構成されている。トランジスタTr9は、コレクタ端子が抵抗R1を介して電源(電圧VDD)に接続され、ベース端子が入力点IN1_Nに接続され、エミッタ端子がトランジスタTr10のエミッタ端子に接続される。一方、トランジスタTr10は、コレクタ端子が抵抗R2を介して電源(電圧VDD)に接続され、ベース端子が入力点IN1_Pに接続され、エミッタ端子がトランジスタTr9のエミッタ端子に接続される。トランジスタTr9のエミッタ端子とトランジスタTr10のエミッタ端子との中間点は、直流電流源DC7を介して接地される。
エミッタフォロワ回路は、プリドライバの出力インピーダンスをメインドライバの入力インピーダンスよりも低くするための回路であり、1対のトランジスタ(npnトランジスタ)Tr5,Tr6と、1対の直流電流源DC3,DC4とにより構成されている。トランジスタTr5は、コレクタ端子が電源(電圧VDD)に接続され、ベース端子が差動増幅回路の一方の出力点(トランジスタTr9のコレクタ端子)に接続され、エミッタ端子が直流電流源DC3を介して接地されている。このトランジスタTr5のエミッタ電圧が、正相のデータ信号として、メインドライバを構成するトランジスタTr2のベース端子に入力される。一方、トランジスタTr6は、コレクタ端子が電源(電圧VDD)に接続され、ベース端子が差動増幅回路の他方の出力点(トランジスタTr10のコレクタ端子)に接続され、エミッタ端子が直流電流源DC4を介して接地されている。このトランジスタTr6のエミッタ電圧が、逆相のデータ信号として、メインドライバを構成するトランジスタTr1のベース端子に入力される。
図7に示す補助ドライバ14は、図6に示す補助ドライバ14をメインドライバとして、その前段に、IDLE検出信号を増幅するプリドライバを付加したものである。メインドライバは、プリドライバにより増幅されたIDLE検出信号を電流信号に変換する。補助ドライバ14に付加されたプリドライバの構成は、変調ドライバ13に付加されたプリドライバの構成と同様なので、ここではその説明を割愛する。
なお、本構成例においては、変調ドライバ13及び補助ドライバ14を構成するトランジスタTr1〜Tr12としてnpnトランジスタを用いているが、本発明はこれに限定されない。すなわち、変調ドライバ13及び補助ドライバ14を構成するTr1〜Tr12としてNMOSトランジスタを用いてもよい。
図8は、変調ドライバ13及び補助ドライバ14の第3の構成例を示す回路図である。
図8に示す変調ドライバ13は、図7に示す変調ドライバ13に、プリドライバの出力電圧を安定化させる安定化回路X1を付加したものである。
安定化回路X1は、トランジスタ(PMOSトランジスタ)M1と、プリドライバの出力電圧に応じてトランジスタM1における電圧降下量を制御する電圧降下量制御回路とを備えている。
トランジスタM1のソース端子は、電源(電圧VDD)に接続され、トランジスタM1のドレイン端子は、プリドライバの差動増幅回路を構成するトランジスタTr9,Tr10のコレクタ端子に抵抗R1,R2を介して接続されている。トランジスタM1は、電圧降下量可変な電圧降下器として機能する。
電圧降下量制御回路は、抵抗値が同じ1対の抵抗R1,R2と、オペアンプOP1とにより構成されている。抵抗R1,R2は、プリドライバのエミッタフォロワ回路を構成するトランジスタTr5,Tr6のエミッタ端子の間に直列に接続されている。また、抵抗R1,R2の中間点の電圧は、トランジスタTr5,Tr6のエミッタ電圧の平均値(以下、「平均エミッタ電圧」と記載)に一致する。オペアンプOP1の非反転入力端子は、抵抗R1,R2の中間点に接続されており、オペアンプOP1の非反転入力端子には、トランジスタTr5,Tr6の平均エミッタ電圧が入力される。一方、オペアンプOP1の反転入力端子には、予め定められた基準電圧V1が入力される。オペアンプOP1の出力端子は、トランジスタM1のゲート端子に接続されている。
プリドライバの出力電圧、すなわち、トランジスタTr5,Tr6の平均エミッタ電圧が基準電圧V1を上回ると、安定化回路X1は、以下のように動作する。すなわち、オペアンプOP1の出力電圧が上昇し、その結果、トランジスタM1のゲート電圧が上昇する。そうすると、トランジスタM1のソース−ドレイン間抵抗が大きくなり、その結果、トランジスタM1における電圧降下量が大きくなる。これにより、プリドライバに印加される電圧が小さくなり、その結果、プリドライバの出力電圧が低下する。この動作は、トランジスタTr5,Tr6の平均エミッタ電圧が基準電圧V1と一致するまで続く。
逆に、プリドライバの出力電圧、すなわち、トランジスタTr5,Tr6の平均エミッタ電圧が基準電圧V1を下回ると、安定化回路X1は、以下のように動作する。すなわち、オペアンプOP1の出力電圧が低下し、その結果、トランジスタM1のゲート電圧が上昇する。そうすると、トランジスタM1のソース−ドレイン間抵抗が小さくなり、その結果、トランジスタM1における電圧降下量が小さくなる。これにより、プリドライバに印加される電圧が大きくなり、その結果、プリドライバの出力電圧が上昇する。この動作は、トランジスタTr5,Tr6の平均エミッタ電圧が基準電圧V1と一致するまで続く。
プリドライバの電源電圧の変動に応じてプリドライバの出力電圧が変動する場合、メインドライバを構成する各素子の動作条件が破たんすることを防ぐために、プリドライバの電源電圧の変動範囲に厳しい条件を課す必要がある。安定化回路X1を付加すれば、プリドライバの電源電圧の変動に応じてプリドライバの出力電圧が変動しなくなるので、プリドライバの電源電圧の変動範囲に厳しい条件を課す必要がなくなる。
図8に示す補助ドライバ14は、図7に示す補助ドライバ14に、プリドライバの出力電圧を安定化させる安定化回路X2を付加したものである。補助ドライバ14に付加された安定化回路X2の構成は、変調ドライバ13に付加された安定化回路X1の構成と同様なので、ここではその説明を割愛する。
なお、本構成例においては、安定化回路X1,X2を構成するトランジスタM1,M2としてPMOSトランジスタを用いているが、本発明はこれに限定されない。すなわち、安定化回路X1,X2を構成するトランジスタとしてpnpトランジスタを用いてもよい。
〔バイアス電流源の構成例〕
上述したバイアス電流源15の構成例について、図9〜図10を参照して説明する。
図9は、バイアス電流源15の第1の構成例を示す回路図である。
バイアス電流源15は、図9に示すように、1対のトランジスタ(PMOSトランジスタ)M3,M4と、直流電流源DC9とにより構成することができる。
トランジスタM3のソース端子は、電源(電圧VDD)に接続されている。トランジスタM4のソース端子は、電源(電圧VDD)に接続され、トランジスタM4のドレイン端子は、トランジスタM4のゲート端子に接続されると共に、トランジスタM3のゲート端子に接続されている。すなわち、トランジスタM3,M4は、トランジスタM4のドレイン端子を入力点とし、トランジスタM3のドレイン端子を出力点とするカレントミラー回路を構成する。
トランジスタM3,M4のサイズは、このカレントミラー回路の出力点から流出する電流i3の大きさが、このカレントミラー回路の入力点から流出する電流i3’の大きさのN倍となるように設定されている。したがって、このカレントミラー回路の入力点にIB/N[A]の電流i3’を流す直流電流源DC9を接続すれば、このカレントミラー回路の出力点からIB[A]の電流i3を取り出すことができる。
なお、本構成例においては、バイアス電流源15を構成するトランジスタM3,M4としてPMOSトランジスタを用いているが、本発明はこれに限定されない。すなわち、バイアス電流源15を構成するトランジスタM3,M4としてpnpトランジスタを用いてもよい。ただし、トランジスタM3,M4の種類は一致させる。すなわち、トランジスタM3としてPMOSトランジスタを用いるときは、トランジスタM4としてPMOSトランジスタを用い、トランジスタM3としてpnpトランジスタを用いるときには、トランジスタM4としてpnpトランジスタを用いる。
図10は、バイアス電流源15の第2の構成例を示す回路図である。
バイアス電流源15は、図10に示すように、オペアンプOP3と、トランジスタ(PMOSトランジスタ)M5と、1対の抵抗R5,R6と、直流電流源DC10とにより構成することができる。
オペアンプOP3の非反転入力端子は、抵抗R6を介して電源(電圧VDD)に接続されている。また、オペアンプOP3の反転入力端子は、R5を介して電源(電圧VDD)に接続されると共に、トランジスタM5のソース端子に接続されている。また、オペアンプOP3の出力端子は、トランジスタM5のゲート端子に接続されている。すなわち、オペアンプOP3、トランジスタM5、及び抵抗R5,R6は、オペアンプOP3の非反転入力端子を入力点とし、トランジスタM5のドレイン端子を出力点とするカレントミラー回路を構成する。
抵抗R5,R6の抵抗値は、このカレントミラー回路の出力点から流出する電流i3の大きさが、このカレントミラー回路の入力点から流出する電流i3’の大きさのN倍となるように設定されている。すなわち、抵抗R5,R6の抵抗値は、R5:R6=1:Nとなるように設定されている。したがって、このカレントミラー回路の入力点にIB/N[A]の電流i3’を流す直流電流源DC10を接続すれば、このカレントミラー回路の出力点からIB[A]の電流を取り出すことができる。
なお、本構成例においては、バイアス電流源15を構成するトランジスタM5としてPMOSトランジスタを用いているが、本発明はこれに限定されない。すなわち、バイアス電流源15を構成するトランジスタM5としてpnpトランジスタを用いてもよい。
また、光送信器1は、(1)図9のように構成されたバイアス電流源15のみを備えていてもよいし、(2)図10のように構成されたバイアス電流源15のみを備えていてもよいし、(3)図9のように構成されたバイアス電流源15と図10のように構成されたバイアス電流源15との両方を備え、何れのバイアス電流源15を使用するかを切り替え可能に構成されていてもよい。SAS2.0で定められたOOB信号等の間欠信号の送信には、図9のように構成されたバイアス電流源15の使用が適している。図9のように構成されたバイアス電流源15は、電源(電圧VDD)の変動に対して電流比が変動しやすい傾向を有する反面、VCSELのバイアス電圧の急激な変動に強く、IDLE区間からDATA区間への遷移に対して応答時間が短いからである。一方、InfiniBand規格等において定められた連続信号の送信には、図10のように構成されたバイアス電流源15の使用が適している。図10のように構成されたバイアス電流源15は、電源(電圧VDD)の変動に対して電流比が変動しにくい傾向を有する反面、VCSELのバイアス電圧の急激な変動に対しては弱く、IDLE区間からDATA区間への遷移に対する応答時間が長いからである。したがって、使用するバイアス電流源を送信するデータ信号のタイプに適した方に切り替える構成を採用すれば、間欠信号の送信にも連続信号の送信にも適した光送信器1を実現することができる。
〔補償電流源の構成例〕
上述した補償電流源16の構成例について、図11〜図12を参照して説明する。
図11は、補償電流源16の第1の構成例を示す回路図である。
補償電流源16は、図11に示すように、トランジスタ(npnトランジスタ)Tr13により構成することができる。
トランジスタTr13のコレクタ端子は、電源(電圧VDD)に接続され、トランジスタTr13のベース端子は、クランプ電源(電圧Vcramp)に接続されている。
この補償電流源16は、Vth=Vcramp−VBE(トランジスタTr13のベース−エミッタ間電圧)を閾値電圧として、トランジスタTr13のエミッタ電圧が閾値電圧Vthを下回ったときに、補償電流i4を出力する。
なお、本構成例においては、補償電流源16を構成するトランジスタTr13としてPnpnトランジスタを用いているが、本発明はこれに限定されない。すなわち、補償電流源16を構成するトランジスタTr13としてNMOSトランジスタを用いてもよい。
図12は、補償電流源16の第2の構成を示す回路図である。
図12に示す補償電流源16は、図11に示す補償電流源16にオペアンプOP4を追加したものである。
オペアンプOP4は、ボルテージフォロワ回路を構成するよう、非反転入力端子と出力端子とが直結されている。オペアンプOP4の反転入力端子は、クランプ電源(電圧Vcramp)に接続され、オペアンプOP4の出力端子は、トランジスタTr13のベース端子に接続されている。
この補償電流源16も、Vth=Vcramp−VBE(トランジスタTr13のベース−エミッタ間電圧)を閾値電圧として、トランジスタTr13のエミッタ電圧が閾値電圧Vthを下回ったときに、補償電流i4を出力する。
〔IDLE検出回路の第1の変形例〕
図4に示すIDLE検出回路11の第1の変形例について、図25を参照して説明する。図25は、本変形例に係るIDLE検出回路61aの構成を示す回路図である。
図25に示すように、本変形例に係るIDLE検出回路61aは、図4に示すIDLE検出回路11と同様、第1のコンパレータComp1、第2のコンパレータComp2、及びANDゲートAND1を備えている。ただし、ANDゲートAND1の動作周波数は、生成される電圧信号に論理切り替え時のスパイクノイズが含まれない程度に十分に低く(例えば、コンパレータComp1,Comp2の動作周波数の1/10以下)に設定されている。このため、IDLE検出回路61aにおいては、論理切り替え時のスパイクノイズを除去するためのローパスフィルタLPF1が省略されている。
図4に示すIDLE検出回路11及び図25に示すIDLE検出回路61aは、正相のデータ信号の値及び逆相のデータ信号の値の各々を単一の基準電圧V0と比較することによって、データ信号の値が下限値V0以上かつ上限値2×Vcom−V0以下となるレンジに含まれている区間を、IDLE区間として検出する(Vcomは、データ信号のコモン電圧を表す)。この方法によれば、データ信号の中間レベルとデータ信号のコモン電圧との間の差が十分に小さい場合、IDLE区間を確実に検出することができる。なお、この方法は、当該レンジの下限値及び上限値を独立に設定することができないことの代償として、基準電圧源を1つで済ますことができるという共通の利点を有する。特に、図25に示すIDLE検出回路61aは、ローパスフィルタLPF1が省略されているため、図4に示すIDLE検出回路11aよりも回路構成を簡素化することができるという更なる利点を持つ。
〔IDLE検出回路の第2の変形例〕
図4に示すIDLE検出回路61の第2の変形例について、図26及び図27を参照して説明する。図26は、本変形例に係るIDLE検出回路61bの構成を示す回路図である。図27は、本変形例に係るIDLE検出回路61bの各部における電圧信号の波形図である。
図26に示すように、本変形例に係るIDLE検出回路61bは、IDLE検出回路11と同様に、第1のコンパレータComp1、第2のコンパレータComp2、ANDゲートAND1、及びローパスフィルタLPF1を備えている。ただし、本変形例に係るIDLE検出回路61bは、IDLE検出回路11と以下の2点で相違する。ひとつ目の相違点は、第1のコンパレータComp1の非反転入力端子及び第2のコンパレータComp2の反転入力端子の各々に、データ信号が同相で(本変形例では正相で)入力される点である。すなわち、2つのコンパレータComp1,Comp2の各々には、図27の(a)に図示する波形を有する正相のデータ信号が入力される。ふたつ目の相違点は、第1のコンパレータComp1の反転入力端子及び第2のコンパレータComp2の非反転入力端子の各々に、互いに異なる基準電圧V0a及び基準電圧V0bが入力される点である。
すなわち、第1のコンパレータComp1の非反転入力端子には、データ信号が正相で入力され、第1のコンパレータComp1の反転入力端子には、基準電圧V0aが入力される。第1のコンパレータComp1は、正相のデータ信号の値と基準電圧V0aとを比較し、比較結果を示す電圧信号を生成する。ここで、基準電圧V0aは、データ信号の値がハイレベルとローレベルとの間の予め定められたレンジの下限値に設定されている。正相のデータ信号の波形は、図27の(b)のようになり、第1のコンパレータComp1で生成された電圧信号の波形は、図27の(c)のようになる。第1のコンパレータComp1で生成された電圧信号は、ANDゲートAND1に入力される。
第2のコンパレータComp2の反転入力端子には、データ信号が正相で入力され、第2のコンパレータComp2の非反転入力端子には、基準電圧V0bが入力される。第2のコンパレータComp2は、正相のデータ信号の値と基準電圧V0bとを比較し、比較結果を示す電圧信号を生成する。ここで、基準電圧V0bは、上記レンジの上限値に設定されている。正相のデータ信号の波形は、図27の(d)のようになり、第2のコンパレータComp2で生成された電圧信号の波形は、図27の(e)のようになる。第2のコンパレータComp2で生成された電圧信号は、ANDゲートAND1に入力される。
ANDゲートAND1は、第1のコンパレータComp1で生成された電圧信号と第2のコンパレータComp2で生成された電圧信号とを参照し、第1のコンパレータComp1での比較結果と第2のコンパレータComp2での比較結果との論理積を示す電圧信号を生成する。ANDゲートAND1で生成された電圧信号の波形は、図27の(f)のようになる。ANDゲートAND1で生成された電圧信号は、ローパスフィルタLPF1に入力される。
ローパスフィルタLPF1は、ANDゲートAND1で生成された電圧信号を平滑化する。すなわち、ANDゲートAND1で生成された電圧信号に含まれる、論理切り替え時のノイズを除去する。ローパスフィルタLPF1で平滑化された電圧信号の波形は、図27の(g)のようになる。すなわち、ローパスフィルタLPF1で平滑化された電圧信号は、IDLE区間内(DATA区間外)で値がハイレベルとなり、IDLE区間外で値がローレベルとなる電圧信号となる。ローパスフィルタLPF1で平滑化された電圧信号は、IDLE検出信号として外部(スケルチ回路12及び補助ドライバ14)に出力される。
なお、第1のコンパレータComp1の非反転入力端子及び第2のコンパレータComp2の反転入力端子の各々に、正相のデータ信号を入力しているが、逆相のデータ信号を入力する構成であってもよい。この場合でも、IDLE区間内で値がハイレベルとなり、IDLE区間外で値がローレベルとなる電圧信号を得ることができる。
また、スケルチ回路12及び補助ドライバ14は、IDLE区間内でハイレベルとなるIDLE検出信号を参照して動作するように構成することも、IDLE区間外でハイレベルとなるIDLE検出信号を参照して動作するように構成することもできる。後者のIDLE検出信号を参照して動作するようにスケルチ回路12及び補助ドライバ14を構成する場合には、例えば、以下の構成を採用すればよい。すなわち、IDLE検出回路61bから出力されたIDLE検出信号を、反転アンプを介してスケルチ回路12及び補助ドライバ14に入力する構成を採用すればよい。
〔IDLE検出回路の第3の変形例〕
図4に示すIDLE検出回路11の第3の変形例について、図28を参照して説明する。図28は、本変形例に係るIDLE検出回路61cの構成を示す回路図である。
図28に示すように、本変形例に係るIDLE検出回路61cは、図26に示すIDLE検出回路61bと同様、第1のコンパレータComp1、第2のコンパレータComp2、及びANDゲートAND1を備えている。ただし、ANDゲートAND1の動作周波数は、生成される電圧信号に論理切り替え時のスパイクノイズが含まれない程度に十分に低く(例えば、コンパレータComp1,Comp2の動作周波数の1/10以下)に設定されている。このため、IDLE検出回路61cにおいては、論理切り替え時のスパイクノイズを除去するためのローパスフィルタLPF1が省略されている。
図26に示すIDLE検出回路61b及び図28に示すIDLE検出回路61cは、正相のデータ信号を2つの基準電圧V0a,V0bの各々と比較することによって、データ信号の値が下限値V0a以上かつ上限値V0b以下となるレンジに含まれている区間を、IDLE区間として検出する。この方法によれば、データ信号の中間レベルとデータ信号のコモン電圧との間に差によらず、IDLE区間を確実に検出することができる。なお、この方法は、基準電圧源を1つで済ますことができないことの代償として、当該レンジの下限値及び上限値を独立に設定することができるという利点を有する。特に、図28に示すIDLE検出回路61cは、ローパスフィルタLPF1が省略されているため、図26に示すIDLE検出回路61bよりも回路構成を簡素化することができるという更なる利点を持つ。
〔IDLE検出回路に関する付記事項〕
なお、図4に図示したIDLE検出回路11及び図26に図示したIDLE検出回路61bが備えているローパスフィルタLPF1は、コンパレータに置き換えることが可能である。図29の(a)は、ローパスフィルタLPF1と置換可能なコンパレータComp3の回路図であり、(b)〜(d)は、コンパレータComp3の各部における電圧信号の波形図である。
コンパレータComp3は、ローパスフィルタLPF1と同様に、ANDゲートAND1で生成された電圧信号を平滑化する。すなわち、ANDゲートAND1で生成された電圧信号に含まれる、論理切り替え時のノイズを除去する機能を有する。
図29に示すように、コンパレータComp3の非反転入力端子には、ANDゲートAND1で生成された電圧信号であって、図29の(b)のような波形を有する電圧信号が入力される。この電圧信号は、論理切り替え時のノイズを含んでいる。第3のコンパレータComp3の反転入力端子には、基準電圧V3が入力される。
コンパレータComp3は、ANDゲートAND1で生成された電圧信号と基準電圧V3とを比較し、比較結果を示す電圧信号を生成する。基準電圧V3は、図29の(c)に示すように、ハイレベル時のANDゲートAND1の出力電圧よりも低く、かつ、論理切り替え時のノイズのピーク電圧よりも高くなるように設定されている。コンパレータComp3が生成した電圧信号は、図29の(d)のようになる。すなわち、コンパレータComp3の出力信号は、ローパスフィルタLPF1の出力信号と同様、IDLE区間内(DATA区間外)で値がハイレベルとなり、IDLE区間外で値がローレベルとなる電圧信号となる。
〔第1の実施形態に関する付記事項〕
なお、PCIe(PCI Express)に従うシリアル通信でも、SASにおけるOOB信号と同様の信号、すなわち、値がハイレベルとローレベルとを交互に取るDATA区間と、値が中間レベルを取り続けるEI(Electrical Idle)区間とからなるパターンを有する信号を送受信することがある。したがって、本実施形態に係る光送信器1は、PCIeに従うシリアル通信を行うアクティブ光ケーブルのコネクタとしても好適に利用することができる。
<第2の実施形態>
本発明に係る光送信器の第2の実施形態について、図13〜図20を参照して説明すれば、以下のとおりである。
なお、本実施形態に係る光送信器は、PON(Passive Optical Network)を構成するONU(Optical Network Unit)としての利用を想定したものである。このため、本実施形態に係る光送信器には、データ信号とBEN(Burst ENable)信号とが入力される。データ信号は、2値の電圧信号であり、Enable区間とDisable区間とを含む。データ信号の値は、Enable区間において、送信すべきデータに依りハイレベル又はローレベルを取り、Diable区間において、送信すべきデータに依らずハイレベルとローレベルとを交互に取る(送信すべきデータは、データ信号のEnable区間に重畳される)。BEN信号は、Enable区間を示す2値の電圧信号である。BEN信号の値は、Enable区間において、ハイレベルを取り続け、Disable区間において、ローレベルを取り続ける。また、本実施形態に係る光送信器が備えている発光素子は、DFB−LD(Distributed Feedback Laser Diode)である。このため、本実施形態に係る光送信器は、カソード端子を介してDFB−LDから流出する駆動電流の大きさを制御することによって、データ信号を光信号に変換する。なお、本実施形態は、DFB−LDに限らず、流出する駆動電流の大きさを変化させることによって発光量を制御することが可能な発光素子全般に適用することができる。
〔光送信器の構成〕
本実施形態に係る光送信器2の構成について、図13を参照して説明する。図13は、光送信器2の構成を示すブロック図である。
光送信器2は、図13に示すように、スケルチ回路22と、変調ドライバ23と、補助ドライバ24と、バイアス電流源25と、補償電流源26と、DFB−LD27とを備えている。
なお、図13においては、スケルチ回路22、変調ドライバ23、補助ドライバ24、バイアス電流源25、及び補償電流源26を単一の集積回路(同図における「TX−IC」)上に実装する構成を例示しているが、本発明は、これに限定されない。すなわち、スケルチ回路22、変調ドライバ23、補助ドライバ24、バイアス電流源25、及び補償電流源26を個別に実装したディスクリート回路により光送信器2を実現しても構わない。
以下、スケルチ回路22、変調ドライバ23、補助ドライバ24、バイアス電流源25、及び補償電流源26の各々について、その機能を説明する。
スケルチ回路22は、BEN信号を参照してDisable区間を特定する。また、スケルチ回路22は、Disable区間において、データ信号の値をローレベルに補正する。すなわち、スケルチ回路22は、Disable区間内では、補正前のデータ信号の値に依らずに、ローレベルを補正後のデータ信号の値として出力し、Disable区間外(Enable区間内)では、補正前のデータ信号の値を補正後のデータ信号の値として出力する。データ信号の波形(入力電圧v1の時間変化)が図14の(a)のようであり、BEN信号の波形(入力電圧v2の時間変化)が図14の(b)のようである場合、スケルチ回路22にて補正されたデータ信号の波形(出力電圧v3の時間変化)は図14の(c)のようになる。スケルチ回路22にて補正されたデータ信号は、変調ドライバ23に入力される。スケルチ回路22にて補正されたデータ信号のことを、以下、「補正後データ信号」と記載する。
変調ドライバ23は、補正後データ信号の値に応じた大きさの変調電流i1を吸い込む。より具体的には、(1)補正後データ信号の値がハイレベルであれば、予め定められた大きさ(IM[A])の変調電流i1を吸い込み、(2)補正後データ信号の値がローレベルであれば、変調電流i1の吸い込みを休止する。例えば、補正後データ信号の波形が図14の(c)のようである場合、変調電流i1の大きさの時間変化は、図15の(a)のようになる。変調ドライバ23の構成は、第1の実施形態に係る光送信器1が備える変調ドライバ13と同様である。
補助ドライバ24は、BEN信号を参照してDisable区間を特定する。また、補助ドライバ24は、Disable区間において、予め定められた大きさ(IS[A])の補助電流i2を吐き出す。Disable区間で補助ドライバ24が吐き出す補助電流i2の大きさISは、IS>IB(バイアス電流源25が吸い込むバイアス電流i3の大きさ)を満たすように、IS=IB+α(αは正の定数)に設定されている。例えば、BEN信号の波形が図14の(b)のようである場合、補助電流i2の大きさの時間変化は、図15の(b)のようになる。補助ドライバ24の構成例については、参照する図面を代えて後述する。
バイアス電流源25は、予め定められた大きさ(IB[A])のバイアス電流i3を吸い込む。バイアス電流i3の大きさの時間変化は、図15の(c)のようになる。なお、バイアス電流源25は、例えば、図13に示すように、一端が出力端子OUTに接続され、他端が接地された直流電流源によって構成することができる。バイアス電流源25の他の構成例については、参照する図面を代えて後述する。
補償電流源26は、補助電流i2の大きさから変調電流i1の大きさ(Disable区間では0[A])を引いた差がバイアス電流i3の大きさを上回ったときに、バイアス電流i3の不足を補う補償電流i4を吸い込む。Disable区間で補償電流源26が吸い込む補償電流i4の大きさは、IS−IB=α[A]となる。例えば、変調電流i1、補助電流i2、バイアス電流i3の大きさの時間変化が図15の(a)、(b)、(c)のようである場合、補償電流i4の大きさの時間変化は図15の(d)のようになる。なお、補償電流源26は、例えば、図13に示すように、アノード端子が出力端子OUTに接続され、カソード端子が接地されたダイオード(ダイオードクランプ)によって構成することができる。図13に示す補償電流源26は、ダイオードのアノード−カソード間電圧が閾値電圧Vthを上回ると、すなわち、出力端子OUTの電圧が閾値電圧Vthを上回ると、出力端子OUTから補償電流i4を吸い込む。補償電流源26の他の構成例については、参照する図面を代えて後述する。
本実施形態に係る光送信器2において、変調ドライバ23、補助ドライバ24,バイアス電流源25、補償電流源26、及びDFB−LD27は、バイアス電流i3と補償電流i4との和(i3+i4)に変調電流i1を加え、更に、補助電流i2を減じた駆動電流i5=(i3+i4)+i1−i2がDFB−LD27から流出するように接続されている。したがって、変調電流i1、補助電流i2、バイアス電流i3、補償電流i4の大きさの時間変化が図15の(a)、(b)、(c)、(d)のようである場合、DFB−LD27から流出する駆動電流i5の大きさの時間変化は図15の(e)のようになる。
本実施形態に係る光送信器2によれば、図15の(e)に示すように、Disable区間においてDFB−LD27から流出する駆動電流i5の大きさを0[A]にすることができる。すなわち、Disable区間においてDFB−LD27を消灯することができる。しかも、本実施形態に係る光送信器2においては、Disable区間においてDFB−LD27から流出する駆動電流i5の大きさを0[A]にする制御を、補助ドライバ24を用いて実現している。このため、Disable区間の始点/終点からDFB−LD27の消灯/点灯までの遅延時間を、バイアス電流の遮断/遮断解除によりDFB−LD27を消灯/点灯する場合と比べて短くすることができる。
なお、本実施形態においては、Disable区間においてDFB−LD27から流出する駆動電流i5の大きさを0[A]にする構成を採用しているが、本発明は、これに限定されるものではない。すなわち、Disable区間においてDFB−LD27から流出する駆動電流i5の大きさをDFB−LD27の閾値電流(発振開始電流)以下にする構成を採用してもよい。この場合でも、Disable区間においてDFB−LD27を消灯する(微発光状態にする態様を含む)ことができる。
また、本実施形態に係る光送信器2によれば、Disable区間においてDFB−LD27を確実に消灯することができる。なぜなら、Disable区間で補助ドライバ24が吐き出す補助電流i2の大きさISを、IS>IBを満たすように設定しているからである。しかも、本実施形態に係る光送信器2によれば、Disable区間において補助電流i2の大きさISがバイアス電流i3の大きさを上回っても、出力端子OUTの電圧降下が生じて変調ドライバ23及び補助ドライバ24の動作に支障を来す懸念がない。なぜなら、補助電流i2の大きさISがバイアス電流i3の大きさIBを上回ったときに、補償電流源26から吐き出される補償電流i4によってバイアス電流i3の不足が補われるからである。
なお、本実施形態においては、Disable区間で補助ドライバ24が吸い込む補助電流i2の大きさISをIS>IBを満たすように設定する構成を採用しているが、本発明は、これに限定されるものではない。すなわち、Disable区間で補助ドライバ24が吸い込む補助電流i2の大きさISをIS=IBを満たすように設定する構成を採用してもよい。この場合でも、Disable区間においてDFB−LD27から流出する駆動電流i5の大きさを0[A]にすることができる。また、この場合には、Disable区間におけるバイアス電流i3の不足が生じないので、補償電流源26を省略することができる。
〔補助ドライバの構成例〕
上述した補助ドライバ24の構成例について、図16を参照して説明する。図16は、補助ドライバ24の構成例を示す回路図である。
補助ドライバ24は、図16に示すように、一対のトランジスタ(pnpトランジスタ)Tr21,Tr22と、直流電流源DC21とにより構成することができる。トランジスタTr21は、コレクタ端子が接地され、ベース端子が入力点IN_Nに接続され、エミッタ端子がトランジスタTr22のエミッタ端子に接続される。一方、トランジスタTr22は、コレクタ端子が出力点OUTに接続され、ベース端子が入力点IN_Pに接続され、エミッタ端子がトランジスタTr21のエミッタ端子に接続される。トランジスタTr21のエミッタ端子とトランジスタTr22のエミッタ端子との中間点は、直流電流源DC21を介して電源(電圧VDD)に接続される。直流電流源DC21を流れる電流の大きさは、外部からの設定が可能である。
補助ドライバ24の入力点IN_Pには、BEN信号が正相で入力され、変調ドライバ13の入力点IN_Nには、BEN信号が逆相で入力される。補助ドライバ24は、BEN信号の値がローレベルであれば、予め定められた大きさ(IS[A])の補助電流i2を出力点OUTから吸い込み、BEN信号の値がハイレベルであれば、出力点OUTからの補助電流i2の吸い込みを休止する。
なお、本構成例においては、補助ドライバ24を構成するトランジスタTr21,Tr22としてpnpトランジスタを用いているが、本発明はこれに限定されない。すなわち、補助ドライバ24を構成するトランジスタTr21,Tr22としてPMOSトランジスタを用いてもよい。
〔バイアス電流源の構成例〕
上述したバイアス電流源25の構成例について、図17を参照して説明する。図17は、バイアス電流源15の第1の構成例を示す回路図である。
バイアス電流源25は、図17に示すように、1対のトランジスタ(npnトランジスタ)Tr23,Tr24と、直流電流源DC22とにより構成することができる。
トランジスタTr23のエミッタ端子は、接地されている。トランジスタTr23のベース端子は、トランジスタTr23のコレクタ端子に接続されると共に、トランジスタTr24のベース端子に接続されている。トランジスタTr24のエミッタ端子は接地されている。すなわち、トランジスタTr34,Tr24は、トランジスタTr23のコレクタ端子を入力点とし、トランジスタTr24のコレクタ端子を出力点とするカレントミラー回路を構成する。
トランジスタTr23,Tr24のサイズは、このカレントミラー回路の出力点に流入する電流i3の大きさが、このカレントミラー回路の入力点に流入する電流i3’の大きさのN倍となるように設定されている。したがって、このカレントミラー回路の入力点にIB/N[A]の電流i3’を流す直流電流源DC22を接続すれば、このカレントミラー回路の出力点からIB[A]の電流i3を取り出すことができる。
なお、本構成例においては、バイアス電流源25を構成するトランジスタTr23,Tr24としてnpnトランジスタを用いているが、本発明はこれに限定されない。すなわち、バイアス電流源25を構成するトランジスタTr23,Tr24としてNMOSトランジスタを用いてもよい。
〔補償電流源の構成例〕
上述した補償電流源26の構成例について、図18〜図20を参照して説明する。
図18は、補償電流源26の第1の構成例を示す回路図である。
補償電流源26は、図18に示すように、予め定められた電圧V0を生成する電圧源VS21と、アノード端子が出力端子OUTに接続され、カソード端子が電圧源VS21を介して接地されたダイオードD21とにより構成することができる。図18に示す補償電流源26は、ダイオードD21のアノード・カソード間電圧が閾値電圧Vthを上回ると、すなわち、出力端子OUTの電圧がV0+Vthを上回ると、出力端子OUTから補償電流i4を吸い込む。
図19は、補償電流源26の第2の構成例を示す回路図である。
補償電流源26は、図19に示すように、予め定められた電圧V0を生成する電圧源VS22と、コレクタ端子が出力端子OUTに接続され、エミッタ端子が電圧源VS22を介して接地され、ベース端子が自身のコレクタ端子に短絡されたトランジスタ(npnトランジスタ)Tr25とにより構成することができる。図19に示す補償電流源26は、トランジスタTr25のベース・エミッタ間電圧が閾値電圧Vthを上回ると、すなわち、出力端子OUTの電圧がV0+Vthを上回ると、出力端子OUTから補償電流i4を吸い込む。
なお、本構成例においては、補償電流源26を構成するトランジスタTr25としてnpnトランジスタを用いているが、本発明はこれに限定されない。すなわち、補償電流源26を構成するトランジスタTr25としてNMOSトランジスタを用いてもよい。
図20は、補償電流源26の第3の構成例を示す回路図である。
補償電流源26は、図19に示すように、(1)予め定められた電圧V0を生成する電圧源VS23と、(2)反転入力端子が電圧源VS23を介して接地され、非反転入力が自身の出力端子に短絡されたオペアンプOP21と、(3)ドレイン端子が出力端子OUTに接続され、ソース端子が接地され、ベース端子がオペアンプOP21の出力端子に接続されたトランジスタ(PMONSトランジスタ)M21とにより構成することができる。オペアンプOP21は、ボルテージフォロワ回路を構成しているので、トランジスタM21のベゲート電圧は、電圧源VS23にて生成される電圧V0に一致する。図20に示す補償電流源26は、トランジスタM21のゲート・ソース間電圧が閾値電圧Vthを上回ると、すなわち、出力端子OUTの電圧が電圧V0+Vthを上回ると、出力端子OUTから補償電流i4を吸い込む。
なお、本構成例においては、補償電流源26を構成するトランジスタM21としてPMOSトランジスタを用いているが、本発明はこれに限定されない。すなわち、補償電流源26を構成するトランジスタM21としてpnpトランジスタを用いてもよい。
<その他の実施形態>
第1の実施形態に係る光送信器1は、図21に示すように、IDLE区間検出回路11を入力端子IN2に置き換えることによって、第2の実施形態に係る光送信器2と同様、PONを構成するONUとして利用することが可能である。この場合、BEN信号が入力端子IN2を介してスケルチ回路12及び補助ドライバ14に入力されることになる。
なお、第1の実施形態に係る光送信器1においては、光源としてVCSELを用いているが、これに限定されるものではない。すなわち、流入する駆動電流を変化させることによって発光量を変化させることが可能な光源であれば、どのような光源であっても第1の実施形態に係る光送信器1における光源として用いることができる。図21に示す変形例においても、同様のことが言える。
一方、第2の実施形態に係る光送信器2は、図22に示すように、入力端子IN2をIDLE区間検出回路21に置き換えることによって、第1の実施形態に係る光送信器1と同様、アクティブ光ケーブルのコネクタとして利用することが可能である。IDLE区間検出回路21の機能及び構成は、第1の実施形態に係る光送信器1が備えるIDLE区間検出回路11の機能及び構成と同様である。この場合、IDLE区間検出回路21には、データ信号が入力され、スケルチ回路22及び補助ドライバ24には、IDLE区間検出回路21にて生成されたIDLE検出信号が入力されることになる。
なお、第2の実施形態に係る光送信器2においては、光源としてDFB−LDを用いているが、これに限定されるものではない。すなわち、流出する駆動電流を変化させることによって発光量を変化させることが可能な光源であれば、どのような光源であっても第2の実施形態に係る光送信器2における光源として用いることができる。FP−LD(Fabry Perot Laser Diode)は、このような光源の一例である。図22に示す変形例においても、同様のことが言える。
〔まとめ〕
以上のように、本実施形態に係る光送信器は、データ信号に応じた変調電流を吸い込む変調ドライバと、無信号区間において補助電流を吸い込む又は吐き出す補助ドライバと、上記バイアス電流と上記変調電流との差又は和から上記補助電流を引いた駆動電流が流入又は流出する発光素子とを備えており、上記補助電流の大きさは、無信号区間における駆動電流の大きさが上記発光素子の閾値電流以下になるように設定されている、ことを特徴とする。
また、本実施形態に係る光送信方法は、データ信号に応じた変調電流を吸い込む吸込工程と、無信号区間において補助電流を吸い込む又は吐き出す吸込/吐出工程と、上記バイアス電流と上記変調電流との差又は和から上記補助電流を引いた駆動電流を発光素子に入流又は流出させる流入/流出工程とを含んでおり、上記補助電流の大きさは、無信号区間における駆動電流の大きさが上記発光素子の閾値電流以下になるように設定されている、ことを特徴とする。
上記の構成によれば、無信号区間における駆動電流の大きさを発光素子の閾値電流以下にする制御が補助ドライバにより実現される。このため、当該制御を変調ドライバ及びバイアス電流源への電力供給を停止することにより実現する従来の光送信器と比べて、無信号区間が開始してから光信号の値がオフレベルになるまでの遅延を短くすることができる。
本実施形態に係る光送信器において、上記補助ドライバは、上記無信号区間において上記補助電流を吸い込むものであり、上記発光素子は、上記バイアス電流と上記変調電流との差から上記補助電流を引いた上記駆動電流が流入する発光素子であり、上記補助電流の大きさは、上記無信号区間における上記変調電流の大きさとの和が上記バイアス電流の大きさ以上になるように設定されている、ことが好ましい。
上記の構成によれば、流入する駆動電流の大きさを変化させることによって発光量を制御することが可能な発光素子を光源とする光送信器において、無信号区間が開始してから光信号の値がオフレベルになるまでの遅延を短くすることができる。
本実施形態に係る光送信器において、上記補助電流の大きさは、上記無信号区間における上記変調電流の大きさとの和が上記バイアス電流の大きさよりも大きくなるように設定されており、当該光送信器は、上記変調電流の大きさと上記補助電流の大きさとの和が上記バイアス電流の大きさを上回ったときに、上記バイアス電流の不足を補う補償電流を吐き出す補償電流源を更に備えている、ことが好ましい。
上記の構成によれば、補助電流の大きさが上記のように設定されているので、無信号区間において発光素子に流入する駆動電流の大きさを確実に発光素子の閾値電流以下、例えば、0[A]にすることができる。しかも、上記の構成によれば、バイアス電流の不足が補償電流により補われるので、補助電流の大きさが上記のように設定されていても、無信号区間において変調ドライバ及び補助ドライバの動作に支障を来す懸念がない。
本実施形態に係る光送信器において、上記データ信号は、値がハイレベル又はローレベルを取るDATA区間と、値が中間レベルを取り続けるIDLE区間を含み、上記無信号区間は、上記IDLE区間である、ことが好ましい。
上記の構成によれば、SASにおけるOOB信号又はPCIeにおけるEI信号を送信する光送信器において、IDLE区間が開始してから光信号の値がオフレベルになるまでの遅延を短くすることができる。
本実施形態に係る光送信器において、上記補助ドライバは、上記IDLE区間を示すIDLE検出信号を増幅するプリドライバと、上記プリドライバにより増幅されたIDLE検出信号の値に応じて上記補助電流を引き込むか否かを切り替えるメインドライバとを備えている、ことが好ましい。
メインドライバから出力される電流信号を歪ませることなく、その振幅を所定の大きさにするために、メインドライバに入力されるIDLE検出信号の振幅(ハイレベルとローレベルとの電位差)を所定の大きさにする必要が生じることがある。上記の構成によれば、プリドライバによって、メインドライバに入力されるIDLE検出信号の振幅を所定の値にすることができる。したがって、メインドライバから出力される電流信号を歪ませることなく、その振幅を所定の大きさにすることができる。
本実施形態に係る光送信器において、上記補助ドライバは、電源と上記プリドライバとの間に挿入された電圧降下器と、上記プリドライバの出力電圧の大きさに応じて上記電圧降下器の電圧降下量を制御する制御回路とを更に備えている、ことが好ましい。
上記の構成によれば、プリドライバの電源電圧の変動に応じたプリドライバの出力電圧の変動が抑えられる。したがって、メインドライバを構成する各素子の動作条件が破たんすることを防ぐために、プリドライバの電源電圧の変動範囲に厳しい条件を課す必要がなくなる。
本実施形態に係る光送信器において、上記補助ドライバは、上記無信号区間において上記補助電流を吐き出すものであり、上記発光素子は、上記バイアス電流と上記変調電流との和から上記補助電流を引いた上記駆動電流が流出する発光素子であり、上記補助電流の大きさは、上記バイアス電流の大きさ以上に設定されている、ことが好ましい。
上記の構成によれば、流出する駆動電流の大きさを変化させることによって発光量を制御することが可能な発光素子を光源とする光送信器において、無信号区間が開始してから光信号の値がオフレベルになるまでの遅延を短くすることができる。
本実施形態に係る光送信器において、上記補助電流の大きさは、上記バイアス電流の大きさよりも大きく設定されており、当該光送信器は、上記補助電流の大きさが上記バイアス電流の大きさを上回ったときに、上記バイアス電流の不足を補う補償電流を吐き出す補償電流源を更に備えている、ことが好ましい。
上記の構成によれば、補助電流の大きさが上記のように設定されているので、無信号区間において発光素子から流出する駆動電流の大きさを確実に発光素子の閾値電流以下、例えば0[A]にすることができる。しかも、上記の構成によれば、バイアス電流の不足が補償電流により補われるので、補助電流の大きさが上記のように設定されていても、無信号区間において変調ドライバ及び補助ドライバの動作に支障を来す懸念がない。
本実施形態に係る光送信器において、当該光送信器には、Enable区間とDisable区間とを示すBEN信号が入力され、上記無信号区間は、上記Disable区間である、ことが好ましい。また、本発明に係る光送信器において、上記補助ドライバは、上記BEN信号の値に応じて上記補助電流を引き込むか否かを切り替えるものである、ことが好ましい。
上記の構成によれば、PONを構成するONUに内蔵される光送信器において、Disable区間が開始してから光信号の値がオフレベルになるまでの遅延を短くすることができる。
なお、光ファイバを収容したケーブルと、上記ケーブルの両端に設けられた1対のコネクタとを備えたアクティブ光ケーブルであって、上記1対のコネクタの一方又は両方が上記送信器を備えているアクティブ光ケーブルも、本発明の範疇に含まれる。また、PON(Passive Optical Network)を構成するONU(Optical Network Unit)であって、上記光送信器を備えているONUも、本発明の範疇に含まれる。
<付記事項>
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。