JPWO2016039177A1 - 窒化物半導体積層体の製造方法および窒化物半導体積層体 - Google Patents

窒化物半導体積層体の製造方法および窒化物半導体積層体 Download PDF

Info

Publication number
JPWO2016039177A1
JPWO2016039177A1 JP2016547370A JP2016547370A JPWO2016039177A1 JP WO2016039177 A1 JPWO2016039177 A1 JP WO2016039177A1 JP 2016547370 A JP2016547370 A JP 2016547370A JP 2016547370 A JP2016547370 A JP 2016547370A JP WO2016039177 A1 JPWO2016039177 A1 JP WO2016039177A1
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
forming step
layer forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016547370A
Other languages
English (en)
Other versions
JP6220982B2 (ja
Inventor
雅之 田尻
雅之 田尻
伸之 伊藤
伸之 伊藤
淳 小河
淳 小河
陽介 藤重
陽介 藤重
舞 岡崎
舞 岡崎
学 遠崎
学 遠崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2016039177A1 publication Critical patent/JPWO2016039177A1/ja
Application granted granted Critical
Publication of JP6220982B2 publication Critical patent/JP6220982B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

窒化物半導体積層体の製造方法は、反応炉内で基板の上方に第１窒化物半導体層(１２)を形成する第１窒化物半導体層形成工程と、第１窒化物半導体層(１２)の上方に第２窒化物半導体層(１３)を形成する第２窒化物半導体層形成工程と、第２窒化物半導体層(１３)の上面に、第２窒化物半導体層(１３)よりもバンドギャップが大きい第３窒化物半導体層(１４)を形成する第３窒化物半導体層形成工程とを備える。第２窒化物半導体層形成工程と第３窒化物半導体層形成工程との間は中断されず、第３窒化物半導体層形成工程は第２窒化物半導体層形成工程に連続して実施される。

Description

この発明は、例えば、ＨＥＭＴ(High Electron Mobility Transistor:高電子移動度トランジスタ)などの半導体スイッチング素子に代表される窒化物半導体積層体の製造方法および窒化物半導体積層体に関する。
ＧａＮ(窒化ガリウム)に代表されるIII−Ｖ族化合物半導体である窒化物半導体は、近年、パワーデバイス等に適用されるスイッチング素子への応用が期待されている。これは、窒化物半導体が、従来のＳｉ(シリコン)を用いた半導体に比べ、バンドギャップが３．４ｅＶ程度と大きく、絶縁破壊電界が約１０倍と高く、電子飽和速度が約２．５倍大きい等、パワーデバイスに好適な特性を有しているためである。例えば、ＳｉＣ(炭化珪素)、Ａｌ２Ｏ３(サファイア)、Ｓｉなどの基板上に、ＧａＮ／ＡｌＧａＮのヘテロ構造を設けたスイッチング素子が提案されている(例えば米国特許第６,８４９,８８２号明細書(特許文献１)参照)。なお、ＡｌＧａＮは、ＧａＮとＡｌＮ(窒化アルミニウム)の混合物である。
上記スイッチング素子では、ＧａＮの結晶構造であるウルツ鉱型のＣ軸方向における非対称性構造に起因する自発分極に加え、ＡｌＧａＮおよびＧａＮの格子不整合に起因するピエゾ効果による分極により、１×１０１２ｃｍ−２から１×１０１３ｃｍ−２程度の高い電子密度の二次元電子ガスが生じる。このスイッチング素子は、上記二次元電子ガスの電子密度を制御することによって、所定の電極間が電気的に接続される状態(オン状態)と、所定の電極間が電気的に接続されない状態(オフ状態)とを切り替える。
以下、上述したようなスイッチング素子の典型的な構成の一例について、図７,図８を参照して説明する。図７,図８は、従来のスイッチング素子１０００の典型的な構成を示すための模式的な断面図である。なお、図７は、オン状態のスイッチング素子１０００を示すものである。一方、図８は、オフ状態のスイッチング素子１０００を示すものである。
図７および図８に示すように、スイッチング素子１０００は、基板１００１と、この基板１００１の上面に形成されるバッファ層１００２と、このバッファ層１００２の上面に形成されてアンドープのＧａＮから成る電子走行層１００３と、この電子走行層１００３の上面に形成されてＡｌＧａＮから成る電子供給層１００４と、ソース電極１００５と、ドレイン電極１００６と、ゲート電極１００７とを備える。このソース電極１００５、ドレイン電極１００６およびゲート電極１００７は、電子供給層１００４の上面に形成される。また、ゲート電極１００７はソース電極１００５とドレイン電極１００６の間に位置する。
このスイッチング素子１０００はノーマリーオン型である。このため、図７に示すように、ゲート電極１００７の電位がソース電極１００５と同じ電位になっていても、ゲート電極１００７がオープンになっていても、電子走行層１００３および電子供給層１００４が接合する界面近傍に二次元電子ガス層１００８が生じて、スイッチング素子１０００はオン状態になる。オン状態のスイッチング素子１０００において、ソース電極１００５の電位よりもドレイン電極１００６の電位が高ければ、ソース電極１００５とドレイン電極１００６の間に電流が流れる。
一方、図８に示すように、ゲート電極１００７の電位が、ソース電極１００５の電位を基準として閾値電圧よりも低いと、ゲート電極１００７の下方において、電子走行層１００３および電子供給層１００４が接合する界面近傍に二次元電子ガス層１００８が生じなくなる。すなわち、ゲート電極１００７の下方に位置する空乏領域１００９が形成される。これにより、スイッチング素子１０００はオフ状態になり、ソース電極１００５とドレイン電極１００６の間に電流が流れない。
上記二次元電子ガス層１００８における電子密度および移動度を大きくすることで、オン抵抗の低減を図る方法としては、ＡｌＧａＮからなる電子供給層１００４の換わりに、ＡｌＧａＮおよびＡｌＮからなる電子供給層を用いる方法が考えられる。
以下、ＡｌＧａＮおよびＡｌＮからなる電子供給層を備えるスイッチング素子の一例について、図９を参照して説明する。図９は、ＡｌＧａＮおよびＡｌＮからなる電子供給層２００４を備えるスイッチング素子２０００を説明するための模式的な断面図である。なお、図９に示すスイッチング素子２０００について、図７および図８で示したスイッチング素子１０００と同様である部分については、同じ符号を付するとともに重複する説明については省略する。
図９に示すように、スイッチング素子２０００は、基板１００１と、バッファ層１００２と、電子走行層１００３と、電子供給層２００４と、ソース電極１００５と、ドレイン電極１００６と、ゲート電極１００７とを備える。この電子供給層２００４は、ＡｌＮから成るスペーサ層２００４Ａと、ＡｌＧａＮから成る障壁層２００４Ｂとで構成されている。
上記スペーサ層２００４Ａのバンドギャップと電子走行層１００３のバンドギャップとの差は、スペーサ層２００４Ａのバンドギャップと障壁層２００４Ｂのバンドギャップとの差よりも大きい。また、スペーサ層２００４Ａと電子走行層１００３の格子不整合がスペーサ層２００４Ａと障壁層２００４Ｂの格子不整合よりも大きい。その結果、二次元電子ガス層１００８における電子密度および移動度が増大して、オン抵抗が低減する。
米国特許第６,８４９,８８２号明細書
しかしながら、上記スイッチング素子２０００では、スペーサ層２００４Ａを形成する際に、下地の電子走行層１００３が分解され、電子走行層１００３の上面(電子走行層１００３とスペーサ層２００４Ａの界面)に凹凸が生じてしまう。さらに、電子走行層１００３の上面に形成されるスペーサ層２００４Ａは５ｎｍ以下と極めて薄いため、電子走行層１００３の上面における凹凸の影響を受けて、厚さが不均一となってしまう。そして、このように電子走行層１００３およびスペーサ層２００４Ａの面内方向の状態が不均一になると、電子の移動度が低下するなど、スイッチング素子２０００の特性劣化が生じてしまう。
このように、上記電子走行層１００３の上面の凹凸は、スイッチング素子２０００の特性劣化を引き起こすので、問題である。
ここで、上記電子走行層１００３の上面に凹凸が生じる現象について、図１０を参照して説明する。図１０は、スイッチング素子２０００における電子走行層１００３の上面に凹凸が生じる現象を説明するための模式的な断面図である。なお、図１０は、ＡｌＮから成るスペーサ層２００４Ａの形成方法が、半導体素子の量産手法として最も広く用いられているＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)法である場合について示したものである。さらに、図１０は、液体である有機金属材料を反応炉まで搬送するためのキャリアガスが、原料および生成物の酸化を防止する観点から最も広く用いられているＨ２(水素)である場合について示したものである。
図１０に示すように、ＡｌＮから成るスペーサ層２００４Ａを、ＧａＮから成る電子走行層１００３の上面に形成しようとすると、電子走行層１００３を構成するＧａＮがＧａ(ガリウム)とＮ(窒素)に分解される。これは、スペーサ層２００４Ａを構成するＡｌＮを成長させるために必要な基板温度(９００℃以上）が、電子走行層１００３を構成するＧａＮが熱分解を生じる基板温度(８００℃以上)よりも高いためである。そして、ＧａＮの熱分解によって生じたＮが、気体のＮ２(窒素)となって離脱したり、周囲のＨ２と反応してＮＨ３(アンモニア)となって離脱したりする。
このように、上記Ｎが電子走行層１００３から離脱するとき、キャリアガスであるＨ２がＧａＮの周囲に豊富に存在すると、Ｈ(水素)と熱分解によって生じたＮとが結合し易くなるため、Ｎの消費が促進され、熱分解が促進されてしまう。
また、上記ＡｌＮは、気相中での原料の反応を抑制して基板１００１上での原料の反応を促進する観点から、反応炉内を低圧(例えば０．１気圧以下)にして成長させると好ましいが、反応炉内を低圧にするとＮ２やＮＨ３の離脱が促進されるため、熱分解が促進されてしまう。
このような熱分解が促進されることによって、電子走行層１００３の上面に凹凸が生じてしまう。
そこで、この発明の課題は、特定の窒化物半導体層の上面に凹凸が生じることを抑制できる窒化物半導体積層体の製造方法および窒化物半導体積層体を提供することにある。
なお、上記窒化物半導体積層体の一例としては、基板と、この基板上に積層された複数の窒化物半導体層とを備える窒化物半導体積層基板がある。
また、上記窒化物半導体積層体の他の一例としては、上記窒化物半導体積層基板を用いて形成される窒化物半導体積層デバイス(例えばスイッチング素子)がある。
また、図９のスイッチング素子２０００は、この発明の課題を明確にするために便宜上提示するもので、公知技術ではない。
上記課題を解決するため、この発明の窒化物半導体積層体の製造方法は、
反応炉内で基板の上方に第１窒化物半導体層を形成する第１窒化物半導体層形成工程と、
上記第１窒化物半導体層の上方に第２窒化物半導体層を形成する第２窒化物半導体層形成工程と、
上記第２窒化物半導体層の上面に、上記第２窒化物半導体層よりもバンドギャップが大きい第３窒化物半導体層を形成する第３窒化物半導体層形成工程と
を備え、
上記第２窒化物半導体層形成工程と上記第３窒化物半導体層形成工程との間は中断されず、上記第３窒化物半導体層形成工程は上記第２窒化物半導体層形成工程に連続して実施されることを特徴としている。
一実施形態の窒化物半導体積層体の製造方法では、
上記第２窒化物半導体層形成工程は、
第４窒化物半導体層を形成する第４窒化物半導体層形成工程と、
上記第４窒化物半導体層の上方に第５窒化物半導体層を形成する第５窒化物半導体層形成工程と
を有し、
上記第４窒化物半導体層形成工程の基板温度よりも、上記第５窒化物半導体層形成工程の基板温度の方が高温であり、
上記第４窒化物半導体層形成工程の炉内圧力よりも、上記第５窒化物半導体層形成工程の炉内圧力の方が低圧である。
一実施形態の窒化物半導体積層体の製造方法では、
上記第２窒化物半導体層形成工程は、上記第４窒化物半導体層と上記第５窒化物半導体層との間に第６窒化物半導体層を形成する第６窒化物半導体層形成工程を有し、
上記第６窒化物半導体層形成工程の基板温度は、上記第４窒化物半導体層形成工程の基板温度と同じ温度から、上記第５窒化物半導体層形成工程の基板温度と同じ温度まで徐々に変化し、
上記第６窒化物半導体層形成工程の炉内圧力は、上記第４窒化物半導体層形成工程の炉内圧力と同じ圧力から、上記第５窒化物半導体層形成工程の炉内圧力と同じ圧力まで徐々に変化する。
一実施形態の窒化物半導体積層体の製造方法では、
上記第２窒化物半導体層はＧａＮからなり、
上記第３窒化物半導体層はＡｌｘＧａ１−ｘＮ(０＜x＜１)からなる。
この発明の窒化物半導体積層体は、
基板と、
上記基板の上方に形成される第１窒化物半導体層と、
上記第１窒化物半導体層の上方に形成される第２窒化物半導体層と、
上記第２窒化物半導体層の上面に形成され、上記第２窒化物半導体層よりもバンドギャップが大きい第３窒化物半導体層と
を備え、
上記第２窒化物半導体層の形成と上記第３窒化物半導体層の形成との間は中断されず、上記第３窒化物半導体層の形成は上記第２窒化物半導体層の形成に連続して実施されるように、上記第２窒化物半導体層および上記第３窒化物半導体層が形成されることを特徴としている。
一実施形態の窒化物半導体積層体では、
上記第２窒化物半導体層が、
炭素濃度が５×１０１６／ｃｍ３未満である第４窒化物半導体層と、
上記第４窒化物半導体層の上方に形成され、炭素濃度が５×１０１６／ｃｍ３以上、１×１０１8／ｃｍ３未満である第５窒化物半導体層と
を有する。
一実施形態の窒化物半導体積層体は、
上記第４窒化物半導体層と上記第５窒化物半導体層との間に形成された第６窒化物半導体層を備え、
上記第６窒化物半導体層の炭素濃度は、上記第４窒化物半導体層と上記第６窒化物半導体層との界面付近で上記第４窒化物半導体層の炭素濃度と略等しく、かつ、上記第５窒化物半導体層と上記第６窒化物半導体層との界面付近で上記第５窒化物半導体層の炭素濃度と略等しく、かつ、上記第６窒化物半導体層の下部側から上記第６窒化物半導体層の上部側に進むにしたがって徐々に増加する。
一実施形態の窒化物半導体積層体では、
上記第２窒化物半導体層はＧａＮからなり、
上記第３窒化物半導体層はＡｌｘＧａ１−ｘＮ(０＜x＜１)からなる。
一実施形態の窒化物半導体積層体では、
上記第３窒化物半導体層の上面では、原子間力顕微鏡による表面粗さが１μｍ角の走査範囲にて０．５ｎｍ以下になる。
この発明の窒化物半導体積層体の製造方法は、第２窒化物半導体層形成工程と第３窒化物半導体層形成工程との間は中断されず、第３窒化物半導体層形成工程は第２窒化物半導体層形成工程に連続して実施されるので、第２窒化物半導体の上面に凹凸が生じるのを抑制することができる。したがって、特定の窒化物半導体層の上面に凹凸が生じることを抑制できる。
この発明の窒化物半導体積層体は、第２窒化物半導体層の形成と第３窒化物半導体層の形成との間は中断されず、第３窒化物半導体層の形成は第２窒化物半導体層の形成に連続して実施されるように、第２窒化物半導体層および第３窒化物半導体層が形成されるので、第２窒化物半導体の上面に凹凸が生じるのを抑制することができる。したがって、特定の窒化物半導体層の上面に凹凸が生じることを抑制できる。
この発明の第１実施形態のスイッチング素子の模式断面図である。 この発明の第１実施形態の電子走行層形成工程および電子供給層形成工程を説明するためのシーケンス図である。 この発明の第２実施形態のスイッチング素子の模式断面図である。 この発明の第２実施形態の電子走行層形成工程および電子供給層形成工程を説明するためのシーケンス図である。 この発明の第３実施形態のスイッチング素子の模式断面図である。 この発明の第３実施形態の電子走行層形成工程および電子供給層形成工程を説明するためのシーケンス図である。 従来のオン状態のスイッチング素子の模式断面図である。 従来のオフ状態のスイッチング素子の模式断面図である。 参考例のスイッチング素子の模式断面図である。 上記参考例の電子走行層の上面に凹凸が生じる現象を説明するための模式断面図である。
以下、この発明の一実施形態に係る窒化物半導体積層体(特に窒化物半導体積層基板)およびその製造方法について、図面を参照しながら説明する。なお、以下では説明の具体化のため、この発明の一実施形態に係る窒化物半導体積層基板を利用した窒化物半導体積層デバイスであるスイッチング素子を例に挙げて説明する。また、以下の説明において参照する各断面図は、説明の便宜上、主要部を強調して表示しているため、図面上の各構成要素の寸法比と実際の寸法比とは、必ずしも一致するものではない。また、以下の説明において参照する各図では、説明の理解を容易にする観点から、同一の構成要素には同一の符号を付している。
また、以下では、この発明の実施形態に係る窒化物半導体積層基板を構成するそれぞれの層について、当該層を構成する元素(材料)を例示しているが、その趣旨は、当該層を構成する主要な元素を示すことであって、当該層に当該元素以外の元素(例えば、不純物など)が一切含まれないことを示しているのではない。
〔第１実施形態〕
最初に、この発明の第１実施形態に係る窒化物半導体積層基板およびその製造方法について、図面を参照して説明する。
図１は、この発明の第１実施形態に係る窒化物半導体積層基板１０Ａを用いたスイッチング素子ＳＡの構成を示すための模式的な断面図である。
図１に示すように、この発明の第１実施形態に係る窒化物半導体積層基板１０Ａは、基板１１と、この基板１１の上面に形成されるバッファ層１２と、このバッファ層１２の上面に形成される電子走行層１３と、電子走行層１３の上面に形成される電子供給層１４とを備える。この基板１１上の各層の形成は、図示しない反応炉内で行われる。また、電子供給層１４の下面が電子走行層１３の上面に接触し、電子走行層１３と電子供給層１４の間には他の層が介在していない。なお、バッファ層１２は第１窒化物半導体層の一例である。また、電子走行層１３は第２窒化物半導体層の一例である。また、電子供給層１４は第３窒化物半導体層の一例である。
上記基板１１は、例えば、Ｓｉ、ＳｉＣ、Ａｌ２Ｏ３、ＧａＮ、ＡｌＮ、ＺｎＯ(酸化亜鉛)、ＧａＡｓ(ガリウム砒素)などで構成される。また、バッファ層１２は、例えば、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮで構成される(ただし、０≦Ｘ＋Ｙ≦１、かつ、０≦Ｘ≦１、かつ、０≦Ｙ≦１)。なお、基板１１およびバッファ層１２は、同じ窒化物半導体で構成されるものであってもよい。また、基板１１およびバッファ層１２は、窒化物半導体積層基板１０Ａの反りやクラックを抑制することが可能であれば、上述した材料に限定されず、どのような材料を選択してもよい。また、バッファ層１２の上部には、耐圧向上を目的として、炭素濃度が５×１０１６／ｃｍ3以上の耐圧ＧａＮ層が形成されてもよい。
上記電子走行層１３は、例えば、厚さが１μｍ以上５μｍ以下のノンドープのＧａＮで構成される。また、電子走行層１３は、下地ＧａＮ層１３Ａと、この下地ＧａＮ層１３Ａの上面に形成されるチャネルＧａＮ層１３Ｃとで構成されている。この下地ＧａＮ層１３ＡおよびチャネルＧａＮ層１３Ｃは、形成条件が互いに異なる。また、下地ＧａＮ層１３Ａの炭素濃度は５×１０１６／ｃｍ３未満である。一方、チャネルＧａＮ層１３Ｃの炭素濃度は５×１０１６／ｃｍ３以上、１×１０１8／ｃｍ３以上である。なお、下地ＧａＮ層１３Ａは第４窒化物半導体層の一例である。また、チャネルＧａＮ層１３Ｃは第５窒化物半導体層の一例である。
上記下地ＧａＮ層１３Ａの炭素濃度が５×１０１６／ｃｍ３以上である場合、下地ＧａＮ層１３Ａとバッファ層１２の界面で、転位、ナノパイプ等の曲りが小さくなり、その転位、ナノパイプ等が２次元電子ガス領域にまで伸びて、デバイス特性に悪影響を与える。なお、上記耐圧ＧａＮ層をバッファ層１２の上部に形成している場合も、下地ＧａＮ層１３Ａの炭素濃度が５×１０１６／ｃｍ３以上であると、下地ＧａＮ層１３Ａと上記耐圧ＧａＮ層の界面で、転位、ナノパイプ等の曲りが小さくなる。
上記チャネルＧａＮ層１３Ｃの炭素濃度が５×１０１６／ｃｍ3未満である場合、詳細な理由は不明であるが、チャネルＧａＮ層１３Ｃとスペーサ層１４Ａの界面の平坦性が低下し、２次元電子ガス領域の電子の移動度が低下する。また、チャネルＧａＮ層１３Ｃの炭素濃度が１×１０１８／ｃｍ3以上である場合、逆に過剰な炭素により、チャネルＧａＮ層１３Ｃとスペーサ層１４Ａの界面の平坦性が悪化し、２次元電子ガス領域の電子の移動度が低下する。なお、チャネルＧａＮ層１３Ｃと障壁層１４Ｂの間にスペーサ層１４Aを設けない場合も、チャネルＧａＮ層１３Ｃと障壁層１４Ｂの界面の平坦性が悪化する。
上記電子供給層１４は、例えば５ｎｍ以下のＡｌＮから成るスペーサ層１４Ａと、例えば５ｎｍ以上１００ｎｍ以下のＡｌＺＧａ１−ＺＮ(ただし０＜Ｚ＜１)から成る障壁層１４Ｂとを有する。また、スペーサ層１４Ａのバンドギャップは、下地ＧａＮ層１３ＡおよびチャネルＧａＮ層１３Ｃのどちらのバンドギャップよりも大きい。また、障壁層１４Ｂのバンドギャップも、下地ＧａＮ層１３ＡおよびチャネルＧａＮ層１３Ｃのどちらのバンドギャップよりも大きい。すなわち、電子供給層１４は、電子走行層１３よりも大きいバンドギャップを有する。ここで、上記ＡｌＺＧａ１−ＺＮの組成比Ｚが、０．１≦Ｚ≦０．５を満たすと、さらに好ましい。
また、上記スイッチング素子ＳＡは、窒化物半導体積層基板１０Ａ、ソース電極２１、ドレイン電極２２およびゲート電極２３を備える。
上記ソース電極２１、ドレイン電極２２およびゲート電極２３は、電子供給層１４の上面に形成される。また、ゲート電極２３は、ソース電極２１とドレイン電極２２の間に配置される。
また、上記ソース電極２１、ドレイン電極２２およびゲート電極２３のそれぞれは、Ｔｉ、Ａｌ、Ｃｕ、Ａｕ、Ｐｔ、Ｗ、Ｔａ、Ｒｕ、Ｉｒ、Ｐｄ、Ｈｆなどの金属元素、これらの金属元素の少なくとも２つを含む合金、または、これらの金属元素の少なくとも１つを含む窒化物などで構成される。ソース電極２１、ドレイン電極２２およびゲート電極２３のそれぞれは、単層で構成されるものであってもよいし、組成が異なる複数の層で構成されるものであってもよい。
上記スイッチング素子ＳＡはノーマリーオン型である。このため、ゲート電極２３の電位がソース電極２１と同じ電位になっていても、ゲート電極２３がオープンになっていても、チャネルＧａＮ層１３Ｃとスペーサ層１４Ａの界面近傍に二次元電子ガス層１５が生じて、スイッチング素子ＳＡはオン状態になる。スイッチング素子ＳＡがオン状態になったとき、ソース電極２１の電位よりもドレイン電極２２の電位が高ければ、ソース電極２１とドレイン電極２２の間に電流が流れる。一方、ゲート電極２３の電位が、ソース電極２１の電位を基準として閾値電圧よりも低いと、ゲート電極２３の下方において、チャネルＧａＮ層１３Ｃとスペーサ層１４Ａの界面近傍に二次元電子ガス層１５が生じなくなる。すなわち、図７の空乏領域１００９と同様のものがゲート電極２３下に形成され、スイッチング素子ＳＡはオフ状態になる。スイッチング素子ＳＡがオフ状態になったとき、ソース電極２１とドレイン電極２２の間に電流は流れない。
このように、上記窒化物半導体積層基板１０Ａでは、ＧａＮで構成される電子走行層１３の上面に電子供給層１４を形成する必要がある。仮に、電子走行層１３の形成後に、基板温度を上げ、炉内圧力(基板１１を収容する上記反応炉内の圧力)を下げてから、電子供給層１４の形成を開始したなら、基板温度を上げ、炉内圧力を下げている間に、電子走行層１３を形成するＧａＮが熱分解してしまう。こうなると、電子走行層１３の上面(界面)に凹凸が生じてしまう。
そこで、この発明の第１実施形態に係る窒化物半導体積層基板１０Ａでは、電子走行層１３を成すＧａＮの熱分解を抑制することが可能な電子走行層１３および電子供給層１４を形成する。以下に図面を参照して説明する。
図２は、電子走行層形成工程および電子供給層形成工程における基板温度、炉内圧力および原料ガスの供給量の変化を示すシーケンス図である。この電子走行層形成工程および電子供給層形成工程では電子走行層１３および電子供給層１４がＭＯＣＶＤ法で形成される。また、電子走行層形成工程および電子供給層形成工程は、上記反応炉内で基板１１の上面にバッファ層１２を形成するバッファ層形成工程後、上記反応炉内で順次行われる。また、図２の横軸は時間を示し、この横軸の図２中右側ほど時間は後になる。また、図２の縦軸は、基板温度、炉内圧力または原料ガスの供給量を示す。図２の縦軸が基板温度を示すとき、この縦軸の図２中上側ほど基板温度は高温となる。また、図２の縦軸が炉内圧力を示すとき、この縦軸の図２中上側ほど炉内圧力は高圧となる。また、図２の縦軸が原料ガスの供給量を示すとき、この縦軸の図２中上側ほど原料ガスの供給量は多くなる。なお、上記バッファ層形成工程は第１窒化物半導体層形成工程の一例である。また、上記電子走行層形成工程は第２窒化物半導体層形成工程の一例である。また、上記電子供給層形成工程は第３窒化物半導体層形成工程の一例である。
図２に示すように、最初にＧａＮで構成される下地ＧａＮ層１３Ａをバッファ層１２の上に形成する(下地ＧａＮ層形成工程)。具体的には、Ｇａの原料であるＴＭＧ(トリメチルガリウム)と、Ｎの原料であるＮＨ３とを上記反応炉内にそれぞれ供給することで、ＧａＮで構成される下地ＧａＮ層１３Ａを形成する。このとき、キャリアガスとしてＨ２を用い、基板温度はＴ１、炉内圧力はＰ１とする。この基板温度Ｔ１は、例えば、６００℃以上１３００℃以下、より好ましくは、７００℃以上１２００℃以下である。また、炉内圧力Ｐ１は、例えば０.１５気圧以上である。なお、上記下地ＧａＮ層形成工程は第４窒化物半導体層形成工程の一例である。
上記下地ＧａＮ層１３Ａの形成が終了すると、ＴＭＧの供給を停止し、チャネルＧａＮ層形成工程の条件に移行する。このとき、基板温度はＴ１からＴ２へ、炉内圧力はＰ１からＰ２へと移行する。ここで、上記Ｔ２は、上記Ｔ１よりも高く、例えば、９００℃以上１４００℃以下、より好ましくは９００℃以上１２００℃以下である。また、上記Ｐ２は、上記Ｐ１よりも低く、例えば０.１５気圧以下である。また、原料ガスであるＴＭＧ,ＮＨ３の供給量については、下地ＧａＮ層形成工程にてそれぞれＴＭＧ１,ＮＨ３１とし、チャネルＧａＮ層形成工程にてそれぞれＴＭＧ２,ＮＨ３２とすると、ＴＭＧ２＜ＴＭＧ１、ＮＨ３２＜ＮＨ３１であることが好ましい。これは、電子供給層１４が電子走行層１３に比べて非常に薄いことから成長速度を抑制して膜質を安定させるためである。なお、上記チャネルＧａＮ層形成工程は第５窒化物半導体層形成工程の一例である。
そして、上記基板温度がＴ２、炉内圧力がＰ２、ＴＭＧの供給量がＴＭＧ２、ＮＨ３の供給量がＮＨ３２に安定した後、チャネルＧａＮ層１３Ｃを形成する(チャネルＧａＮ層形成工程)。ここで、チャネルＧａＮ層１３Ｃの炭素濃度は、圧力をＰ１からＰ２へ下げた影響で下地ＧａＮ層１３Ａよりも大きくなる傾向にある。
上記チャネルＧａＮ層１３Ｃの形成が終了すると、ＮＨ３の供給量をＮＨ３２に、基板温度をＴ２、炉内圧力をＰ２に維持する一方、ＴＭＧの供給を停止し、Ａｌの材料であるＴＭＡ(トリメチルアルミニウム)の供給を開始することによって、スペーサ層１４Ａを形成する(スペーサ層形成工程)。スペーサ層１４Ａの形成が開始したとき、基板温度Ｔ２、応炉圧力Ｐ２は既にスペーサ層１４Ａと障壁層１４Ｂの形成に適した条件になっており、特に時間のかかる基板温度と炉内圧力の調整のために形成を中断する必要がない。
上記スペーサ層１４Ａの形成が終了すると、ＴＭＧの供給を再開し、障壁層１４Ｂを形成する(障壁層形成工程)。このときのＴＭＧの供給量は、チャネルＧａＮ層形成工程のＴＭＧの供給量と同じＴＭＧ２にしておくと、チャネルＧａＮ層形成工程から障壁層形成工程までのＴＭＧ供給量の制御をマスフローコントローラの設定を変えることなく、バルブの開閉だけで済むため好ましい。
以上のように、この発明の第１実施形態に係る窒化物半導体積層基板１０Ａでは、電子走行層１３の形成途中で基板温度および炉内圧力を電子供給層１４の基板温度および炉内圧力に変更することで、電子走行層形成工程と電子供給層形成工程の間に中断が生じず、電子走行層形成工程に連続して電子供給層形成工程を行うことができる。これにより、電子走行層１３の上面でのＧａＮの熱分解が抑制され、電子走行層１３の上面(界面)の凹凸が生じ難くなる。その結果、原子間力顕微鏡による窒化物半導体積層基板１０Ａの表面粗さ(例えば算術平均荒さＲａ)、つまり、原子間力顕微鏡による障壁層１４Ｂの上面の表面粗さ(例えば算術平均荒さＲａ)が、１μｍ角の走査範囲において０．５ｎｍ以下になる。
また、上記電子走行層１３の上面(界面)に凹凸が生じることを抑制することで、例えば５ｎｍ以下という極めて薄いスペーサ層１４Ａの厚さを、均一にすることができる。これにより、電子走行層１３およびスペーサ層１４Ａの面内方向の状態が均一になるため、二次元電子ガス１５における電子の移動度が低下するなど、スイッチング素子ＳＡの特性劣化が生じることを抑制することが可能となる。
上記第１実施形態では、基板１１の上面にバッファ層１２を形成していたが、基板１１の上方にバッファ層を形成してもよい。すなわち、基板１１上に他の層を介してバッファ層を形成してもよい。
上記第１実施形態では、電子供給層１４は、ＡｌＺＧａ１−ＺＮ(ただし０＜Ｚ＜１)から成る障壁層１４Ｂの換わりに、ＩｎＪＡｌＬＧａ１−Ｊ−ＬＮ(ただし、０＜Ｊ＋Ｌ≦１、かつ、０≦Ｊ＜１および０＜Ｌ≦１)から成る障壁層を有してもよい。
〔第２実施形態〕
次に、この発明の第２実施形態に係る窒化物半導体積層基板およびその製造方法について、図面を参照して説明する。
図３は、この発明の第２実施形態に係る窒化物半導体積層基板１０Ｂを用いたスイッチング素子ＳＢの構成を示すための模式的な断面図である。また、図４は、上記窒化物半導体積層基板１０Ｂの電子走行層形成工程および電子供給層形成工程における基板温度、炉内圧力、原料ガスの供給量の変化を示すシーケンス図である。なお、図３および図４は、上記第１実施形態の図１および図２の方法と同様の方法で、この発明の第２実施形態に係る窒化物半導体積層基板１０Ｂの構成および製造方法について示した図である。また、以下における窒化物半導体積層基板１０Ｂの説明において、上記第１実施形態の構成部と同じ構成部については、重複する説明を省略する場合がある。
図３に示すように、この発明の第２実施形態に係る窒化物半導体積層基板１０Ｂは、基板１１と、この基板１１の上面に形成されるバッファ層１２と、このバッファ層１２の上面に形成される電子走行層２１３と、この電子走行層２１３の上面に形成される電子供給層１４とを備える。
また、上記スイッチング素子ＳＢは、窒化物半導体積層基板１０Ｂ、ソース電極２１、ドレイン電極２２およびゲート電極２３を備える。
上記ソース電極２１、ドレイン電極２２およびゲート電極２３は、電子供給層１４の上面に形成される。また、ゲート電極２３は、ソース電極２１とドレイン電極２２の間に配置される。
また、上記窒化物半導体積層基板１０Ｂは、下地ＧａＮ層１３Ａ、スロープＧａＮ層１３ＢおよびチャネルＧａＮ層１３Ｃが電子走行層２１３を構成する点で、上記第１実施形態の窒化物半導体積層基板１０Ａとは異なる。この下地ＧａＮ層１３Ａ、スロープＧａＮ層１３ＢおよびチャネルＧａＮ層１３Ｃは、形成条件が互いに異なる。また、スペーサ層１４Ａのバンドギャップは、下地ＧａＮ層１３Ａ、スロープＧａＮ層１３ＢおよびチャネルＧａＮ層１３Ｃのいずれのバンドギャップよりも大きい。また、障壁層１４Ｂのバンドギャップも、下地ＧａＮ層１３Ａ、スロープＧａＮ層１３ＢおよびチャネルＧａＮ層１３Ｃのいずれのバンドギャップよりも大きい。すなわち、電子供給層１４は、電子走行層２１３よりも大きいバンドギャップを有する。なお、スロープＧａＮ層１３Ｂは第６窒化物半導体層の一例である。
上記スロープＧａＮ層１３Ｂは、上記第１実施形態において下地ＧａＮ層形成工程からチャネルＧａＮ形成工程の形成条件へ移行するステップで、ＴＭＧおよびＮＨ３の反応炉内への供給を継続することで形成できる層である。
以下、図４を用いて、上記窒化物半導体積層基板１０Ｂの電子走行層２１３および電子供給層１４の形成方法を具体的に説明する。
図４に示すように、最初に、上記第１実施形態の下地ＧａＮ層１３Ａの形成方法と同様の形成方法で、下地ＧａＮ層１３Ａをバッファ層１２の上に形成する(下地ＧａＮ形成工程)。
上記下地ＧａＮ層１３Ａの形成が終了すると、基板温度などを、チャネルＧａＮ層１３Ｃを形成するための基板温度などに移行する。このとき、基板温度はＴ１からＴ２へ、炉内圧力はＰ１からＰ２へ、ＴＭＧの供給量はＴＭＧ１からＴＭＧ２へ、ＮＨ３の供給量はＮＨ３１からＮＨ３２へと一定時間をかけて緩やかに移行する。この移行の間、ＴＭＧおよびＮＨ３の反応炉内への供給が継続されていることにより、スロープＧａＮ層１３Ｂが形成される(スロープＧａＮ層形成工程)。ここで、下地ＧａＮ１３ＡとスロープＧａＮ層１３Ｂとの界面付近において、スロープＧａＮ層１３Ｂの炭素濃度は下地ＧａＮ１３Ａの炭素濃度と略等しい。また、チャネルＧａＮ層１３ＣとスロープＧａＮ層１３Ｂとの界面付近において、スロープＧａＮ層１３Ｂの炭素濃度はチャネルＧａＮ層１３Ｃの炭素濃度と略等しい。また、スロープＧａＮ層１３Ｂの炭素濃度は、スロープＧａＮ層１３Ｂの下部側からスロープＧａＮ層１３Ｂの上部側に進むにしたがって徐々に増加する。
上記スロープＧａＮ層１３Ｂの形成が終了すると、ＴＭＧの供給量をＴＭＧ２に、ＮＨ３の供給量をＮＨ３２に、基板温度をＴ２、炉内圧力をＰ２に維持したまま、チャネルＧＡＮ層１３Ｃを形成する(チャネルＧａＮ層形成工程)。ここで、チャネルＧａＮ層１３Ｃの炭素濃度は、炉内圧力をＰ１からＰ２へ下げた影響で下地ＧａＮ層１３Ａよりも大きくなる傾向にある。
上記チャネルＧａＮ層１３Ｃの形成が終了すると、上記第１実施形態のスペーサ層１４Ａの形成方法と同様に、ＴＭＧの供給は停止し、ＴＭＡの供給を開始し、スペーサ層１４Ａを形成する(スペーサ層形成工程)。チャネルＧａＮ層１３Ｃの形成が終了したとき、基板温度がＴ２に、炉内圧力がＰ２になっている。この基板温度Ｔ２および炉内圧力Ｐ２はスペーサ層１４Ａおよび障壁層１４Ｂの形成に適しているので、チャネルＧａＮ層１３Ｃの形成後、中断をせずに連続してスペーサ層１４Ａが形成される。
上記スペーサ層１４Ａの形成が終了すると、上記第１実施形態の障壁層１４Ｂの形成方法と同様に、ＴＭＧの供給を再開し、障壁層１４Ｂを形成する(障壁層形成工程)。このときのＴＭＧの供給量は、チャネルＧａＮ層形成工程のＴＭＧの供給量と同じＴＭＧ２にしておくと、チャネルＧａＮ層形成工程から障壁層形成工程までのＴＭＧ供給量の制御をマスフローコントローラの設定を変えることなく、バルブの開閉だけで済むため好ましい。
以上のように、この発明の第２実施形態に係る窒化物半導体積層基板１０Ｂでは、上記第１実施形態と同様に、電子走行層２１３の形成途中で基板温度および炉内圧力を電子供給層１４の基板温度および炉内圧力に変更することで、電子走行層形成工程と電子供給層形成工程の間に中断が生じず、電子走行層形成工程に連続して電子供給層形成工程を行うことができる。これにより、電子走行層１３の上面でのＧａＮの熱分解が抑制され、電子走行層１３の上面(界面)の凹凸が生じ難くなる。その結果、原子間力顕微鏡による窒化物半導体積層基板１０Ａの表面粗さ(例えば算術平均荒さＲａ)、つまり、原子間力顕微鏡による障壁層１４Ｂの上面の表面粗さ(例えば算術平均荒さＲａ)が、１μｍ角の走査範囲において０．５ｎｍ以下になる。
また、上記電子走行層２１３の上面(界面)に凹凸が生じることを抑制することで、例えば５ｎｍ以下という極めて薄いスペーサ層１４Ａの厚さを、均一にすることができる。これにより、電子走行層２１３およびスペーサ層１４Ａの面内方向の状態が均一になるため、電子の移動度が低下するなど、スイッチング素子ＳＢの特性劣化が生じることを抑制することが可能となる。
さらに、上記下地ＧａＮ層１３ＡとチャネルＧａＮ層１３Ｃの間にスロープＧａＮ層１３Ｂを形成することにより、電子走行層２１３の内部における凹凸が抑制される。したがって、結晶性や欠陥に関して電子走行層２１３が電子供給層１４に及ぼす悪影響を小さくすることができる。
また、上記スロープＧａＮ層形成工程では、基板温度、炉内圧力および原料ガスの供給量を緩やかに変化させているため、基板温度、炉内圧力および原料ガスの供給量のオーバーシュートやアンダーシュートの発生が抑制されている。
〔第３実施形態〕
次に、この発明の第３実施形態に係る窒化物半導体積層基板およびその製造方法について、図面を参照して説明する。
図５は、この発明の第３実施形態に係る窒化物半導体積層基板１０Ｃを用いたスイッチング素子ＳＣの構成を示すための模式的な断面図である。また、図６は、上記窒化物半導体積層基板１０Ｃの電子走行層形成工程および電子供給層形成工程における基板温度、炉内圧力、原料ガスの供給量の変化を示すシーケンス図である。なお、図５および図６は、上記第１実施形態の図１および図２の方法と同様の方法で、この発明の第３実施形態に係る窒化物半導体積層基板１０Ｃの構成および製造方法について示した図である。また、以下における窒化物半導体積層基板１０Ｃの説明において、上記第１実施形態の構成部と同じ構成部については、重複する説明を省略する場合がある。
図５に示すように、この発明の第３実施形態に係る窒化物半導体積層基板１０Ｃは、基板１１と、この基板１１の上面に形成されるバッファ層１２と、このバッファ層１２の上面に形成される電子走行層１３と、この電子走行層１３の上面に形成される障壁層１４Ｂとを備える。また、障壁層１４Ｂの下面が電子走行層１３の上面に接触し、電子走行層１３と障壁層１４Ｂの間には他の層が介在していない。なお、障壁層１４Ｂは第３窒化物半導体層の一例である。
また、上記スイッチング素子ＳＣは、窒化物半導体積層基板１０Ｃ、ソース電極２１、ドレイン電極２２およびゲート電極２３を備える。
上記ソース電極２１、ドレイン電極２２およびゲート電極２３は、障壁層１４Ｂの上面に形成される。また、ゲート電極２３は、ソース電極２１とドレイン電極２２の間に配置される。
また、上記窒化物半導体積層基板１０Ｃは、下地ＧａＮ層１３Ａ、スロープＧａＮ層１３ＢおよびチャネルＧａＮ層１３Ｃが電子走行層２１３を構成する点と、障壁層１４Ｂだけで電子供給層を構成する点とで、上記第１実施形態の窒化物半導体積層基板１０Ａとは異なる。
以下、図５を用いて、上記窒化物半導体積層基板１０Ｂの電子走行層２１３および電子供給層１４の形成方法を具体的に説明する。
図６に示すように、最初に、上記第２実施形態の下地ＧａＮ層１３Ａの形成方法と同様の形成方法で、下地ＧａＮ層１３Ａをバッファ層１２の上に形成する(下地ＧａＮ形成工程)。
上記下地ＧａＮ層１３Ａの形成が終了すると、基板温度などを、チャネルＧａＮ層１３Ｃを形成するための基板温度などに移行する。このとき、基板温度はＴ１からＴ２へ、炉内圧力はＰ１からＰ２へ、ＴＭＧの供給量はＴＭＧ１からＴＭＧ２へ、ＮＨ３の供給量はＮＨ３１からＮＨ３２へと一定時間をかけて緩やかに移行する。この移行の間、ＴＭＧおよびＮＨ３の反応炉内への供給が継続されていることにより、スロープＧａＮ層１３Ｂが形成される(スロープＧａＮ層形成工程)。ここで、下地ＧａＮ１３ＡとスロープＧａＮ層１３Ｂとの界面付近において、スロープＧａＮ層１３Ｂの炭素濃度は下地ＧａＮ１３Ａの炭素濃度と略等しい。また、チャネルＧａＮ層１３ＣとスロープＧａＮ層１３Ｂとの界面付近において、スロープＧａＮ層１３Ｂの炭素濃度はチャネルＧａＮ層１３Ｃの炭素濃度と略等しい。また、スロープＧａＮ層１３Ｂの炭素濃度は、スロープＧａＮ層１３Ｂの下部側からスロープＧａＮ層１３Ｂの上部側に進むにしたがって徐々に増加する。
上記スロープＧａＮ層１３Ｂの形成が終了すると、ＴＭＧの供給量をＴＭＧ２に、ＮＨ３の供給量をＮＨ３２に、基板温度をＴ２、炉内圧力をＰ２に維持したまま、チャネルＧＡＮ層１３Ｃを形成する(チャネルＧａＮ層形成工程)。ここで、チャネルＧａＮ層１３Ｃの炭素濃度は、炉内圧力をＰ１からＰ２へ下げた影響で下地ＧａＮ層１３Ａよりも大きくなる傾向にある。
上記チャネルＧａＮ層１３Ｃの形成が終了すると、ＴＭＧの供給量をＴＭＧ２に、ＮＨ３の供給量をＮＨ３２に、基板温度をＴ２、炉内圧力をＰ２に維持しつつ、Ａｌの材料であるＴＭＡの供給を開始することによって、電子供給層となる障壁層１４Ｂを形成する(障壁層形成工程)。このときのＴＭＧの供給量は、チャネルＧａＮ層形成工程のＴＭＧの供給量と同じＴＭＧ２にしておくと、チャネルＧａＮ層形成工程から障壁層形成工程までのＴＭＧ供給量の制御をマスフローコントローラの設定を変えることなく、バルブの開閉だけで済むため好ましい。
以上のように、この発明の第２実施形態に係る窒化物半導体積層基板１０Ｃでは、上記第１実施形態と同様に、電子走行層２１３の形成途中で基板温度および炉内圧力を電子供給層１４の基板温度および炉内圧力に変更することで、電子走行層形成工程と電子供給層形成工程の間に中断が生じず、電子走行層形成工程に連続して電子供給層形成工程を行うことができる。これにより、電子走行層１３の上面でのＧａＮの熱分解が抑制され、電子走行層１３の上面(界面)の凹凸が生じ難くなる。その結果、原子間力顕微鏡による窒化物半導体積層基板１０Ａの表面粗さ(例えば算術平均荒さＲａ)、つまり、原子間力顕微鏡による障壁層１４Ｂの上面の表面粗さ(例えば算術平均荒さＲａ)が、１μｍ角の走査範囲において０．５ｎｍ以下になる。
また、上記電子走行層２１３の上面(界面)に凹凸が生じることを抑制することで、例えば５ｎｍ以下という極めて薄いスペーサ層１４Ａの厚さを、均一にすることができる。これにより、電子走行層２１３およびスペーサ層１４Ａの面内方向の状態が均一になるため、電子の移動度が低下するなど、スイッチング素子ＳＢの特性劣化が生じることを抑制することが可能となる。
さらに、上記下地ＧａＮ層１３ＡとチャネルＧａＮ層１３Ｃの間にスロープＧａＮ層１３Ｂを形成することにより、電子走行層２１３の内部における凹凸が抑制される。したがって、結晶性や欠陥に関して電子走行層２１３が電子供給層１４に及ぼす悪影響を小さくすることができる。
また、上記スロープＧａＮ層形成工程では、基板温度、炉内圧力および原料ガスの供給量を緩やかに変化させているため、基板温度、炉内圧力および原料ガスの供給量のオーバーシュートやアンダーシュートの発生が抑制されている。
また、上記電子走行層２１３の上面の凹凸が抑制されることにより、二次元電子ガス層１００８における電子の移動度が改善される。したがって、窒化物半導体積層基板１０Ｃが上記第１実施形態のスペーサ層１４Ａを備えていなくても、スイッチング素子ＳＣのオン抵抗が十分に低くなる。
仮に、上記電子走行層２１３と障壁層１４Ｂの間にスペーサ層１４Ａを形成したなら、電子走行層２１３とスペーサ層１４Ａの間の格子不整合が大きくなり、その結果、ピエゾ効果が大きくなるが、このことは長期信頼性に悪影響を及ぼすことになる。したがって、信頼性のリスクを抱えるスペーサ層１４Ａが不要となる意義は大きい。
この発明の具体的な実施形態について説明したが、この発明は上記第１〜第３実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。例えば、上記第１〜第３実施形態で記載した内容を適宜組み合わせたものを、この発明の一実施形態としてもよい。
すなわち、この発明および実施形態を纏めると、次のようになる。
この発明の窒化物半導体積層体の製造方法は、
反応炉内で基板１１の上方に第１窒化物半導体層１２を形成する第１窒化物半導体層形成工程と、
上記第１窒化物半導体層１２の上方に第２窒化物半導体層１３,２１３を形成する第２窒化物半導体層形成工程と、
上記第２窒化物半導体層１３,２１３の上面に、上記第２窒化物半導体層１３,２１３よりもバンドギャップが大きい第３窒化物半導体層１４,１４Ｂを形成する第３窒化物半導体層形成工程と
を備え、
上記第２窒化物半導体層形成工程と上記第３窒化物半導体層形成工程との間は中断されず、上記第３窒化物半導体層形成工程は上記第２窒化物半導体層形成工程に連続して実施されることを特徴としている。
上記構成によれば、上記第２窒化物半導体層形成工程と第３窒化物半導体層形成工程との間は中断されず、第３窒化物半導体層形成工程は上記第２窒化物半導体層形成工程に連続して実施されるので、第２窒化物半導体の上面に凹凸が生じるのを抑制することができる。
一実施形態の窒化物半導体積層体の製造方法では、
上記第２窒化物半導体層形成工程は、
第４窒化物半導体層１３Ａを形成する第４窒化物半導体層形成工程と、
上記第４窒化物半導体層１３Ａの上方に第５窒化物半導体層１３Ｃを形成する第５窒化物半導体層形成工程と
を有し、
上記第４窒化物半導体層形成工程の基板温度よりも、上記第５窒化物半導体層形成工程の基板温度の方が高温であり、
上記第４窒化物半導体層形成工程の炉内圧力よりも、上記第５窒化物半導体層形成工程の炉内圧力の方が低圧である。
上記実施形態によれば、上記第２窒化物半導体層形成工程の後半では、基板温度が比較的高温で、炉内圧力が比較的低圧である。したがって、上記第３窒化物半導体層１４,１４Ｂを高い基板温度と低い炉内圧力とで形成する場合でも、第２窒化物半導体層形成工程から第３窒化物半導体層形成工程を連続的に良好に行える。
一実施形態の窒化物半導体積層体の製造方法では、
上記第２窒化物半導体層形成工程は、上記第４窒化物半導体層１３Ａと上記第５窒化物半導体層１３Ｃとの間に第６窒化物半導体層１３Ｂを形成する第６窒化物半導体層形成工程を有し、
上記第６窒化物半導体層形成工程の基板温度は、上記第４窒化物半導体層形成工程の基板温度と同じ温度から、上記第５窒化物半導体層形成工程の基板温度と同じ温度まで徐々に変化し、
上記第６窒化物半導体層形成工程の炉内圧力は、上記第４窒化物半導体層形成工程の炉内圧力と同じ圧力から、上記第５窒化物半導体層形成工程の炉内圧力と同じ圧力まで徐々に変化する。
上記実施形態によれば、上記第６窒化物半導体層形成工程の基板温度および炉内圧力が徐々に変化するので、第２窒化物半導体層１３,２１３内の欠陥を低減でき、第２窒化物半導体層１３,２１３の結晶性を向上できる。
また、上記第６窒化物半導体層形成工程の基板温度および炉内圧力が徐々に変化するので、第５窒化物半導体層形成工程を開始するとき、基板温度および炉内温度のオーバーシュートやアンダーシュートの発生を抑制できる。
一実施形態の窒化物半導体積層体の製造方法では、
上記第２窒化物半導体層１３,２１３はＧａＮからなり、
上記第３窒化物半導体層１４ＢはＡｌｘＧａ１−ｘＮ(０＜x＜１)からなる。
上記実施形態によれば、上記第２窒化物半導体層１３,２１３と第３窒化物半導体層１４Ｂとの間の格子不整合が小さくなるので、長期信頼性を高めることができる。
この発明の窒化物半導体積層体は、
基板１１と、
この基板１１の上方に形成される第１窒化物半導体層１２と、
上記第１窒化物半導体層１２の上方に形成される第２窒化物半導体層１３,２１３と、
上記第２窒化物半導体層１３,２１３の上面に形成され、上記第２窒化物半導体層１３,２１３よりもバンドギャップが大きい第３窒化物半導体層１４,１４Ｂと
を備え、
上記第２窒化物半導体層１３,２１３の形成と上記第３窒化物半導体層１４,１４Ｂの形成との間は中断されず、上記第３窒化物半導体層１４,１４Ｂの形成は上記第２窒化物半導体層１３,２１３の形成に連続して実施されるように、上記第２窒化物半導体層１３,２１３および上記第３窒化物半導体層１４,１４Ｂが形成されることを特徴としている。
上記構成によれば、上記第２窒化物半導体層１３,２１３の形成と第３窒化物半導体層１４,１４Ｂの形成との間は中断されず、第３窒化物半導体層１４,１４Ｂの形成は第２窒化物半導体層１３,２１３の形成に連続して実施されるように、第２窒化物半導体層１３,２１３および上記第３窒化物半導体層１４,１４Ｂが形成されるので、第２窒化物半導体の上面に凹凸が生じるのを抑制することができる。
一実施形態の窒化物半導体積層体では、
上記第２窒化物半導体層１３,２１３が、
炭素濃度が５×１０１６／ｃｍ３未満である第４窒化物半導体層１３Ａと、
上記第４窒化物半導体層の上方に形成され、炭素濃度が５×１０１６／ｃｍ３以上、１×１０１8／ｃｍ３未満である第５窒化物半導体層１３Ｃと
を有する。
上記実施形態によれば、
上記第４窒化物半導体層１３Ａの炭素濃度が５×１０１６／ｃｍ３未満であることにより、第１窒化物半導体層１２と第４窒化物半導体層１３Ａの界面で生じる転位、ナノパイプ等がデバイス特性に悪影響を与えるのを防ぐことができる。
また、上記第５窒化物半導体層１３Ｃの炭素濃度が５×１０１６／ｃｍ3以上、１×１０１8／ｃｍ３未満であることにより、第５窒化物半導体層１３Ｃと第３窒化物半導体層１４,１４Ｂの界面の平坦性の低下を防ぐことができる。
一実施形態の窒化物半導体積層体は、
上記第４窒化物半導体層１３Ａと上記第５窒化物半導体層１３Ｃとの間に形成された第６窒化物半導体層１３Ｂを備え、
上記第６窒化物半導体層１３Ｂの炭素濃度は、上記第４窒化物半導体層１３Ａと上記第６窒化物半導体層１３Ｂとの界面付近で上記第４窒化物半導体層１３Ａの炭素濃度と略等しく、かつ、上記第５窒化物半導体層１３Ｃと上記第６窒化物半導体層１３Ｂとの界面付近で上記第５窒化物半導体層１３Ｃの炭素濃度と略等しく、かつ、上記第６窒化物半導体層１３Ｂの下部側から上記第６窒化物半導体層１３Ｂの上部側に進むにしたがって徐々に増加する。
上記実施形態によれば、上記第４窒化物半導体層１３Ａの炭素濃度と略等しい炭素濃度から、第５窒化物半導体層１３Ｃの炭素濃度と略等しい炭素濃度に徐々に増加する。したがって、上記第４窒化物半導体層１３Ａの形成条件から第５窒化物半導体層１３Ｃの形成条件に徐々に移行できる。その結果、上記第２窒化物半導体層１３,２１３内の欠陥を低減でき、第２窒化物半導体層１３,２１３の結晶性を向上できる。
また、上記第４窒化物半導体層１３Ａの形成条件から第５窒化物半導体層１３Ｃの形成条件に徐々に移行できるので、第５窒化物半導体層１３Ｃの形成を開始するとき、基板温度および炉内温度のオーバーシュートやアンダーシュートの発生を抑制できる。
一実施形態の窒化物半導体積層体では、
上記第２窒化物半導体層１３,２１３はＧａＮからなり、
上記第３窒化物半導体層１４ＢはＡｌｘＧａ１−ｘＮ(０＜x＜１)からなる。
上記実施形態によれば、上記第２窒化物半導体層１３,２１３と第３窒化物半導体層１４Ｂとの間の格子不整合が小さくなるので、長期信頼性を高めることができる。
一実施形態の窒化物半導体積層体では、
上記第３窒化物半導体層１４,１４Ｂの上面では、原子間力顕微鏡による表面粗さが１μｍ角の走査範囲にて０．５ｎｍ以下になる。
上記実施形態によれば、上記第３窒化物半導体層１４,１４Ｂの上面に、例えば、ソース電極２１、ドレイン電極２２およびゲート電極２３を形成する場合、第３窒化物半導体層１４,１４Ｂの上面に対するソース電極２１、ドレイン電極２２およびゲート電極２３の密着性を高めることができる。
１０Ａ，１０Ｂ，１０Ｃ 窒化物半導体積層基板
１１ 基板
１２ バッファ層
１３,２１３ 電子走行層
１３Ａ 下地ＧａＮ層
１３Ｂ スロープＧａＮ層
１３Ｃ チャネルＧａＮ層
１４ 電子供給層
１４Ａ スペーサ層
１４Ｂ 障壁層
１５ 二次元電子ガス
２１ ソース電極
２２ ドレイン電極
２３ ゲート電極
ＳＡ，ＳＢ，ＳＣ スイッチング素子
上記課題を解決するため、この発明の窒化物半導体積層体の製造方法は、
反応炉内で基板の上方に第１窒化物半導体層を形成する第１窒化物半導体層形成工程と、
上記第１窒化物半導体層の上方に第２窒化物半導体層を形成する第２窒化物半導体層形成工程と、
上記第２窒化物半導体層の上面に、上記第２窒化物半導体層よりもバンドギャップが大きい第３窒化物半導体層を形成する第３窒化物半導体層形成工程と
を備え、
上記第２窒化物半導体層形成工程と上記第３窒化物半導体層形成工程との間は中断されず、上記第３窒化物半導体層形成工程は上記第２窒化物半導体層形成工程に連続して実施され、
上記第２窒化物半導体層形成工程は、
第４窒化物半導体層を形成する第４窒化物半導体層形成工程と、
上記第４窒化物半導体層の上方に第５窒化物半導体層を形成する第５窒化物半導体層形成工程と
を有し、
上記第４窒化物半導体層形成工程の基板温度よりも、上記第５窒化物半導体層形成工程の基板温度の方が高温であり、
上記第４窒化物半導体層形成工程の炉内圧力よりも、上記第５窒化物半導体層形成工程の炉内圧力の方が低圧であることを特徴としている。

Claims (9)

  1. 反応炉内で基板(１１)の上方に第１窒化物半導体層(１２)を形成する第１窒化物半導体層形成工程と、
    上記第１窒化物半導体層(１２)の上方に第２窒化物半導体層(１３,２１３)を形成する第２窒化物半導体層形成工程と、
    上記第２窒化物半導体層(１３,２１３)の上面に、上記第２窒化物半導体層(１３,２１３)よりもバンドギャップが大きい第３窒化物半導体層１４,１４Ｂ)を形成する第３窒化物半導体層形成工程と
    を備え、
    上記第２窒化物半導体層形成工程と上記第３窒化物半導体層形成工程との間は中断されず、上記第３窒化物半導体層形成工程は上記第２窒化物半導体層形成工程に連続して実施されることを特徴とする窒化物半導体積層体の製造方法。
  2. 請求項１に記載の窒化物半導体積層体の製造方法において、
    上記第２窒化物半導体層形成工程は、
    第４窒化物半導体層(１３Ａ)を形成する第４窒化物半導体層形成工程と、
    上記第４窒化物半導体層(１３Ａ)の上方に第５窒化物半導体層(１３Ｃ)を形成する第５窒化物半導体層形成工程と
    を有し、
    上記第４窒化物半導体層形成工程の基板温度よりも、上記第５窒化物半導体層形成工程の基板温度の方が高温であり、
    上記第４窒化物半導体層形成工程の炉内圧力よりも、上記第５窒化物半導体層形成工程の炉内圧力の方が低圧であることを特徴とする窒化物半導体積層体の製造方法。
  3. 請求項２に記載の窒化物半導体積層体の製造方法において、
    上記第２窒化物半導体層形成工程は、上記第４窒化物半導体層(１３Ａ)と上記第５窒化物半導体層(１３Ｃ)との間に第６窒化物半導体層(１３Ｂ)を形成する第６窒化物半導体層形成工程を有し、
    上記第６窒化物半導体層形成工程の基板温度は、上記第４窒化物半導体層形成工程の基板温度と同じ温度から、上記第５窒化物半導体層形成工程の基板温度と同じ温度まで徐々に変化し、
    上記第６窒化物半導体層形成工程の炉内圧力は、上記第４窒化物半導体層形成工程の炉内圧力と同じ圧力から、上記第５窒化物半導体層形成工程の炉内圧力と同じ圧力まで徐々に変化することを特徴とする窒化物半導体積層体の製造方法。
  4. 請求項１から３までのいずれか一項に記載の窒化物半導体積層体の製造方法において、
    上記第２窒化物半導体層(１３,２１３)はＧａＮからなり、
    上記第３窒化物半導体層(１４Ｂ)はＡｌｘＧａ１−ｘＮ(０＜x＜１)からなることを特徴とする窒化物半導体積層体の製造方法。
  5. 基板(１１)と、
    上記基板(１１)の上方に形成される第１窒化物半導体層(１２)と、
    上記第１窒化物半導体層１２の上方に形成される第２窒化物半導体層(１３,２１３)と、
    上記第２窒化物半導体層(１３,２１３)の上面に形成され、上記第２窒化物半導体層(１３,２１３)よりもバンドギャップが大きい第３窒化物半導体層(１４,１４Ｂ)と
    を備え、
    上記第２窒化物半導体層(１３,２１３)の形成と上記第３窒化物半導体層(１４,１４Ｂ)の形成との間は中断されず、上記第３窒化物半導体層(１４,１４Ｂ)の形成は上記第２窒化物半導体層(１３,２１３)の形成に連続して実施されるように、上記第２窒化物半導体層(１３,２１３)および上記第３窒化物半導体層(１４,１４Ｂ)が形成されることを特徴とする窒化物半導体積層体。
  6. 請求項５に記載の窒化物半導体積層体において、
    上記第２窒化物半導体層(１３,２１３)が、
    炭素濃度が５×１０１６／ｃｍ３未満である第４窒化物半導体層(１３Ａ)と、
    上記第４窒化物半導体層(１３Ａ)の上方に形成され、炭素濃度が５×１０１６／ｃｍ３以上、１×１０１8／ｃｍ３未満である第５窒化物半導体層(１３Ｃ)と
    を有することを特徴とする窒化物半導体積層体。
  7. 請求項６に記載の窒化物半導体積層体において、
    上記第４窒化物半導体層(１３Ａ)と上記第５窒化物半導体層(１３Ｃ)との間に形成された第６窒化物半導体層(１３Ｂ)を備え、
    上記第６窒化物半導体層(１３Ｂ)の炭素濃度は、上記第４窒化物半導体層(１３Ａ)と上記第６窒化物半導体層(１３Ｂ)との界面付近で上記第４窒化物半導体層(１３Ａ)の炭素濃度と略等しく、かつ、上記第５窒化物半導体層(１３Ｃ)と上記第６窒化物半導体層(１３Ｂ)との界面付近で上記第５窒化物半導体層(１３Ｃ)の炭素濃度と略等しく、かつ、上記第６窒化物半導体層(１３Ｂ)の下部側から上記第６窒化物半導体層(１３Ｂ)の上部側に進むにしたがって徐々に増加することを特徴とする窒化物半導体積層体。
  8. 請求項５から７までのいずれか一項に記載の窒化物半導体積層体において、
    上記第２窒化物半導体層(１３,２１３)はＧａＮからなり、
    上記第３窒化物半導体層(１４Ｂ)はＡｌｘＧａ１−ｘＮ(０＜x＜１)からなることを特徴とする窒化物半導体積層体。
  9. 請求項５から８までのいずれか一項に記載の窒化物半導体積層体において、
    上記第３窒化物半導体層(１４,１４Ｂ)の上面では、原子間力顕微鏡による表面粗さが１μｍ角の走査範囲にて０．５ｎｍ以下になることを特徴とする窒化物半導体積層体。
JP2016547370A 2014-09-09 2015-08-28 窒化物半導体積層体の製造方法 Expired - Fee Related JP6220982B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014183463 2014-09-09
JP2014183463 2014-09-09
PCT/JP2015/074363 WO2016039177A1 (ja) 2014-09-09 2015-08-28 窒化物半導体積層体の製造方法および窒化物半導体積層体

Publications (2)

Publication Number Publication Date
JPWO2016039177A1 true JPWO2016039177A1 (ja) 2017-05-25
JP6220982B2 JP6220982B2 (ja) 2017-10-25

Family

ID=55458931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016547370A Expired - Fee Related JP6220982B2 (ja) 2014-09-09 2015-08-28 窒化物半導体積層体の製造方法

Country Status (4)

Country Link
US (1) US20170256407A1 (ja)
JP (1) JP6220982B2 (ja)
CN (1) CN106688084A (ja)
WO (1) WO2016039177A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6268229B2 (ja) * 2016-06-27 2018-01-24 株式会社サイオクス 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法
JP6819009B2 (ja) * 2017-01-16 2021-01-27 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP6815278B2 (ja) * 2017-05-26 2021-01-20 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
EP3486939B1 (en) * 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
KR102526814B1 (ko) * 2019-02-05 2023-04-27 미쓰비시덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
JP7258735B2 (ja) * 2019-12-13 2023-04-17 株式会社東芝 半導体装置
US11545566B2 (en) * 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
JP7398968B2 (ja) * 2020-01-20 2023-12-15 株式会社東芝 半導体装置及びその製造方法
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290027A (ja) * 1997-02-12 1998-10-27 Toshiba Corp 半導体発光装置及びその製造方法
JP2005032823A (ja) * 2003-07-08 2005-02-03 Hitachi Cable Ltd 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2005191477A (ja) * 2003-12-26 2005-07-14 Hitachi Cable Ltd 高電子移動度トランジスタ用エピタキシャルウェハ
JP2012119429A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
JP2013069772A (ja) * 2011-09-21 2013-04-18 Sumitomo Electric Ind Ltd 半導体装置、及び半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649496B1 (ko) * 2004-09-14 2006-11-24 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP2011187623A (ja) * 2010-03-08 2011-09-22 Furukawa Electric Co Ltd:The 半導体素子、および半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290027A (ja) * 1997-02-12 1998-10-27 Toshiba Corp 半導体発光装置及びその製造方法
JP2005032823A (ja) * 2003-07-08 2005-02-03 Hitachi Cable Ltd 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2005191477A (ja) * 2003-12-26 2005-07-14 Hitachi Cable Ltd 高電子移動度トランジスタ用エピタキシャルウェハ
JP2012119429A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
JP2013069772A (ja) * 2011-09-21 2013-04-18 Sumitomo Electric Ind Ltd 半導体装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2016039177A1 (ja) 2016-03-17
JP6220982B2 (ja) 2017-10-25
CN106688084A (zh) 2017-05-17
US20170256407A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
JP6220982B2 (ja) 窒化物半導体積層体の製造方法
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5634681B2 (ja) 半導体素子
JP6318474B2 (ja) 半導体装置の製造方法
JP5749580B2 (ja) 半導体装置及び半導体装置の製造方法
JP5133927B2 (ja) 化合物半導体基板
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
JP2010232293A (ja) 半導体装置
KR102293962B1 (ko) 반도체 장치의 제조 방법, 반도체 장치
JP2003151996A (ja) ２次元電子ガスを用いた電子デバイス
JP2018056591A (ja) 窒化物半導体装置および窒化物半導体基板
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP2006004970A (ja) 窒化物半導体薄膜の作製方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2016058539A (ja) 高電子移動度トランジスタの製造方法
JP7054730B2 (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP2011258782A (ja) 窒化物半導体基板
WO2016031334A1 (ja) 窒化物半導体および窒化物半導体の製造方法
JP2015211184A (ja) 窒化物半導体積層基板及び窒化物半導体積層基板の製造方法
WO2020161791A1 (ja) 半導体装置および半導体装置の製造方法
JP2015095483A (ja) Ｉｉｉ族窒化物半導体デバイス
TW202029522A (zh) 氮化物半導體基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171002

R150 Certificate of patent or registration of utility model

Ref document number: 6220982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees