JPWO2016035625A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2016035625A1
JPWO2016035625A1 JP2016546574A JP2016546574A JPWO2016035625A1 JP WO2016035625 A1 JPWO2016035625 A1 JP WO2016035625A1 JP 2016546574 A JP2016546574 A JP 2016546574A JP 2016546574 A JP2016546574 A JP 2016546574A JP WO2016035625 A1 JPWO2016035625 A1 JP WO2016035625A1
Authority
JP
Japan
Prior art keywords
polymer layer
guide
metal
semiconductor device
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016546574A
Other languages
English (en)
Other versions
JP6344667B2 (ja
Inventor
小柳　光正
光正 小柳
田中　徹
徹 田中
誉史 福島
誉史 福島
康旭 李
康旭 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Publication of JPWO2016035625A1 publication Critical patent/JPWO2016035625A1/ja
Application granted granted Critical
Publication of JP6344667B2 publication Critical patent/JP6344667B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H01L2224/83888—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid with special adaptation of the surface of the body to be connected, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】金属柱を微細化すること。【解決手段】延伸方向に延伸する金属柱１４と、前記延伸方向に交差する方向から前記金属柱を囲むポリマー層１６と、前記金属柱から前記ポリマー層を介し離間し、前記交差する方向に前記ポリマー層を囲むガイド１２と、を具備する半導体装置。金属粒子２２とポリマー２４とを含む混合物２０をガイド１２内に充填する工程と、前記ガイド側に前記ポリマーが凝集することにより前記ガイドに接するポリマー層１６が形成され、前記ガイドから前記ポリマー層を介し離間して前記金属粒子が凝集することにより、前記金属粒子から前記ガイドの延伸方向に延伸する金属柱１４が形成されるように、前記混合物を熱処理する工程と、を含む半導体装置の製造方法。【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、例えば金属柱を有する半導体装置およびその製造方法に関する。
三次元集積回路の微細化のため、半導体基板を貫通する貫通電極であるＴＳＶ（Through Silicon Via）や半導体チップ同士を接続するバンプ等の金属柱の微細化が求められる。
特許文献１および２には、自己組織化するポリマーを用い微細な周期パターンを形成する技術が記載されている。非特許文献１には、はんだ粒子が分散した異方導電性ペーストを加熱することにより、半田粒子が電極部分に凝集し、電極と半田とが金属結合する技術が記載されている。
国際公開第２０１３／１４６５３８号 特開２０１４−５３２５号公報
積水化学工業株式会社、２０１４年５月２７日プレスリリース〈URL： http://www.sekisui.co.jp/news/2014/1244746_20127.html〉
特許文献１および２においては、貫通電極やバンプ等の金属柱の形成については記載されていない。非特許文献１においては、バンプを微細化することができない。
本発明は上記課題に鑑みなされたものであり、金属柱を微細化することを目的とする。
本発明は、延伸方向に延伸する金属柱と、前記延伸方向に交差する方向から前記金属柱を囲むポリマー層と、前記金属柱から前記ポリマー層を介し離間し、前記交差する方向に前記ポリマー層を囲むガイドと、を具備することを特徴とする半導体装置である。
上記構成において、前記延伸方向に積層された第１基体および第２基体を具備し、前記金属柱は、前記第１基体と前記第２基体とを電気的に接続するバンプである構成とすることができる。
上記構成において、前記ガイドは、前記第１基体と前記第２基体の少なくとも一方に設けられている構成とすることができる。
上記構成において、前記第１基体の前記第２基体に対抗する面に設けられた複数の第１電極と、前記第２基体の前記第１基体に対向する面に設けられた複数の第２電極と、を具備し、前記金属柱は、前記複数の第１電極と前記複数の第２電極とをそれぞれ接続する構成とすることができる。
上記構成において、前記第１基体に設けられ、前記複数の第１電極と電気的に接続された第１回路と、前記第２基体に設けられ、前記複数の第２電極と電気的に接続された第２回路と、前記複数の第１電極のうち少なくとも１つの第１電極が前記複数の第２電極のうちいずれの第２電極と接続されているかを検出する検出回路と、前記検出回路の検出結果に基づき、前記第１回路と前記複数の第１電極との接続および前記第２回路と前記複数の第２電極との接続の少なくとも一方を切り換える切換回路と、を具備する構成とすることができる。
上記構成において、半導体基板を具備し、前記ガイドは前記半導体基板を貫通する貫通孔の内面に形成された絶縁体膜であり、前記ポリマー層は前記貫通孔内に充填され、前記金属柱は前記ポリマー層を貫通する貫通電極である構成とすることができる。
上記構成において、前記金属柱は、前記ガイド内に複数設けられている構成とすることができる。
上記構成において、前記金属柱は、前記ガイド内に１つ設けられている構成とすることができる。
上記構成において、前記ガイドは親水性であり、前記ポリマー層のうち前記ガイドに接する領域は親水性である構成とすることができる。
上記構成において、前記ポリマー層は前記ガイドの内側に設けられた親水性ポリマー層と前記親水性ポリマー層の内側に設けられた疎水性ポリマー層とを含み、前記金属柱は前記疎水性ポリマー層の内側に設けられている構成とすることができる。
上記構成において、前記ポリマー層は前記ガイドの内側に設けられた親水性ポリマー層と前記親水性ポリマー層の内側に設けられた疎水性ポリマー層とを含み、前記金属柱は前記親水性ポリマー層と前記疎水性ポリマー層との間にリング状に設けられている構成とすることができる。
上記構成において、前記ポリマー層は前記ガイドの内側に設けられた親水性ポリマー層と前記親水性ポリマー層の内側に設けられた疎水性ポリマー層とを含み、前記金属柱は前記親水性ポリマー層と前記疎水性ポリマー層との間に複数設けられている構成とすることができる。
上記構成において、前記ガイドは疎水性であり、前記ポリマー層のうち前記ガイドに接する領域は疎水性である構成とすることができる。
上記構成において、前記ポリマー層は前記ガイドの内側に設けられた疎水性ポリマー層と前記疎水性ポリマー層の内側に設けられた親水性ポリマー層とを含み、前記金属柱は前記親水性ポリマー層の内側に設けられている構成とすることができる。
上記構成において、前記ポリマー層は前記ガイドの内側に設けられた疎水性ポリマー層と前記疎水性ポリマー層の内側に設けられた親水性ポリマー層とを含み、前記金属柱は前記疎水性ポリマー層と前記親水性ポリマー層との間にリング状に設けられている構成とすることができる。
上記構成において、前記ポリマー層は前記ガイドの内側に設けられた疎水性ポリマー層と前記疎水性ポリマー層の内側に設けられた親水性ポリマー層とを含み、前記金属柱は前記疎水性ポリマー層と前記親水性ポリマー層との間に複数設けられている構成とすることができる。
上記構成において、前記金属柱は、多粒子体である構成とすることができる。
上記構成において、前記金属柱の材料は前記ポリマー層の材料の融点以下の融点を有する構成とすることができる。
本発明は、積層された第１基体および第２基体と、前記第１基体の前記第２基体に対向する面に設けられた複数の第１電極と、前記第２基体の前記第１基体に対向する面に設けられた複数の第２電極と、前記複数の第１電極と前記複数の第２電極とをそれぞれ接続する複数のバンプと、前記第１基体に設けられ、前記複数の第１電極と電気的に接続された第１回路と、前記第２基体に設けられ、前記複数の第２電極と電気的に接続された第２回路と、前記複数の第１電極のうち少なくとも１つの第１電極が前記複数の第２電極のうちいずれの第２電極と接続されているかを検出する検出回路と、前記検出回路の検出結果に基づき、前記第１回路と前記複数の第１電極との接続および前記第２回路と前記複数の第２電極との接続の少なくとも一方を切り換える切り換え回路と、を具備することを特徴とする半導体装置である。
本発明は、金属粒子とポリマーとを含む混合物をガイド内に充填する工程と、前記ガイド側に前記ポリマーが凝集することにより前記ガイドに接するポリマー層が形成され、前記ガイドから前記ポリマー層を介し離間して前記金属粒子が凝集することにより、前記金属粒子から前記ガイドの延伸方向に延伸する金属柱が形成されるように、前記混合物を熱処理する工程と、を含むことを特徴とする半導体装置の製造方法である。
上記構成において、第１基体上に第２基体を配置する工程を含み、前記熱処理する工程は、前記第１基体と前記第２基体とを電気的に接続するバンプとして前記金属柱を形成する工程を含む構成とすることができる。
上記構成において、前記混合物を充填する工程は、前記第１基体および前記第２基体の少なくとも一方の面に前記混合物を形成することにより、前記第１基体および前記第２基体の少なくとも一方の前記面に形成された前記ガイド内に前記混合物を充填する工程を含む構成とすることができる。
上記構成において、半導体基板を貫通する貫通孔を形成する工程と、前記貫通孔の内面に前記ガイドとして絶縁膜を形成する工程と、を含み、前記混合物を充填する工程は、前記貫通孔内に前記混合物を充填する工程であり、前記金属柱は前記ポリマー層を貫通する貫通電極である構成とすることができる。
上記構成において、前記ガイドは親水性であり、前記ポリマーは少なくとも親水性ポリマーを含む構成とすることができる。
上記構成において、前記ポリマーは親水性ポリマーと疎水性ポリマーを含み、前記混合物を熱処理する工程において、前記親水性ポリマーは前記ガイド側に凝集し、前記疎水性ポリマーは前記ガイドから離れて凝集する構成とすることができる。
上記構成において、前記ガイドは疎水性であり、前記ポリマーは少なくとも疎水性ポリマーを含む構成とすることができる。
上記構成において、前記ポリマーは親水性ポリマーと疎水性ポリマーを含み、前記混合物を熱処理する工程において、前記疎水性ポリマーは前記ガイド側に凝集し、前記親水性ポリマーは前記ガイドから離れて凝集する構成とすることができる。
上記構成において、前記混合物を熱処理する工程は、前記ポリマーの融点より高い温度で前記混合物を熱処理する工程である構成とすることができる。
本発明に係る半導体装置の製造方法は、水平方向に伸びる１対のガイドの間に、金属粒子とポリマーとを含む混合物を充填する工程と、各ガイド側に前記ポリマーが凝集することにより各ガイドに接するポリマー層が形成され、各ガイドから前記ポリマー層を介し離間して前記金属粒子が凝集することにより、前記金属粒子から水平方向に延伸する金属柱が形成されるように、前記混合物を熱処理する工程とを含んでいてもよい。この場合、水平方向に延伸する金属柱と、前記延伸方向に交差する方向から前記金属柱を挟むポリマー層と、前記金属柱から前記ポリマー層を介し離間し、前記交差する方向に前記金属柱と前記ポリマー層とを挟む１対のガイドとを具備することを特徴とする半導体装置を得ることができる。また、水平方向に伸びる金属柱を容易に形成することができる。
また、本発明に係る半導体装置の製造方法は、水平方向に伸びる１対のガイドの表面に金属膜を形成する工程と、各ガイドの間に金属粒子とポリマーとを含む混合物を充填する工程と、各ガイド側に前記金属粒子が凝集することにより、各ガイドに接して各ガイドの延伸方向に延伸する金属柱が形成され、各ガイドから前記金属柱を介し離間して前記ポリマーが凝集することにより、各ガイドの延伸方向に延伸するポリマー層が形成されるように、前記混合物を熱処理する工程とを含んでいてもよい。この場合、延伸方向に延伸するポリマー層と、前記延伸方向に交差する方向から前記ポリマー層を挟む金属柱と、前記ポリマー層から前記金属柱を介し離間し、前記交差する方向に前記金属柱と前記ポリマー層とを挟む１対のガイドとを具備することを特徴とする半導体装置を得ることができる。また、より狭い間隔で金属柱を形成することができ、金属柱から成る金属配線の間隔を狭くすることができる。また、各ガイドの表面に露出した金属膜を取り除く工程を含んでいることが好ましい。各ガイドを基体等の表面に設ける場合、金属膜を基体等の表面と各ガイドの表面とを覆うよう形成し、各ガイドの間の金属膜の上に、各ガイドと間隔をあけてガイド層を形成することにより、ガイド層の範囲にポリマーを凝集させて、各金属柱を分離するポリマー層を形成することができる。
また、本発明に係る半導体装置の製造方法は、内部が金属製で、その表面を親水性または疎水性の薄膜で覆った、水平方向に伸びる１対のガイドを形成する工程と、各ガイドの間に金属粒子とポリマーとを含む混合物を充填する工程と、各ガイド側に前記ポリマーが凝集することにより各ガイドに接するポリマー層が形成され、各ガイドから前記ポリマー層を介し離間して前記金属粒子が凝集することにより、前記金属粒子から各ガイドの延伸方向に延伸する金属柱が形成されるように、前記混合物を熱処理する工程とを含んでいてもよい。この場合、延伸方向に延伸する金属柱と、前記延伸方向に交差する方向から前記金属柱を挟むポリマー層と、前記金属柱から前記ポリマー層を介し離間し、前記交差する方向に前記金属柱と前記ポリマー層とを挟む、内部が金属製の１対のガイドとを具備することを特徴とする半導体装置を得ることができる。また、各ガイド内部の金属製の部分および金属柱を金属配線として利用することにより、より狭い間隔で金属配線を形成することができる。また、各ガイドの表面に露出した薄膜を取り除く工程を含んでいることが好ましい。
本発明に係る半導体装置の製造方法は、表面に複数のガイドが設けられ、各ガイドの間に前記混合物が充填された板状の支持体を複数積み重ねた後、前記混合物を熱処理する工程を行ってもよい。この場合、１または複数の前記金属柱と、１または複数の前記ポリマー層と、複数の前記ガイドとが表面に沿って延伸するよう設けられた板状の支持体を、前記表面に対して垂直方向に複数積み重ねて成ることを特徴とする半導体装置を得ることができる。また、各支持体が積み重なった各層に、一度に金属柱を形成することができる。熱処理後、形成されたポリマー層を取り除く工程を有していてもよく、これにより、多層配線を形成することができる。
本発明によれば、金属柱を微細化することができる。
図１（ａ）から図１（ｄ）は、実施例１に係る金属柱の形成方法を説明する図である。 図２（ａ）および図２（ｂ）は、実施例２に係る金属柱の形成方法を示す図である。 図３（ａ）および図３（ｂ）は、実施例２の変形例１に係る金属柱の形成方法を示す図である。 図４（ａ）および図４（ｂ）は、実施例２の変形例２に係る金属柱の形成方法を示す図である。 図５（ａ）から図５（ｅ）は、実施例３に係る金属柱の形成方法を示す図である。 図６（ａ）から図６（ｅ）は、実施例４に係る半導体装置の製造方法を示す断面図である。 図７（ａ）から図７（ｅ）は、実施例４の変形例１に係る半導体装置の製造方法を示す断面図である。 図８（ａ）から図８（ｄ）は、実施例４の変形例２に係る半導体装置の製造方法を示す断面図である。 図９（ａ）から図９（ｃ）は、実施例５に係る半導体装置の製造方法を示す断面図（その１）である。 図１０（ａ）および図１０（ｂ）は、実施例５に係る半導体装置の製造方法を示す断面図（その２）である。 図１１は、実施例５に係る半導体装置の製造方法を示す断面図（その３）である。 図１２は、実施例５において位置合わせずれが生じた例である。 図１３は、実施例６に係る半導体装置のブロック図である。 図１４は、実施例６の検出回路の一例を示すブロック図である。 図１５は、実施例６に係る半導体装置の動作の一例を説明するブロック図（その１）である。 図１６は、実施例６に係る半導体装置の動作の一例を説明するブロック図（その２）である。 実施例７に係る金属柱の形成方法を示す（ａ）平面図、（ｂ）断面図である。 実施例８に係る金属柱の形成方法を示す（ａ）熱処理前の断面図、（ｂ）熱処理後の断面図である。 実施例８の変形例に係る金属柱の形成方法を示す（ａ）熱処理前の断面図、（ｂ）熱処理後の断面図である。 実施例９に係る金属柱の形成方法を示す（ａ）熱処理前の断面図、（ｂ）熱処理後の断面図である。
以下、図面を参照し本発明の実施例について説明する。
図１（ａ）から図１（ｄ）は、実施例１に係る金属柱の形成方法を説明する図である。図１（ａ）および図１（ｃ）は、平面図であり、図１（ｂ）および図１（ｄ）は、それぞれ図１（ａ）および図１（ｃ）のＡ−Ａ断面図である。
図１（ａ）および図１（ｂ）に示すように、ガイド１２内に金属粒子２２とポリマー２４とを含む混合物２０を充填する。ガイド１２は、親水性または疎水性を有する。親水性を有するガイド１２としては、例えば酸化シリコンまたは窒化シリコン等の無機絶縁体、または金属を用いることができる。疎水性を有するガイド１２としては、疎水性ポリマー等の有機絶縁膜を用いることができる。ガイド１２は基体等に形成された膜でもよい。ガイド１２は基体の表面を親水性または疎水性としたものでもよい。例えば、シリコンの表面は疎水性であるが、シリコンの表面を酸化させ酸化シリコン膜を形成すると親水性の表面となる。
混合物２０においては、ポリマー２４に金属粒子２２が分散している。金属粒子２２は、例えば金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、またはこれらを含む合金等の低抵抗金属である。また、金属粒子２２は、カーボンナノチューブから成っていてもよい。また、金属粒子２２は、例えば錫（Ｓｎ）、インジウム（Ｉｎ）、または、これらを含む合金等の融点の低い金属である。金属粒子２２は、例えばナノ粒子であり、１ｎｍから１００ｎｍ程度の径を有する。混合物２０に分散している多数の金属粒子２２は、１種類の金属から成っていても複数種類の金属から成っていてもよく、金属の粒子とカーボンナノチューブとが混ざっていてもよい。混合物２０中の金属粒子２２の含有量は、１〜５０vol.％であることが好ましい。
ポリマー２４として、例えばスチレン系ポリマー、（メタ）アクリル酸エステル系ポリマー、ビニル系ポリマー、またはジエン系ポリマー等の付加重合系ポリマーを用いることができる。さらに、ウレア系ポリマー、イミド系ポリマー、またはアミド系ポリマー等の重縮合系ポリマーを用いることができる。さらに、ウレタン系ポリマー、エポキシ系ポリマー、ベンゾシクロブテン等の重付加系ポリマーを用いることができる。また、これらの混合物を用いることができる。
より詳細には、ポリマー２４は、例えばポリスチレン（ＰＳ）、ポリメタクリル酸メチル（ＰＭＭＡ）等の有機ポリマーである。また、ポリマー２４として、例えば、ポリオレフィン（例えば、ポリエチレンまたはポリプロピレン）、ポリアルキレンオキシド（例えば、ポリエチレンオキシド）、ポリプロピレンオキシド、ポリブチレンオキシド、ポリエーテル、ポリ（（メタ）アクリレート）、ポリスチレン、ポリエステル、ポリオルガノシロキサン、ポリオルガノゲルマン、またはこれらの混合物を用いることができる。
ポリマー２４としては、上記以外に特許文献１、２に例示されたもの、またはその他のポリマーを用いることができる。ポリマー２４は、フィラー等の粒子を含んでもよい。ポリマー２４に含まれる粒子は、例えば酸化シリコン等の熱膨張係数の小さい無機絶縁物である。ガイド１２が親水性のとき、ポリマー２４は少なくとも親水性ポリマーを含むことが好ましい。ガイド１２が疎水性のとき、ポリマー２４は少なくとも疎水性ポリマーを含むことが好ましい。ポリマーの親水性または疎水性は、ポリマー２４の分極、親水基または疎水基の有無、および／またはポリマー２４の分子量等で制御できる。
なお、親水性・疎水性を示す指標として、接触角が広く用いられている。すなわち、接触角が小さいほど親水性が高く、接触角が大きいほど疎水性が高い。例えば、ポリマー２４の例として挙げたものの接触角は、スチレン系ポリマーは約９０度、（メタ）アクリル酸エステル系ポリマーは約７０度、ビニル系ポリマーは約９０度、ウレア系ポリマーは約８０度、イミド系ポリマーは７５〜９０度、アミド系ポリマーは５０〜７０度、ウレタン系ポリマーは８０〜９５度、エポキシ系ポリマーは約９０度、ベンゾシクロブテンは約９０度である。本明細書中では、「親水性」や「疎水性」は、あくまでも相対的な性質を表している。
図１（ｃ）および図１（ｄ）に示すように、混合物２０を熱処理する。これにより、金属粒子２２とポリマー２４とが相分離する。このとき、ポリマー２４がガイド１２側に凝集する。これにより、凝集したポリマー２４からガイド１２に接するポリマー層１６が形成される。ポリマー２４がガイド１２側に凝集するため、金属粒子２２はガイド１２から離れて凝集する。これにより、凝集した金属粒子２２から、ガイド１２からポリマー層１６を介し離間した金属柱１４が形成される。このように、ポリマー２４と金属粒子２２とが自己組織化し、ポリマー層１６内に金属柱１４が形成される。金属柱１４は、ガイド１２の延伸方向に延伸する。ガイド１２が親水性であり、ポリマー２４が親水性ポリマーを含む場合、ポリマー２４はガイド１２に接するように凝集しやすい。これにより、ポリマー層１６のうちガイド１２に接する領域は親水性となる。ガイド１２が疎水性であり、ポリマー２４が疎水性ポリマーを含む場合、ポリマー２４はガイド１２に接するように凝集しやすい。これにより、ポリマー層１６のうちガイド１２に接する領域は疎水性となる。このように、ポリマー２４をガイド１２に接するように凝集させて、ポリマー層１６内に金属柱１４を効率的に形成するためには、ポリマー２４の接触角と、ガイド１２の材料の接触角とが近い方がよい。
溶融金属は親水性ポリマーより分極率が高い。分極率が高いポリマーは親水性が高く、親水性の高い物質と低い物質とはより相分離しやすい。よって、溶融金属と相分離しやすいのは、親水性ポリマーより疎水性ポリマーである。よって、金属粒子２２が溶融する場合、ガイド１２を疎水性とし、ポリマー２４が疎水性ポリマーを含むことが好ましい。また、無機絶縁膜等を用いることにより、親水性のガイド１２を容易に形成できる。よって、ガイド１２を親水性とし、ポリマー２４が親水性ポリマーを含むようにしてもよい。
このようにして形成された半導体装置においては、ポリマー層１６は、延伸方向に交差する方向から金属柱１４を囲む。ガイド１２は、金属柱１４からポリマー層１６を介し離間し、延伸方向に交差する方向からポリマー層１６を囲む。ガイド１２は、ポリマー層１６を完全に囲むように形成されていなくてもよい。すなわち、図１（ｃ）において、ポリマー層１６を囲む一部が疎水性であり、一部が親水性でもよい。図１（ｄ）において、ポリマー層１６を囲む一部が疎水性であり一部が親水性でもよい。
実施例１によれば、ガイド１２側にポリマー２４が凝集することによりポリマー層１６が形成され、ガイド１２から離れて金属粒子２２が凝集することにより金属柱１４が形成される。これにより、ガイド１２から離間して金属柱１４が形成される。よって、金属柱１４の径および／または金属柱１４の間隔を小さくできる。このように、金属柱１４の微細化が可能となる。金属柱１４を微細化することにより、その配線のキャパシタンスを低減することができる。金属柱１４の径および間隔は、例えば０．１μｍから１０μｍとすることができる。金属柱１４の微細化のため、金属柱１４の径および間隔は１μｍ以下が好ましい。金属柱１４の高さは例えば１μｍから１００μｍとすることができる。例えば、アスペクト比が１０以上の金属柱１４を形成できる。
熱処理温度は、金属粒子２２とポリマー２４とが相分離する温度であればよい。例えば、熱処理温度として、１５０℃から３００℃とすることができる。より好ましくは、２００℃から２５０℃である。相分離させるため、熱処理温度は、ポリマー２４の融点より高いことが好ましい。
金属粒子２２として、熱処理温度より融点の低い材料（例えばポリマー２４より融点の低い材料）を用いることができる。この場合、熱処理温度を金属粒子２２の融点より高くすることにより、金属柱１４が溶融する。このため、金属柱１４には細孔が形成されない。金属粒子２２を溶融させるため、金属柱１４の融点は、ポリマー層１６の融点以下であることが好ましいが、ポリマー層１６の融点より高くてもよい。金属粒子２２として熱処理温度より融点の高い材料を用いた場合、金属柱１４は金属粒子２２同士が集合して接触した、細孔を有する多粒子体となる。
実施例２は、ポリマー２４として親水性ポリマーと疎水性ポリマーの混合物を用いる例である。図２（ａ）および図２（ｂ）は、実施例２に係る金属柱の形成方法を示す図である。図２（ａ）は、平面図、図２（ｂ）は、図２（ａ）のＡ−Ａ断面図である。実施例２の図２（ａ）および図２（ｂ）において、ポリマー２４として親水性ポリマーと疎水性ポリマーの混合物を用いる。疎水性ポリマーは、親水性ポリマーに比較し疎水性を有する。親水性ポリマーと疎水性ポリマーは、互いに混和しないポリマーである。親水性ポリマーと疎水性ポリマーとの選択は、ポリマー２４の分極、親水基の有無、および／またはポリマーの分子量等で適宜選択できる。
図２（ａ）および図２（ｂ）に示すように、混合物を熱処理することにより、親水性ポリマーと疎水性ポリマーと金属粒子とが相分離する。ガイド１２が親水性のとき、親水性ポリマーはガイド１２側に凝集し、ガイド１２側に形成される第１ポリマー層１６ａは親水性ポリマー層である。疎水性ポリマーは、ガイド１２から離れて凝集し、第１ポリマー層１６ａの内側に疎水性ポリマー層である第２ポリマー層１６ｂが形成される。金属粒子２２は疎水性ポリマーの内側に凝集し、第２ポリマー層１６ｂの内側に金属柱１４が形成される。ガイド１２が疎水性のとき、疎水性ポリマーはガイド１２側に凝集し、親水性ポリマーは、ガイド１２から離れて凝集する。これにより、第１ポリマー層１６ａは疎水性ポリマー層となり、第２ポリマー層１６ｂは親水性ポリマー層となるその他の構成は実施例１と同じであり説明を省略する。
図３（ａ）および図３（ｂ）は、実施例２の変形例１に係る金属柱の形成方法を示す図である。図３（ａ）は、平面図、図３（ｂ）は、図３（ａ）のＡ−Ａ断面図である。実施例２の変形例１においては、図３（ａ）および図３（ｂ）に示すように、第１ポリマー層１６ａの内側に金属柱１４が形成される。金属柱１４の内側に第２ポリマー層１６ｂが形成される。このように、第１ポリマー層１６ａと第２ポリマー層１６ｂとの間に金属柱１４がリング状に形成される。その他の構成は実施例２と同じであり説明を省略する。
図４（ａ）および図４（ｂ）は、実施例２の変形例２に係る金属柱の形成方法を示す図である。図４（ａ）は、平面図、図４（ｂ）は、図４（ａ）のＡ−Ａ断面図である。実施例２の変形例２においては、図４（ａ）および図４（ｂ）に示すように、第１ポリマー層１６ａと第２ポリマー層１６ｂとの間に複数の金属柱１４が形成される。その他の構成は実施例２の変形例１と同じであり説明を省略する。
実施例２およびその変形例によれば、ポリマー２４は親水性ポリマーと疎水性ポリマーを含む。これにより、ガイド１２が親水性のとき、熱処理において、親水性ポリマーはガイド１２側に凝集し、疎水性ポリマーはガイド１２から離れて凝集する。よって、第１ポリマー層１６ａは親水性ポリマー層となり、第２ポリマー層１６ｂは疎水性ポリマー層となる。ガイド１２が疎水性のとき、第１ポリマー層１６ａは疎水性ポリマー層となり、第２ポリマー層１６ｂは親水性ポリマー層となる。このように、親水性ポリマーと疎水性ポリマーとが相分離するときに、金属粒子２２も相分離するため、金属粒子２２は実施例１に比べ、より凝集し易くなる。よって、金属柱１４を精度よく形成することができる。
金属粒子２２が溶融する場合、溶融金属は親水性ポリマーより疎水性ポリマーと相分離しやすい。よって、ガイド１２を親水性とし、第１ポリマー層１６ａを親水性ポリマー層とする。これにより、金属柱１４は疎水性ポリマーと溶融金属との相分離により形成される。よって、金属柱１４をより精度よく形成できる。
実施例２のように、金属柱１４は、第２ポリマー層１６ｂの内側に設けられていてもよい。これにより、金属柱１４の径を小さくできる。実施例２の変形例１のように、第１ポリマー層１６ａと第２ポリマー層１６ｂとの間に金属柱１４がリング状に設けられていてもよい。実施例２の変形例２のように、第１ポリマー層１６ａと第２ポリマー層１６ｂとの間に複数の金属柱１４が設けられていてもよい。これにより、金属柱１４の間隔をより小さくできる。
実施例２およびその変形例のいずれを選択するかは、親水性ポリマーおよび疎水性ポリマーの材料および／または分子量等、金属粒子２２の材料および／または粒径、熱処理条件により適宜設定できる。例えば、疎水性ポリマーの疎水性が弱い場合、実施例２のような金属柱１４を形成できる。疎水性ポリマーの疎水性が強い場合、実施例２の変形例１のような金属柱１４を形成できる。混合物２０上に種となる複数の電極を設けることにより、実施例２の変形例２のような金属柱１４を形成できる。
実施例３は、ガイド１２内に複数の金属柱１４を形成する例であリ、ビアミドル法の例である。図５（ａ）から図５（ｅ）は、実施例３に係る金属柱の形成方法を示す図である。図５（ａ）および図５（ｃ）は、平面図、図５（ｂ）および図５（ｄ）は、それぞれ図５（ａ）および図５（ｃ）のＡ−Ａ断面図、図５（ｅ）は、図５（ａ）および図５（ｃ）のＡ−Ａ断面に相当する断面図である。
図５（ａ）および図５（ｂ）に示すように、ガイド１２内に混合物２０を充填する。図５（ｃ）および図５（ｄ）に示すように、ガイド１２および混合物２０上に複数の開口を有する絶縁膜２６を形成する。絶縁膜２６は、例えば酸化シリコンまたは窒化シリコン等の無機絶縁膜、または樹脂等の有機絶縁膜である。絶縁膜２６の複数の開口を介し、混合物２０に接するように複数の電極２８を形成する。電極２８は、例えば、金、銅、ニッケル（Ｎｉ）またはチタン（Ｔｉ）等の金属層である。絶縁膜２６および電極２８を形成した後に混合物２０をガイド１２内に充填してもよい。
図５（e）に示すように、混合物２０を熱処理する。複数の電極２８を種に金属粒子２２が凝集し、それぞれ複数の金属柱１４が形成される。その他の構成は、実施例１と同じであり説明を省略する。
実施例３によれば、ガイド１２内に複数の金属柱１４が設けられている。これにより、ガイド１２を微細化しなくとも、金属柱１４の微細化が可能となる。特に、金属柱１４の間隔を小さくできる。電極２８の配置により、金属柱１４の配置を任意に設定できる。
また、混合物２０に電極２８が接していることにより、複数の電極２８にそれぞれ接するように複数の金属柱１４が設けられる。電極２８間では絶縁膜２６が混合物２０に接しているため、金属柱１４は電極２８間には形成されない。これにより、複数の金属柱１４の間隔をより微細にすることができる。
金属柱１４が、錫またはインジウムのような融点の低い金属である場合には、熱処理のときに電極２８が溶融しないように、電極２８は、金属柱１４より融点の高い材料であることが好ましい。錫またはインジウムの種として機能するため、電極２８はニッケルであることが好ましい。金属柱１４が金または銅のような融点の高い金属である場合には、熱処理のときに電極２８が溶融しないため、電極２８は、金属柱１４と同じ材料でもよい。
電極２８が金属柱１４を形成するときの種となる場合、ガイド１２は設けなくてもよい。また、ガイド１２とポリマーの親水性疎水性は対応していなくてもよい。
実施例４は、半導体基板を貫通する貫通電極に金属柱１４を用いる例であり、ビアラスト法の例である。図６（ａ）から図６（ｅ）は、実施例４に係る半導体装置の製造方法を示す断面図である。
図６（ａ）に示すように、半導体基板１０の上にトランジスタ等を含むトランジスタ領域３０を形成する。半導体基板１０は、例えば単結晶シリコン基板である。半導体基板１０上に電極３４を形成する。電極３４は、例えば銅層またはニッケル層等の金属層である。半導体基板１０上に多層配線３２を形成する。多層配線３２は、複数の絶縁層と配線層とが交互に積層した構造である。絶縁層は例えば酸化シリコン層であり、配線層は銅層等の導電層である。多層配線３２とトランジスタ領域３０内のトランジスタ等により回路が形成される。多層配線３２上に電極３８を形成する。電極３８は、銅層等の導電層である。電極３８と電極３４とは、多層配線３２内の配線３６を介し電気的に接続されている。電極３８上にバンプ等を形成してもよい。電極３４はトランジスタ領域３０のトランジスタと電気的に接続されていてもよい。
図６（ｂ）に示すように、半導体基板１０の下面を研磨する。これにより、半導体基板１０が、例えば１０μｍから１００μｍ厚程度に薄膜化される。
図６（ｃ）に示すように、半導体基板１０の下面から半導体基板１０を貫通する穴１８を形成する。穴１８の形成はディープＲＩＥ（Reactive Ion Etching）法を用いる。穴１８の内面にガイド１２を形成する。穴１８の径は例えば１μｍから１０μｍである。例えば半導体基板１０を熱酸化することにより酸化シリコン膜のガイド１２を形成する。ガイド１２として、酸化シリコン膜等の絶縁膜を例えばＣＶＤ（Chemical Vapor Deposition）法を用い形成してもよい。これにより、親水性のガイド１２が形成される。また、ガイド１２として、穴１８の内面にポリマー等の有機絶縁膜を形成してもよい。例えば、ＰＭＤＡ（pyromellitic dianhydride）とＯＤＡ（oxydianiline）とを重合させることにより、疎水性のポリイミドのガイド１２が形成できる。
図６（ｄ）を示すように、実施例１、実施例２およびその変形例の金属柱の形成方法を用い、穴１８内にポリマー層１６と金属柱１４を形成する。図６（ｅ）に示すように、半導体基板１０の下面に金属柱１４と電気的に接続する電極４０を形成する。電極４０は、例えば銅層等の金属層である。金属柱１４は、電極３４と４０とを電気的に接続する貫通電極として機能する。金属柱１４の径は例えば０．１μｍから数μｍである。
実施例４の変形例１は、ビアミドル法の例である。図７（ａ）から図７（ｅ）は、実施例４の変形例１に係る半導体装置の製造方法を示す断面図である。図７（ａ）に示すように、半導体基板１０の上面にトランジスタ領域３０を形成する。
図７（ｂ）に示すように、半導体基板１０の上面から穴１８を形成する。穴１８の内面にガイド１２を形成する。図７（ｃ）に示すように、実施例１、実施例２およびその変形例の金属柱の形成方法を用い、穴１８内にポリマー層１６と金属柱１４を形成する。図７（ｄ）に示すように、半導体基板１０の上面に電極３４、多層配線３２および電極３８を形成する。図７（ｅ）に示すように、半導体基板１０の下面を金属柱１４が露出するように研磨する。半導体基板１０の下面に金属柱１４と電気的に接続する電極４０を形成する。その他の構成は、実施例４と同じであり説明を省略する。
実施例４の変形例２は、穴１８内に複数の金属柱１４を形成する例である。図８（ａ）から図８（ｄ）は、実施例４の変形例２に係る半導体装置の製造方法を示す断面図である。図８（ａ）に示すように、半導体基板１０の上面にトランジスタ領域３０形成し、半導体基板１０の上面に多層配線３２を形成する。多層配線３２内の配線３６は電極３４と３８とを電気的に接続する。半導体基板１０の上面に複数の電極３４が隣接して形成されている。
図８（ｂ）に示すように、半導体基板１０の下面を研磨する。隣接する複数の電極３４が露出するように、半導体基板１０の下面から半導体基板１０を貫通する穴１８を形成する。穴１８の内面にガイド１２を形成する。
図８（ｃ）に示すように、実施例３の金属柱の形成方法を用い、穴１８内に複数の金属柱１４とポリマー層１６を形成する。金属柱１４は、電極３４に接するように形成される。電極３４の配置を設定することにより、金属柱１４を任意の配置で形成できる。図８（ｄ）に示すように、金属柱１４に接する電極４０を形成する。金属柱１４の間隔は例えば０．１μｍから数μｍである。その他の構成は、実施例４と同じであり説明を省略する。
実施例４およびその変形例によれば、図６（ｃ）、図７（ｂ）、並びに図８（ｂ）のように、半導体基板１０を貫通する貫通孔となる穴１８を形成する。図６（ｃ）、図７（ｂ）および図８（ｂ）のように、穴１８の内面にガイド１２として絶縁膜を形成する。図６（ｄ）、図７（ｃ）および図８（ｃ）のように、穴１８内に混合物を充填する。その後、実施例１から３およびその変形例を用いポリマー層１６を貫通する貫通電極として金属柱１４を形成する。
半導体基板１０を貫通する貫通電極を形成する場合、アスペクト比の高い微細な貫通電極を低コストで形成することが難しい。例えば、穴内に絶縁膜を形成する。絶縁膜は、貫通電極と半導体基板との短絡を抑制するため比較的厚くする。絶縁膜内にバリア層およびシード層を形成する。その後、めっき法を用い貫通電極を形成する方法を考える。この方法では、製造工数が多くなり製造コストが高くなる。また、絶縁膜、バリア層、シード層はアスペクト比の高い穴に形成することは難しい。
実施例４およびその変形例では、ポリマー層１６が貫通電極と半導体基板との短絡を抑制するための絶縁膜として機能し、ガイド１２は、穴１８の内面を親水性または疎水性にするためのものである。このため、ガイド１２として用いる絶縁膜は薄くてもよい。自己組織化によりポリマー層１６を形成するため、ポリマー層１６を厚くできる。ポリマー層１６を厚くできるため、穴１８のアスペクト比に対し、貫通電極のアスペクト比を高くできる。このように、アスペクト比の高い微細な貫通電極を低コストで形成することができる。
金属柱１４を形成した後に、ポリマー層１６が溶融する温度が加わることは好ましくない。例えば、３００℃以上の温度がポリマー層１６に加わることは好ましくない。実施例４では、多層配線３２を形成した後に金属柱１４を形成する。このため、多層配線３２の形成する工程において、実施例４の変形例１に比べ高い温度を加えることができる。
実施例４の変形例２では、穴１８内に複数の金属柱１４が形成される。よって、貫通電極の間隔を微細化することができる。穴１８内に複数の金属柱１４が形成する方法をビアミドル法に適用してもよい。
なお、実施例４およびその変形例２では、電極３４が金属柱１４を形成するときの種となるため、ガイド１２は設けなくてもよい。また、ガイド１２とポリマーの親水性疎水性は対応していなくてもよい。
実施例５は、積層された半導体チップ等の基体同士を接続するマイクロバンプに金属柱１４を用いる例である。図９（ａ）から図９（ｃ）、図１０（ａ）、図１０（ｂ）および図１１は、実施例５に係る半導体装置の製造方法を示す断面図である。
図９（ａ）に示すように、半導体チップ１１は、半導体基板１０、多層配線３２および電極３８を有する。半導体基板１０の上面にトランジスタ領域３０が形成されている。半導体基板１０上に多層配線３２が形成されている。多層配線３２上に電極３８が形成されている。半導体基板１０を貫通する貫通電極が設けられていてもよい。
図９（ｂ）に示すように、半導体チップ１１上にガイド１２を形成する。ガイド１２は、例えば絶縁膜であり、例えば酸化シリコン膜等の無機絶縁体または樹脂等の有機絶縁体である。ガイド１２の少なくとも側面は親水性または疎水性である。ガイド１２は電極３８を囲むように形成されている。
図９（ｃ）に示すように、半導体チップ１１上に混合物２０を形成する。混合物２０は、ガイド１２を覆うように形成する。
図１０（ａ）に示すように、半導体チップ１１ａおよび１１ｂを、混合物２０同士が対向するように配置する。半導体チップ１１ａおよび１１ｂは、例えば図９（ｃ）に示した半導体チップ１１である。これにより、半導体チップ１１ａおよび１１ｂの互いに対向する面に複数の電極３８が配置される。図１０（ｂ）に示すように、半導体チップ１１ａおよび１１ｂの混合物２０を接触させる。
図１１に示すように、熱処理することにより、ガイド１２側にポリマーが凝集しポリマー層１６が形成される。電極３８を種に金属粒子が凝集し電極３８同士を接続する金属柱１４が形成される。金属柱１４は、半導体チップ１１ａと１１ｂとを電気的に接続する。金属柱１４の径および間隔は、例えば０．１μｍから１０μｍである。金属柱１４の高さは、例えば１μｍから数十μｍである。
実施例５によれば、図１０（ａ）のように、第１基体として半導体チップ１１ａ上に第２基体として半導体チップ１１ｂを配置する。図１１のように、実施例１から３およびその変形例を用い、半導体チップ１１ａと１１ｂとを電気的に接続するバンプとして金属柱１４を形成する。具体的には、金属柱１４は、半導体チップ１１ａの複数の電極３８と半導体チップ１１ｂの複数の電極３８とをそれぞれ接続する。
非特許文献１の方法では、隣接する電極間にバンプが形成されないようにするため、電極間隔を小さくすることが難しい。実施例５では、ガイド１２が設けられているため、電極３８の間隔が小さくても金属柱１４を形成することができる。よって、バンプの微細化が可能となる。
実施例５では、半導体チップ１１ａおよび１１ｂの両方にガイド１２が設けられているが、半導体チップ１１ａおよび１１ｂの少なくとも一方にガイド１２が設けられていればよい。また、半導体チップ１１ａおよび１１ｂの両方のガイド１２に混合物２０を充填しているが、半導体チップ１１ａおよび１１ｂの少なくとも一方の面に混合物２０を形成することにより、半導体チップ１１ａおよび１１ｂの少なくとも一方の面に形成されたガイド１２内に混合物２０を充填してもよい。
実施例５では、第１基体および第２基体として、それぞれ半導体チップ１１ａおよび１１ｂを例に説明したが、第１基体および第２基体の少なくとも一方はインターポーザでもよく、配線基板でもよい。
実施例６は、半導体チップが検出回路および切換回路を有する例である。図１２は、実施例５において位置合わせずれが生じた例である。図１２に示すように、実施例５において、半導体チップ１１ａと１１ｂとを対向させ配置するときに、位置合わせがずれることがある。実施例５では金属柱１４のピッチを小さくできる。例えば、電極３８のピッチを１μｍ以下とすることができる。一方、半導体チップ１１ａと１１ｂとの位置合わせ精度は例えば数μｍである。よって、位置合わせずれが生じると、本来の接続されるべき電極３８同士と異なる電極３８同士が金属柱１４により電気的に接続されてしまう。実施例６では、このような課題を解決する。
図１３は、実施例６に係る半導体装置のブロック図である。半導体チップ１１ａおよび１１ｂは、それぞれ検出回路５０ａおよび５０ｂ、切換回路５２ａおよび５２ｂ、並びに内部回路５４ａおよび５４ｂを備えている。検出回路５０ａおよび５０ｂ、切換回路５２ａおよび５２ｂ並びに内部回路５４ａおよび５４ｂは、トランジスタ領域３０内のトランジスタと多層配線３２とにより形成される電子回路に含まれる。複数の電極３８ａおよび３８ｂと検出回路５０ａおよび５０ｂとは、複数の配線６０ａおよび６０ｂによりそれぞれ電気的に接続されている。検出回路５０ａおよび５０ｂと切換回路５２ａおよび５２ｂとは複数の配線６２ａおよび６２ｂによりそれぞれ電気的に接続されている。切換回路５２ａおよび５２ｂと内部回路５４ａおよび５４ｂとは複数の配線６４ａおよび６４ｂによりそれぞれ電気的に接続されている。半導体チップ１１ａの複数の電極３８ａと半導体チップ１１ｂの複数の電極３８ｂとはそれぞれ複数の金属柱１４により電気的に接続されている。
内部回路５４ａおよび５４ｂは、半導体チップの本来の機能を実現する回路（第１回路および第２回路）であり、それぞれ電極３８ａおよび３８ｂと配線６０ａおよび６０ｂから６４ａおよび６４ｂを介し電気的に接続されている。検出回路５０ａおよび５０ｂは、複数の電極３８ａの少なくとも１つの電極３８ａが複数の電極３８ｂのうちいずれの電極３８ｂと接続されているかを検出する。切換回路５２ａおよび５２ｂは、検出回路５０ａおよび５０ｂの検出結果に基づき、内部回路５４ａと複数の電極３８ａとの接続、および内部回路５４ｂと複数の電極３８ｂとの接続、の少なくとも一方を切り換える。
検出回路５０ａおよび５０ｂとしてバウンダリスキャン回路を用いる例を説明する。図１４は、実施例６の検出回路の一例を示すブロック図である。切換回路５２ａおよび５２ｂの図示を省略している。半導体チップ１１ａから１１ｂに信号が出力される場合を説明するが、半導体チップ１１ｂから１１ａに信号が出力される場合も同様である。
図１４に示すように、半導体チップ１１ａおよび１１ｂは、それぞれ検出回路５０ａおよび５０ｂ、並びに内部回路５４ａおよび５４ｂを備えている。検出回路５０ａおよび５０ｂは、それぞれＢＳ（バウンダリスキャン）回路７２ａおよび７２ｂ、バッファ７４ａおよび７４ｂ、並びに制御回路７６ａおよび７６ｂを備えている。
ＢＳ回路７２ａは、制御回路７６ａの指示に基づき、内部回路５４ａの動作時には内部回路５４ａが出力する信号をバッファ７４ａに出力し、バウンダリスキャン時には、隣接するＢＳ回路７２ａから入力したバウンダリスキャン信号をクロックに同期して別のＢＳ回路７２ａに出力する。バッファ７４ａはＢＳ回路７２ａから入力された信号のレベル等を調整し電極３８ａに出力する。
ＢＳ回路７２ｂは、制御回路７６ｂの指示に基づき、内部回路５４ｂの動作時にはバッファ７４ｂが出力した信号を内部回路５４ｂに出力し、バウンダリスキャン時には、隣接するＢＳ回路７２ｂから入力したバウンダリスキャン信号をクロックに同期して別のＢＳ回路７２ｂに出力する。バッファ７４ｂは電極３８ｂに入力した信号のレベル等を調整しＢＳ回路７２ｂに出力する。
制御回路７６ａおよび７６ｂは、ＢＳ回路７２ａおよび７２ｂを制御し、バウンダリスキャンを行なう。配線７８ａおよび７８ｂは、バウンダリスキャン信号が伝搬する。電極３８ａおよび３８ｂは、内部回路５４ａと５４ｂとの間を伝搬する信号が入力または出力する。電極３８ａと３８ｂとは金属柱１４により電気的に接続されている。電極３８ｃおよび３８ｄは、バウンダリスキャン信号が入力または出力し、金属柱１４により接続されている。電極３８ｅおよび３８ｆは、制御回路７６ａと７６ｂとの間を伝搬する制御信号が入力または出力し、金属柱１４により接続されている。
制御回路７６ａおよび７６ｂがバウンダリスキャンを行なうことにより、複数の電極３８ａの少なくとも１つの電極３８ａが複数の電極３８ｂのうちいずれの電極３８ｂと接続されているかを検出できる。
半導体チップ１１ａと１１ｂの位置合わせずれにより、電極３８ｃと３８ｄが接続されない、および／または、電極３８ｅと３８ｆが接続されない場合、バウンダリスキャンを行なうことができなくなる。そこで、半導体チップ１１ａと１１ｂが位置合わせずれしても、電極３８ｃと３８ｄが接続され、電極３８ｅと３８ｆが接続されるようにする。例えば、３８ｃから３８ｆをそれぞれ複数設ける。または、電極３８ｃから３８ｆの面積を大きくする。これにより、半導体チップ１１ａと１１ｂとが位置合わせずれして接合されても、複数の電極３８ｃと複数の３８ｄのいずれかが接続される。電極３８ｅと３８ｆも同様である。
図１５および図１６は、実施例６に係る半導体装置の動作の一例を説明するブロック図である。検出回路５０の図示を省略している。図１５および図１６に示すように、切換回路５２ａおよび５２ｂは、それぞれ複数の配線６２ａおよび６２ｂと複数の配線６４ａおよび６４ｂとの接続を切り換える複数のスイッチ６６ａおよび６６ｂを備えている。スイッチ６６ａおよび６６ｂは、それぞれ複数の配線６２ａおよび６２ｂに接続される端子ＡからＨと、複数の配線６４ａおよび６４ｂに接続される端子ａからｈと、を任意に接続または遮断することができる。
図１５においては、本来接続されるべき電極３８ａおよび３８ｂ同士がシフトすることなく金属柱１４により接続されている。スイッチ６６ａおよび６６ｂは、端子ＡからＨをそれぞれ端子ａからｈに接続する。これにより、本来接続されるべき接続関係で内部回路５４ａおよび５４ｂ同士が電気的に接続される。
図１６においては、電極３８ａおよび３８ｂ同士がシフトして接続されている。図１６の例では、電極３８ｂが左側に２つシフトし電極３８ａに接続されている。切換回路５２ａは、端子ＡからＦをそれぞれ端子ｂからｇに接続する。切換回路５２ｂは、端子ＣからＨをそれぞれ端子ｂからｇに接続する。これにより、本来接続されるべき接続関係で内部回路５４ａおよび５４ｂ同士が電気的に接続される。なお、内部回路５４ａおよび５４ｂの両端の配線６４ａおよび６４ｂはダミーである。
実施例６によれば、検出回路５０ａおよび５０ｂが電極３８ａおよび３８ｂ同士の接続関係を検出し、切換回路５２ａおよび５２ｂは、内部回路５４ａと電極３８ａとの接続、および内部回路５４ｂと電極３８ｂとの接続の少なくとも一方を切り換える。これにより、半導体チップ１１ａおよび１１ｂの位置合わせ精度が電極３８ａおよび３８ｂのピッチより大きい場合に、電極３８ａおよび３８ｂ同士の接続が本来の接続関係からシフトしていても内部回路５４ａおよび５４ｂ同士を本来の接続関係で接続させることができる。
半導体チップ１１ａおよび１１ｂ同士の位置合わせが回転をともなわずに平行にずれた場合、電極３８ａと電極３８ｂとのシフトの方向および量は、全ての電極３８ａおよび３８ｂで同じである。このため、例えば、電極３８ａおよび３８ｂが同じピッチで配列している場合、切換回路５２ａおよび５２ｂは、電極３８ａと電極３８ｂとの接続が同じ方向かつ同じ量シフトするように、接続を切り換えればよい。また、検出回路５０ａおよび５０ｂは、１つの電極３８ａについて、いずれの電極３８ｂと接続されているか検出すればよい。これにより、電極３８ａと３８ｂとのシフト方向および量が定まる。
検出回路５０ａおよび５０ｂのいずれか一方は設けられていなくてもよい。切換回路５２ａおよび５２ｂのいずれか一方は設けられていなくてもよい。
実施例６では、実施例５の方法を用い半導体チップ１１ａおよび１１ｂを積層する場合を例に説明したが、半導体チップ１１ａおよび１１ｂが他の方法で積層される場合に、検出回路５０ａおよび５０ｂ並びに切換回路５２ａおよび５２ｂを適用してもよい。
実施例７は、水平方向に伸びる金属柱を形成する例である。図１７（ａ）および図１７（ｂ）は、実施例７に係る金属柱１４の形成方法を示す図である。図１７（ａ）は平面図、図１７（ｂ）は、図１７（ａ）のＡ−Ａ断面図である。実施例１と同様に、基体の表面に水平方向に伸びるよう設けられた１対のガイド１２の間に、金属粒子とポリマーとを含む混合物を充填する。その後、図１７（ａ）および図１７（ｂ）に示すように、混合物を熱処理することにより、金属粒子とポリマーとが相分離する。
このとき、ポリマーが各ガイド１２側に凝集し、１対のポリマー層１６が形成されるとともに、金属粒子が各ガイド１２から離れて凝集し、各ポリマー層１６の間に金属柱１４が形成される。各ポリマー層１６および金属柱１４は、各ガイド１２の延伸方向に沿って、水平方向に延伸する。その他の構成は実施例１と同じであり、説明を省略する。このように、本発明の実施の形態の半導体装置の製造方法によれば、垂直方向に伸びる金属柱１４だけでなく、水平方向に伸びる金属柱１４を形成することもできる。また、あらかじめ各ガイド１２を右や左に曲げておくことにより、真っ直ぐ伸びるだけでなく、右や左に曲がる金属柱１４を形成することもできる。
実施例８は、金属配線の間隔を狭くする方法を示す例である。図１８および図１９は、実施例８に係る金属柱１４の形成方法を示す断面図である。図１８（ａ）に示すように、酸化シリコン等から成る１対のガイド１２を基体８０の表面に設け、基体８０の表面および各ガイド１２の表面を覆うよう、薄い金属膜８２を形成する。さらに、各ガイド１２の中間部の金属膜８２の上に、各ガイド１２と間隔をあけて、各ガイド１２と同じ材料の薄いガイド層８４を形成する。実施例１と同様に、各ガイド１２の内側の金属膜８２およびガイド層８４の上に、金属粒子２２とポリマー２４とを含む混合物２０を充填する。このとき、金属粒子２２と金属膜８２とは、同じ種類の金属または接触角が近い金属から成ることが好ましい。
その後、図１８（ｂ）に示すように、混合物２０を熱処理することにより、金属粒子２２とポリマー２４とが相分離する。このとき、金属粒子２２が、金属膜８２が露出した各ガイド１２側に凝集して、１対の金属柱１４が形成されるとともに、ポリマー２４が各金属柱１４の間のガイド層８４の範囲に凝集し、ポリマー層１６が形成される。各ガイド１２の表面に露出した金属膜８２、およびポリマー層１６の下の金属膜８２を取り除くことにより、互いに分離された金属柱１４を形成することができる。これにより、図１７の実施例７に示すような、ポリマー層１６の間に金属柱１４を形成する場合と比べて、より狭い間隔で金属柱１４を形成することができ、金属柱１４から成る金属配線の間隔を狭くすることができる。なお、金属柱１４は、垂直方向に伸びる配線を構成していても、水平方向に伸びる配線を構成していてもよい。
実施例８の変形例として、図１９（ａ）に示すように、基体８０の表面に、１対の金属製の芯部８６を設け、基体８０の表面および各芯部８６の表面を覆うよう、酸化シリコン等から成る薄膜８８を形成する。ここで、各芯部８６と、各芯部８６を覆う部分の薄膜８８とが、それぞれガイド１２を構成している。実施例１と同様に、各ガイド１２の内側の薄膜８８の上に、金属粒子２２とポリマー２４とを含む混合物２０を充填する。
その後、図１９（ｂ）に示すように、混合物２０を熱処理することにより、金属粒子２２とポリマー２４とが相分離する。このとき、ポリマー２４が、薄膜８８に沿って凝集し、各ガイド１２の間で薄膜８８の表面を覆うようポリマー層１６が形成されるとともに、金属粒子２２がポリマー層１６の表面中央部に凝集し、金属柱１４が形成される。各芯材８６の上部の薄膜８８を取り除くことにより、金属製の各芯材８６および金属柱１４を形成することができる。金属製の各芯材８６および金属柱１４を金属配線として利用することにより、図１７の実施例７と比べて、より狭い間隔で金属配線を形成することができる。なお、金属製の各芯材８６および金属柱１４は、垂直方向に伸びる配線を構成していても、水平方向に伸びる配線を構成していてもよい。
実施例９は、一度に多層での配線を行う方法を示す例である。図２０（ａ）および図２０（ｂ）は、実施例９に係る金属柱１４の形成方法を示す断面図である。図２０（ａ）に示すように、まず、最下層として、薄い板状の支持体９０の表面に、水平方向に伸びるよう複数のガイド１２を設け、実施例１と同様に、各ガイド１２の間に、金属粒子２２とポリマー２４とを含む混合物２０を充填する。次に、その上に、下から２番目の層として、支持体９０を積み重ね、同様にして複数のガイド１２を設けて混合物２０を充填する。以下同様にして、支持体９０とガイド１２と混合物２０とから成る層を複数積層する。なお、支持体９０は、各ガイド１２と同じ材質であることが好ましい。
その後、図２０（ｂ）に示すように、混合物２０を熱処理することにより、金属粒子２２とポリマー２４とが相分離する。このとき、ポリマー２４が支持体９０および各ガイド１２側に凝集し、ポリマー層１６が形成されるとともに、金属粒子２２が支持体９０および各ガイド１２から離れて凝集し、ポリマー層１６の内部に金属柱１４が形成される。その他の構成は実施例１と同じであり、説明を省略する。これにより、複数の支持体９０が積み重なった各層に、一度に金属柱１４を形成することができる。このため、ポリマー層１６を取り除くことにより、多層配線を形成することができる。
図２０（ａ）および（ｂ）に示すように、支持体９０の各ガイド１２の間に孔９２を開けておくことにより、その支持体９０の表面に形成される金属柱１４と、下の支持体９０との間に形成される金属柱１４とを接続することができ、各支持体９０間の層同士を電気的に接続することができる。形成されたポリマー層１６を取り除くことができるよう、支持体９０の側方から各ガイド１２の間の空間に連絡可能に、各ガイド１２が支持体９０の表面に設けられていることが好ましい。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 半導体基板
１１、１１ａ、１１ｂ 半導体チップ
１２ ガイド
１４ 金属柱
１６ ポリマー層
１６ａ 第１ポリマー層
１６ｂ 第２ポリマー層
１８ 穴
２０ 混合物
２２ 金属粒子
２４ ポリマー
２６ 絶縁膜
２８、３４、３８、３８ａ−３８ｆ、４０ 電極
３０ トランジスタ領域
３２ 多層配線
３６ 配線
５０ａ、５０ｂ 検出回路
５２ａ、５２ｂ 切換回路
５４ａ、５４ｂ 内部回路
６０ａ、６０ｂ、６２ａ、６２ｂ、６４ａ、６４ｂ 配線
６６ａ、６６ｂ スイッチ
７２ａ，７２ｂ ＢＳ回路
７４ａ、７４ｂ バッファ
７６ａ、７６ｂ 制御回路
７８ａ、７８ｂ 配線
８０ 基体
８２ 金属膜
８４ ガイド層
８６ 芯部
８８ 薄膜
９０ 支持体
９２ 孔

Claims (32)

  1. 延伸方向に延伸する金属柱と、
    前記延伸方向に交差する方向から前記金属柱を囲むポリマー層と、
    前記金属柱から前記ポリマー層を介し離間し、前記交差する方向に前記ポリマー層を囲むガイドと、
    を具備することを特徴とする半導体装置。
  2. 前記延伸方向に積層された第１基体および第２基体を具備し、
    前記金属柱は、前記第１基体と前記第２基体とを電気的に接続するバンプであることを特徴とする請求項１記載の半導体装置。
  3. 前記ガイドは、前記第１基体と前記第２基体の少なくとも一方に設けられていることを特徴とする請求項２記載の半導体装置。
  4. 前記第１基体の前記第２基体に対抗する面に設けられた複数の第１電極と、
    前記第２基体の前記第１基体に対向する面に設けられた複数の第２電極と、
    を具備し、
    前記金属柱は、前記複数の第１電極と前記複数の第２電極とをそれぞれ接続することを特徴とする請求項２または３記載の半導体装置。
  5. 前記第１基体に設けられ、前記複数の第１電極と電気的に接続された第１回路と、
    前記第２基体に設けられ、前記複数の第２電極と電気的に接続された第２回路と、
    前記複数の第１電極のうち少なくとも１つの第１電極が前記複数の第２電極のうちいずれの第２電極と接続されているかを検出する検出回路と、
    前記検出回路の検出結果に基づき、前記第１回路と前記複数の第１電極との接続および前記第２回路と前記複数の第２電極との接続の少なくとも一方を切り換える切換回路と、
    を具備することを特徴とする請求項４記載の半導体装置。
  6. 半導体基板を具備し、
    前記ガイドは前記半導体基板を貫通する貫通孔の内面に形成された絶縁体膜であり、
    前記ポリマー層は前記貫通孔内に充填され、
    前記金属柱は前記ポリマー層を貫通する貫通電極であることを特徴とする請求項１記載の半導体装置。
  7. 前記金属柱は水平方向に延伸しており、
    前記ポリマー層は、前記延伸方向に交差する方向から前記金属柱を挟むよう設けられ、
    前記ガイドは１対から成り、前記金属柱から前記ポリマー層を介し離間し、前記交差する方向に前記金属柱と前記ポリマー層とを挟むよう設けられていることを
    特徴とする請求項１記載の半導体装置。
  8. １または複数の前記金属柱と、複数の前記ガイドとが表面に沿って延伸するよう設けられた板状の支持体を、前記表面に対して垂直方向に複数積み重ねて成ることを特徴とする請求項７記載の半導体装置。
  9. 前記ガイドは内部が金属製であることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置。
  10. 前記金属柱は、前記ガイド内に複数設けられていることを特徴とする請求項１から９のいずれか一項記載の半導体装置。
  11. 前記金属柱は、前記ガイド内に１つ設けられていることを特徴とする請求項１から９のいずれか一項記載の半導体装置。
  12. 前記ガイドは親水性であり、前記ポリマー層のうち前記ガイドに接する領域は親水性であることを特徴とする請求項１から１１のいずれか一項記載の半導体装置。
  13. 前記ポリマー層は前記ガイドの内側に設けられた親水性ポリマー層と前記親水性ポリマー層の内側に設けられた疎水性ポリマー層とを含み、
    前記金属柱は前記疎水性ポリマー層の内側に設けられていることを特徴とする請求項１２記載の半導体装置。
  14. 前記ポリマー層は前記ガイドの内側に設けられた親水性ポリマー層と前記親水性ポリマー層の内側に設けられた疎水性ポリマー層とを含み、
    前記金属柱は前記親水性ポリマー層と前記疎水性ポリマー層との間にリング状に設けられていることを特徴とする請求項１２記載の半導体装置。
  15. 前記ポリマー層は前記ガイドの内側に設けられた親水性ポリマー層と前記親水性ポリマー層の内側に設けられた疎水性ポリマー層とを含み、
    前記金属柱は前記親水性ポリマー層と前記疎水性ポリマー層との間に複数設けられていることを特徴とする請求項１２記載の半導体装置。
  16. 前記ガイドは疎水性であり、前記ポリマー層のうち前記ガイドに接する領域は疎水性であることを特徴とする請求項１から１１のいずれか一項記載の半導体装置。
  17. 前記ポリマー層は前記ガイドの内側に設けられた疎水性ポリマー層と前記疎水性ポリマー層の内側に設けられた親水性ポリマー層とを含み、
    前記金属柱は前記親水性ポリマー層の内側に設けられていることを特徴とする請求項１６記載の半導体装置。
  18. 前記ポリマー層は前記ガイドの内側に設けられた疎水性ポリマー層と前記疎水性ポリマー層の内側に設けられた親水性ポリマー層とを含み、
    前記金属柱は前記疎水性ポリマー層と前記親水性ポリマー層との間にリング状に設けられていることを特徴とする請求項１６記載の半導体装置。
  19. 前記ポリマー層は前記ガイドの内側に設けられた疎水性ポリマー層と前記疎水性ポリマー層の内側に設けられた親水性ポリマー層とを含み、
    前記金属柱は前記疎水性ポリマー層と前記親水性ポリマー層との間に複数設けられていることを特徴とする請求項１６記載の半導体装置。
  20. 前記金属柱は、多粒子体であることを特徴とする請求項１から１９のいずれか一項記載の半導体装置。
  21. 前記金属柱の材料は前記ポリマー層の材料の融点以下の融点を有することを特徴とする請求項１から１９のいずれか一項記載の半導体装置。
  22. 積層された第１基体および第２基体と、
    前記第１基体の前記第２基体に対向する面に設けられた複数の第１電極と、
    前記第２基体の前記第１基体に対向する面に設けられた複数の第２電極と、
    前記複数の第１電極と前記複数の第２電極とをそれぞれ接続する複数のバンプと、
    前記第１基体に設けられ、前記複数の第１電極と電気的に接続された第１回路と、
    前記第２基体に設けられ、前記複数の第２電極と電気的に接続された第２回路と、
    前記複数の第１電極のうち少なくとも１つの第１電極が前記複数の第２電極のうちいずれの第２電極と接続されているかを検出する検出回路と、
    前記検出回路の検出結果に基づき、前記第１回路と前記複数の第１電極との接続および前記第２回路と前記複数の第２電極との接続の少なくとも一方を切り換える切り換え回路と、
    を具備することを特徴とする半導体装置。
  23. 金属粒子とポリマーとを含む混合物をガイド内に充填する工程と、
    前記ガイド側に前記ポリマーが凝集することにより前記ガイドに接するポリマー層が形成され、前記ガイドから前記ポリマー層を介し離間して前記金属粒子が凝集することにより、前記金属粒子から前記ガイドの延伸方向に延伸する金属柱が形成されるように、前記混合物を熱処理する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  24. 第１基体上に第２基体を配置する工程を含み、
    前記熱処理する工程は、前記第１基体と前記第２基体とを電気的に接続するバンプとして前記金属柱を形成する工程を含むことを特徴とする請求項２３記載の半導体装置の製造方法。
  25. 前記混合物を充填する工程は、前記第１基体および前記第２基体の少なくとも一方の面に前記混合物を形成することにより、前記第１基体および前記第２基体の少なくとも一方の前記面に形成された前記ガイド内に前記混合物を充填する工程を含むことを特徴とする請求項２４記載の半導体装置の製造方法。
  26. 半導体基板を貫通する貫通孔を形成する工程と、
    前記貫通孔の内面に前記ガイドとして絶縁膜を形成する工程と、
    を含み、
    前記混合物を充填する工程は、前記貫通孔内に前記混合物を充填する工程であり、
    前記金属柱は前記ポリマー層を貫通する貫通電極であることを特徴とする請求項２３記載の半導体装置の製造方法。
  27. 前記ガイドは１対から成り、それぞれ水平方向に伸びており、
    各ガイドの間に前記混合物を充填して熱処理を行うことにより、各ガイドに接する前記ポリマー層が形成され、各ガイドから前記ポリマー層を介し離間して、水平方向に延伸する前記金属柱が形成されることを
    特徴とする請求項２３記載の半導体装置の製造方法。
  28. 前記ガイドは親水性であり、
    前記ポリマーは少なくとも親水性ポリマーを含むことを特徴とする請求項２３から２７のいずれか一項記載の半導体装置の製造方法。
  29. 前記ポリマーは親水性ポリマーと疎水性ポリマーを含み、
    前記混合物を熱処理する工程において、前記親水性ポリマーは前記ガイド側に凝集し、前記疎水性ポリマーは前記ガイドから離れて凝集することを特徴とする請求項２８記載の半導体装置の製造方法。
  30. 前記ガイドは疎水性であり、
    前記ポリマーは少なくとも疎水性ポリマーを含むことを特徴とする請求項２３から２７のいずれか一項記載の半導体装置の製造方法。
  31. 前記ポリマーは親水性ポリマーと疎水性ポリマーを含み、
    前記混合物を熱処理する工程において、前記疎水性ポリマーは前記ガイド側に凝集し、前記親水性ポリマーは前記ガイドから離れて凝集することを特徴とする請求項３０記載の半導体装置の製造方法。
  32. 前記混合物を熱処理する工程は、前記ポリマーの融点より高い温度で前記混合物を熱処理する工程であることを特徴とする請求項２３から３１のいずれか一項記載の半導体装置の製造方法。
JP2016546574A 2014-09-03 2015-08-26 半導体装置およびその製造方法 Active JP6344667B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014179486 2014-09-03
JP2014179486 2014-09-03
PCT/JP2015/073934 WO2016035625A1 (ja) 2014-09-03 2015-08-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2016035625A1 true JPWO2016035625A1 (ja) 2017-06-15
JP6344667B2 JP6344667B2 (ja) 2018-06-20

Family

ID=55439691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016546574A Active JP6344667B2 (ja) 2014-09-03 2015-08-26 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US10177118B2 (ja)
JP (1) JP6344667B2 (ja)
CN (1) CN107078055A (ja)
WO (1) WO2016035625A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7283739B2 (ja) * 2019-03-29 2023-05-30 国立大学法人東北大学 微細配線構造の製造方法および微細配線構造の製造装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315946A (ja) * 1995-03-14 1996-11-29 Fujikura Rubber Ltd 基板の接続方法および接続装置
JP2006019328A (ja) * 2004-06-30 2006-01-19 Nec Corp 積層型半導体装置
JP2010114155A (ja) * 2008-11-04 2010-05-20 Nikon Corp 積層半導体装置および積層半導体装置の製造方法
JP2011018778A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 自己組織化パターン形成方法
JP2012009820A (ja) * 2010-05-21 2012-01-12 Napura:Kk 電子デバイス及びその製造方法
JP2012015209A (ja) * 2010-06-29 2012-01-19 Advantest Corp 貫通配線基板および製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933696A (zh) * 2005-07-22 2007-03-21 索尼株式会社 多层布线板及其制作方法
US9792718B2 (en) * 2008-07-25 2017-10-17 Qualcomm Incorporated Mapping graphics instructions to associated graphics data during performance analysis
US7884016B2 (en) * 2009-02-12 2011-02-08 Asm International, N.V. Liner materials and related processes for 3-D integration
US9350001B2 (en) * 2010-07-09 2016-05-24 Samsung Sdi Co., Ltd. Battery pack for a lithium polymer Battery
KR20120030782A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 저유전 물질을 이용한 쓰루 실리콘 비아(ｔｓｖ) 형성방법
KR20120031811A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5894445B2 (ja) * 2012-01-23 2016-03-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP5973763B2 (ja) 2012-03-28 2016-08-23 東京エレクトロン株式会社 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP5835123B2 (ja) 2012-06-21 2015-12-24 Jsr株式会社 パターン形成用自己組織化組成物及びパターン形成方法
KR101932660B1 (ko) * 2012-09-12 2018-12-26 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
JP2014238921A (ja) * 2013-06-06 2014-12-18 昭栄化学工業株式会社 異方性導電フィルム及びその製造方法並びに樹脂・金属複合体の製造方法
US9837380B2 (en) * 2014-01-28 2017-12-05 Infineon Technologies Austria Ag Semiconductor device having multiple contact clips

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315946A (ja) * 1995-03-14 1996-11-29 Fujikura Rubber Ltd 基板の接続方法および接続装置
JP2006019328A (ja) * 2004-06-30 2006-01-19 Nec Corp 積層型半導体装置
JP2010114155A (ja) * 2008-11-04 2010-05-20 Nikon Corp 積層半導体装置および積層半導体装置の製造方法
JP2011018778A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 自己組織化パターン形成方法
JP2012009820A (ja) * 2010-05-21 2012-01-12 Napura:Kk 電子デバイス及びその製造方法
JP2012015209A (ja) * 2010-06-29 2012-01-19 Advantest Corp 貫通配線基板および製造方法

Also Published As

Publication number Publication date
US20170200703A1 (en) 2017-07-13
US10177118B2 (en) 2019-01-08
JP6344667B2 (ja) 2018-06-20
US10483240B2 (en) 2019-11-19
WO2016035625A1 (ja) 2016-03-10
CN107078055A (zh) 2017-08-18
US20180226382A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
CN116420220A (zh) 具有互连结构的键合结构
JP5052130B2 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
US10632727B2 (en) Method of transferring micro devices
US7985663B2 (en) Method for manufacturing a semiconductor device
EP2597677B1 (en) Semiconductor device with through-substrate via covered by a solder ball and related method of production
US9564400B2 (en) Methods of forming stacked microelectronic dice embedded in a microelectronic substrate
CN105470235A (zh) 中介板及其制法
TW201637138A (zh) 半導體元件的堆疊結構
US9241403B2 (en) Method for producing a structure for microelectronic device assembly
CN113451257A (zh) 半导体封装件
CN102891121A (zh) 导电凸块的柱设计
JP6344667B2 (ja) 半導体装置およびその製造方法
CN107403785A (zh) 电子封装件及其制法
US20240170435A1 (en) Anisotropic conductive film with carbon-based conductive regions and related semiconductor device assemblies and methods
TW201241981A (en) Package substrate and fabrication method thereof
JP6473897B2 (ja) 半導体デバイスの製造方法
JP2019140343A (ja) 半導体装置および半導体装置の製造方法
KR101068305B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
US20190318985A1 (en) Package structure for electronic assemblies
US10034381B2 (en) Flexible substrate having a via-hole with a conductive material and a method for manufacturing the same
JP2009043961A (ja) 半導体装置
JPH07114219B2 (ja) 基板間端子接続法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170725

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180510

R150 Certificate of patent or registration of utility model

Ref document number: 6344667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250