JPWO2016013047A1 - トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法 - Google Patents

トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法 Download PDF

Info

Publication number
JPWO2016013047A1
JPWO2016013047A1 JP2016535561A JP2016535561A JPWO2016013047A1 JP WO2016013047 A1 JPWO2016013047 A1 JP WO2016013047A1 JP 2016535561 A JP2016535561 A JP 2016535561A JP 2016535561 A JP2016535561 A JP 2016535561A JP WO2016013047 A1 JPWO2016013047 A1 JP WO2016013047A1
Authority
JP
Japan
Prior art keywords
transistor
bus bar
output
connection line
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016535561A
Other languages
English (en)
Other versions
JP6384547B2 (ja
Inventor
友哉 金子
友哉 金子
洋二 村尾
洋二 村尾
一実 椎熊
一実 椎熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2016013047A1 publication Critical patent/JPWO2016013047A1/ja
Application granted granted Critical
Publication of JP6384547B2 publication Critical patent/JP6384547B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
    • H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
    • H03F1/07—Doherty-type amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

一実施の形態によれば、トランジスタパッケージ（ＰＫＧ１）は、第１〜第３トランジスタ（Ｔｒ１〜Ｔｒ３）と、第１及び第２入力リード（Ｌｉ１１，Ｌｉ１２）と、第１及び第２出力リード（Ｌｏ１１，Ｌｏ１２）と、を備え、第３トランジスタ（Ｔｒ３）の制御端子と、第１及び第２入力リード（Ｌｉ１１，Ｌｉ１２）とは、ボンディングワイヤ（ＢＷ）を介して接続可能に構成され、第３トランジスタ（Ｔｒ３）の出力端子と、第１及び第２出力リード（Ｌｏ１１，Ｌｏ１２）とは、ボンディングワイヤ（ＢＷ）を介して接続可能に構成されている。

Description

本発明は、トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法に関する。
無線通信システムに利用される電力増幅回路には、線形性と高効率とが要求されている。特に、最近の多値デジタル変調通信システム等では、信号振幅の平均値と最大振幅とが大きく異なる信号を取り扱うことが多い。従来の電力増幅回路を用いてこのような信号を増幅する場合、この電力増幅回路の動作点は、信号を歪ませずに最大振幅まで増幅できるように設定される。このため、比較的高効率を維持できる飽和出力付近で動作している時間がほとんどなく、一般的に電力増幅回路の効率は低かった。
このような問題に対する解決策が、特許文献１に開示されている。特許文献１には、線形性を維持しつつ電力効率を向上させたドハティ増幅回路の構成が開示されている。このドハティ増幅回路は、入力信号を分配する分配器と、分配された一方の信号を線形増幅するキャリア増幅器と、分配された他方の信号を非線形増幅するピーク増幅器と、キャリア増幅器及びピーク増幅器のそれぞれの出力信号を合成する合成器と、を備える。それにより、このドハティ増幅回路は、線形性を維持しつつ高効率化を実現している。特に、特許文献１に開示されたドハティ増幅回路は、キャリア増幅器及びピーク増幅器を１個のパッケージ内のトランジスタで構成することで、小型化を実現している。
なお、ドハティ増幅回路には、キャリア増幅器とピーク増幅器との電力分配比が均等である対称型の増幅回路だけでなく、キャリア増幅器及びピーク増幅器の電力分配比が不均等である拡張型（非対称型）の増幅回路がある。
非特許文献１には、キャリア増幅器及びピーク増幅器のそれぞれを構成するトランジスタのサイズ（ゲート幅）、及び、キャリア増幅器及びピーク増幅器の相対位置が固定された拡張型ドハティ増幅回路が開示されている。
また、特許文献２には、第１ＦＥＴからなるキャリアアンプと、ゲート−ゲート間隔が第１ＦＥＴより狭い第２ＦＥＴからなるピークアンプと、を備えた拡張型ドハティ増幅器が開示されている。
近年では、対称型から拡張型まで様々な動作特性のドハティ増幅回路が電力増幅回路として使用されてきている。そのため、このような様々な動作特性のドハティ増幅回路を設計し製造するに際し、低コスト化と、設計工数や管理調整工数を削減して効率化することが求められている。
国際公開第２００５／０２９６９５号 特開２０１２−２８８８０号公報
freescale Semiconductor, Inc.、"Technical Data"、[online]、[2014年5月28日検索]、インターネット、<URL:http://www.freescale.com/files/rf_if/doc/data_sheet/AFT09H310-03S.pdf>
特許文献１、特許文献２及び非特許文献１のドハティ増幅回路は、何れもキャリア増幅器用のトランジスタ及びピーク増幅器用のトランジスタを備えている。しかしながら、特許文献２及び非特許文献１の構成では、サイズ（電力）の異なるトランジスタの物理的な相対位置が固定されており、その相対位置を変更することが困難であるため、柔軟に動作特性を変更することができなかった。また、特許文献１の構成では、対称型ドハティ増幅回路を構成する場合にはキャリア増幅器とピーク増幅器との相対位置を変更することは可能であるが、同じトランジスタを拡張型ドハティ増幅器として用いることは困難であった。即ち、特許文献１、特許文献２及び非特許文献１のドハティ増幅回路に用いられたトランジスタパッケージでは、様々な動作特性のドハティ増幅回路をより効率的に構成することが困難であった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本発明は、このような問題点を解決するためになされたものであり、様々な動作特性のドハティ増幅回路を効率的に構成することが可能な汎用性の高いトランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法を提供することを目的とする。
一実施の形態によれば、トランジスタパッケージは、第１〜第３トランジスタと、第１及び第２入力リードと、第１及び第２出力リードと、前記第１トランジスタの制御端子と前記第１入力リードとを接続する第１接続線と、前記第１トランジスタの出力端子と前記第１出力リードとを接続する第２接続線と、前記第２トランジスタの制御端子と前記第２入力リードとを接続する第３接続線と、前記第２トランジスタの出力端子と前記第２出力リードとを接続する第４接続線と、を備え、前記第３トランジスタの制御端子と、前記第１及び前記第２入力リードとは、第５接続線を介して接続可能に構成され、前記第３トランジスタの出力端子と、前記第１及び前記第２出力リードとは、第６接続線を介して接続可能に構成されている。
また、一実施の形態によれば、トランジスタの構成方法は、第１トランジスタの制御端子と第１入力リードとを第１接続線にて接続し、前記第１トランジスタの出力端子と第１出力リードとを第２接続線にて接続し、第２トランジスタの制御端子と第２入力リードとを第３接続線にて接続し、前記第２トランジスタの出力端子と第２出力リードとを第４接続線にて接続し、第３トランジスタの制御端子と、前記第１及び前記第２入力リードとを、第５接続線を介して接続可能に構成し、前記第３トランジスタの出力端子と、前記第１及び前記第２出力リードとを、第６接続線を介して接続可能に構成する。
前記一実施の形態によれば、様々な動作特性のドハティ増幅回路を構成することが可能なより汎用性の高いトランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法を提供することができる。
実施の形態１に係るトランジスタパッケージの構成を示す平面図である。 図１に示すトランジスタパッケージが用いられたドハティ増幅回路の第１の具体的構成を示す図である。 図１に示すトランジスタパッケージが用いられたドハティ増幅回路の第２の具体的構成を示す図である。 図１に示すトランジスタパッケージが用いられたドハティ増幅回路の第３の具体的構成を示す図である。 実施の形態２に係るトランジスタパッケージの構成を示す平面図である。 図５に示すトランジスタパッケージに設けられたチップの概略を示す平面図である。 図５に示すトランジスタパッケージが用いられたドハティ増幅回路の第１の具体的構成を示す図である。 図５に示すトランジスタパッケージが用いられたドハティ増幅回路の第２の具体的構成を示す図である。 実施の形態３に係るトランジスタパッケージの構成を示す平面図である。 図９に示すトランジスタパッケージに設けられたチップの概略を示す平面図である。 図９に示すトランジスタパッケージが用いられたドハティ増幅回路の第１の具体的構成を示す図である。 図９に示すトランジスタパッケージが用いられたドハティ増幅回路の第２の具体的構成を示す図である。 図９に示すトランジスタパッケージが用いられたドハティ増幅回路の第３の具体的構成を示す図である。 実施の形態４に係るトランジスタパッケージの構成を示す平面図である。 図１４に示すトランジスタパッケージに設けられたチップの概略を示す平面図である。 図１４に示すトランジスタパッケージが用いられたドハティ増幅回路の具体的構成を示す図である。 実施の形態５に係るトランジスタパッケージの構成を示す平面図である。 図１７に示すトランジスタパッケージが用いられたドハティ増幅回路の第１の具体的構成を示す図である。 図１７に示すトランジスタパッケージが用いられたドハティ増幅回路の第２の具体的構成を示す図である。 実施の形態６に係るトランジスタパッケージの構成を示す平面図である。 図２０に示すトランジスタパッケージが用いられたドハティ増幅回路の具体的構成を示す図である。 実施の形態７に係るトランジスタパッケージの構成を示す平面図である。 図２２に示すトランジスタパッケージが用いられたドハティ増幅回路の具体的構成を示す図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
＜実施の形態１＞
図１は、実施の形態１に係るトランジスタパッケージＰＫＧ１を示す平面図である。本実施の形態に係るトランジスタパッケージＰＫＧ１は、ドハティ増幅回路に用いられ、第１の入力及び出力リードに接続される第１トランジスタと、第２の入力及び出力リードに接続される第２トランジスタと、ワイヤボンディング時に任意の入力及び出力リードに接続可能な第３トランジスタと、を備える。それにより、本実施の形態に係るトランジスタパッケージＰＫＧ１は、ボンディングワイヤの接続を変えるだけで様々な動作特性のドハティ増幅回路を効率的に構成することができる。単一又は少ない種類のトランジスタを用いて様々な種類の動作特性のドハティ増幅回路を構成することができるため、類似品種設計時の設計コスト、及び、それら生産時の設備代及び部品管理コストを低減することができる。以下、具体的に説明する。
図１に示すように、トランジスタパッケージＰＫＧ１は、フランジ（パッケージ基板）１０と、トランジスタ（第１トランジスタ）Ｔｒ１と、トランジスタ（第２トランジスタ）Ｔｒ２と、トランジスタ（第３トランジスタ）Ｔｒ３と、リード（第１入力リード）Ｌｉ１１と、リード（第２入力リード）Ｌｉ１２と、リード（第１出力リード）Ｌｏ１１と、リード（第２出力リード）Ｌｏ１２と、複数のボンディングワイヤＢＷと、を備える。本実施の形態では、トランジスタＴｒ１〜Ｔｒ３が何れも略同一サイズ（ゲート幅）のＮチャネル型の電界効果トランジスタである場合を例に説明する。ここで、トランジスタＴｒ１〜Ｔｒ３は何れも同一プロセスにて製造された同一電気特性のトランジスタであることが望ましい。
なお、各図はパッケージ内部を説明するものであるため、各図中にはキャップやリッドと呼ばれる蓋は示されていない。また、各図に示されるパッケージ、端子及びトランジスタチップのそれぞれの形状及び配置は一例にすぎず適宜変更可能である。
また、各図中には、便宜的に右手系ｘｙｚ座標が示されている。ｘｙ平面は水平面を構成し、ｚ軸方向が鉛直方向である。より具体的には、ｚ軸のプラス方向が鉛直上向きとなる。
平面視上、トランジスタＴｒ１〜Ｔｒ３は、フランジ１０の中央にｙ軸方向に沿って配置されている。より詳細には、トランジスタＴｒ１〜Ｔｒ３は、フランジ１０の中央に設けられた１又は複数のチップ（不図示）上にｙ軸方向に沿って配置されている。
リードＬｉ１１，Ｌｏ１１は、トランジスタＴｒ１，Ｔｒ２を挟んでｘ軸方向に対向配置されている。リードＬｉ１２，Ｌｏ１２は、トランジスタＴｒ２，Ｔｒ３を挟んでｘ軸方向に対向配置されている。リードＬｉ１１，Ｌｉ１２，Ｌｏ１１，Ｌｏ１２は、何れも、フランジ１０から外側に向けて張り出すようにして配置されている。
トランジスタＴｒ１のゲート（制御端子）は、ボンディングワイヤ（第１ボンディングワイヤ）ＢＷを介して、リードＬｉ１１に接続されている。トランジスタＴｒ１のドレイン（出力端子）は、ボンディングワイヤ（第２ボンディングワイヤ）ＢＷを介して、リードＬｏ１１に接続されている。トランジスタＴｒ３のゲートは、ボンディングワイヤ（第３ボンディングワイヤ）ＢＷを介して、リードＬｉ１２に接続されている。トランジスタＴｒ３のドレインは、ボンディングワイヤ（第４ボンディングワイヤ）ＢＷを介して、リードＬｏ１２に接続されている。なお、トランジスタＴｒ１〜Ｔｒ３のそれぞれのソースは、接地されている。
ここで、トランジスタＴｒ２のゲートと、リードＬｉ１１，Ｌｉ１２とは、ボンディングワイヤ（第５ボンディングワイヤ）ＢＷを介して接続可能に構成されている。また、トランジスタＴｒ２のドレインと、リードＬｏ１１，Ｌｏ１２とは、ボンディングワイヤ（第６ボンディングワイヤ）ＢＷを介して接続可能に構成されている。つまり、トランジスタＴｒ２のゲートは、ボンディングワイヤＢＷを介して、リードＬｉ１１，Ｌｉ１２の何れにも接続可能となっている。また、トランジスタＴｒ２のドレインは、ボンディングワイヤＢＷを介して、リードＬｏ１１，Ｌｏ１２の何れにも接続可能となっている。
例えば、トランジスタＴｒ２のゲート及びドレインがそれぞれリードＬｉ１１，Ｌｏ１１に接続されている場合、トランジスタＴｒ１，Ｔｒ２によって１つの増幅器（例えば、キャリア増幅器）が構成され、トランジスタＴｒ３のみによって別の１つの増幅器（例えば、ピーク増幅器）が構成される。具体的には、トランジスタＴｒ１，Ｔｒ２は、外部からリードＬｉ１１を介してそれぞれのゲートに供給された信号を増幅し、その増幅信号をそれぞれのドレインからリードＬｏ１１を介して外部に出力する。他方、トランジスタＴｒ３は、外部からリードＬｉ１２を介してゲートに供給された信号を増幅し、その増幅信号をドレインからリードＬｏ１２を介して外部に出力する。
また、例えば、トランジスタＴｒ２のゲート及びドレインがそれぞれリードＬｉ１２，Ｌｏ１２に接続されている場合、トランジスタＴｒ１のみによって１つの増幅器（例えば、キャリア増幅器）が構成され、トランジスタＴｒ２，Ｔｒ３によって別の１つの増幅器（例えば、ピーク増幅器）が構成される。具体的には、トランジスタＴｒ１は、外部からリードＬｉ１１を介してゲートに供給された信号を増幅し、その増幅信号をドレインからリードＬｏ１１を介して外部に出力する。他方、トランジスタＴｒ２，Ｔｒ３は、外部からリードＬｉ１２を介してそれぞれのゲートに供給された信号を増幅し、その増幅信号をそれぞれのドレインからリードＬｏ１２を介して外部に出力する。
さらに、例えば、トランジスタＴｒ２のゲート及びドレインが何れのリードにも接続されていない場合、トランジスタＴｒ１のみによって１つの増幅器（例えば、キャリア増幅器）が構成され、トランジスタＴｒ３のみによって別の１つの増幅器（例えば、ピーク増幅器）が構成される。具体的には、トランジスタＴｒ１は、外部からリードＬｉ１１を介してゲートに供給された信号を増幅し、その増幅信号をドレインからリードＬｏ１１を介して外部に出力する。トランジスタＴｒ３は、外部からリードＬｉ１２を介してゲートに供給された信号を増幅し、その増幅信号をドレインからリードＬｏ１２を介して外部に出力する。
このように、トランジスタパッケージＰＫＧ１では、ワイヤボンディング時にトランジスタＴｒ２を任意のリードに接続することが可能である。そのため、トランジスタパッケージＰＫＧ１は、キャリア増幅器及びピーク増幅器の電力分配比が異なる様々な動作特性のドハティ増幅回路を効率的に構成することができる。単一又は少ない種類のトランジスタを用いて様々な種類の動作特性のドハティ増幅回路を構成することができるため、類似品種設計時の設計コスト、及び、それら生産時の設備代及び部品管理コストを低減することができる。
なお、図１の例では示されていないが、トランジスタパッケージＰＫＧ１内部に、トランジスタ入出力整合回路等が配置される場合も考えられる。本発明の本質が変わるものではなく、また、必須の構成でもないので説明は省略している。
本実施の形態では、トランジスタＴｒ１〜Ｔｒ３のサイズが略同一である場合を例に説明したが、これに限られない。例えば、キャリア増幅器ＣＡ及びピーク増幅器ＰＡの何れにも使用可能なトランジスタＴｒ３のサイズが、他のトランジスタＴｒ１，Ｔｒ２のサイズよりも小さくてもよい。
本実施の形態では、キャリア増幅器ＣＡ及びピーク増幅器ＰＡの何れにも使用可能なトランジスタが１つ設けられた場合を例に説明したが、これに限られず、２つ以上設けられてもよい。
続いて、図２、図３及び図４を用いて、トランジスタパッケージＰＫＧ１が用いられたドハティ増幅回路の具体的構成の一例について説明する。
（ドハティ増幅回路１）
図２は、トランジスタパッケージＰＫＧ１が用いられたドハティ増幅回路の第１の具体的構成をドハティ増幅回路１として示す図である。
図２に示すように、ドハティ増幅回路１は、トランジスタパッケージＰＫＧ１と、分配器８０と、合成器９０と、を備える。本例では、トランジスタパッケージＰＫＧ１において、トランジスタＴｒ２のゲート及びドレインがそれぞれリードＬｉ１２，Ｌｏ１２に接続されている。そのため、トランジスタＴｒ１のみによってキャリア増幅器ＣＡが構成され、トランジスタＴｒ２，Ｔｒ３によってピーク増幅器ＰＡが構成される。なお、簡略化のため、整合回路やバイパスキャパシタ等は省略されている。
（分配器８０）
分配器８０は、ドハティ増幅回路１の入力信号を分配して第１及び第２分配信号を生成する。分配器８０は、キャリア増幅器ＣＡ及びピーク増幅器ＰＡのそれぞれの出力信号が合成器９０にて合成されるときに、それらの位相が同相となるように、入力信号の位相を調整して第１及び第２分配信号を生成する。例えば、分配器８０は、１／４波長の伝送線路や９０°ハイブリッド回路などによって構成されている。
（キャリア増幅器ＣＡ）
キャリア増幅器ＣＡは、トランジスタパッケージＰＫＧ１に設けられたトランジスタＴｒ１により構成され、リードＬｉ１１を介してトランジスタＴｒ１のゲートに入力された第１分配信号を増幅して、その増幅信号をトランジスタＴｒ１のドレインからリードＬｏ１１を介して出力する。ここで、キャリア増幅器ＣＡは、例えば、ＡＢ級やＢ級にバイアスされ、第１分配信号を線形増幅する。
（ピーク増幅器ＰＡ）
ピーク増幅器ＰＡは、トランジスタパッケージＰＫＧ１に設けられたトランジスタＴｒ２，Ｔｒ３により構成され、リードＬｉ１２を介してトランジスタＴｒ２，Ｔｒ３のそれぞれのゲートに入力された第２分配信号を増幅して、その増幅信号をトランジスタＴｒ２，Ｔｒ３のドレインからリードＬｏ１２を介して出力する。ここで、ピーク増幅器ＰＡは、例えば、Ｃ級にバイアスされ、第２分配信号を非線形増幅する。つまり、ピーク増幅器ＰＡは、高電力出力時にのみ増幅動作を行う。
（合成器９０）
合成器９０は、キャリア増幅器ＣＡ及びピーク増幅器ＰＡのそれぞれの出力信号を合成し、ドハティ増幅回路１の出力信号として出力する。例えば、合成器９０は、トランス、インピーダンス変換器、又は、マイクロ波帯等の信号を扱う場合には通常１／４波長の伝送経路等によって構成されている。
ドハティ増幅回路１は、飽和出力電力近傍にて飽和を維持しながら動作するキャリア増幅器ＣＡと、飽和出力電力近傍のみで動作するピーク増幅器ＰＡと、を備えることで、飽和電力からバックオフをとった出力時においても、通常のＡ級、ＡＢ級の増幅回路よりも高い電力効率を実現している。
本例では、キャリア増幅器ＣＡとピーク増幅器ＰＡとのトランジスタサイズ比が１：２である。そのため、キャリア増幅器ＣＡとピーク増幅器ＰＡとの電力分配比が１：２となる拡張型（非対称型）のドハティ増幅回路１が構成される。
（ドハティ増幅回路１ａ）
図３は、トランジスタパッケージＰＫＧ１が用いられたドハティ増幅回路の第２の具体的構成をドハティ増幅回路１ａとして示す図である。
本例では、トランジスタパッケージＰＫＧ１において、トランジスタＴｒ２のゲート及びドレインがそれぞれリードＬｉ１１，Ｌｏ１１に接続されている。そのため、トランジスタＴｒ１，Ｔｒ２によってキャリア増幅器ＣＡが構成され、トランジスタＴｒ３のみによってピーク増幅器ＰＡが構成される。ドハティ増幅回路１ａのその他の構成については、ドハティ増幅回路１と同様であるため、その説明を省略する。
本例では、キャリア増幅器ＣＡとピーク増幅器ＰＡとのトランジスタサイズ比が２：１である。そのため、キャリア増幅器ＣＡとピーク増幅器ＰＡとの電力分配比が２：１となる拡張型（非対称型）のドハティ増幅回路１ａが構成される。
（ドハティ増幅回路１ｂ）
図４は、トランジスタパッケージＰＫＧ１が用いられたドハティ増幅回路の第３の具体的構成をドハティ増幅回路１ｂとして示す図である。
本例では、トランジスタパッケージＰＫＧ１において、トランジスタＴｒ２のゲート及びドレインが何れのリードにも接続されていない。そのため、トランジスタＴｒ１のみによってキャリア増幅器ＣＡが構成され、トランジスタＴｒ２のみによってピーク増幅器ＰＡが構成される。ドハティ増幅回路１ｂのその他の構成については、ドハティ増幅回路１と同様であるため、その説明を省略する。
本例では、キャリア増幅器ＣＡとピーク増幅器ＰＡとのトランジスタサイズ比が１：１である。そのため、キャリア増幅器ＣＡとピーク増幅器ＰＡとの電力分配比が１：１となる対称型のドハティ増幅回路１ｂが構成される。
本実施の形態では、トランジスタＴｒ１又はトランジスタＴｒ１，Ｔｒ２によってキャリア増幅器が構成され、トランジスタＴｒ３又はトランジスタＴｒ２，Ｔｒ３によってピーク増幅器が構成される場合を例に説明したが、これに限られず、キャリア増幅器とピーク増幅器とは逆であってもよい。これは以下の実施の形態においても同様のことが言える。
＜実施の形態２＞
図５は、実施の形態２に係るトランジスタパッケージＰＫＧ２の構成を示す平面図である。トランジスタパッケージＰＫＧ２は、トランジスタＴｒ１〜Ｔｒ３に代えて、トランジスタ群を複数備える。以下、具体的に説明する。
図５に示すように、トランジスタパッケージＰＫＧ２は、フランジ２０と、同一構成のチップ（第１及び第２チップ）２１，２２と、リード（第１及び第２入力リード）Ｌｉ２１，Ｌｉ２２と、リード（第１及び第２出力リード）Ｌｏ２１，Ｌｏ２２と、複数のボンディングワイヤＢＷと、を備える。なお、リードＬｉ２１，Ｌｉ２２，Ｌｏ２１，Ｌｏ２２は、リードＬｉ１１，Ｌｉ１２，Ｌｏ１１，Ｌｏ１２に対応する。
平面視上、チップ２１，２２は、フランジ２０の中央にｙ軸方向に沿って配置されている。リードＬｉ２１，Ｌｏ２１は、チップ２１を挟んでｘ軸方向に対向配置されている。リードＬｉ２２，Ｌｏ２２は、チップ２２を挟んでｘ軸方向に対向配置されている。リードＬｉ２１，Ｌｉ２２，Ｌｏ２１，Ｌｏ２２は、何れも、フランジ２０から外側に向けて張り出すようにして配置されている。
図６は、チップ２１の概略を示す平面図である。
図６に示すように、チップ２１は、トランジスタ群（第１トランジスタ）Ｃ２１ａと、トランジスタ群（第３トランジスタ）Ｃ２１ｂと、ゲートバスバー（第１バスバー）Ｇ２１ａと、ゲートバスバー（第５バスバー）Ｇ２１ｂと、ドレインバスバー（第２バスバー）Ｄ２１ａと、ドレインバスバー（第６バスバー）Ｄ２１ｂと、を有する。
なお、トランジスタ群Ｃ２１ａは、チップ２１上に設けられた複数のトランジスタ（単位トランジスタ）の一部により構成され、トランジスタ群Ｃ２１ｂは、当該複数のトランジスタの他の一部により構成されている。本実施の形態では、チップ２１上に設けられた複数のトランジスタが何れも略同一サイズ（ゲート幅）のＮチャネル型の電界効果トランジスタである場合を例に説明する。ここで、チップ２１上に設けられた複数のトランジスタは何れも同一プロセスにて製造された同一電気特性のトランジスタであることが望ましい。
平面視上、トランジスタ群Ｃ２１ａ，Ｃ２１ｂを構成する複数のトランジスタは、チップ２１の中央にｙ軸方向に沿って配置されている。ゲートバスバーＧ２１ａ及びドレインバスバーＤ２１ａは、トランジスタ群Ｃ２１ａを挟んでｘ軸方向に対向配置されている。ゲートバスバーＧ２１ｂ及びドレインバスバーＤ２１ｂは、トランジスタ群Ｃ２１ｂを挟んでｘ軸方向に対向配置されている。
ここで、チップ２１上に設けられた複数のトランジスタは、ゲートバスバーＧ２１ａ，Ｇ２１ｂ及びドレインバスバーＤ２１ａ，Ｄ２１ｂによって、２つのトランジスタ群Ｃ２１ａ，Ｃ２１ｂに区分されている。より詳細には、チップ２１上に設けられた複数のトランジスタの一部のゲート及びドレインがそれぞれゲートバスバーＧ２１ａ及びドレインバスバーＤ２１ａに共通接続されることでトランジスタ群Ｃ２１ａが構成され、チップ２１上に設けられた複数のトランジスタの他の一部のゲート及びドレインがそれぞれゲートバスバーＧ２１ｂ及びドレインバスバーＤ２１ｂに共通接続されることでトランジスタ群Ｃ２１ｂが構成されている。なお、各トランジスタのソースは、接地されている。
本実施の形態では、トランジスタ群Ｃ２１ａとトランジスタ群Ｃ２１ｂとのトランジスタ数の比（即ち、トランジスタ群Ｃ２１ａとトランジスタ群Ｃ２１ｂとのサイズ比）が４：１である場合を例に説明するが、これに限られず、任意の比率に変更可能である。
チップ２２の構成については、チップ２１と同様であるためその説明を省略する。なお、チップ２２には、チップ２１におけるトランジスタ群Ｃ２１ａ，Ｃ２１ｂ、ゲートバスバーＧ２１ａ，Ｇ２１ｂ、ドレインバスバーＤ２１ａ，Ｄ２１ｂに対応して、トランジスタ群（第２及び第４トランジスタ）Ｃ２２ａ，Ｃ２２ｂ、ゲートバスバー（第３及び第７バスバー）Ｇ２２ａ，Ｇ２２ｂ、ドレインバスバー（第４及び第８バスバー）Ｄ２２ａ，Ｄ２２ｂが設けられている。
図５及び図６に示すように、トランジスタ群Ｃ２１ａでは、ゲート電極としてのゲートバスバーＧ２１ａがボンディングワイヤＢＷを介してリードＬｉ２１に接続され、ドレイン電極としてのドレインバスバーＤ２１ａが、ボンディングワイヤＢＷを介してリードＬｏ２１に接続されている。
トランジスタ群Ｃ２２ａでは、ゲート電極としてのゲートバスバーＧ２２ａがボンディングワイヤＢＷを介してリードＬｉ２２に接続され、ドレイン電極としてのドレインバスバーＤ２２ａがボンディングワイヤＢＷを介してリードＬｏ２２に接続されている。また、トランジスタ群Ｃ２２ｂでは、ゲート電極としてのゲートバスバーＧ２２ｂがボンディングワイヤＢＷを介してリードＬｉ２２に接続され、ドレイン電極としてのドレインバスバーＤ２２ｂがボンディングワイヤＢＷを介してリードＬｏ２２に接続されている。
ここで、トランジスタ群Ｃ２１ｂのゲート電極としてのゲートバスバーＧ２１ｂと、リードＬｉ２１，Ｌｉ２２とは、ボンディングワイヤＢＷを介して接続可能に構成されている。トランジスタ群Ｃ２１ｂのドレイン電極としてのドレインバスバーＤ２１ｂと、リードＬｏ２１，Ｌｏ２２とは、ボンディングワイヤＢＷを介して接続可能に構成されている。つまり、トランジスタ群Ｃ２１ｂのゲートバスバーＧ２１ｂは、ボンディングワイヤＢＷを介して、リードＬｉ２１，Ｌｉ２２の何れにも接続可能となっている。トランジスタ群Ｃ２１ｂのドレインバスバーＤ２１ｂは、ボンディングワイヤＢＷを介して、リードＬｏ２１，Ｌｏ２２の何れにも接続可能となっている。
なお、図５の例では示されていないが、トランジスタパッケージＰＫＧ２内部に、トランジスタ入出力整合回路等が配置される場合も考えられる。本発明の本質が変わるものではなく、また、必須の構成でもないので説明は省略している。
このように、トランジスタパッケージＰＫＧ２では、ワイヤボンディング時にトランジスタ群Ｃ２１ｂを任意のリードに接続することが可能である。そのため、トランジスタパッケージＰＫＧ２は、キャリア増幅器及びピーク増幅器の電力分配比が異なる様々な動作特性のドハティ増幅回路を効率的に構成することができる。単一又は少ない種類のトランジスタを用いて様々な種類の動作特性のドハティ増幅回路を構成することができるため、類似品種設計時の設計コスト、及び、それら生産時の設備代及び部品管理コストを低減することができる。
また、トランジスタパッケージＰＫＧ２では、各チップ２１，２２上に設けられた複数のトランジスタをバスバーを用いて任意のサイズ比のトランジスタ群に容易に区分することができる。そのため、トランジスタパッケージＰＫＧ２は、設計自由度の向上を実現することができる。さらに、トランジスタパッケージＰＫＧ２は、異なる構成の２つの専用チップを備える必要がなく、同一構成の２つのチップを備えていればよいため、低コスト化を実現することができる。
本実施の形態では、トランジスタ群Ｃ２１ａを任意のリードに接続できる場合を例に説明したが、これに限られない。キャリア増幅器ＣＡ及びピーク増幅器ＰＡの構成を実現できるのであれば、他のトランジスタ群を任意のリードに接続可能とすることもできる。例えば、トランジスタ群Ｃ２２ｂを任意のリードに接続可能とすることもできる。あるいは、トランジスタ群Ｃ２２ｂを何れのリードにも接続されないようにすることもできる。
続いて、図７及び図８を用いて、トランジスタパッケージＰＫＧ２が用いられたドハティ増幅回路の具体的構成の一例について説明する。
（ドハティ増幅回路２）
図７は、トランジスタパッケージＰＫＧ２が用いられたドハティ増幅回路の第１の具体的構成をドハティ増幅回路２として示す図である。
図７に示すように、ドハティ増幅回路２は、トランジスタパッケージＰＫＧ２と、分配器８０と、合成器９０と、を備える。本例では、トランジスタパッケージＰＫＧ２において、ゲートバスバーＧ２１ｂがリードＬｉ２２に接続され、ドレインバスバーＤ２１ｂがリードＬｏ２２に接続されている。そのため、トランジスタ群Ｃ２１ａのみによってキャリア増幅器ＣＡが構成され、トランジスタ群Ｃ２１ｂ，Ｃ２２ａ，Ｃ２２ｂによってピーク増幅器ＰＡが構成される。なお、簡略化のため、整合回路やバイパスキャパシタ等は省略されている。
キャリア増幅器ＣＡ、ピーク増幅器ＰＡ、分配器８０及び合成器９０の基本動作については、前述のとおりであるため、その説明を省略する。
本例では、キャリア増幅器ＣＡとピーク増幅器ＰＡとのトランジスタサイズ比が４：（１＋４＋１）＝２：３である。そのため、キャリア増幅器ＣＡとピーク増幅器ＰＡとの電力分配比が２：３となる拡張型（非対称型）のドハティ増幅回路２が構成される。この場合、飽和電力から８ｄＢバックオフした出力電力が電力効率のピークとなる。
（ドハティ増幅回路２ａ）
図８は、トランジスタパッケージＰＫＧ２が用いられたドハティ増幅回路の第２の具体的構成をドハティ増幅回路２ａとして示す図である。
本例では、トランジスタパッケージＰＫＧ２において、ゲートバスバーＧ２１ｂがリードＬｉ２１に接続され、ドレインバスバーＤ２１ｂがリードＬｏ２１に接続されている。そのため、トランジスタ群Ｃ２１ａ，Ｃ２１ｂによってキャリア増幅器ＣＡが構成され、トランジスタ群Ｃ２２ａ，Ｃ２２ｂによってピーク増幅器ＰＡが構成される。ドハティ増幅回路２ａのその他の構成については、ドハティ増幅回路２と同様であるため、その説明を省略する。
本例では、キャリア増幅器ＣＡとピーク増幅器ＰＡとのトランジスタサイズ比が（４＋１）：（４＋１）＝１：１である。そのため、キャリア増幅器ＣＡとピーク増幅器ＰＡとの電力分配比が１：１となる対称型のドハティ増幅回路２ａが構成される。この場合、飽和電力から６ｄＢバックオフした出力電力が電力効率のピークとなる。
＜実施の形態３＞
図９は、実施の形態３に係るトランジスタパッケージＰＫＧ３の構成を示す平面図である。トランジスタパッケージＰＫＧ２では、各チップ上に設けられた複数のトランジスタが２つのトランジスタ群に区分されていた。それに対し、トランジスタパッケージＰＫＧ３では、各チップ上に設けられた複数のトランジスタが３つのトランジスタ群に区分されている。以下、具体的に説明する。
図９に示すように、トランジスタパッケージＰＫＧ３は、フランジ３０と、同一構成のチップ３１，３２と、リードＬｉ３１，Ｌｉ３２，Ｌｏ３１，Ｌｏ３２と、複数のボンディングワイヤＢＷと、を備える。なお、トランジスタパッケージＰＫＧ３、フランジ３０、チップ３１，３２、及び、リードＬｉ３１，Ｌｉ３２，Ｌｏ３１，Ｌｏ３２は、それぞれ、トランジスタパッケージＰＫＧ２、フランジ２０、チップ２１，２２、及び、リードＬｉ２１，Ｌｉ２２，Ｌｏ２１，Ｌｏ２２に対応する。
図１０は、チップ３１の概略を示す平面図である。
図１０に示すように、チップ３１は、トランジスタ群Ｃ３１ａ〜Ｃ３１ｃと、ゲートバスバーＧ３１ａ〜Ｇ３１ｃと、ドレインバスバーＤ３１ａ〜Ｄ３１ｃと、を有する。チップ３１上に設けられた複数のトランジスタは、ゲートバスバーＧ３１ａ〜Ｇ３１ｃ及びドレインバスバーＤ３１ａ〜Ｄ３１ｃによって、３つのトランジスタ群Ｃ３１ａ〜Ｃ３１ｃに区分されている。
本実施の形態では、トランジスタ群Ｃ３１ａ〜Ｃ３１ｃのトランジスタ数の比（即ち、トランジスタ群Ｃ３１ａ〜Ｃ３１ｃのサイズ比）が１：４：１である場合を例に説明するが、これに限られず、任意の比率に変更可能である。
チップ３２の構成については、チップ３１と同様であるためその説明を省略する。なお、チップ３２には、チップ３１におけるトランジスタ群Ｃ３１ａ〜Ｃ３１ｃ、ゲートバスバーＧ３１ａ〜Ｇ３１ｃ、ドレインバスバーＤ３１ａ〜Ｄ３１ｃに対応して、トランジスタ群Ｃ３２ａ〜Ｃ３２ｃ、ゲートバスバーＧ３２ａ〜Ｇ３２ｃ、ドレインバスバーＤ３２ａ〜Ｄ３２ｃが設けられている。
図９及び図１０に示すように、トランジスタ群Ｃ３１ａでは、ゲートバスバーＧ３１ａがボンディングワイヤＢＷを介してリードＬｉ３１に接続され、ドレインバスバーＤ３１ａがボンディングワイヤＢＷを介してリードＬｏ３１に接続されている。トランジスタ群Ｃ３１ｂでは、ゲートバスバーＧ３１ｂがボンディングワイヤＢＷを介してリードＬｉ３１に接続され、ドレインバスバーＤ３１ｂがボンディングワイヤＢＷを介してリードＬｏ３１に接続されている。トランジスタ群Ｃ３２ｂでは、ゲートバスバーＧ３２ｂがボンディングワイヤＢＷを介してリードＬｉ３２に接続され、ドレインバスバーＤ３２ｂがボンディングワイヤＢＷを介してリードＬｏ３２に接続されている。トランジスタ群Ｃ３２ｃでは、ゲートバスバーＧ３２ｃがボンディングワイヤＢＷを介してリードＬｉ３２に接続され、ドレインバスバーＤ３２ｃがボンディングワイヤＢＷを介してリードＬｏ３２に接続されている。
ここで、ゲートバスバーＧ３１ｃと、リードＬｉ３１，Ｌｉ３２とは、ボンディングワイヤＢＷを介して接続可能に構成されている。ドレインバスバーＤ３１ｃと、リードＬｏ３１，Ｌｏ３２とは、ボンディングワイヤＢＷを介して接続可能に構成されている。つまり、トランジスタ群Ｃ３１ｃのゲートバスバーＧ３１ｃは、ボンディングワイヤＢＷを介して、リードＬｉ３１，Ｌｉ３２の何れにも接続可能となっている。トランジスタ群Ｃ３１ｃのドレインバスバーＤ３１ｃは、ボンディングワイヤＢＷを介して、リードＬｏ３１，Ｌｏ３２の何れにも接続可能となっている。
同様に、ゲートバスバーＧ３２ａと、リードＬｉ３１，Ｌｉ３２とは、ボンディングワイヤＢＷを介して接続可能に構成されている。ドレインバスバーＤ３２ａと、リードＬｏ３１，Ｌｏ３２とは、ボンディングワイヤＢＷを介して接続可能に構成されている。つまり、トランジスタ群Ｃ３２ａのゲートバスバーＧ３２ａは、ボンディングワイヤＢＷを介して、リードＬｉ３１，Ｌｉ３２の何れにも接続可能となっている。トランジスタ群Ｃ３２ａのドレインバスバーＤ３２ａは、ボンディングワイヤＢＷを介して、リードＬｏ３１，Ｌｏ３２の何れにも接続可能となっている。
このように、トランジスタパッケージＰＫＧ３では、ワイヤボンディング時にトランジスタ群Ｃ３１ｃ，Ｃ３２ａを任意のリードに接続することが可能である。そのため、トランジスタパッケージＰＫＧ３は、キャリア増幅器及びピーク増幅器の電力分配比が異なる様々な動作特性のドハティ増幅回路を効率的に構成することができる。ここで、トランジスタパッケージＰＫＧ３では、各チップ３１，３２上に設けられた複数のトランジスタが３つのトランジスタ群に区分されているため、トランジスタパッケージＰＫＧ２の場合よりもキャリア増幅器及びピーク増幅器の電力分配比を細かく調整することができる。単一又は少ない種類のトランジスタを用いて様々な種類の動作特性のドハティ増幅回路を構成することができるため、類似品種設計時の設計コスト、及び、それら生産時の設備代及び部品管理コストを低減することができる。
本実施の形態では、トランジスタ群Ｃ３１ｃ，Ｃ３２ａを任意のリードに接続できる場合を例に説明したが、これに限られない。キャリア増幅器ＣＡ及びピーク増幅器ＰＡの構成を実現できるのであれば、他のトランジスタ群を任意のリードに接続可能とすることもできる。例えば、トランジスタ群Ｃ３１ａ，Ｃ３２ｃを任意のリードに接続可能とすることもできる。あるいは、トランジスタ群Ｃ３１ａ，Ｃ３２ｃを何れのリードにも接続されないようにすることもできる。
続いて、図１１、図１２及び図１３を用いて、トランジスタパッケージＰＫＧ３が用いられたドハティ増幅回路の具体的構成の一例について説明する。
（ドハティ増幅回路３）
図１１は、トランジスタパッケージＰＫＧ３が用いられたドハティ増幅回路の第１の具体的構成をドハティ増幅回路３として示す図である。
図１１に示すように、ドハティ増幅回路３は、トランジスタパッケージＰＫＧ３と、分配器８０と、合成器９０と、を備える。本例では、トランジスタパッケージＰＫＧ３において、ゲートバスバーＧ３１ｃがリードＬｉ３２に接続され、ドレインバスバーＤ３１ｃがリードＬｏ３２に接続されている。また、ゲートバスバーＧ３２ａがリードＬｉ３２に接続され、ドレインバスバーＤ３２ａがリードＬｏ３２に接続されている。そのため、トランジスタ群Ｃ３１ａ，Ｃ３１ｂによってキャリア増幅器ＣＡが構成され、トランジスタ群Ｃ３１ｃ，Ｃ３１ａ〜Ｃ３１ｃによってピーク増幅器ＰＡが構成される。なお、簡略化のため、整合回路やバイパスキャパシタ等は省略されている。
キャリア増幅器ＣＡ、ピーク増幅器ＰＡ、分配器８０及び合成器９０の基本動作については、前述のとおりであるため、その説明を省略する。
本例では、キャリア増幅器ＣＡとピーク増幅器ＰＡとのトランジスタサイズ比が（１＋４）：（１＋１＋４＋１）＝５：７である。そのため、キャリア増幅器ＣＡとピーク増幅器ＰＡとの電力分配比が５：７となる拡張型（非対称型）のドハティ増幅回路２が構成される。この場合、飽和電力から約７．６ｄＢバックオフした出力電力が電力効率のピークとなる。
（ドハティ増幅回路３ａ）
図１２は、トランジスタパッケージＰＫＧ３が用いられたドハティ増幅回路の第２の具体的構成をドハティ増幅回路３ａとして示す図である。
本例では、トランジスタパッケージＰＫＧ３において、ゲートバスバーＧ３１ｃがリードＬｉ３１に接続され、ドレインバスバーＤ３１ｃがリードＬｏ３１に接続されている。また、ゲートバスバーＧ３２ａがリードＬｉ３１に接続され、ドレインバスバーＤ３２ａがリードＬｏ３１に接続されている。そのため、トランジスタ群Ｃ３２ｂ，Ｃ３２ｃによってキャリア増幅器ＣＡが構成され、トランジスタ群Ｃ３１ａ〜Ｃ３１ｃ，Ｃ３２ａによってピーク増幅器ＰＡが構成される。ドハティ増幅回路３ａのその他の構成については、ドハティ増幅回路３と同様であるため、その説明を省略する。
ドハティ増幅回路３ａは、キャリア増幅器ＣＡ及びピーク増幅器ＰＡの配置が入れ替わっている以外は、ドハティ増幅回路３と同じ動作特性の拡張型ドハティ増幅回路を構成している。このように、トランジスタパッケージＰＫＧ３は、ボンディングワイヤＢＷの接続を切り替えるだけで、キャリア増幅器ＣＡ及びピーク増幅器ＰＡの配置が異なる２種類のドハティ増幅回路を構成することができる。
（ドハティ増幅回路３ｂ）
図１３は、トランジスタパッケージＰＫＧ３が用いられたドハティ増幅回路の第３の具体的構成をドハティ増幅回路３ｂとして示す図である。
本例では、トランジスタパッケージＰＫＧ３において、ゲートバスバーＧ３１ｃがリードＬｉ３１に接続され、ドレインバスバーＤ３１ｃがリードＬｏ３１に接続されている。また、ゲートバスバーＧ３２ａがリードＬｉ３２に接続され、ドレインバスバーＤ３２ａがリードＬｏ３２に接続されている。そのため、トランジスタ群Ｃ３１ａ〜Ｃ３１ｃによってキャリア増幅器ＣＡが構成され、トランジスタ群Ｃ３２ａ〜Ｃ３２ｃによってピーク増幅器ＰＡが構成される。ドハティ増幅回路３ｂのその他の構成については、ドハティ増幅回路３と同様であるため、その説明を省略する。
本例では、キャリア増幅器ＣＡとピーク増幅器ＰＡとのトランジスタサイズ比が（１＋４＋１）：（１＋４＋１）＝１：１である。そのため、キャリア増幅器ＣＡとピーク増幅器ＰＡとなる対称型のドハティ増幅回路３ｂが構成される。この場合、飽和電力から６ｄＢバックオフした出力電力が電力効率のピークとなる。
＜実施の形態４＞
図１４は、実施の形態４に係るトランジスタパッケージＰＫＧ４の構成を示す平面図である。トランジスタパッケージＰＫＧ２，ＰＫＧ３では、各チップ上に設けられた複数のトランジスタが２つ又は３つのトランジスタ群に区分されていた。それに対し、トランジスタパッケージＰＫＧ４では、各チップ上に設けられた複数のトランジスタが４つ以上（本例では７つ）のトランジスタ群に区分されている。以下、具体的に説明する。
図１４に示すように、トランジスタパッケージＰＫＧ４は、フランジ４０と、同一構成のチップ４１，４２と、リードＬｉ４１，Ｌｉ４２，Ｌｏ４１，Ｌｏ４２と、複数のボンディングワイヤＢＷと、を備える。なお、トランジスタパッケージＰＫＧ４、フランジ４０、チップ４１，４２、及び、リードＬｉ４１，Ｌｉ４２，Ｌｏ４１，Ｌｏ４２は、それぞれ、トランジスタパッケージＰＫＧ２、フランジ２０、チップ２１，２２、及び、リードＬｉ２１，Ｌｉ２２，Ｌｏ２１，Ｌｏ２２に対応する。
図１５は、チップ４１の概略を示す平面図である。
図１５に示すように、チップ４１は、トランジスタ群Ｃ４１ａ〜Ｃ４１ｇと、ゲートバスバーＧ４１ａ〜Ｇ４１ｇと、ドレインバスバーＤ４１ａ〜Ｄ４１ｇと、を有する。チップ４１上に設けられた複数のトランジスタは、ゲートバスバーＧ４１ａ〜Ｇ４１ｇ及びドレインバスバーＤ４１ａ〜Ｄ４１ｇによって、７つのトランジスタ群Ｃ４１ａ〜Ｃ４１ｇに区分されている。チップ４２の構成については、チップ４１と同様であるためその説明を省略する。
トランジスタパッケージＰＫＧ４では、トランジスタパッケージＰＫＧ２，ＰＫＧ３と同様に、ワイヤボンディング時に各トランジスタ群を任意のリードに接続することが可能である。そのため、トランジスタパッケージＰＫＧ４は、キャリア増幅器及びピーク増幅器の電力分配比が異なる様々な動作特性のドハティ増幅回路を効率的に構成することができる。ここで、トランジスタパッケージＰＫＧ４では、各チップ４１，４２上に設けられた複数のトランジスタが４つ以上（本例では７つ）のトランジスタ群に区分されているため、トランジスタパッケージＰＫＧ２，ＰＫＧ３の場合よりもキャリア増幅器及びピーク増幅器の電力分配比を細かく調整することができる。単一又は少ない種類のトランジスタを用いて様々な種類の動作特性のドハティ増幅回路を構成することができるため、類似品種設計時の設計コスト、及び、それら生産時の設備代及び部品管理コストを低減することができる。
（ドハティ増幅回路４）
図１６は、トランジスタパッケージＰＫＧ４が用いられたドハティ増幅回路の具体的構成をドハティ増幅回路４として示す図である。ドハティ増幅回路４は、トランジスタパッケージＰＫＧ４と、分配器８０と、合成器９０と、を備える。ドハティ増幅回路４の構成については、各チップ上のトランジスタ群の個数が異なる以外、ドハティ増幅回路３等と同様であるため、その説明を省略する。
＜実施の形態５＞
図１７は、実施の形態５に係るトランジスタパッケージＰＫＧ５の構成を示す平面図である。トランジスタパッケージＰＫＧ５は、トランジスタパッケージＰＫＧ４と比較して、入力及び出力リードの組をさらにもう１組（合計３組）備える。以下、具体的に説明する。
図１７に示すように、トランジスタパッケージＰＫＧ５は、フランジ５０と、同一構成のチップ５１，５２と、リードＬｉ５１〜Ｌｉ５３，Ｌｏ５１〜Ｌｏ５３と、複数のボンディングワイヤＢＷと、を備える。なお、トランジスタパッケージＰＫＧ５、フランジ５０、及び、チップ５１，５２は、それぞれ、トランジスタパッケージＰＫＧ４、フランジ４０、及び、チップ４１，４２に対応する。また、リードＬｉ５１，Ｌｏ５１、リードＬｉ５２，Ｌｏ５２、及び、リードＬｉ５３，Ｌｏ５３は、リードＬｉ４１，Ｌｏ４１又はリードＬｉ４２，Ｌｏ４２に対応する。
トランジスタパッケージＰＫＧ５の構成については、入力及び出力リードの組が１つ増えた以外、トランジスタパッケージＰＫＧ４と同様であるため、その説明を省略する。
トランジスタパッケージＰＫＧ５では、トランジスタパッケージＰＫＧ４の場合と同様に、ワイヤボンディング時に各トランジスタ群を任意のリードに接続することが可能である。そのため、トランジスタパッケージＰＫＧ５は、キャリア増幅器及びピーク増幅器の電力分配比が異なる様々な動作特性のドハティ増幅回路を効率的に構成することができる。単一又は少ない種類のトランジスタを用いて様々な種類の動作特性のドハティ増幅回路を構成することができるため、類似品種設計時の設計コスト、及び、それら生産時の設備代及び部品管理コストを低減することができる。
さらに、キャリア増幅器及びピーク増幅器の何れにも使用されていないトランジスタ群は、同じくキャリア増幅器及びピーク増幅器の何れにも使用されていない入力及び出力リードを介して、ドハティ増幅回路とは別の回路として使用されることが可能である（後述）。
本実施の形態では、３組の入力及び出力リードが設けられた場合を例に説明したが、これに限られず、４組以上の入力及び出力リードが設けられてもよい。
本実施の形態では、各チップ上に設けられた複数のトランジスタが７つのトランジスタ群に区分されている場合を例に説明したが、これに限られない。各チップ上に設けられた複数のトランジスタは、２つ以上の任意の数のトランジスタ群に区分されていればよい。
続いて、図１８及び図１９を用いて、トランジスタパッケージＰＫＧ５が用いられたドハティ増幅回路の具体的構成の一例について説明する。
（ドハティ増幅回路５）
図１８は、トランジスタパッケージＰＫＧ５が用いられたドハティ増幅回路の第１の具体的構成をドハティ増幅回路５として示す図である。ドハティ増幅回路５は、トランジスタパッケージＰＫＧ５と、分配器８０と、合成器９０と、を備える。
本例では、トランジスタパッケージＰＫＧ５において、チップ５１上に設けられた複数のトランジスタ群の全てがリードＬｉ５１，Ｌｏ５１に接続され、チップ５２上に設けられた複数のトランジスタ群の一部がリードＬｉ５３，Ｌｏ５３に接続され、残りの一部がリードＬｉ５２，Ｌｏ５２に接続されている。
また、本例では、外部入力信号が分配器８０にて第１及び第２分配信号に分配された後、第１分配信号がリードＬｉ５１に供給され、第２分配信号がリードＬｉ５２に供給されている。また、リードＬｏ５１から出力された信号、及び、リードＬｏ５３から出力された信号が合成器９０にて合成された後、外部に出力されている。
つまり、リードＬｉ５１，Ｌｏ５１に接続された複数のトランジスタ群、即ち、チップ５１上に設けられた複数のトランジスタ群の全て、によってキャリア増幅器ＣＡが構成されている。また、リードＬｉ５３，Ｌｏ５３に接続された複数のトランジスタ群、即ち、チップ５２上に設けられた複数のトランジスタ群の一部、によってピーク増幅器ＰＡが構成されている。なお、簡略化のため、整合回路やバイパスキャパシタ等は省略されている。
ここで、リードＬｉ５２，Ｌｏ５２に接続された複数のトランジスタ群、即ち、チップ５２上に設けられた複数のトランジスタ群の残りの一部は、キャリア増幅器ＣＡ及びピーク増幅器ＰＡの何れにも使用されていない。したがって、リードＬｉ５２，Ｌｏ５２に接続された複数のトランジスタ群は、ドハティ増幅回路とは別の回路として使用されることが可能である。
（ドハティ増幅回路５ａ）
図１９は、トランジスタパッケージＰＫＧ５が用いられたドハティ増幅回路の第２の具体的構成をドハティ増幅回路５ａとして示す図である。ドハティ増幅回路５ａは、ボンディングワイヤＢＷの接続関係が異なる以外、ドハティ増幅回路５と同様の構成を有する。
本例では、トランジスタパッケージＰＫＧ５において、チップ５１上に設けられた複数のトランジスタ群の一部がリードＬｉ５１，Ｌｏ５１に接続され、残りの一部がリードＬｉ５２，Ｌｏ５２に接続されている。また、チップ５２上に設けられた複数のトランジスタ群の一部がリードＬｉ５３，Ｌｏ５３に接続され、残りの一部がリードＬｉ５２，Ｌｏ５２に接続されている。
また、本例では、外部入力信号が分配器８０にて第１及び第２分配信号に分配された後、第１分配信号がリードＬｉ５１，Ｌｉ５２に供給され、第２分配信号がリードＬｉ５３に供給されている。また、リードＬｏ５１，Ｌｏ５２から出力された信号、及び、リードＬｏ５３から出力された信号が合成器９０にて合成された後、外部に出力されている。
つまり、リードＬｉ５１，Ｌｏ５１及びリードＬｉ５２，Ｌｏ５２に接続された複数のトランジスタ群によってキャリア増幅器ＣＡが構成されている。また、リードＬｉ５３，Ｌｏ５３に接続された複数のトランジスタ群によってピーク増幅器ＰＡが構成されている。なお、簡略化のため、整合回路やバイパスキャパシタ等は省略されている。
このように、キャリア増幅器ＣＡ又はピーク増幅器ＰＡの入力及び出力リードとして、複数組の入力及び出力リードが用いられてもよい。
＜実施の形態６＞
図２０は、実施の形態６に係るトランジスタパッケージＰＫＧ６の構成を示す平面図である。トランジスタパッケージＰＫＧ６は、トランジスタパッケージＰＫＧ２と比較して、既に設けられた２つのチップと同一構成のチップをさらにもう１つ（合計３つ）備える。
図２０に示すように、トランジスタパッケージＰＫＧ６は、フランジ６０と、同一構成のチップ６１〜６３と、リードＬｉ６１，Ｌｉ６２，Ｌｏ６１，Ｌｏ６２と、複数のボンディングワイヤＢＷと、を備える。なお、トランジスタパッケージＰＫＧ６、フランジ６０、チップ６１，６２、及び、リードＬｉ６１，Ｌｉ６２，Ｌｏ６１，Ｌｏ６２は、それぞれ、トランジスタパッケージＰＫＧ２、フランジ２０、チップ２１，２２、及び、リードＬｉ２１，Ｌｉ２２，Ｌｏ２１，Ｌｏ２２に対応する。
平面視上、チップ６３は、チップ６１，６２の間に設けられている。
チップ６１上に設けられたトランジスタ群Ｃ６１ａ，Ｃ６１ｂでは、ゲート電極としてのゲートバスバーＧ６１ａ，Ｇ６１ｂがボンディングワイヤＢＷを介してリードＬｉ６１に接続され、ドレイン電極としてのドレインバスバーＤ６１ａ，Ｄ６１ｂがボンディングワイヤＢＷを介してリードＬｏ６１に接続されている。
チップ６２上に設けられたトランジスタ群Ｃ６２ａ，Ｃ６２ｂでは、ゲート電極としてのゲートバスバーＧ６２ａ，Ｇ６２ｂがボンディングワイヤＢＷを介してリードＬｉ６２に接続され、ドレイン電極としてのドレインバスバーＤ６２ａ，Ｄ６２ｂがボンディングワイヤＢＷを介してリードＬｏ６２に接続されている。
ここで、チップ６３上に設けられたトランジスタ群Ｃ６３ａのゲート電極としてのゲートバスバーＧ６３ａと、リードＬｉ６１，Ｌｉ６２とは、ボンディングワイヤＢＷを介して接続可能に構成されている。また、トランジスタ群Ｃ６３ａのドレイン電極としてのドレインバスバーＤ６３ａと、リードＬｏ６１，Ｌｏ６２とは、ボンディングワイヤＢＷを介して接続可能に構成されている。つまり、トランジスタ群Ｃ６３ａのゲートバスバーＧ６３ａは、ボンディングワイヤＢＷを介して、リードＬｉ６１，Ｌｉ６２の何れにも接続可能となっている。また、トランジスタ群Ｃ６３ａのドレインバスバーＤ６３ａは、ボンディングワイヤＢＷを介して、リードＬｏ６１，Ｌｏ６２の何れにも接続可能となっている。
同様に、チップ６３上に設けられたトランジスタ群Ｃ６３ｂのゲート電極としてのゲートバスバーＧ６３ｂと、リードＬｉ６１，Ｌｉ６２とは、ボンディングワイヤＢＷを介して接続可能に構成されている。また、トランジスタ群Ｃ６３ｂのドレイン電極としてのドレインバスバーＤ６３ｂと、リードＬｏ６１，Ｌｏ６２とは、ボンディングワイヤＢＷを介して接続可能に構成されている。つまり、トランジスタ群Ｃ６３ｂのゲートバスバーＧ６３ｂは、ボンディングワイヤＢＷを介して、リードＬｉ６１，Ｌｉ６２の何れにも接続可能となっている。また、トランジスタ群Ｃ６３ｂのドレインバスバーＤ６３ｂは、ボンディングワイヤＢＷを介して、リードＬｏ６１，Ｌｏ６２の何れにも接続可能となっている。
例えば、トランジスタ群Ｃ６３ａ，Ｃ６３ｂは、何れもリードＬｉ６１，Ｌｏ６１に接続されてもよい。または、トランジスタ群Ｃ６３ａ，Ｃ６３ｂは、何れもリードＬｉ６２，Ｌｏ６２に接続されてもよい。又は、トランジスタ群Ｃ６３ａがリードＬｉ６１，Ｌｏ６１に接続され、かつ、トランジスタ群Ｃ６３ｂがリードＬｉ６２，Ｌｏ６２に接続されてもよい。または、トランジスタ群Ｃ６３ａがリードＬｉ６１，Ｌｏ６１及びリードＬｉ６２，Ｌｏ６２の何れかに接続される一方で、トランジスタ群Ｃ６３ｂが何れのリードにも接続されないようにしてもよい。または、トランジスタ群Ｃ６３ｂがリードＬｉ６１，Ｌｏ６１及びリードＬｉ６２，Ｌｏ６２の何れかに接続される一方で、トランジスタ群Ｃ６３ａが何れのリードにも接続されないようにしてもよい。
トランジスタパッケージＰＫＧ６のその他の構成については、トランジスタパッケージＰＫＧ２と同様であるため、その説明を省略する。
このように、トランジスタパッケージＰＫＧ６では、ワイヤボンディング時にチップ６３上に設けられたトランジスタ群Ｃ６３ａ、Ｃ６３ｂを任意のリードに接続することが可能である。そのため、トランジスタパッケージＰＫＧ６は、トランジスタパッケージＰＫＧ２等と同様に、キャリア増幅器及びピーク増幅器の電力分配比が異なる様々な動作特性のドハティ増幅回路を効率的に構成することができる。単一又は少ない種類のトランジスタを用いて様々な種類の動作特性のドハティ増幅回路を構成することができるため、類似品種設計時の設計コスト、及び、それら生産時の設備代及び部品管理コストを低減することができる。
本実施の形態では、チップ６３上に設けられたトランジスタ群Ｃ６３ａ，Ｃ６３ｂを任意のリードに接続できる場合を例に説明したが、これに限られない。キャリア増幅器ＣＡ及びピーク増幅器ＰＡの構成を実現できるのであれば、他のチップに設けられたトランジスタ群を任意のリードに接続可能とすることもできる。
本実施の形態では、３つのチップが設けられた場合を例に説明したが、これに限られず、４つ以上のチップが設けられてもよい。
本実施の形態では、２組の入力及び出力リードが設けられた場合を例に説明したが、これに限られず、実施の形態５にて説明したように、３組以上の入力及び出力リードが設けられてもよい。
本実施の形態では、各チップ上に設けられた複数のトランジスタが２つのトランジスタ群に区分されている場合を例に説明したが、これに限られない。各チップ上に設けられた複数のトランジスタは、３つ以上の任意の数のトランジスタ群に区分されていてもよい。
（ドハティ増幅回路６）
図２１は、トランジスタパッケージＰＫＧ６が用いられたドハティ増幅回路の具体的構成をドハティ増幅回路６として示す図である。ドハティ増幅回路６は、トランジスタパッケージＰＫＧ６と、分配器８０と、合成器９０と、を備える。ドハティ増幅回路６の構成については、任意のリードに接続可能なトランジスタ群を備えたチップが１つ増えた以外、ドハティ増幅回路２と同様であるため、その説明を省略する。
＜実施の形態７＞
図２２は、実施の形態７に係るトランジスタパッケージＰＫＧ７の構成を示す平面図である。トランジスタパッケージＰＫＧ７は、トランジスタパッケージＰＫＧ２と比較して、２つのチップに代えて、当該２つのチップ分の複数のトランジスタを有する１つのチップを備える。
図２２に示すように、トランジスタパッケージＰＫＧ７は、フランジ７０と、一つのチップ７１と、リードＬｉ７１，Ｌｉ７２，Ｌｏ７１，Ｌｏ７２と、複数のボンディングワイヤＢＷと、を備える。なお、トランジスタパッケージＰＫＧ７、フランジ７０、及び、リードＬｉ７１，Ｌｉ７２，Ｌｏ７１，Ｌｏ７２は、それぞれ、トランジスタパッケージＰＫＧ２、フランジ２０、及び、リードＬｉ２１，Ｌｉ２２，Ｌｏ２１，Ｌｏ２２に対応する。また、チップ７１は、チップ２１，２２に対応する。
トランジスタパッケージＰＫＧ７の構成については、２つのチップを１つのチップに置き換えた以外、トランジスタパッケージＰＫＧ２と同様であるため、その説明を省略する。
トランジスタパッケージＰＫＧ７は、搭載するチップの数が少なくても、トランジスタパッケージＰＫＧ２と同等の効果を奏することができる。
（ドハティ増幅回路７）
図２３は、トランジスタパッケージＰＫＧ７が用いられたドハティ増幅回路の具体的構成をドハティ増幅回路７として示す図である。ドハティ増幅回路７は、トランジスタパッケージＰＫＧ７と、分配器８０と、合成器９０と、を備える。ドハティ増幅回路７の構成については、２つのチップを１つのチップに置き換えた以外、ドハティ増幅回路２と同様であるため、その説明を省略する。
以上のように、上記実施の形態１〜７にかかるトランジスタパッケージＰＫＧ１〜ＰＫＧ７では、ワイヤボンディング時に各トランジスタ又は各トランジスタ群を任意のリードに接続することが可能である。そのため、トランジスタパッケージＰＫＧ１〜ＰＫＧ７は、キャリア増幅器及びピーク増幅器の電力分配比が異なる様々な動作特性のドハティ増幅回路を効率的に構成することができる。様々な動作特性のドハティ増幅回路を共通のトランジスタパッケージにより構成することができるため、様々な動作特性のドハティ増幅回路を設計し製造する場合において設計工数や管理調整工数を減らして効率化することができる。
上記実施の形態１〜７では、チップ上に設けられた複数のトランジスタ（単位トランジスタ）が何れも電界効果トランジスタである場合を例に説明したが、これに限られない。チップ上に設けられた複数のトランジスタは、バイポーラトランジスタであってもよい。なお、電界効果トランジスタのサイズがゲート幅により代表的に表されるのに対し、バイポーラトランジスタのサイズはエミッタ面積により表されることとなる。また、電界効果トランジスタが電圧制御素子であるのに対し、バイポーラトランジスタは電流制御素子であるため、バイポーラトランジスタが用いられる場合には、バイアス等は電流によって与えられることとなる等、当業者にとっては容易な変更がなされることで本発明が成り立つことは言うまでもない。
また、上記実施の形態２〜６では、トランジスタパッケージに搭載された複数のチップが同一構成である場合を例に説明したが、必ずしも同一である必要はない。
また、ボンディングワイヤＢＷは、一般的なボンディングワイヤに限られず、リードとトランジスタとを電気的に接続可能な接続線であればよい。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
１，１ａ，１ｂ ドハティ増幅回路
２，２ａ ドハティ増幅回路
３，３ａ，３ｂ ドハティ増幅回路
４ ドハティ増幅回路
５，５ａ ドハティ増幅回路
６ ドハティ増幅回路
７ ドハティ増幅回路
ＰＫＧ１〜ＰＫＧ７ トランジスタパッケージ
１０，２０，３０，４０，５０，６０，７０ フランジ
２１，２２，３１，３２，４１，４２，５１，５２，６１，６２，６３，７１ チップ
８０ 分配器
９０ 合成器
ＢＷ ボンディングワイヤ
Ｃ２１ａ，Ｃ２１ｂ トランジスタ群
Ｃ３１ａ〜Ｃ３１ｃ トランジスタ群
Ｃ４１ａ〜Ｃ４１ｇ トランジスタ群
Ｄ２１ａ，Ｄ２１ｂ ドレインバスバー
Ｄ３１ａ〜Ｄ３１ｃ ドレインバスバー
Ｄ４１ａ〜Ｄ４１ｇ ドレインバスバー
Ｇ２１ａ，Ｇ２１ｂ ゲートバスバー
Ｇ３１ａ〜Ｇ３１ｃ ゲートバスバー
Ｇ４１ａ〜Ｇ４１ｇ ゲートバスバー
Ｌｉ１１，Ｌｉ１２ リード
Ｌｉ２１，Ｌｉ２２ リード
Ｌｉ３１，Ｌｉ３２ リード
Ｌｉ４１，Ｌｉ４２ リード
Ｌｉ５１，Ｌｉ５２，Ｌｉ５３ リード
Ｌｉ６１，Ｌｉ６２，Ｌｉ６３ リード
Ｌｉ７１，Ｌｉ７２ リード
Ｌｏ１２，Ｌｏ１２ リード
Ｌｏ２１，Ｌｏ２２ リード
Ｌｏ３１，Ｌｏ３２ リード
Ｌｏ４１，Ｌｏ４２ リード
Ｌｏ５１，Ｌｏ５２，Ｌｏ５３ リード
Ｌｏ６１，Ｌｏ６２，Ｌｏ６３ リード
Ｌｏ７１，Ｌｏ７２ リード
Ｔｒ１，Ｔｒ２，Ｔｒ３ トランジスタ

Claims (15)

  1. 第１〜第３トランジスタと、
    第１及び第２入力リードと、
    第１及び第２出力リードと、
    前記第１トランジスタの制御端子と前記第１入力リードとを接続する第１接続線と、
    前記第１トランジスタの出力端子と前記第１出力リードとを接続する第２接続線と、
    前記第２トランジスタの制御端子と前記第２入力リードとを接続する第３接続線と、
    前記第２トランジスタの出力端子と前記第２出力リードとを接続する第４接続線と、を備え、
    前記第３トランジスタの制御端子と、前記第１及び前記第２入力リードとは、第５接続線を介して接続可能に構成され、
    前記第３トランジスタの出力端子と、前記第１及び前記第２出力リードとは、第６接続線を介して接続可能に構成されている、トランジスタパッケージ。
  2. 前記第３トランジスタの制御端子と、前記第１及び前記第２入力リードの何れかと、を接続する前記第５接続線と、
    前記第３トランジスタの出力端子と、前記第１及び前記第２出力リードの何れかと、を接続する前記第６接続線と、をさらに備えた、請求項１に記載のトランジスタパッケージ。
  3. 前記第１トランジスタは、
    複数の第１単位トランジスタと、
    前記複数の第１単位トランジスタの制御端子を共通接続する第１バスバーと、
    前記複数の第１単位トランジスタの出力端子を共通接続する第２バスバーと、を有し、
    前記第２トランジスタは、
    複数の第２単位トランジスタと、
    前記複数の第２単位トランジスタの制御端子を共通接続する第３バスバーと、
    前記複数の第２単位トランジスタの出力端子を共通接続する第４バスバーと、を有し、
    前記第３トランジスタは、
    複数の第３単位トランジスタと、
    前記複数の第３単位トランジスタの制御端子を共通接続する第５バスバーと、
    前記複数の第３単位トランジスタの出力端子を共通接続する第６バスバーと、を有し、
    前記第１接続線は、前記第１トランジスタの制御端子としての前記第１バスバーと、前記第１入力リードと、を接続し、
    前記第２接続線は、前記第１トランジスタの出力端子としての前記第２バスバーと、前記第１出力リードと、を接続し、
    前記第３接続線は、前記第２トランジスタの制御端子としての前記第３バスバーと、前記第２入力リードと、を接続し、
    前記第４接続線は、前記第２トランジスタの出力端子としての前記第４バスバーと、前記第２出力リードと、を接続し、
    前記第３トランジスタの制御端子としての前記第５バスバーと、前記第１及び前記第２入力リードとは、前記第５接続線を介して接続可能に構成され、
    前記第３トランジスタの出力端子としての前記第６バスバーと、前記第１及び前記第２出力リードとは、前記第６接続線を介して接続可能に構成されている、請求項１に記載のトランジスタパッケージ。
  4. 前記第５バスバーと、前記第１及び前記第２入力リードの何れかと、を接続する前記第５接続線と、
    前記第６バスバーと、前記第１及び前記第２出力リードの何れかと、を接続する前記第６接続線と、をさらに備えた、請求項３に記載のトランジスタパッケージ。
  5. 前記複数の第１〜第３単位トランジスタのそれぞれのサイズは略同一である、請求項３又は４に記載のトランジスタパッケージ。
  6. 第４トランジスタをさらに備え、
    前記第４トランジスタは、
    複数の第４単位トランジスタと、
    前記複数の第４単位トランジスタの制御端子を共通接続する第７バスバーと、
    前記複数の第４単位トランジスタの出力端子を共通接続する第８バスバーと、を有し、
    前記第１及び前記第３トランジスタは、第１チップ上に設けられ、
    前記第２及び前記第４トランジスタは、第１チップとは異なる第２チップ上に設けられている、請求項３又は４に記載のトランジスタパッケージ。
  7. 前記複数の第１〜第４単位トランジスタのそれぞれのサイズは略同一である、請求項６に記載のトランジスタパッケージ。
  8. 前記第１及び前記第２チップの構成は略同一である、請求項６又は７に記載のトランジスタパッケージ。
  9. 前記第１〜第３トランジスタは、第１チップ上に設けられている、請求項１〜５の何れか一項に記載のトランジスタパッケージ。
  10. 請求項１〜９の何れか一項に記載のトランジスタパッケージを備えた増幅回路であって、
    入力信号を分配して第１及び第２分配信号を生成する分配手段と、
    少なくとも前記第１トランジスタにより構成され、前記第１分配信号を線形増幅する第１増幅手段と、
    少なくとも前記第２トランジスタにより構成され、前記第２分配信号を非線形増幅する第２増幅手段と、
    前記第１及び前記第２増幅手段のそれぞれの出力信号を合成する合成手段と、を備えた、増幅回路。
  11. 前記第３トランジスタは、前記第１又は前記第２トランジスタとともに、前記第１又は前記第２増幅手段を構成する、請求項１０に記載の増幅回路。
  12. 第１トランジスタの制御端子と第１入力リードとを第１接続線にて接続し、
    前記第１トランジスタの出力端子と第１出力リードとを第２接続線にて接続し、
    第２トランジスタの制御端子と第２入力リードとを第３接続線にて接続し、
    前記第２トランジスタの出力端子と第２出力リードとを第４接続線にて接続し、
    第３トランジスタの制御端子と、前記第１及び前記第２入力リードとを、第５接続線を介して接続可能に構成し、
    前記第３トランジスタの出力端子と、前記第１及び前記第２出力リードとを、第６接続線を介して接続可能に構成する、トランジスタの構成方法。
  13. 前記第３トランジスタの制御端子と、前記第１及び前記第２入力リードの何れかと、を前記第５接続線にて接続し、
    前記第３トランジスタの出力端子と、前記第１及び前記第２出力リードの何れかと、を前記第６接続線にて接続する、請求項１２に記載のトランジスタの構成方法。
  14. 前記第１トランジスタは、
    複数の第１単位トランジスタと、
    前記複数の第１単位トランジスタの制御端子を共通接続する第１バスバーと、
    前記複数の第１単位トランジスタの出力端子を共通接続する第２バスバーと、を有し、
    前記第２トランジスタは、
    複数の第２単位トランジスタと、
    前記複数の第２単位トランジスタの制御端子を共通接続する第３バスバーと、
    前記複数の第２単位トランジスタの出力端子を共通接続する第４バスバーと、を有し、
    前記第３トランジスタは、
    複数の第３単位トランジスタと、
    前記複数の第３単位トランジスタの制御端子を共通接続する第５バスバーと、
    前記複数の第３単位トランジスタの出力端子を共通接続する第６バスバーと、を有し、
    前記第１トランジスタの制御端子としての前記第１バスバーと、前記第１入力リードと、を前記第１接続線にて接続し、
    前記第１トランジスタの出力端子としての前記第２バスバーと、前記第１出力リードと、を前記第２接続線にて接続し、
    前記第２トランジスタの制御端子としての前記第３バスバーと、前記第２入力リードと、を前記第３接続線にて接続し、
    前記第２トランジスタの出力端子としての前記第４バスバーと、前記第２出力リードと、を前記第４接続線にて接続し、
    前記第３トランジスタの制御端子としての前記第５バスバーと、前記第１及び前記第２入力リードとを、前記第５接続線を介して接続可能に構成し、
    前記第３トランジスタの出力端子としての前記第６バスバーと、前記第１及び前記第２出力リードとを、前記第６接続線を介して接続可能に構成する、請求項１２に記載のトランジスタの構成方法。
  15. 前記第５バスバーと、前記第１及び前記第２入力リードの何れかと、を前記第５接続線にて接続し
    前記第６バスバーと、前記第１及び前記第２出力リードの何れかと、を前記第６接続線にて接続する、請求項１４に記載のトランジスタの構成方法。
JP2016535561A 2014-07-24 2014-07-24 トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法 Active JP6384547B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/003892 WO2016013047A1 (ja) 2014-07-24 2014-07-24 トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法

Publications (2)

Publication Number Publication Date
JPWO2016013047A1 true JPWO2016013047A1 (ja) 2017-04-27
JP6384547B2 JP6384547B2 (ja) 2018-09-05

Family

ID=55162606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016535561A Active JP6384547B2 (ja) 2014-07-24 2014-07-24 トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法

Country Status (2)

Country Link
JP (1) JP6384547B2 (ja)
WO (1) WO2016013047A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022208879A1 (ja) * 2021-04-02 2022-10-06

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180254747A1 (en) * 2017-03-01 2018-09-06 Sumitomo Electric Device Innovations, Inc. Doherty amplifier
JP2019176281A (ja) * 2018-03-28 2019-10-10 住友電気工業株式会社 増幅器及びドハティ増幅回路
US11108361B2 (en) * 2019-08-15 2021-08-31 Nxp Usa, Inc. Integrated multiple-path power amplifier with interdigitated transistors
WO2021241491A1 (ja) * 2020-05-25 2021-12-02 住友電気工業株式会社 アンプモジュール及び通信装置
WO2023187921A1 (ja) * 2022-03-28 2023-10-05 三菱電機株式会社 ドハティ増幅器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145400A (ja) * 1997-11-13 1999-05-28 Nec Corp 半導体装置
JP2001148616A (ja) * 1999-11-19 2001-05-29 Nec Corp 高周波増幅器
JP2009539277A (ja) * 2006-04-26 2009-11-12 エヌエックスピー ビー ヴィ 高出力集積ｒｆ増幅器
JP2012028880A (ja) * 2010-07-20 2012-02-09 Sumitomo Electric Device Innovations Inc ドハティ増幅器および半導体装置
JP2012060405A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 増幅器及びアンプ制御方法
EP2665181A1 (en) * 2012-05-17 2013-11-20 Nxp B.V. Amplifier circuit
JP2014075717A (ja) * 2012-10-04 2014-04-24 Fujitsu Ltd ドハティ増幅器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145400A (ja) * 1997-11-13 1999-05-28 Nec Corp 半導体装置
JP2001148616A (ja) * 1999-11-19 2001-05-29 Nec Corp 高周波増幅器
JP2009539277A (ja) * 2006-04-26 2009-11-12 エヌエックスピー ビー ヴィ 高出力集積ｒｆ増幅器
JP2012028880A (ja) * 2010-07-20 2012-02-09 Sumitomo Electric Device Innovations Inc ドハティ増幅器および半導体装置
JP2012060405A (ja) * 2010-09-08 2012-03-22 Toshiba Corp 増幅器及びアンプ制御方法
EP2665181A1 (en) * 2012-05-17 2013-11-20 Nxp B.V. Amplifier circuit
JP2014075717A (ja) * 2012-10-04 2014-04-24 Fujitsu Ltd ドハティ増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022208879A1 (ja) * 2021-04-02 2022-10-06

Also Published As

Publication number Publication date
WO2016013047A1 (ja) 2016-01-28
JP6384547B2 (ja) 2018-09-05

Similar Documents

Publication Publication Date Title
JP6384547B2 (ja) トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法
US10218313B2 (en) Amplifier assembly
JP5260801B2 (ja) 高周波増幅回路
TWI651928B (zh) 具有並聯射極隨耦器的改良功率放大器偏壓電路
US9071198B2 (en) Amplifier circuit
US10069662B2 (en) Mixed analog-digital pulse-width modulator
CN103916096B (zh) 用于射频（rf）发射器的高效输出级放大
JP5799767B2 (ja) 電力増幅器
JP4948683B2 (ja) 高周波増幅回路
JP2019220873A (ja) 電力増幅回路
TW201419752A (zh) 共源共柵放大器
US9800236B2 (en) Integrated analog delay line of a pulse-width modulator
US9853605B2 (en) Transistor package, amplification circuit including the same, and method of forming transistor
JP5313970B2 (ja) 高周波電力増幅器
JP4905448B2 (ja) 半導体回路
JP6710606B2 (ja) 高周波増幅器モジュール
JP2006229574A (ja) 高周波増幅器
JP2014168312A (ja) ドハティ増幅器
JP6340191B2 (ja) 電力増幅器
JP5398841B2 (ja) 電力増幅器
JP5481357B2 (ja) 高周波処理回路
JP2013223116A (ja) 歪み補償回路及び増幅器
JP2006157483A (ja) 変調機能を有する増幅装置
JP2013115760A (ja) ドハティ増幅器
JP5443439B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R150 Certificate of patent or registration of utility model

Ref document number: 6384547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150