JPWO2015152411A1 - 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ - Google Patents

窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ Download PDF

Info

Publication number
JPWO2015152411A1
JPWO2015152411A1 JP2016511650A JP2016511650A JPWO2015152411A1 JP WO2015152411 A1 JPWO2015152411 A1 JP WO2015152411A1 JP 2016511650 A JP2016511650 A JP 2016511650A JP 2016511650 A JP2016511650 A JP 2016511650A JP WO2015152411 A1 JPWO2015152411 A1 JP WO2015152411A1
Authority
JP
Japan
Prior art keywords
layer
semiconductor
electrode
nitride semiconductor
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016511650A
Other languages
English (en)
Other versions
JP6534993B2 (ja
Inventor
拓也 古川
拓也 古川
高木　啓史
啓史 高木
晋哉 大友
晋哉 大友
正之 岩見
正之 岩見
和行 梅野
和行 梅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Publication of JPWO2015152411A1 publication Critical patent/JPWO2015152411A1/ja
Application granted granted Critical
Publication of JP6534993B2 publication Critical patent/JP6534993B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Abstract

窒化物半導体装置は、基板と、基板の上層に設けられ炭素がドープされたバッファ層と、バッファ層の上層に設けられた窒化物半導体からなる第１半導体層、および第１半導体層の上層に設けられ第１半導体層よりも平均的にバンドギャップが広い第２半導体層を有する半導体積層体と、半導体積層体を構成する層のうちの少なくとも一部の層の上に設けられる第１電極と、半導体積層体を構成する層のうちの少なくとも一部の層の上に、第１電極と離間して設けられる第２電極と、を備え、基板とバッファ層との間に、炭素が１．０×１０18ｃｍ-3以下の濃度で含有した第３半導体層が設けられ、第３半導体層の膜厚が５００ｎｍ以上３０００ｎｍ未満である。

Description

本発明は、窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタに関する。
窒化物系半導体に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用、大パワー用、あるいは高周波用半導体デバイスの材料として非常に魅力的である。代表的なワイドバンドギャップ半導体として、ＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮまたはこれらのうち２以上の混晶である窒化物半導体がある。また、たとえばＡｌＧａＮ／ＧａＮヘテロ接合構造を有する電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）は、ピエゾ分極および自発分極によって、ヘテロ接合界面に２次元電子ガスが発生している。この２次元電子ガスは、高い電子移動度とキャリア密度を有している。そのため、このようなＡｌＧａＮ／ＧａＮヘテロ接合構造を用いたショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）やヘテロ接合電界効果トランジスタ（Heterojunction Field Effect Transistor：ＨＦＥＴ）は、高耐圧、低いオン抵抗、および速いスイッチング速度を有し、パワースイッチング応用に非常に好適である。
また、特許文献１には、電子供給層上に選択的に窒化ガリウムからなるフィールドプレート層（ＧａＮＦＰ層）を設けることによって、電流コラプスを抑制するとともに、リークを低減した構成が記載されている。
特開２０１１−５４８４５号公報 特開２０１０−１９９４４１号公報 米国特許公開２０１１／０２４４６６３号公報
ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ ９８，２５２１０５ （２０１１）
しかしながら、本発明者が、たとえば特許文献１に記載されたような窒化物半導体装置を試作したところ、設計から予想される値よりもリーク電流が大きく、耐圧が低くなる場合があるという問題を見出した。
本発明は、上記に鑑みてなされたものであって、その目的は、窒化物半導体装置におけるリーク電流を抑制するとともに耐圧の低下を抑制することができる窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタを提供することにある。
上述した課題を解決し、上記目的を達成するために、本発明に係る窒化物半導体装置は、基板と、基板の上層に設けられ炭素がドープされたバッファ層と、バッファ層の上層に設けられた窒化物半導体からなる第１半導体層、および第１半導体層の上層に設けられ第１半導体層よりも平均的にバンドギャップが広い第２半導体層を有する半導体積層体と、半導体積層体を構成する層のうちの少なくとも一部の層の上に設けられる第１電極と、半導体積層体を構成する層のうちの少なくとも一部の層の上に、第１電極と離間して設けられる第２電極と、を備え、基板とバッファ層との間に、炭素が１．０×１０18ｃｍ-3以下の濃度で含有した第３半導体層が設けられ、第３半導体層の膜厚が５００ｎｍ以上３０００ｎｍ未満であることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、第３半導体層は、Ａｌ組成比ＸのＡｌXＧａ1-XＮ層（０≦Ｘ≦１）からなることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、第３半導体層の膜厚が１０００ｎｍ以上３０００ｎｍ未満であることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、バッファ層の炭素濃度が、５．０×１０18ｃｍ-3以上５．０×１０19ｃｍ-3以下であることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、第３半導体層は、Ａｌ組成比ｘが異なる複数のＡｌxＧａ1-xＮ層（０≦ｘ≦１）から構成されていることを特徴とする。また、この構成において、ＡｌxＧａ1-xＮ層のＡｌ組成比ｘが積層方向の上方に向かって減少していることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、第３半導体層は、窒化アルミニウム層と窒化ガリウム層とが複数積層されたものであることを特徴とする。また、この構成において、第３半導体層は、膜厚が１００ｎｍ以上７００ｎｍ以下の窒化ガリウム層と膜厚が２０ｎｍ以上６０ｎｍ以下の窒化アルミニウム層とを複数回繰り返し積層して構成されていることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、第２半導体層の上層に、第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第４半導体層が選択的に設けられていることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、第３半導体層は、サーファクタント原子を不純物として含有し、サーファクタント原子の濃度が、１．０×１０16ｃｍ-3以上１．０×１０18ｃｍ-3以下であることを特徴とする。
本発明に係る窒化物半導体装置は、基板と、基板の上層に設けられ炭素がドープされたバッファ層と、バッファ層の上層に設けられた窒化物半導体からなる第１半導体層、および第１半導体層の上層に設けられ第１半導体層よりも平均的にバンドギャップが広い第２半導体層を有する半導体積層体と、半導体積層体を構成する層のうちの少なくとも一部の層の上に設けられる第１電極と、半導体積層体を構成する層のうちの少なくとも一部の層の上に、第１電極と離間して設けられる第２電極と、を備え、基板とバッファ層との間に、サーファクタント原子を不純物として含有するとともに炭素を５．０×１０18ｃｍ-3以下の濃度で含有した、膜厚が５００ｎｍ以上３０００ｎｍ未満の第３半導体層が設けられ、サーファクタント原子の不純物濃度が１．０×１０16ｃｍ-3以上１．０×１０18ｃｍ-3以下であることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、半導体積層体を構成する層のうちの少なくとも一部の層の上に、第１電極および第２電極と離間して設けられた第３電極をさらに備えることを特徴とする。
本発明に係る電界効果トランジスタは、上記の発明による窒化物半導体装置の構成を有し、第１電極がゲート電極、第２電極がドレイン電極、および第３電極がソース電極であることを特徴とする。
本発明に係るダイオードは、上記の発明による窒化物半導体装置の構成を有し、第１電極がアノード電極、および第２電極がカソード電極であることを特徴とする。
本発明に係る窒化物半導体装置の製造方法は、基板と、基板の上層に設けられ炭素がドープされたバッファ層と、バッファ層の上層に設けられた窒化物半導体からなる第１半導体層、および第１半導体層の上層に設けられ第１半導体層よりも平均的にバンドギャップが広い第２半導体層を有する半導体積層体と、半導体積層体を構成する層のうちの少なくとも一部の層の上に設けられる第１電極と、半導体積層体を構成する層のうちの少なくとも一部の層の上に、第１電極と離間して設けられる第２電極と、を備える窒化物半導体装置の製造方法において、基板の上層に、１．０×１０18ｃｍ-3以下の濃度で炭素がドープされる成長条件によって、窒化物半導体からなる第３半導体層を５００ｎｍ以上３０００ｎｍ未満の膜厚に成長させた後、第３半導体層の上層にバッファ層を成長させることを特徴とする。
本発明に係る窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタによれば、窒化物半導体装置におけるリーク電流を抑制するとともに耐圧の低下を抑制することが可能となる。
図１は、本発明の第１の実施形態による窒化物半導体装置を製造するための半導体積層基板を示す断面図である。 図２は、ＡｌXＧａ1-XＮ層によって１μｍ径のピットを埋めるために必要な膜厚のＡｌ組成比依存性の一例を示すグラフである。 図３は、本発明の第１の実施形態による半導体積層基板を用いて製造されるショットキーバリアダイオードを示す断面図である。 図４は、本発明の第１の実施形態による平坦化層の炭素濃度を１×１０17ｃｍ-3に固定した場合における基準耐圧以上となる装置の割合の、平坦化層の膜厚依存性を示すグラフである。 図５は、本発明の第１の実施形態による平坦化層の膜厚を２０００ｎｍとした場合における基準耐圧以上となる装置の割合の、平坦化層の炭素濃度依存性を示すグラフである。 図６は、本発明の第２の実施形態による高移動度電界効果トランジスタを示す模式的な断面図である。 図７は、窒化物半導体装置の基準耐圧以上となる装置の割合におけるサーファクタント濃度依存性を示すグラフである。 図８は、本発明者による鋭意検討を説明するための、ＳＢＤの異常成長領域の部分を示す断面図である。 図９は、本発明者による鋭意検討を説明するための、実験例１による半導体積層基板の異常成長領域が生じた部分の断面図である。 図１０は、本発明者による鋭意検討を説明するための、実験例２による半導体積層基板の異常成長領域が生じた部分の断面図である。
以下、本発明の実施形態について図面を参照しつつ説明する。なお、以下の実施形態により本発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付し、重複した説明を適宜省略する。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、以下の実施形態の説明に用いる「上」、「上部」または「上方」、ならびに「下」、「下部」または「下方」はそれぞれ、半導体装置の基板の主面に対して直角に遠ざかる向き、ならびに基板の主面に近づく向きを示す。すなわち、実施形態の説明に用いる「上」、「上部」、「上方」、「下」、「下部」、および「下方」はそれぞれ、半導体装置の実装状態における上下方向とは必ずしも一致しない。
まず、本発明の実施形態について説明するにあたり、本発明の理解を容易にするために、上述した課題を解決すべく本発明者が行った鋭意検討について説明する。まず、本発明者が鋭意検討を行う対象となった従来の窒化物半導体積層基板と、それらが有する問題点について説明する。なお、以下の図および表において、αＥ＋βは、α×１０βを示す。
まず、本発明者は、従来の窒化物半導体装置において、リーク電流が大きく、装置の耐圧が所望の耐圧以上になる割合、具体的にたとえば耐圧が６００Ｖ以上になる割合が低い原因について種々検討を行った。その検討過程において本発明者は、正常なＳＢＤやＨＥＭＴなどの窒化物半導体装置に比して、特異的にリーク電流が大きく不良と判断された窒化物半導体装置に着目した。そして、本発明者は、種々の原因によって、窒化物半導体装置における半導体積層構造中に、非成長領域が生じることを知見した。すなわち、窒化物半導体層におけるシリコン（Ｓｉ）基板と、基板上にエピタキシャル成長させた窒化アルミニウム（ＡｌＮ）からなる介在層との界面に異物が混入する場合がある。また、介在層と窒化ガリウム（ＧａＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）からなるエピタキシャル成長層との界面にも異物が混入する場合がある。このような異物の混入は、たとえば基板表面を清浄処理する過程や、基板を搬送させる過程などにおいて生じると考えられる。さらに、介在層に何らかの理由で疎な場所があった場合、メルトバックエッチング（Ｓｉ基板とＧａとの反応）が生じる場合がある。そして、これらの原因に起因して、窒化物半導体装置における半導体積層構造中に非成長領域が生じる。このような非成長領域は、その上層に半導体層をエピタキシャル成長させただけでは、埋め込むことが困難である。特に、高抵抗バッファ層などを形成するために、炭素（Ｃ）が高濃度にドープされる成長条件に従ってエピタキシャル成長させた窒化物半導体層においては、非成長領域を埋め込むことは極めて困難であった。これにより、非成長領域が異常成長領域として半導体積層構造における表面近傍にまで残存することは避けられなかった。
このように異常成長領域がピットとして残った場合、窒化物半導体装置においては、異常成長領域がリーク源となってリークパスが発生することが知られている（非特許文献１参照）。そこで、本発明者が実験および鋭意検討を行ったところ、異常成長領域は、電子走行層を構成するｕ−ＧａＮ層を上層に形成する際に、その成長条件によっては埋まる場合もあることを知見した。ところが、本発明者がさらに検討を行ったところ、異常成長領域がｕ−ＧａＮ層により埋め込まれたとしても、この埋め込まれた領域がリーク源になり、窒化物半導体装置におけるリークパスの発生原因の１つになることが判明した。リークパスが発生すると、リーク電流が増大するとともに窒化物半導体装置の耐圧が低下する。
そこで、本発明者は、以上の発見に基づき、リーク電流の低減および耐圧の向上のために、ＳＢＤやＨＥＭＴなどの６００Ｖ以上の電圧に対して耐圧を有する窒化物半導体装置に着目して、改めて鋭意検討を行った。図８は、この検討対象となった、介在層上に異物が付着した窒化物半導体装置としてのショットキーバリアダイオード（ＳＢＤ）を示す模式的な断面図である。
図８に示すように、従来のＳＢＤ９０においては、基板９１上に、介在層９２、高抵抗バッファ層９３、電子走行層９４、および電子供給層９５が順次積層されて設けられている。また、電子供給層９５上に選択的にフィールドプレート層９６ａが設けられている。また、電子供給層９５上に選択的に、アノード電極９７Ａと、アノード電極９７Ａと離間したカソード電極９７Ｃとが設けられている。これらの電子供給層９５およびフィールドプレート層９６ａと、アノード電極９７Ａおよびカソード電極９７Ｃの少なくとも一部とを覆うように、絶縁膜９８が設けられている。そして、電子走行層９４と電子供給層９５との界面には、２ＤＥＧ層Ａ，ａが生じている。２ＤＥＧ層ａは、フィールドプレート層９６ａによって２ＤＥＧ濃度が２ＤＥＧ層Ａに比して低減された領域である。また、図８においては、介在層９２の上層の部分にパーティクルなどの異物１１０が存在している状態を示す。
図８に示すように、Ｓｉ基板などの基板９１の上層には、ＧａとＳｉとの反応を抑制するための窒化アルミニウム（ＡｌＮ）からなる介在層９２が積層されている。そして、介在層９２の上層に、ＧａＮを含む窒化物半導体層としての高抵抗バッファ層９３が積層されている。ところが、基板９１上または介在層９２上にパーティクル等の異物１１０が存在すると、その異物１１０の存在部分において結晶成長が進行しないため、高抵抗バッファ層９３の成長が遅くなり、異常成長領域となる欠陥９３ａが生じる可能性がある。このような欠陥９３ａが存在すると、さらに上層に積層される窒化物半導体層においても欠陥９３ａに起因した異常成長領域が反映されてしまう。この異常成長領域の存在は、たとえそれらが電子走行層９４を構成する材料によって埋め込まれたとしても、高抵抗バッファ層９３が部分的に薄くなるため、最終製品としての窒化物半導体装置において、リークが増大したり耐圧が低下したりする原因になることが分かった。これらのリークの増大や耐圧の低下は、ＳＢＤやＨＥＭＴなどの種々の窒化物半導体装置に共通の現象である。
そこで、本発明者は、欠陥９３ａに起因するリークを低減する方法について改めて検討を行った。そして、本発明者は、高抵抗バッファ層９３の表面の欠陥９３ａを抑制するために、高抵抗バッファ層９３の下層に、表面形状が平坦化された平坦化層を設けることを想起した。バッファ層の下層に平坦化層を設けると、バッファ層を平坦化層上に平坦性を維持しつつ積層できるので、バッファ層に流れるリーク電流を低減でき、耐圧の低下も抑制できる。そのため、最終製品としての窒化物半導体装置においてリークを低減でき、耐圧も向上できる。また、平坦化層が低抵抗であっても、バッファ層を高抵抗化することによって平坦化層の上面より下の窒化物半導体層に生じる電界を小さくできるので、平坦化層の耐圧に対する影響も極めて低い。
そして、本発明者は、上述したバッファ層の下層における半導体層の表面平坦化を実現するために、種々実験を行った。図９は、本発明者が検討を行うために、有機金属化学気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法によって窒化物半導体層を複数積層させた実験例１による半導体積層基板における異常成長領域部分を示す模式的な断面図である。図９に示すように、実験例１による半導体積層基板１００においては、基板１０１上に、介在層を想定したＡｌＮ層１０２が設けられている。ＡｌＮ層１０２上には、ＧａＮからなる窒化物半導体層１０３が形成されている。窒化物半導体層１０３には、異物１１０の存在によって欠陥１０３ａが生じている。そして、本発明者は、窒化物半導体層１０３上に、窒化物半導体層１０４，１０５，１０６，１０７，１０８，１０９をそれぞれ、成長条件を種々変化させて順次エピタキシャル成長させる実験を行った。なお、図９中においては図示省略したが、各窒化物半導体層１０３〜１０９の界面には薄いＡｌＮ層が挟み込まれている。表１は、これらの窒化物半導体層１０４〜１０９の成長条件を示す表である。
Figure 2015152411
表１において、層１０４〜層１０９はそれぞれ、窒化物半導体層１０４〜１０９を示す。そして、表１においては、それぞれの窒化物半導体層１０４〜１０９の成長における、成長温度、成長圧力、およびＶ族（窒素：Ｎ）とＩＩＩ族（ガリウム：Ｇａ）との比（Ｖ／ＩＩＩ比）と、それらの条件で結晶成長させた場合の炭素濃度とを示す。ここで、炭素濃度の測定方法としては、たとえば二次イオン質量分析法（ＳＩＭＳ）が用いられる。具体的に炭素濃度の測定においては、フィジカルエレクトロニクス社製の四重極型ＳＩＭＳを用い、１次イオン種としてセシウムを用いて加速電圧を５ｋｅＶにするとともに、ビーム電流を１００ｎＡ、２次イオン極性をネガティブとした。さらに、スパッタ領域は２００μｍ×４００μｍ、ゲート領域はスパッタ領域中心部の約１２％である。そして、炭素濃度を５回計測して、これらの５つの炭素濃度の計測値の算術平均を表１における炭素濃度とした。なお、以下の実験例および実施形態における炭素濃度の測定方法も同様である。
表１に示すように、窒化物半導体層１０４の成長条件においては、他の窒化物半導体層１０５〜１０９の成長条件に比してＶ／ＩＩＩ比を３〜６倍、たとえば約４倍に増加させて、成長レートを１／６〜１／３の１／４程度とした。この状態で窒化物半導体層１０４を成長させると、窒化物半導体層１０４には炭素がオートドープされて炭素濃度は３×１０18ｃｍ-3程度になる。また、窒化物半導体層１０５の成長条件においては、他の窒化物半導体層１０４，１０６〜１０９の成長条件に比して、Ｖ／ＩＩＩ比を減少させる。この場合、窒化物半導体層１０５の炭素濃度は２×１０19ｃｍ-3程度に増加する。窒化物半導体層１０６の成長条件においては、成長温度を他の窒化物半導体層１０４，１０５，１０７〜１０９に比して降下させる。この場合、窒化物半導体層１０６の炭素濃度は２×１０19ｃｍ-3程度になる。窒化物半導体層１０７の成長条件においては、成長圧力を他の窒化物半導体層１０４〜１０６，１０８，１０９に比して増加させる。この場合、窒化物半導体層１０７の炭素濃度は２×１０18ｃｍ-3程度と、窒化物半導体層１０５，１０６の炭素濃度に比して減少する。窒化物半導体層１０８の成長条件においては、成長温度を他の窒化物半導体層１０４〜１０７，１０９に比して増加させる。この場合、窒化物半導体層１０８の炭素濃度は２×１０18ｃｍ-3程度と、窒化物半導体層１０５，１０６に比して減少している。さらに、窒化物半導体層１０９の成長条件は、従来のバッファ層を構成するＧａＮ層を成長させる成長条件であり、炭素濃度は１×１０19ｃｍ-3程度と高濃度である。これらの窒化物半導体層１０４〜１０９におけるそれぞれの表面側は、欠陥１０３ａの形状が反映されている。
さらに、本発明者は、以上の検討に基づいて、欠陥１０３ａの上層において平坦化しやすい材料や成長条件について検討を行った。そして、本発明者は、上述した実験例１において平坦化しやすい成長条件として、異物１１０によって生じる非成長領域に対しても材料が成長する条件、すなわち、基板１０１の表面に略平行な方向（以下、横方向）にも窒化物半導体が成長する必要があることに着目した。そこで、本発明者は、図９に示す半導体積層基板１００において、窒化物半導体層１０３〜１０９の中で比較的横方向に成長している窒化物半導体層１０４，１０７，１０８の成長条件に着目した。すなわち、本発明者は実験例１から、窒化物半導体の成長において半導体層の炭素濃度が、比較的高い場合に横方向に成長しにくく、比較的低い場合には横方向に成長しやすいことを見出した。
そこで、本発明者は、実験例２として、平坦化が可能な成長条件の検討のために、窒化物半導体層の成長実験を行った。図１０は、本発明者の検討に基づいて窒化物半導体層を積層させた半導体積層基板の欠陥部周辺を示す断面図である。図１０に示すように、実験例２による半導体積層基板２００は、基板２０１上に、介在層を想定したＡｌＮ層２０２が設けられている。また、ＡｌＮ層２０２上に、異物２１０の存在によって欠陥２０３ａが生じているＧａＮからなる窒化物半導体層２０３が形成されている。そして、本発明者は、平坦化を実現するための成長条件を検討するために、窒化物半導体層２０３上に、窒化物半導体層２０４，２０５，２０６，２０７，２０８，２０９をそれぞれ、成長条件を種々変えて順次エピタキシャル成長させた。なお、図１０中、図示省略したが、各窒化物半導体層２０３〜２０９の界面には薄いＡｌＮ層が挟み込まれている。これらの窒化物半導体層２０４〜２０９の成長条件を表２に示す。
Figure 2015152411
表２において、層２０４〜層２０９はそれぞれ、窒化物半導体層２０４〜２０９を示す。そして、表２においては、それぞれの窒化物半導体層２０４〜２０９の成長における、成長温度、成長圧力、およびＶ族（窒素：Ｎ）とＩＩＩ族（ガリウム：Ｇａ）との比（Ｖ／ＩＩＩ比）と、これらの条件で結晶成長させた場合の炭素濃度とを示す。
表２に示すように、実験例２においては、窒化物半導体層２０４〜２０７，２０９の成長条件を、実験例１における従来のバッファ層を構成する窒化物半導体層１０９の成長条件と同様にする。一方、窒化物半導体層２０８の成長条件を、上述した窒化物半導体層１０４，１０７，１０８における他の窒化物半導体層の成長条件とは異なる成長条件の要素を抽出した条件とする。すなわち、窒化物半導体層２０８の成長においては、成長温度および成長圧力を比較的高くするとともにＩＩＩ族元素の流量を減少させてＶ／ＩＩＩ比を高くする。これによって、窒化物半導体層２０８の炭素濃度は、２．０×１０17ｃｍ-3程度になる。そして、本発明者が、上述した成長条件によって窒化物半導体層２０８を成長させたところ、図１０に示すように、窒化物半導体層２０８において、横方向に沿った成長レートが積層方向に沿った成長レートと同等、または同等以上に促進された。その結果、欠陥２０３ａに起因して形状が反映された窒化物半導体層２０７に存在する凹部が窒化物半導体層２０８により埋め込まれ、その表面も平坦化できることが確認された。
以上により、本発明者は、オートドープされる炭素濃度が低くなるように窒化物半導体を成長させることにより、異物に起因して生じた欠陥（凹部）を埋め込んで平坦化層を形成でき、その上層に平坦性が確保されたバッファ層を形成できることを知見するに至った。そこで、本発明者は、窒化物半導体層にオートドープされる炭素の炭素濃度が種々の濃度になるように条件を変更して検討を行った。その結果、本発明者は、炭素濃度を、上層に積層させるバッファ層における炭素濃度（１．０×１０19ｃｍ-3程度）未満、具体的には２．０×１０18ｃｍ-3未満になるように成長させると、欠陥２０３ａに起因した凹部が埋まり始めることを知見した。さらに本発明者は、炭素濃度が１×１０18ｃｍ-3以下になるように窒化物半導体を成長させると、横方向に成長しやすくなって凹部がさらに埋まりやすくなることも知見した。これにより、窒化物半導体装置を構成するバッファ層に欠陥などに起因する異常成長領域が残存しないようにできるので、窒化物半導体装置におけるリークパスの発生を抑制できるとともに、耐圧の低下を抑制できる。したがって、最終製品としての窒化物半導体装置において、製造した装置の個数に対して耐圧が基準耐圧以上となった個数の割合（以下、基準耐圧以上となる装置の割合）を向上させることができる。なお、基準耐圧とは、所望とされる窒化物半導体装置の定格値や規格値に基づいて得られる耐圧である。以下に説明する実施形態は、以上の鋭意検討に基づいて案出されたものである。
（第１の実施形態）
図１は、本発明の第１の実施形態による窒化物半導体装置を製造するための半導体積層基板の構成を示す模式的な断面図である。すなわち、この第１の実施形態における半導体積層基板１０は、基板１１上に、介在層１２、第３半導体層としての平坦化層１３、高抵抗のバッファ層１４、電子走行層１５、電子供給層１６、および半導体層１７が順次積層されて構成されている。また、基板１１上や介在層１２の上層の部分には、パーティクルなどの異物２０が存在している場合がある。図１は、異物２０が介在層１２上に存在している部分の断面図である。
基板１１は、たとえばシリコン（Ｓｉ）基板、ガリウム砒素（ＧａＡｓ）基板、ガリウムリン（ＧａＰ）基板、ＧａＮ基板、ＡｌＮ基板、炭化ケイ素（ＳｉＣ）基板、炭素（Ｃ）基板、またはサファイア（Ａｌ2Ｏ3）基板などからなる。この第１の実施形態においては、基板１１はたとえばＳｉ基板からなる。
介在層１２は、ＳｉとＧａＮとの間の格子定数を有するたとえばＡｌＮによって構成される。この介在層１２は、ＧａとＳｉとの反応を抑制するための層であり、基板１１とＧａを含む層との間に介在する。そして、介在層１２は、基板１１とＧａＮ等の窒化物系化合物半導体層との格子定数差を緩和し、基板１１上にバッファ層１４および半導体積層体等を積層可能にする。なお、基板１１をＧａなどと反応しない材料から構成した場合には介在層１２を必ずしも設けなくても良く、この場合には異物２０は基板１１上に存在する可能性がある。ここで、この第１の実施形態においては、介在層１２の膜厚はたとえば２５ｎｍである。
第３半導体層としての平坦化層１３は、たとえば炭素（Ｃ）が、上層のバッファ層１４より比較的低濃度にドープされた、Ａｌ組成比ＸのＡｌXＧａ1-XＮ（０≦Ｘ≦１）からなる。平坦化層１３にドープされる炭素濃度は、異物２０などに起因する上述した欠陥などの発生を抑制するために、基板１１の面に平行な方向（横方向）に成長しやすい、１×１０18ｃｍ-3以下、好適には、１×１０17ｃｍ-3以下にするのが望ましい。
また、平坦化層１３は、ＧａＮ層およびＡｌＮ層を積層させた構成としても、Ａｌ組成比ｘが異なる複数のＡｌxＧａ1-xＮ層（０≦ｘ≦１）を複数回積層させた構成としても良い。また、平坦化層１３は、Ａｌ組成比ｘが異なる複数のＡｌxＧａ1-xＮ層（０≦ｘ≦１）を、Ａｌ組成比ｘが積層方向の上方に向かって減少するように複数回積層させた構成としても良い。そして、平坦化層１３を、これらの構成にした場合、平均の炭素濃度を１．０×１０18ｃｍ-3以下にするのが好ましく、好適には１．０×１０17ｃｍ-3以下にするのが好ましい。
また、平坦化層１３は、介在層１２上に、量子サイズ効果を生じない程度に厚い、膜厚が１００ｎｍ〜７００ｎｍであって炭素が低濃度にドープされたＧａＮ層と、量子サイズ効果を生じない程度に厚い、膜厚が２０ｎｍ〜６０ｎｍのＡｌＮ層とを複数回繰り返し積層したものから構成することも可能である。そして、平坦化層１３を、この構成にした場合、積層膜におけるＧａＮ層における炭素濃度を１．０×１０18ｃｍ-3以下にするのが好ましく、好適には１．０×１０17ｃｍ-3以下にするのが好ましい。なお、平坦化層１３を構成するＧａＮ層の膜厚について、複数のＧａＮ層のそれぞれの膜厚は、それぞれ同じ膜厚でなくても良い。同様に、平坦化層１３を構成する複数のＡｌＮ層のそれぞれの膜厚も、それぞれ同じ膜厚でなくても良い。すなわち、平坦化層１３に生じる応力の増加を抑制するために、平坦化層１３を構成する複数のＧａＮ層のそれぞれの膜厚を、それぞれ異なる膜厚としても良く、ＡｌＮ層の膜厚についても同様である。具体的には、下層側のＧａＮ層を膜厚がたとえば２００ｎｍ程度に薄くし、上層側のＧａＮ層を膜厚がたとえば７００ｎｍ程度に厚くしても良い。
また、平坦化層１３の膜厚は、詳細は後述するが、その表面の平坦性を確保するために、５００ｎｍ以上３０００ｎｍ未満が好ましく、５００ｎｍ以上２５００ｎｍ以下がより好ましく、１０００ｎｍ以上２２００ｎｍ以下がさらに好ましい。なお、平坦化層１３内に他の半導体層が形成されていても良く、この場合の平坦化層１３の膜厚は、それぞれの平坦化層の膜厚の総和である。そして、以上のように平坦化層１３を構成することにより、平坦化層１３の上面は、さらに上層に形成されるバッファ層１４において平坦性を維持しつつ積層できる程度に平坦化される。
バッファ層１４は、量子サイズ効果を生ずる程度に薄い、膜厚が１〜１０ｎｍのＡｌuＧａ1-uＮ層と膜厚が１５〜２５ｎｍのＡｌvＧａ1-vＮ層（ｖ＜ｕ）とを複数回繰り返し積層した超格子構造から構成される。これらの膜厚とする理由は、バッファ層１４の構造内に、ピエゾ分極と自発分極による意図しないキャリア（２次元電子ガス：２ＤＥＧ）が発生して電界遮蔽層を生じさせないためである。また、バッファ層１４にＣなどの不純物を添加することによって、バッファ層１４を高抵抗化または半絶縁化させることができる。ここで、バッファ層１４の炭素濃度は、高抵抗化のために、平坦化層１３の炭素濃度の１．０×１０18ｃｍ-3より大きい５．０×１０18ｃｍ-3以上５．０×１０19ｃｍ-3以下が好ましく、この第１の実施形態においては、たとえば１．０×１０19ｃｍ-3程度である。また、バッファ層１４は、炭素が比較的高濃度にドープされたＧａＮ層（Ｃ−ＧａＮ層）やＡｌＮ層などから構成しても良い。さらに、必要に応じて、バッファ層１４に窒化物半導体装置の構成に必要な種々の層を設けても良い。
第１半導体層としての電子走行層１５は、たとえば膜厚が７００ｎｍ（０．７μｍ）のアンドープの窒化ガリウム（ｕ−ＧａＮ）から構成される。なお、電子走行層１５を構成する材料としてはＧａＮ以外の窒化物半導体材料を用いても良く、ＡｌＧａＮを用いる場合、そのＡｌ組成比は５％以下とするのが好ましい。
第２半導体層としての電子供給層１６は、たとえばＡｌXＧａ1-XＮ層の単層、Ａｌ組成比が異なりバンドギャップが異なる少なくとも２種類の窒化物半導体からなる擬似混晶層、またはＡｌ組成比が異なりバンドギャップが異なる少なくとも２種類の窒化物半導体を複数積層した超格子層から構成される。この第１の実施形態において電子供給層１６は、たとえば平均Ａｌ組成比ＹのＡｌYＧａ1-YＮの擬似混晶構造を有し、少なくとも２種類の互いに異なる極大Ａｌ組成比ｙ１または極小Ａｌ組成比ｙ２の種々の値をとるＡｌ組成比ｙのＡｌyＧａ1-yＮ層が複数積層されたＡｌＧａＮ超格子層から構成される。なお、Ａｌ組成比について、ｙ２＜Ｙ＜ｙ１である。そして、電子供給層１６は、平均Ａｌ組成比Ｙや、ＡｌyＧａ1-yＮ層の層数などによって、電子走行層１５の電子供給層１６との界面に生じる２ＤＥＧのキャリア濃度（２ＤＥＧ濃度）を所望の濃度に制御する。この第１の実施形態においては、電子走行層１５に生じる２ＤＥＧの２ＤＥＧ濃度がたとえば３×１０13ｃｍ-2未満になるように調整される。具体的に電子供給層１６の平均Ａｌ組成比Ｙは、０＜Ｙ＜１を前提として、１０％以上４０％以下（０．１≦Ｙ≦０．４）が好ましく、１５％以上３５％以下（０．１５≦Ｙ≦０．３５）がより好ましく、２０％以上３０％以下（０．２≦Ｙ≦０．３）がさらに好ましい。また、電子供給層１６のバンドギャップは平均のバンドギャップであり、具体的には積層構造を構成する各ＡｌyＧａ1-yＮ層の膜厚比によって重み付け（積分）をしたバンドギャップの値である。そして、電子供給層１６は、その平均バンドギャップが、電子走行層１５のバンドギャップよりも大きくなるように構成される。また、電子供給層１６においては、各ＡｌyＧａ1-yＮ層の膜厚、ならびに層数または組数は、２ＤＥＧ濃度の設定濃度や窒化物半導体装置の設計に応じて適宜最適な値が選択される。
また、電子供給層１６の膜厚の下限としては、電子供給層１６を極大Ａｌ組成比ｙ１のＡｌy1Ｇａ1-y1Ｎ層と極小Ａｌ組成比ｙ２のＡｌy2Ｇａ1-y2Ｎ層とが１組積層されたＡｌy1Ｇａ1-y1Ｎ／Ａｌy2Ｇａ1-y2Ｎ超格子層から構成することを考慮すると、２ｎｍ以上にするのが好ましく、２ＤＥＧ濃度を増加させることを考慮すると、５ｎｍ以上がより好ましく、１０ｎｍ以上がさらに好ましい。また、電子供給層１６の膜厚の上限としては、ミスフィット転位が生じない臨界膜厚以下が好ましく、オーミック接触の限界を考慮すると、１００ｎｍ以下、好適には５０ｎｍ以下、より好適には３０ｎｍ以下が好ましい。そして、この第１の実施形態においては、たとえば２０ｎｍである。
また、半導体積層基板１０から製造する窒化物半導体装置の構造に応じて、電子供給層１６の上層には、第４半導体層としての半導体層１７が設けられる。半導体層１７は、電子走行層１５に生じる２ＤＥＧの２ＤＥＧ濃度を少なくとも２水準で変化させるために、電子供給層１６の平均バンドギャップより狭いＩＩＩ族窒化物系化合物半導体、具体的にはＡｌ組成比ｚのＡｌzＧａ1-zＮ層（０≦ｚ≦１）、好適には、ＧａＮ層からなる。なお、半導体層１７の膜厚については、後述する。
そして、上述した電子走行層１５、電子供給層１６、および半導体層１７により、この第１の実施形態における半導体積層体が構成される。なお、半導体積層基板１０から製造される窒化物半導体装置の構成によって、半導体積層体を電子走行層１５および電子供給層１６から構成しても良い。また、電子供給層１６と半導体層１７との間にエッチング犠牲層を設けることも可能である。エッチング犠牲層を設ける場合、エッチング犠牲層の材料としては、上層の半導体層１７がエッチング犠牲層に対して高いエッチング選択比を有するような材料にするのが好ましい。エッチング犠牲層の平均Ａｌ組成比は、電子供給層１６の平均Ａｌ組成比Ｙより大きく、４０％以上とするのが好ましい。この場合、電子走行層１５、電子供給層１６、エッチング犠牲層、および半導体層１７により半導体積層体が構成される。以上により、この第１の実施形態による窒化物半導体装置を製造するための半導体積層基板１０が構成されている。
（半導体積層基板の製造方法）
次に、この第１の実施形態における半導体積層基板１０の製造方法について説明する。この第１の実施形態による半導体積層基板１０の製造方法においては、基板１１上に、ＭＯＣＶＤ法により各層を成長させる。表３は、半導体積層基板１０を製造する際の成長条件を示す表である。表３においては、第１の実施形態における、介在層１２、平坦化層１３、バッファ層１４、電子走行層１５、電子供給層１６、および半導体層１７のそれぞれの成長条件を示す。具体的には、成長温度、成長圧力、Ｖ族（窒素：Ｎ）とＩＩＩ族（ＡｌおよびＧａの少なくとも一方の元素）との比（Ｖ／ＩＩＩ比）、および、これらの成長条件によって成長させた層の炭素濃度および膜厚を示す。なお、表３に記載した各種成長条件はあくまで一例であり、必ずしもこれらの条件に限定されるものではない。
Figure 2015152411
そして、この第１の実施形態における半導体積層基板１０の製造方法においては、まず、図１に示す基板１１を搬入したＭＯＣＶＤ反応炉（図示せず）内に、原料ガスとキャリアガスとをそれぞれ供給する。具体的にたとえば、ＩＩＩ族原料ガスとしてはトリメチルアルミニウム（ＴＭＡｌ）、Ｖ族原料ガスとしてはアンモニア（ＮＨ3）、キャリアガスとしては水素（Ｈ2）および窒素（Ｎ2）を用いる。これにより、基板１１上にＡｌＮを成長させて介在層１２を形成する。このとき、介在層１２には炭素（Ｃ）がオートドープされる。なお、ＡｌＮからなる介在層１２の成長条件の一例および炭素濃度は表３に示す通りであり、圧力において１ｔｏｒｒは、１３３．３Ｐａとする。
次に、介在層１２上に５００ｎｍ以上３０００ｎｍ未満の膜厚の平坦化層１３を形成する。ここで、平坦化層１３の形成において、具体的にたとえば、ＩＩＩ族原料ガスとしてはトリメチルガリウム（ＴＭＧａ）およびトリメチルアルミニウム（ＴＭＡｌ）の少なくとも一方を用い、Ｖ族原料ガスとしてはアンモニア（ＮＨ3）を用いる。また、キャリアガスとしては、たとえば水素（Ｈ2）および窒素（Ｎ2）を用いる。これにより、介在層１２上にＡｌXＧａ1-XＮ層（０≦Ｘ≦１）を成長させて炭素（Ｃ）がドープされたＡｌXＧａ1-XＮ層（０≦Ｘ≦１）からなる平坦化層１３が形成される。
ここで、平坦化層１３を、ＧａＮ層に限定せずに平均のＡｌ組成比ＸのＡｌXＧａ1-XＮ層（０＜Ｘ≦１）から構成する場合について説明する。図２は、炭素濃度をたとえば１×１０17ｃｍ-3に固定した場合の、１μｍ径のピット（凹部）を埋めるために必要なＡｌXＧａ1-XＮ層の膜厚のＡｌ組成比依存性の一例を示すグラフである。図２に示すように、Ａｌ組成比Ｘが０の場合、すなわちＧａＮ層によって１μｍ径のピットを埋める場合に必要な膜厚は、たとえば０．５μｍ（５００ｎｍ）程度である。これに対し、Ａｌ組成比Ｘがたとえば０．１のＡｌXＧａ1-XＮ層においては、ピットを埋めるのに必要な膜厚はたとえば０．７μｍ（７００ｎｍ）程度にまで増加する。さらに、Ａｌ組成比Ｘが増加するのに伴って１μｍ径のピットを埋めるのに必要な膜厚は増加し、Ａｌ組成比Ｘが１の場合、すなわちＡｌＮ層の場合にはたとえば２μｍ程度、すなわちＧａＮ層の場合に比して４倍程度の膜厚が必要になる。これにより、ＡｌXＧａ1-XＮ層（０＜Ｘ≦１）のＡｌ組成比Ｘが大きくなるほど、表面が平坦化された平坦化層１３を形成するために必要な膜厚が大きくなることが分かる。すなわち、ＡｌXＧａ1-XＮ層（０＜Ｘ≦１）からなる平坦化層１３においては、Ａｌ組成比Ｘは小さい方が好ましく、平坦化層１３の表面の平坦性を確保するために、Ａｌ組成比Ｘの増加に伴って設計膜厚を増加させるようにする。そして、平坦化層１３をＡｌ組成比Ｘに応じた設計膜厚とすることによって、表面の平坦化を確保する。
また、図１に示すように、平坦化層１３を形成した後、平坦化層１３上に、Ａｌ組成比ｕのＡｌuＧａ1-uＮ層と、Ａｌ組成比ｕより低いＡｌ組成比ｖのＡｌvＧａ1-vＮ層（ｖ＜ｕ）とを複数回繰り返し積層した超格子構造からなる、バッファ層１４を形成する。具体的には、膜厚が２０ｎｍのＧａＮ層と膜厚が５ｎｍのＡｌＮ層とを複数回繰り返し積層してバッファ層１４を形成する。このバッファ層１４は、添加する炭素の炭素濃度を増加させて高抵抗化させる点を考慮すると、成長温度および成長圧力は他の半導体層の成長条件に比して比較的低くし、ＩＩＩ族原料ガス（ＴＭＧａ、ＴＭＡｌ）の供給量（ＩＩＩ族流量）を他の半導体層の成長条件に比して比較的大きくする。このバッファ層１４の成長条件の一例および炭素濃度は表３に示す通りである。なお、バッファ層１４の炭素濃度については、バッファ層１４を構成する各層の膜厚が非常に小さいことから、各層を区別することなく測定した。
次に、バッファ層１４上にＧａＮを成長させてｕ−ＧａＮ層からなる電子走行層１５を形成する。その後、たとえばＩＩＩ族原料ガスとしてＴＭＡｌを用いて、電子走行層１５上にＡｌＧａＮ層からなる電子供給層１６を成長させる。続けて、ＩＩＩ族原料ガスとしてＴＭＧａを用いて、電子供給層１６上にたとえばＧａＮ層からなる半導体層１７を形成する。これらの電子走行層１５、電子供給層１６、および半導体層１７の成長条件の一例および炭素濃度は表３に示す通りである。以上により、図１に示す半導体積層基板１０が形成される。
（窒化物半導体装置）
次に、以上のように構成された第１の実施形態による半導体積層基板から製造される平坦化層を有する窒化物半導体装置としてのショットキーバリアダイオード（ＳＢＤ）について説明する。図３は、第１の実施形態による窒化物半導体装置としてのＳＢＤの模式的な断面図である。
図３に示すように、この第１の実施形態によるＳＢＤ１は、上述した半導体積層基板１０の構造に加えて、電子供給層１６上に選択的に、ショットキー電極としてのアノード電極１８Ａと、このアノード電極１８Ａと離間したオーミック電極としてのカソード電極１８Ｃとが設けられている。さらに、電子供給層１６上には、カソード電極１８Ｃと離間して、半導体層１７の一部からなるフィールドプレート層１７ａがアノード電極１８Ａ側に設けられている。そして、これらの電子供給層１６およびフィールドプレート層１７ａと、アノード電極１８Ａおよびカソード電極１８Ｃの少なくとも一部とを覆うようにして、絶縁膜１９が設けられている。ここで、ＳＢＤ１の寸法の一例を挙げると、複数のＳＢＤ１を集積させた場合における窒化物半導体装置の幅は、基板１１の表面に平行で幅方向に沿って、たとえば１５０ｍｍである。また、基板１１の表面に平行で幅方向に沿って、アノード電極１８Ａの幅ＬAは、たとえば２０μｍ、カソード電極１８Ｃの幅ＬCは、たとえば２０μｍ、およびアノード電極１８Ａとカソード電極１８Ｃとの間隔ｌACは、たとえば２０μｍである。
ＳＢＤ１においては、フィールドプレート層１７ａが設けられていることによって、２ＤＥＧ層ａの２ＤＥＧ濃度が、２ＤＥＧ層ａ以外の２ＤＥＧ層Ａの２ＤＥＧ濃度より低濃度化されている。これにより、フィールドプレート層１７ａが設けられた部分の電界強度を低減して電界集中を抑制できる。また、上述したように、電子走行層１５における２ＤＥＧ層ａの２ＤＥＧ濃度は、フィールドプレート層１７ａの膜厚が大きいほど低下する。そのため、この第１の実施形態においてフィールドプレート層１７ａ（半導体層１７）の膜厚は、２０ｎｍ以上２００ｎｍ以下、好適には、成長とエッチングを用いた膜厚制御により２ＤＥＧ濃度の制御が容易になる２０ｎｍ以上１００ｎｍ以下、より好適には、膜厚のばらつきによる２ＤＥＧ濃度のばらつきを受けにくくなる２５ｎｍ以上８０ｎｍ以下とする。この第１の実施形態においてフィールドプレート層１７ａ、すなわち半導体層１７はたとえば膜厚が３０ｎｍのＧａＮ層からなる。
また、第１電極としてのアノード電極１８Ａは、たとえば、下部電極層がＮｉ層で上部電極層がＡｕ層のＮｉ／Ａｕの積層構造を有する。これにより、アノード電極１８Ａは、電子供給層１６を介して電子走行層１５に発生した２ＤＥＧ層Ａとショットキー接触する。なお、アノード電極１８Ａは、電子供給層１６におけるアノード電極１８Ａの形成領域をリセスエッチングによって除去し、フィールドプレート層１７ａの下層に存在する２ＤＥＧに対して側面からショットキー接触させても良い。
また、このアノード電極１８Ａは、フィールドプレート層１７ａ上に乗り上げて少なくとも１段の段差を形成しているとともに、カソード電極１８Ｃ側に向かってせり出すように延伸している。この第１の実施形態においてアノード電極１８Ａは、フィールドプレート層１７ａの側面および上面の一部に接触して設けられている。なお、アノード電極１８Ａとフィールドプレート層１７ａとの間に他の半導体膜や誘電体膜を介在させて互いに非接触としても良い。さらに、この第１の実施形態においては、アノード電極１８Ａに多段の段差を有する形状、たとえば２段の段差状にフィールドプレート部を設ける。
第２電極としてのカソード電極１８Ｃは、たとえば、下部電極層がＴｉ層で上部電極層がＡｌ層のＴｉ／Ａｌの積層構造を有する。これにより、カソード電極１８Ｃは、電子供給層１６を介して電子走行層１５に発生した２ＤＥＧ層Ａとオーミック接触する。
絶縁膜１９は、たとえばＳｉＯ2から構成されるが、その他の材料、具体的には窒化シリコン（ＳｉＮ）や酸化アルミニウム（アルミナ：Ａｌ2Ｏ3）などから構成しても良く、複数種類の材料を適宜組み合せたり、順次積層させたりして構成しても良い。絶縁膜１９は、主に、フィールドプレート層１７ａ、アノード電極１８Ａ、カソード電極１８Ｃ、および電子供給層１６の表面を保護する。以上により、第１の実施形態によるＳＢＤ１が構成されている。
本発明者は、以上のように構成された窒化物半導体装置としてのＳＢＤ１において、平坦化層１３を、ＡｌＮ層（ｘ＝１）とＡｌxＧａ1-xＮ層（０≦ｘ＜１）とを複数積層させて構成した。ＡｌxＧａ1-xＮ層は、積層方向の上方に向かって、膜厚を２００ｎｍから１００ｎｍずつ大きくする。また、ＡｌＮ層は、積層方向の上方に向かって、膜厚を２０ｎｍから１０ｎｍずつ大きくする。なお、平坦化層１３の炭素濃度は１×１０17ｃｍ-3とした。その上で、平坦化層１３を構成する上述したＡｌxＧａ1-xＮ層のＡｌ組成比ｘを種々の値にして、ＳＢＤ１の平坦化層１３の膜厚ごとに耐圧を測定した。具体的にＡｌxＧａ1-xＮ層を、Ａｌ組成比ｘを０としたＧａＮ層、Ａｌ組成比ｘを０．４としたＡｌ0.4Ｇａ0.6Ｎ層、またはＡｌ組成比ｘを０．８としたＡｌ0.8Ｇａ0.2Ｎ層から構成した場合におけるＳＢＤ１の耐圧を、平坦化層１３の膜厚ごとに測定した。なお、この第１の実施形態において、基準耐圧は６００Ｖである。図４は、この基準耐圧以上となる装置の割合の平坦化層１３の膜厚依存性を示すグラフである。ここで、ＳＢＤ１の耐圧測定は、次のように行った。すなわち、まず基板１１およびアノード電極１８Ａを接地する。そして、アノード電極１８Ａとカソード電極１８Ｃとの間に、アノード電極１８Ａが負およびカソード電極１８Ｃが正になるように、６００Ｖの電圧を印加して、耐圧を測定する。
図４から、Ａｌ組成比ｘにかかわらず平坦化層１３の膜厚を０ｎｍとした場合、すなわち平坦化層１３を設けない従来構成の場合においては、基準耐圧以上となる装置の割合が３０％程度であることが分かる。これに対し、平坦化層１３のＡｌxＧａ1-xＮ層（０≦ｘ＜１）をＧａＮ層から構成し、膜厚を５００ｎｍ以上にすることによって、基準耐圧以上となる装置の割合を製造上好ましい割合である７０％以上にできることが分かる。さらに、平坦化層１３の膜厚を７５０ｎｍおよび１０００ｎｍ（１μｍ）にした場合には、基準耐圧以上となる装置の割合が８０％以上になることが分かる。また、平坦化層１３の膜厚を２０００ｎｍ（２μｍ）以上にした場合には、基準耐圧以上となる装置の割合が９０％以上にまで増加することが分かる。
また、図４から、平坦化層１３のＡｌxＧａ1-xＮ層（０≦ｘ＜１）をＡｌ0.4Ｇａ0.6Ｎ層とした場合、膜厚を５００ｎｍとした場合では基準耐圧以上となる装置の割合が４０％程度であるのに対し、膜厚を１２００ｎｍ以上にすることによって、基準耐圧以上となる装置の割合を７０％以上にできることが分かる。さらに、平坦化層１３のＡｌxＧａ1-xＮ層（０≦ｘ＜１）をＡｌ0.8Ｇａ0.2Ｎ層とした場合、膜厚を１０００ｎｍにすると基準耐圧以上となる装置の割合が５０％程度であるのに対し、膜厚を２０００ｎｍ以上にすることによって、基準耐圧以上となる装置の割合を７０％以上にできることが分かる。すなわち、平坦化層１３の炭素濃度を１×１０17ｃｍ-3とした上で、ＡｌxＧａ1-xＮ層（０≦ｘ＜１）を含む平坦化層１３において、基準耐圧以上となる装置の割合を７０％以上にするために必要な膜厚Ｄmin（ｎｍ）は、たとえば下記の（１）式で近似できることが分かる。また、必要な膜厚ＤminのＡｌ組成比依存性は、図２に示す１μｍ径を埋めるために必要な膜厚のＡｌ組成比依存性と同様の傾向を示すことが分かる。
Ｄmin≒２０００ｘ＋５００ … （１）
なお、（１）式はあくまで平坦化層１３として必要な膜厚ＤminのＡｌ組成比依存性の傾向を示す一例であり、数値はこれらに限定されるものではない。
また、本発明者は、以上のように構成された窒化物半導体装置としてのＳＢＤ１において、平坦化層１３として、その膜厚をたとえば２０００ｎｍとした。その上で、平坦化層１３のＡｌxＧａ1-xＮ層（０≦ｘ＜１）を、Ａｌ組成比ｘが０のＧａＮ層、Ａｌ組成比ｘが０．４のＡｌ0.4Ｇａ0.6Ｎ層、またはＡｌ組成比ｘが０．８のＡｌ0.8Ｇａ0.2Ｎ層から構成した場合において、ＳＢＤ１のＡｌxＧａ1-xＮ層の炭素濃度ごとの基準耐圧以上となる装置の割合を算出した。図５は、この基準耐圧以上となる装置の割合の平坦化層１３の炭素濃度依存性を示すグラフである。
図５から、Ａｌ組成比ｘにかかわらず平坦化層１３の炭素濃度が１．０×１０19ｃｍ-3の場合、すなわち従来構成のバッファ層と同様の構成の場合においては、基準耐圧以上となる装置の割合が３０％以下であることが分かる。これに対し、平坦化層１３のＡｌxＧａ1-xＮ層（０≦ｘ＜１）をＧａＮ層から構成し、炭素濃度を１．０×１０18ｃｍ-3以下にすることによって、基準耐圧以上となる装置の割合を製造上好ましい割合である７０％以上にできることが分かる。さらに、平坦化層１３の炭素濃度を７．０×１０17ｃｍ-3以下にした場合には基準耐圧以上となる装置の割合が８０％以上、１．０×１０16ｃｍ-3以下にした場合には基準耐圧以上となる装置の割合が９０％以上にまで増加することが分かる。
また、図５から、平坦化層１３のＡｌxＧａ1-xＮ層（０≦ｘ＜１）をＡｌ0.4Ｇａ0.6Ｎ層から構成した場合、炭素濃度を１．０×１０18ｃｍ-3とした場合では基準耐圧以上となる装置の割合が５０％程度であるのに対し、炭素濃度を５．０×１０17ｃｍ-3以下にすることによって、基準耐圧以上となる装置の割合を７０％以上にできることが分かる。さらに、平坦化層１３のＡｌxＧａ1-xＮ層（０≦ｘ＜１）をＡｌ0.8Ｇａ0.2Ｎ層から構成した場合、炭素濃度を１．０×１０18ｃｍ-3とした場合では基準耐圧以上となる装置の割合が４０％程度であるのに対し、炭素濃度を１．０×１０17ｃｍ-3以下にすることによって、基準耐圧以上となる装置の割合を７０％以上にできることが分かる。すなわち、平坦化層１３を、膜厚を２０００ｎｍとしたＡｌ組成比ｘのＡｌxＧａ1-xＮ層（０≦ｘ≦１）から構成する場合、基準耐圧以上となる装置の割合を７０％以上にするための上限の炭素濃度は、少なくとも１．０×１０18ｃｍ-3以下が好ましく、１．０×１０17ｃｍ-3以下がより好ましいことが分かる。以上の点から、平坦化層１３を所定の膜厚にする場合、平坦化層１３のＡｌxＧａ1-xＮ層のＡｌ組成比ｘが大きくなるのに従って、平坦化層１３における設計上の炭素濃度を低減させることによって、平坦化層１３の表面の平坦性を確保することが可能になる。
以上から、平坦化層１３を、ＡｌxＧａ1-xＮ層（０≦ｘ≦１）を含んだ構成にする場合、平坦化層１３の膜厚の設計自由度が向上する観点からは、Ａｌ組成比ｘは小さい方が好ましいことが分かる。具体的に平坦化層１３のＡｌxＧａ1-xＮ層（０≦ｘ≦１）のＡｌ組成比ｘとしては、０以上０．４以下（０≦ｘ≦０．４）が好ましく、０以上０．０５以下（０≦ｘ≦０．０５）がより好ましい。ここで、本発明者が実験から得た知見によれば、Ａｌ組成比ｘが０以上０．０５以下の範囲内であれば、基準耐圧以上となる装置の割合の平坦化層１３の膜厚依存性の傾向は、図４に示すＡｌ組成比ｘが０の場合の傾向とほぼ同様の傾向を示す。
さらに、平坦化層１３の表面の平坦性を確保するために、Ａｌ組成比ｘの増加に伴って設計膜厚の下限を増加させるのが好ましいことが分かる。同様に、平坦化層１３の炭素濃度は低い方が好ましく、平坦化層１３の表面の平坦性を確保するために、Ａｌ組成比ｘの増加に伴って炭素濃度を低減させるのが好ましいことが分かる。そして、以上の条件によって、基板１１や介在層１２の表面に存在する異物２０に起因した欠陥の発生を抑制できることが確認された。
以上説明したように、本発明の第１の実施形態によれば、バッファ層１４の下層に炭素濃度を１．０×１０18ｃｍ-3以下として、表面が平坦化された平坦化層１３を設けることにより、基板１１や介在層１２の表面などに存在する異物２０に起因した欠陥の発生を抑制することができる。これにより、平坦化層１３の上層に形成されるバッファ層１４および電子走行層１５に欠陥が生じるのを抑制できるので、窒化物半導体装置におけるリーク電流を抑制できるとともに、耐圧の低下を抑制できる。
（第２の実施形態）
次に、本発明の第２の実施形態による窒化物半導体装置としてのＨＥＭＴ型電界効果トランジスタについて説明する。図６は、この第２の実施形態による窒化物半導体装置としてのＨＥＭＴを示す模式的な断面図である。
図６に示すように、第２の実施形態によるＨＥＭＴ２は、第１の実施形態における半導体積層基板１０における構造に加えて、電子供給層１６上に選択的に、フィールドプレート層１７ｂと、互いに離間したソース電極２１Ｓ、ゲート電極２１Ｇおよびドレイン電極２１Ｄと、絶縁膜２２とを備える。このＨＥＭＴ２は、負のしきい値電圧で動作するデプレッション・モード（Depletion mode：D-mode）のＨＥＭＴ（D-mode HEMT）である。
ここで、このＨＥＭＴ２の寸法の一例を挙げると、複数のＨＥＭＴ２を集積させた窒化物半導体装置の幅方向に沿った幅は、たとえば１５０ｍｍである。また、ソース電極２１Ｓにおける基板１１の表面に平行で幅方向に沿った幅ＬSは、たとえば２０μｍである。ゲート電極２１Ｇの同様の幅ＬGは、たとえば５μｍである。ドレイン電極２１Ｄの同様の幅ＬDは、たとえば２０μｍである。そして、基板１１の表面に平行で幅方向に沿って、ソース電極２１Ｓとゲート電極２１Ｇとの間隔ｌSGは、たとえば５μｍ、ゲート電極２１Ｇとドレイン電極２１Ｄとの間隔ｌGDは、たとえば１５μｍである。
また、電子走行層１５に生じる２ＤＥＧの２ＤＥＧ濃度は、半導体層１７の一部からなるフィールドプレート層１７ｂの膜厚が大きいほど低下する。そのため、この第２の実施形態において、フィールドプレート層１７ｂの膜厚は、第１の実施形態における理由と同様の理由から、２０ｎｍ以上２００ｎｍ以下が好ましく、好適には２０ｎｍ以上１００ｎｍ以下、より好適には２５ｎｍ以上８０ｎｍ以下である。
また、この第２の実施形態においては、電子走行層１５、電子供給層１６、およびフィールドプレート層１７ｂによって半導体積層体が構成される。そして、フィールドプレート層１７ｂにより半導体積層体の内部の２ＤＥＧ濃度が低減される。すなわち、フィールドプレート層１７ｂの下方領域に、２ＤＥＧ濃度が低い２ＤＥＧ層ａが生成される。ここで、ＨＥＭＴ２の高耐圧化の観点からは、２ＤＥＧ層ａの２ＤＥＧ濃度は、７×１０12ｃｍ-2以下にするのが好ましい。また、ＨＥＭＴ２のオン抵抗を低減する観点から、２ＤＥＧ濃度が比較的高い２ＤＥＧ層Ａの２ＤＥＧ濃度は、７×１０12ｃｍ-2よりも高くするのが好ましい。なお、上述したように、電子供給層１６における平均Ａｌ組成比Ｙおよび積層層数を調整することにより、２ＤＥＧ濃度がたとえば３×１０13ｃｍ-2未満になるように設定される。また、第１の実施形態と同様に、半導体積層体を電子走行層１５および電子供給層１６から構成しても良く、電子供給層１６と半導体層１７の間にエッチング犠牲層を設けることも可能である。この場合、電子走行層１５、電子供給層１６、エッチング犠牲層、および半導体層１７を所定形状にエッチングしたフィールドプレート層１７ｂによって半導体積層体が構成される。
また、第２電極としてのドレイン電極２１Ｄおよび第３電極としてのソース電極２１Ｓは、電子供給層１６上に設けられ、たとえばＴｉ／Ａｌの積層構造から構成される。これにより、ドレイン電極２１Ｄおよびソース電極２１Ｓは、電子供給層１６を介して２ＤＥＧ層Ａとオーミック接触する。
また、第１電極としてのゲート電極２１Ｇは、ドレイン電極２１Ｄとソース電極２１Ｓとの間に配置され、フィールドプレート層１７ｂ上、および絶縁膜２２にせり出して設けられている。このゲート電極２１Ｇは、たとえばＮｉ／Ａｕの積層構造から構成される。これによって、ゲート電極２１Ｇは、電子供給層１６を介して電子走行層１５における２ＤＥＧ層Ａとショットキー接触する。また、ゲート電極２１Ｇは、多段の段差状、たとえばソース電極２１Ｓおよびドレイン電極２１Ｄの両側に向かって段差状にフィールドプレート部がせり出すように延伸して設けられている。なお、第２の実施形態においては、ゲート電極２１Ｇの一部分が電子供給層１６と接触するように形成されているが、電子供給層１６とゲート電極２１Ｇとの間にフィールドプレート層１７ｂを介するように構成することも可能である。
また、絶縁膜２２は第１の実施形態における絶縁膜１９と同様の材料、たとえばＳｉＯ2から構成される。絶縁膜２２は、主に、フィールドプレート層１７ｂと、ゲート電極２１Ｇと、ドレイン電極２１Ｄと、ソース電極２１Ｓと、電子供給層１６の表面とを保護する。以上により、第２の実施形態によるＨＥＭＴ２が構成されている。
また、この第２の実施形態によるＨＥＭＴ２の耐圧測定は次のように行う。すなわち、まず基板１１とソース電極２１Ｓとを接地する。そして、ソース電極２１Ｓとゲート電極２１Ｇとの間に、ゲート電極２１Ｇが−１０Ｖの負の電位、かつソース電極２１Ｓが０の電位になるように電圧を印加してＨＥＭＴ２をオフ状態にする。このＨＥＭＴ２のオフ状態において、ソース電極２１Ｓとドレイン電極２１Ｄとの間に、ドレイン電極２１Ｄが基準耐圧である６００Ｖの正の電位になるように電圧を印加して、耐圧を測定する。
この第２の実施形態においては、第１の実施形態と同様の半導体積層基板１０を用いていることにより、第１の実施形態と同様の効果を得ることができる。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。すなわち、上述した第１および第２の実施形態においては、図１および図３に示す平坦化層１３として、炭素が低濃度にドープされた単層または積層構造のＡｌXＧａ1-XＮ層（０≦Ｘ≦１）が用いられている。この第３の実施形態においては、この平坦化層１３にさらにサーファクタント原子からなる不純物をドーピングする。ここで、サーファクタント原子としては、マグネシウム（Ｍｇ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、酸素（Ｏ）、およびアンチモン（Ｓｂ）などを挙げることができる。
そして、本発明者は、上述した平坦化層１３にドープするサーファクタント原子としてのＭｇ、Ｉｎ、Ｚｎ、Ｓｉ、Ｇｅ、Ｏ、およびＳｂのドーピング濃度を、１．０×１０15ｃｍ-3以上７．０×１０18ｃｍ-3以下の間で種々変化させ、ＳＢＤ１の耐圧を測定した。なお、平坦化層１３を、Ａｌ組成比Ｘが０のＧａＮ層から構成して膜厚をたとえば２９００ｎｍとし、ＧａＮ層の膜厚が７００ｎｍになるごとに２０ｎｍの膜厚のＡｌＮ層を介在させて、炭素濃度を５．０×１０18ｃｍ-3とした。図７は、その測定結果を示す、ＳＢＤ１の基準耐圧以上となる装置の割合におけるサーファクタント濃度依存性を示すグラフである。
図７から、サーファクタント濃度を１．０×１０16ｃｍ-3以上にすると、基準耐圧以上となる装置の割合を製造上好ましい割合である７０％にできることが分かる。また、基準耐圧以上となる装置の割合を７０％以上にするためには、サーファクタント濃度を１．０×１０18ｃｍ-3以下にするのが好ましいことが分かる。
この第３の実施形態によれば、サーファクタント原子を不純物として半導体層にドーピングしていることにより、ＡｌxＧａ1-xＮ層などの窒化物半導体層が積層方向に対して直角の方向（横方向）に成長しやすくなる。そのため、サーファクタント原子がドーピングされた窒化物半導体層の表面は、平坦化しやすくなるので、上述した平坦化層１３の形成をより一層効率的に行うことができる。さらに、サーファクタント原子のドーピングによって平坦化層１３の炭素濃度の上限を低下させることも可能になる。すなわち、平坦化層１３の炭素濃度を５．０×１０18ｃｍ-3以下の低濃度にするとともに、サーファクタント濃度を１．０×１０16ｃｍ-3以上１．０×１０18ｃｍ-3以下にすることによって、窒化物半導体装置における基準耐圧以上となる装置の割合を７０％以上にできる。これは、平坦化層１３の炭素濃度を１．０×１０18ｃｍ-3以上として第１および第２の実施形態における炭素濃度より高濃度にした場合であっても同様である。すなわち、窒化物半導体装置において基準耐圧以上となる装置の割合を７０％以上にでき、基準耐圧以上となる装置の割合を向上できる。
以上、本発明の実施形態について具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。たとえば、上述の実施形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いても良い。また、上述の実施形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。
また、たとえば、上述の実施形態においては、電子供給層１６をＡｌＧａＮ超格子層としているが、ＡｌＧａＮ超格子層以外にも、複数のＩｎpＡｌqＧａ1-p-qＮ層（０≦ｐ＜１、０＜ｑ≦１、０＜ｐ＋ｑ＜１）を積層させて超格子層としたＩｎＡｌＧａＮ超格子層を採用することも可能である。
また、ダイオードのアノード電極およびトランジスタのゲート電極の下部電極層は、電子供給層とショットキー接触する電極である。そのため、上述したニッケル（Ｎｉ）やチタン（Ｔｉ）以外にも、たとえば白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）のうち少なくとも１つを含む金属膜、または、Ｔｉ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ａｕ、Ａｇ、Ｃｕ、Ｔａ、Ａｌのうち少なくとも１つを含む合金よりなる金属膜のうち、少なくとも１つを含む金属膜、または、Ｔｉ、Ｗ、Ｔａのうち少なくとも１つを含む窒化物合金からなる金属膜など、上記条件を満たす金属材料であれば種々のものを用いても良い。
また、ダイオードのアノード電極およびトランジスタのゲート電極の上部電極層は、下部電極層より仕事関数の小さい金属からなり、この条件を満たす金属材料であれば種々のものを用いても良い。
また、ダイオードのカソード電極およびトランジスタのソース電極およびドレイン電極は、電子供給層とオーミック接触する、または、接触抵抗が十分に小さい状態で接触する電極である。ただし、本発明ではこれに限定されず、たとえばＴｉ、Ａｌ、シリコン（Ｓｉ）、鉛（Ｐｂ）、クロム（Ｃｒ）、Ｉｎ、Ｔａのうち少なくとも１つを含む金属膜、Ｔｉ、Ａｌ、Ｓｉ、Ｐｂ、Ｃｒ、Ｉｎ、Ｔａのうち少なくとも１つを含む合金よりなる金属膜、または、Ｔｉ、Ａｌ、Ｓｉ、Ｔａのうち少なくとも１つを含むシリサイド合金よりなる金属膜、または、Ｔｉ、Ｗ、Ｔａのうち少なくとも１つを含む窒化物合金よりなる金属膜などのうち、少なくとも１つを含む金属膜など、上記条件を満たす金属材料であれば如何なるものを用いても良い。
また、上述の実施形態においては、本発明による半導体装置として、ＳＢＤおよびＨＥＭＴを例に挙げたが、本発明はこれに限定されない。すなわち、電子供給層とゲート電極との間にゲート絶縁膜を設けて構成したＭＩＳ−ＨＥＭＴ（Metal Insulator Semiconductor HEMT）、電子供給層を電子走行層に至らない深さにエッチングして形成したリセス部にゲート絶縁膜を介してゲート電極が設けられたリセスＭＩＳ−ＨＥＭＴ（Recessed MIS-HEMT）、電子走行層にまで至る深さのエッチングを行って形成したリセス部に酸化アルミニウム（ＡｌＯ）などからなるゲート酸化膜を介してゲート電極が設けられたＭＯＳ−ＨＥＭＴ（Metal Oxide Semiconductor HEMT）、電子走行層にまで至る深さのエッチングを行って形成したリセス部に窒化アルミニウム（ＡｌＮ）などからなるゲート絶縁膜を介してゲート電極が設けられた、Ｅ−ｍｏｄｅ ＭＩＳ−ＨＥＭＴ（Enhancement-mode MIS-HEMT）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）、ＭＩＳＦＥＴ（Metal Insulator Semiconductor FET）、およびＭＥＳＦＥＴ（Metal Semiconductor FET）などの、種々の半導体装置に対して適用することができる。そして、本発明をこれらのトランジスタに適用する場合、ゲート電極とフィールドプレート層との間に酸化膜などの絶縁膜を設けることも可能である。また、本発明は、ＨＥＭＴとＭＯＳＦＥＴ等とを組み合わせてカスコード接続したトランジスタなどの、複数の半導体素子を備えた半導体装置のうちの、少なくとも一方の半導体素子に対して適用することも可能である。
また、上述の実施形態においては、電子供給層やエッチング犠牲層の表面に電極を形成しているが、必ずしもこれらに限定されるものではなく、電子走行層、電子供給層、エッチング犠牲層、および半導体層やフィールドプレート層を含み、必要に応じてその他の層を含む半導体積層体のうちの少なくとも１層の上に電極を設けることが可能である。すなわち、半導体積層体を構成するその他の層の上に電極を設けても良い。具体的には、電子供給層の表面に、絶縁層、フィールドプレート層などの窒化物系半導体層、またはこれらの積層膜を介して、アノード電極、カソード電極、ゲート電極、ドレイン電極、またはソース電極を設けることも可能である。また、電子供給層の電極の形成領域の一部を電子走行層に達するまでエッチング除去してリセス部を形成し、このリセス部の表面、またはリセス部表面に所定の膜を介して、アノード電極、カソード電極、ゲート電極、ドレイン電極、またはソース電極を設けることも可能である。
１ ＳＢＤ
２ ＨＥＭＴ
１０ 半導体積層基板
１１ 基板
１２ 介在層
１３ 平坦化層
１４ バッファ層
１５ 電子走行層
１６ 電子供給層
１７ 半導体層
１７ａ，１７ｂ フィールドプレート層
１８Ａ アノード電極
１８Ｃ カソード電極
１９，２２ 絶縁膜
２０ 異物
２１Ｄ ドレイン電極
２１Ｇ ゲート電極
２１Ｓ ソース電極

Claims (15)

  1. 基板と、
    前記基板の上層に設けられ炭素がドープされたバッファ層と、
    前記バッファ層の上層に設けられた窒化物半導体からなる第１半導体層、および前記第１半導体層の上層に設けられ前記第１半導体層よりも平均的にバンドギャップが広い第２半導体層を有する半導体積層体と、
    前記半導体積層体を構成する層のうちの少なくとも一部の層の上に設けられる第１電極と、
    前記半導体積層体を構成する層のうちの少なくとも一部の層の上に、前記第１電極と離間して設けられる第２電極と、を備え、
    前記基板と前記バッファ層との間に、炭素が１．０×１０18ｃｍ-3以下の濃度で含有した第３半導体層が設けられ、
    前記第３半導体層の膜厚が５００ｎｍ以上３０００ｎｍ未満である
    ことを特徴とする窒化物半導体装置。
  2. 前記第３半導体層は、Ａｌ組成比ＸのＡｌXＧａ1-XＮ層（０≦Ｘ≦１）からなることを特徴とする請求項１に記載の窒化物半導体装置。
  3. 前記第３半導体層の膜厚が１０００ｎｍ以上３０００ｎｍ未満であることを特徴とする請求項１または２に記載の窒化物半導体装置。
  4. 前記バッファ層の平均の炭素濃度が、５．０×１０18ｃｍ-3以上５．０×１０19ｃｍ-3以下であることを特徴とする請求項１〜３のいずれか１項に記載の窒化物半導体装置。
  5. 前記第３半導体層は、Ａｌ組成比ｘが異なる複数のＡｌxＧａ1-xＮ層（０≦ｘ≦１）から構成されていることを特徴とする請求項１〜４のいずれか１項に記載の窒化物半導体装置。
  6. 前記ＡｌxＧａ1-xＮ層のＡｌ組成比ｘが積層方向の上方に向かって減少していることを特徴とする請求項５に記載の窒化物半導体装置。
  7. 前記第３半導体層は、窒化アルミニウム層と窒化ガリウム層とが複数積層されたものであることを特徴とする請求項１〜４のいずれか１項に記載の窒化物半導体装置。
  8. 前記第３半導体層は、膜厚が１００ｎｍ以上７００ｎｍ以下の窒化ガリウム層と膜厚が２０ｎｍ以上６０ｎｍ以下の窒化アルミニウム層とを複数回繰り返し積層して構成されていることを特徴とする請求項７に記載の窒化物半導体装置。
  9. 前記第２半導体層の上層に、前記第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第４半導体層が選択的に設けられていることを特徴とする請求項１〜８のいずれか１項に記載の窒化物半導体装置。
  10. 前記第３半導体層は、サーファクタント原子を不純物として含有し、前記サーファクタント原子の濃度が、１．０×１０16ｃｍ-3以上１．０×１０18ｃｍ-3以下であることを特徴とする請求項１〜９のいずれか１項に記載の窒化物半導体装置。
  11. 基板と、
    前記基板の上層に設けられ炭素がドープされたバッファ層と、
    前記バッファ層の上層に設けられた窒化物半導体からなる第１半導体層、および前記第１半導体層の上層に設けられ前記第１半導体層よりも平均的にバンドギャップが広い第２半導体層を有する半導体積層体と、
    前記半導体積層体を構成する層のうちの少なくとも一部の層の上に設けられる第１電極と、
    前記半導体積層体を構成する層のうちの少なくとも一部の層の上に、前記第１電極と離間して設けられる第２電極と、を備え、
    前記基板と前記バッファ層との間に、サーファクタント原子を不純物として含有するとともに炭素を５．０×１０18ｃｍ-3以下の濃度で含有し、膜厚が５００ｎｍ以上３０００ｎｍ未満の第３半導体層が設けられ、
    前記サーファクタント原子の不純物濃度が１．０×１０16ｃｍ-3以上１．０×１０18ｃｍ-3以下である
    ことを特徴とする窒化物半導体装置。
  12. 前記半導体積層体を構成する層のうちの少なくとも一部の層の上に、前記第１電極および前記第２電極と離間して設けられた第３電極をさらに備えることを特徴とする請求項１〜１１のいずれか１項に記載の窒化物半導体装置。
  13. 請求項１２に記載の窒化物半導体装置の構成を有し、
    前記第１電極がゲート電極、前記第２電極がドレイン電極、および前記第３電極がソース電極である
    ことを特徴とする電界効果トランジスタ。
  14. 請求項１〜１１のいずれか１項に記載の窒化物半導体装置の構成を有し、
    前記第１電極がアノード電極、および前記第２電極がカソード電極である
    ことを特徴とするダイオード。
  15. 基板と、
    前記基板の上層に設けられ炭素がドープされたバッファ層と、
    前記バッファ層の上層に設けられた窒化物半導体からなる第１半導体層、および前記第１半導体層の上層に設けられ前記第１半導体層よりも平均的にバンドギャップが広い第２半導体層を有する半導体積層体と、
    前記半導体積層体を構成する層のうちの少なくとも一部の層の上に設けられる第１電極と、
    前記半導体積層体を構成する層のうちの少なくとも一部の層の上に、前記第１電極と離間して設けられる第２電極と、
    を備える窒化物半導体装置の製造方法において、
    前記基板の上層に、１．０×１０18ｃｍ-3以下の濃度で炭素がドープされる成長条件によって、窒化物半導体からなる第３半導体層を５００ｎｍ以上３０００ｎｍ未満の膜厚に成長させた後、前記第３半導体層の上層に前記バッファ層を成長させる
    ことを特徴とする窒化物半導体装置の製造方法。
JP2016511650A 2014-04-04 2015-04-03 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ Active JP6534993B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014078078 2014-04-04
JP2014078078 2014-04-04
PCT/JP2015/060664 WO2015152411A1 (ja) 2014-04-04 2015-04-03 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2015152411A1 true JPWO2015152411A1 (ja) 2017-04-13
JP6534993B2 JP6534993B2 (ja) 2019-06-26

Family

ID=54240718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016511650A Active JP6534993B2 (ja) 2014-04-04 2015-04-03 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ

Country Status (2)

Country Link
JP (1) JP6534993B2 (ja)
WO (1) WO2015152411A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163050A (ja) 2016-03-10 2017-09-14 株式会社東芝 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218127A (ja) * 2002-01-22 2003-07-31 Hitachi Cable Ltd 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ並びにその製造方法
JP2005032823A (ja) * 2003-07-08 2005-02-03 Hitachi Cable Ltd 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2010225881A (ja) * 2009-03-24 2010-10-07 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
JP2010258442A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置
JP2012243886A (ja) * 2011-05-18 2012-12-10 Sharp Corp 半導体装置
JP2013143402A (ja) * 2012-01-06 2013-07-22 Sharp Corp 半導体素子
JP2014017422A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218127A (ja) * 2002-01-22 2003-07-31 Hitachi Cable Ltd 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ並びにその製造方法
JP2005032823A (ja) * 2003-07-08 2005-02-03 Hitachi Cable Ltd 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2010225881A (ja) * 2009-03-24 2010-10-07 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
JP2010258442A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置
JP2012243886A (ja) * 2011-05-18 2012-12-10 Sharp Corp 半導体装置
JP2013143402A (ja) * 2012-01-06 2013-07-22 Sharp Corp 半導体素子
JP2014017422A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6534993B2 (ja) 2019-06-26
WO2015152411A1 (ja) 2015-10-08

Similar Documents

Publication Publication Date Title
US8907349B2 (en) Semiconductor device and method of manufacturing the same
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
JP6189235B2 (ja) 半導体装置
KR101772290B1 (ko) 질화갈륨 트랜지스터에 대한 초격자 버퍼 구조물
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
US20140110759A1 (en) Semiconductor device
US8330187B2 (en) GaN-based field effect transistor
WO2015056797A1 (ja) 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
JP6152124B2 (ja) 半導体装置の製造方法
US10290731B2 (en) Semiconductor device, power supply circuit, and computer
US20210327850A1 (en) Semiconductor apparatus and fabrication method thereof
JP2016501443A (ja) 一部が凹んだアノードを有するＧａＮ系ショットキーダイオード
US8405067B2 (en) Nitride semiconductor element
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
US20240030329A1 (en) Semiconductor device and method for manufacturing the same
JP2015106627A (ja) 半導体積層基板
JP2015115371A (ja) 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード
JP6534993B2 (ja) 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
JP2015119028A (ja) 半導体装置、電界効果トランジスタ、およびダイオード
JP2015126034A (ja) 電界効果型半導体素子
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP2016134565A (ja) 半導体装置
US9331169B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
TWI730516B (zh) 氮化物半導體基板以及氮化物半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190530

R151 Written notification of patent or utility model registration

Ref document number: 6534993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350