JPWO2015133288A1 - Fecフレーム処理装置およびfecフレーム処理方法 - Google Patents
Fecフレーム処理装置およびfecフレーム処理方法 Download PDFInfo
- Publication number
- JPWO2015133288A1 JPWO2015133288A1 JP2016506421A JP2016506421A JPWO2015133288A1 JP WO2015133288 A1 JPWO2015133288 A1 JP WO2015133288A1 JP 2016506421 A JP2016506421 A JP 2016506421A JP 2016506421 A JP2016506421 A JP 2016506421A JP WO2015133288 A1 JPWO2015133288 A1 JP WO2015133288A1
- Authority
- JP
- Japan
- Prior art keywords
- frame
- odtu
- frame configuration
- units
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 40
- 238000003672 processing method Methods 0.000 title claims description 10
- 239000011159 matrix material Substances 0.000 claims abstract description 46
- 230000003247 decreasing effect Effects 0.000 claims abstract description 12
- 238000012937 correction Methods 0.000 claims description 27
- 230000004308 accommodation Effects 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 description 23
- 230000005540 biological transmission Effects 0.000 description 14
- 238000000605 extraction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 101100406674 Arabidopsis thaliana OTU4 gene Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/353—Adaptation to the channel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1652—Optical Transport Network [OTN]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Error Detection And Correction (AREA)
Abstract
FECフレーム処理装置において、クライアント信号を収容するためのODTUトリビュタリスロット数を通知することでフレーム構成を決定するフレーム構成制御部と、フレーム構成に基づいて、符号化行列の列数を、OTNフレーム長のN倍もしくは1/N倍(ただし、Nは、1以上の整数)で構成し、符号化行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な符号化部と、フレーム構成に基づいて、検査行列の列数を、OTNフレーム長のN倍もしくは1/N倍で構成し、検査行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な復号部とを備える。
Description
本発明は、光通信システムの誤り訂正を行うFEC(forward error correction:前方誤り訂正)フレーム処理装置およびFECフレーム処理方法に関するものである。
大容量のデータを伝送するために、OTN(Optical Transport Network)がITU−T G.709で標準化されている。G.709では、現在、1Gb/sから100Gb/sまでの伝送速度に対応したODU(Optical channel Data Unit)やOTU(Optical channel Transport Unit)が標準化されている。そして、それらをWDM(Wavelength Division Multiplex)で多重化転送することで、その波長数倍の伝送容量の光通信システムを構築できる。
また、従来のODUに加え、ユーザの通信容量に応じた低速から高速までの信号を収容できるODUflex(Optical channel Data Unit flexible)も標準化されている。OTNフレームのペイロード領域は、複数のODTU(Optical−channel Data Tributary Unit)トリビュタリスロットで時分割構成されており、転送を行う信号の速度に応じて、ODTUトリビュタリスロット数を割り当てている(例えば、非特許文献1参照)。
他方、特許文献1では、ペイロード領域内に、誤り訂正符号を格納する可変パリティ領域を設定し、伝送速度の上昇を回避しつつ、誤り訂正のための冗長領域を、伝送路のペナルティや必要なユーザトラヒックの容量に応じて、変更かつ拡大するための方法が示されている。
さらに、この特許文献1には、伝送フレームであるOTNフレームとの親和性に優れたFECフレームを構成するために、ペイロード領域内にODTUトリビュタリスロット単位で可変パリティ領域を設定する方法が示されている。
ITU−T Reccomendation G.709
しかしながら、従来技術には、以下のような課題がある。
特許文献1においては、誤り訂正の符号化および復号回路の構成方法に関して記載されていない。誤り訂正のための冗長領域の変更が可能な誤り回路を構成する場合には、冗長度に応じて異なる誤り訂正回路を具備する方法が考えられる。しかしながら、OTU4では、80のODTUトリビュタリスロットが設定されており、冗長領域の構成毎に誤り訂正回路を具備する構成では、回路規模が非常に大きくなるため、実装が現実的ではなくなる。
特許文献1においては、誤り訂正の符号化および復号回路の構成方法に関して記載されていない。誤り訂正のための冗長領域の変更が可能な誤り回路を構成する場合には、冗長度に応じて異なる誤り訂正回路を具備する方法が考えられる。しかしながら、OTU4では、80のODTUトリビュタリスロットが設定されており、冗長領域の構成毎に誤り訂正回路を具備する構成では、回路規模が非常に大きくなるため、実装が現実的ではなくなる。
本発明は、上記のような問題点を解決するためになされたもので、OTN信号のペイロード部分を構成するODTU単位でクライアント信号収容を行い、ODTU単位でパリティを可変とするFECフレーム処理装置およびFECフレーム処理方法において、単一の誤り訂正回路で複数の異なる冗長領域のサイズの誤り訂正回路を提供することを目的とする。
本発明に係るFECフレーム処理装置は、OTN信号のペイロード部分を構成するODTU単位でクライアント信号収容を行い、ODTUトリビュタリスロット単位でパリティを可変とするFECフレーム処理装置において、クライアント信号を収容するためのODTUトリビュタリスロット数を通知することでフレーム構成を決定するフレーム構成制御部と、フレーム構成制御部により決定されたフレーム構成に基づいて、符号化行列の列数を、OTNフレーム長のN倍もしくは1/N倍(ただし、Nは、1以上の整数)で構成し、符号化行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な符号化部と、フレーム構成制御部により決定されたフレーム構成に基づいて、検査行列の列数を、OTNフレーム長のN倍もしくは1/N倍で構成し、検査行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な復号部とを備え、可変パリティの冗長度に対応した、誤り訂正符号化/復号化処理を小回路規模で実現するものである。
また、本発明に係るFECフレーム処理方法は、OTN信号のペイロード部分を構成するODTU単位でクライアント信号収容を行い、ODTUトリビュタリスロット単位でパリティを可変とするFECフレーム処理装置において、可変パリティの冗長度に対応した、誤り訂正符号化/復号化処理を小回路規模で実現するFECフレーム処理方法であって、クライアント信号を収容するためのODTUトリビュタリスロット数を通知することでフレーム構成を決定するフレーム構成制御ステップと、フレーム構成制御ステップにより決定されたフレーム構成に基づいて、符号化行列の列数を、OTNフレーム長のN倍もしくは1/N倍(ただし、Nは、1以上の整数)で構成し、符号化行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な符号ステップと、フレーム構成制御ステップにより決定されたフレーム構成に基づいて、検査行列の列数を、OTNフレーム長のN倍もしくは1/N倍で構成し、検査行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な復号ステップとを有するものである。
本発明によれば、フレーム構成を決定するクライアント信号の収容形態の通知に基づいて、符号化行列および検査行列のサイズを可変設定する構成を備えることにより、OTN信号のペイロード部分を構成するODTU単位でクライアント信号収容を行い、ODTU単位でパリティを可変とするFECフレーム処理装置およびFECフレーム処理方法において、単一の誤り訂正回路で複数の異なる冗長領域のサイズの誤り訂正回路を提供することができる。
以下、本発明のFECフレーム処理装置およびFECフレーム処理方法の好適な実施の形態につき図面を用いて説明する。なお、以下では、説明の便宜上、OTU4Vフレームを例として説明を行うが、本特許は、OTU4Vフレーム以外にも適用可能である。
実施の形態1.
図1は、本発明の実施の形態1におけるFECフレーム処理装置を示す構成図である。図1におけるFECフレーム処理装置は、フレーム構成制御部100、フレーム収容部110、符号化部120、光送信処理部130、光受信処理部150、復号部160、信号抽出部170を含んで構成されている。
図1は、本発明の実施の形態1におけるFECフレーム処理装置を示す構成図である。図1におけるFECフレーム処理装置は、フレーム構成制御部100、フレーム収容部110、符号化部120、光送信処理部130、光受信処理部150、復号部160、信号抽出部170を含んで構成されている。
ここで、フレーム収容部110、符号化部120、光送信処理部130は、送信端として機能する部分に相当し、光受信処理部150、復号部160、信号抽出部170は、受信端として機能する部分に相当する。
図1において、本装置が光信号の送信端として機能する際には、フレーム収容部110は、光信号として転送すべきユーザからのクライアント信号11を受信する。さらに、フレーム収容部110は、ODTUトリビュタリスロット単位で、ペイロード領域中に可変パリティ領域を設定したOTU4Vフレーム信号12を生成し、符号化部120へと出力する。
符号化部120は、OTU4V信号12の情報領域から、誤り訂正のためのパリティ情報を生成する。さらに、符号化部120は、フレーム収容部110にて設定されたパリティ領域に、生成したパリティ情報を挿入し、誤り訂正符号語13として光送信処理部130へと出力する。
光送信処理部130は、誤り訂正符号語13として入力された電気信号を、伝送を行うための光信号14へと変換し、光伝送路へと出力する。
一方、本装置が光信号の受信端として機能する際には、光受信処理部150は、光伝送路からの光信号15を受信する。さらに、光受信処理部150は、受信した光信号15を電気信号16へと変換し、復号部160へと出力する。
復号部160は、入力した電気信号16に対して誤り訂正処理を行い、復号されたOTU4V信号17を信号抽出部170へと出力する。
信号抽出部170は、入力したOTU4V信号17からクライアント信号18の抽出を行い、ユーザ側の装置へ出力する。
図2は、本発明の実施の形態1において、可変パリティ領域を設定されたOTU4Vフレームの構成を示す図である。OTU4Vフレームは、Overhead領域、ペイロード領域、Fixed Stuff領域、および固定のパリティ領域で構成される。ペイロード領域は、全80のトリビュタリスロット(TS(1)、TS(2)、・・・、TS(80))で構成されており、可変の値M(ただし、Mは、1以上、79以下の整数)に対して、TS(1)からTS(M)までを、クライアント信号11の収容に使用し、TS(M+1)からTS80までを可変パリティ領域として使用する。
誤り訂正符号処理において、符号化部120は、Overhead、Fixed Stuff、およびTS(1)からTS(M)までを、情報領域として、パリティを求める。さらに、符号化部120は、TS(M+1)からTS(80)までの可変パリティ領域と固定パリティ領域に対して、パリティ情報を挿入する。
フレーム構成制御部100は、OTU4Vフレーム構成を決定するクライアント信号11の収容形態を、フレーム収容部110、符号化部120、復号部160、信号抽出部170に対して通知する。これにより、各構成部間で、同一のOTU4Vフレーム構成として可変の値Mを共有し、信号処理の整合をとることが可能となる。
図3は、本発明の実施の形態1における符号化部120の符号化行列を示す図である。また、図4は、本発明の実施の形態1における復号部160の検査行列を示す図である。なお、符号化部120内の符号語演算回路(図示せず)、および復号部160内の符号語演算回路(図示せず)は、基本となる符号化行列あるいは検査行列に対して、行数を追加あるいは削減して変更を加えることが可能な構成を有する回路であり、たとえば、特許文献2記載の回路方式によって実現することが可能である。
次に、符号化の動作について、詳細に説明する。送信端において、フレーム収容部110は、クライアント信号11を受信し、フレーム構成制御部100より通知されたODTUトリビュタリスロットに対して、クライアント信号11の収容を行う。クライアント信号11を収容したTS(1)からTS(M)までのODTUトリビュタリスロットは、フレーム収容部110において、データを挿入されていないTS(M+1)からTS(80)と併せて時分割多重される。
さらに、時分割多重されたデータは、フレーム収容部110において、Overhead、Fixed Stuff領域、およびデータを挿入されていない固定パリティ領域が付与され、OTU4Vフレーム信号12として成形され、OTU4Vのクロック速度にて、符号化部120へと出力される。
符号化部120は、フレーム構成制御部100より通知されたフレーム構成情報に基づいて、入力されたOTU4Vフレーム信号12のOverhead、Fixed Stuff、およびTS(1)からTS(M)に対して、符号化行列を用いて、パリティの算出を行う。
符号化部120の符号化行列は、その列数を符号長である、フレーム長のN倍もしくは1/N倍とし(ただし、Nは、1以上の整数)、その行数を、符号語中における情報長であるOverhead、Fixed Stuff、およびTS(1)からTS(M)のサイズを総計した値にとる。演算によって得られたパリティビットは、OTU4Vフレーム中の固定のパリティ領域、およびTS(M+1)からTS(80)の可変のパリティ領域のビット位置に挿入される。
ここで、本発明では、符号化行列の行数を、ODTU TSのデータサイズの単位(すなわち、Mの値)に応じて可変にするように、符号化部120内の符号語演算回路を構成する。この結果、フレーム構成制御部100により制御される、パリティ演算の対象として割り当てるODTU TSの数に応じて、同一の符号長でのパリティを演算することが可能となる。
次に、復号の動作について説明する。受信端において、光受信処理部150にて受信され、電気信号へと変換されたOTU4V信号16に対し、復号部160は、誤り訂正の復号処理を行う。復号部160の検査行列は、その列数を、符号長である、フレーム長のN倍もしくは1/N倍とし、その行数を、符号語中におけるパリティ長である固定パリティ領域のサイズとTS(M+1)からTS(80)のサイズを総計した値にとる。
ここで、本発明では、検査行列の行数を、ODTU TSのデータサイズの単位(すなわち、80−Mの値)に応じて可変にするように、復号部160内の符号語演算回路を構成する。この結果、フレーム構成制御部100により制御される、可変パリティ領域として割り当てるODTU TSの数に応じて、同一の符号長で復号処理を行うことが可能となる。
復号部160により復号処理されたOTU4V信号17に対し、信号抽出部170は、各ODTU信号の抽出と、ODTU信号からのクライアント信号18の抽出を行う。さらに、信号抽出部170は、抽出したクライアント信号18を、ユーザ側の装置へと転送する。
以上のように、実施の形態1によれば、OTN信号のペイロード部分を構成するODTU単位でクライアント信号収容を行い、ODTU単位でパリティを可変とするFECフレーム処理装置において、以下の特徴を有するFECフレーム処理構成を備えている。
(1)フレーム構成を決定するクライアント信号の収容形態を通知し、符号化側および復号側の各構成部間で、同一のフレーム構成を採用することによる信号処理の整合を図るフレーム構成制御部を備える。
(2)誤り訂正符号化部として、符号長をOTNフレーム長のN倍もしくは1/N倍で構成し、基本となる符号化行列に対して、ODTU TS単位で、符号化行列の行数を増減可能な構成を備える。
(3)誤り訂正復号部として、基本となる検査行列に対して、ODTU TS単位で、検査行列の行数を増減可能な構成を備える。
(1)フレーム構成を決定するクライアント信号の収容形態を通知し、符号化側および復号側の各構成部間で、同一のフレーム構成を採用することによる信号処理の整合を図るフレーム構成制御部を備える。
(2)誤り訂正符号化部として、符号長をOTNフレーム長のN倍もしくは1/N倍で構成し、基本となる符号化行列に対して、ODTU TS単位で、符号化行列の行数を増減可能な構成を備える。
(3)誤り訂正復号部として、基本となる検査行列に対して、ODTU TS単位で、検査行列の行数を増減可能な構成を備える。
このような構成を備えることで、冗長度ごとに複数の誤り訂正回路を用いることなく、同一の符号長でのパリティ演算、および同一の符号長での復号処理を実現できる。この結果、可変パリティの冗長度に対応した、誤り訂正符号化/復号化回路を、小回路規模で実現することが可能となる。
本発明に係るFECフレーム処理装置は、OTN信号のペイロード部分を構成するODTU単位でクライアント信号収容を行い、ODTUトリビュタリスロット単位でパリティを可変とするFECフレーム処理装置において、クライアント信号を収容するためのODTUトリビュタリスロット数を通知することでフレーム構成を決定するフレーム構成制御部と、フレーム構成制御部により決定されたフレーム構成に基づいて、符号化行列の列数を、OTNフレーム長のN倍もしくは1/N倍(ただし、Nは、1以上の整数)で構成し、符号化行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な符号化部と、フレーム構成制御部により決定されたフレーム構成に基づいて、検査行列の列数を、OTNフレーム長のN倍もしくは1/N倍で構成し、検査行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な復号部とを備え、フレーム構成制御部は、FECフレームとしてOTUkVフレームを採用した場合に、ペイロード領域を構成する全トリビュタリスロットTS(1)〜TS(L)(ただし、Lは、全トリビュタリスロット数を示す整数)のうち、TS(1)からTS(M)まで(ただし、Mは、1以上L以下の整数)を、クライアント信号の収容に使用し、MがLより小さい値である場合にはTS(M+1)から残りのトリビュタリスロット全てを可変パリティ領域として使用するように規定して符号化部および復号部に通知し、符号化部は、符号化行列の行数を、Overheadサイズ、Fixed Stuffサイズ、およびTS(1)からTS(M)のサイズの和とし、復号部は、検査行列の行数を、符号語中におけるパリティ長である固定パリティ領域のサイズと残りのトリビュタリスロット全ての総和のサイズの和とするものである。
また、本発明に係るFECフレーム処理方法は、OTN信号のペイロード部分を構成するODTU単位でクライアント信号収容を行い、ODTUトリビュタリスロット単位でパリティを可変とするFECフレーム処理装置において、可変パリティの冗長度に対応した、誤り訂正符号化/復号化処理を小回路規模で実現するFECフレーム処理方法であって、クライアント信号を収容するためのODTUトリビュタリスロット数を通知することでフレーム構成を決定するフレーム構成制御ステップと、フレーム構成制御ステップにより決定されたフレーム構成に基づいて、符号化行列の列数を、OTNフレーム長のN倍もしくは1/N倍(ただし、Nは、1以上の整数)で構成し、符号化行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な符号ステップと、フレーム構成制御ステップにより決定されたフレーム構成に基づいて、検査行列の列数を、OTNフレーム長のN倍もしくは1/N倍で構成し、検査行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な復号ステップとを有し、フレーム構成制御ステップは、FECフレームとしてOTUkVフレームを採用した場合に、ペイロード領域を構成する全トリビュタリスロットTS(1)〜TS(L)(ただし、Lは、全トリビュタリスロット数を示す整数)のうち、TS(1)からTS(M)まで(ただし、Mは、1以上L以下の整数)を、クライアント信号の収容に使用し、MがLより小さい値である場合にはTS(M+1)から残りのトリビュタリスロット全てを可変パリティ領域として使用するように規定して符号化部および復号部に通知し、符号ステップは、符号化行列の行数を、Overheadサイズ、Fixed Stuffサイズ、およびTS(1)からTS(M)のサイズの和とし、復号ステップは、検査行列の行数を、符号語中におけるパリティ長である固定パリティ領域のサイズと残りのトリビュタリスロット全ての総和のサイズの和とするものである。
Claims (3)
- OTN信号のペイロード部分を構成するODTU単位でクライアント信号収容を行い、ODTUトリビュタリスロット単位でパリティを可変とするFECフレーム処理装置において、
クライアント信号を収容するためのODTUトリビュタリスロット数を通知することでフレーム構成を決定するフレーム構成制御部と、
前記フレーム構成制御部により決定されたフレーム構成に基づいて、符号化行列の列数を、OTNフレーム長のN倍もしくは1/N倍(ただし、Nは、1以上の整数)で構成し、前記符号化行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な符号化部と、
前記フレーム構成制御部により決定されたフレーム構成に基づいて、検査行列の列数を、OTNフレーム長のN倍もしくは1/N倍で構成し、前記検査行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な復号部と
を備え、可変パリティの冗長度に対応した、誤り訂正符号化/復号化処理を小回路規模で実現する
FECフレーム処理装置。 - 請求項1に記載のFECフレーム処理装置において、
前記フレーム構成制御部は、FECフレームとしてOTU4Vフレームを採用した場合に、ペイロード領域を構成する全80のトリビュタリスロットTS(1)〜TS(80)のうち、TS(1)からTS(M)まで(ただし、Mは1以上79以下の整数)を、クライアント信号の収容に使用し、TS(M+1)からTS(80)までを可変パリティ領域として使用するように規定して前記符号化部および前記復号部に通知することで、フレーム構成を決定する
FECフレーム処理装置。 - OTN信号のペイロード部分を構成するODTU単位でクライアント信号収容を行い、ODTUトリビュタリスロット単位でパリティを可変とするFECフレーム処理装置において、可変パリティの冗長度に対応した、誤り訂正符号化/復号化処理を小回路規模で実現するFECフレーム処理方法であって、
クライアント信号を収容するためのODTUトリビュタリスロット数を通知することでフレーム構成を決定するフレーム構成制御ステップと、
前記フレーム構成制御ステップにより決定されたフレーム構成に基づいて、符号化行列の列数を、OTNフレーム長のN倍もしくは1/N倍(ただし、Nは、1以上の整数)で構成し、前記符号化行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な符号ステップと、
前記フレーム構成制御ステップにより決定されたフレーム構成に基づいて、検査行列の列数を、OTNフレーム長のN倍もしくは1/N倍で構成し、前記検査行列の行数を、ODTUのトリビュタリスロット単位で増減させることが可能な復号ステップと
を有するFECフレーム処理方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014041378 | 2014-03-04 | ||
JP2014041378 | 2014-03-04 | ||
PCT/JP2015/054587 WO2015133288A1 (ja) | 2014-03-04 | 2015-02-19 | Fecフレーム処理装置およびfecフレーム処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2015133288A1 true JPWO2015133288A1 (ja) | 2017-04-06 |
Family
ID=54055098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016506421A Pending JPWO2015133288A1 (ja) | 2014-03-04 | 2015-02-19 | Fecフレーム処理装置およびfecフレーム処理方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2015133288A1 (ja) |
WO (1) | WO2015133288A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110519004B (zh) * | 2018-05-21 | 2021-12-14 | 华为技术有限公司 | 一种编码方法及相关设备 |
CN113852447B (zh) * | 2021-09-26 | 2024-06-04 | 中国电子科技集团公司第五十四研究所 | 一种基于变长帧结构的并行搜帧及帧长纠错转发装置 |
CN116016697A (zh) * | 2021-10-21 | 2023-04-25 | 中兴通讯股份有限公司 | 帧转换方法、节点、存储介质和电子装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332920A (ja) * | 2005-05-25 | 2006-12-07 | Hitachi Hybrid Network Co Ltd | 省電力光伝送通信システム |
JP2007036712A (ja) * | 2005-07-27 | 2007-02-08 | Mitsubishi Electric Corp | 通信システムおよび通信方法ならびにその親局装置および子局装置 |
WO2011062111A1 (ja) * | 2009-11-17 | 2011-05-26 | 三菱電機株式会社 | 誤り訂正方法および装置ならびにそれを用いた通信システム |
JP2011109228A (ja) * | 2009-11-13 | 2011-06-02 | Mitsubishi Electric Corp | 復号装置及び方法 |
WO2013084341A1 (ja) * | 2011-12-08 | 2013-06-13 | 三菱電機株式会社 | フレーム生成方法、光伝送装置および光伝送システム |
JP2013236131A (ja) * | 2012-05-02 | 2013-11-21 | Fujitsu Ltd | 障害救済方法及びノード装置 |
-
2015
- 2015-02-19 WO PCT/JP2015/054587 patent/WO2015133288A1/ja active Application Filing
- 2015-02-19 JP JP2016506421A patent/JPWO2015133288A1/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332920A (ja) * | 2005-05-25 | 2006-12-07 | Hitachi Hybrid Network Co Ltd | 省電力光伝送通信システム |
JP2007036712A (ja) * | 2005-07-27 | 2007-02-08 | Mitsubishi Electric Corp | 通信システムおよび通信方法ならびにその親局装置および子局装置 |
JP2011109228A (ja) * | 2009-11-13 | 2011-06-02 | Mitsubishi Electric Corp | 復号装置及び方法 |
WO2011062111A1 (ja) * | 2009-11-17 | 2011-05-26 | 三菱電機株式会社 | 誤り訂正方法および装置ならびにそれを用いた通信システム |
WO2013084341A1 (ja) * | 2011-12-08 | 2013-06-13 | 三菱電機株式会社 | フレーム生成方法、光伝送装置および光伝送システム |
JP2013236131A (ja) * | 2012-05-02 | 2013-11-21 | Fujitsu Ltd | 障害救済方法及びノード装置 |
Non-Patent Citations (2)
Title |
---|
S.KAMETANI,ET AL.: "A study of rate-adative forward error correction in OTU framing", OPTOELECTRONICS AND COMMUNICATIONS CONFERENCE HELD JOINTLY WITH 2013 INTERNATIONAL CONFERENCE ON PHO, JPN6017012314, 2013, ISSN: 0003821264 * |
杉原 堅也 外3名: "LDPC符号の行分割による符号化率調整手法", 2010年電子情報通信学会総合大会講演論文集 基礎・境界, JPN6013042889, March 2010 (2010-03-01), pages 123, ISSN: 0003821265 * |
Also Published As
Publication number | Publication date |
---|---|
WO2015133288A1 (ja) | 2015-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5687362B2 (ja) | フレーム生成方法、光伝送装置および光伝送システム | |
JP5419534B2 (ja) | Fecフレーム構成装置および方法 | |
US7440475B2 (en) | Error-correction multiplexing apparatus, error-correction demultiplexing apparatus, optical transmission system using them, and error-correction multiplexing transmission method | |
JP5153815B2 (ja) | マルチレーン伝送方法及びシステム | |
EP2166710B1 (en) | Signal block sequence processing method and signal block sequence processing apparatus | |
JP5482182B2 (ja) | 通信装置および通信方法 | |
US8359525B2 (en) | Method and apparatus for transmitting data in optical transport network | |
US7957642B2 (en) | Efficient and simple bit error rate calculation on optical transport layer | |
EP2843966A1 (en) | Gmp mapping method and device for optical channel data unit | |
US20170111116A1 (en) | Transport apparatus and transport method | |
US9787431B2 (en) | Apparatus and method for forward error correction over a communication channel | |
WO2015133288A1 (ja) | Fecフレーム処理装置およびfecフレーム処理方法 | |
US9438275B2 (en) | Transmission apparatus and transmission method | |
JP6235987B2 (ja) | 光伝送システム及び光伝送方法 | |
EP3579424B1 (en) | Error correction device and error correction method | |
CN109412746B (zh) | 数据处理的方法和相关装置 | |
US9166739B2 (en) | Error correction processing circuit and error correction processing method | |
JP5586448B2 (ja) | 光伝送装置 | |
US20130080852A1 (en) | Error correcting method, error correcting apparatus, sending device, receiving device, and error correcting program | |
JP5499206B1 (ja) | 伝送装置及び伝送方法 | |
JP5450219B2 (ja) | デジタルクロスコネクト装置及び方法 | |
WO2024045869A1 (zh) | 一种数据传输方法和数据传输装置 | |
JP6267251B2 (ja) | 誤り訂正処理回路および誤り訂正処理方法 | |
JP4412479B2 (ja) | 信号多重方法及び装置 | |
US20120327786A1 (en) | Method for mapping generic client signals into a generic framing procedure (gfp) path |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180626 |