JP5499206B1 - 伝送装置及び伝送方法 - Google Patents

Abstract

【課題】ペイロードにおけるフレームの書き込み位置を揃えて、書き込みや読み出しの処理を簡易化する。
【解決手段】転送フレームを用いてクライアント信号を伝送する伝送装置であって、ＯＰＵマッピング部２は、クライアント信号を符号化する符号化部と、転送フレームにおけるペイロード領域のサイズと一致し、符号化されたクライアント信号の書き込み単位の整数倍となるようにパディングを含めたクライアント信号長を決定する決定部と、ペイロード領域の各々の先頭位置に書き込み単位の先頭を割り当てて、符号化されたクライアント信号を書き込む書込部とを備える。
【選択図】図１

Description

本発明は、転送フレームを用いてクライアント信号を伝送する伝送技術に関する。

現在、広域光転送網としてＯＴＮ (Optical Transport Network)が広く用いられている。ＯＴＮを用いてイーサネット（登録商標）やファイバ・チャネルなどのクライアント信号を伝送する手段としてＧＦＰ（Generic Framing Procedure）がある（例えば、非特許文献１参照）。図２３は、ＧＦＰフレームの構造を示す図である。ＧＦＰフレームの先頭には４バイトのコアヘッダ(Core header)が置かれ、次に４〜６４バイトのペイロードヘッダ(Payload header)、次に実データを収容するペイロード情報フィールド(Payload information field)、最後にオプションとしてペイロードにおけるエラーを検出するＦＣＳ（Frame Check Sequence）が置かれる。

図２４は、６４Ｂ／６５Ｂ符号化の仕組みを示す図である。図２４は、ＧＦＰにおけるクライアント信号を示している。図２４に示されるように、６４ビット（８バイト）のデータおよび８ビットの制御信号が、１ビットのフラグを含む６５ビットに符号化される。これが６４Ｂ／６５Ｂ符号化である。

図２５は、６４Ｂ／６５Ｂ符号化されたスーパーブロックのＧＦＰフレームへの収容形態を示す図である。図２５に示されるように、６４Ｂ／６５Ｂ符号化されたクライアント信号は、ＧＦＰのペイロード情報フィールドに収容される。クライアント信号を６４バイト纏めたスーパーブロック単位で６４Ｂ／６５Ｂ符号化し、フラグ以外のデータを６４バイト並べた後に１バイト（８ビット）のフラグを纏めて配置する。最後にエラーを検出するためにＣＲＣ(Cyclic Redundancy Check)−１６を付加する。

"Generic framing procedure", ITU-T Recommendation G.7041/Y.1303, 2011

伝送装置の送信側でＧＦＰフレームをＯＴＮのペイロードに書き込んだり、伝送装置の受信側でＯＴＮのペイロードからＧＦＰフレームを読み出したりする時、メモリバス幅に合わせて書き込みや読み出しを行えるように回路実装すると、システムのスループットが向上する。メモリバス幅としては２＾Ｎ（１２８、２５６、５１２など）ビットが一般的である。ＧＦＰフレームを２＾９＝５１２ビットでＯＴＮのペイロードに書き込む場合を考える。ペイロードヘッダは最小の４バイトで、ペイロード情報フィールド内のＣＲＣ−１６は省略する。

図２６は、６４Ｂ／６５Ｂ符号化されたクライアントデータを５１２ビットのメモリバス幅でＯＴＮのペイロードに書き込む様子を示す図である。図２６に示されるように、最初は６４ビットのヘッダ（４バイトのコアヘッダと４バイトのペイロードヘッダ）と６４Ｂ／６５Ｂ符号化された１番目のスーパーブロックの最初の４４８ビットの合計５１２ビットがＯＴＮのペイロードに書き込まれる。次に、１番目のスーパーブロックの残り７２ビットと２番目のスーパーブロックの最初の４４０ビットとが書き込まれる。次に、２番目のスーパーブロックの残り８０ビットと３番目のスーパーブロックの最初の４３２ビットとが書き込まれる。次に３番目のスーパーブロックの残り８８ビットと４番目のスーパーブロックの最初の４２４ビットとが書き込まれる。
このように符号化されたデータの長さがメモリバス幅の整数倍でないと、フレームの書き込み位置が次第にずれ、ペイロード毎にフレームの書き込み位置が異なることになるので、書き込みや読み出しの処理が複雑になる。

上記事情に鑑み、本発明は、ペイロードにおけるフレームの書き込み位置を揃えて、書き込みや読み出しの処理を簡易化することができる伝送装置及び伝送方法を提供することを目的としている。

本発明の一態様は、転送フレームを用いてクライアント信号を伝送する伝送装置であって、前記クライアント信号を符号化する符号化部と、前記転送フレームにおけるペイロード領域のサイズと一致し、符号化された前記クライアント信号の書き込み単位の整数倍となるようにパディングを含めたクライアント信号長を決定する決定部と、前記ペイロード領域の各々の先頭位置に前記書き込み単位の先頭を割り当てて、符号化された前記クライアント信号を書き込む書込部とを備える。

また、本発明の一態様においては、前記書込部は、符号化された前記クライアント信号を所定ビットのメモリバス幅で前記ペイロード領域に書き込むメモリバスを備え、前記決定部は、書き込み時の符号化された前記クライアント信号の信号長を前記メモリバス幅の整数倍とする。

また、本発明の一態様においては、符号化された前記クライアント信号をフラグ領域と当該フラグ領域を除いた主データ領域とに分割する分割部を更に備え、前記書込部は、前記フラグ領域と前記主データ領域とを連続処理せず、主データ領域を前記メモリバス幅の整数倍並べて書き込んだ後に、前記フラグ領域を纏めて書き込む。

また、本発明の一態様においては、前記分割部は、符号化された前記クライアント信号を、その読み出し順に従って、前記フラグ領域のデータを格納するフラグ領域用メモリと前記主データ領域のデータを格納する主データ領域用メモリとに振り分けて書き込むセレクタを備える。

また、本発明の一態様においては、前記クライアント信号を、その行き先に応じた複数のフローに分配するフロー分配部を更に備え、前記符号化部は、分配された前記クライアント信号を符号化する。

また、本発明の一態様においては、複数のフローに分配され、符号化された前記クライアント信号を復号し、復元された前記クライアント信号を一つに統合して出力する。

また、本発明の一態様においては、前記ペイロード領域は、複数のＯＰＵペイロードからなる可変ＯＰＵペイロードである。

また、本発明の一態様は、転送フレームを用いてクライアント信号を伝送する伝送方法であって、前記クライアント信号を符号化する段階と、前記転送フレームにおけるペイロード領域のサイズと一致し、符号化された前記クライアント信号の書き込み単位の整数倍となるようにパディングを含めたクライアント信号長を決定する段階と、前記ペイロード領域の各々の先頭位置に前記書き込み単位の先頭を割り当てて、符号化された前記クライアント信号を書き込む段階とを有する。

本発明によれば、ペイロードにおけるフレームの書き込み位置を揃えて、書き込みや読み出しの処理を簡易化することができる。

本発明の一実施形態に係る伝送装置の送信部の構成を示す図である。 ６４Ｂ／６５Ｂ符号化されたクライアントデータのＯＰＵペイロードへの収容状態を示した図である。 ＯＴＵフレームの構成を示す図である。 伝送装置の送信部におけるＯＰＵマッピング部の構成を示す図である。 伝送装置の受信部の構成を示す図である。 伝送装置の受信部におけるＯＰＵデマッピング部の構成を示す図である。 ６４Ｂ／６５Ｂ符号化されたクライアントデータを５１２ビットのメモリバス幅でＯＴＮのペイロードに書き込む例を示す図である。 遅延に対応するように、６４Ｂ／６５Ｂ符号化されたクライアントデータを５１２ビットのメモリバス幅でＯＴＮのペイロードに書き込む例を示す図である。 伝送装置の送信部の構成を示す図である。 ６４Ｂ／６５Ｂ符号化されたクライアントデータの可変ＯＰＵペイロードへの収容状態を示した図である。 可変ＯＴＵフレームの構成を示す図である。 伝送装置の送信部における可変ＯＰＵマッピング部の構成を示す図である。 伝送装置の受信部の構成を示す図である。 伝送装置の受信部における可変ＯＰＵデマッピング部の構成を示す図である。 ６４Ｂ／６５Ｂ符号化されたクライアントデータのＯＰＵペイロードへの収容状態を示した図である。 ６４Ｂ／６５Ｂ符号化されたクライアントデータの可変ＯＰＵペイロードへの収容状態を示した図である。 ６４Ｂ／６６Ｂ符号化されたクライアントデータのＯＰＵペイロードへの収容状態を示した図である。 伝送装置の送信部におけるＯＰＵマッピング部の構成を示す図である。 伝送装置の受信部におけるＯＰＵデマッピング部の構成を示す図である。 ６４Ｂ／６６Ｂ符号化されたクライアントデータの可変ＯＰＵペイロードへの収容状態を示した図である。 伝送装置の送信部における可変ＯＰＵマッピング部の構成を示す図である。 伝送装置の受信部における可変ＯＰＵデマッピング部の構成を示す図である。 ＧＦＰフレーム構造を示す図である。 ６４Ｂ／６５Ｂ符号化の仕組みを示す図である。 ６４Ｂ／６５Ｂ符号化されたスーパーブロックのＧＦＰフレームへの収容形態を示す図である。 ６４Ｂ／６５Ｂ符号化されたクライアントデータを５１２ビットのメモリバス幅でＯＴＮのペイロードに書き込む様子を示す図である。

〔１．第１の実施形態〕
〔１−１．システム構成〕
図１は、本発明の第１の実施形態に係る伝送装置の送信部１００の構成を示す図である。送信部１００は、フロー入力部１、ＯＰＵ(Optical channel Payload Unit)マッピング部２（決定部，書込部）、ＯＴＵ(Optical Channel Transport Unit)符号化部３、送信部４を備えている。以下、クライアント信号として、イーサネットやファイバ・チャネルなどのクライアント信号をＧＦＰフレームに収容する例を示す。 フロー入力部１は、入力されたクライアント信号に対するポリシングまたはシェーピングを行う。ＯＰＵマッピング部２は、ポリシングまたはシェーピングされたクライアント信号を符号化して、図２のように、ＯＰＵペイロードにマッピングする。図２は、６４Ｂ／６５Ｂ符号化されたクライアントデータのＯＰＵペイロードへの収容状態を示した図である。図３は、ＯＴＵフレームの構成を示す図である。ＯＴＵ符号化部３は、図３のように、ＯＰＵペイロードに、ＯＰＵオーバヘッド、ＯＤＵ(Optical Channel Data Unit)オーバヘッド、ＯＴＵオーバヘッド、ＦＡ(Frame Alignment)オーバヘッドを付加し、ＦＥＣ(Forward Error Correction)符号化を行って誤り訂正用パリティを付加する。送信部４は、ＯＴＵフレームを適切な変調方式で送信する。例えば、ＯＴＵ４フレームを転送する場合、送信部４は、１０Ｇｂｐｓにて変調された波長１０波で送信したり、ＤＰ−ＱＰＳＫ（二重偏波四位相偏移変調）で１００Ｇｂｐｓにて変調された波長１波で送信したりする。

図４は、ＯＰＵマッピング部２の構成を示す図である。ＯＰＵマッピング部２は、６４Ｂ／６５Ｂ符号化回路５（符号化部）、主データ領域用メモリ６、フラグ領域用メモリ７、セレクタ８（分割部）、ＯＰＵペイロード書込回路９（書込部）を備えている。フロー入力部１からのクライアント信号は５１２ビットのデータと６４ビットの制御信号とからなるものとする。
６４Ｂ／６５Ｂ符号化回路５は、上記のクライアント信号を５１２ビットの主データと８ビットのフラグとに符号化し、５１２ビットの主データを主データ領域用メモリ６に書き込む一方、８ビットのフラグをフラグ領域用メモリ７に書き込む。６４Ｂ／６５Ｂ符号化は、ＧＦＰで従来使われていた方式であるため、従来技術が流用できる。セレクタ８は、クロック数をカウント対象とするカウンタｎを０からインクリメントする。１クロック毎にカウンタｎがインクリメントされ、１メモリバス幅（ここでは５１２ビット）がＯＰＵペイロードに書き込まれる。セレクタ８は、０≦ｎ≦２３３ならば主データ領域用メモリ６から主データを５１２ビット読み出してＯＰＵペイロード書込回路９に出力する。セレクタ８は、２３４≦ｎ≦２３７ならばフラグ領域用メモリ７からフラグを５１２ビット（ｎ＝２３７ならばパディングビットを含む）読み出してＯＰＵペイロード書込回路９に出力する。カウンタｎは、２３７の次は０にリセットされる。ＯＰＵペイロード書込回路９は、セレクタ８から入力されたデータを、図２のように、逐次ＯＰＵペイロードに書き込む。

図５は、上記伝送装置の受信部２００の構成を示す図である。受信部２００は、受信部１０、ＯＴＵ復号部１１、ＯＰＵデマッピング部１２、フロー出力部１３を備えている。
受信部１０は、ＯＴＵフレームを受信する。ＯＴＵ復号部１１は、受信したＯＴＵフレームに誤り訂正を実施し、訂正後のＯＴＵフレームからＦＡオーバヘッド、ＯＴＵオーバヘッド、ＯＤＵオーバヘッド、ＯＰＵオーバヘッドを削除する。ＯＰＵデマッピング部１２は、ＯＰＵペイロードからデータを読み出して元のクライアントデータを復元する。フロー出力部１３は復元されたクライアントデータを出力する。

図６は、ＯＰＵデマッピング部１２の構成を示す図である。ＯＰＵデマッピング部１２は、ＯＰＵペイロード読出回路１４、セレクタ１５、主データ領域用メモリ１６、フラグ領域用メモリ１７、６４Ｂ／６５Ｂ復号回路１８を備えている。
ＯＰＵペイロード読出回路１４は、ＯＰＵペイロードから逐次５１２ビットでデータを読み出す。セレクタ１５は、クロック数をカウント対象とするカウンタｎを０からインクリメントする。セレクタ１５は、０≦ｎ≦２３３ならばＯＰＵペイロード読出回路１４から出力されたデータを主データ領域用メモリ１６に書き込む。セレクタ１５は、２３４≦ｎ≦２３７ならばＯＰＵペイロード読出回路１４から出力されたデータをフラグ領域用メモリ１７に書き込む。カウンタｎは、２３７の次は０にリセットされる。６４Ｂ／６５Ｂ復号回路１８は、フラグ領域用メモリ１７にデータが書き込まれると復号を開始し、５１２ビットの主データと８ビットのフラグとから元の５１２ビットのデータと６４ビットの制御信号とを復元し、フロー出力部１３（図５参照）に出力する。

このように、本実施形態の伝送装置は、転送フレームを用いてクライアント信号を伝送する伝送装置である。この伝送装置は、クライアント信号を符号化する６４Ｂ／６５Ｂ符号化回路５と、転送フレームにおけるペイロード領域のサイズと一致し、符号化されたクライアント信号の書き込み単位の整数倍となるようにパディングを含めたクライアント信号長を決定するＯＰＵマッピング部２と、ペイロード領域の各々の先頭位置に書き込み単位の先頭を割り当てて、符号化された前記クライアント信号を書き込むＯＰＵペイロード書込回路９とを備えている。
また、ＯＰＵペイロード書込回路９は、符号化されたクライアント信号を所定ビットのメモリバス幅でペイロード領域に書き込むメモリバスを備えており、ＯＰＵマッピング部２は、書き込み時の符号化されたクライアント信号の信号長をメモリバス幅の整数倍とする。
書き込み時の符号化されたクライアント信号の信号長をメモリバス幅の整数倍とすれば、ペイロード毎のフレームの書き込み位置を揃えて、書き込みや読み出しの処理を簡易化することができる。

また、セレクタ１５は、符号化されたクライアント信号を、その読み出し順に従って、フラグ領域のデータを格納するフラグ領域用メモリ１７と主データ領域のデータを格納する主データ領域用メモリ１６とに振り分けて書き込む。

〔１−２．データ書き込みの特徴〕
本発明の伝送装置（伝送方法）におけるデータ書き込みの特徴について説明する。ＯＴＮのペイロードに書き込みを行うフレームの長さを、ＯＴＮのペイロードの長さと一致させて、ＯＴＮのペイロードの先頭と書き込みを行うフレームの先頭とを一致させれば、ヘッダを省略することができる。また、フラグ領域とフラグ領域以外の主データ領域とを連続処理せず、フラグ領域以外の主データ領域をメモリバス幅の整数倍と一致する単位にて並べた後に、フラグ領域を纏めて配置することにより、書き込みや読み出しの処理を簡易化することができる。

以下、図面を用いて、ＯＴＮのＯＰＵペイロードに６４Ｂ／６５Ｂ符号化されたクライアント信号を書き込む場合について説明する。ＯＴＮのＯＰＵペイロードは、４行×３８０８バイトである。
図７は、６４Ｂ／６５Ｂ符号化されたクライアントデータを５１２ビットのメモリバス幅でＯＴＮのペイロードに書き込む例を示す図である。図７に示されるように、最初は、６４Ｂ／６５Ｂ符号化された１番目のスーパーブロック中、フラグ以外の５１２ビット（以下、「主データ」と称する）をＯＰＵペイロードに書き込む。次に、２番目のスーパーブロックの主データをＯＰＵペイロードに書き込む。以下、同様にして２３４番目のスーパーブロックまでの主データをＯＰＵペイロードに書き込む。次に、１番目〜６４番目のスーパーブロックのフラグを５１２ビット纏めてＯＰＵペイロードに書き込む。次に、６５番目〜１２８番目のスーパーブロックのフラグを５１２ビット纏めてＯＰＵペイロードに書き込む。次に、１２９番目〜１９２番目のスーパーブロックのフラグを５１２ビット纏めてＯＰＵペイロードに書き込む。次に、１９３番目〜２３４番目のスーパーブロックのフラグと残り１７６ビットのパディングを５１２ビット纏めてＯＰＵペイロードに書き込む。

図８は、遅延に対応するように、６４Ｂ／６５Ｂ符号化されたクライアントデータを５１２ビットのメモリバス幅でＯＴＮのペイロードに書き込む例を示す図である。図８に示されるように、最初は、６４Ｂ／６５Ｂ符号化された１番目のスーパーブロック中、フラグ以外の５１２ビット（主データ）をＯＰＵペイロードに書き込む。次に、２番目のスーパーブロックの主データをＯＰＵペイロードに書き込む。以下、同様にして６４番目のスーパーブロックまでの主データをＯＰＵペイロードに順次書き込む。次に、１番目〜６４番目のスーパーブロックのフラグを５１２ビット纏めてＯＰＵペイロードに書き込む。次に、６５番目のスーパーブロックから１２８番目のスーパーブロックまでの主データをＯＰＵペイロードに順次書き込む。次に、６５番目〜１２８番目のスーパーブロックのフラグを５１２ビット纏めてＯＰＵペイロードに書き込む。次に、１２９番目のスーパーブロックから１９２番目のスーパーブロックまでの主データをＯＰＵペイロードに順次書き込む。次に、１２９番目〜１９２番目のスーパーブロックのフラグを５１２ビット纏めてＯＰＵペイロードに書き込む。次に、１９３番目のスーパーブロックから２３４番目のスーパーブロックまでの主データをＯＰＵペイロードに順次書き込む。次に、１９３番目〜２３４番目のスーパーブロックのフラグと残り１７６ビットのパディングとを５１２ビット纏めてＯＰＵペイロードに書き込む。

〔２．第２の実施形態〕
図９は、本発明の第２の実施形態に係る伝送装置の送信部１１０の構成を示す図である。本実施形態では、一つの送信装置から複数の受信装置にデータを伝送する。送信部１１０は、フロー分配部１９、可変ＯＰＵマッピング部２０−Ａ〜２０−Ｂ、可変ＯＴＵ符号化部２１−Ａ〜２１−Ｂ、可変レート送信部２２−Ａ〜２２−Ｂを備えている。

フロー分配部１９は、入力されたクライアント信号を行き先毎のフローに分配し、それぞれポリシングまたはシェーピングを行う。例えば、クライアント信号がイーサネットの場合、イーサフレームに付加されているＶＬＡＮ ＩＤを読み込み、ＶＬＡＮ ＩＤに対応する行き先に、イーサフレームを振り分ける。なお、図９ではフロー数２の例を示すが、フロー数は２に限定されない。
可変ＯＰＵマッピング部２０−Ａ〜２０−Ｂは、分配されたクライアント信号を符号化して、図１０のように、可変ＯＰＵペイロードにマッピングする。図１０は、６４Ｂ／６５Ｂ符号化されたクライアントデータの可変ＯＰＵペイロードへの収容状態を示した図である。可変ＯＰＵペイロードは、例えば、ポリシングまたはシェーピングを行ったフローの帯域に合わせて構築した複数のＯＰＵペイロードからなる。そのため、ペイロード容量が可変となる。この構成において、ペイロード領域は、複数のＯＰＵペイロードからなる可変ＯＰＵペイロードである。
可変ＯＴＵ符号化部２１−Ａ〜２１−Ｂは、可変ＯＰＵペイロードを構成する複数のＯＰＵペイロードそれぞれに対し、図１１のように、ＯＰＵオーバヘッド、ＯＤＵオーバヘッド、ＯＴＵオーバヘッド、ＦＡオーバヘッドを付加し、ＦＥＣ符号化を行って誤り訂正用パリティを付加することで、複数のＯＴＵフレームからなる可変ＯＴＵフレームを構築する。図１１は、可変ＯＴＵフレームの構成を示す図である。可変レート送信部２２−Ａ〜２２−Ｂは、可変ＯＴＵフレームの電気信号を、ビットレートを変更可能な光変調器で光信号に変換して送信する。

このように、本実施形態の伝送装置は、クライアント信号をその行き先に応じた複数のフローに分配するフロー分配部１９を備え、可変ＯＰＵマッピング部２０−Ａ〜２０−Ｂが分配されたクライアント信号を符号化する構成である。

図１２は、可変ＯＰＵマッピング部２０−Ａ（２０−Ｂ）の構成を示す図である。可変ＯＰＵマッピング部２０−Ａ（２０−Ｂ）は、６４Ｂ／６５Ｂ符号化回路５−１〜５−Ｎ、主データ領域用メモリ６−１〜６−Ｎ、フラグ領域用メモリ７−１〜７−Ｎ、セレクタ８−１〜８−Ｎ、可変ＯＰＵペイロード書込回路９−１〜９−Ｎを備えている。フロー分配部１９（図９参照）からのクライアント信号は、５１２Ｎビットのデータと６４Ｎビットの制御信号とからなるものとする。

６４Ｂ／６５Ｂ符号化回路５−１〜５−Ｎは、クライアント信号を５１２Ｎビットの主データと８Ｎビットのフラグに符号化し、５１２Ｎビットの主データを主データ領域用メモリ６−１〜６−Ｎに書き込む一方、８Ｎビットのフラグをフラグ領域用メモリ７−１〜７−Ｎに書き込む。
セレクタ８−１〜８−Ｎは、クロック数をカウント対象とするカウンタｎを０からインクリメントする。１クロック毎にカウンタｎがインクリメントされ、１メモリバス幅（ここでは５１２ビット）がＯＰＵペイロードに書き込まれる。セレクタ８−１〜８−Ｎは、０≦ｎ≦２３３ならば主データ領域用メモリ６−１〜６−Ｎから主データを５１２Ｎビット読み出して可変ＯＰＵペイロード書込回路９−１〜９−Ｎに出力する。セレクタ８−１〜８−Ｎは、２３４≦ｎ≦２３７ならばフラグ領域用メモリ７−１〜７−Ｎからフラグを５１２Ｎビット（ｎ＝２３７ならばパディングビットを含む）読み出して可変ＯＰＵペイロード書込回路９−１〜９−Ｎに出力する。カウンタｎは、２３７の次は０にリセットされる。可変ＯＰＵペイロード書込回路９−１〜９−Ｎは、セレクタ８−１〜８−Ｎから入力されたデータを図１０のように逐次、可変ＯＰＵペイロードに書き込む。

図１３は、上記伝送装置の受信部２１０の構成を示す図である。受信部２１０は、可変レート受信部２３−Ａ〜２３−Ｂ、可変ＯＴＵ復号部２４−Ａ〜２４−Ｂ、可変ＯＰＵデマッピング部２５−Ａ〜２５−Ｂ、フロー統合部２６を備えている。
可変レート受信部２３−Ａ〜２３−Ｂは、可変ＯＴＵフレームを受信する。可変ＯＴＵ復号部２４−Ａ〜２４−Ｂは、受信した可変ＯＴＵフレームに誤り訂正を行い、訂正後の可変ＯＴＵフレームからＦＡオーバヘッド、ＯＴＵオーバヘッド、ＯＤＵオーバヘッド、ＯＰＵオーバヘッドを削除する。可変ＯＰＵデマッピング部２５−Ａ〜２５−Ｂは、可変ＯＰＵペイロードからデータを読み出して元のクライアントデータを復元する。フロー統合部２６は、復元されたクライアントデータを統合して出力する。

このように、本実施形態の伝送装置は、複数のフローに分配され、符号化されたクライアント信号を復号し、復元されたクライアント信号を一つに統合して出力する構成を備えている。

図１４は、可変ＯＰＵデマッピング部２５−Ａ（２５−Ｂ）の構成を示す図である。可変ＯＰＵデマッピング部２５−Ａ（２５−Ｂ）は、可変ＯＰＵペイロード読出回路１４−１〜１４−Ｎ、セレクタ１５−１〜１５−Ｎ、主データ領域用メモリ１６−１〜１６−Ｎ、フラグ領域用メモリ１７−１〜１７−Ｎ、６４Ｂ／６５Ｂ復号回路１８−１〜１８−Ｎを備えている。

可変ＯＰＵペイロード読出回路１４−１〜１４−Ｎは、可変ＯＰＵペイロードから逐次５１２Ｎビットでデータを読み出す。セレクタ１５−１〜１５−Ｎは、クロック数をカウント対象とするカウンタｎを０からインクリメントする。セレクタ１５−１〜１５−Ｎは、０≦ｎ≦２３３ならば可変ＯＰＵペイロード読出回路１４−１〜１４−Ｎからのデータを主データ領域用メモリ１６−１〜１６−Ｎに書き込む。セレクタ１５−１〜１５−Ｎは、２３４≦ｎ≦２３７ならば可変ＯＰＵペイロード読出回路１４−１〜１４−Ｎからのデータをフラグ領域用メモリ１７−１〜１７−Ｎに書き込む。カウンタnは、２３７の次は０にリセットされる。６４Ｂ／６５Ｂ復号回路１８−１〜１８−Ｎは、フラグ領域用メモリ１７−１〜１７−Ｎにデータが５１２ビット書き込まれると復号を開始する。６４Ｂ／６５Ｂ復号回路１８−１〜１８−Ｎは、５１２Ｎビットの主データと８Ｎビットのフラグから元の５１２Ｎビットのデータと６４Ｎビットの制御信号とからなるクライアント信号を復元し、フロー統合部２６に出力する。フロー統合部２６は、複数の対向装置から受信したクライアント信号を統合し、出力する。

〔３．第３の実施形態〕
本発明の第３の実施形態に係る伝送装置の送信部の構成は、ＯＰＵマッピング部２がＯＰＵマッピング部２’に置き代わる点を除いて、図１に示した送信部１００と同一である。本実施形態では、書き込むフラグがメモリバス幅と同じビット数になると、ＯＰＵペイロードに書き込む構成となる。本実施形態は、第１の実施形態と比較して早く６５Ｂスーパーブロックを対向装置に転送することができる。一方、主データの書き込み中に、フラグ書き込みへ切り替える処理が必要となる。
フロー入力部１、ＯＴＵ符号化部３、送信部４の動作については、図１の説明と同様である。
ＯＰＵマッピング部２’はポリシングまたはシェーピングされたクライアント信号を符号化して、図１５のようにＯＰＵペイロードにマッピングする。図１５は、６４Ｂ／６５Ｂ符号化されたクライアントデータのＯＰＵペイロードへの収容状態を示した図である。

ＯＰＵマッピング部２’の構成は図４と同一である。フロー入力部１からのクライアント信号は、５１２ビットのデータと６４ビットの制御信号からなるものとする。
６４Ｂ／６５Ｂ符号化回路５は、クライアント信号を５１２ビットの主データと８ビットのフラグに符号化し、５１２ビットの主データを主データ領域用メモリ６に書き込み、８ビットのフラグをフラグ領域用メモリ７に書き込む。セレクタ８は、クロック数をカウント対象とするカウンタｎを０からインクリメントする。１クロック毎にカウンタｎがインクリメントされ、１メモリバス幅（ここでは５１２ビット）がＯＰＵペイロードに書き込まれる。セレクタ８は、０≦ｎ≦６３、６５≦ｎ≦１２８、１３０≦ｎ≦１９３、１９５≦ｎ≦２３６ならば主データ領域用メモリ６から主データを５１２ビット読み出してＯＰＵペイロード書込回路９に出力する。このように書き込むことで、主データとフラグとの両方が受信される間隔が短くなり、遅延を少なくできる。セレクタ８は、ｎ＝６４、１２９、１９４、２３７ならばフラグ領域用メモリ７からフラグを５１２ビット（ｎ＝２３７ならばパディングビットを含む）読み出してＯＰＵペイロード書込回路９に出力する。カウンタｎは、２３７の次は０にリセットされる。ＯＰＵペイロード書込回路９は、セレクタ８から入力されたデータを、図２のように、逐次ＯＰＵペイロードに書き込む。

本実施形態に係る伝送装置の受信部の構成は、ＯＰＵデマッピング部１２がＯＰＵデマッピング部１２’に置き代わる点を除いて、図５に示した受信部２００と同一である。
受信部１０、ＯＴＵ復号部１１、フロー出力部１３の動作については、図５の説明と同様である。ＯＰＵデマッピング部１２’はＯＰＵペイロードからデータを読み出して元のクライアントデータを復元する。

ＯＰＵデマッピング部１２の構成は、図６と同一である。ＯＰＵペイロード読出回路１４は、ＯＰＵペイロードから逐次５１２ビットでデータを読み出す。セレクタ１５は、クロック数をカウント対象とするカウンタｎを０からインクリメントする。セレクタ１５は、０≦ｎ≦６３、６５≦ｎ≦１２８、１３０≦ｎ≦１９３、１９５≦n≦２３６ならばＯＰＵペイロード読出回路１４からのデータを主データ領域用メモリ１６に書き込む。セレクタ１５は、ｎ＝６４、１２９、１９４、２３７ならばフラグ領域用メモリ１７に書き込む。カウンタnは、２３７の次は０にリセットされる。
６４Ｂ／６５Ｂ復号回路１８は、フラグ領域用メモリ１７にデータが書き込まれると復号を開始し、５１２ビットの主データと８ビットのフラグから元の５１２ビットのデータと６４ビットの制御信号を復元し、フロー出力部１３に出力する。

〔４．第４の実施形態〕
本発明の第４の実施形態に係る伝送装置の送信部の構成は、可変ＯＰＵマッピング部２０−Ａ〜２０−Ｂが可変ＯＰＵマッピング部２０’−Ａ〜２０’−Ｂに置き代わる点を除いて、図９に示した送信部１１０と同一である。本実施形態では、書き込むフラグがメモリバス幅と同じビット数になると、ＯＰＵペイロードに書き込む構成となる。本実施形態では、第２の実施形態と比較して早く６５Ｂスーパーブロックを対向装置に転送することができる。一方、主データの書き込み中に、フラグ書き込みへ切り替える処理が必要となる。
フロー分配部１９、可変ＯＴＵ符号化部２１−Ａ〜２１−Ｂ、可変レート送信部２２−Ａ〜２２−Ｂの動作については、図９の説明と同様である。可変ＯＰＵマッピング部２０’−Ａ〜２０’−Ｂは、分配されたクライアント信号を符号化して、図１６のように可変ＯＰＵペイロードにマッピングする。図１６は、６４Ｂ／６５Ｂ符号化されたクライアントデータの可変ＯＰＵペイロードへの収容状態を示した図である。

可変ＯＰＵマッピング部２０’−Ａまたは２０’−Ｂの構成は図１２と同一である。フロー分配部１９からのクライアント信号は５１２Ｎビットのデータと６４Ｎビットの制御信号からなるものとする。
６４Ｂ／６５Ｂ符号化回路５−１〜５−Ｎは、クライアント信号を５１２Ｎビットの主データと８Ｎビットのフラグに符号化し、５１２Ｎビットの主データを主データ領域用メモリ６−１〜６−Ｎに書き込み、８Ｎビットのフラグをフラグ領域用メモリ７−１〜７−Ｎに書き込む。セレクタ８−１〜８−Ｎは、クロック数をカウント対象とするカウンタｎを０からインクリメントする。１クロック毎にカウンタｎがインクリメントされ、１メモリバス幅（ここでは５１２ビット）がＯＰＵペイロードに書き込まれる。セレクタ８−１〜８−Ｎは、０≦ｎ≦６３、６５≦ｎ≦１２８、１３０≦ｎ≦１９３、１９５≦ｎ≦２３６ならば主データ領域用メモリ６−１〜６−Ｎから主データを５１２Ｎビット読み出して可変ＯＰＵペイロード書込回路９−１〜９−Ｎに出力する。セレクタ８−１〜８−Ｎは、ｎ＝６４、１２９、１９４、２３７ならばフラグ領域用メモリ７−１〜７−Ｎからフラグを５１２Ｎビット（ｎ＝２３７ならばパディングビットを含む）読み出して可変ＯＰＵペイロード書込回路９−１〜９−Ｎに出力する。カウンタｎは、２３７の次は０にリセットされる。可変ＯＰＵペイロード書込回路９−１〜９−Ｎは、セレクタ８−１〜８−Ｎから入力されたデータを図１０のように逐次、可変ＯＰＵペイロードに書き込む。

本実施形態に係る伝送装置の受信部の構成は、可変ＯＰＵデマッピング部２５−Ａ〜２５−Ｂが可変ＯＰＵデマッピング部２５’−Ａ〜２５’−Ｂに置き代わる点を除いて、図１３に示した受信部２１０と同一である。
可変レート受信部２３−Ａ〜２３−Ｂ、可変ＯＴＵ復号部２４−Ａ〜２４−Ｂ、フロー統合部２６の動作については、図１３の説明と同様である。可変ＯＰＵデマッピング部２５’−Ａ〜２５’−Ｂは、可変ＯＰＵペイロードからデータを読み出して元のクライアントデータを復元する。

可変ＯＰＵデマッピング部２５’−Ａ〜２５’−Ｂの構成は、図１４と同一である。
可変ＯＰＵペイロード読出回路１４−１〜１４−Ｎは、可変ＯＰＵペイロードから逐次５１２Ｎビットでデータを読み出す。セレクタ１５−１〜１５−Ｎは、クロック数をカウント対象とするカウンタｎを０からインクリメントする。セレクタ１５−１〜１５−Ｎは、０≦ｎ≦６３、６５≦ｎ≦１２８、１３０≦ｎ≦１９３、１９５≦ｎ≦２３６ならば可変ＯＰＵペイロード読出回路１４−１〜１４−Ｎからのデータを主データ領域用メモリ１６−１〜１６−Ｎに書き込む。セレクタ１５−１〜１５−Ｎは、ｎ＝６４、１２９、１９４、２３７ならばフラグ領域用メモリ１７−１〜１７−Ｎに書き込む。なお、カウンタｎは、２３７の次は０にリセットされる。６４Ｂ／６５Ｂ復号回路１８−１〜１８−Ｎは、フラグ領域用メモリ１７−１〜１７−Ｎにデータが書き込まれると復号を開始する。６４Ｂ／６５Ｂ復号回路１８−１〜１８−Ｎは、５１２Ｎビットの主データと８Ｎビットのフラグから元の５１２Ｎビットのデータと６４Ｎビットの制御信号とを復元し、フロー統合部２６に出力する。

〔５．第５の実施形態〕
本発明の第５の実施形態に係る伝送装置の送信部の構成は、ＯＰＵマッピング部２がＯＰＵマッピング部２’’に置き代わる点を除いて、図１に示した送信部１００と同一である。本実施形態は、入力フローの符号化方式として６４Ｂ／６６Ｂを選択した場合となる。
フロー入力部１、ＯＴＵ符号化部３、送信部４の動作については、図１の説明と同様である。
ＯＰＵマッピング部２’’はポリシングまたはシェーピングされたクライアント信号を符号化して、図１７のようにＯＰＵペイロードにマッピングする。図１７は、６４Ｂ／６６Ｂ符号化されたクライアントデータのＯＰＵペイロードへの収容状態を示した図である。

図１８は、ＯＰＵマッピング部２’’の構成を示す図である。フロー入力部１からのクライアント信号は、５１２ビットのデータと６４ビットの制御信号からなるものとする。
６４Ｂ／６６Ｂ符号化回路３０は、クライアント信号を５１２ビットの主データと１６ビットのフラグとに符号化する。６４Ｂ／６６Ｂ符号化回路３０は、５１２ビットの主データを主データ領域用メモリ６に書き込み、１６ビットのフラグをフラグ領域用メモリ７に書き込む。６４Ｂ／６６Ｂ符号化は、１０Ｇｂｐｓ以上のイーサネット（例えば、１０ＧｂＥ，４０ＧｂＥ，１００ＧｂＥ）で利用される方式であるため、１０Ｇｂｐｓ以上のイーサネット技術の流用が可能である。符号化の方法として、５１２Ｂ／５１４Ｂ符号化や１０２４Ｂ／１０２７Ｂ符号化等を用いてもよい。セレクタ８は、クロック数をカウント対象とするカウンタｎを０からインクリメントする。１クロック毎にカウンタｎがインクリメントされ、１メモリバス幅（ここでは５１２ビット）がＯＰＵペイロードに書き込まれる。セレクタ８は、０≦ｎ≦２２９ならば主データ領域用メモリ６から主データを５１２ビット読み出してＯＰＵペイロード書込回路９に出力する。セレクタ８は、２３０≦ｎ≦２３７ならばフラグ領域用メモリ７からフラグを５１２ビット（ｎ＝２３７ならばパディングビットを含む）読み出してＯＰＵペイロード書込回路９に出力する。カウンタnは、２３７の次は０にリセットされる。ＯＰＵペイロード書込回路９は、セレクタ８から入力されたデータを、図１６のように、逐次ＯＰＵペイロードに書き込む。

本実施形態に係る伝送装置の受信部の構成は、ＯＰＵデマッピング部１２がＯＰＵデマッピング部１２’’に置き代わる点を除いて、図５に示した受信部２００と同一である。
受信部１０、ＯＴＵ復号部１１、フロー出力部１３の動作については、図５の説明と同様である。ＯＰＵデマッピング部１２’’は、ＯＰＵペイロードからデータを読み出して元のクライアントデータを復元する。
図１９は、ＯＰＵデマッピング部１２’’の構成を示す図である。
ＯＰＵペイロード読出回路１４は、ＯＰＵペイロードから逐次５１２ビットでデータを読み出す。セレクタ１５は、クロック数をカウント対象とするカウンタｎを０からインクリメントする。セレクタ１５は、０≦ｎ≦２２９ならばＯＰＵペイロード読出回路１４からのデータを主データ領域用メモリ１６に書き込む。セレクタ１５は、２３０≦n≦２３７ならばフラグ領域用メモリ１７に書き込む。カウンタｎは、２３７の次は０にリセットされる。６４Ｂ／６６Ｂ復号回路３１は、フラグ領域用メモリ１７にデータが書き込まれると復号を開始する。６４Ｂ／６６Ｂ復号回路３１は、５１２ビットの主データと１６ビットのフラグとから元の５１２ビットのデータと６４ビットの制御信号とを復元し、フロー出力部１３に出力する。

〔６．第６の実施形態〕
本発明の第６の実施形態に係る伝送装置の送信部の構成は、可変ＯＰＵマッピング部２０−Ａ〜２０−Ｂが可変ＯＰＵマッピング部２０’’−Ａ〜２０’’−Ｂに置き代わる点を除いて、図９に示した送信部１１０と同一である。本実施形態は、入力フローの符号化方式として６４Ｂ／６６Ｂを選択した場合となる。
フロー分配部１９、可変ＯＴＵ符号化部２１−Ａ〜２１−Ｂ、可変レート送信部２２−Ａ〜２２−Ｂの動作については、図９の説明と同様である。可変ＯＰＵマッピング部２０’’−Ａ〜２０’’−Ｂは、分配されたクライアント信号を符号化して、図２０のように可変ＯＰＵペイロードにマッピングする。図２０は、６４Ｂ／６６Ｂ符号化されたクライアントデータの可変ＯＰＵペイロードへの収容状態を示した図である。

図２１は、可変ＯＰＵマッピング部２０’’−Ａ（２０’’−Ｂ）の構成を示す図である。フロー分配部１９からのクライアント信号は５１２Ｎビットのデータと６４Ｎビットの制御信号とからなるものとする。
６４Ｂ／６６Ｂ符号化回路３０−１〜３０−Ｎは、クライアント信号を５１２Ｎビットの主データと１６Ｎビットのフラグに符号化し、５１２Ｎビットの主データを主データ領域用メモリ６−１〜６−Ｎに書き込む一方、１６Ｎビットのフラグをフラグ領域用メモリ７−１〜７−Ｎに書き込む。セレクタ８−１〜８−Ｎは、クロック数をカウント対象とするカウンタｎを０からインクリメントする。１クロック毎にカウンタｎがインクリメントされ、１メモリバス幅（ここでは５１２ビット）がＯＰＵペイロードに書き込まれる。セレクタ８−１〜８−Ｎは、０≦ｎ≦２２９ならば主データ領域用メモリ６−１〜６−Ｎから主データを５１２Ｎビット読み出して可変ＯＰＵペイロード書込回路９−１〜９−Ｎに出力する。セレクタ８−１〜８−Ｎは、２３０≦ｎ≦２３７ならばフラグ領域用メモリ７−１〜７−Ｎからフラグを５１２Ｎビット（ｎ＝２３７ならばパディングビットを含む）読み出して可変ＯＰＵペイロード書込回路９−１〜９−Ｎに出力する。カウンタｎは、２３７の次は０にリセットされる。可変ＯＰＵペイロード書込回路９−１〜９−Ｎは、セレクタ８−１〜８−Ｎから入力されたデータを、図１０のように、逐次可変ＯＰＵペイロードに書き込む。

本実施形態に係る伝送装置の受信部の構成は、可変ＯＰＵデマッピング部２５−Ａ〜２５−Ｂが可変ＯＰＵデマッピング部２５’’−Ａ〜２５’’−Ｂに置き代わる点を除いて、図１３に示した受信部２１０と同一である。
可変レート受信部２３−Ａ〜２３−Ｂ、可変ＯＴＵ復号部２４−Ａ〜２４−Ｂ、フロー統合部２６の動作については、図１３の説明と同様である。可変ＯＰＵデマッピング部２５’’−Ａ〜２５’’−Ｂは、可変ＯＰＵペイロードからデータを読み出して元のクライアントデータを復元する。
図２２は、可変ＯＰＵデマッピング部２５’’−Ａ（２５’’−Ｂ）の構成を示す図である。
可変ＯＰＵペイロード読出回路１４−１〜１４−Ｎは、可変ＯＰＵペイロードから逐次５１２Ｎビットでデータを読み出す。セレクタ１５−１〜１５−Ｎは、クロック数をカウント対象とするカウンタｎを０からインクリメントする。セレクタ１５−１〜１５−Ｎは、０≦ｎ≦２２９ならば可変ＯＰＵペイロード読出回路１４−１〜１４−Ｎからのデータを主データ領域用メモリ１６−１〜１６−Ｎに書き込む。セレクタ１５−１〜１５−Ｎは、２３０≦ｎ≦２３７ならばフラグ領域用メモリ１７−１〜１７−Ｎに書き込む。カウンタｎは、２３７の次は０にリセットされる。６４Ｂ／６６Ｂ復号回路３１−１〜３１−Ｎは、フラグ領域用メモリ１７−１〜１７−Ｎにデータが書き込まれると復号を開始する。６４Ｂ／６６Ｂ復号回路３１−１〜３１−Ｎは、５１２Ｎビットの主データと１６Ｎビットのフラグとから元の５１２Ｎビットのデータと６４Ｎビットの制御信号とを復元し、フロー統合部２６に出力する。

以上の伝送装置によれば、ペイロードにおけるフレームの書き込み位置を揃えて、書き込みや読み出しの処理を簡易化することができる。また、フラグ領域とフラグ領域以外の主データ領域とを連続処理せず、フラグ領域以外の主データ領域をメモリバス幅の整数倍と一致する単位にて並べた後に、フラグ領域を纏めて配置する。
また、以上の伝送装置においては、符号化されたクライアント信号をフラグ領域とフラグ領域を除いた主データ領域とに分割するセレクタを備え、書き込み回路は、フラグ領域と主データ領域とを連続処理せず、主データ領域をメモリバス幅の整数倍並べて書き込んだ後に、フラグ領域を纏めて書き込む。
これにより、書き込みや読み出しの処理を簡易化することが可能となる。

以上の伝送装置においては、パディングを含めたクライアント信号として、イーサネットやファイバ・チャネルなどのクライアント信号をＧＦＰフレームに収容した例を示した。しかし、収容の形態は、これに限られず、他のペイロードへのマッピング方式によりフレーム構造を持たせるフレームを用いてもよいし、フレームを用いずに、クライアント信号のビット列を固定ｂｉｔ数のブロックに分割し、ＯＰＵに収容するＧＭＰ(Generic Mapping Procedure)のようなマッピングを用いてもよい。

また、上記の説明では、転送フレームの一例としてＯＴＮフレームを示したが、転送フレームの種類はＯＴＮフレームに限定されず、他のフレーム、例えばＳＤＨ(Synchronous Digital Hierarchy) のフレーム等を用いてもよい。

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計も含まれる。なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。

１…フロー入力部， ２…ＯＰＵマッピング部（決定部，書込部）， ３…ＯＴＵ符号化部， ４…送信部， ５…６４Ｂ／６５Ｂ符号化回路（符号化部）， ６…主データ領域用メモリ， ７…フラグ領域用メモリ， ８…セレクタ（決定部）， ９…ＯＰＵペイロード書込回路（書込部）， １０…受信部， １１…ＯＴＵ復号部， １２…ＯＰＵデマッピング部， １３…フロー出力部

Claims (8)

1. 転送フレームを用いてクライアント信号を伝送する伝送装置であって、
   前記クライアント信号を符号化する符号化部と、
   前記転送フレームにおけるペイロード領域のサイズと一致し、符号化された前記クライアント信号の書き込み単位の整数倍となるようにパディングを含めたクライアント信号長を決定する決定部と、
   前記ペイロード領域の各々の先頭位置に前記書き込み単位の先頭を割り当てて、符号化された前記クライアント信号を書き込む書込部とを備える伝送装置。
2. 前記書込部は、
   符号化された前記クライアント信号を所定ビットのメモリバス幅で前記ペイロード領域に書き込むメモリバスを備え、
   前記決定部は、
   書き込み時の符号化された前記クライアント信号の信号長を前記メモリバス幅の整数倍とする請求項１に記載の伝送装置。
3. 符号化された前記クライアント信号をフラグ領域と当該フラグ領域を除いた主データ領域とに分割する分割部を更に備え、
   前記書込部は、前記フラグ領域と前記主データ領域とを連続処理せず、主データ領域を前記メモリバス幅の整数倍並べて書き込んだ後に、前記フラグ領域を纏めて書き込む請求項２に記載の伝送装置。
4. 前記分割部は、
   符号化された前記クライアント信号を、その読み出し順に従って、前記フラグ領域のデータを格納するフラグ領域用メモリと前記主データ領域のデータを格納する主データ領域用メモリとに振り分けて書き込むセレクタを備える請求項３に記載の伝送装置。
5. 前記クライアント信号を、その行き先に応じた複数のフローに分配するフロー分配部を更に備え、
   前記符号化部は、分配された前記クライアント信号を符号化する請求項１から４のいずれか１項に記載の伝送装置。
6. 複数のフローに分配され、符号化された前記クライアント信号を復号し、復元された前記クライアント信号を一つに統合して出力する請求項５に記載の伝送装置。
7. 前記ペイロード領域は、複数のＯＰＵペイロードからなる可変ＯＰＵペイロードである請求項１から６のいずれか１項に記載の伝送装置。
8. 転送フレームを用いてクライアント信号を伝送する伝送方法であって、
   前記クライアント信号を符号化する段階と、
   前記転送フレームにおけるペイロード領域のサイズと一致し、符号化された前記クライアント信号の書き込み単位の整数倍となるようにパディングを含めたクライアント信号長を決定する段階と、
   前記ペイロード領域の各々の先頭位置に前記書き込み単位の先頭を割り当てて、符号化された前記クライアント信号を書き込む段階とを有する伝送方法。

Images