JP6267251B2

JP6267251B2 - 誤り訂正処理回路および誤り訂正処理方法

Info

Publication number: JP6267251B2
Application number: JP2016040514A
Authority: JP
Inventors: 靖行遠藤; 将之池田; 原田　育生; 育生原田; 義朗山田; 小林　正啓; 正啓小林; 健吾新宅; 富沢　将人; 将人富沢
Original assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Priority date: 2016-03-02
Filing date: 2016-03-02
Publication date: 2018-01-24
Anticipated expiration: 2036-03-02
Also published as: JP2017158066A

Description

本発明は、デジタルデータを格納したフレームの誤り訂正処理回路および誤り訂正処理方法に関する。特に、基幹通信網で用いられる通信規格である「光伝送網」（Optical Transport Network、OTN）に準拠したフレームの誤り訂正処理回路および誤り訂正処理方法に関する。

現在の基幹通信網では、国際標準化機関である「国際電気通信連合−電気通信標準化部門」（International Telecommunication Union - Telecommunication Standardization Sector、ITU-T）が取り纏めたITU-T G.709勧告「光伝送網」（Optical Transport Network、OTN）という光伝送の技術標準が、広く利用されている。OTNは、波長多重（WDM）信号の管理を意識した監視制御系、イーサネット（登録商標）や同期デジタルハイアラーキ（Synchronous Digital Hierarchy、SDH）などの多様なクライアント信号を収容して透過的に伝送するためのビットレートやマッピング方式などを規定している（非特許文献１参照）。

図１は、OTNのフレーム構造を説明する図である。OTNフレームを構成する各種フレームの冒頭には、データを伝送する際に用いられるアドレス情報や各種監視信号を格納するオーバーヘッドが付与される。以下では、オーバーヘッドをＯＨと略して説明する。OPUkフレーム１１０は、イーサネット（登録商標）やSDHなどのクライアント信号１００が収容されたペイロード領域１１２と、クライアント信号の収容情報を提供するＯＨであるOPUk（Optical Channel Payload Unit-k）OH領域１１４で構成される。OPUkフレーム１１０には、エンド・ツー・エンドのパス監視やパフォーマンスモニタのための信号を提供（格納）するＯＨであるODUk（Optical Channel Data Unit-k）OH１２４が付与され、ODUkフレーム１２０が構成される。ODUkフレーム１２０には、３Ｒ再生（Re-amplification, reshaping, retiming）ポイント間の信号伝送である光チャネルの伝送に必要な保守・運用機能のための信号を提供するOTUk（Optical Channel Transport Unit-k）ＯＨ１３４と、前方誤り訂正（Forward Error Correction、FEC）機能を提供するためのコード１３６とが付与され、OTUkフレーム１３０が構成される。

図２は、図１で説明したOTNフレーム（OTUkフレーム）の構造をより詳細に説明する図である。OTUkフレームは４０８０×４バイトで構成される。OTUkフレームの冒頭１行目の１〜７列にはフレーム同期（Frame Alignment、FA）OH２３０が定義され、それに続く１行目の８〜１４列にはOTUk OH１３４が定義されている。２〜４行目の１〜１４列にはODUk OH１２４が定義され、１〜４行目の１５、１６列にはOPUk OH１１４が定義されている。１〜４行目の１７〜３８２4列にはペイロード領域１１２が定義される。１〜４行目の３８２５〜４０８０列にはOTUk FECコード１３６が定義される。

OTUkにおけるFEC処理は、ITU-T G.709勧告「光伝送網」のAnnex Aに説明されている（非特許文献１の１６２ページ参照）。以下、図３を参照して、OTUkにおけるFEC処理の概要を説明する。図３は、OTUkフレームのある１行（OTU row）と１６個のFECサブフレーム（FEC sub-row #1〜16）との関係を示す図である。OTUkフレームの１行は、バイトインターリーブにより16個のFECサブフレームに分けられる。各FECサブフレームには、２３９バイトの情報バイト（Information bytes）が含まれる。FECパリティチェックバイトは、分割された各FECサブフレームの１から２３９バイト目までの情報バイトにわたって計算され、同じFECサブフレームの２４０〜２５５バイト（計１６バイト）に挿入されて伝達される。OTUkフレームの１行は１６個のFECサブフレームに分けられるので、OTUkフレームには６４（＝１６×４）個のFECサブフレームが含まれることになる。

OTNフレームは、送信側の伝送装置（以下、送信装置とも言う。）と受信側の伝送装置（以下、受信装置とも言う。）との間を、光信号に重畳されて伝送される。送信装置によって光信号に重畳されて送信されたOTNフレームは、光ネットワークを伝送した後、受信装置に到達する。受信装置の光受信部は、光信号を受信して電気信号に変換する。受信装置のディジタル信号処理回路（Digital Signal Processor：DSP）は、受信信号からOTUフレームを再生する。受信装置のOTNデフレーマは、OTNフレームに対して誤り検出ならびに誤り訂正処理を行った後、ペイロード領域に収容されているクライアント信号を分離する。

受信したOTNフレームの誤り検出ならびに誤り訂正処理を行う誤り訂正処理回路は、例えば図４に示した構成で実現することができる。図４は、図１ないし３に記載されたOTNフレームに対して誤り訂正処理を行う誤り訂正処理回路２００の構成例を示した図である。

誤り訂正処理回路２００の分離回路２０２は、受信したOTNフレームをバイトインターリーブにより分離してFECサブフレームを生成する。FECサブフレームは、OTNフレーム１行あたり１６個生成される。分離回路２０２により生成された１６個のFECサブフレームのそれぞれは、誤り検出処理回路１（２０４−１）〜誤り検出処理回路１６（２０４−１６）のうちの対応する誤り検出処理回路に入力される。各誤り検出処理回路２０４は、入力されたFECサブフレームに含まれるFECコード（FECパリティチェックバイト）を用いて、当該FECサブフレーム中の１６符号までの誤りを検出することができる。次いで、FECサブフレームのそれぞれは、対応するデータ復元処理回路１（２０６−１）〜データ復元処理回路１６（２０６−１６）に入力される。各データ復元処理回路２０６は、入力されたFECサブフレームに対し、上記誤り検出処理回路２０４で検出された誤りを訂正する。各データ復元処理回路２０６は、１つのFECサブフレーム中の８符号までの誤りを訂正することができる。なお、誤り検出処理回路２０４において入力されたFECサブフレームに誤りが検出されなかった場合、対応するデータ復元処理回路２０６は入力されたFECサブフレームをそのまま出力する。多重回路２０８は、各データ復元処理回路２０６から出力された１６個のFECサブフレームをバイトインターリーブして多重し、誤り訂正されたOTNフレームとして出力する。図４に示した誤り訂正処理回路２００は、１つのFECサブフレームあたり最大８符号の誤りを、OTNフレーム１行あたり最大１２８符号（８符合×１６）の誤りを訂正することができる。

International Telecommunication Union, "Interfaces for the optical transport network," Recommendation ITU-T G.709/Y.1331, 2012年2月鈴木扇太ほか、「光通信ネットワークの大容量化に向けたディジタルコヒーレント信号処理技術の研究開発」、電子情報通信学会誌 Vol. 95, No. 12, pp. 1100-1116, 2012年12月

光伝送に係る技術標準OTNは、すでに基幹通信網で広く利用されているが、その適用範囲はこれに限定されるものではない。例えば、OTNは、データセンタ内などでの各種処理装置間の光信号伝送や、処理装置内のボード間インターコネクション、チップ間インターコネクションなどにも用いることができる。光信号の伝送距離が短くなれば、光信号の波形劣化やＳＮＲ（Signal-to-Noise Ratio：信号対雑音比）劣化が低減されるため、光信号に重畳されたOTNフレームにおける符号誤りの発生が抑制される。このような短距離伝送の用途においては、図４に示した誤り訂正処理回路では誤り訂正能力が過剰である。

また、図４に示すように従来の誤り訂正処理回路では、受信したOTNフレームをバイトインターリーブにより分離して生成されるすべてのFECサブフレームに対して、誤り検出処理ならびに誤り訂正処理を行うようにしていたため、誤り訂正処理回路の回路規模が増大してしまい、消費電力の低減を困難としていた。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、回路規模の増大を抑制した誤り訂正処理回路およびこれを用いた誤り訂正処理方法を提供することにある。また、消費電力を低減可能な誤り訂正処理回路およびこれを用いた誤り訂正処理方法を提供することにある。

このような目的を達成するために、本願発明の一態様は、誤り訂正処理回路である。この誤り訂正回路は、受信したフレームをバイトインターリーブにより分離して、ｍ個（ｍは、２≦ｍを満たす整数）のFECサブフレームを生成する分離回路と、生成されたｍ個のFECサブフレームのいずれか１つが入力され、入力された前記FECサブフレームに含まれるFECコードを用いて当該FECサブフレームの符号誤りを検出するよう、各々構成されているｍ個の誤り検出処理回路と、入力された前記FECサブフレームに含まれるFECコードを用いて当該FECサブフレームの符号誤りを訂正するよう、各々構成されているｎ個（ｎは、１≦ｎ＜ｍを満たす整数）のデータ復元処理回路と、符号誤りが検出されたFECサブフレームから１乃至ｎ個を選択して、前記ｎ個のデータ復元処理回路のうちの１乃至ｎ個に出力する第１の選択回路と、を備えたことを特徴とする。

一実施形態では、誤り訂正処理回路は、ｍ個の第２の選択回路と、上記ｍ個の第２の選択回路が出力したｍ個のFECサブフレームをバイトインターリーブにより多重して出力する多重回路と、をさらに備える。ｍ個の第２の選択回路の各々は、上記分離回路が生成したｍ個のFECサブフレームのいずれか１つが一方の信号入力端子に入力され、上記データ復元処理回路により符号誤りが訂正されたFECサブフレームが他方の信号入力端子に入力され、他方の信号入力端子に符号誤りが訂正されたFECサブフレームが入力されると、一方の信号端子に入力されたFECサブフレームに代えて、当該符号誤りが訂正されたFECサブフレームを出力するよう構成されていることを特徴とする。一実施形態では、ｍ個の誤り検出処理回路のうちのｎ個より多くの誤り検出処理回路が同時にFECサブフレームの符号誤りを検出した場合、上記第１の選択回路は、あらかじめ定められた所定の選択基準に基づき、符号誤りが検出されたFECサブフレームからｎ個を選択してｎ個のデータ復元処理回路のいずれかに出力するように構成されていることを特徴とする。

また、本願発明の別の態様は、誤り訂正処理方法である。この誤り訂正処理方法は、ｍ個（ｍは、２≦ｍを満たす整数）の誤り検出処理回路と、ｎ個（ｎは、１≦ｎ＜ｍを満たす整数）のデータ復元処理回路とを備えた誤り訂正処理回路における誤り訂正処理方法であって、上記誤り訂正処理回路が、受信したフレームをバイトインターリーブにより分離して、ｍ個（ｍは、２≦ｍを満たす整数）のFECサブフレームを生成することと、生成されたｍ個のFECサブフレームについて、上記ｍ個の誤り検出処理回路が、並列に、各FECサブフレームに含まれるFECコードを用いて当該FECサブフレームの符号誤りを検出することと、上記誤り訂正処理回路が、符号誤りが検出されたFECサブフレームから１乃至ｎ個を選択することと、上記ｎ個のデータ復元処理回路のうちの１乃至ｎ個が、選択された１乃至ｎ個のFECサブフレームについて、各FECサブフレームに含まれるFECコードを用いて当該FECサブフレームの前記符号誤りを訂正することと、を備えることを特徴とする。

以上説明したように、本発明によれば、回路規模の増大を抑制した誤り訂正処理回路およびこれを用いた誤り訂正処理方法を提供することが可能となる。また、消費電力を低減可能な誤り訂正処理回路およびこれを用いた誤り訂正処理方法を提供することが可能となる。

OTNのフレーム構造を説明する図である。 OTNフレーム構造をより詳細に説明する図である。 OTUkフレームのOTU rowと16個のFECサブフレームとの関係を示す図である。従来の誤り訂正処理回路の構成図である。本願発明の一実施形態の誤り訂正処理回路の構成図である。図４に示す誤り訂正処理回路と図６に示す訂正処理回路の回路規模を説明するための図である。本願発明の一実施形態の誤り訂正処理回路の構成図である。本願発明の一実施形態の誤り訂正処理回路の構成図である。

発明者らの検討によると、１つの誤り検出処理回路と１つのデータ復元処理回路の回路規模は約１：７であることが分かった。すなわち、データ復元処理回路は、誤り検出処理回路に比べて約７倍の回路規模を有することが分かった。

本発明は、上記知見に基づいて為されたものであり、回路規模の大きなデータ復元処理回路を、並列的に出力されるFECサブフレームの個数よりも少ない数に抑制した。符号誤りが検出されたFECサブフレームは、データ復元処理回路で選択的に誤り訂正処理される。本発明は、このような構成を採用することにより、必要な誤り訂正能力に応じて誤り訂正処理回路の回路規模を低減することを可能とし、もって誤り訂正処理回路の消費電力を低減することを可能とするものである。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。図面中の同一または類似の符号は同一または類似の要素を示し、繰り返しの説明を省略する。説明中の数値は例示であり、本願発明はこれに限定されるものではなく、一般性を失うことなく、他の数値でも実施できる。

［第１の実施の形態］
（回路構成）
図５は、本実施形態に係る誤り訂正処理回路の構成を説明する図である。図５に示す誤り訂正処理回路３００は、光ネットワークを伝送後に受信されたOTNフレームに対して誤り検出処理ならびに誤り訂正処理を行うものである。ここで、OTNフレームとは、非特許文献１であるITU-T G.709勧告にて開示された光伝送のための信号フォーマットであり、図１ないし２に示す構造を有するものである。図３に示したように、OTNフレームは、その１行がバイトインターリーブにより分割され、１６個のFECサブフレームが生成される。各FECサブフレームには、１から２３９の情報バイトを計算することによって求められる、２４０〜２５５バイト目（計１６バイト）のFECパリティチェックバイトが含まれる。

図５に示す誤り訂正処理回路３００は、分離回路２０２と、受信したOTNフレームに含まれるｍ（ｍは、２以上の整数）個のFECサブフレームと同数のｍ個の誤り検出処理回路１（３０４−１）〜誤り検出処理回路１６（３０４−１６）と、第１の選択回路３１４と、データ復元処理回路３１６と、上記誤り検出処理回路と同数のｍ個の第２の選択回路１（３１８−１）〜第２の選択回路１６（３１８−１６）と、多重回路２０８とを備える。以下、ｍ＝１６として説明するが、本願発明はこれに限定されるものではない。

分離回路２０２は、受信したOTNフレームをバイトインターリーブにより分割してFECサブフレームを生成して、並列的に出力する。OTNフレーム１行あたり１６（＝ｍ）個のFECサブフレームが生成される。FECサブフレームのそれぞれは、対応する誤り検出処理回路３０４−１〜１６に入力される。

誤り検出処理回路３０４−１〜１６のそれぞれは、入力されたFECサブフレームに含まれるFECコード（FECパリティチェックバイト）を用いて、当該FECサブフレームの符号誤りを検出する。誤り検出処理回路３０４−１〜１６のそれぞれは、ITU-T G.709勧告で用いられるRS(255,239)コードを用いて符号誤りを検出する。そのため、誤り検出処理回路３０４−１〜１６のそれぞれは、１つのFECサブフレーム中の１６符号までの誤りを検出することができる。また、誤り検出処理回路３０４−１〜１６のそれぞれは、FECサブフレームに符号誤りを検出した場合、符号誤りが発生したことを示す誤り検出信号を、破線で示す結線３１２を介して、第１の選択回路３１４に出力する。誤り検出処理回路３０４−１〜１６のそれぞれは、入力されたFECサブフレームを第１の選択回路３１４に出力し、さらに、対応する第２の選択回路３１８−１〜１６のそれぞれにも出力する。

第１の選択回路３１４は、１６個の信号入力端子を有する。第１の選択回路の１６個の信号入力端子には、誤り検出処理回路３０４−１〜１６のそれぞれが接続され、誤り検出処理回路３０４−１〜１６が出力したFECサブフレームがそれぞれ入力される。第１の選択回路３１４は、誤り検出処理回路３０４−１〜１６のいずれかから、対応する結線３１２−１〜１６を介して、誤り検出信号が入力された場合、当該誤り検出信号に対応した信号入力端子に入力されたFECサブフレームを選択的に出力する。すなわち、第１の選択回路３１４は、符号誤りが含まれるFECサブフレームを選択的に出力する。第１の選択回路３１４に複数の誤り検出信号が入力された場合、第１の選択回路３１４は、以下に例示するような予め定められた選択基準に基づき、１つの誤り検出信号に対応した信号入力端子に入力された１つのFECサブフレームのみを選択的に出力する。すなわち、第１の選択回路３１４は、符号誤りが含まれる複数のFECサブフレームから１つのFECサブフレームのみを選択して出力する。第１の選択回路３１４から出力されたFECサブフレームは、データ復元処理回路３１６に入力される。

データ復元処理回路３１６は、入力されたFECサブフレームに対し、誤り検出処理回路３０４−１〜１６のいずれか（当該FECサブフレームに対応する誤り検出処理回路）で検出された符号誤りを訂正する。データ復元処理回路３１６は、ITU-T G.709勧告で用いられるRS(255,239)コードを用いて符号誤りを訂正する。そのため、データ復元処理回路３１６は、１つのFECサブフレーム中の８符号までの誤りを検出することができる。符号誤りが訂正されたFECサブフレームは、第２の選択回路３１８−１〜１６のうちの対応する第２の選択回路に向けて選択的に出力される。

第２の選択回路３１８−１〜１６のそれぞれは、２つの信号入力端子を有する。第２の選択回路３１８−１〜１６のそれぞれにおける一方の信号入力端子には、対応する誤り検出処理回路３０４−１〜１６が接続され、誤り検出処理回路３０４−１〜１６が出力したFECサブフレームがそれぞれ入力される。第２の選択回路３１８−１〜１６のそれぞれにおける他方の信号入力端子には、データ復元処理回路３１６が接続され、当該データ復元処理回路が出力する符号誤りが訂正されたFECサブフレームが入力される。第２の選択回路３１８−１〜１６のそれぞれは、通常は一方の信号入力端子に入力されたFECサブフレーム、すなわち対応する誤り検出処理回路３０４−１〜１６から入力されたFECサブフレームを出力する。第２の選択回路３１８−１〜１６のそれぞれは、他方の信号入力端子にFECサブフレームが入力された場合、これを契機として、他方の信号入力端子に入力されたFECサブフレームを選択的に出力する。このようにして、第２の選択回路３１８−１〜１６は、符号誤りが含まれるFECサブフレームを遮断し、データ復元処理回路３１６で符号誤りが訂正されたFECサブフレームを選択的に出力することができる。

なお、第２の選択回路３１８−１〜１６のそれぞれは、対応する誤り検出処理回路３０４−１〜１６により出力された誤り検出信号が結線（不図示）を介して入力され、当該誤り検出信号に基づき、出力するFECサブフレームを選択する構成であってもよい。

多重回路２０８は、第２の選択回路３１８−１〜１６から並列に出力された１６個のFECサブフレームをバイトインターリーブして多重し、誤り訂正された１行のOTNフレームとして出力する。

以上の構成により、図５に示した本実施形態に係る誤り訂正処理回路３００は、１行のOTNフレームに含まれる１６個のFECサブフレームのうち、１つのFECサブフレームにのみ符号誤りが発生していた場合は、１つのデータ復元処理回路３１６を用いて適切に誤り訂正処理を行うことができる。２つ以上のFECサブフレームに符号誤りが発生していた場合であっても、そのうち１つのFECサブフレームに対しては適切に誤り訂正処理を行うことができる。短距離光伝送のように、受信した光信号が波形劣化やＳＮＲ劣化の影響をさほど受けないような用途に対しては、本実施形態に係る誤り訂正処理回路は十分に適切な誤り訂正能力を提供できる。さらに、本実施形態に係る誤り訂正処理回路では、誤り訂正処理回路の回路規模を抑制することできるようになるため、誤り訂正処理回路の消費電力を低減させることができるようになる。

（第１の選択回路における選択基準の例）
図５を用いた誤り訂正処理回路３００の説明では、第１の選択回路３１４は予め定められた選択基準に基づき、１の誤り検出信号に対応したFECサブフレームのみを選択的に出力すると述べた。以下では、第１の選択回路３１４が採用しうる「選択基準」の例について、説明する。

第１の選択回路３１４に複数の誤り検出信号が入力された場合、第１の選択回路３１４は、最も小さい番号に該当する誤り検出処理回路が出力したFECサブフレームを優先的に選択する（誤り検出処理回路３０４−１６よりも誤り検出処理回路３０４−１からのFECサブフレームを優先的に選択する）ようにしてもよい。あるいは、最も大きい番号に該当する誤り検出処理回路が出力したFECサブフレームを優先的に選択する（誤り検出処理回路３０４−１よりも誤り検出処理回路３０４−１６からのFECサブフレームを優先的に選択する）ようにしてもよい。

（回路規模抑制効果の説明）
図５に示した本実施形態に係る誤り訂正処理回路３００の回路規模抑制効果を、図６を用いて説明する。図６の上図は、図４に示した従来の誤り訂正処理回路２００の回路規模を模式的に示した図であり、同下図は、図５に示した本実施形態に係る誤り訂正処理回路３００の回路規模を模式的に示した図である。

発明者らの検討によると、誤り検出処理回路においては、誤り検出処理回路とデータ復元処理回路でその回路規模をほぼ占有することが分かった。さらに、１個の誤り検出処理回路と１個のデータ復元処理回路の回路規模は約１：７であることが分かった。図４に示した従来の誤り訂正処理回路２００では、１６コード分の誤り検出処理回路２０４−１〜１６が全体の約12.5％、１６コード分のデータ復元処理回路２０６−１〜１６が全体の約87.5％を占めていた（図６の上図）。一方、図５に示した本実施形態に係る誤り訂正処理回路３００では、１つのデータ復元処理回路３１６のみを実装するようにしているため、データ復元処理回路３１６の回路規模は従来のデータ復元処理回路２０６−１〜１６の回路規模に比べて１６分の１に低減させることができる。一方、新たに追加した第１選択回路３１４および第２の選択回路３１８−１〜１６はほとんど無視できる程度の回路規模であった。従って、本実施形態に係る誤り訂正処理回路３００は、従来の誤り訂正処理回路２００に比べると約１８％にまでその回路規模を低減させることができる（図６の下図）。

［第２の実施形態］
図７は、本実施形態に係る誤り訂正処理回路の構成を説明する図である。図５に示した誤り訂正処理回路３００は、１つのデータ復元処理回路３１６を備え、１行のOTNフレームに含まれる１６個のFECサブフレームのうち、１つのFECサブフレームに対してのみ誤り訂正処理を行うようにしていた。しかし、本発明は、図５に示したような、１つのデータ復元処理回路を備えた誤り訂正処理回路に限定されるものではない。誤り訂正処理回路に備わるデータ復元処理回路の数は、光伝送の要求条件によって与えられる必要な誤り訂正能力に応じて、生成されるFECサブフレームの数よりも少ない個数であるように適宜設定してもよい。

例えば、１行のOTNフレームに含まれるｍ個のFECサブフレームのうち、最大でｎ個（ｎは、１≦ｎ＜ｍの整数）のFECサブフレームに対して誤り訂正処理を行うことができればよい、という要求条件であったと仮定する。例えば、ｍ＝１６、ｎ＝２の場合を仮定する。この場合、図７に示したように、誤り訂正処理回路４００は、第１の選択回路４１４の２つの出力に接続された２つのデータ復元処理回路１および２（４１６−１，４１６−２）を備え、１行のOTNフレームに含まれる１６個のFECサブフレームのうち、２つのFECサブフレームに対して同時に発生した符号誤りを誤り訂正処理するようにしてもよい。第１の選択回路４１４は、１つのFECサブフレームにのみ符号誤りが発生していた場合は、当該FECサブフレームをデータ復元処理回路１に優先的に出力し、２つのFECサブフレームに同時に符号誤りが発生していた場合は、これらをデータ復元処理回路１とデータ復元処理回路２に適宜振り分け、それぞれ誤り訂正処理を行うようにすればよい。

本実施形態に係る誤り訂正処理回路４００においても、回路規模の大きなデータ復元処理回路の個数を減らすことができるため、従来の誤り訂正処理回路２００に比べてその回路規模を低減させることができ、もって消費電力を低減することができるようになる。

［第３の実施形態］
図８は、本実施形態に係る誤り訂正処理回路の構成を説明する図である。図５および７に示した誤り訂正処理回路では、第１の選択回路（３１４，４１４）の１６個の信号入力端子に誤り検出処理回路３０４−１〜１６がそれぞれ接続され、誤り検出処理回路３０４−１〜１６が出力したFECサブフレームがそれぞれ入力される構成を開示した。また、第２の選択回路３１８−１〜１６のそれぞれにおける一方の信号入力端子には、誤り検出処理回路３０４−１〜１６がそれぞれ接続され、誤り検出処理回路３０４−１〜１６が出力したFECサブフレームがそれぞれ入力される構成を開示した。

ところで、誤り検出処理回路３０４−１〜１６は単に符号誤りを検出するものであるため、その出力は入力されたFECサブフレームと同じになる。そこで、本実施形態に係る誤り訂正処理回路５００では、第１の選択回路５１４の１６の信号入力端子に分離回路２０２が接続され、誤り検出処理回路５０４−１〜１６の出力に代えて、分離回路２０２から並列に出力された１６個のFECサブフレームがそれぞれ入力される構成としている。また、第２の選択回路３１８−１〜１６のそれぞれにおける一方の信号入力端子には分離回路２０２が接続され、誤り検出処理回路５０４−１〜１６の出力に代えて、分離回路２０２から並列に出力された１６個のFECサブフレームがそれぞれ入力される構成としている。

本実施形態に係る誤り訂正処理回路５００においても、回路規模の大きなデータ復元処理回路の個数を減らすことができるため、従来の誤り訂正処理回路２００に比べてその回路規模を低減させることができ、もって消費電力を低減することができるようになる。

１００クライアント信号
１１０ＯＰＵｋフレーム
１１２ＯＰＵｋペイロード
１１４ＯＰＵｋオーバーヘッド
１２０ＯＤＵｋフレーム
１２４ＯＤＵｋオーバーヘッド
１３０ＯＴＵｋフレーム
１３４ＯＴＵｋオーバーヘッド
１３６ＯＴＵｋＦＥＣ
２００誤り訂正処理回路
２０２分離回路
２０４誤り検出処理回路
２０６データ復元処理回路
２０８多重回路
２３０フレーム同期（ＦＡ）オーバーヘッド
３００，４００，５００誤り訂正処理回路
３０４，５０４誤り検出処理回路
３１２，５１２結線
３１４，４１４，５１４選択回路
３１６，４１６データ復元処理回路
３１８選択回路

Claims

受信したフレームをバイトインターリーブにより分離して、ｍ個（ｍは、２≦ｍを満たす整数）のFECサブフレームを生成する分離回路と、
生成されたｍ個のFECサブフレームのいずれか１つが入力され、入力された前記FECサブフレームに含まれるFECコードを用いて当該FECサブフレームの符号誤りを検出するよう、各々構成されているｍ個の誤り検出処理回路と、
入力された前記FECサブフレームに含まれるFECコードを用いて当該FECサブフレームの符号誤りを訂正するよう、各々構成されているｎ個（ｎは、１≦ｎ＜ｍを満たす整数）のデータ復元処理回路と、
符号誤りが検出されたFECサブフレームから１乃至ｎ個を選択して、前記ｎ個のデータ復元処理回路のうちの１乃至ｎ個に出力する第１の選択回路と、
を備え、
前記ｍ個の誤り検出処理回路のうちのｎ個より多くの誤り検出処理回路が同時にFECサブフレームの符号誤りを検出した場合、前記第１の選択回路は、あらかじめ定められた所定の選択基準に基づき、符号誤りが検出されたFECサブフレームからｎ個を選択して前記ｎ個のデータ復元処理回路のいずれかに出力することを特徴とする誤り訂正処理回路。
ｍ個の第２の選択回路であり、前記分離回路が生成したｍ個のFECサブフレームのいずれか１つが一方の信号入力端子に入力され、前記データ復元処理回路により符号誤りが訂正されたFECサブフレームが他方の信号入力端子に入力され、前記他方の信号入力端子に符号誤りが訂正されたFECサブフレームが入力されると、前記一方の信号端子に入力されたFECサブフレームに代えて、当該符号誤りが訂正されたFECサブフレームを出力するよう、各々構成された前記ｍ個の第２の選択回路と、
前記ｍ個の第２の選択回路が出力したｍ個のFECサブフレームをバイトインターリーブにより多重して出力する多重回路と、
をさらに備えたことを特徴とする、請求項１に記載の誤り訂正処理回路。
ｍ個（ｍは、２≦ｍを満たす整数）の誤り検出処理回路と、ｎ個（ｎは、１≦ｎ＜ｍを満たす整数）のデータ復元処理回路とを備えた誤り訂正処理回路における誤り訂正処理方法であって、
前記誤り訂正処理回路が、受信したフレームをバイトインターリーブにより分離して、ｍ個（ｍは、２≦ｍを満たす整数）のFECサブフレームを生成することと、
生成されたｍ個のFECサブフレームについて、前記ｍ個の誤り検出処理回路が、並列に、各FECサブフレームに含まれるFECコードを用いて当該FECサブフレームの符号誤りを検出することと、
前記誤り訂正処理回路が、同時にｎ個より多くのFECサブフレームの符号誤りを検出した場合、あらかじめ定められた所定の選択基準に基づき、符号誤りが検出されたFECサブフレームから１乃至ｎ個を選択することと、
前記ｎ個のデータ復元処理回路のうちの１乃至ｎ個が、選択された１乃至ｎ個のFECサブフレームについて、各FECサブフレームに含まれるFECコードを用いて当該FECサブフレームの前記符号誤りを訂正することと、
を備えることを特徴とする誤り訂正処理方法。