JPWO2014157430A1 - 半導体用複合基板のハンドル基板 - Google Patents

半導体用複合基板のハンドル基板 Download PDF

Info

Publication number
JPWO2014157430A1
JPWO2014157430A1 JP2014545019A JP2014545019A JPWO2014157430A1 JP WO2014157430 A1 JPWO2014157430 A1 JP WO2014157430A1 JP 2014545019 A JP2014545019 A JP 2014545019A JP 2014545019 A JP2014545019 A JP 2014545019A JP WO2014157430 A1 JPWO2014157430 A1 JP WO2014157430A1
Authority
JP
Japan
Prior art keywords
substrate
handle substrate
handle
crystal
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014545019A
Other languages
English (en)
Other versions
JP5651278B1 (ja
Inventor
井出　晃啓
晃啓 井出
康範 岩崎
康範 岩崎
杉夫 宮澤
杉夫 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2014545019A priority Critical patent/JP5651278B1/ja
Application granted granted Critical
Publication of JP5651278B1 publication Critical patent/JP5651278B1/ja
Publication of JPWO2014157430A1 publication Critical patent/JPWO2014157430A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Products (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

ハンドル基板１１、１１Ａが、絶縁性多結晶材料により形成されており、ハンドル基板の表面１５の微視的な中心線平均表面粗さＲａが５ｎｍ以下であり、表面に露出する結晶粒子２の露出面２ａ間に段差３が設けられている。

Description

本発明は、半導体用複合基板のハンドル基板に関するものである。
従来、Ｓｉｌｉｃｏｎ ｏｎ Ｑｕａｒｔｚ（ＳＯＱ）、Ｓｉｌｉｃｏｎ ｏｎ Ｇｌａｓｓ（ＳＯＧ）、Ｓｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ（ＳＯＳ）と呼ばれるハンドル基板を、透明・絶縁基板で構成されるＳＯＩや、ＧａＮ、ＺｎＯ、ダイアモンド、ＡｌＮ等の透明ワイドギャップ半導体をシリコン等のドナー基板に接合することで、貼り合わせウェーハを得ることが知られている。ＳＯＱ、ＳＯＧ、ＳＯＳなどは、ハンドル基板の絶縁性・透明性などからプロジェクター、高周波デバイスなどへの応用が期待されている。またワイドギャップ半導体の薄膜をハンドル基板に複合化した貼り合わせウェーハは、高性能レーザーやパワーデバイスなどへの応用が期待される。
こうした半導体集積回路用の複合基板は、ハンドル基板とドナー基板とからなっており、一般的にハンドル基板やドナー基板は単結晶材料からなる。従来は、ベース基板上にシリコン層をエピタキシャル成長により形成する方法が主流であったが、近年直接接合により形成する方法が開発され、半導体デバイスの性能改善に寄与している。（特許文献１、２、３）。すなわち、こうしたハンドル基板とドナー基板とは、接合層や接着層を介して接合されるか、あるいは直接接合される。また、接合技術の進歩に伴い、石英、ガラス、アルミナといったサファイア以外の材質からなるハンドル基板も各種提案されている（特許文献４、５、６、７）。
特開平０８−５１２４３２ 特開２００３−２２４０４２ 特開２０１０−２７８３４１ ＷＯ ２０１０／１２８６６６ Ａ１ 特開平０５−１６０２４０ 特開平０５−１６０２４０ 特開２００８−２８８５５６
ドナー基板との接合に用いられるハンドル基板は、分子間力による接合力を最大化するべく、ＣＭＰ等により高精度研磨が施され、そのＲａ値を５ｎｍ以下とすることが望ましい。しかし、こうして完成した複合基板は、各種半導体プロセスの過程において、時に１０００℃近くの温度雰囲気にさらされる。そのため、機能層と支持基板および接合層が異なる材料である場合、それぞれの材料の熱膨張差に起因した基板剥離の問題が生じることがある。このために、分子間力による接合力を最大化するためにハンドル基板表面のＲａ値を低く保持しつつ、同時に接合後の高温プロセスによる熱応力に耐えることが望まれる。
本発明の課題は、半導体用複合基板のハンドル基板において、ドナー基板と接合でき、かつ接合後の高温プロセスによる熱応力に対する耐久性を高くできるようにすることである。
本発明は、半導体用複合基板のハンドル基板であって、ハンドル基板が絶縁性多結晶材料により形成されており、ハンドル基板の表面の微視的な中心線平均表面粗さＲａが５ｎｍ以下であり、表面に露出する結晶粒子の露出面間に段差が設けられていることを特徴とする。
また、本発明は、前記ハンドル基板、およびハンドル基板の前記表面に対して直接または接合層を介して接合されているドナー基板を有することを特徴とする、半導体用複合基板に係るものである。
ハンドル基板がサファイア基板であると、その表面をきわめて平滑にすることができるが、しかし、接合後の複合基板を高温プロセスに供すると、ハンドル基板とドナー基板との間の熱膨張差によって、クラックや剥離が生じやすくなる。
このため、本発明者は、ハンドル基板を多結晶材料によって形成した。ここで、多結晶材料は、多数の微細粒子が結着された微構造を有する。本発明者は、こうした多結晶材料を成形した後、その表面を適宜精密研磨加工することによってＲａを十分に小さくするのと同時に、こうした熱膨張差に起因する基板の剥離を解決する手段として、結晶粒子の結晶方位に依存した段差を表面に形成することを想到した。
このように、結晶粒子の表面を微視的に見て平滑とすることによって、ドナー基板との接合が可能であった。これと同時に、こうした段差部分内に接合層や接着材が充填されることで、アンカー効果により各材料の熱膨張差によるクラックや剥離を防止することが可能となった。
図１（ａ）は、本発明に係るハンドル基板１１の表面領域を示す模式図であり、図１（ｂ）は、本発明に係るハンドル基板１１Ａの表面領域を示す模式図である。
図２（ａ）は、多結晶材料からなるブランク基板１２を示し、図２（ｂ）は、ブランク基板１２を精密研磨加工して得られた基材１を示し、図２（ｃ）は、基材１を更に研磨加工して得られたハンドル基板１１を示し、図２（ｄ）は、ハンドル基板１１（１１Ａ）上にドナー基板１７を接合層１６を介して接合して得られた複合基板２０Ａ（２１Ａ）を示し、図２（ｅ）は、ハンドル基板１１（１１Ａ）上にドナー基板１７を直接接合して得られた複合基板２０Ｂ（２１Ｂ）を示す。
図３（ａ）は、ハンドル基板１１上にドナー基板１７を接合層１６を介して接合して得られた複合基板２０Ａの微構造を示す模式図であり、図３（ｂ）は、ハンドル基板１１上にドナー基板１７を直接接合して得られた複合基板２０Ｂの微構造を示す模式図である。
図４（ａ）は、ハンドル基板１１Ａ上にドナー基板１７を接合層１６を介して接合して得られた複合基板２１Ａの微構造を示す模式図であり、図４（ｂ）は、ハンドル基板１１Ａ上にドナー基板１７を直接接合して得られた複合基板２１Ｂの微構造を示す模式図である。
図５は、本発明に係るハンドル基板のＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：原子間力顕微鏡）による写真である。
図６は、図５の写真を説明するための模式図である。
以下、適宜図面を参照しつつ、本発明を更に説明する。
まず、図２（ａ）に示すように、多結晶材料からなるブランク基板１２を準備する。ブランク基板１２の表面１２ａ、底面１２ｂは、研削面であってよく、また焼成面（アズファイアー面）であってよい。
多結晶材料は、多数の微細粒子が結着された微構造を有する。多結晶材料は、図１に示すように、結晶粒子２、７がランダムに配置されることで構成されている。ブランク基板１２の表面１２ａを精密研磨加工することによって、図２（ｂ）に示すように、研磨面５を有する基材１を得る。研磨面５の近傍においては、各結晶粒子２、７が平面に沿って削られ、それぞれ平坦面を有する、研磨された結晶粒子２、７が表面に露出することになる。この研磨された結晶粒子２、７の各露出面２ａ、７ａは平滑となっている。
こうして形成された高精度な研磨面５に、追加の仕上げ加工として、ウエットエッチングやＣＭＰ（化学機械研磨）を施すことで、図２（ｃ）および図１（ａ）、（ｂ）に示すように、基材表面に、結晶粒に起因した凹凸を形成する。
すなわち、多結晶材料を構成する各結晶粒子２、７の結晶方位は、それぞれ異なっている。そして、高精度な研磨加工を行った後に、研磨面に対してエッチング等の化学処理を施した場合、加工レートは、各結晶粒子ごとに異なることとなる。例えば、図１において、各結晶粒子２、７ごとに加工レートが異なってくる。これにより、仕上げ加工後には、隣接する結晶粒子２、７間の各表面２ａ、７ａ間に段差ｈが形成される。これによって、表面に対してパターニング等の処置をすることなく、基板の表面にランダムな微細な凹凸を形成することに成功した。
こうして得られたハンドル基板１１、１１Ａにおいては、表面１５の微視的な中心線平均表面粗さＲａが５ｎｍ以下であり、各結晶粒子２、７の結晶方位の相違に基づく加工レートの差異による段差ｈが、隣接する結晶粒子２、７の粒界３に沿って形成されている。
図１（ａ）、（ｂ）の模式図に示す表面を図５に写真として例示する。また、図５の写真を模式図に変換し、図６に示す。図５の左側の写真において、暗い部分は粒子２の露出面２ａであり、明るく細長い線は粒界３を示す。図５の右側の写真においては、コントラスト処理が施されているが、粒界３が細長く黒い線として表示されている。そして、図５の右上の写真は斜視図になっており，隣接する粒子間の粒界に沿って段差３が明らかに見える。
ここで、図１（ａ）の例においては、各結晶粒子２の段差を形成するエッジ４が尖っている。また、図１（ｂ）の例においては、各結晶粒子７の段差を形成するエッジ４が滑らかになっている。
ハンドル基板１１、１１Ａを得た後、ハンドル基板１１、１１Ａの表面１５に対してドナー基板１７を接合できる。図３（ａ）および図４（ａ）の例では、ハンドル基板１１、１１Ａの表面１５上に接合層１６を介してドナー基板１７が接合されている。この場合、ハンドル基板１１、１１Ａの表面１５が微視的に見て平滑であることから、ドナー基板との接合強度を高くすることができる。また、接合層１６の材質が段差の内側に入り込み、一種のアンカー効果を奏することから、ハンドル基板とドナー基板との間の熱膨張差による剥離やクラックを抑制できることがわかった。
また、図３（ｂ）および図４（ｂ）の例では、ハンドル基板１１、１１Ａの表面１５上にドナー基板１７が直接接合されている。この場合、ハンドル基板１１、１１Ａの表面が微視的に見て平滑であることから、ドナー基板との接合強度を高くすることができる。また、ドナー基板の材質が段差の内側に入り込み、一種のアンカー効果を奏することから、ハンドル基板とドナー基板との間の熱膨張差によるクラック、剥離を抑制できることがわかった。
以下、本発明の各構成要素を更に説明する。
（半導体用複合基板）
本発明の複合基板は、プロジェクター、高周波デバイス、高性能レーザー、パワーデバイス、ロジックＩＣなどの半導体、特に半導体回路用途に利用できる。
複合基板は、本発明のハンドル基板と、ドナー基板とを含む。
ドナー基板の材質は、特に限定されないが、好ましくは、シリコン、窒化アルミニウム、窒化ガリウム、酸化亜鉛及びダイアモンドからなる群から選択される。ドナー基板の厚さは、特に限定されないが、通常のＳＥＭＩ／ＪＥＩＤＡ規格近傍のものがハンドリングの関係から扱いやすい。
ドナー基板は、上述の材質を有し、表面に酸化膜を有していてもよい。酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。酸化膜は、好ましくは５０〜５００ｎｍの厚さを有する。酸化膜を有するドナー基板もドナー基板に含まれ、特に区別しない限り、ドナー基板と称する。
（ハンドル基板）
ハンドル基板の厚さは、特に限定されないが、通常のＳＥＭＩ／ＪＥＩＤＡ規格近傍のものがハンドリングの関係から扱いやすい。
ハンドル基板の材質は、多結晶材料である。多結晶材料は、特に限定されないが、好ましくは、酸化シリコン、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、サイアロン及び窒化ガリウムからなる群から選択される。
多結晶材料を構成する結晶粒の大きさは、１μｍ以上とすることが好ましく、これによって微視的な中心線平均表面粗さＲａを小さくして、分子間力によるドナー基板の接合強度を良好にし易い。この観点からは、多結晶材料の結晶粒径は、１０μｍ以上とすることが更に好ましい。
また、多結晶材料の結晶粒径は、１００μｍ以下とすることが好ましく、これによって段差による効果を向上させ易くなる。
また、ハンドル基板を構成する多結晶材料の相対密度は、半導体の後処理に対する耐久性および汚染防止の観点から、９８％以上とすることが好ましく、９９％以上とすることが更に好ましい。
（透光性アルミナセラミックス）
多結晶材料としては、透光性アルミナセラミックが特に好適に用いられる。理由として、非常に緻密な焼結体が得られる為に、凹部形成部分に応力集中が発生しても、ハンドル基板の割れやクラックが発生しにくい。
透光性アルミナ基板の成形方法は特に限定されず、ドクターブレード法、押し出し法、ゲルキャスト法など任意の方法であってよい。特に好ましくは、基板をゲルキャスト法を用いて製造する。好適な実施形態においては、セラミック粉末、分散媒およびゲル化剤を含むスラリーを注型し、このスラリーをゲル化させることによって成形体を得、この成形体を焼結させる。
特に好ましくは、純度９９．９％以上（好ましくは９９．９５％以上）の高純度アルミナ粉末に対して、１５０〜１０００ｐｐｍの助剤を添加した原料を用いる。このような高純度アルミナ粉末としては、大明化学工業株式会社製の高純度アルミナ粉体を例示できる。
前述した助剤としては、酸化マグネシウムが好ましいが、ＺｒＯ２，Ｙ２Ｏ３，Ｌａ２Ｏ３，Ｓｃ２Ｏ３も例示できる。
好適な実施形態においては、透光性アルミナ基板におけるアルミナ以外の不純物量が０．２質量％以下であり、これによって半導性汚染を抑制できるので、本発明が特に有効である。
原料粉末の平均粒径（一次粒子径）は特に限定されないが、低温焼結での緻密化という観点からは、０．５μｍ以下が好ましく、０．４μｍ以下が更に好ましい。一層好ましくは、原料粉末の平均粒子径は０．３μｍ以下である。この平均粒径の下限は特に限定されない。原料粉末の平均粒子径は、ＳＥＭ（走査型電子顕微鏡）による原料粉末の直接観察によって決定できる。
なお、ここでいう平均粒子径とはＳＥＭ写真（倍率：Ｘ３００００。任意の２視野）上における２次凝集粒子を除く１次粒子の（最長軸長＋最短軸長）／２の値のｎ＝５００平均値のことである。
ゲルキャスト法は、以下の方法を例示できる。
（１） 無機物粉体とともに、ゲル化剤となるポリビニルアルコール、エポキシ樹脂、フェノール樹脂等のプレポリマーを、分散剤と共に分散媒中に分散してスラリーを調製し、注型後、架橋剤により三次元的に架橋してゲル化させることにより、スラリーを固化させる。
（２） 反応性官能基を有する有機分散媒とゲル化剤とを化学結合させることにより、スラリーを固化させる。
（ハンドル基板の表面の微構造）
本発明においては、ハンドル基板の表面の微視的な中心線平均表面粗さＲａが５ｎｍ以下である。これが大きいと、分子間力によって、ドナー基板の接合強度を低減させる。これは、本発明の観点からは、３ｎｍ以下が更に好ましく、１ｎｍ以下が最も好ましい。なお、これは、表面に表れる各結晶粒子２、７（図１（ａ）、（ｂ）参照）の露出面２ａ、７ａについて原子間力電子顕微鏡によって撮像し、後述のようにして算出する数値のことである。
本発明では、ハンドル基板の表面に露出する結晶粒子の露出面に段差が設けられている。多結晶材料を形成する結晶粒子２、７が表面に露出する露出面２ａ、７ａの間に粒界３が露出しており、この粒界３に沿って段差が生じている。このため、段差は、微視的な中心線平均表面粗さＲａに対しては直接影響しない。
こうして形成された段差の大きさｈは、ＰＶ値において、３ｎｍ以上とすることが好ましく、これによってドナー基板や接合層に対するアンカー効果を促進できる。この観点からは、段差の大きさｈは、ＰＶ値において、５ｎｍ以上とすることが好ましく、８ｎｍ以上とすることが特に好ましい。また、段差の大きさｈは、ＰＶ値において、１００ｎｍ以下とすることが好ましく、これによって分子間力によるドナー基板との接合への影響を抑制できる。この観点からは、段差の大きさｈは、ＰＶ値において、５０ｎｍ以下とすることが更に好ましく、３０ｎｍ以下とすることが特に好ましい。
粒界の段差における結晶粒子のエッジ４は、図１（ａ）のように尖っていても良い。この場合には、更に強いアンカー効果を期待できる。一方、図１（ｂ）のように、粒界の段差における結晶粒子のエッジ４が滑らかになっている場合には、応力集中の起点が実質的に無いために、接合層内部でのクラックや割れを抑制し易い。
（ハンドル基板の結晶配向度）
本発明における前記段差を形成する手段として、ハンドル基板を構成する多結晶材料の結晶粒を配向させることが好適である。配向が同じ結晶粒子の加工レートは同じになるので、研磨後に、ある一定の高さの段差が同時に形成されることになる。結晶がまったく配向していないと、各結晶粒子の加工レートがそれぞれ異なるので、段差の高さが同じにならず、段差の高さにバラツキが生ずる。従って、ハンドル基板を構成する複数の結晶が同一方位を持つことで、接合を形成させるのに有効な結晶表面積を増すことができるとともに、同時に異なる方位を持つ結晶が存在することで、アンカー効果を更に有効に発揮させることが可能となる。
配向性セラミックスとは、セラミックスを構成する結晶粒子が、所定方向に向かって配向するように制御されたものである。ハンドル基板を構成する多結晶材料の結晶配向度は、上述の観点からは、３０％以上であることが好ましく、５０％以上が更に好ましい。また、段差の割合を保つためにハンドル基板を構成する多結晶材料の結晶配向度の上限は９５％以下が好ましく、９０％以下がさらに好ましい。
多結晶材料の結晶配向度はロットゲーリング法により測定する。
具体的には接合面のＸＲＤ回折パターンを測定し、次式により求める。
ここで、ΣＩ（ｈｋｌ）が接合面で測定された全ての結晶面（ｈｋｌ）のＸ線回折強度の総和、ΣＩ０（ｈｋｌ）が同一材料で無配向のものについて測定されたＸ線回折強度の総和、Σ’Ｉ（ＨＫＬ）が接合面で測定された特定の結晶面（例えば００６面）のＸ線回折強度の総和、Σ’Ｉ０（ＨＫＬ）が同一材料で無配向のものについて測定された特定の結晶面（例えば００６面）のＸ線回折強度の総和である。
結晶を配向させる方法は既知の各種方法が利用できるが、配向度を制御するとの観点から磁場による方法が望ましい。具体的には前述のゲルキャスト法においてスラリーを注型した後、磁場中で固化させる。この際、使用する金型はガラス、アルミ合金、銅合金といった磁場の影響を受けない材質とする。また、印加する磁場強度は、低すぎると配向させることができず、高すぎると焼結助剤が偏析し、焼成後に異常粒が発生するため、５Ｔ〜１２Ｔの範囲とすることが望ましい。
（ハンドル基板の表面処理）
ブランク基板１２を精密研磨加工することによって、各結晶粒子の表面の微視的な中心線平均表面粗さＲａを小さくする。こうした研磨加工としては、以下を例示できる。
すなわち、基板の面出し加工として、ＧＣ（グリンカーボン）によりラップ加工を実施する。その後ダイヤモンド砥粒によるラップ加工により表面を鏡面とする。
また、各結晶粒子の表面の微視的な中心線平均表面粗さＲａを小さくした後で、更に追加で仕上げ加工を行うことによって、結晶粒子の中心線平均表面粗さＲａを５ｎｍ以下とすることと共に、結晶粒子間に段差を生じさせる。こうした仕上げ加工としては、化学的エッチングを含む加工が好ましく、以下が特に好ましい。
すなわち、最終的なコロイダルシリカによるＣＭＰ加工の加工時間を、通常適用するＣＭＰ条件より長くすることで、化学的エッチングによる加工効果を大きくすることができる。これによって、結晶粒間のエッチレート差による段差の形成を顕著にすることが可能となる。
（接合形態）
また接合に用いられる技術としては、特に限定される訳ではないが、例えば表面活性化による直接接合や、接着層を用いた基板接合技術が用いられる。
直接接合には界面活性化による低温接合技術が好適に用いられる。１０−６Ｐａ程度の真空状態にてＡｒガスによる表面活性化を実施後、常温にてＳｉ等の単結晶材料がＳｉＯ２等の接着層を介して多結晶材料と接合されることができる。
接着層の例としては、樹脂による接着の他に、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮが用いられる。
本発明の効果を確認するために透光性アルミナセラミックを用いたハンドル基板１１を試作した。
まず、透光性アルミナセラミック製のブランク基板１２を作成した。
具体的には、以下の成分を混合したスラリーを調製した。
（原料粉末）
・比表面積３．５〜４．５ｍ２／ｇ、平均一次粒子径０．３５〜０．４５μｍのα−アルミナ粉末 １００重量部
・ＭｇＯ（マグネシア） ０．０２５重量部
・ＺｒＯ２（ジルコニア） ０．０４０重量部
・Ｙ２Ｏ３（イットリア） ０．００１５重量部
（分散媒）
・グルタル酸ジメチル ２７重量部
・エチレングリコール ０．３重量部
（ゲル化剤）
・ＭＤＩ樹脂 ４重量部
（分散剤）
・高分子界面活性剤 ３重量部
（触媒）
・Ｎ，Ｎ−ジメチルアミノヘキサノール ０．１重量部
上記の混合物からなるスラリーを、アルミニウム合金製の型に室温で注型の後、室温で１時間放置した。次いで４０℃で３０分放置し、固化を進めてから、離型した。さらに、室温、次いで９０℃の各々にて２時間放置して、板状の粉末成形体を得た。
得られた粉末成形体を、大気中１１００℃で仮焼（予備焼成）の後、水素３：窒素１の雰囲気中１７００〜１８００℃で焼成を行い、その後、同条件でアニール処理を実施し、多結晶材料からなるブランク基板１２とした。
作製したブランク基板１２に高精度研磨加工を実施した。先ずグリーンカーボンによる両面ラップ加工により形状を整えた後、粒径６μｍのダイヤモンドにて片面ラップ加工を実施した。最終的な面粗さと所望の粒界段差を得るべく、コロイダルシリカを用いたＣＭＰ研磨加工を実施した。これにより、図５、図６に示すような表面形態を得た。
得られたハンドル基板について、表面１５の各結晶粒の表面粗さを微視的に見たときの中心線平均表面粗さＲａを測定した結果、１ｎｍ未満であった。ただし、測定は、以下のようにして行う。
各結晶粒の表面粗さを微視的に観察する場合には、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：原子間力顕微鏡）による１０ｕｍ視野範囲でのＲａ値測定が用いられる。
また、得られたハンドル基板について、表面に存在する結晶粒子の段差を測定したところ、ＰＶ値にて３０ｎｍであった。ただし、測定は、以下のようにして行う。
こうした結晶粒間の段差を含む巨視的範囲での面粗さ測定には、広視野（３０ｕｍ視野以上）でのＡＦＭ測定によるＲｔ値測定（ＰＶ値測定）が用いられる。
また、ハンドル基板を構成するアルミナの結晶配向度は７０％であった。
得られたハンドル基板の表面に、シリコン薄板との接着層として、ＳｉＯ２層を形成した。製膜方法はプラズマＣＶＤを用い、製膜後にＣＭＰ研磨（化学機械研磨）を実施することで、最終的なＳｉＯ２層の膜厚を１００ｎｍとした。その後、プラズマ活性化法によりＳｉ基板とＳｉＯ２層を直接接合し、Ｓｉ―ＳｉＯ２―ハンドル基板からなる複合基板を試作した。また、形成したＳｉ層に研磨加工を施すことで、Ｓｉ層の厚みを５００ｎｍとした。
得られた複合基板を１０００℃で３０分間の間熱処理した結果、接合状態は変わらず、クラック、剥離等の発生は無く、形成した微細な穴による十分なアンカー効果が得られることを確認した。
（実施例２〜１１）
実施例１と同様に複合基板を作製し、剥離の有無を評価した。ただし、成形時に印加する磁場強度およびＣＭＰ研磨加工条件を調整し、配向度および粒界段差の大きさを調整した。
剥離発生率の結果を表１、２に示す。
（比較例１）
段差が無い基板の貼り合わせ強度を比較するために、ハンドル基板として、Ｓｉ基板上に機能層としてＬＴ（リチウムタンタレート）を直接接合した複合基板を作成した。ＬＴ表面はＲａ：０．５ｎｍ、ＰＶ値：２ｎｍ、物理的な段差の無い表面とした。このハンドル基板のＬＴ表面を、Ｓｉからなるドナーに表面活性化法による直接接合により貼り合せ、研磨加工により２０ｕｍの膜厚とした。完成した基板をダイヤモンドブレードにて切断加工したところ、接合界面からの剥離現象が部分的に観察された。
本発明は、半導体用複合基板のハンドル基板に関するものである。
従来、Ｓｉｌｉｃｏｎ ｏｎ Ｑｕａｒｔｚ（ＳＯＱ）、Ｓｉｌｉｃｏｎ ｏｎ Ｇｌａｓｓ（ＳＯＧ）、Ｓｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ
（ＳＯＳ）と呼ばれるハンドル基板を、透明・絶縁基板で構成されるＳＯＩや、ＧａＮ、ＺｎＯ、ダイアモンド、ＡｌＮ等の透明ワイドギャップ半導体をシリコン等のドナー基板に接合することで、貼り合わせウェーハを得ることが知られている。ＳＯＱ、ＳＯＧ、ＳＯＳなどは、ハンドル基板の絶縁性・透明性などからプロジェクター、高周波デバイスなどへの応用が期待されている。またワイドギャップ半導体の薄膜をハンドル基板に複合化した貼り合わせウェーハは、高性能レーザーやパワーデバイスなどへの応用が期待される。
こうした半導体集積回路用の複合基板は、ハンドル基板とドナー基板とからなっており、一般的にハンドル基板やドナー基板は単結晶材料からなる。従来は、ベース基板上にシリコン層をエピタキシャル成長により形成する方法が主流であったが、近年直接接合により形成する方法が開発され、半導体デバイスの性能改善に寄与している。（特許文献１、２、３）。すなわち、こうしたハンドル基板とドナー基板とは、接合層や接着層を介して接合されるか、あるいは直接接合される。また、接合技術の進歩に伴い、石英、ガラス、アルミナといったサファイア以外の材質からなるハンドル基板も各種提案されている（特許文献４、５、６、７）。
特開平08-512432 特開2003-224042 特開2010-278341 WO 2010/128666 A1 特開平05-160240 特開平05-160240 特開2008-288556
ドナー基板との接合に用いられるハンドル基板は、分子間力による接合力を最大化するべく、CMP等により高精度研磨が施され、そのＲａ値を５ｎｍ以下とすることが望ましい。しかし、こうして完成した複合基板は、各種半導体プロセスの過程において、時に1000℃近くの温度雰囲気にさらされる。そのため、機能層と支持基板および接合層が異なる材料である場合、それぞれの材料の熱膨張差に起因した基板剥離の問題が生じることがある。このために、分子間力による接合力を最大化するためにハンドル基板表面のＲａ値を低く保持しつつ、同時に接合後の高温プロセスによる熱応力に耐えることが望まれる。
本発明の課題は、半導体用複合基板のハンドル基板において、ドナー基板と接合でき、かつ接合後の高温プロセスによる熱応力に対する耐久性を高くできるようにすることである。
本発明は、半導体用複合基板のハンドル基板であって、ハンドル基板が絶縁性多結晶材料により形成されており、ハンドル基板の表面の微視的な中心線平均表面粗さＲａが５ｎｍ以下であり、表面に露出する結晶粒子の露出面間に３ｎｍ以上、１００ｎｍ以下の段差が設けられていることを特徴とする。
また、本発明は、前記ハンドル基板、およびハンドル基板の前記表面に対して直接または接合層を介して接合されているドナー基板を有することを特徴とする、半導体用複合基板に係るものである。
ハンドル基板がサファイア基板であると、その表面をきわめて平滑にすることができるが、しかし、接合後の複合基板を高温プロセスに供すると、ハンドル基板とドナー基板との間の熱膨張差によって、クラックや剥離が生じやすくなる。
このため、本発明者は、ハンドル基板を多結晶材料によって形成した。ここで、多結晶材料は、多数の微細粒子が結着された微構造を有する。本発明者は、こうした多結晶材料を成形した後、その表面を適宜精密研磨加工することによってＲａを十分に小さくするのと同時に、こうした熱膨張差に起因する基板の剥離を解決する手段として、結晶粒子の結晶方位に依存した段差を表面に形成することを想到した。
このように、結晶粒子の表面を微視的に見て平滑とすることによって、ドナー基板との接合が可能であった。これと同時に、こうした段差部分内に接合層や接着材が充填されることで、アンカー効果により各材料の熱膨張差によるクラックや剥離を防止することが可能となった。
図１（ａ）は、本発明に係るハンドル基板１１の表面領域を示す模式図であり、図１（ｂ）は、本発明に係るハンドル基板１１Ａの表面領域を示す模式図である。 図２（ａ）は、多結晶材料からなるブランク基板１２を示し、図２（ｂ）は、ブランク基板１２を精密研磨加工して得られた基材１を示し、図２（ｃ）は、基材１を更に研磨加工して得られたハンドル基板１１を示し、図２（ｄ）は、ハンドル基板１１（１１Ａ）上にドナー基板１７を接合層１６を介して接合して得られた複合基板２０Ａ（２１Ａ）を示し、図２（ｅ）は、ハンドル基板１１（１１Ａ）上にドナー基板１７を直接接合して得られた複合基板２０Ｂ（２１Ｂ）を示す。 図３（ａ）は、ハンドル基板１１上にドナー基板１７を接合層１６を介して接合して得られた複合基板２０Ａの微構造を示す模式図であり、図３（ｂ）は、ハンドル基板１１上にドナー基板１７を直接接合して得られた複合基板２０Ｂの微構造を示す模式図である。 図４（ａ）は、ハンドル基板１１Ａ上にドナー基板１７を接合層１６を介して接合して得られた複合基板２１Ａの微構造を示す模式図であり、図４（ｂ）は、ハンドル基板１１Ａ上にドナー基板１７を直接接合して得られた複合基板２１Ｂの微構造を示す模式図である。 図５は、本発明に係るハンドル基板のAFM (Atomic Force Microscope:原子間力顕微鏡)による写真である。 図６は、図５の写真を説明するための模式図である。
以下、適宜図面を参照しつつ、本発明を更に説明する。
まず、図２（ａ）に示すように、多結晶材料からなるブランク基板１２を準備する。ブランク基板１２の表面１２ａ、底面１２ｂは、研削面であってよく、また焼成面（アズファイアー面）であってよい。
多結晶材料は、多数の微細粒子が結着された微構造を有する。多結晶材料は、図１に示すように、結晶粒子２、７がランダムに配置されることで構成されている。ブランク基板１２の表面１２ａを精密研磨加工することによって、図２（ｂ）に示すように、研磨面５を有する基材１を得る。研磨面５の近傍においては、各結晶粒子２、７が平面に沿って削られ、それぞれ平坦面を有する、研磨された結晶粒子２、７が表面に露出することになる。この研磨された結晶粒子２、７の各露出面２ａ、７ａは平滑となっている。
こうして形成された高精度な研磨面５に、追加の仕上げ加工として、ウエットエッチングやＣＭＰ（化学機械研磨）を施すことで、図２（ｃ）および図１（ａ）、（ｂ）に示すように、基材表面に、結晶粒に起因した凹凸を形成する。
すなわち、多結晶材料を構成する各結晶粒子２、７の結晶方位は、それぞれ異なっている。そして、高精度な研磨加工を行った後に、研磨面に対してエッチング等の化学処理を施した場合、加工レートは、各結晶粒子ごとに異なることとなる。例えば、図１において、各結晶粒子２、７ごとに加工レートが異なってくる。これにより、仕上げ加工後には、隣接する結晶粒子２、７間の各表面２ａ、７ａ間に段差ｈが形成される。これによって、表面に対してパターニング等の処置をすることなく、基板の表面にランダムな微細な凹凸を形成することに成功した。
こうして得られたハンドル基板１１、１１Ａにおいては、表面１５の微視的な中心線平均表面粗さＲａが５ｎｍ以下であり、各結晶粒子２、７の結晶方位の相違に基づく加工レートの差異による段差ｈが、隣接する結晶粒子２、７の粒界３に沿って形成されている。
図１（ａ）、（ｂ）の模式図に示す表面を図５に写真として例示する。また、図５の写真を模式図に変換し、図６に示す。図５の左側の写真において、暗い部分は粒子２の露出面２ａであり、明るく細長い線は粒界３を示す。図５の右側の写真においては、コントラスト処理が施されているが、粒界３が細長く黒い線として表示されている。そして、図５の右上の写真は斜視図になっており，隣接する粒子間の粒界に沿って段差３が明らかに見える。
ここで、図１（ａ）の例においては、各結晶粒子２の段差を形成するエッジ４が尖っている。また、図１（ｂ）の例においては、各結晶粒子７の段差を形成するエッジ４が滑らかになっている。
ハンドル基板１１、１１Ａを得た後、ハンドル基板１１、１１Ａの表面１５に対してドナー基板１７を接合できる。図３（ａ）および図４（ａ）の例では、ハンドル基板１１、１１Ａの表面１５上に接合層１６を介してドナー基板１７が接合されている。この場合、ハンドル基板１１、１１Ａの表面１５が微視的に見て平滑であることから、ドナー基板との接合強度を高くすることができる。また、接合層１６の材質が段差の内側に入り込み、一種のアンカー効果を奏することから、ハンドル基板とドナー基板との間の熱膨張差による剥離やクラックを抑制できることがわかった。
また、図３（ｂ）および図４（ｂ）の例では、ハンドル基板１１、１１Ａの表面１５上にドナー基板１７が直接接合されている。この場合、ハンドル基板１１、１１Ａの表面が微視的に見て平滑であることから、ドナー基板との接合強度を高くすることができる。また、ドナー基板の材質が段差の内側に入り込み、一種のアンカー効果を奏することから、ハンドル基板とドナー基板との間の熱膨張差によるクラック、剥離を抑制できることがわかった。
以下、本発明の各構成要素を更に説明する。
（半導体用複合基板）
本発明の複合基板は、プロジェクター、高周波デバイス、高性能レーザー、パワーデバイス、ロジックICなどの半導体、特に半導体回路用途に利用できる。
複合基板は、本発明のハンドル基板と、ドナー基板とを含む。
ドナー基板の材質は、特に限定されないが、好ましくは、シリコン、窒化アルミニウム、窒化ガリウム、酸化亜鉛及びダイアモンドからなる群から選択される。ドナー基板の厚さは、特に限定されないが、通常のＳＥＭＩ／ＪＥＩＤＡ規格近傍のものがハンドリングの関係から扱いやすい。
ドナー基板は、上述の材質を有し、表面に酸化膜を有していてもよい。酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。酸化膜は、好ましくは５０〜５００ｎｍの厚さを有する。酸化膜を有するドナー基板もドナー基板に含まれ、特に区別しない限り、ドナー基板と称する。
（ハンドル基板）
ハンドル基板の厚さは、特に限定されないが、通常のＳＥＭＩ／ＪＥＩＤＡ規格近傍のものがハンドリングの関係から扱いやすい。
ハンドル基板の材質は、多結晶材料である。多結晶材料は、特に限定されないが、好ましくは、酸化シリコン、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、サイアロン及び窒化ガリウムからなる群から選択される。
多結晶材料を構成する結晶粒の大きさは、１μｍ以上とすることが好ましく、これによって微視的な中心線平均表面粗さＲａを小さくして、分子間力によるドナー基板の接合強度を良好にし易い。この観点からは、多結晶材料の結晶粒径は、１０μｍ以上とすることが更に好ましい。
また、多結晶材料の結晶粒径は、１００μｍ以下とすることが好ましく、これによって段差による効果を向上させ易くなる。
また、ハンドル基板を構成する多結晶材料の相対密度は、半導体の後処理に対する耐久性および汚染防止の観点から、９８％以上とすることが好ましく、９９％以上とすることが更に好ましい。
（透光性アルミナセラミックス）
多結晶材料としては、透光性アルミナセラミックが特に好適に用いられる。理由として、非常に緻密な焼結体が得られる為に、凹部形成部分に応力集中が発生しても、ハンドル基板の割れやクラックが発生しにくい。
透光性アルミナ基板の成形方法は特に限定されず、ドクターブレード法、押し出し法、ゲルキャスト法など任意の方法であってよい。特に好ましくは、基板をゲルキャスト法を用いて製造する。好適な実施形態においては、セラミック粉末、分散媒およびゲル化剤を含むスラリーを注型し、このスラリーをゲル化させることによって成形体を得、この成形体を焼結させる。
特に好ましくは、純度９９．９％以上（好ましくは９９．９５％以上）の高純度アルミナ粉末に対して、１５０〜１０００ｐｐｍの助剤を添加した原料を用いる。このような高純度アルミナ粉末としては、大明化学工業株式会社製の高純度アルミナ粉体を例示できる。
前述した助剤としては、酸化マグネシウムが好ましいが、ZrO2, Y2O3,La2O3, Sc2O3も例示できる。
好適な実施形態においては、透光性アルミナ基板におけるアルミナ以外の不純物量が０．２質量％以下であり、これによって半導性汚染を抑制できるので、本発明が特に有効である。
原料粉末の平均粒径（一次粒子径）は特に限定されないが、低温焼結での緻密化という観点からは、０．５μｍ以下が好ましく、０．４μｍ以下が更に好ましい。一層好ましくは、原料粉末の平均粒子径は０．３μｍ以下である。この平均粒径の下限は特に限定されない。原料粉末の平均粒子径は、ＳＥＭ（走査型電子顕微鏡）による原料粉末の直接観察によって決定できる。
なお、ここでいう平均粒子径とはＳＥＭ写真(倍率：Ｘ３００００。任意の２視野)上における２次凝集粒子を除く１次粒子の（最長軸長＋最短軸長）／２の値のｎ＝５００平均値のことである。
ゲルキャスト法は、以下の方法を例示できる。
（１） 無機物粉体とともに、ゲル化剤となるポリビニルアルコール、エポキシ樹脂、フェノール樹脂等のプレポリマーを、分散剤と共に分散媒中に分散してスラリーを調製し、注型後、架橋剤により三次元的に架橋してゲル化させることにより、スラリーを固化させる。
（２） 反応性官能基を有する有機分散媒とゲル化剤とを化学結合させることにより、スラリーを固化させる。
（ハンドル基板の表面の微構造）
本発明においては、ハンドル基板の表面の微視的な中心線平均表面粗さＲａが５ｎｍ以下である。これが大きいと、分子間力によって、ドナー基板の接合強度を低減させる。これは、本発明の観点からは、３ｎｍ以下が更に好ましく、１ｎｍ以下が最も好ましい。なお、これは、表面に表れる各結晶粒子２、７（図１（ａ）、（ｂ）参照）の露出面２ａ、７ａについて原子間力電子顕微鏡によって撮像し、後述のようにして算出する数値のことである。
本発明では、ハンドル基板の表面に露出する結晶粒子の露出面に段差が設けられている。多結晶材料を形成する結晶粒子２、７が表面に露出する露出面２ａ、７ａの間に粒界３が露出しており、この粒界３に沿って段差が生じている。このため、段差は、微視的な中心線平均表面粗さＲａに対しては直接影響しない。
こうして形成された段差の大きさｈは、ＰＶ値において、3ｎｍ以上とし、これによってドナー基板や接合層に対するアンカー効果を促進できる。この観点からは、段差の大きさｈは、ＰＶ値において、５ｎｍ以上とすることが好ましく、８ｎｍ以上とすることが特に好ましい。また、段差の大きさｈは、ＰＶ値において、１００ｎｍ以下とし、これによって分子間力によるドナー基板との接合への影響を抑制できる。この観点からは、段差の大きさｈは、ＰＶ値において、５０ｎｍ以下とすることが更に好ましく、３０ｎｍ以下とすることが特に好ましい。
粒界の段差における結晶粒子のエッジ４は、図１（ａ）のように尖っていても良い。この場合には、更に強いアンカー効果を期待できる。一方、図１（ｂ）のように、粒界の段差における結晶粒子のエッジ４が滑らかになっている場合には、応力集中の起点が実質的に無いために、接合層内部でのクラックや割れを抑制し易い。
（ハンドル基板の結晶配向度）
本発明における前記段差を形成する手段として、ハンドル基板を構成する多結晶材料の結晶粒を配向させることが好適である。配向が同じ結晶粒子の加工レートは同じになるので、研磨後に、ある一定の高さの段差が同時に形成されることになる。結晶がまったく配向していないと、各結晶粒子の加工レートがそれぞれ異なるので、段差の高さが同じにならず、段差の高さにバラツキが生ずる。従って、ハンドル基板を構成する複数の結晶が同一方位を持つことで、接合を形成させるのに有効な結晶表面積を増すことができるとともに、同時に異なる方位を持つ結晶が存在することで、アンカー効果を更に有効に発揮させることが可能となる。
配向性セラミックスとは、セラミックスを構成する結晶粒子が、所定方向に向かって配向するように制御されたものである。ハンドル基板を構成する多結晶材料の結晶配向度は、上述の観点からは、３０％以上であることが好ましく、５０％以上が更に好ましい。また、段差の割合を保つためにハンドル基板を構成する多結晶材料の結晶配向度の上限は９５％以下が好ましく、９０％以下がさらに好ましい。
多結晶材料の結晶配向度はロットゲーリング法により測定する。
具体的には接合面のＸＲＤ回折パターンを測定し、次式により求める。
ここで、ΣＩ（ｈｋｌ）が接合面で測定された全ての結晶面（ｈｋｌ）のＸ線回折強度の総和、ΣＩ0（ｈｋｌ）が同一材料で無配向のものについて測定されたＸ線回折強度の総和、Σ’I（ＨＫＬ）が接合面で測定された特定の結晶面（例えば００６面）のＸ線回折強度の総和、Σ’I0（ＨＫＬ）が同一材料で無配向のものについて測定された特定の結晶面（例えば００６面）のＸ線回折強度の総和である。
結晶を配向させる方法は既知の各種方法が利用できるが、配向度を制御するとの観点から磁場による方法が望ましい。具体的には前述のゲルキャスト法においてスラリーを注型した後、磁場中で固化させる。この際、使用する金型はガラス、アルミ合金、銅合金といった磁場の影響を受けない材質とする。また、印加する磁場強度は、低すぎると配向させることができず、高すぎると焼結助剤が偏析し、焼成後に異常粒が発生するため、５Ｔ〜１２Ｔの範囲とすることが望ましい。
（ハンドル基板の表面処理）
ブランク基板１２を精密研磨加工することによって、各結晶粒子の表面の微視的な中心線平均表面粗さＲａを小さくする。こうした研磨加工としては、以下を例示できる。
すなわち、基板の面出し加工として、GC（グリンカーボン)によりラップ加工を実施する。その後ダイヤモンド砥粒によるラップ加工により表面を鏡面とする。
また、各結晶粒子の表面の微視的な中心線平均表面粗さＲａを小さくした後で、更に追加で仕上げ加工を行うことによって、結晶粒子の中心線平均表面粗さＲａを５ｎｍ以下とすることと共に、結晶粒子間に段差を生じさせる。こうした仕上げ加工としては、化学的エッチングを含む加工が好ましく、以下が特に好ましい。
すなわち、最終的なコロイダルシリカによるＣＭＰ加工の加工時間を、通常適用するＣＭＰ条件より長くすることで、化学的エッチングによる加工効果を大きくすることができる。これによって、結晶粒間のエッチレート差による段差の形成を顕著にすることが可能となる。
（接合形態）
また接合に用いられる技術としては、特に限定される訳ではないが、例えば表面活性化による直接接合や、接着層を用いた基板接合技術が用いられる。
直接接合には界面活性化による低温接合技術が好適に用いられる。１０−６Ｐａ程度の真空状態にてＡｒガスによる表面活性化を実施後、常温にてＳｉ等の単結晶材料がＳｉＯ２等の接着層を介して多結晶材料と接合されることができる。
接着層の例としては、樹脂による接着の他に、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮが用いられる。
本発明の効果を確認するために透光性アルミナセラミックを用いたハンドル基板１１を試作した。
まず、透光性アルミナセラミック製のブランク基板１２を作成した。
具体的には、以下の成分を混合したスラリーを調製した。
（原料粉末）
・比表面積３．５〜４．５ｍ２／ｇ、平均一次粒子径０．３５〜０．４５μｍのα−アルミナ粉末 １００重量部
・ＭｇＯ（マグネシア） ０．０２５重量部
・ＺｒＯ２（ジルコニア）
０．０４０重量部
・Ｙ２Ｏ３（イットリア） ０．００１５重量部
（分散媒）
・グルタル酸ジメチル ２７重量部
・エチレングリコール ０．３重量部
（ゲル化剤）
・ＭＤＩ樹脂 ４重量部
（分散剤）
・高分子界面活性剤 ３重量部
（触媒）
・Ｎ，Ｎ-ジメチルアミノヘキサノール ０．１重量部
上記の混合物からなるスラリーを、アルミニウム合金製の型に室温で注型の後、室温で１時間放置した。次いで４０℃で３０分放置し、固化を進めてから、離型した。さらに、室温、次いで９０℃の各々にて２時間放置して、板状の粉末成形体を得た。
得られた粉末成形体を、大気中１１００℃で仮焼（予備焼成）の後、水素３：窒素１の雰囲気中１７００〜１８００℃で焼成を行い、その後、同条件でアニール処理を実施し、多結晶材料からなるブランク基板１２とした。
作製したブランク基板１２に高精度研磨加工を実施した。先ずグリーンカーボンによる両面ラップ加工により形状を整えた後、粒径６μｍのダイヤモンドにて片面ラップ加工を実施した。最終的な面粗さと所望の粒界段差を得るべく、コロイダルシリカを用いたＣＭＰ研磨加工を実施した。これにより、図５、図６に示すような表面形態を得た。
得られたハンドル基板について、表面１５の各結晶粒の表面粗さを微視的に見たときの中心線平均表面粗さＲａを測定した結果、１ｎｍ未満であった。ただし、測定は、以下のようにして行う。
各結晶粒の表面粗さを微視的に観察する場合には、AFM（Atomic Force Microscope：原子間力顕微鏡）による10um視野範囲でのRa値測定が用いられる。
また、得られたハンドル基板について、表面に存在する結晶粒子の段差を測定したところ、ＰＶ値にて３０ｎｍであった。ただし、測定は、以下のようにして行う。
こうした結晶粒間の段差を含む巨視的範囲での面粗さ測定には、広視野（３０um視野以上）でのAFM測定によるRt値測定（PV値測定）が用いられる。
また、ハンドル基板を構成するアルミナの結晶配向度は７０％であった。
得られたハンドル基板の表面に、シリコン薄板との接着層として、ＳｉＯ２層を形成した。製膜方法はプラズマＣＶＤを用い、製膜後にＣＭＰ研磨（化学機械研磨）を実施することで、最終的なＳｉＯ２層の膜厚を１００ｎｍとした。その後、プラズマ活性化法によりＳｉ基板とＳｉＯ２層を直接接合し、Ｓｉ―ＳｉＯ２―ハンドル基板からなる複合基板を試作した。また、形成したＳｉ層に研磨加工を施すことで、Ｓｉ層の厚みを５００ｎｍとした。
得られた複合基板を１０００℃で３０分間の間熱処理した結果、接合状態は変わらず、クラック、剥離等の発生は無く、形成した微細な穴による十分なアンカー効果が得られることを確認した。
（実施例２〜１１）
実施例１と同様に複合基板を作製し、剥離の有無を評価した。ただし、成形時に印加する磁場強度およびＣＭＰ研磨加工条件を調整し、配向度および粒界段差の大きさを調整した。
剥離発生率の結果を表１、２に示す。
（比較例１）
段差が無い基板の貼り合わせ強度を比較するために、ハンドル基板として、Ｓｉ基板上に機能層としてLT（リチウムタンタレート）を直接接合した複合基板を作成した。LT表面はRa：0.5nm、PV値：2nm、物理的な段差の無い表面とした。このハンドル基板のLT表面を、Ｓｉからなるドナーに表面活性化法による直接接合により貼り合せ、研磨加工により20umの膜厚とした。完成した基板をダイヤモンドブレードにて切断加工したところ、接合界面からの剥離現象が部分的に観察された。

Claims (6)

  1. 半導体用複合基板のハンドル基板であって、
    前記ハンドル基板が絶縁性多結晶材料により形成されており、前記ハンドル基板の表面の微視的な中心線平均表面粗さＲａが５ｎｍ以下であり、前記表面に露出する結晶粒子の露出面間に段差が設けられていることを特徴とする、ハンドル基板。
  2. 前記段差が３ｎｍ以上、１００ｎｍ以下であることを特徴とする、請求項１記載のハンドル基板。
  3. 前記絶縁性多結晶材料が配向性セラミックスであることを特徴とする、請求項１または２記載のハンドル基板。
  4. 前記配向性セラミックスの配向度が３０％以上、９５％以下であることを特徴とする、請求項３記載のハンドル基板。
  5. 前記絶縁性多結晶材料が透光性アルミナセラミックスであることを特徴とする、請求項１〜４のいずれか一つの請求項に記載のハンドル基板。
  6. 請求項１〜５のいずれか一つの請求項に記載のハンドル基板、および前記ハンドル基板の前記表面に対して直接または接合層を介して接合されているドナー基板を有することを特徴とする、半導体用複合基板。
JP2014545019A 2013-03-27 2014-03-19 半導体用複合基板のハンドル基板 Expired - Fee Related JP5651278B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014545019A JP5651278B1 (ja) 2013-03-27 2014-03-19 半導体用複合基板のハンドル基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013066455 2013-03-27
JP2013066455 2013-03-27
PCT/JP2014/058704 WO2014157430A1 (ja) 2013-03-27 2014-03-19 半導体用複合基板のハンドル基板
JP2014545019A JP5651278B1 (ja) 2013-03-27 2014-03-19 半導体用複合基板のハンドル基板

Publications (2)

Publication Number Publication Date
JP5651278B1 JP5651278B1 (ja) 2015-01-07
JPWO2014157430A1 true JPWO2014157430A1 (ja) 2017-02-16

Family

ID=51624393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014545019A Expired - Fee Related JP5651278B1 (ja) 2013-03-27 2014-03-19 半導体用複合基板のハンドル基板

Country Status (7)

Country Link
US (1) US20150179504A1 (ja)
EP (1) EP2871668B1 (ja)
JP (1) JP5651278B1 (ja)
KR (1) KR101531809B1 (ja)
CN (1) CN104412358B (ja)
TW (1) TWI596717B (ja)
WO (1) WO2014157430A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6182661B2 (ja) * 2014-02-18 2017-08-16 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
CN105006440B (zh) * 2015-06-24 2018-01-09 武汉新芯集成电路制造有限公司 一种真空键合大气加压混合键合方法
WO2017057271A1 (ja) * 2015-09-30 2017-04-06 日本碍子株式会社 エピタキシャル成長用配向アルミナ基板
TWI706926B (zh) * 2015-09-30 2020-10-11 日商日本碍子股份有限公司 氧化鋁燒結體及光學元件用下方基板
CN108025979B (zh) * 2015-09-30 2021-06-01 日本碍子株式会社 外延生长用取向氧化铝基板
CN105632894B (zh) * 2015-12-30 2020-01-07 昆山成功环保科技有限公司 一种化合物半导体与硅基半导体进行键合的方法
CN116813366A (zh) * 2023-05-29 2023-09-29 苏州璋驰光电科技有限公司 一种“汉堡式”陶瓷-晶体复合衬底及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3323945B2 (ja) 1991-12-03 2002-09-09 東芝セラミックス株式会社 ダミーウェーハ
US5572040A (en) 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
JP4236292B2 (ja) * 1997-03-06 2009-03-11 日本碍子株式会社 ウエハー吸着装置およびその製造方法
JP3975518B2 (ja) * 1997-08-21 2007-09-12 株式会社豊田中央研究所 圧電セラミックス
JP2002193672A (ja) * 2000-10-18 2002-07-10 National Institute For Materials Science 配向性セラミックス焼結体およびその製造方法
JP3539634B2 (ja) * 2000-10-26 2004-07-07 日立金属株式会社 回路搭載用窒化ケイ素基板および回路基板
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
JP4182236B2 (ja) * 2004-02-23 2008-11-19 キヤノン株式会社 光学部材および光学部材の製造方法
JP5274859B2 (ja) 2007-04-18 2013-08-28 信越化学工業株式会社 貼り合わせ基板の製造方法
CN101468915A (zh) * 2007-12-26 2009-07-01 中国科学院上海硅酸盐研究所 一种具有择优取向的多晶氧化铝透明陶瓷及其制备方法
CN101521155B (zh) * 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
EP2297278A1 (en) * 2008-06-02 2011-03-23 Panasonic Corporation Semiconductor light emitting apparatus and light source apparatus using the same
JP2010232625A (ja) * 2009-03-03 2010-10-14 Sumitomo Electric Ind Ltd 貼り合わせ基板の製造方法
JP5420968B2 (ja) 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2010278341A (ja) 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 貼り合わせｓｏｓ基板
KR101069900B1 (ko) * 2009-08-25 2011-10-05 연세대학교 산학협력단 플렉서블 디바이스 및 그 제조 방법
JP5695394B2 (ja) * 2010-11-17 2015-04-01 日本碍子株式会社 複合基板の製法
US9184228B2 (en) * 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
JP5762875B2 (ja) * 2011-08-01 2015-08-12 日本碍子株式会社 透光性配線基板
CN102515720A (zh) * 2011-12-08 2012-06-27 西安交通大学 一种透明氧化铝陶瓷的制备方法
TWI602315B (zh) * 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法

Also Published As

Publication number Publication date
EP2871668A4 (en) 2016-03-02
EP2871668B1 (en) 2018-04-25
US20150179504A1 (en) 2015-06-25
KR20140139138A (ko) 2014-12-04
TW201511194A (zh) 2015-03-16
EP2871668A1 (en) 2015-05-13
CN104412358B (zh) 2016-11-23
WO2014157430A1 (ja) 2014-10-02
KR101531809B1 (ko) 2015-06-25
CN104412358A (zh) 2015-03-11
TWI596717B (zh) 2017-08-21
JP5651278B1 (ja) 2015-01-07

Similar Documents

Publication Publication Date Title
JP5651278B1 (ja) 半導体用複合基板のハンドル基板
JP5756888B2 (ja) 半導体用複合基板のハンドル基板
TWI629753B (zh) 半導體用複合基板之操作基板
JP6182661B2 (ja) 半導体用複合基板のハンドル基板および半導体用複合基板
US9390955B2 (en) Handle substrate and composite wafer for semiconductor device
CN105190839B (zh) 半导体用复合基板的处理基板
WO2015008694A1 (ja) 半導体用複合基板のハンドル基板
KR20160009526A (ko) 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140924

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140924

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20141031

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141114

R150 Certificate of patent or registration of utility model

Ref document number: 5651278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees