WO2014157430A1 - 半導体用複合基板のハンドル基板 - Google Patents

半導体用複合基板のハンドル基板 Download PDF

Info

Publication number
WO2014157430A1
WO2014157430A1 PCT/JP2014/058704 JP2014058704W WO2014157430A1 WO 2014157430 A1 WO2014157430 A1 WO 2014157430A1 JP 2014058704 W JP2014058704 W JP 2014058704W WO 2014157430 A1 WO2014157430 A1 WO 2014157430A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
handle substrate
handle
crystal
bonding
Prior art date
Application number
PCT/JP2014/058704
Other languages
English (en)
French (fr)
Inventor
井出　晃啓
康範 岩崎
杉夫 宮澤
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to KR1020147032136A priority Critical patent/KR101531809B1/ko
Priority to JP2014545019A priority patent/JP5651278B1/ja
Priority to CN201480001703.4A priority patent/CN104412358B/zh
Priority to EP14772860.4A priority patent/EP2871668B1/en
Publication of WO2014157430A1 publication Critical patent/WO2014157430A1/ja
Priority to US14/621,699 priority patent/US20150179504A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Definitions

  • the present invention relates to a handle substrate of a composite substrate for semiconductor.
  • a handle substrate called a silicon on quartz (SOQ), a silicon on glass (SOG), or a silicon on sapphire (SOS) is made of a transparent / insulating substrate such as SOI, GaN, ZnO, diamond, AlN, or other transparent wide substrates. It is known to obtain a bonded wafer by bonding a gap semiconductor to a donor substrate such as silicon. SOQ, SOG, SOS, and the like are expected to be applied to projectors, high-frequency devices, and the like because of the insulation and transparency of the handle substrate. Also, bonded wafers in which a wide gap semiconductor thin film is combined with a handle substrate are expected to be applied to high performance lasers and power devices.
  • SOQ silicon on quartz
  • SOOG silicon on glass
  • SOS silicon on sapphire
  • Such a composite substrate for a semiconductor integrated circuit includes a handle substrate and a donor substrate.
  • the handle substrate and the donor substrate are made of a single crystal material.
  • a method of forming a silicon layer on a base substrate by epitaxial growth has been the mainstream.
  • a method of forming a silicon layer by direct bonding has been developed, which contributes to improving the performance of semiconductor devices.
  • Patent Documents 1, 2, and 3 That is, the handle substrate and the donor substrate are bonded via a bonding layer or an adhesive layer, or directly bonded.
  • various types of handle substrates made of materials other than sapphire such as quartz, glass, and alumina have been proposed (Patent Documents 4, 5, 6, and 7).
  • the handle substrate used for bonding with the donor substrate is preferably subjected to high-precision polishing by CMP or the like so as to maximize the bonding force due to intermolecular force, and the Ra value is desirably 5 nm or less.
  • the composite substrate thus completed is sometimes exposed to a temperature atmosphere close to 1000 ° C. during various semiconductor processes. Therefore, when the functional layer, the supporting substrate, and the bonding layer are different materials, there may be a problem of substrate peeling due to the difference in thermal expansion between the materials. For this reason, in order to maximize the bonding force due to the intermolecular force, it is desired to keep the Ra value of the handle substrate surface low and at the same time withstand the thermal stress due to the high temperature process after bonding.
  • An object of the present invention is to allow a handle substrate of a composite substrate for a semiconductor to be bonded to a donor substrate and to have high durability against thermal stress due to a high-temperature process after bonding.
  • the present invention is a handle substrate of a composite substrate for a semiconductor, wherein the handle substrate is formed of an insulating polycrystalline material, and a microscopic center line average surface roughness Ra of the surface of the handle substrate is 5 nm or less. A step is provided between the exposed surfaces of the crystal grains exposed on the surface.
  • the present invention also relates to a composite substrate for semiconductor, comprising the handle substrate and a donor substrate bonded directly or via a bonding layer to the surface of the handle substrate.
  • the handle substrate is a sapphire substrate
  • the surface can be made very smooth, but if the composite substrate after bonding is subjected to a high temperature process, cracks are caused by the difference in thermal expansion between the handle substrate and the donor substrate. And peeling easily occurs.
  • the present inventor formed the handle substrate from a polycrystalline material.
  • the polycrystalline material has a microstructure in which a large number of fine particles are bound.
  • the inventor of the present invention after forming such a polycrystalline material, by appropriately precisely polishing the surface thereof to sufficiently reduce Ra, It was conceived to form a step on the surface depending on the crystal orientation of the crystal grains.
  • the surface of the crystal particles can be microscopically smoothed to join the donor substrate. At the same time, it is possible to prevent cracks and peeling due to the difference in thermal expansion of each material by the anchor effect by filling the stepped portion with a bonding layer or an adhesive.
  • FIG. 1A is a schematic diagram showing a surface region of the handle substrate 11 according to the present invention
  • FIG. 1B is a schematic diagram showing a surface region of the handle substrate 11A according to the present invention
  • FIG. 2A shows a blank substrate 12 made of a polycrystalline material
  • FIG. 2B shows a base material 1 obtained by precision polishing the blank substrate 12, and
  • FIG. The handle substrate 11 obtained by further polishing the base material 1 is shown.
  • FIG. 2D shows a composite obtained by bonding the donor substrate 17 to the handle substrate 11 (11A) via the bonding layer 16.
  • FIG. 2E shows a composite substrate 20B (21B) obtained by directly bonding the donor substrate 17 on the handle substrate 11 (11A).
  • FIG. 3A is a schematic diagram showing a fine structure of the composite substrate 20A obtained by bonding the donor substrate 17 to the handle substrate 11 via the bonding layer 16, and FIG. 3B shows the handle substrate.
  • 11 is a schematic diagram showing a microstructure of a composite substrate 20B obtained by directly bonding a donor substrate 17 on the substrate 11.
  • FIG. 4A is a schematic diagram showing a fine structure of a composite substrate 21A obtained by bonding the donor substrate 17 to the handle substrate 11A via the bonding layer 16, and FIG. 4B shows the handle substrate. It is a schematic diagram which shows the microstructure of the composite substrate 21B obtained by bonding the donor substrate 17 directly on 11A.
  • FIG. 5 is a photograph of the handle substrate according to the present invention by an AFM (Atomic Force Microscope).
  • FIG. 6 is a schematic diagram for explaining the photograph of FIG.
  • a blank substrate 12 made of a polycrystalline material is prepared.
  • the front surface 12a and the bottom surface 12b of the blank substrate 12 may be ground surfaces or fired surfaces (as-fire surfaces).
  • the polycrystalline material has a microstructure in which a large number of fine particles are bound.
  • the polycrystalline material is configured by randomly arranging crystal particles 2 and 7.
  • the crystal particles 2 and 7 are shaved along a plane, and the polished crystal particles 2 and 7 each having a flat surface are exposed on the surface.
  • the exposed surfaces 2a and 7a of the polished crystal particles 2 and 7 are smooth.
  • the high-precision polished surface 5 thus formed is subjected to wet etching or CMP (chemical mechanical polishing) as an additional finishing process.
  • CMP chemical mechanical polishing
  • irregularities due to crystal grains are formed on the surface of the substrate. That is, the crystal orientations of the crystal grains 2 and 7 constituting the polycrystalline material are different from each other.
  • the processing rate is different for each crystal particle.
  • the processing rate differs for each crystal particle 2, 7.
  • a step h is formed between the surfaces 2a and 7a between the adjacent crystal grains 2 and 7 after finishing. This succeeded in forming random fine irregularities on the surface of the substrate without performing treatment such as patterning on the surface.
  • the microscopic centerline average surface roughness Ra of the surface 15 is 5 nm or less, and due to the difference in processing rate based on the difference in crystal orientation of the crystal grains 2 and 7.
  • a step h is formed along the grain boundary 3 of the adjacent crystal grains 2 and 7.
  • the surface shown in the schematic diagrams of FIGS. 1A and 1B is illustrated as a photograph in FIG. Moreover, the photograph of FIG. 5 is converted into a schematic diagram and shown in FIG. In the photograph on the left side of FIG. 5, the dark portion is the exposed surface 2 a of the particle 2, and the bright and elongated line indicates the grain boundary 3. In the photograph on the right side of FIG. 5, the contrast process is performed, but the grain boundary 3 is displayed as an elongated black line. And the upper right photograph of FIG. 5 is a perspective view, and the step 3 is clearly visible along the grain boundary between adjacent particles.
  • the edge 4 forming the step of each crystal particle 2 is sharp.
  • FIG. 1A the edge 4 forming the step of each crystal particle 2 is sharp.
  • the edge 4 forming the step of each crystal particle 7 is smooth.
  • the donor substrate 17 can be bonded to the surface 15 of the handle substrates 11 and 11A.
  • the donor substrate 17 is bonded via the bonding layer 16 on the surface 15 of the handle substrates 11 and 11A.
  • the bonding strength with the donor substrate can be increased.
  • the material of the bonding layer 16 enters the inside of the step and exhibits a kind of anchor effect, it has been found that peeling and cracking due to a difference in thermal expansion between the handle substrate and the donor substrate can be suppressed.
  • the donor substrate 17 is directly bonded on the surface 15 of the handle substrates 11 and 11A.
  • the surfaces of the handle substrates 11 and 11A are microscopically smooth, the bonding strength with the donor substrate can be increased.
  • the material of the donor substrate enters the inside of the step and exhibits a kind of anchor effect, it has been found that cracking and peeling due to a difference in thermal expansion between the handle substrate and the donor substrate can be suppressed.
  • each component of the present invention will be further described.
  • the composite substrate of the present invention can be used for semiconductors such as projectors, high-frequency devices, high-performance lasers, power devices, and logic ICs, particularly for semiconductor circuit applications.
  • the composite substrate includes the handle substrate of the present invention and a donor substrate.
  • the material of the donor substrate is not particularly limited, but is preferably selected from the group consisting of silicon, aluminum nitride, gallium nitride, zinc oxide, and diamond.
  • the thickness of the donor substrate is not particularly limited, but a substrate in the vicinity of the normal SEMI / JEIDA standard is easy to handle because of handling.
  • the donor substrate may have the above-described material and may have an oxide film on the surface.
  • the oxide film preferably has a thickness of 50 to 500 nm.
  • a donor substrate having an oxide film is also included in the donor substrate, and is referred to as a donor substrate unless otherwise distinguished. (Handle board)
  • the thickness of the handle substrate is not particularly limited, but a handle substrate in the vicinity of a normal SEMI / JEIDA standard is easy to handle because of handling.
  • the material of the handle substrate is a polycrystalline material.
  • the polycrystalline material is not particularly limited, but is preferably selected from the group consisting of silicon oxide, aluminum oxide, aluminum nitride, silicon carbide, silicon nitride, sialon and gallium nitride.
  • the size of the crystal grains constituting the polycrystalline material is preferably 1 ⁇ m or more, thereby reducing the microscopic centerline average surface roughness Ra and improving the bonding strength of the donor substrate by intermolecular force. Easy to do. From this viewpoint, the crystal grain size of the polycrystalline material is more preferably 10 ⁇ m or more.
  • the crystal grain size of the polycrystalline material is preferably 100 ⁇ m or less, which makes it easier to improve the effect due to the step.
  • the relative density of the polycrystalline material constituting the handle substrate is preferably 98% or more, and more preferably 99% or more, from the viewpoint of durability against post-processing of the semiconductor and prevention of contamination.
  • Translucent alumina ceramics As the polycrystalline material, a translucent alumina ceramic is particularly preferably used. The reason is that since a very dense sintered body is obtained, even if stress concentration occurs in the recessed portion formation portion, cracks and cracks in the handle substrate are unlikely to occur.
  • the method for forming the translucent alumina substrate is not particularly limited, and may be any method such as a doctor blade method, an extrusion method, or a gel cast method. Particularly preferably, the substrate is manufactured using a gel cast method.
  • a molded article is obtained by casting a slurry containing ceramic powder, a dispersion medium and a gelling agent and gelling the slurry, and the molded article is sintered.
  • a raw material is used in which an auxiliary of 150 to 1000 ppm is added to high-purity alumina powder having a purity of 99.9% or more (preferably 99.95% or more).
  • high-purity alumina powder include high-purity alumina powder manufactured by Daimei Chemical Co., Ltd.
  • auxiliary agent magnesium oxide is preferable, but ZrO2, Y2O3, La2O3, Sc2O3 can also be exemplified.
  • the amount of impurities other than alumina in the translucent alumina substrate is 0.2% by mass or less, which can suppress semiconducting contamination, so that the present invention is particularly effective.
  • the average particle size (primary particle size) of the raw material powder is not particularly limited, but is preferably 0.5 ⁇ m or less, and more preferably 0.4 ⁇ m or less from the viewpoint of densification during low-temperature sintering. More preferably, the average particle diameter of the raw material powder is 0.3 ⁇ m or less. The lower limit of the average particle size is not particularly limited.
  • the average particle diameter of the raw material powder can be determined by direct observation of the raw material powder by SEM (scanning electron microscope).
  • the gel casting method include the following methods. (1) Along with inorganic powder, a prepolymer such as polyvinyl alcohol, epoxy resin, phenol resin, or the like, which becomes a gelling agent, is dispersed in a dispersion medium together with a dispersing agent to prepare a slurry. The slurry is solidified by crosslinking and gelation.
  • the slurry is solidified by chemically bonding an organic dispersion medium having a reactive functional group and a gelling agent.
  • the microscopic center line average surface roughness Ra of the surface of the handle substrate is 5 nm or less.
  • this is more preferably 3 nm or less, and most preferably 1 nm or less.
  • this is a numerical value calculated by imaging the exposed surfaces 2a and 7a of the crystal particles 2 and 7 (see FIGS. 1A and 1B) appearing on the surface with an atomic force electron microscope, as described later. That is.
  • a step is provided on the exposed surface of the crystal grains exposed on the surface of the handle substrate.
  • a grain boundary 3 is exposed between the exposed surfaces 2 a and 7 a where the crystal grains 2 and 7 forming the polycrystalline material are exposed on the surface, and a step is generated along the grain boundary 3.
  • the height h of the step formed in this way is preferably 3 nm or more in terms of PV value, which can promote the anchor effect on the donor substrate and the bonding layer.
  • the step size h is preferably 5 nm or more, particularly preferably 8 nm or more in terms of PV value.
  • the step size h is preferably set to 100 nm or less in terms of PV value, which can suppress the influence of intermolecular force on the bonding with the donor substrate. From this viewpoint, the step size h is more preferably 50 nm or less, and particularly preferably 30 nm or less in terms of PV value.
  • the edge 4 of the crystal grain at the step of the grain boundary may be sharp as shown in FIG. In this case, a stronger anchor effect can be expected.
  • FIG. 1B when the edge 4 of the crystal grain at the step of the grain boundary is smooth, there is substantially no origin of stress concentration. It is easy to suppress cracking.
  • Crystal orientation of the handle substrate As means for forming the step in the present invention, it is preferable to orient crystal grains of a polycrystalline material constituting the handle substrate. Since the processing rate of crystal grains having the same orientation is the same, a step having a certain height is simultaneously formed after polishing. If the crystals are not oriented at all, the processing rate of each crystal particle is different, so that the height of the step is not the same, and the height of the step varies. Therefore, since the crystals constituting the handle substrate have the same orientation, the crystal surface area effective for forming a bond can be increased, and at the same time, crystals having different orientations can provide an anchor effect. Further, it can be effectively exhibited.
  • Oriented ceramics are those in which crystal particles constituting the ceramics are controlled so as to be oriented in a predetermined direction.
  • the degree of crystal orientation of the polycrystalline material constituting the handle substrate is preferably 30% or more and more preferably 50% or more from the above viewpoint.
  • the upper limit of the degree of crystal orientation of the polycrystalline material constituting the handle substrate is preferably 95% or less, and more preferably 90% or less.
  • the degree of crystal orientation of the polycrystalline material is measured by the Lotgering method. Specifically, the XRD diffraction pattern of the joint surface is measured and obtained by the following formula.
  • ⁇ I (hkl) is the sum of X-ray diffraction intensities of all crystal planes (hkl) measured at the joint surface, and X-ray diffraction intensities measured for ⁇ I 0 (hkl) of the same material and non-oriented
  • ⁇ 'I (HKL) is the sum of X-ray diffraction intensities of a specific crystal plane (for example, 006 plane) measured at the joint surface
  • ⁇ 'I 0 (HKL) is measured for the same material and non-oriented It is the sum total of the X-ray diffraction intensities of the specified crystal plane (for example, 006 plane).
  • a method using a magnetic field is desirable from the viewpoint of controlling the degree of orientation.
  • the slurry is solidified in a magnetic field.
  • the mold used is made of a material that is not affected by a magnetic field, such as glass, aluminum alloy, or copper alloy.
  • the applied magnetic field strength is too low, it cannot be oriented, and if it is too high, the sintering aid segregates and abnormal grains are generated after firing. (Handle surface treatment)
  • the blank substrate 12 is precisely polished to reduce the microscopic centerline average surface roughness Ra of the surface of each crystal particle.
  • polishing processes include the following.
  • lapping is performed by GC (green carbon) as the substrate surface processing.
  • the surface is made into a mirror surface by lapping with diamond abrasive grains.
  • the finishing process is further performed to make the centerline average surface roughness Ra of the crystal grain 5 nm or less.
  • a step is generated between the crystal grains.
  • processing including chemical etching is preferable, and the following is particularly preferable. That is, the processing effect of chemical etching can be increased by making the processing time of the final CMP processing with colloidal silica longer than the CMP conditions that are normally applied.
  • the technique used for bonding is not particularly limited, and for example, direct bonding by surface activation or a substrate bonding technique using an adhesive layer is used.
  • a low-temperature bonding technique using interface activation is preferably used.
  • a single crystal material such as Si can be bonded to the polycrystalline material via an adhesive layer such as SiO 2 at room temperature.
  • SiO 2 , Al 2 O 3 , and SiN are used in addition to adhesion by a resin.
  • a handle substrate 11 using a translucent alumina ceramic was made as a prototype.
  • a blank substrate 12 made of translucent alumina ceramic was prepared.
  • a slurry in which the following components were mixed was prepared.
  • the shape was adjusted by double-sided lapping with green carbon, and then single-sided lapping was performed with diamond having a particle size of 6 ⁇ m.
  • CMP polishing using colloidal silica was performed.
  • the surface form as shown in FIGS. 5 and 6 was obtained.
  • the center line average surface roughness Ra when the surface roughness of each crystal grain on the surface 15 was microscopically measured was less than 1 nm.
  • the measurement is performed as follows. When microscopically observing the surface roughness of each crystal grain, Ra value measurement in a 10 um visual field range using an AFM (Atomic Force Microscope) is used.
  • the level difference of the crystal grain which exists on the surface was measured about the obtained handle substrate, it was 30 nm in PV value.
  • the measurement is performed as follows.
  • Rt value measurement PV value measurement
  • AFM measurement in a wide field of view (30 um field of view or more
  • the crystal orientation degree of alumina constituting the handle substrate was 70%.
  • An SiO 2 layer was formed on the surface of the obtained handle substrate as an adhesive layer with the silicon thin plate.
  • plasma CVD was used, and CMP polishing (chemical mechanical polishing) was performed after film formation, so that the final film thickness of the SiO 2 layer was 100 nm.
  • Examples 2 to 11 A composite substrate was prepared in the same manner as in Example 1, and the presence or absence of peeling was evaluated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Products (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

ハンドル基板１１、１１Ａが、絶縁性多結晶材料により形成されており、ハンドル基板の表面１５の微視的な中心線平均表面粗さＲａが５ｎｍ以下であり、表面に露出する結晶粒子２の露出面２ａ間に段差３が設けられている。

Description

半導体用複合基板のハンドル基板
　本発明は、半導体用複合基板のハンドル基板に関するものである。
　従来、Ｓｉｌｉｃｏｎ　ｏｎ　Ｑｕａｒｔｚ（ＳＯＱ）、Ｓｉｌｉｃｏｎ　ｏｎ　Ｇｌａｓｓ（ＳＯＧ）、Ｓｉｌｉｃｏｎ　ｏｎ　Ｓａｐｐｈｉｒｅ（ＳＯＳ）と呼ばれるハンドル基板を、透明・絶縁基板で構成されるＳＯＩや、ＧａＮ、ＺｎＯ、ダイアモンド、ＡｌＮ等の透明ワイドギャップ半導体をシリコン等のドナー基板に接合することで、貼り合わせウェーハを得ることが知られている。ＳＯＱ、ＳＯＧ、ＳＯＳなどは、ハンドル基板の絶縁性・透明性などからプロジェクター、高周波デバイスなどへの応用が期待されている。またワイドギャップ半導体の薄膜をハンドル基板に複合化した貼り合わせウェーハは、高性能レーザーやパワーデバイスなどへの応用が期待される。
　こうした半導体集積回路用の複合基板は、ハンドル基板とドナー基板とからなっており、一般的にハンドル基板やドナー基板は単結晶材料からなる。従来は、ベース基板上にシリコン層をエピタキシャル成長により形成する方法が主流であったが、近年直接接合により形成する方法が開発され、半導体デバイスの性能改善に寄与している。（特許文献１、２、３）。すなわち、こうしたハンドル基板とドナー基板とは、接合層や接着層を介して接合されるか、あるいは直接接合される。また、接合技術の進歩に伴い、石英、ガラス、アルミナといったサファイア以外の材質からなるハンドル基板も各種提案されている（特許文献４、５、６、７）。
特開平０８−５１２４３２ 特開２００３−２２４０４２ 特開２０１０−２７８３４１ ＷＯ　２０１０／１２８６６６　Ａ１ 特開平０５−１６０２４０ 特開平０５−１６０２４０ 特開２００８−２８８５５６
　ドナー基板との接合に用いられるハンドル基板は、分子間力による接合力を最大化するべく、ＣＭＰ等により高精度研磨が施され、そのＲａ値を５ｎｍ以下とすることが望ましい。しかし、こうして完成した複合基板は、各種半導体プロセスの過程において、時に１０００℃近くの温度雰囲気にさらされる。そのため、機能層と支持基板および接合層が異なる材料である場合、それぞれの材料の熱膨張差に起因した基板剥離の問題が生じることがある。このために、分子間力による接合力を最大化するためにハンドル基板表面のＲａ値を低く保持しつつ、同時に接合後の高温プロセスによる熱応力に耐えることが望まれる。
　本発明の課題は、半導体用複合基板のハンドル基板において、ドナー基板と接合でき、かつ接合後の高温プロセスによる熱応力に対する耐久性を高くできるようにすることである。
　本発明は、半導体用複合基板のハンドル基板であって、ハンドル基板が絶縁性多結晶材料により形成されており、ハンドル基板の表面の微視的な中心線平均表面粗さＲａが５ｎｍ以下であり、表面に露出する結晶粒子の露出面間に段差が設けられていることを特徴とする。
　また、本発明は、前記ハンドル基板、およびハンドル基板の前記表面に対して直接または接合層を介して接合されているドナー基板を有することを特徴とする、半導体用複合基板に係るものである。
　ハンドル基板がサファイア基板であると、その表面をきわめて平滑にすることができるが、しかし、接合後の複合基板を高温プロセスに供すると、ハンドル基板とドナー基板との間の熱膨張差によって、クラックや剥離が生じやすくなる。
　このため、本発明者は、ハンドル基板を多結晶材料によって形成した。ここで、多結晶材料は、多数の微細粒子が結着された微構造を有する。本発明者は、こうした多結晶材料を成形した後、その表面を適宜精密研磨加工することによってＲａを十分に小さくするのと同時に、こうした熱膨張差に起因する基板の剥離を解決する手段として、結晶粒子の結晶方位に依存した段差を表面に形成することを想到した。
　このように、結晶粒子の表面を微視的に見て平滑とすることによって、ドナー基板との接合が可能であった。これと同時に、こうした段差部分内に接合層や接着材が充填されることで、アンカー効果により各材料の熱膨張差によるクラックや剥離を防止することが可能となった。
　図１（ａ）は、本発明に係るハンドル基板１１の表面領域を示す模式図であり、図１（ｂ）は、本発明に係るハンドル基板１１Ａの表面領域を示す模式図である。
　図２（ａ）は、多結晶材料からなるブランク基板１２を示し、図２（ｂ）は、ブランク基板１２を精密研磨加工して得られた基材１を示し、図２（ｃ）は、基材１を更に研磨加工して得られたハンドル基板１１を示し、図２（ｄ）は、ハンドル基板１１（１１Ａ）上にドナー基板１７を接合層１６を介して接合して得られた複合基板２０Ａ（２１Ａ）を示し、図２（ｅ）は、ハンドル基板１１（１１Ａ）上にドナー基板１７を直接接合して得られた複合基板２０Ｂ（２１Ｂ）を示す。
　図３（ａ）は、ハンドル基板１１上にドナー基板１７を接合層１６を介して接合して得られた複合基板２０Ａの微構造を示す模式図であり、図３（ｂ）は、ハンドル基板１１上にドナー基板１７を直接接合して得られた複合基板２０Ｂの微構造を示す模式図である。
　図４（ａ）は、ハンドル基板１１Ａ上にドナー基板１７を接合層１６を介して接合して得られた複合基板２１Ａの微構造を示す模式図であり、図４（ｂ）は、ハンドル基板１１Ａ上にドナー基板１７を直接接合して得られた複合基板２１Ｂの微構造を示す模式図である。
　図５は、本発明に係るハンドル基板のＡＦＭ（Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ：原子間力顕微鏡）による写真である。
　図６は、図５の写真を説明するための模式図である。
　以下、適宜図面を参照しつつ、本発明を更に説明する。
　まず、図２（ａ）に示すように、多結晶材料からなるブランク基板１２を準備する。ブランク基板１２の表面１２ａ、底面１２ｂは、研削面であってよく、また焼成面（アズファイアー面）であってよい。
　多結晶材料は、多数の微細粒子が結着された微構造を有する。多結晶材料は、図１に示すように、結晶粒子２、７がランダムに配置されることで構成されている。ブランク基板１２の表面１２ａを精密研磨加工することによって、図２（ｂ）に示すように、研磨面５を有する基材１を得る。研磨面５の近傍においては、各結晶粒子２、７が平面に沿って削られ、それぞれ平坦面を有する、研磨された結晶粒子２、７が表面に露出することになる。この研磨された結晶粒子２、７の各露出面２ａ、７ａは平滑となっている。
　こうして形成された高精度な研磨面５に、追加の仕上げ加工として、ウエットエッチングやＣＭＰ（化学機械研磨）を施すことで、図２（ｃ）および図１（ａ）、（ｂ）に示すように、基材表面に、結晶粒に起因した凹凸を形成する。
　すなわち、多結晶材料を構成する各結晶粒子２、７の結晶方位は、それぞれ異なっている。そして、高精度な研磨加工を行った後に、研磨面に対してエッチング等の化学処理を施した場合、加工レートは、各結晶粒子ごとに異なることとなる。例えば、図１において、各結晶粒子２、７ごとに加工レートが異なってくる。これにより、仕上げ加工後には、隣接する結晶粒子２、７間の各表面２ａ、７ａ間に段差ｈが形成される。これによって、表面に対してパターニング等の処置をすることなく、基板の表面にランダムな微細な凹凸を形成することに成功した。
　こうして得られたハンドル基板１１、１１Ａにおいては、表面１５の微視的な中心線平均表面粗さＲａが５ｎｍ以下であり、各結晶粒子２、７の結晶方位の相違に基づく加工レートの差異による段差ｈが、隣接する結晶粒子２、７の粒界３に沿って形成されている。
　図１（ａ）、（ｂ）の模式図に示す表面を図５に写真として例示する。また、図５の写真を模式図に変換し、図６に示す。図５の左側の写真において、暗い部分は粒子２の露出面２ａであり、明るく細長い線は粒界３を示す。図５の右側の写真においては、コントラスト処理が施されているが、粒界３が細長く黒い線として表示されている。そして、図５の右上の写真は斜視図になっており，隣接する粒子間の粒界に沿って段差３が明らかに見える。
　ここで、図１（ａ）の例においては、各結晶粒子２の段差を形成するエッジ４が尖っている。また、図１（ｂ）の例においては、各結晶粒子７の段差を形成するエッジ４が滑らかになっている。
　ハンドル基板１１、１１Ａを得た後、ハンドル基板１１、１１Ａの表面１５に対してドナー基板１７を接合できる。図３（ａ）および図４（ａ）の例では、ハンドル基板１１、１１Ａの表面１５上に接合層１６を介してドナー基板１７が接合されている。この場合、ハンドル基板１１、１１Ａの表面１５が微視的に見て平滑であることから、ドナー基板との接合強度を高くすることができる。また、接合層１６の材質が段差の内側に入り込み、一種のアンカー効果を奏することから、ハンドル基板とドナー基板との間の熱膨張差による剥離やクラックを抑制できることがわかった。
　また、図３（ｂ）および図４（ｂ）の例では、ハンドル基板１１、１１Ａの表面１５上にドナー基板１７が直接接合されている。この場合、ハンドル基板１１、１１Ａの表面が微視的に見て平滑であることから、ドナー基板との接合強度を高くすることができる。また、ドナー基板の材質が段差の内側に入り込み、一種のアンカー効果を奏することから、ハンドル基板とドナー基板との間の熱膨張差によるクラック、剥離を抑制できることがわかった。
　以下、本発明の各構成要素を更に説明する。
（半導体用複合基板）
　本発明の複合基板は、プロジェクター、高周波デバイス、高性能レーザー、パワーデバイス、ロジックＩＣなどの半導体、特に半導体回路用途に利用できる。
　複合基板は、本発明のハンドル基板と、ドナー基板とを含む。
　ドナー基板の材質は、特に限定されないが、好ましくは、シリコン、窒化アルミニウム、窒化ガリウム、酸化亜鉛及びダイアモンドからなる群から選択される。ドナー基板の厚さは、特に限定されないが、通常のＳＥＭＩ／ＪＥＩＤＡ規格近傍のものがハンドリングの関係から扱いやすい。
　ドナー基板は、上述の材質を有し、表面に酸化膜を有していてもよい。酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。酸化膜は、好ましくは５０~５００ｎｍの厚さを有する。酸化膜を有するドナー基板もドナー基板に含まれ、特に区別しない限り、ドナー基板と称する。
（ハンドル基板）
　ハンドル基板の厚さは、特に限定されないが、通常のＳＥＭＩ／ＪＥＩＤＡ規格近傍のものがハンドリングの関係から扱いやすい。
　ハンドル基板の材質は、多結晶材料である。多結晶材料は、特に限定されないが、好ましくは、酸化シリコン、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、サイアロン及び窒化ガリウムからなる群から選択される。
　多結晶材料を構成する結晶粒の大きさは、１μｍ以上とすることが好ましく、これによって微視的な中心線平均表面粗さＲａを小さくして、分子間力によるドナー基板の接合強度を良好にし易い。この観点からは、多結晶材料の結晶粒径は、１０μｍ以上とすることが更に好ましい。
　また、多結晶材料の結晶粒径は、１００μｍ以下とすることが好ましく、これによって段差による効果を向上させ易くなる。
　また、ハンドル基板を構成する多結晶材料の相対密度は、半導体の後処理に対する耐久性および汚染防止の観点から、９８％以上とすることが好ましく、９９％以上とすることが更に好ましい。
（透光性アルミナセラミックス）
　多結晶材料としては、透光性アルミナセラミックが特に好適に用いられる。理由として、非常に緻密な焼結体が得られる為に、凹部形成部分に応力集中が発生しても、ハンドル基板の割れやクラックが発生しにくい。
　透光性アルミナ基板の成形方法は特に限定されず、ドクターブレード法、押し出し法、ゲルキャスト法など任意の方法であってよい。特に好ましくは、基板をゲルキャスト法を用いて製造する。好適な実施形態においては、セラミック粉末、分散媒およびゲル化剤を含むスラリーを注型し、このスラリーをゲル化させることによって成形体を得、この成形体を焼結させる。
　特に好ましくは、純度９９．９％以上（好ましくは９９．９５％以上）の高純度アルミナ粉末に対して、１５０~１０００ｐｐｍの助剤を添加した原料を用いる。このような高純度アルミナ粉末としては、大明化学工業株式会社製の高純度アルミナ粉体を例示できる。
　前述した助剤としては、酸化マグネシウムが好ましいが、ＺｒＯ２，Ｙ２Ｏ３，Ｌａ２Ｏ３，Ｓｃ２Ｏ３も例示できる。
　好適な実施形態においては、透光性アルミナ基板におけるアルミナ以外の不純物量が０．２質量％以下であり、これによって半導性汚染を抑制できるので、本発明が特に有効である。
　原料粉末の平均粒径（一次粒子径）は特に限定されないが、低温焼結での緻密化という観点からは、０．５μｍ以下が好ましく、０．４μｍ以下が更に好ましい。一層好ましくは、原料粉末の平均粒子径は０．３μｍ以下である。この平均粒径の下限は特に限定されない。原料粉末の平均粒子径は、ＳＥＭ（走査型電子顕微鏡）による原料粉末の直接観察によって決定できる。
　なお、ここでいう平均粒子径とはＳＥＭ写真（倍率：Ｘ３００００。任意の２視野）上における２次凝集粒子を除く１次粒子の（最長軸長＋最短軸長）／２の値のｎ＝５００平均値のことである。
　ゲルキャスト法は、以下の方法を例示できる。
（１）　無機物粉体とともに、ゲル化剤となるポリビニルアルコール、エポキシ樹脂、フェノール樹脂等のプレポリマーを、分散剤と共に分散媒中に分散してスラリーを調製し、注型後、架橋剤により三次元的に架橋してゲル化させることにより、スラリーを固化させる。
（２）　反応性官能基を有する有機分散媒とゲル化剤とを化学結合させることにより、スラリーを固化させる。
（ハンドル基板の表面の微構造）
　本発明においては、ハンドル基板の表面の微視的な中心線平均表面粗さＲａが５ｎｍ以下である。これが大きいと、分子間力によって、ドナー基板の接合強度を低減させる。これは、本発明の観点からは、３ｎｍ以下が更に好ましく、１ｎｍ以下が最も好ましい。なお、これは、表面に表れる各結晶粒子２、７（図１（ａ）、（ｂ）参照）の露出面２ａ、７ａについて原子間力電子顕微鏡によって撮像し、後述のようにして算出する数値のことである。
　本発明では、ハンドル基板の表面に露出する結晶粒子の露出面に段差が設けられている。多結晶材料を形成する結晶粒子２、７が表面に露出する露出面２ａ、７ａの間に粒界３が露出しており、この粒界３に沿って段差が生じている。このため、段差は、微視的な中心線平均表面粗さＲａに対しては直接影響しない。
　こうして形成された段差の大きさｈは、ＰＶ値において、３ｎｍ以上とすることが好ましく、これによってドナー基板や接合層に対するアンカー効果を促進できる。この観点からは、段差の大きさｈは、ＰＶ値において、５ｎｍ以上とすることが好ましく、８ｎｍ以上とすることが特に好ましい。また、段差の大きさｈは、ＰＶ値において、１００ｎｍ以下とすることが好ましく、これによって分子間力によるドナー基板との接合への影響を抑制できる。この観点からは、段差の大きさｈは、ＰＶ値において、５０ｎｍ以下とすることが更に好ましく、３０ｎｍ以下とすることが特に好ましい。
　粒界の段差における結晶粒子のエッジ４は、図１（ａ）のように尖っていても良い。この場合には、更に強いアンカー効果を期待できる。一方、図１（ｂ）のように、粒界の段差における結晶粒子のエッジ４が滑らかになっている場合には、応力集中の起点が実質的に無いために、接合層内部でのクラックや割れを抑制し易い。
（ハンドル基板の結晶配向度）
　本発明における前記段差を形成する手段として、ハンドル基板を構成する多結晶材料の結晶粒を配向させることが好適である。配向が同じ結晶粒子の加工レートは同じになるので、研磨後に、ある一定の高さの段差が同時に形成されることになる。結晶がまったく配向していないと、各結晶粒子の加工レートがそれぞれ異なるので、段差の高さが同じにならず、段差の高さにバラツキが生ずる。従って、ハンドル基板を構成する複数の結晶が同一方位を持つことで、接合を形成させるのに有効な結晶表面積を増すことができるとともに、同時に異なる方位を持つ結晶が存在することで、アンカー効果を更に有効に発揮させることが可能となる。
　配向性セラミックスとは、セラミックスを構成する結晶粒子が、所定方向に向かって配向するように制御されたものである。ハンドル基板を構成する多結晶材料の結晶配向度は、上述の観点からは、３０％以上であることが好ましく、５０％以上が更に好ましい。また、段差の割合を保つためにハンドル基板を構成する多結晶材料の結晶配向度の上限は９５％以下が好ましく、９０％以下がさらに好ましい。
　多結晶材料の結晶配向度はロットゲーリング法により測定する。
　具体的には接合面のＸＲＤ回折パターンを測定し、次式により求める。
Figure JPOXMLDOC01-appb-I000001
　ここで、ΣＩ（ｈｋｌ）が接合面で測定された全ての結晶面（ｈｋｌ）のＸ線回折強度の総和、ΣＩ０（ｈｋｌ）が同一材料で無配向のものについて測定されたＸ線回折強度の総和、Σ’Ｉ（ＨＫＬ）が接合面で測定された特定の結晶面（例えば００６面）のＸ線回折強度の総和、Σ’Ｉ０（ＨＫＬ）が同一材料で無配向のものについて測定された特定の結晶面（例えば００６面）のＸ線回折強度の総和である。
　結晶を配向させる方法は既知の各種方法が利用できるが、配向度を制御するとの観点から磁場による方法が望ましい。具体的には前述のゲルキャスト法においてスラリーを注型した後、磁場中で固化させる。この際、使用する金型はガラス、アルミ合金、銅合金といった磁場の影響を受けない材質とする。また、印加する磁場強度は、低すぎると配向させることができず、高すぎると焼結助剤が偏析し、焼成後に異常粒が発生するため、５Ｔ~１２Ｔの範囲とすることが望ましい。
（ハンドル基板の表面処理）
　ブランク基板１２を精密研磨加工することによって、各結晶粒子の表面の微視的な中心線平均表面粗さＲａを小さくする。こうした研磨加工としては、以下を例示できる。
　すなわち、基板の面出し加工として、ＧＣ（グリンカーボン）によりラップ加工を実施する。その後ダイヤモンド砥粒によるラップ加工により表面を鏡面とする。
　また、各結晶粒子の表面の微視的な中心線平均表面粗さＲａを小さくした後で、更に追加で仕上げ加工を行うことによって、結晶粒子の中心線平均表面粗さＲａを５ｎｍ以下とすることと共に、結晶粒子間に段差を生じさせる。こうした仕上げ加工としては、化学的エッチングを含む加工が好ましく、以下が特に好ましい。
　すなわち、最終的なコロイダルシリカによるＣＭＰ加工の加工時間を、通常適用するＣＭＰ条件より長くすることで、化学的エッチングによる加工効果を大きくすることができる。これによって、結晶粒間のエッチレート差による段差の形成を顕著にすることが可能となる。
（接合形態）
　また接合に用いられる技術としては、特に限定される訳ではないが、例えば表面活性化による直接接合や、接着層を用いた基板接合技術が用いられる。
　直接接合には界面活性化による低温接合技術が好適に用いられる。１０−６Ｐａ程度の真空状態にてＡｒガスによる表面活性化を実施後、常温にてＳｉ等の単結晶材料がＳｉＯ２等の接着層を介して多結晶材料と接合されることができる。
　接着層の例としては、樹脂による接着の他に、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮが用いられる。
　本発明の効果を確認するために透光性アルミナセラミックを用いたハンドル基板１１を試作した。
　まず、透光性アルミナセラミック製のブランク基板１２を作成した。
　具体的には、以下の成分を混合したスラリーを調製した。
（原料粉末）
　・比表面積３．５~４．５ｍ２／ｇ、平均一次粒子径０．３５~０．４５μｍのα−アルミナ粉末　　　　　　　　　　　１００重量部
　・ＭｇＯ（マグネシア）　　　　　　　　　　０．０２５重量部
　・ＺｒＯ２（ジルコニア）　　　　　　　　　０．０４０重量部
　・Ｙ２Ｏ３（イットリア）　　　　　　　　０．００１５重量部
（分散媒）
　・グルタル酸ジメチル　　　　　　　　　　　　　　２７重量部
　・エチレングリコール　　　　　　　　　　　　　０．３重量部
（ゲル化剤）
　・ＭＤＩ樹脂　　　　　　　　　　　　　　　　　　　４重量部
（分散剤）
　・高分子界面活性剤　　　　　　　　　　　　　　　　３重量部
（触媒）
　・Ｎ，Ｎ−ジメチルアミノヘキサノール　　　　　０．１重量部
　上記の混合物からなるスラリーを、アルミニウム合金製の型に室温で注型の後、室温で１時間放置した。次いで４０℃で３０分放置し、固化を進めてから、離型した。さらに、室温、次いで９０℃の各々にて２時間放置して、板状の粉末成形体を得た。
　得られた粉末成形体を、大気中１１００℃で仮焼（予備焼成）の後、水素３：窒素１の雰囲気中１７００~１８００℃で焼成を行い、その後、同条件でアニール処理を実施し、多結晶材料からなるブランク基板１２とした。
　作製したブランク基板１２に高精度研磨加工を実施した。先ずグリーンカーボンによる両面ラップ加工により形状を整えた後、粒径６μｍのダイヤモンドにて片面ラップ加工を実施した。最終的な面粗さと所望の粒界段差を得るべく、コロイダルシリカを用いたＣＭＰ研磨加工を実施した。これにより、図５、図６に示すような表面形態を得た。
　得られたハンドル基板について、表面１５の各結晶粒の表面粗さを微視的に見たときの中心線平均表面粗さＲａを測定した結果、１ｎｍ未満であった。ただし、測定は、以下のようにして行う。
　各結晶粒の表面粗さを微視的に観察する場合には、ＡＦＭ（Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ：原子間力顕微鏡）による１０ｕｍ視野範囲でのＲａ値測定が用いられる。
　また、得られたハンドル基板について、表面に存在する結晶粒子の段差を測定したところ、ＰＶ値にて３０ｎｍであった。ただし、測定は、以下のようにして行う。
　こうした結晶粒間の段差を含む巨視的範囲での面粗さ測定には、広視野（３０ｕｍ視野以上）でのＡＦＭ測定によるＲｔ値測定（ＰＶ値測定）が用いられる。
　また、ハンドル基板を構成するアルミナの結晶配向度は７０％であった。
　得られたハンドル基板の表面に、シリコン薄板との接着層として、ＳｉＯ２層を形成した。製膜方法はプラズマＣＶＤを用い、製膜後にＣＭＰ研磨（化学機械研磨）を実施することで、最終的なＳｉＯ２層の膜厚を１００ｎｍとした。その後、プラズマ活性化法によりＳｉ基板とＳｉＯ２層を直接接合し、Ｓｉ—ＳｉＯ２—ハンドル基板からなる複合基板を試作した。また、形成したＳｉ層に研磨加工を施すことで、Ｓｉ層の厚みを５００ｎｍとした。
　得られた複合基板を１０００℃で３０分間の間熱処理した結果、接合状態は変わらず、クラック、剥離等の発生は無く、形成した微細な穴による十分なアンカー効果が得られることを確認した。
（実施例２~１１）
　実施例１と同様に複合基板を作製し、剥離の有無を評価した。ただし、成形時に印加する磁場強度およびＣＭＰ研磨加工条件を調整し、配向度および粒界段差の大きさを調整した。
　剥離発生率の結果を表１、２に示す。
（比較例１）
　段差が無い基板の貼り合わせ強度を比較するために、ハンドル基板として、Ｓｉ基板上に機能層としてＬＴ（リチウムタンタレート）を直接接合した複合基板を作成した。ＬＴ表面はＲａ：０．５ｎｍ、ＰＶ値：２ｎｍ、物理的な段差の無い表面とした。このハンドル基板のＬＴ表面を、Ｓｉからなるドナーに表面活性化法による直接接合により貼り合せ、研磨加工により２０ｕｍの膜厚とした。完成した基板をダイヤモンドブレードにて切断加工したところ、接合界面からの剥離現象が部分的に観察された。
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003

Claims (6)

  1. 　半導体用複合基板のハンドル基板であって、
    　前記ハンドル基板が絶縁性多結晶材料により形成されており、前記ハンドル基板の表面の微視的な中心線平均表面粗さＲａが５ｎｍ以下であり、前記表面に露出する結晶粒子の露出面間に段差が設けられていることを特徴とする、ハンドル基板。
  2. 　前記段差が３ｎｍ以上、１００ｎｍ以下であることを特徴とする、請求項１記載のハンドル基板。
  3. 　前記絶縁性多結晶材料が配向性セラミックスであることを特徴とする、請求項１または２記載のハンドル基板。
  4. 　前記配向性セラミックスの配向度が３０％以上、９５％以下であることを特徴とする、請求項３記載のハンドル基板。
  5. 　前記絶縁性多結晶材料が透光性アルミナセラミックスであることを特徴とする、請求項１~４のいずれか一つの請求項に記載のハンドル基板。
  6. 　請求項１~５のいずれか一つの請求項に記載のハンドル基板、および前記ハンドル基板の前記表面に対して直接または接合層を介して接合されているドナー基板を有することを特徴とする、半導体用複合基板。
PCT/JP2014/058704 2013-03-27 2014-03-19 半導体用複合基板のハンドル基板 WO2014157430A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020147032136A KR101531809B1 (ko) 2013-03-27 2014-03-19 반도체용 복합 기판의 핸들 기판
JP2014545019A JP5651278B1 (ja) 2013-03-27 2014-03-19 半導体用複合基板のハンドル基板
CN201480001703.4A CN104412358B (zh) 2013-03-27 2014-03-19 半导体用复合基板的操作基板
EP14772860.4A EP2871668B1 (en) 2013-03-27 2014-03-19 Handle substrate for compound substrate for use with semiconductor
US14/621,699 US20150179504A1 (en) 2013-03-27 2015-02-13 Handle Substrates of Composite Substrates for Semiconductors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013066455 2013-03-27
JP2013-066455 2013-03-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/621,699 Continuation US20150179504A1 (en) 2013-03-27 2015-02-13 Handle Substrates of Composite Substrates for Semiconductors

Publications (1)

Publication Number Publication Date
WO2014157430A1 true WO2014157430A1 (ja) 2014-10-02

Family

ID=51624393

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/058704 WO2014157430A1 (ja) 2013-03-27 2014-03-19 半導体用複合基板のハンドル基板

Country Status (7)

Country Link
US (1) US20150179504A1 (ja)
EP (1) EP2871668B1 (ja)
JP (1) JP5651278B1 (ja)
KR (1) KR101531809B1 (ja)
CN (1) CN104412358B (ja)
TW (1) TWI596717B (ja)
WO (1) WO2014157430A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6182661B2 (ja) * 2014-02-18 2017-08-16 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
CN105006440B (zh) * 2015-06-24 2018-01-09 武汉新芯集成电路制造有限公司 一种真空键合大气加压混合键合方法
WO2017057271A1 (ja) * 2015-09-30 2017-04-06 日本碍子株式会社 エピタキシャル成長用配向アルミナ基板
TWI706926B (zh) * 2015-09-30 2020-10-11 日商日本碍子股份有限公司 氧化鋁燒結體及光學元件用下方基板
CN108025979B (zh) * 2015-09-30 2021-06-01 日本碍子株式会社 外延生长用取向氧化铝基板
CN105632894B (zh) * 2015-12-30 2020-01-07 昆山成功环保科技有限公司 一种化合物半导体与硅基半导体进行键合的方法
CN116813366A (zh) * 2023-05-29 2023-09-29 苏州璋驰光电科技有限公司 一种“汉堡式”陶瓷-晶体复合衬底及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160240A (ja) 1991-12-03 1993-06-25 Toshiba Ceramics Co Ltd ダミーウェーハ
JPH08512432A (ja) 1993-07-12 1996-12-24 ペレグリン・セミコンダクター・コーポレイション 単一の超薄膜シリコン・オン・サファイアチップ上の高周波ワイヤレス通信システム
JP2002193672A (ja) * 2000-10-18 2002-07-10 National Institute For Materials Science 配向性セラミックス焼結体およびその製造方法
JP2002201076A (ja) * 2000-10-26 2002-07-16 Hitachi Metals Ltd 窒化ケイ素基板および回路基板
JP2003224042A (ja) 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JP2008288556A (ja) 2007-04-18 2008-11-27 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法
WO2010128666A1 (ja) 2009-05-07 2010-11-11 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2010278341A (ja) 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 貼り合わせｓｏｓ基板
JP2012109399A (ja) * 2010-11-17 2012-06-07 Ngk Insulators Ltd 複合基板及びその製法
JP2013033798A (ja) * 2011-08-01 2013-02-14 Ngk Insulators Ltd 透光性配線基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236292B2 (ja) * 1997-03-06 2009-03-11 日本碍子株式会社 ウエハー吸着装置およびその製造方法
JP3975518B2 (ja) * 1997-08-21 2007-09-12 株式会社豊田中央研究所 圧電セラミックス
JP4182236B2 (ja) * 2004-02-23 2008-11-19 キヤノン株式会社 光学部材および光学部材の製造方法
CN101468915A (zh) * 2007-12-26 2009-07-01 中国科学院上海硅酸盐研究所 一种具有择优取向的多晶氧化铝透明陶瓷及其制备方法
CN101521155B (zh) * 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
EP2297278A1 (en) * 2008-06-02 2011-03-23 Panasonic Corporation Semiconductor light emitting apparatus and light source apparatus using the same
JP2010232625A (ja) * 2009-03-03 2010-10-14 Sumitomo Electric Ind Ltd 貼り合わせ基板の製造方法
KR101069900B1 (ko) * 2009-08-25 2011-10-05 연세대학교 산학협력단 플렉서블 디바이스 및 그 제조 방법
US9184228B2 (en) * 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
CN102515720A (zh) * 2011-12-08 2012-06-27 西安交通大学 一种透明氧化铝陶瓷的制备方法
TWI602315B (zh) * 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160240A (ja) 1991-12-03 1993-06-25 Toshiba Ceramics Co Ltd ダミーウェーハ
JPH08512432A (ja) 1993-07-12 1996-12-24 ペレグリン・セミコンダクター・コーポレイション 単一の超薄膜シリコン・オン・サファイアチップ上の高周波ワイヤレス通信システム
JP2002193672A (ja) * 2000-10-18 2002-07-10 National Institute For Materials Science 配向性セラミックス焼結体およびその製造方法
JP2002201076A (ja) * 2000-10-26 2002-07-16 Hitachi Metals Ltd 窒化ケイ素基板および回路基板
JP2003224042A (ja) 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JP2008288556A (ja) 2007-04-18 2008-11-27 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法
WO2010128666A1 (ja) 2009-05-07 2010-11-11 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2010278341A (ja) 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 貼り合わせｓｏｓ基板
JP2012109399A (ja) * 2010-11-17 2012-06-07 Ngk Insulators Ltd 複合基板及びその製法
JP2013033798A (ja) * 2011-08-01 2013-02-14 Ngk Insulators Ltd 透光性配線基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2871668A4

Also Published As

Publication number Publication date
EP2871668A4 (en) 2016-03-02
EP2871668B1 (en) 2018-04-25
US20150179504A1 (en) 2015-06-25
KR20140139138A (ko) 2014-12-04
TW201511194A (zh) 2015-03-16
EP2871668A1 (en) 2015-05-13
CN104412358B (zh) 2016-11-23
JPWO2014157430A1 (ja) 2017-02-16
KR101531809B1 (ko) 2015-06-25
CN104412358A (zh) 2015-03-11
TWI596717B (zh) 2017-08-21
JP5651278B1 (ja) 2015-01-07

Similar Documents

Publication Publication Date Title
JP5651278B1 (ja) 半導体用複合基板のハンドル基板
JP5756888B2 (ja) 半導体用複合基板のハンドル基板
TWI629753B (zh) 半導體用複合基板之操作基板
JP6182661B2 (ja) 半導体用複合基板のハンドル基板および半導体用複合基板
KR102263959B1 (ko) 반도체용 복합 기판의 핸들 기판
US9390955B2 (en) Handle substrate and composite wafer for semiconductor device
US9469571B2 (en) Handle substrates of composite substrates for semiconductors
KR101642671B1 (ko) 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2014545019

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20147032136

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14772860

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2014772860

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE