JPWO2013129559A1 - 固体撮像装置 - Google Patents

Abstract

固体撮像素子は、Ｍ行?Ｎ列の画素３９１を備える。個々の画素３９１は、入射線の入射により電荷を発生する単一の電荷収集電極（光電変換手段）３９２と、電中収集電極３９２で生成した電荷を収集するｍ（≧３）個の電荷転送蓄積電極（信号収集手段）３９３と、電荷転送蓄積電極３９３で収集された電荷を電荷転送蓄積電極３９３から転送する電荷転送蓄積電極（信号転送手段）３９４，３９５を備える。各画素面積に入射した入射線の５１％以上が電荷収集電極（光電変換手段）３９２により電荷に変換される。各画素３９１の電荷収集電極（光電変換手段）３９２で発生した電荷は各画素内の異なる電荷転送蓄積電極（信号収集手段）３９３に順次収集される。

Description

本発明は、固体撮像装置の構造及びその動作方法に関し、特に複数枚の画像を超高速度で撮影する固体撮像装置及び撮像システムに関する。

１画素に複数のＣＣＤアナログメモリを接続して高速撮像を行う技術は、非特許文献１に開示されている。さらに、同技術を裏面照射構造に適用し、入射光を無駄なく光電変換せしめ、感度を飛躍的に向上させた改良は、非特許文献２に開示されている。この技術により１６万５千画素に対して１６００万枚／秒の超高感度ビデオカメラが実現した。

図１に、非特許文献１に開示された高速撮像装置の部分平面を示し、図２に非特許文献２に開示された裏面照射構造の断面を示す。以下簡単に従来技術の動作原理を説明する。

図１の符号１は信号電荷収集部を示し、信号電荷を収集・蓄積した後、ＣＣＤアナログメモリ部２の対応転送段に電荷を転送する。この状態で次のフレームの撮影時間まで待機する。これらの過程に要する時間をｔｉとする。ＣＣＤアナログメモリ部２はｋ個の転送段を有し、電荷収集部から信号電荷が転送されると矢印で示す転送方向に１段だけ転送する。次に時間ｔｉが経過した後、次の信号電荷が電荷収集部からＣＣＤアナログメモリ部２の対応転送段に転送され、同様に矢印の方向に１段だけ転送される。

かかる動作をｋ回繰り返して、ＣＣＤアナログメモリ部２の全転送段は時間間隔ｔｉを有するｋ個の信号電荷で埋め尽くされる。ＣＣＤアナログメモリ部２の最終転送段は接続ゲート８を介して垂直読み出しＣＣＤ（垂直アナログメモリ）３の対応転送段に接続されており、さらなる転送は垂直読み出しＣＣＤ３を含めた動作になる。

１個のＣＣＤアナログメモリので転送される信号電荷の垂直読み出しを担う垂直読み出しＣＣＤの転送段数をｊとすれば、最終的にｋ＋ｊ個の時間差ｔｉを有する信号電荷がＣＣＤアナログメモリ部２と垂直読み出しＣＣＤ３に保持されることになる。

各画素９は信号電荷収集部１とそれに付随するＣＣＤアナログメモリを備え、全画素で電荷収集と転送が同時に並列に行われる。従って、時間間隔ｔｉで全画素９の映像信号電荷群（１フレーム信号電荷）が記録され、時間差ｔｉをもつｋ+ｊフレーム分撮像装置内に保持される。

続いて、垂直読み出しＣＣＤ３を動作せしめて、信号電荷を図の矢印の方向に転送し、水平転送ＣＣＤ６に順次転送する。水平転送ＣＣＤのＲ個の転送段が信号電荷で満たされた後、水平ＣＣＤの水平読み出し転送（紙面の右から左への転送）を開始し、増幅・出力回路７から外部に読み出す。この動作を繰り返すことにより、時間間隔ｔｉを有するｋ+ｊフレーム（コマ）の映像信号を外部に出力することができる。

なお、図１の符号４は信号電荷収集部１に大量の電荷が流入した場合に、信号電荷収集部１から過剰な電荷を排出すためのドレインを示し、符号５はドレイン４への過剰電荷の排出を制御するゲートを示す。

次に、図２の断面構造を用いて、裏面照射構造の光電変換及び信号電荷収集過程を説明する。図の断面は信号電荷収集部からＣＣＤメモリに亘って第１図紙面の略水平方向の切断面を示す。符号１１は信号電荷収集部、符号１２は電荷収集を制御する収集制御電極（以後、「電荷収集電極」または「収集電極」と呼ぶ）、符号１３はＣＣＤアナログメモリ部、符号符号１４はＣＣＤの転送電極、符号１５はＣＣＤのｎ形転送チャネル層、符号１６は素子分離層を各々示し、全て半導体（Ｓｉ）の表面側に形成されている。

Ｓｉの裏面には高濃度のｐ層２０が形成され、バルクは低濃度のｐ層１９と低濃度のｎ層の接合構造を成し、強い逆バイアス状態に保持されている。このため、バルク内の凡そ全キャリアが外部に排出された空乏状態になり、表面側から裏面に向かう電界が形成される。Ｓｉの裏面から入射した光（電磁波）２１は、Ｓｉ内で電子と正孔対に変換される。このとき、信号電子は前記電界によって表面側に引き寄せられ、正孔は裏面に移動して高濃度ｐ層２０に排出される。

表面側に引き寄せられた電子が、ＣＣＤアナログメモリ部に侵入するのを防ぐためにｐウェル障壁層１７が形成されている。この構造によれば、光電変換された略全電子を信号電荷収集部１１に収集する事ができる。この場合の電荷収集に要する時間は、数ナノ秒以下であり、表面側に引き寄せられた電子が、ＣＣＤアナログメモリ部に侵入するのを防ぐためにｐウェル障壁層１７が形成されている。この構造によれば、光電変換された略全電子を電荷収集部に収集する事ができる。この場合の電荷収集に要する時間は、数ナノ秒以下であり、１ナノ秒程度まで短縮することができる。

図１を用いて説明した従来の高速撮像装置の速度（枚／秒、もしくはフレーム／秒）は、フレーム時間間隔ｔｉの逆数になる。従って、フレーム時間間隔ｔｉを如何に短縮できるかが、超高速撮像装置の技術的ポイントになる。

非特許文献１また非特許文献２の技術による撮影の場合、フレーム時間間隔ｔｉは以下の式（１）で表される。

ここに、ｔｃは入射光により発生した信号電荷が電荷収集部に到達するまでの電荷収集時間、ｔｔは電荷収集部からメモリへの転送に要する電荷転送時間、ｔｗは次のフレームの撮影までの待機時間である。

最高撮影速度のとき、すなわち最小フレーム時間間隔ｔｍはｔｗが０のときで、以下の式（１）’であらわされる。

前述した信号電荷収集、転送の過程において、入射光により発生した信号電荷が電荷収集部に到達する時間ｔｃは数ナノ秒以下に短縮することができる。一方ＣＣＤへの転送時間或いはＣＣＤ転送段間の転送時間ｔｔは１０ナノ秒以上、一般的には数１０ナノ秒を要する。

即ち、フレーム時間間隔ｔｉの最小値ｔｍを律速しているのはＣＣＤの電荷転送速度ｔｔであり、さらなる撮影速度の向上にはｔｔを短縮する、もしくはｔｔの影響を排除することが必要である。

このような超高速撮影手段はＣＣＤを用いる手段に限らない。非特許文献３にはＣＭＯＳ回路とＣＭＯＳメモリを用いた超高速撮像素子が開示されている。この素子を搭載した撮影装置により１０万画素に対して１０００万コマ／秒の撮影速度を達成している。

この撮像素子の特徴は以下の通りである。
（１）撮像素子チップの周辺部に各画素に対して１００個のアナログメモリを作り込んでいる。
（２）各画素列上に、該画素列上の画素数の１／４の数の信号読み出し線を配置し、４回の信号読み出し操作だけで画像１枚の全画素の画像信号を素子周辺部（受光面外）のメモリに転送し記録する。
（３）各アナログメモリを通常のＣＭＯＳキャパシタと２層のポリシリコンで作るキャパシタの組み合わせで構成することにより、信号保存容量を大きくしている。
（４）その他、画素ごとの電源回路の挿入や、ノイズキャンセルの工夫などが導入されている。

この場合にも、電荷収集時間ｔｃに比べて電荷転送時間ｔｔがはるかに大きい。従って、電荷転送時間ｔｔを短縮するか、もしくはその影響を排除することがさらなる高速化を達成する上でのカギとなる技術である。

超高速撮影では極度に短いフレーム時間間隔のために入射光量の不足が非常に厳しい制約となる。非特許文献２では、非特許文献１の技術をそのまま使える特殊な裏面素子構造を発明し、開口率（画素面積に対する入射光の受光面積の比）を１００％にした。

一方、非特許文献４には、裏面照射を使わず、表面照射で、オンチップマイクロレンズと積層導波路の組み合わせで、画素に入射した光の多くを有効に光電変換する撮像素子技術が開示されている。この撮像素子は通常のデジタルカメラ用であるが、この技術は高速撮影用撮像素子にも適用できる。

江藤他、斜行直線ＣＣＤ型画素周辺記録領域を持つ１００万枚／秒の撮像素子、映像情報メディア学会誌、Ｖｏｌ．５６、Ｎｏ．３、ｐｐ．４８３−４８６、２００２． 江藤他、１，６００万枚／秒の裏面照射撮像素子、映像情報メディア学会誌、Ｖｏｌ．６５、Ｎｏ．３、ｐｐ．３４９−３５３、２０１１． 栃木他、バースト１Ｔｐｉｘｅｌ／ｓと連続７８０Ｍｐｉｘｅｌ／ｓの撮影速度を有するグローバルシャッタ高速イメージセンサ、映像情報メディア学会技術報告、Ｖｏｌ．３６、Ｎｏ．１８、ｐｐ．９−１２、２０１２． 渡辺他、１．４μｍ表面照射型積層導波路構造イメージセンサ：ｓｍａｒｔＦＳＩｔｍ、映像情報メディア学会技術報告、Ｖｏｌ．３６、Ｎｏ．１８、ｐｐ．３７−４０、２０１２．

最小フレーム時間間隔ｔｍの大部分を占める電荷転送時間ｔｔの影響を排除し、理論的な最小コマ間時間間隔ｔｍ＝ｔｃ、すなわち理論的最高撮影速度（１／ｔｃ）コマ／秒を実現する。これにより、科学技術分野等で要求される超高速現象の実体を正確に観察且つ解析できる１億コマ／秒以上の超高速撮像を可能にする新しい固体撮像技術を提供する。

上記の課題を以下の手段で解決する。

（全画素面積で収集した光による信号電荷を複数の電荷収集手段で順次収集）
各画素が、単一の光電変換手段と、ｍ（≧３）個の電荷収集手段と、収集した画像信号（信号電荷もしくはそれを電圧等の他の信号に変換した信号）を転送する信号転送手段を備えるＭ行×Ｎ列の画素を備える撮像装置であって、前記光電変換手段がｍ個の電荷収集手段に個々に付随しているのではなく、ｍ個の電荷収集手段に共通の画素面積の大部分（５１％以上）に対応する広い面積に入射する入射光を光電変換する手段であり、生成した信号電荷をｍ個の電荷収集手段で順次収集する手段を備える。入射光をハーフミラーで２つの固体撮像手段に順次入射させることで高速撮影が可能である。この方法によれば、撮影枚数が２枚であれば全画素面積の５０％の入射光を光電変換できるが、撮影枚数が３枚以上であれば全画素面積の約３３％以下の入射光しか光電変換できな。高速撮影における入射光の損失は致命的であり、約３３％以下の変換割合は許容し得ない。本発明では、各画素の単一の光電変換手段から各画素毎の複数の電荷収集手段に順次信号を収集することで、５１％以上の変換効率を確保しつつ、撮影枚数が３枚以上の高速撮影を実現できる。

（光電変換手段から収集手段への電荷の移動経路に介在物がなく、経路が空乏化）
さらに光電変換手段と電荷収集手段の間に、一旦信号電荷を保持する手段が介在せず、電荷収集手段の少なくとも１つで電荷を収集する状態では、光電変換手段と前記電荷収集状態にある電荷収集手段間が空乏化されており、この間を電位勾配のみによって電荷を収集する手段を備える。

（他の（ｍ−１）個の電荷収集手段で順次信号電荷を収集中に信号電荷を転送）
さらに、ｍ個の電荷収集手段の中の１個から、画像信号を転送する時間内に、他の電荷収集手段の少なくとも２個で、順次、信号電荷を収集する手段を備える。

（電荷収集手段の制御は独立で信号転送手段はグループごとに共通）
１個の電荷収集手段と１個の信号転送手段を備え、かつ必要に応じて他の信号制御回路を備える手段の組を「単位画素内回路」と呼ぶとき、ｍ個の単位画素内回路をｍ／Ｌ（Ｌ≧２）個の単位画素内回路からなるＬ個のグループに分け、これらのグループの一つに属する電荷収集手段で順次収集した信号電荷を、他のグループに属する電荷収集手段で信号電荷を順次収集する間に一斉に転送する手段を備える。

このためには、電荷収集手段は全て独立に制御されなければならない。一方、信号転送手段は各グループについて同時に動作して一斉にグループ内の信号を転送するので、グループ内で共通化されていなければならない。

（光電変換層と電荷収集手段の間の電位障壁を選択的にパンチスルーして電荷を収集）
さらに、裏面照射素子構造とし、光の入射する裏面側の光電変換層と表面側の回路層の間に電位障壁層を備え、電荷を収集中の電荷収集手段においては電極に高い電圧（ホールを信号電荷とするときは低い電圧）をかけて障壁層をパンチスルーして電荷を収集する。

ｍ個の電荷収集手段が画素面の中央側に局在している場合は、前記電荷収集手段が局在している部分で前記障壁層の不純物濃度が低い。

（光電変換層と回路層の間の障壁が酸化膜）
さらに、障壁層を絶縁物質としても良い。通常は絶縁層として酸化膜が使われる。電荷収集手段の位置で酸化膜層に孔を開け、この孔を通して信号電荷を収集する。

（電荷収集手段を画素の中心部分の円周上に配置し、単位画素内回路群を放射状に配置）
電荷収集手段側を頂点としてｍ個の単位画素内回路を正多角形となるように敷き詰め、各画素内に内接させる。

正６角形の場合は画素形状を正６角形として密に敷き詰めることができる。正８角形の場合は画素形状が正方形となり、各画素について１個の小さい正方形のスペースが残る。ここに各画素内の単位画素内回路に共通の制御回路を作り込む。

（導波路を用いて画素中心に集光）
光電変換手段が、少なくとも導波路とフォトダイオードからなる。

（トランジスタにより複数の電荷収集手段で電荷を選択的に収集する。）
トランジスタのオン・オフにより生成した信号電荷を順次収集する。

（電荷収集層がフローティング拡散層）
電荷収集手段に絶縁層を介さずに電極をつけ、フローティング拡散層とする。

（全画素面積で収集した光により生成した信号電荷を電荷収集手段Ａで収集：残りの（ｍ−１）個の収集手段で順次電荷を収集中に電荷収集手段Ａから信号電荷を転送）
前述の通り、光電変換手段から電荷収集手段に至る信号電荷の収集時間をｔｃ、収集手段からその外部に画像信号を転送する転送時間をｔｔ、連続画像のフレーム時間間隔をｔｉ、最小フレーム時間間隔をｔｍとする。また理論的に実現可能な最小フレーム時間間隔をｔｕとする。

本発明になる撮像装置によりｍ枚の画像を連続撮影するとき、フレーム時間間隔を最小化するには、収集時間ｔｃごとにｍ個の電荷収集手段を順次切り替えて信号電荷を収集すれば良い。このときｔｉ＝ｔｃ＝ｔｕとなり、理論的に実現可能な最小フレーム時間間隔による撮影ができる。ただしこの場合、連続撮影枚数がｍ枚に制限される。

さらに、ｍ個の電荷収集手段の一つ電荷収集手段Ａで信号電荷を収集した後、残りの（ｍ−１）個の電荷収集手段で順次信号電荷を収集する間に、画像信号を電荷収集手段Ａの外部に転送し、電荷収集手段Ａを空にする手段を備えれば、ｍ＋１個目の画像信号はまたＡで収集することができる。これを繰り返せば、ｍ×（ｋ＋１）コマの連続画像を撮影することができる。ここにｋは各単位画素内回路の内部または外部にあって、単位画素内回路に属する画像信号メモリの数。また（＋１）となっているのは、ｍ個の電荷収集手段にも画像信号が保存されているからである。

例えばｍ＝８の場合、電荷収集手段Ａで信号電荷を収集する時間はｔｃであり、残りの電荷収集手段で信号電荷を収集するために必要な時間は７ｔｃである。この間に電荷収集手段Ａから画像信号を転送できれば、電荷収集手段Ａでは新たな信号電荷を収集できる。すなわち、７ｔｃ≧ｔｔであれば、７ｔｃ後にはｔｔ時間かけて電荷収集手段Ａから信号電荷を転送し終えているので、Ａで新たな信号電荷を収集できる。

例えば収集時間ｔｃが５ナノ秒で、転送時間ｔｔが３５ナノ秒以下であれば、電荷収集手段Ａで１番目の信号を収集した後、３５ナノ秒後には電荷収集手段Ａは空になっているので、５ナノ秒かけてＡで新たに９番目の信号を収集できる。例えばｋ＝４であればｔｃ＝５ナノ秒ごとに８×（４＋１）＝４０フレームを連続撮影できる。このときの撮影速度は１／ｔｃ＝２億枚／秒である。

一方７ｔｃ＜ｔｔの場合は、ｔｉ＝ｔｔ＋ｔｃ後に次のフレームの電荷が収集できる。例えばｔｔ＝４５ナノ秒のとき、（ｔｔ＋ｔｃ）＝５０ナノ秒ごとに８枚の画像が撮影できるので、フレーム時間間隔は（ｔｔ＋ｔｃ）／８＝６．２５ナノ秒となり、撮影速度は１／（（ｔｔ＋ｔｃ）／８）＝１億６千万枚／秒となる。これは非特許文献２に開示されている従来の世界最高撮影速度の１０倍の撮影速度である。実際にはこのようにｔｃ<<ｔであることが多い。

一方、撮影時間間隔だけに注目するならば、通常の撮像素子を使い、上下左右に隣接する４個の画素グループを１個のグループ画素とみなし、４個の画素のうちの１つの画素Ａで、１フレーム時間間隔だけ信号電荷を収集し、次の３フレーム時間間隔の間に生成した電荷をドレインから排出し、これを４つの画素で順次くり返せば、フレーム時間間隔ｔｃでの撮影が可能である。引き続き３個の画素で信号電荷を取集中に画素Ａから画素内、もしくは画素外のメモリに画像信号を転送することもできる。

しかしこの場合、１フレーム撮影するときのグループ画素の受光面積は、もとの画素の１画素分となる。したがって開口率はもとの開口率の１／４以下となり、感度がもとの感度の１／４以下となる。超高速撮影では感度の低下は致命的である。

これに対し略全画素面積で収集した光による信号電荷を画素中のｍ（ｍ≧３）個の電荷収集手段で順次収集すれば、開口率を８０％以上にでき、非常に高い感度で超高速撮影ができる。

（電荷収集手段の制御は独立で信号転送手段はグループごとに共通）
例えば電荷収集手段・転送手段の組をＸ、Ｙの２グループに分け、グループＸに属する電荷収集手段で順次収集した信号電荷（または画像信号）を、グループＹに属する電荷収集手段で順次収集する間に一斉に転送する。この場合、電荷収集手段を制御する配線は電荷収集手段の数、すなわちｍ組必要である。一方、電荷の転送に必要な配線はグループの数、すなわち２種類だけで良い。したがって電荷の転送や一時保存等に必要な配線数はｍ組から２組に減る。これにより、信号電荷を順次収集中に信号を転送することによる撮影の高速化を享受しつつ、１画素列上の金属配線数を効果的に削減でき、画素サイズを縮小して画素数を増やすことができる。

ただしこの場合、グループＸの信号電荷を転送するために割り当て可能な時間は、電荷の収集時間ｔｃのｍ／２倍、すなわちｔｃ×（ｍ／２）となる。一方、１つの電荷収集手段で電荷を収集後、他の（ｍ−１）個で電荷を収集中に画像信号を転送する場合に信号電荷を転送するために割り当て可能な時間は、前述の通りｔｃ×（ｍ−１）となる。ｍ≧３のとき、（ｍ−１）＞ｍ／２であるから、１つの電荷収集手段で電荷を収集後、他の（ｍ−１）個で電荷を収集中に画像信号を転送する場合に比べれば、画像信号転送の時間的制約は厳しくなる。

（光電変換手段から収集手段への電荷の移動経路に介在物がなく、経路が空乏化）
信号電荷を選択的に順次異なる電荷収集手段で収集する手段としてはトランジスタのスイッチングによる方法もある。しかし信号の収集経路が空乏化していないので、ノイズが乗る。一方、収集経路が裏面表層部を除き完全空乏化していると、単調増加（ホールを信号とする場合は単調減少）する電位勾配だけで信号電荷がドリフトすることにより、高速で、かつ理論的には信号電荷を完全転送できる。

（光電変換層と電荷収集手段の間の電位障壁を選択的にパンチスルーして電荷を収集）
このような裏面照射素子構造は非特許文献２で開示されている。この技術と各画素中に複数の電荷収集手段を導入することで、全画素面積で収集した光による信号電荷を複数の電荷収集手段で選択的に取集する技術が容易に実現できる。個別の電荷収集手段のゲート電極の電圧を上げるだけで、その上方の電位障壁が破れ、その電荷収集手段のみに電荷が集まる。

この場合、電荷の収集経路は裏面の薄層を除き空乏化しているので、信号電荷の高速完全転送ができる。

さらに、電荷収集手段群が各画素の中央側に局在している場合は、画素周辺の障壁層の濃度を高くし、中央部分で低くすれば以下の３つの効果が生じる。
（１）光電変換層と障壁層の境界に、画素周辺から中心部に向かう強い電位勾配が生じ、これにより、画素の周辺部で生成した信号電荷が高速で画素の中心部に向かう。
（２）画素中央部の障壁層を弱くし、より低い電圧でパンチスルーを起こすことができる。
（３）画素周辺部に向かうにしたがって障壁層が強くなるので、その表面側に作り込むメモリなどへの信号電荷の迷入確率が下がる。

この場合、画素の中央部とは、画素が円形または正多角形の場合は中心部ないし図心を意味する。また長方形の画素で、横または縦の中心線に沿って電荷収集手段を配置する場合は、中心線に沿う帯状の領域を意味する。

（光電変換層と回路層の間の障壁が酸化膜）
絶縁層として酸化膜が使う場合はＳＯＩ（Silicon on Insulator）技術と呼ばれる汎用技術が使える。電荷収集手段の位置で酸化膜層に孔を開け、この孔を通して信号電荷を収集する。孔の表面側にある電荷収集ゲートの電極の電圧を順次上げることにより選択的に電荷を収集する。この場合も転送経路を空乏化することができる。

（電荷収集手段を画素の中心部分の円周上に配置し、回路群を放射状に配置する）
ｍ個の単位画素内回路を正多角形となるように敷き詰める。例えば頂角が６０°であれば６個の電荷収集手段と転送手段およびその他の回路（メモリ）等の組を敷き詰めて正６角形の画素にすることができる。この場合は空きスペースなしに６角形画素を敷き詰めることができる。

このとき６個の電荷収集手段は画素中心の周りの円周上に等間隔に配置される。画素周辺部から中心部までの距離は略等しいので、電荷収集手段ごとの電荷の収集時間は等しくなる。

またすり鉢状の障壁層により効果的に信号電荷を収集することができる。

一方、頂角が２５度の場合は８個の単位画素内回路の集合は正８角形となる。正８角形を平面内に敷き詰めると、正８角形と同数の小さな正方形の面が残る。通常、８個の単位画素内回路に共通の回路が必要である。

共通回路としては例えば電流源がある。また単位画素内回路をＣＣＤ構造のみで構成する場合には、共通のＣＭＯＳ読み出し回路を正方形領域に作り込んでも良い（後述の実施例参照）。

とくに千鳥配列にすると、実質の画素ピッチが正方配列の場合の１／√２となる。すなわち実質空間解像力が大きくなるという利点がある。

（導波路を用いて画素中心に光を集める）
本発明を表面照射撮像素子に適用する場合に必要な技術である。オンチップマイクロレンズである程度画素の内側に集光した後、非常にアスペクト比の大きい（背の高い）導波路（光ではライトガイドと呼ぶ）を用いて非常に高い集光率（開口率８０％程度）で入射光を画素中心のフォトダイオードに集める。

その周囲に配置した電荷収集ゲートに順次高電圧をかけ、信号電荷を選択的に収集する。

以上の技術により、超高速撮影に必要な高い感度と、理論的最高撮影速度である（１／ｔｃ）フレーム／秒、もしくは技術的最高撮影速度である（１／ｔｔ）フレーム／秒の撮影速度を実現できる。具体的な手段については、本発明の実施例で説明する。

非特許文献１に記載の従来技術による高速撮像素子の平面構造図である。 非特許文献２に記載の高速撮像素子の断面構造図で、光は裏面（下）から入射している。 本発明の実施例１を示す概略平面図である。 実施例１における画素の詳細平面構成図である。 実施例１における各画素の第１番目の電荷収集を示す平面図である。 実施例１における各画素の第２番目の電荷収集を示す平面図である。 実施例１における各画素の第８番目の電荷収集を示す平面図である。 実施例１における各画素の第１６番目の電荷収集を示す平面図である。 実施例１における電極構成と制御電圧の給電線を示す部分平面図である。 実施例１における電荷収集と３相駆動ＣＣＤによる電荷転送原理を示す電位分布図である。 実施例１における電荷収集と３相駆動ＣＣＤの動作を制御する駆動タイミング図である。 実施例１における１画素を中心にした水平方向の断面構造図である。 実施例１における１画素の第１３番目の電荷収集状態を示す断面構造図である。 実施例１における１画素の第１４番目の電荷収集状態を示す断面構造図である。 実施例１における全画素の電荷を一斉にドレインに排出す状態を示す断面構造図である。 実施例１における電荷収集原理を示す半導体の深さ方向に沿った電位分布図である。 実施例１における電荷排出原理を示す半導体の深さ方向に沿った電位分布図である。 実施例１の動作シーケンス全体を示す駆動タイミング図である。 本発明の実施例２における電極構成と制御電圧の給電線を示す部分平面図である。 本発明の実施例３における１画素を中心にした水平方向の断面構造図である。 本発明を撮像システムに応用した場合のシステムブロック図である。 本発明の実施例４の全体構成である。 実施例４における画素の平面構造図である。 実施例４における画素の動作原理を示す図である。 本発明の実施例５の平面構造部分図である。 実施例５の動作原理のうち１画素内における信号電荷の動きを示す。 実施例５の画素の詳細な平面構造を示す。 実施例５の動作原理のうち転送過程を詳細に示している。 本発明の実施例６の平面構造部分図である。 実施例６の電極の平面配置図である。 実施例６のｐウエル障壁層と単位画素内回路の分離層を生成するためのインプラント用マスクを示す図である。 実施例６の電荷収集電極の一つにハイ電圧ＶＨを印加したときの電位分布の平面図である。 実施例６の電荷収集電極の一つに高電圧ＶＨを印加したときの電位分布の断面図である。 本発明の実施例７の平面配置図である。 本発明の実施例８の断面図である。 実施例８の変形例の断面図である。 本発明の実施例９の断面図である。 本発明の実施例１０の断面図である。

以下、本発明の実施の形態を図に基づいて説明する。

（実施例１）
図３に本発明の実施例１の平面構造を示す。符号３１はＭ×Ｎ画素が配列されたイメージング領域を示し、小さな黒太枠で囲まれた３２は１画素を示し、各画素３２ごとにｍ×ｎ個の電荷収集部を含む所謂ＣＣＤの電荷転送段が形成されてなる。

符号３３はイメージング部から矢印３５の垂直方向に並列転送された信号電荷を１行ずつ受け取り、矢印３６の水平方向に転送する水平転送ＣＣＤを示す。符号３４は水平転送ＣＣＤから転送された信号電荷を受け取り、電圧信号として出力する出力回路を示す。符号３７は信号電荷を垂直転送するための３相転送クロックパルスの入力端子を示し、符号３８は信号電荷を水平転送するための水平転送クロックパルスの入力端子を示す。

なお、本発明の実施例１においては、映像光はイメージング領域の紙面の裏面から入射し、多くの入射光は裏面近傍で光電変換され、表面の電荷収集手段に集められる所謂裏面照射型イメージセンサの構造を有している。

図４に本発明の実施例１の平面構造を詳細に説明するための部分平面構造を示す。符号４１と４２は太い黒枠で囲まれた１画素３２を確定する水平及び垂直方向のピッチを示し、符号４３と４４は１転送段及び一つの電荷収集手段を確定する水平及び垂直方向のピッチを示す。従って、この場合１画素３２内に４×４＝１６個の転送段（電荷収集手段）が形成されてなる。ここで、説明の便宜上、１画素内の各転送段（電荷収集手段）に図示のように円で囲んだ番号（１）〜（１６）を付与する（図中ではこれの番号は円で囲んでいるが、本説明においてはこれを括弧付の数字として標記する）。

符号４５及び４７は水平方向に延在する転送電極を示し、この場合、転送電極４５には第１相の転送パルスφ１が、転送電極４７には第３相の転送パルスφ３が供給される。符号４６ａは第２相の第１の転送パルスが供給される転送電極を示し、（１３），（１４），（１５），（１６）間において各々電気的に独立に形成されてなり、各々転送パルスφ２１ａ、φ２１ｂ、φ２１ｃ、φ２１ｄが供給される。

符号４６ｂは第２相の第２の転送パルスが供給される転送電極を示し、（９），（１０），（１１），（１２）間において各々電気的に独立に形成されてなり、各々転送パルスφ２２ａ、φ２２ｂ、φ２２ｃ、φ２２ｄが供給される。符号４６ｃは第２相の第３の転送パルスが供給される転送電極を示し、（５），（６），（７），（８）間において各々電気的に独立に形成されてなり、各々転送パルスφ２３ａ、φ２３ｂ、φ２３ｃ、φ２３ｄが供給される。符号４６ｄは第２相の第４の転送パルスが供給される転送電極を示し、（１），（２），（３），（４）間において各々電気的に独立に形成されてなり、各々転送パルスφ２４ａ、φ２４ｂ、φ２４ｃ、φ２４ｄが供給される。

符号４８は前記φ１、φ２１ａ、φ２１ｂ、φ２１ｃ、φ２１ｄ、φ２２ａ、φ２２ｂ、φ２２ｃ、φ２２ｄ、φ２３ａ、φ２３ｂ、φ２３ｃ、φ２３ｄ、φ２４ａ、φ２４ｂ、φ２４ｃ、φ２４ｄ、φ３の１８種類の転送（制御）パルスを供給するための給電端子群を示す。符号４９は垂直転送ＣＣＤ間の素子分離層を示し、必要に応じて過剰電荷排出ドレイン（リセットドレインを含む）が形成されてなる。

次に図５〜図８を用いて、本発明の第１の実施例の動作原理を説明する。図５の符号５１は第１の画素３２の（１）、符号５２は第２の画素３２の（１）、符号５３は第３の画素の（１）、５４は第４の画素の（１）、５５は第７の画素の（１）を示し、第１〜第９の全ての画素３２の（１）に、高電圧の電荷収集制御パルスφ２４ａが、給電端子から印加された状態を示す。

電荷収集制御パルスφ２４ａが印加される直前においては、前述のように裏面から入射した映像光によって生成された信号電荷は、各画素内のバルク領域に略均一に分布蓄積されている（詳細は後述）。電荷収集制御パルスφ２４ａが印加されることにより、各画素３２のバルクに蓄積された信号電荷は、一斉に各画素３２の（１）に示す電荷収集手段によって収集され、半導体表面領域の電荷転送段に蓄積される。信号電荷が前記各画素３２のバルクに蓄積され、（１）での収集が終了するまでの時間をｔｃ（≦ｔｉ）とする。

図６の符号６７〜７０は、電荷収集が終了し、信号電荷保存状態にある各画素３２の転送段（１）を示す。次に高電圧の電荷収集制御パルスφ２４ｂが、給電端子から全画素の（２）に印加される。この状態において、符号６１は第１の画素の（２）、６２は第２の画素の（２）、６３は第３の画素の（２）、６４は第４の画素の（２）、６５は第７の画素の（２）を示す。φ２４ａの電荷収集パルスの印加が終了してから時間間隔ｔｉを経て、φ２４ｂの電荷収集パルスの印加が終了する。

図７は、以上の動作を各画素３２の（３）から（７）まで順次実行し、（３）に電荷収集パルスφ２３ｄが給電端子から印加されている状態を示す。符号７１は第１の画素３２の（８）、符号７２は第２の画素３２の（８）、符号７３は第３の画素３２の（８）、符号７４は第４の画素３２の（８）、符号７５は第７の画素３２の（８）における、各々の信号電荷収集状態を示す。この時、符号７６、７７、７８に示す各画素３２の（１）〜（７）は、既に信号電荷の収集を完了した信号電荷蓄積（貯蔵）状態にある。

図８は、以上の動作をさらに各画素３２の（９）から（１５）まで順次実行し、（１６）に電荷収集パルスφ２１ｄが給電端子から印加されている状態を示す。符号８１は第１の画素３２の（１６）、符号８２は第２の画素３２の（１６）、符号８３は第３の画素３２の（１６）、符号８４は第４の画素３２の（１６）、符号８５は第７の画素３２の（１６）における、各々の信号電荷収集状態を示す。この時、各画素３２の（１）〜（１５）は、既に信号電荷の収集を完了した信号電荷保存状態にある。

各画素３２の（１６）が信号電荷の収集を完了し、電荷保存（蓄積）状態に移行した時点で、各画素の全転送段（１）〜（１６）は信号電荷で満たされ、（１）→（２）→（３）→（４）→（５）→（６）→（７）→（８）→（９）→（１０）→（１１）→（１２）→（１３）→（１４）→（１５）→（１６）の順番で各時間間隔ｔｉをもって撮影された１６フレームの画像信号電荷を蓄積した状態になる。

この画像信号電荷を図３の符号３５に示す垂直方向に順次並列転送して、１ラインずつ水平転送ＣＣＤ３３に転送し、続く水平転送により出力回路３４から電圧信号として出力される。（１６）の電荷収集過程から３相ＣＣＤ駆動による垂直方向の電荷転送過程に至るチャネル電位分布と信号電荷の動きを、図８に１点鎖線で示すＹ１−Ｙ２断面（８６、８７）に沿って図１０に示す。符号１２１は電荷転送電極群を示し、符号１２２は半導体（Ｓｉ）上に形成された絶縁膜（一般的にはＳｉＯ２）を示す。符号１２３は、転送電極を兼ねた前記（１２）の電荷収集電極、符号１２４は、転送電極を兼ねた前記（８）の電荷収集電極、符号１２５は、転送電極を兼ねた前記（４）の電荷収集電極、符号１２６は、転送電極を兼ねた前記（１６）の電荷収集電極を各々示す。

各転送電極群には、図示の如く転送及び電荷収集を行う制御パルスφ１、φ２１ｄ、φ２２ｄ、φ２３ｄ、φ２４ｄ、φ３（この例では６種類）が給電される。この６種類の制御パルスの動作タイミングを図１１に示す。符号１４１はφ１、１４４はφ２１ｄ、符号１４５はφ２２ｄ、φ２３ｄ、φ２４ｄの共通パルス波形、符号１４６はφ３のパルス波形を示す。符号１４２ａ、１４２ｂ、１４２ｃはφ２１ａ、φ２１ｂ、φ２１ｃを示し、φ２１ｄに並列に隣接する電極に印加される電荷収集を兼ねた転送パルスを示す。即ち、各々（１３），（１４），（１５）の電荷収集を制御する。

図１１の符号１４７はミドル電圧（ＶＭ）を示し、通常ＧＮＤ電圧に設定される。符号１４８は、パルス波形におけるロウ電圧（ＶＬ）を示し、通常所定の負電圧に設定される。符号１４９は、パルス波形におけるハイ電圧（ＶＨ）を示し、電荷収集を担うに十分高い正電圧に設定される。このハイ電圧が前記電荷収集制御パルスに相当する。符号１５０は、（１３）の電荷収集の制御パルスで、これにより（１３）に信号電荷が収集される。符号１５１は、（１４）の電荷収集の制御パルスで、これにより（１４）に信号電荷が収集される。符号１５２は、（１５）の電荷収集の制御パルスで、これにより（１５）に信号電荷が収集される。符号１５３は、（１６）の電荷収集の制御パルスで、これにより（１６）に信号電荷が収集される。

ここで、符号１５０から符号１５３までの各電荷収集パルスは、図示のように時間間隔ｔｉをもって各電極に印加される。この時間間隔が、撮影画像の撮影速度（フレームレート）を決定する。次に、図１１の動作タイミングで図１０のＣＣＤを動作させた時のＣＣＤのチャネル電位分布と信号電荷の動きを説明する。

図１０の符号１２７は、図１１の時間ｔ１におけるチャネル電位分布を示す。符号１３４はＭ（ミドル）−レベル電位を示し、直上の転送電極にミドル電圧ＶＭを印加することで形成されるチャネル電位、符号１３５はＬ（ロウ）−レベル電位を示し、直上の転送電極にロウ電圧ＶＬを印加することで形成されるチャネル電位、符号１３３はＨ（ハイ）−レベル電位を示し、直上の転送電極にハイ電圧ＶＨを印加することで形成されるチャネル電位を各々示す。符号１３７は信号電荷収集動作を完了し、各転送段のＭ−レベル電位に保存されている信号電荷群を示し、符号１３８はＨ−レベル電位によって電荷収集過程にある（１６）の信号電荷群を示す。

符号１２８は、図１１の時間ｔ２におけるチャネル電位分布と信号電荷の保存状態を示す。φ２１ｄのハイレベル電圧ＶＨによる電荷収集過程が終了し、全信号電荷はＭ−レベル電位に保存される。この状態から３相駆動ＣＣＤ動作による垂直転送（右から左方向：図３の符号３５に示す方向）が開始される。以下簡単に３相駆動転送原理を説明する。

図１０の符号１２９は、図１１の時間ｔ３におけるチャネル電位分布を示し、φ３がロウ電圧ＶＬからミドル電圧ＶＭに変化し、対応するチャネル電位もＭ−レベルになり、信号電荷はφ３電極直下のチャネルに広がって蓄積される。符号１３０は、図１１の時間ｔ４におけるチャネル電位分布を示し、φ２１ｄ、φ２２ｄ、φ２３ｄ、φ２４ｄがミドル電圧ＶＭからロウ電圧ＶＬに変化し、対応するチャネル電位がＬ−レベルに移行する。この変化により、信号電荷は全てφ３電極直下のチャネルに移動し蓄積される。従って、時間ｔ２から時間ｔ４の過程により、信号電荷は１転送電極だけ転送された事になる。

図１０の符号１３１は、図１１の時間ｔ５におけるチャネル電位分布をしめし、φ１がロウ電圧ＶＬからミドル電圧ＶＭに変化し、対応するチャネル電位もＭ−レベルになり、信号電荷はφ１電極直下のチャネルに広がって蓄積される。符号１３２は、図１１の時間ｔ６におけるチャネル電位分布を示し、φ３がミドル電圧ＶＭからロウ電圧ＶＬに変化し、対応するチャネル電位がＬ−レベルに移行する。この変化により、信号電荷は全てφ１電極直下のチャネルに移動し蓄積される。従って、時間ｔ２から時間ｔ６の過程により、信号電荷は２転送電極だけ転送された事になる。

同様の動作をさらに１回行う事で、図１１の時間ｔ７において、全信号電荷は３転送電極、即ち１転送段転送される。

以上の動作原理に従って、垂直方向に少なくとも１転送段転送して、図３の水平転送ＣＣＤ３３に並列転送し、前述のごとく、出力回路３４から映像信号を出力する。この場合、第１の水平転送による第１の出力時系列は、（１）（２）（３）（４）（１）（２）（３）（４）・・・・（１）（２）（３）（４）の順番で画素数Ｍの４倍の信号（４フレーム分）から成る。第１の水平出力が全て終了すると、前記３相駆動により、１転送段の垂直方向転送が行われ、続いて第２の水平転送により、（５）（６）（７）（８）（５）（６）（７）（８）・・・・（５）（６）（７）（８）の順番で４フレーム×Ｍの第２の水平出力が得られる。この動作をさらに２回繰り返すことで、水平方向に配列された１画素行の（１）〜（１６）の全１６フレームの映像信号が出力される。以上の一連の動作をＮ回繰り返すことにより、Ｍ列×Ｎ行の画素数の映像信号が１６フレームにわたり出力される。

図９に、本発明の実施例１における、さらに詳細な部分平面構造を示す。符号９１、９４は転送パルスφ１が印加される転送電極を示し、各垂直転送チャネルに共通に形成されてなる。符号９３、９６は転送パルスφ３が印加される転送電極を示し、各垂直転送チャネルに共通に形成されてなる。

符号９２は垂直転送チャネルごとに電気的に独立した電極群９２ａ、９２ｂ、９２ｃ、９２ｄからなり、各々φ２１ａ、φ２１ｂ、φ２１ｃ、φ２１ｄが印加される。符号９５は垂直転送チャネルごとに電気的に独立した電極群９５ａ、９５ｂ、９５ｃ、９５ｄからなり、各々φ２２ａ、φ２２ｂ、φ２２ｃ、φ２２ｄが印加される。符号９７は垂直転送チャネル間の分離部、９８は垂直転送チャネル部を示す。

符号９９と１０５はφ１の給電線を示し、接続点（コンタクト）１１１を介して電極９１、９４に接続される。符号１００、１０１、１０２、１０３は、各々φ２１ａ、φ２１ｂ、φ２１ｃ、φ２１ｄの給電線を示し、接続点１１２、１１３、１１４、１１５を介して電極９２ａ、 ９２ｂ、９２ｃ、９２ｄに接続される。符号１０４、１１０は、各々φ３の給電線を示し、接続点１１６を介して電極９３、９６に接続される。符号１０６、１０７、１０８、１０９は、各々φ２２ａ、φ２２ｂ、φ２２ｃ、φ２２ｄの給電線を示し、接続点を介して電極９５ａ、９５ｂ、９５ｃ、９５ｄに接続される。

以上の配線群により本発明の第１の実施例において必要とされる制御電圧（パルス）を全電極に供給することができる。

前記分離部９７は、垂直転送チャネル間を電気的に分離する役割を担っているが、過剰又は不要電荷排出ドレインとしての機能を付加することができる。

図９の符号１１７、１１８は、分離部９７に前記ドレイン機能を付加した場合の平面構造を示し、符号１１８は高濃度のｎ層からなるドレイン層で、通常は給電端子１１９から正電圧が印加される。符号１１７はｐ層からなり、通常はゼロ電圧（ＧＮＤレベル）に設定されてなり、ドレイン層１１８とｎチャネル層を電気的に分離する役割を担う。ドレイン層１１８に所定の高電圧パルスを重畳印加することで、バルク内に存在する全電荷を一斉にドレイン層に吸収することができる。また、通常の正電圧印加時は、前記転送段から溢れ出した過剰電荷を排出するドレインの役割を担うこともできる。

次に、図１２、図１３、図１４、図１６を用いて、本発明の実施例１における信号電荷収集原理を説明する。

図１２は、図９に示すＹ３−Ｙ４切断線に沿った断面構造を示す。符号１６１、１６２、１６３、１６４は転送電極を兼ねた電荷収集電極を示し、各々制御パルスφ２１ａ、φ２１ｂ、φ２１ｃ、φ２１ｄが印加される。符号１８５はＳｉ半導体表面に形成された絶縁層で、一般にはＳｉの酸化膜（ＳｉＯ_２）からなる。符号１６５、１６６、１６７、１６８は対応する前記電極下の半導体表面付近に形成されたｎ形転送チャネル層を示す。符号１６９、１７０、１７１は前記チャネル間に形成された高濃度ｎ形ドレインで、ｎ型チャンネル層１６５、１６６、１６７、１６８との間にはｐ形素子分離層１７２、１７３、１７４が形成されている。

符号１７５は１画素の領域を確定するための画素確定分離層で、画素間の信号蓄積層を電気的に分離する。符号１７６、１７８は低濃度ｎ形層で、この中に電荷がＣＣＤに移動するのを抑止するｐ形の障壁層１７７が形成されている。符号１７９低濃度のｐ形層で低濃度のｎ形層１７８とｐｎ接合を成す。符号１８０はＳｉ半導体の裏面に形成された高濃度のｐ形層（ｐ＋層）で、裏面からの接合の深さは極めて浅く形成されてなる。

ここで表面側に形成されたｐ形素子分離層１７２、１７３、１７４、画素確定層１７５及び障壁層１７７を基準電位に設定して、裏面の高濃度ｐ＋層には負の逆バイアス電圧−ＶＢＢが印加される。この逆バイアス電圧−ＶＢＢによって、低濃度ｐｎ接合層１７８、１７９は略完全に空乏化され、アクセプタ及ドナーイオンの空間電荷により、紙面上部から下部に向かう電界が形成される。撮像開始或いは撮像中に、低濃度ｎ層１７８の電子は後述のドレイン層１６９〜１７１を含めた正電圧ｎ層に排出される。

符号１８４は映像入射光（電磁波）を示し、半導体の裏面から半導体内に入射する。即ち、裏面照射型のイメージセンサが構成されている。符号１８１は入射光のエネルギーが光電変換されて、正孔と電子の対が生成される領域を示す。周知のように、光子エネルギーの大きな短波長光は裏面近傍で光電変換され、光子エネルギーが小さい近赤外光を含む長波長光は、減衰しながらも裏面から深い位置まで進入し、光電変換される。

生成された正孔と電子の対は、前記電界の力を得て分離され、正孔は裏面のＰ＋層１８０に移動して吸収され、電子は表面に引き寄せられる。一方、障壁層１７７は電子が表面層に移動するのを抑制する。従って、電子は障壁層１７７と低濃度ｎ形層１７８で形成されるｐｎ接合領域に蓄積され、保持される。

符号１８２は電子が信号電荷として蓄積される１画素の領域を示し、ここではバルク蓄積層と称する。符号１８３は隣接画素の信号電荷バルク蓄積層を示す。隣接画素のバルク蓄積層とは、深い接合のｐ形画素確定層１７５により、電気的に分離され、信号電荷が混じり合うことはない。符号１８６が１画素の水平寸法を示す。

本発明の実施例１における、前記半導体（Ｓｉ）の厚さは５０μｍである。これは、入射光が前記電荷収集と電荷転送を担うｎ層１６５〜１６８に侵入して雑音電荷を発生させるのを防ぎ得る厚さに設定される。もし、入射光が可視光に限られるのであれば３０μｍ程度で十分であるが、近赤外光を含む波長領域の映像光を入射させる場合には５０μｍ以上の厚さが必要になる。

なお、図面では割愛したが、裏面上に周知のＲＧＢ等のカラーフィルタを形成した場合には、半導体層の厚みをさらに薄くすることができる。また、裏面上には集光及び入射効率を高めるためには、マイクロレンズや反射防止膜を形成するのが良い。

次に、本発明の実施例１における信号電荷収集原理を説明する。図１３を参照すると、φ２１ａの電極１６１に高電圧が印加されるとｎ形チャネル層１６５の電位も略比例して上昇し、基板側に空乏層が伸長する。この空乏層は、ｐ形障壁層１７７の対応領域を完全空乏化して、低濃度ｎ形層に達する。即ち、バルク蓄積層１８２に空乏層が貫通するパンチスルー状態になる。

図１３の斜線領域１９３がパンチスルー状態を表している。この時の電位プロファイルを図１６に示すが、詳細は後述する。１９１は電荷収集高電圧（Ｈ電圧）パルスが印加されたφ２１ａ電極を示す。この状態にあっては、バルク蓄積層１８２の信号電荷１９４は、高電位が形成されたパンチスルー領域１９３に引き寄せられ、瞬時に電荷収集層１９２に収集される。φ２１ａの高電圧が解除され、０Ｖの蓄積電圧になるとバルク蓄積層１８２と収集領域１９２は電気的に切り離され、収集された信号電荷は、電荷収集層１９２に蓄積され、保持される。図１４の２０５が電荷の収集を終えて、蓄積状態にあるφ２１ａ直下の電荷収集層を示す。

図１４は、φ２１ｂが電荷収集高電圧（ハイ電圧）に移行した時の断面の状態を示す。符号２０１は高電圧が印加されたφ２１ｂの電極、符号２０２は電極の高電圧化に略比例して高電位になっている電荷収集層、２０３は前記パンチスルー状態にある領域、符号２０４はバルク蓄積層の信号電荷を示し、高電位にあるパンチスルー領域２０３に引き寄せられ、瞬時に電荷収集層２０２に収集される。φ２１ｂの高電圧が解除され、０Ｖ（ミドル電圧）の蓄積電圧になるとバルク蓄積層１８２と収集領域２０２は電気的に切り離され、収集された信号電荷は、電荷収集層２０２に蓄積され、保持される。

電荷収集高電圧（ハイ電圧）パルスをφ２１ｃ、φ２１ｄの電極に順次印加することにより、水平方向に並ぶ全ての電荷収集層に信号電荷を収集し蓄積することができる。

撮像動作シーケンスの全体では、図５から図８に示すように、各画素のφ２４ａの（1）の電極からφ２１ｄの（１６）の電極まで、電荷収集高電圧（ハイ電圧ＶＨ）パルスを時間間隔ｔｉをもって順次印加することで、（１／ｔｉ）のフレームレートで１６フレームの画像が得られることになるが、これだけでは不十分である。即ち、撮像開始となる初期状態を設定する必要がある。

前記初期状態の設定方法は幾つか考えられるが、ここでは、前記バルク蓄積層１８２，１８３の全電荷を図１２の符号１６９、１７０、１７１に示す高濃度ｎ形ドレインに排出する方法を取り上げ、その動作原理を図１５で説明する。

図１５の符号２１１は前記ドレインに電圧φＤＲを供給するための給電端子を示す。各ドレイン２１１に前述の電荷収集パルスと同様の高電圧が印加されると、ｎ＋ドレインから基板側に空乏層が伸長する。この空乏層は、ｐ形障壁層１７７の対応領域を完全空乏化して、低濃度ｎ形層に達する。即ち、バルク蓄積層１８２に空乏層が貫通するパンチスルー状態になる。符号２１２がパンチスルー状態の領域を示す。

この状態になると前述の電荷収集過程と同様かそれ以上にバルク蓄積層の電荷はパンチスルー領域２１２に引き寄せられ、瞬時にドレイン１６９、１７０、１７１に吸収され、排出される。符号２１３はドレインに吸収される電子群を示す。即ち、バルク蓄積層１８２は空になり、初期状態にリセットされる。

次に、図１６と図１７を用いて、前記パンチスルーによってバルク蓄積層の電荷が収集あるいは排出される原理を説明する。図１６（ａ）は電荷収集手段の深さ方向に沿った１次元構造を示し、符号２１３は電荷収集電極、符号２１４は絶縁膜（酸化膜）、符号２１５はｎ形電荷収集蓄積層、符号２１６と２１８は低濃度ｎ−層、符号２１７はｐ形障壁層、符号２１９は低濃度ｐ−層、符号２２０は半導体裏面に形成された高濃度ｐ＋層を各々示す。

図１６（ｂ）は（ａ）に沿って形成される電位プロファイルを示す。符号２２３は基準電位（０Ｖ）で、基準電位に対して紙面上方が負の電位、下側が正の電位を意味する。符号２２４は裏面のｐ＋層２２０に印加された負電圧（−ＶＢＢ）を示し、半導体裏面の電位を決定する。符号２２５ａは電極電圧で、信号電荷蓄積状態では、ＶＭ電圧（０Ｖ）に設定される。この状態における電極２１３から裏面２２０に至る電位プロファイルは符号２２１の曲線で表される。

低濃度ｎ−層２１８と低濃度ｐ−層２１９は完全空乏状態で、空間電荷が露出している状態にある。符号２２９は障壁層の最小電位を示し、非空乏化状態の基準電位に保持されている。符号２２６は低濃度ｎ−層２１８の最大電位を示し、ここを中心にバルク蓄積層が形成される。符号２３２は光電変換されてバルク蓄積層に蓄積されている電子束を示す。

次に、電荷収集電極２１３にハイ電圧ＶＨの電荷収集パルスが印加された状態の電位プロファイルを説明する。符号２２２は電極２１３から裏面２２０に至る電位プロファイルを示し、符号２２５ｂは電極電位、符号２２７は電荷収集ｎ層２１５の最大電位、符号２３０は障壁層２１７の電位を示す。図示のように、ｎ層２１５から深さ方向に空乏層が伸長し、障壁層２１７を完全空乏化してｎ⁻層２１８に結合する。

このプロファイルが、前記パンチスルーを表す。障壁電位２２９が符号２３０に変化し、障壁電位が消滅するので、バルク蓄積層の電荷２３２は、収集層２１５に移動する。符号２３１の破線矢印は電荷（電子）の異動の過程を示し、２３３は収集された信号電荷を示す。

１個の電荷収集電極に ＶＨが印加された場合でも、隣接する電荷収集電極はＶＭが印加されているので、隣接電極から半導体裏面に至る電位プロファイルは、２２１と同一である。従って障壁層２１７の電位２２９が障壁になって、バルク蓄積層２２６と電荷収集蓄積層は電気的に分離された状態を保持する。２２８は、既に電荷収集動作を完了し、電荷収集層２１５に蓄積されている電荷束を示す。

以上の動作原理により、バルク蓄積層の信号電荷は、選択的に電荷収集層に収集される。

図１７に、バルク蓄積層の全電荷をドレインに排出して、撮像初期状態にリセットする動作原理を示す。図１７（ａ）はドレインの深さ方向に沿った１次元構造を示し、２６１はｎ形高濃度ドレイン層を示す。符号２１６、２１７、２１８、２１９、２２０は、図１６（ａ）と同一である。

図１７（ｂ）は、（ａ）に沿って形成される電位プロファイルを示す。ドレインは定常的には、電荷収集層２１５（図１６参照）に転送された信号電荷の過剰成分だけを排出する役割を担い、符号２６２に示すＶＤＲ０でバイアスされている。この状態における電位プロファイルは符号２６４の曲線になる。符号２６８は障壁層２１７の障壁電位を示し、符号２６７はバルク蓄積層の電位を示す。

図１６の場合と同様に障壁層２１７は、非完全空乏状態にあり、符号２６８は基準電位に保たれる。従ってバルク蓄積層の電位２６７も図１６の符号２２６と同一電位になる。符号２７１はバルク蓄積層に蓄積された電荷束を示す。

次に、ドレインに初期化用高電圧パルスＶＤＲＨが印加されると、電位プロファイル２６４は、電位プロファイル２６５に変化する。符号２６３はドレインの電位、符号２６９は障壁層の電位を示す。図１６における電荷収集過程と同様に、ドレイン層２６１から空乏層が伸長し、障壁層２１７を完全空乏状態にしてバルク蓄積層に達する前記パンチスルーが起こる。即ち障壁層の障壁電位が消滅し、電荷束２７１は破線矢印２７０の方向に瞬時に移動し、ドレインに排出され、バルク蓄積層は空状態（初期状態）になる。

以上説明した原理に基づく、本発明の実施例１の動作シーケンスを図１８に示す。符号２４１はドレインを制御するφＤＲパルス、符号２４２は第１番目の電荷収集電極を制御するφ２４ａパルス、以下符号２４３、２４４、２４５、２４６、２４７は、各々第１２番目、第１３番目、第１４番目、第１５番目、第１６番目の電荷収集電極を制御するφ２２ｄ、φ２１ａ、φ２１ｂ、φ２１ｃ、φ２１ｄパルスを示す。符号２５５はφＤＲの高電圧パルスφＤＲＨを示し、本撮像装置を初期状態にリセットする。

符号２４８は第１番目の電荷収集を行うハイ電圧ＶＨパルスで、φＤＲＨの終了時間からｔｉの時間間隔を経て終了する。符号２４９、２５０、２５１、２５２、２５３は各々第１２番目、第１３番目、第１４番目、第１５番目、第１６番目の電荷収集を行うハイ電圧ＶＨパルスで、各々先行するハイ電圧ＶＨ終了時間からｔｉの時間間隔を経て終了する。

この一連の電荷収集が終了した後、図１０に示す３相駆動の垂直転送パルス２５４が印加され、前述のように（１／ｔｉ）フレーム／秒で高速撮像されたＭ×Ｎ画素の映像信号が出力される。

本実施例では、ｐウエルによる適切な電位障壁と、収集電極に、電荷収集のためのハイ電圧ＶＨ、電荷保存のためのミドル電圧ＶＭ、電荷転送のためのロウ電圧ＶＬの３値の電圧をかけることにより、各画素面積の大部分の面積に入射した入射光により生成した電荷を、指定した電荷収集手段の１つに導き、かつある電荷収集手段で電荷収集中であっても、他の収集手段で既に収集した電荷を保持することを可能にしている。

本例は単純なＣＣＤ構造のみで構成されている。したがって非特許文献で既に実現されている特殊な裏面照射構造（図２および図１２から図１６に示されている）と既存のＣＣＤ技術を使い、ただちに超高速撮影が可能な撮像素子を実現することができる。

（実施例２）
図１９に本発明の実施例２の平面構造の部分詳細構造を示す。

実施例１との違いは、電荷収集及び垂直方向の電荷転送を行うＣＣＤの１転送段が、４個の電極を１単位とした所謂４相駆動ＣＣＤである点にある。

符号２８０は転送パルスφ１が印加される転送電極を示し、各垂直転送チャネルに共通に形成されてなる。符号２８９は転送パルスφ４が印加される転送電極を示し、各垂直転送チャネルに共通に形成されてなる。

符号２８１、２８２、２８３、２８４は垂直転送チャネルごとに電気的に独立した電極群を示し、各々電荷収集転送制御パルスφ２１ａ、φ２１ｂ、φ２１ｃ、φ２１ｄが印加される。符号２８５、２８６、２８７、２８８は垂直転送チャネルごとに電気的に独立した電極群で、各々φ３１ａ、φ３１ｂ、φ３１ｃ、φ３１ｄが印加される。以下２９０〜２９３及び２９４〜２９７も同様に垂直転送チャネルごとに電気的に独立した電極群で、各々電荷収集転送制御パルスφ２２ａ〜φ２２ｄ及びφ３２ａ〜φ３２ｄが印加される。

符号９７は垂直転送チャネル間の分離部、符号９８は垂直転送チャネル部を示す。符号２９８は前記電荷収集転送の制御パルスを供給するための給電端子群をしめす。各給電端子から各前記電極への給電線を直線、接続点（コンタクト）を黒点で示すが、図９と同様であり、説明は割愛する。

実施例２では、１転送段が、例えばφ１、φ２１ａ、φ３１ａ、φ４の４電極で構成されるので、この場合φ２１ａとφ３１ａの２電極で電荷収集を行う事ができる。即ち１転送段の１／２の面積（実施例１では１／３の面積）で電荷を収集するので、収集効率が高くなる。さらに、信号電荷の転送に際しては、周知の４相駆動で行うので、常に２電極に電荷を蓄積できる。１転送段の長さを同一とした場合、第１の実施例の３相駆動が１電極蓄積（１／３の面積）であるのに対し、１.５倍の蓄積（転送）容量を確保することができる。

但し、４列／画素の本実施例では、１転送段あたり１０本の給電線（実施例２では６本の給電線）が必要になり、配線密度が高くなる。従って、画素サイズと必要フレーム（コマ）数及び最大信号電荷量によって、実施例１と使い分けるのが良い。

（実施例３）
図２０に本発明の実施例３を示す。実施例３における特徴は、半導体裏面に、特別なエネルギー変換層３００が形成されているところにある。

この変換層としては、例えば入射放射線によって生成された電子を、周知のアバランシェ過程により増幅して半導体裏面に注入する増幅膜、入射放射線のエネルギーを吸収して蛍光を発し、蛍光を半導体に入射させて光電変換により信号電荷を生成する蛍光膜、所定の波長域の放射線に感光して信号電子を生成する有機又は無機の光電変換層等々、多くの種類が考えられる。

ここでは詳細な説明を省略するが、エネルギー変換膜の種類によってそのバイアス条件や、膜の厚さも当然異なり、それに伴って、電極を含めた裏面の構造も異なってくる。また、半導体層１７８、１７９の厚さも、場合によっては非常に薄くすることも可能である。

（その他の実施形態）
本発明の実施形態は、以上の説明範囲に留まらない。

（裏面からの電荷排出）
例えばバルク蓄積層１８２に蓄積された電荷を排出しリセットする手段として、裏面の逆バイアス電圧−ＶＢＢを正電圧に変化させ、裏面から正孔を注入せしめて再結合により瞬時に消滅させる方法もある。

さらに実施例１と類似であるが、前記垂直転送チャネル間とは別の場所に電荷排出ドレインを形成しても良い。

（ＣＭＯＳ型）
さらに本発明における電荷収集手段はＣＣＤに限定されるものではない。所謂ＣＭＯＳイメージセンサタイプでも良い。要するに１画素内に複数の電荷収集手段を具備し、所定の時間間隔で電荷収集手段を独立に制御することにより、ｔｉで時分割された１画素の信号電荷を独立に収集できれば良いので、ＣＭＯＳ型の場合にも、電荷収集層とバルク蓄積層の間に、電圧制御可能な障壁層を設ければ良い。

また、読み出し方法はＣＣＤ型でなくＣＭＯＳ型であっても良い。ＣＭＯＳ型では各画素が備える電荷収集手段の各々の後段に信号電荷を転送するＣＭＯＳ回路からなる信号転送手段を備える。信号電荷は電圧に変換して電圧信号として転送しても良いし、ＡＤコンバーターでデジタル信号にして転送しても良い。

（後段の信号保存手段と画素外での信号保存）

さらに、各信号転送手段の後段に信号保存手段と、さらに信号保存手段から画素外への信号読み出し手段を設ける。

ＣＣＤ型の信号転送手段では信号転送手段と後段の信号保存手段が共通になる。

またＣＭＯＳ型の信号転送手段では、電荷排出段を別途設ける必要がない。

さらに各信号転送手段に対してｋ（ｋ≧１）個の信号保存手段を設けるのが望ましい。

各画素の電荷収集手段の個数ｍが十分大きい場合、１個の電荷収集手段で電荷を収集した後、残りの（ｍ−１）個の電荷収集手段で電荷を収集している間に、電荷収集時間ｔｃの数倍の時間をかけて信号を転送することができる。この過程を各電荷収集手段で順次繰り返すことにより、各電荷収集手段で、１度電荷を収集し、次に電荷を収集する順番が回ってくる間に電荷収集手段からｋ個の信号を信号保存手段の一つに移し、電荷収集手段を空にすることができる。これを繰り返すことにより１画素あたりｍ×（ｋ＋１）個の連続画像信号を記録することができる。

各画素のｍ個の電荷収集手段の配列や位置関係は実施例１の空間的に等距離に配置する場合に限らない。横一線に並べても良い。

（放射状の配置）
また電荷収集手段を画素の中央に集め、転送手段や信号保存手段を放射状に配置しても良い。この場合、各画素の中央部の電荷収集手段上の障壁層の厚さを薄くし、周辺を厚くすることにより、各画素の中央に向かう電位分布を形成することができ、より短い時間で電荷を収集し、より高い撮影速度を達成することができる。

（画素の確定）
また電荷収集手段が空間的に一様に分布している場合には、画素を確定する必要はない。各フレームにおいて、電荷を収集する電荷収集手段の中点を結ぶ線が自動的に各画素領域を規定する。したがって画素位置はフレームごとに少しずれる。このずれはポスト画像信号処理により、容易に補正することができる。

（積層型センサ）
また、信号保存手段とその後段の信号読み出し手段は別チップ上に作り、積層型センサとしても良い。

（電子増倍機能の導入）
超高速撮影では入射光不足を補うために、できるだけ感度をできるだけ高くする必要がある。感度の向上のためには、入射光の光電変換から、画像信号を撮像素子チップにいたる過程のどこかで、電子アバランシュ現象や衝突イオン化現象を利用した信号電荷の増倍機能を導入するのが好適である。そのための手段としては、加速電子の直入による衝突イオン化、ＭＣＰ（Micro Channel Plate）、アバランシュフォトダイオード、ＥＭＣＣＤ（ＣＣＤ上の多段衝突イオン化増倍）等がある。いずれも良く知られた方法である。

（ホールを信号電荷とする場合）
言うまでもなく電子でなく、ホールを信号電荷としても良い。その場合は用いる半導体の型（ｐ型とｎ型）、電気的極性（＋と―）を逆にする必要がある。

以下、その他の実施形態の具体例について説明する。

（実施例４）
実施例４は、前掲の「その他の実施の形態」で説明した項目のうち、「後段の信号保存手段と画素外での信号保存」の項で説明した以下の手段をそなえているところに特徴がある。

１個の電荷収集手段で電荷を収集した後、残りの（ｍ−１）個の電荷収集手段で電荷を収集している間に、電荷収集時間ｔｃの数倍の時間をかけて信号を転送する。

第４の実施例は８個の電荷収集手段を持つ（ｍ＝８）。

説明を簡単にするために収集手段からの信号の転送時間ｔｔが収集時間ｔｃの４倍以下の場合を考える。実施例４では、８個の電荷収集手段のうちの４個（第１グループと呼ぶことにする）で時間間隔ｔｃで順次電荷を収集した後、残りの４個（第２グループ）で電荷を収集する４ｔｃの間に、第１グル―プに保存されている電荷を後段の信号保存手段に転送することができる。

この時点で第１グループの電荷収集手段は空になっているので、引き続き時間間隔ｔｃで電荷を収集することができる。

これを繰り返すことにより、電荷収集手段の個数である８個の整数倍の連続画像を、時間間隔ｔｃで撮影することができる。これは理論的な最高撮影速度である。

以下、第４の実施例について具体的に説明する。図２２に第４実施例の全体構成を示す。

符号３４１はイメージング部を示し、所謂裏面照射型構造からなる。即ち、紙面裏側から入射した映像光を信号電荷に変換し、蓄積しさらには電流増幅する機能を有する。

符号３４２はイメージング部３４１を構成する複数の画素の動作を制御するための信号を供給する制御部、符号３４３は各画素で得られたアナログ信号の増幅、低ノイズ化等を行うアナログ信号処理部、符号３４４はアナログ信号をデジタル信号に変換（ＡＤ変換）するＡＤ変換部、符号３４５は変換されたデジタル信号を一時的に保持するラインメモリ部、符号３４６はラインメモリに保持されたデジタル信号を所定の規格（例えば周知のＬＶＤＳ方式）で外部に伝送するための通信部、符号３４７はその出力ポートを各々示す。

画素部を除いた構成は、所謂ＣＭＯＳイメージセンサで一般的に用いられているものであり、説明するまでもない。

図２３、図２４に本発明の実施例４における画素の平面構造と動作原理を示す。破線（画素境界）で囲まれた区画が、各々１画素を示す。符号３５１ａ、３５１ｂ、３５１ｃ、３５１ｄは４個の電気的に独立した第１の電荷収集電極群、符号３５３は第１の電荷転送蓄積電極、符号３５５は第３の電荷転送蓄積電極で、各々第１の電荷収集電極３５１ａ〜３５１ｄの下に収集された信号電荷を受け取り蓄積する。

符号３５２ａ、３５２ｂ、３５２ｃ、３５２ｄは４個の電気的に独立した第２の電荷収集電極群、符号３５４は第２の電荷転送蓄積電極、符号３５６は第４の電荷転送蓄積電極で、各々第２の電荷収集電極３５２ａ〜３５２ｄの下に収集された信号電荷を受け取り蓄積する。

符号３５７は信号電荷を信号電圧に変換してアナログ信号処理部に伝送するための出力変換部を模式的に示す。

符号３５９、３６０は各々第３、第４の電荷転送電極３５５、３５６から出力変換部３５７に選択的に信号電荷を転送するための転送制御電極を示す。符号３５８は全電極に動作電圧を供給するための給電端子群を示す。

符号３６２は信号電荷の転送領域を垂直方向に電気的に分離するための分離部を示す。以下、第４の実施例の動作原理を説明する。

先ず、第１の電荷収集電極群３５１ａ、３５１ｂ、３５１ｃ、３５１ｄに時間間隔ｔｉをもって電荷収集パルス（ハイ電圧ＶＨ）を順次印加する。図２３に示す（１）〜（４）（図中ではこれの番号は円で囲んでいるが、本説明においてはこれを括弧付の数字として標記する）は、各電極に収集され一時蓄積されている信号電荷を示す。この場合、（１）→（２）→（３）→（４）の順番で時間間隔ｔｉをもって信号電荷が第１の電荷収集電極３５１ａ〜３５１ｄに収集され一時蓄積される。

続く動作を図２４を併せて参照して説明する。図２４の（ａ）において、第２の電荷収集電極群３５２ａ、３５２ｂ、３５２ｃ、３５２ｄに時間間隔ｔｉをもって電荷収集パルス（ハイ電圧ＶＨ）が順次印加され、信号電荷が（５）→（６）→（７）→（８）の順番で時間間隔ｔｉをもって第２の電荷収集電極３５２ａ〜３５２ｄの各々に収集され一時蓄積される。

この場合、（４）の電荷が収集されてから（５）の電荷が収集されるまでの時間間隔もｔｉである。第２の収集電極群が収集動作を行っている期間に、第１の電荷収集電極に一時蓄積されていた（１）〜（４）の信号電荷群３７２は、第１の電荷転送蓄積電極３５３に並列転送される。この並列転送に割り当て得る期間は４ｔｉとなる。

続いて、図２４の（ｂ）に示すように、第１の電荷収集電極群３５１ａ、３５１ｂ、３５１ｃ、３５１ｄに時間間隔ｔｉをもって電荷収集パルス（ＶＨ）を順次印加し、信号電荷群（９）〜（１２）を順次収集する期間に、第２の電荷収集電極群３５２ａ〜３５２ｄに一時蓄積されていた（５）〜（８）の信号電荷群３７１は、符号３７４に示すように、第２の電荷転送蓄積電極３５３に並列転送され、同時に第１の転送蓄積電極群３５１ａ〜３５１ｄに蓄積されていた（１）〜（４）の信号電荷群は第３の電荷転送蓄積電極３５５に並列転送され、符号３７６に示すように蓄積される。この場合にも、（８）が収集されてから（９）が収集されるまでの時間間隔はｔｉである。従って、これらの並列転送に割り当て得る期間は４ｔｉである。

同様にして、図２４（ｃ）で符号３７５に示すように（１３）〜（１６）の信号電荷が収集され、符号３７８で示すように（９）〜（１２）信号電荷が並列転送される。さらに、図２４（ｄ）では、符号３７９で示すように（１７）〜（２０）の信号電荷が収集され、符号３８０で示すように（１３）〜（１６）の信号電荷が並列転送される。図２４（ｅ）では、符号３８１で示すように（２１）〜（２４）の信号電荷が第２の電荷収集電極に収集され、１画素内の全電極の各々に信号電荷（１）〜（２４）が蓄積された状態になる。信号電荷（１）〜（２４）は、時間間隔ｔｉの２４フレーム（コマ）における１画素の映像信号になる。

これらの信号電荷は、先ず（１）〜（４）が出力変換部３５７に転送され、アナログ電圧信号に変換され、アナログ信号処理部に伝送される。続いて（５）〜（８）が出力変換部３５７に転送され、アナログ電圧信号に変換される。

図２４（ｆ）は信号電荷群が順次出力変換部３５７に転送される様子を示す。なお、各出力変換部３５７が、２個の独立した回路から構成されている場合には、（１）〜（４）と（５）〜（８）を同時に出力変換部に転送することができる。かかる動作を経て最終的に外部に読み出される信号は、理想的には（１／ｔｉ）フレーム／秒の速度を有する２４コマの映像として再生される。

例えばｔｉ＝５ナノ秒で４個の信号を同時に転送する時間ｔｔが４ｔｉよりも短ければ（理想的な場合）、２億コマ／秒の超高速撮影を実現できる。実際にはｔｔ＞４ｔｉであることが多いので、実際のフレーム時間間隔はｔｔ／４（＞ｔｉ）となる。本発明の技術を用いない場合は、理論的最小フレーム時間間隔は（ｔｔ＋ｔｉ）であり、撮影速度はその逆数であるから、その４倍以上の撮影速度を達成できる。

（実施例５）
実施例５は前掲の「その他の実施の形態」で説明した項目のうち、「後段の信号保存手段と画素外での信号保存」の項で説明した特徴とともに、「放射状の配置」の項で説明したように、電荷収集手段を画素の中央に集め、その外側に転送手段や信号保存手段を放射状に配置するところに特徴がある。

この場合、各画素の中央部の電荷収集手段上の障壁層の厚さを薄くし、周辺を厚くすることができ、各画素の中央に向かう電位分布を形成することができ、より短い時間で電荷を収集することができる。これも大きな特徴である。

実施例５の全体構成は実施例４と同様で図２２に示されている。したがってその説明は割愛する。

図２５に実施例５の平面構造部分図を示す。

符号３９１の破線で囲まれた領域が１画素を示し、図示の如く正方配列を４５°傾けた配列を成す。符号３９２は、電荷収集電極を示し、この場合８個の電気的に独立に制御される３角形の電極からなる。符号３９３は第１の電荷転送蓄積電極、符号３９４は第２の電荷転送蓄積電極、符号３９５は第３の電荷転送蓄積電極を各々示す。

第３の電荷転送蓄積電極３９５は、１転送段を成す複数の電極で構成されるが、詳細は図２７を用いて後述する。符号３９６は出力変換部、符号３９７は信号電荷を放射状の方向に転送するための各転送チャネルの分離部を示す。

レイアウト的に見ると、各画素の電極群は各々八角形を成し、各画素は配列行間でその空間的位相が１８０°ずれて敷き詰められている。この敷き詰められた八角形の間にできた正方形の空き領域に出力変換部３９６が配置することで、平面利用効率が高いレイアウトが得られる。

符号３９８は画素の１辺の長さｐを示し、符号３９９は、この画素配列における水平方向画素ピッチ、符号４００は垂直方向画素ピッチを各々示す。

図からも明らかなように、水平方向及び垂直方向の画素ピッチは、画素の１辺の長さに対し１√２になる。即ち、映像の空間サンプリングピッチが１√２に狭くなり、水平垂直方向の撮像解像度が√２倍（１．４４倍）高くなることを意味する。これは、実施例５の特徴の一つである。

実施例５の最大の特徴は、電荷収集電極群３９２が画素の中心部に局在配置される所にある。この中心部局在化は、電荷収集に要する時間の短縮に大きな効果をもたらす構造の改良を可能にする。具体的には、図２８を用いて、後述する。

次に、第５の実施例の動作原理を図２６、図２７、図２８を用いて説明する。

図２６（ａ）〜（ｉ）は１画素内における信号電荷の動きを示す。先ず（ａ）において電荷収集電極３９２の収集動作を時間ｔｉの間隔をもって、（１）→（２）→（３）→（４）の順番で４回行い、（１）〜（４）の信号電荷を収集電極下に収集する。この（１）〜（４）の信号電荷を収集、転送、蓄積する電極群を第１電極群とする。

次に（ｂ）に示すように、（５）〜（８）の信号電荷を（ａ）の場合と同様に（５）→（６）→（７）→（８）の順番で順次電荷収集電極３９２下に収集する。この収集期間（４ｔｉ）に、（１）〜（４）の信号電荷を第１電極群の第１の電荷転送蓄積電極下に並列転送する。（４）の収集から（５）の収集の時間間隔もｔｉである。ここで、（５）〜（８）の信号電荷を収集、転送、蓄積する電極群を第２電極群とする。

（ｃ）において、第１電極群の電荷収集動作が前記時間間隔で行われ、（９）→（１０）→（１１）→（１２）の順番で信号電荷が収集電極下に収集される。同時に、（１）〜（４）は第１電極群の第２の電荷転送蓄積電極３９４下に並列転送され、（５）〜（８）は第２電極群の第１電荷蓄積電極３９３下に並列転送される。

（ｄ）において、第２電極群の電荷収集動作が前記時間間隔で行われ、（１３）→（１４）→（１５）→（１６）の順番で信号電荷が収集電極下に収集される。同時に、（１）〜（４）は第１電極群の第３の電荷転送蓄積電極３９５下に並列転送され、（５）〜（８）は第２電極群の第２の電荷蓄積電極３９４下に並列転送され、（９）〜（１２）は第１電極群の第１電荷転送蓄積電極３９３に並列転送される。

（ｅ）において、第１電極群の電荷収集動作が前記時間間隔で行われ、（１７）→（１８）→（１９）→（２０）の順番で信号電荷が収集電極下に収集される。同時に、（５）〜（８）は第２電極群の第３の電荷転送蓄積電極３９５下に並列転送され、（９）〜（１２）は第１電極群の第２の電荷蓄積電極３９４下に並列転送され、（１３）〜（１６）は第２電極群の第１電荷転送蓄積電極３９３に並列転送される。

（ｆ）において、第２電極群の電荷収集動作が前記時間間隔で行われ、（２１）→（２２）→（２３）→（２４）の順番で信号電荷が収集電極下に収集される。同時に、（１３）〜（１６）は第２電極群の第２の電荷転送蓄積電極３９４下に並列転送され、（１７）〜（２０）は第１電極群の第１の電荷蓄積電極３９３下に並列転送される。

（ｇ）において、第１電極群の電荷収集動作が前記時間間隔で行われ、（２５）→（２６）→（２７）→（２８）の順番で信号電荷が収集電極下に収集される。同時に、（２１）〜（２４）は第２電極群の第１の電荷転送蓄積電極下に並列転送される。

（ｈ）において、第２電極群の電荷収集動作が前記時間間隔で行われ、（２９）→（３０）→（３１）→（３２）の順番で信号電荷が収集電極下に収集される。以上の動作により画素内の全電極下に信号電荷蓄積された状態になる。即ち、ｔｉの時間差をもった３２フレーム分の信号が各画素に蓄積されたことになる。

第１電極群及び第２電極群の第３の電荷転送蓄積電極３９５は、図２５に示すように八角形を最外周転送路を成す電極連鎖に沿って、右回り或いは左回りに信号電荷を転送することができ、所定の電極下から出力変換部３９６に（１）→（２）→（３）…→（８）の順番で順次転送することができる。出力変換部で電圧信号に変換してアナログ信号処理部に伝送する。

第３の電荷転送蓄積電極３９５下の（１）〜（８）の信号電荷が、この場合右回り転送を経て、全て出力変換部に転送され、第３の電荷転送蓄積電極３９５下が空になった状態で、（ｉ）に示すように、第２の電荷転送蓄積電極３９４下の（９）〜（１６）の電荷が第３の電荷転送蓄積電極３９５下に一斉に並列転送され、第１の電荷転送蓄積電極３９３下の信号電荷（１７）〜（２４）が第２の電荷転送蓄積電極（３９４）下に並列転送され、電荷収集電極３９２下の電荷（２５）〜（３２）が第１の電荷転送蓄積電極３９３下に並列転送される。

第３の転送蓄積電極下の電荷（９）〜（１６）は、（ｈ）の場合と同様に前記右回り転送を経て、全て出力変換部に転送される。さらに、空になった第３の転送蓄積電極下に信号電荷（１７）〜（２４）が並列転送される。

以下同様の動作を繰り返すことによって。（１）〜（３２）の全ての信号電荷を電圧に変換してアナログ信号処理部に伝送することができる。

図２７に画素の詳細な平面構造を示す。

符号４０１〜４０４は第１電極群を構成する電荷収集電極を示し（図２５、図２６では３９２）、それぞれに収集制御パルスΦｃ１〜Φｃ４が供給される。符号４０５〜４０８は第２電極群を構成する電荷収集電極を示し、それぞれに収集制御パルスΦｃ５〜Φｃ８が供給される。符号４０９ａは第１電極群の第１の電荷転送蓄積電極で転送制御パルスΦ１が供給され、符号４０９ｂは第２電極群の第１の電荷転送蓄積電極で転送制御パルスΦ２が供給され、符号４１０ａは第１電極群の第２の電荷転送蓄積電極で転送制御パルスΦ２が供給され、符号４１０ｂは第２電極群の第２の電荷転送蓄積電極で転送制御パルスΦ１が供給されてなる。

符号４２０、４１１ａ、４１２ａは第１電極群の第３の電荷転送蓄積電極、符号４１１ｂ、４１２ｂは第２電極群の第３の電荷転送蓄積電極を示し、電荷転送蓄積電極４１１ａと４１１ｂには転送制御パルスΦ３１が、電荷転送蓄積電極４２０、４１２ａ、４１２ｂには転送制御パルスΦ３２が各々供給されてなる。

符号４１３は、転送電極４２０から転送される信号電荷を受け取り、電荷量を電圧に変換する周知のフローティング拡散層（以下ＦＤと称す）を示す。

符号４１４の破線で囲まれた領域は出力変換部を示し、この中にＦＤの電位を受ける電流増幅回路、アドレス回路、リセット回路等が配置される。グレーの太線４１５は放射状に広がる各電荷転送領域を確定するための素子分離領域を示す。

符号４１６はドレインで画素の中心部に位置する。符号４１７は収集電極下の過剰電荷をドレインに流しだすためのオーバフロー制御ゲートを示す。符号４１８ａ、４１８ｂの破線はΦ３１とΦ３２の画素内配線例で４１９の黒小点が電極との接続点を示す。裏面から入射した光で光電変換された電荷は、Ｓｉバルク内に蓄積されるが、各画素のドレイン４１６に所定の高電圧を印加することによって、全てドレインに吸収される。

図１５と同様に、この吸収動作から撮像動作がスタートする。その後の電荷の転送の様子は図２６の通りである。

画素の最外周の第３の電荷転送蓄積電極は図示のように、Φ３１とΦ３２が供給される２個の電極４２０，４１１ａ，４１１ｂ，４１２ａ，４１２ｂからなり、所謂２相駆動型ＣＣＤの構造を有し、Φ３１とΦ３２が２相転送パルスになることで、この場合、外周転送路を右回りに電荷転送する。

一方、第１、第２の転送電極群も２相駆動ＣＣＤの構造を有し、基本的には２相転送パルスで信号電荷を転送する。この転送過程を、図２８を用いて詳述する。

図２８（ａ）は、図２７に示すＲ１−Ｒ２切断線に沿った切断面を示す。

符号４２１は第１電極群の電荷収集電極（図２７では４０２）、符号４２２は第２電極群の電荷収集電極（図２７では４０６）を示し、各々Φｃ２、Φｃ４パルスで制御される。符号４２３ａは第１電極群の第１の電荷転送電極、符号４２３ｂは第２電極群の第１の電荷転送蓄積電極を示し、各々Φ１、Φ２パルスで制御される。符号４２４ａは第１電極群の第２の電荷転送電極、符号４２４ｂは第２電極群の第２の電荷転送蓄積電極を示し、各々Φ２、Φ１パルスで制御される。符号４２５ａは第１電極群の第３の電荷転送電極、符号４２５ｂは第２電極群の第３の電荷転送蓄積電極を示し、共にΦ３１パルスで制御される。

符号４２６は絶縁膜、符号４２７はｎ形転送チャネル層を示し、符号４２８はｎ形転送チャネル層４２７のｎ形不純物濃度に対し、相対的に低濃度の不純物領域を示す。この不純物濃度分布により、各電極下に電位段差が形成され、周知の２相駆動ＣＣＤ動作が可能になる。

符号４２９は厚いｐウェル層、４３０は薄いｐウェル層、４３１は低濃度のｎ型基板を示す。実際にはの図１２等に示すように、さらにその下に低濃度のｐ型基板があるが、図では省略している。

図１２で説明したように、ｐウェルとｎ基板は逆バイアスされており、光電変換された電子はｐウェルに引き寄せられる。ここで収集電極４２１に高電圧（ＶＨ）の収集パルスが印加されると、収集電極４２１直下のｎ層から伸長する空乏層が薄いｐウェルを貫通してｎ基板に到達するパンチスルー状態になり、電子は収集電極直下のｎ層に流れ込む。符号４４３はパンチスルー領域を示し、符号４４１は収集電極直下のｎ層に移動する電子の動きを示す。

図２８（ｂ）は、各動作タイミングにおけるｎ形チャネル層の電位分布を示す。符号４３２は前述の収集電極４２１に１番目の収集パルスが印加された状態を示す。符号４４０は高電圧収集パルス（ＶＨ）Φｃ２が印加された状態のｎ層の電位ＨＣを示し、符号４３９は収集された信号電荷（２）を示す。

なお、図中の符号Ｌは各電極にロウ電圧（ＶＬ）、Ｈはハイ電圧（ＶＨ）が印加された状態におけるｎ形チャネル電位を各々示す。

符号４３３は電荷収集電極４２１と対峙する電荷収集電極４２２に収集パルスΦｃ６が印加された状態におけるチャネル層の電位分布で、信号電荷（６）が電荷収集電極４２２の直下に収集された状態を示す。同時に電荷収集電極４２１がロウ電圧ＶＬに、電極４３２ａがハイ電圧ＶＨにシフトすることにより、信号電荷（２）は電極４２３ａの直下に転送される。

符号４３４は電荷収集電極４２１に収集パルスΦｃ２が再度印加された状態におけるチャネル層の電位分布で、信号電荷（１０）が収集電極４２１の直下に収集された状態を示す。同時に電荷収集電極４２２がロウ電圧ＶＬに、電極４３２ｂがハイ電圧ＶＨにシフトして電荷（６）が電荷転送電極４２３ｂ直下に転送され、電荷転送蓄積電極４２３ａがロー電圧ＶＬ、電荷転送電極４２４ａがＶＨにシフトして電荷（２）が電荷転送電極４２４ａ直下に転送されることにより、信号電荷（２）は電荷転送電極４２３ａの直下に転送される。

符号４３５は電荷収集電極４２２に収集パルスΦｃ２が再度印加された状態におけるチャネル層の電位分布で、信号電荷（１４）が電荷収集電極４２２の直下に収集された状態を示す。同時に電荷収集電極４２１がロウ電圧ＶＬに、電荷転送蓄積電極４２３ａがハイ電圧ＶＨにシフトして電荷（１０）が電荷転送蓄積電極４２３ａ直下に転送され、電荷転送蓄積電極４２３ｂがロウ電圧ＶＬ、４２４ｂがハイ電圧ＶＨにシフトして電荷（６）が電極４２４ｂ直下に転送される。同時に電荷転送蓄積電極４２４ａがロウ電圧ＶＬ、電極４２５ａがハイ電圧ＶＨにシフトし、電荷（２）は４２５ａの直下に転送される。

符号４３６は収集電極４２１に収集パルスΦｃ１が再度印加された状態におけるチャネル層の電位分布で、信号電荷（１８）が電荷収集電極４２１の直下に収集された状態を示す。同時に電圧収集電極４２２がロウ電圧ＶＬに、電荷転送電極４２３ｂがハイ電圧ＶＨにシフトして電荷（１４）が電荷転送電極４２３ｂ直下に転送され、電荷転送電極４２３ａがロウ電圧ＶＬ、電荷転送電極４２４ａがハイ電圧ＶＨにシフトして電荷（１０）が電荷転送電極４２４ａ直下に転送される。同時に電荷転送電極４２４ｂがロウ電極ＶＬ、電荷転送電極４２５ｂがハイ電圧ＶＨにシフトし、電荷（６）は電荷転送電極４２５ｂの直下に転送される。

符号４３７は収集電極４２２に収集パルスΦｃ２が再度印加された状態におけるチャネル層の電位分布で、信号電荷（１８）が電荷収集電極４２２の直下に収集された状態を示す。同時に電荷収集電極４２１がロウ電圧ＶＬに、電荷転送電極４２３ａがハイ電圧ＶＨにシフトして電荷（１８）が電荷転送電極４２３ａ直下に転送され、電荷転送電極４２３ｂがロウ電圧ＶＬ、電荷転送電極４２４ｂがハイ電圧ＶＨにシフトして電荷（１４）が電荷転送電極４２４ｂ直下に転送される。

符号４３８は収集電極４２１に収集パルスΦｃ１が再度印加された状態におけるチャネル層の電位分布で、信号電荷（２６）が収集電極４２１の直下に収集された状態を示す。同時に収集電極４２２がロウ電圧ＶＬに、電荷転送電極４２３ｂがハイ電圧ＶＨにシフトして電荷（２２）が電荷転送電極４２３ｂ直下に転送される。

さらに、収集電極４２１を電荷収集電位からハイ電圧ＶＨにシフトし、収集電極４２２に電荷収集パルスΦｃ６を印加することで、電荷を収集電極４２２直下に収集する。

以上の動作により、断面に沿った全電極に信号電荷を蓄積することができる。収集電極４４２は、画素ドレイン領域にあたるが、同図では電荷転送の説明を趣旨とするので、単なる素子分離層に置き換えて示してある。

（実施例５）
実施例５では、ｐウエルの中央に開けた電位障壁の低い部分に電荷を誘導し、その直下にあり、撮影中は収集電極部分より低い電位に保たれた素子分離層（またはドレイン）で振り分け、周囲の収集電極に送ることで、各画素面積の大部分の面積に入射した入射光により生成した電荷を、異なる電荷収集手段で順次収集することを可能にしている。

次に実施例５の画素の具体的なサイズや不純物濃度について説明する。

図３０に電荷収集電極５０２ａ〜ｈを含む電極の平面配置を示す。画素サイズは１辺１０μｍである。チップの厚さは５０μｍである。

プロセス前の基板は、エピタキシャル成長で生成した低濃度のｐ型と低濃度のｎ型の２重のシリコン単結晶層からなる。表面から１２μｍは濃度が２×１０＊＊１４（１／ｃｍ＊＊３）のｎ型基板で、残りの３８μｍは濃度が２×１０＊＊１３（１／ｃｍ＊＊３）のｐ型基板である。ここに「＊＊」は「乗」を示す。例えば１０＊＊１４は１０の１４乗を表す。

図３１にｐウエル（図２８の符号４２９）を形成するためのインプラント５０１を示す。このｐウエルは、裏面から表面に向かう信号電荷（本例では電子）の転送蓄積電極下への迷入を防ぐ電位障壁を形成するとともに、信号電荷を画素の中央に誘導する機能を果たす。図３０で第１の電荷収集電極５０２ａから５０２ｈは、図２７では電荷収集電極４０１から４０８、図２８では電荷収集電極４２１、４２２で示されている。図３２、図３３に電荷収集電極の一つ５０２ａに高電圧ＶＨを印加したときの電位分布の平面図と断面図を示す。両図には画素の中心部分にある電荷収集電極５０２ａから見て最も遠い端点の裏面側の位置５０３で信号電荷が発生したときの収集電極に向かう電荷（この場合電子）の経路５０４も併記している。

図３１のｐウエルを形成するためのインプラント５０１は、２回のホウ素イオンの打ち込みと、その後の熱拡散で形成される。１回目の層の打ち込み時のマスク形状５０５は一様で、中央に孔５０７が開いている。２回目の打ち込み時のマスク形状５０６は、周辺から中央に向かう放射状の細い３角形の集まりからなる。直線的に見えるが、イオン打ち込み後熱拡散により、周辺が濃く、中央が薄い滑らかなイオン濃度分布形状が形成され、これにより形成される中央に向かう滑らかな電位分布に導かれて信号電荷が短時間で収集電極下に収集される。符号５０８はチャンネルの分離層形成のためのマスク（図２７の素子分離領域４１５）で、このマスクを用いて低エネルギーで高濃度のホウ素イオンが打ち込まれる。

プロセスの最終段階で裏面に０．１μｍの厚さの濃いｐ型のイオン（ホウ素イオン）を打ち込み、紫外超短パルスレーザーにより、瞬間的に活性化されている（図には記されていない。図１２の高濃度のｐ形層１８０と同じ。）。

裏面には―２５Ｖ、電荷収集電極５０２ａ〜５０２ｈのうち電荷収集電極５０２ｂ〜５０２ｈにはロウ電圧ＶＬ＝＋２Ｖ、電荷収集電極５０２ａには高電圧ＶＨ＝＋１０Ｖが印加されている。

裏面と電荷収集電極の間の大きな逆バイアス電圧により、裏面の近傍と表面の近傍の層を除いて空乏化されており、生成した電荷は実質的に電位分布に直交して高速で表面側の電荷収集電極に収集される。

図３２、図３３に示すシミュレーション結果によれば電荷収集電極５０２ａから見て最遠点にあたる画素端の裏面で発生した電荷であっても０．９５ｎｓ（＜１ｎｓ）で収集電極に到達する。すなわち、理論的には１０億枚／秒で連続撮影できる。

実施例５でも、収集電極群を２群に分けた。これにより、比較的少ない金属配線数で本撮像素子を駆動できる。一方、１画素内の３２個の電極を全て独立に駆動することも可能である。この場合はＣＭＯＳ読み出し回路も全て独立に駆動しなければ意味がない。このためには１画素上に７０本程度の金属線を配線する必要がある。微細ＣＭＯＳプロセスを使えば、１μｍ当り３本程度の金属線を乗せることは容易である。したがって画素サイズが２５μｍ程度あれば、８個の電荷収集電極と読み出し回路を独立に駆動することができる。この場合は、８個の電荷収集電極のうちの１個Ａで電荷を収集したのち、残りの７個で順次信号を収集する間にＡから信号を転送することができる。また８個の収集電極間の電荷の収集順序も任意に決めることができる。

このとき、理論的最高速度を達成するためには、Ａで電荷を収集した後、他の収集電極で順次電荷を収集する７ｔｃの間に、収集電極Ａからこれに付随するメモリ領域に電荷を移送する必要がある。通常はこれに要する転送時間ｔｔの方が７ｔｃよりも大きい。したがってフレームレートは（１／（ｔｔ＋ｔｃ／７））フレーム／秒となる。

（実施例６）
図２９に本発明の実施例６の平面構造部分図を示す。実施例６の特徴は、１画素の電極群が八角形を成し、且つ画素が正方配列されてなる点にある。破線４５１で囲まれた領域が１画素を示す。本実施例においても、実施例５と同様に、八角形の電極群を敷き詰めた空き領域４５４に出力変換部を配置して、信号を電圧に変換する事ができるのは自明である。

一方、本実施例においては前記出力変換部を使用しないで、最外周の転送路を連結させて所謂垂直転送ＣＣＤを構成することも容易にできる。この場合、各画素の垂直中心線４５６の右側を第１転送路、左側を第２転送路として分割し、信号電荷を垂直方向に蛇行しながら並列転送することができる。

図中の矢印４５２の連鎖が第１転送路、矢印４５３の連鎖が第２転送路の信号電荷の転送方向を各々示す。４５５は電荷収集電極によって収集される信号電荷を示し、（１）→（２）→…→（７）→（８）の順番で収集される。

図の（１）→（４）を収集し転送蓄積する電極群を第１電極群、（５）→（８）を収集し転送する電極群を第２電極群として動作させることにより、（１），（３），（５），（７）を第１転送路、（２），（４），（６），（８）を第２転送路に分けて並列転送することができる。

第６の実施例の構造を使えば、撮影後にＣＣＤだけで受光面外に信号電荷を読み出すようにすることも容易である。これによりＣＣＤの低ノイズ特性を享受できる。とくに冷却する場合はその効果が大きい。

（実施例７）
実施例７の平面図を図３４に示す。

実施例７の特徴は、電荷収集電極５１０で収集された電荷が、画素内のＣＣＤメモリではなく、ＣＭＯＳ読み出し回路５１１によって、受光面外のＣＭＯＳメモリ（図には書かれていない）に転送され保存されることである。

符号５１２は電荷収集電極に隣接する出力ゲートである。符号５１３は出力ゲートに隣接するＦＤ（フローティング拡散層）である。

出力ゲートの電極の電圧は、収集電極の電圧のハイ電圧ＶＨとロウ電圧ＶＬの間の値ＶＭであり一定である。

電荷収集電極の電圧が高電圧ＶＨで電荷を収集した後、ＶＬに下がると、収集した電荷は出力ゲートの電位障壁を超えてＦＤに転送される。そこで電圧変換されて受光面外のＣＭＯＳメモリに転送される。

ＣＣＤのかわりにＣＭＯＳ回路を使って転送することの利点は、ＣＭＯＳ回路に様々な工夫を加えてノイズ低減やユーザーフレンドリな操作のための高機能化ができることである。このような高機能化の例は、非特許文献３等で開示されている。

一方、ＣＭＯＳ回路で転送する場合には、転送時に乗るノイズを見かけ上減らすために、信号を増幅して送る必要があり、そのため１画像信号当たりのアナログメモリの必要面積が大きくなることである。本発明においては撮影中は、撮像素子のチップ上に作ったメモリ領域上に信号を保存するので、メモリに割り当てることのできるチップ上面積には限りがある。したがって、連続撮影枚数を減らすか、もしくは信号の増幅率を下げてＳＮ比の低下を容認するか、いずれかの選択肢を採る必要がある。

一方、実施例１から実施例４に示すように、ＣＣＤでそのままメモリする場合には原理的に電荷の完全転送ができる。とくに冷却する場合には実質的にノイズレスで信号を転送・保存できる。撮影後の読み出し時には、撮像素子外のバッファメモリに信号を送って保存するので、信号を十分高く増幅して転送することができる。

一方、非特許文献３では、増幅された信号を小さい面積で記録するために、通常のＣＭＯＳキャパシタと、２層のポリシリコン電極間のキャパシタを組み合わせた大容量キャパシタをアナログ信号記録要素として使っている。

メモリ領域を同一チップ上の受光面外に作る代わりに、裏面に第２のチップを接着し、第２のチップ上でメモリ領域を確保し、面に垂直配線により信号を転送しても良いことは言うまでもない。この場合には第２のチップ上には、メモリだけでなく、電源回路等を乗せることもできる。

（実施例８）
図３５に実施例８の断面図を示す。裏面には薄層の濃いｐ層が形成されている。電荷生成層は低濃度の厚いｐ層５１４からなる。この例の特徴は裏面側の電荷生成層５１４とその表側の電荷収集層５１５の間に酸化ケイ素からなる第１の絶縁層５１６があることである。いわゆるＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）構造となっている。

各画素５１７の絶縁層の中央に孔５１８が開いている。孔の周囲には電荷を中央の孔に誘導するためにキノコ型の薄いｎ層５１９が形成されている。

電荷収集層５１５はｎ型の単結晶シリコンである。表面に近い薄い層にチャンネル形成のための濃いｎ層５２０が作られている。ＦＤ５２１にはオーミックコンタクトのための非常に濃いｎ層が形成されている。また濃いｐドーピング５２２で画素が分離されている。

符号５２３は酸化ケイ素からなる第２の絶縁層である。さらにその表面側にはポリシリコンからなる電極層５２４があり、その表面側に金属配線層５２５が形成されている。電荷収集層５１５、第２のシリコン層５２３、電極層５２４、金属配線層５２５を併せて、回路層５２６を構成している。

回路層の平面構造は、図３４に示す実施例７と同様である。電極に印加する電圧等も同じであるので詳細な説明は省略する。

ただしこの場合は、中央（図では孔の直下）の電極がドレインではなく誘導電極５２７となっている。その両サイド（平面的には誘導電極の円周上）に電荷収集電極５２８があり、出力ゲート電極５２９がその外部に、さらにその外部にＦＤ５２１、ＣＭＯＳ読み出し回路５３０が形成されている。

また絶縁層の表面側にはタングステン層からなる遮光層５３１が形成されている。これにより入射光の一部が直接記録部に入射することをほぼ完全に防いでいる。

図３６に実施例８の変形が示されている。特徴は電荷収集電極の裏面側（図では上側）に、第１の絶縁層５１６を貫いて電荷を収集するための孔５１８が電荷収集電極の数だけ開けられていることである（中央のドレイン５３２の円周上に８個）。

（実施例９）
図３７に実施例９の画素の断面構造を示す。実施例９の特徴は、表面照射素子で、表面にマイクロレンズ５３３とライトガイド５３４からなる積層導波路構造５３５が形成されていることである。ライトガイドの直下（画素の中心部分）にはフォトダイオード５３６が形成されている。表面に入射した光はオンチップマイクロレンズで画素の中央部分に集められ、さらにライトガイドによって画素の中心部分に集められる。

その下の層の平面構造は図３４に示す第７の実施例のそれと類似している。

すなわち第９の実施例では積層導波路構造によって、各画素面積の大部分の面積に入射した入射光を光電変換する。

フォトダイオードを取り囲むように８個の電荷収集電極５２８があり、そのうちの一つに高電圧ＶＨを加えると、画像信号はその収集ゲートに集まる。それ以後の電荷の転送と保存方法は第７の実施例と同じである。

この電荷収集電極構造および制御方法と、積層導波路構造の組み合わせで、画素の全面積で生成した信号電荷を指定した収集手段の１つのみに順次導くことができる。

８個の収集手段の一つＡで信号電荷を収集した後、残りの７個の収集手段で順次信号電荷を収集する間に、Ａから画像信号をＡに属する画像信号記録手段に転送する手段については第７の実施例と同じである。

第９の実施例の長所は、通常の表面照射撮像素子を作成するプロセスで作ることができることである。

一方、第９の実施例は表面照射素子であるので、裏面に信号を送ることは難しい。したがって、複数のチップを積層し、光の入射する第１のチップに光電変換手段、電荷の取集手段、転送手段を乗せて、裏面に接着した第２のチップ上で信号電荷を蓄積することは難しい。また第２のチップ上に各画素単位あるいは画素ブロック単位で電流源回路や駆動回路を乗せ、第１のチップ上の電荷の収集手段や転送手段を駆動するようにすることも難しい。

また光以外の、イオン等が入射する場合には使えない。

（実施例１０：電子倍管の導入）
図３８に示す実施例１０では、ＭＣＰ（マイクロチャンネプレート）と加速電子の直入による方法である。図中、符号５３７はガラスの入射窓、符号５３８は光電面、符号５３９はＭＣＰ、符号５４０は撮像素子、符号５４１は撮像素子裏面の受光面、符号５４２はパッケージ、符号５４３はこれらを真空封止するためのチャンバー、符号５４４は真空チャンバーから配線を引く出すためのピン、符号５４５はピンを受ける（差し込む）ソケット、符号５４６は回路ボードである。

入射光５４７は光電変換面で電子ビーム５４８に変換され、ＭＣＰに入射する。ＭＣＰで電子増倍されたのち、ＭＣＰ出射面と撮像素子の受光面５４１の間にかけられた強い電場で加速された電子流５４９となり、受光面に入射し、衝突イオン化でさらに多数の２次電子を生成する。

ＭＣＰは無くても良い。このときは加速電子の直入による衝突イオン化増倍で信号を増幅する。

（実施例１１：トランジスタによる選択的電荷収集）
本発明の実施例は以上の例に限らない。例えば、画素中心に集めた信号電荷を周囲に配置したトランジスタをオン・オフして電荷収集電極に集めても良い。電荷の移動経路が空乏化されていない等の不利な点もあるが、トランジスタのオン・オフに必要なゲート電圧差が３Ｖ以下で良い、等の利点がある。またＣＭＯＳ回路では増幅等の他の機能を比較的容易に追加できる。

そのためには図３４において、電荷収集ゲート５１０とアウトプットゲート５１２の代わりに選択トランジスタを入れ、第２のアドレス配線８本を追加すれば良い（図は省略する）。

（実施例１２：フローティング拡散層と電荷収集電極の共用）
実施例１２の概要を図３４を用いて説明する。この実施例ではフローティング拡散層５１３で直接電荷を収集することを特徴とする。この実施例では電荷収集ゲート５１０とアウトプットゲート５１２がない。

フローティング拡散層５１３の一つに他のフローティング拡散層の電圧より高い電圧を印加して電荷を収集する。このためにはリセットゲート５５１を開けた状態で、ドレイン５５２に高い電圧を印加する。このとき信号電荷はドレインに流れ続けている。しかしフローティング拡散層の電位は一定に保たれている。この状態でリセットゲートを閉じると、フローティング拡散層に信号電荷が流入し続ける。このため信号電荷が電子の場合はフローティング拡散層の電位が下がり続ける。したがって、リセットゲートを閉じた後、一定時間後の電位を検出することでＣＤＳ（相関２重サンプリング）が可能である。

図３４ではドレイン電圧は画素周辺のリング状の配線５５０から供給されている。したがって８個のドレインに同じ電圧が供給されている。実施例１２では、８個のドレインに個別にドレイン電圧を供給する配線を備える（図には記されていない）。

以上の技術により、超高速撮影に必要な高い感度と、理論的最高撮影速度である（１／ｔｃ）フレーム／秒、もしくは技術的最高撮影速度である（１／ｔｔ）フレーム／秒の撮影速度を備える撮像手段を提供する。具体的な手段については、本発明の実施例で説明する。

撮影システム

図２１に、本発明の撮像装置を応用した本発明の撮像システム（カメラ）の具体例を示す。符号３１１は本発明の固体撮像装置、符号３１２は種々の映像放射線（映像光を含む）を固体撮像装置３１１に照射するためのレンズ系（光の場合には集光光学系）、符号３１３は撮像装置の動作を制御する制御タイミング発生回路（ＴＧ）と撮像装置から出力される信号のアナログ処理（例えば所謂ＣＤＳ回路によるノイズリダクション）及び信号のデジタル変換を行うＡ／Ｄ変換回路を搭載したＡＦＥ（アナログフロントエンド）集積回路、符号３１４はＡＦＥ回路からの動作制御信号を受けて撮像装置を直接駆動する駆動回路を各々示す。

但し撮像装置内に駆動回路及びＡＦＥ相当回路が内蔵されている場合（デジタル出力ＣＭＯＳイメージセンサ等）には、制御タイミング発生回路３１３、駆動回路３１４は不要である。

符号３１９は撮像装置３１１の拡大図で、本発明の実施例１に従えば、その信号出力時系列は符号３２０の順番になる。破線で囲んだ符号３２２、３２３、３２４は第１行の第１番、第２番、第３番の画素を示し、第Ｍ番まで続く。符号３２５、３２６、３２７は第２行の画素を示す。全体では第Ｎ行まで続くので、Ｍ×Ｎ画素の信号が符号３２０の時系列で出力される。各画素は、（１）〜（１６）の１６フレームの信号からなる。

符号３２０の信号は時系列並べ替え機能を有する符号３１５（並べ替えストレージ）に入力され、３２１の配列に変換される。３２８、３２９は、第１コマ（フレーム）の画像信号、第２コマの画像信号、符号３３０は第１６コマの画像信号を示し、各コマはＭ×Ｎ画素の信号からなる。このように、フレームにまとめられた信号をデジタル信号処理回路（ＤＳＰ）３１６に入力する。

ＤＳＰ３１６は各フレーム信号のフィルタリングや補間処理、及びフレーム間の相関処理などを行い、信号をストレージあるいは表示するための回路ブロック３１７に転送する。この映像出力によって、（１／ｔｉ）フレーム／秒の超高速で撮影された映像をスロー再生して観察することができる。

本発明を使用した高速固体撮像装置とその動作方法は、固体撮像装置を製造する産業に利用され、これを搭載した高速撮像カメラは、科学技術分野等に広く活用される。

１ 信号電荷収集部
２ ＣＣＤアナログメモリー
３ 垂直読み出しＶＣＣＤ
４ ドレイン
５ 過剰電荷の排出を制御するゲート
６ 水平転送ＣＣＤ
７ 出力回路
８ コネクションエレメンツ
１１ 電荷収集部
１２ 電荷収集を制御する収集制御電極
１３ ＣＣＤアナログメモリー部
１４ ＣＣＤの転送電極
１５ ＣＣＤのｎ型転送チャネル
１６ 素子分離層
１７ ｐウェル障壁層
１８ 電荷収集層
１９ 低濃度のｐ層
２０ 裏面の高濃度のｐの薄層
２１ Ｓの裏面から入射した光（電磁波）
３１ イメージング領域
３２ １画素
３３ 水平転送装置
３４ 出力回路
４１ １画素の水平寸法
４２ １画素の垂直寸法
４３ 垂直転送チャネル幅
４４ １転送段の長さ
４５、４７ ３相駆動ＣＣＤの電極
４６ 収集電極兼３相駆動ＣＣＤの電極
５１〜５５ １番目の電荷収集が行われている転送段
６１〜６５ ２番目の電荷収集が行われている転送段
６６〜７０ 信号電荷が蓄積されている転送段
７１〜７５ ８番目の電荷収集が行われている転送段
７６〜７８ 信号電荷が蓄積されている転送段
８１〜８５ １６番目の電荷収集が行われている転送段
９１、９３、９４、９６ チャネル間で一体化された垂直転送電極
９２、９５ 独立に給電される電荷収集電極兼転送電極
９７ チャネル間分離領域
９８ Ｎチャネル領域
９９〜１１０ 制御電圧の給電線
１２１ 転送電極
１２２ 絶縁膜
１２３〜１２６ 電荷収集電極兼転送電極
１２７ 電荷収集状態のチャネル電位プロファイル
１２８〜１３２ 電荷転送チャネル電位プロファイル
１５０〜１５３ 高電圧電荷収集パルス
１６１〜１６４ 電荷収集電極（兼転送電極）
１６５〜１６８ 電荷収集兼電荷転送Ｎ形チャネル層
１６９〜１７１ 高濃度ｎ形ドレイン
１７２〜１７４ ｐ形素子分離層
１７５ 画素確定ｐ形層
１７６、１７８ 低濃度ｎ形層
１７７ ｐ形障壁層
１７９ 低濃度ｐ形層
１８０ 高濃度ｐ形層
１８２ 信号電荷バルク蓄積領域
１８５ 絶縁膜
１９１ １番目の電荷収集高電圧印加電極
１９３ １番目のパンチスルー領域
２０１ ２番目の電荷収集高電圧印加電極
２０３ ２番目のパンチスルー領域
２１１ ドレインへの給電端子
２１２ ドレインからのパンチスルー領域
２２１ 電荷蓄積状態の深さ方向電位プロファイル
２２２ 電荷収集状態の深さ方向電位プロファイル
２２３ 基準電位
２２４ 半導体裏面逆バイアス電位
２２５ 電極電圧
２２６ バルク蓄積層の電位
２２７ 電荷収集層の電位
２２９、２３０ 障壁電位
２４１ ドレイン制御パルス
２４２〜２４７ 電荷収集、電荷転送制御パルス
２６２、２６３ ドレインの電位
２６４ ドレインからの深さ方向電位プロファイル（定常時）
２６５ ドレインからの深さ方向電位プロファイル（初期化時）
２６８、２６９ 障壁電位
２８０、２８９ チャネル間で一体化された垂直転送電極
２８１〜２８８ 独立に給電される電荷収集電極兼転送電極
３００ エネルギー変換層
３１１ 本発明の固体撮像装置
３１２ レンズ系
３１３ ＡＦＥ（アナログフロントエンド）集積回路
３１４ 駆動回路
３１５ 時系列並べ替えストーレージ
３１６ デジタル信号処理回路（ＤＳＰ）
３１７ 表示ストーレージ
３１８ システムブロック図
３２０ 出力時系列
３２１ フレーム毎に並べ替えられた信号群
３２２〜３２４ 第１行の第１番、第２番、第３番の画素
３２５〜３２７ 第２行の画素
３２８〜３２９ 第１コマ（フレーム）の画像信号、第２コマの画像信号
３３０ 第１６コマの画像信号
３４１ イメージング部
３４２ 制御部
３４３ アナログ処理部
３４４ ＡＤ変換部
３４５ ラインメモリ
３４６ 通信部
３４７ 出力ポート
３５１ａ〜３５１ｄ 第１の電荷収集電極群
３５２ａ〜３５２ｄ 第２の電荷収集電極群
３５３ 第１の電荷転送蓄積電極
３５４ 第２の電荷転送蓄積電極
３５５ 第３の電荷転送蓄積電極
３５６ 第４の電荷転送蓄積電極
３５７ 出力変換部
３５８ 給電端子群
３５９ 第３の電荷転送電極
３６０ 第４の電荷転送電極
３６１ 画素境界
３６２ 分離部
３７１〜３８１ 信号電荷群
３９１ １画素（破線で囲まれた領域）
３９２ 電荷収集電極
３９３ 第１の電荷転送蓄積電極
３９４ 第２の電荷転送蓄積電極
３９５ 第３の電荷転送蓄積電極
３９６ 出力変換部
３９７ 各転送チャネルの分離部
３９８ 画素の１辺の長さ
３９９ 水平方向画素ピッチ
４００ 垂直方向画素ピッチ
４０１〜４０４ 第１電極群を構成する電荷収集電極
４０５〜４０８ 第２電極群を構成する電荷収集電極
４０９〜４１２ 電荷転送蓄積電極
４１３ フローティング拡散層
４１４ 出力変換部
４１５ 素子分離領域
４１６ ドレイン
４１７ オーバフロー制御ゲート
４１８ 画素内配線
４１９ 電極との接続点
４２０ 転送電極
４２１ 第１電極群の電荷収集電極
４２２ 第２電極群の電荷収集電極
４２３〜４２５ 電荷転送電極
４２６ 絶縁膜
４２７ ｎ形転送チャネル層
４２８ ２層駆動転送のためのｎ型低濃度の不純物領域
４２９ 厚いｐウェル層
４３０ 薄いｐウェル層
４３１ 低濃度のｎ形基板
４３２〜４３８ 電位分布の時間変化の図
４３９ 収集された信号電荷
４４０ 高電圧収集パルス（ＶＨ）Φｃ２が印加された状態のｎ層の電位ＨＣ
４４１ 収集電極直下のｎ層に移動する電子の動き
４４２ ドレイン
４４３ パンチスルー領域
４５１ １画素（破線で囲まれた領域）
４５２ 第１転送路の信号電荷の転送方向
４５３ 第２転送路の信号電荷の転送方向
４５４ 出力変換部
４５５ 電荷収集電極によって収集される信号電荷
４５６ 各画素の垂直中心線
５０１ ｐウェルを形成するためのインプラント
５０２ 第１の電荷収集電極
５０２ａ ＶＨを印加した第１電荷収集電極
５０３ 電荷収集電極５０２ａから見た最遠点
５０４ 電荷の最遠点から収集電極５０２ａに向かう信号電荷のパス
５０５ ｐウェル形成のための第１のマスク形状
５０６ ｐウェル形成のための第２のマスク形状
５０７ 第１のマスクに開けられた孔
５０８ 分離層形成のためのマスク
５１０ 電荷収集電極
５１１ ＣＭＯＳ読み出し回路
５１２ 出力ゲート電極
５１３ フローティング拡散層
５１４ 電荷生成層
５１５ 電荷収集層
５１６ 第１の絶縁層
５１７ 画素
５１８ 絶縁層の孔
５１９ キノコ状のｎ層
５２０ チャネル形成のためのｎ層
５２１ ＦＤ（フローティング拡散層）
５２２ 画素分離層
５２３ 第２の絶縁層
５２４ 電極層
５２５ 金属配線層
５２６ 回路層
５２７ 誘導電極
５２８ 電荷収集電極
５２９ 出力ゲート電極
５３０ ＣＭＯＳ読み出し回路
５３１ 遮光層
５３２ ドレイン
５３３ マイクロレンズ
５３４ ライトガイド
５３５ 積層導波路構造
５３６ フォトダイオード
５３７ ガラスの入射窓
５３８ 光電面
５３９ ＭＣＰ
５４０ 撮像素子
５４１ 撮像素子裏面の受光面
５４２ パッケージ
５４３ これらを真空封止するためのチャンバー
５４４ 真空チャンバーから配線を引く出すためのピン
５４５ ピンを受ける（差し込む）ソケット
５４６ 回路ボード
５４７ 入射光
５４８ 電子ビーム
５４９ 加速された電子流
５５０ リング状のドレイン電圧配線
５５１ リセットゲート
５５２ ドレイン

Claims (11)

1. Ｍ行×Ｎ列の画素を備え、
   各画素は、
   電磁波または荷電粒子である入射線の入射により信号を生成する単一の光電変換手段と、
   前記光電変換手段で生成した信号を収集するｍ（≧３）個の信号収集手段と、
   前記信号収集手段で収集された信号もしくは前記信号を他の信号に変換した信号である画像信号を前記信号収集手段から転送する信号転送手段を備え、
   前記光電変換手段は各画素面積に入射した入射線の５１％以上を前記信号に変換し、
   各画素の前記光電変換手段で生成された信号を、各画素内の異なる信号収集手段で、を順次収集する手段を備えることを特徴とする固体撮像装置。
2. 請求項１の固体撮像装置であって、該ｍ個の信号収集手段の中の１個から、画像信号を転送する時間内に、他の信号収集手段の少なくとも２個で、順次、信号を収集する手段を備えることを特徴とする固体撮像装置。
3. 請求項１または請求項２の固体撮像装置であって、１個の前記信号収集手段と１個の信号転送手段を備え、かつ必要に応じて他の信号処理回路を備える１組の手段を単位画素内回路と定義したときに、ｍ個の単位画素内回路をｍ／Ｌ（Ｌ≧２）個の単位画素内回路からなるＬ個のグループに分け、これらのグループの一つに属する信号収集手段で順次収集した信号を、他のグループに属する信号収集手段で信号を順次収集する間に一斉に転送する手段を備えることを特徴とする固体撮像装置。
4. 請求項１から請求項３のいずれ１項の固体撮像装置であって、前記光電変換によって生じる信号が電荷であることを特徴とする固体撮像装置。
5. 請求項４の固体撮像装置であって、前記光電変換手段と前記信号収集手段の間に、一旦電荷を保持する手段が介在せず、前記信号収集手段の少なくとも１つで電荷を収集する状態では、前記光電変換手段と前記電荷収集状態にある前記信号収集手段の間を空乏化し、電位勾配のみによって電荷を収集する手段を備えることを特徴とする固体撮像装置。
6. 請求項４または請求項５の固体撮像装置であって、光電変換手段からなる第１の層と、少なくとも信号収集手段および信号転送手段からなる第２の層である回路層、および第１の層と第２の層の間に介在し、第１の層で生成した電荷が第２の層に移行することを抑止する障壁層とからなり、前記障壁層の障壁機能を選択的に解除して、前記信号収集手段の１つのみに電荷を誘導する手段を備えることを特徴とする固体撮像装置。
7. 請求項５または請求項６の固体撮像装置であって、前記信号収集手段が画素の中央部に局在しており、前記信号収集手段が局在している部分の前記障壁層の不純物濃度が相対的に低いことを特徴とする固体撮像装置。
8. 請求項５から請求項７のいずれか１項に記載の固体撮像装置であって、前記障壁層が絶縁物質からなることを特徴とする固体撮像装置。
9. 請求項１から請求項８までのいずれか１項に記載の固体撮像装置であって、各単位画素内回路が、信号収集手段側を頂点とする略三角形をなし、各画素が、ｍ個の単位画素内回路を前記頂点を画素中心に置いて敷き詰められた正多角形を内包することを特徴とする固体撮像装置。
10. 請求項９に記載の固体撮像装置であって、単位画素内回路の組が生成する正多角形の面と、これを内包する画素面との間のスペースに、前記単位画素内回路の組の制御に必要な共通の電子回路が組み込まれていることを特徴とする固体撮像装置。
11. 請求項１から請求項５、請求項８から請求項１０のいずれか１項に記載の撮像装置であって、前記光電変換手段が、少なくとも電磁波の導波路とフォトダイオードからなることを特徴とする撮像装置。

Images