JPWO2013057766A1 - 薄膜トランジスタ装置及びその製造方法 - Google Patents

薄膜トランジスタ装置及びその製造方法 Download PDF

Info

Publication number
JPWO2013057766A1
JPWO2013057766A1 JP2013539414A JP2013539414A JPWO2013057766A1 JP WO2013057766 A1 JPWO2013057766 A1 JP WO2013057766A1 JP 2013539414 A JP2013539414 A JP 2013539414A JP 2013539414 A JP2013539414 A JP 2013539414A JP WO2013057766 A1 JPWO2013057766 A1 JP WO2013057766A1
Authority
JP
Japan
Prior art keywords
layer
gate insulating
partition
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013539414A
Other languages
English (en)
Other versions
JP5681809B2 (ja
Inventor
受田　高明
高明 受田
宮本　明人
明人 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP5681809B2 publication Critical patent/JP5681809B2/ja
Publication of JPWO2013057766A1 publication Critical patent/JPWO2013057766A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本発明に係る有機薄膜トランジスタ装置（１０）は、基板（１０１）上の第１領域に形成されたゲート電極配線（１０２ａ）と、第２領域に形成された第１信号配線層（１０２ｂ）と、ゲート電極配線（１０２ａ）と第１信号配線層（１０２ｂ）とを覆うように形成されたゲート絶縁膜（１０３）と、ゲート絶縁膜（１０３）上に形成された隔壁層と、第１信号配線層（１０２ｂ）の上方の隔壁層上に形成される第２信号配線層（１１０）と、第２領域上の少なくとも一部の隔壁層は開口されており、隔壁層及び開口に形成されたドレイン電極（１０８）及びソース電極配線（１０９）と、上記隔壁層、ドレイン電極（１０８）及びソース電極配線（１０９）を隔壁として、少なくとも開口に形成された有機半導体層と、ドレイン電極（１０８）及びソース電極配線（１０９）を隔壁として、有機半導体層（１１１）を被覆するように形成された保護膜（１１２）とを備える。

Description

本発明は、薄膜トランジスタ装置及びその製造方法に関し、特に、隔壁層を有する薄膜トランジスタ装置及びその製造方法に関する。
液晶表示装置又は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等のアクティブマトリクス駆動型の表示装置等では、画素回路において、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が用いられている。
例えば、薄膜トランジスタは、基板と、基板上に設けられたゲート電極と、ゲート電極を覆うように形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された半導体層と、半導体層に電気的に接続されたソース電極及びドレイン電極とを備えるものである。
薄膜トランジスタの半導体層としてはシリコンを用いることが多いが、近年、有機材料を半導体層として用いた有機薄膜トランジスタも開発されている。例えば、特許文献１には、従来の有機薄膜トランジスタが開示されている（特許文献１）。
ここで、表示装置の画素回路を構成するＴＦＴ装置の一例について、説明する。図１２Ａは、従来の有機薄膜トランジスタ装置８０の上面図である。図１２Ｂは、図１１ＡのＡ−Ａ’線に沿って切断した従来の有機薄膜トランジスタ装置８０の断面図である。
有機薄膜トランジスタ装置８０は、図１２Ｂに示すように、基板８０１と、ゲート電極配線８０２ａと、第１信号配線層８０２ｂと、ゲート絶縁膜８０３と、ドレイン電極８０８及びソース電極配線８０９と、第２信号配線層８１０と、隔壁層８０７、８０７と、有機半導体層８１１と、保護膜８１２と、平坦化膜８１３とを備える。また、有機薄膜トランジスタ装置８０は、ボトムゲート型のＴＦＴが形成されるチャネル部８０Ａと、蓄積容量部８０Ｂと、信号線交差部８０Ｃとで構成されている。
チャネル部８０Ａは、基板８０１と、ゲート電極配線８０２ａと、ゲート絶縁膜８０３と、ドレイン電極８０８及びソース電極配線８０９と、隔壁層８０７、８０７で周囲が規制された有機半導体層８１１と、保護膜８１２とで構成されるボトムゲート型のＴＦＴである。蓄積容量部８０Ｂは、基板８０１と、ゲート電極配線８０２ａと、ゲート絶縁膜８０３と、ソース電極配線８０９とで構成される容量（コンデンサ）である。信号線交差部８０Ｃには、第１信号配線層８０２ｂと、第２信号配線層８１０とが交差するように形成されており、第１信号配線層８０２ｂと、第２信号配線層８１０との間には、ゲート絶縁膜８０３が形成されている。
特開平１０−２７０７１２号公報
しかしながら、近年、表示装置の大画面化、高性能化が進んでおり、これに伴ってＴＦＴ特性の向上、寄生容量低減が必要になるものの、現状では所望のＴＦＴ装置の特性が得られないため表示画像の品質が劣化してしまうという問題がある。
つまり、通常、チャネル部８０Ａの薄膜トランジスタの特性は、ゲート絶縁膜８０３の静電容量に左右される。トランジスタ特性を向上させるためにはゲート絶縁膜８０３を薄膜化するとともに、ゲート絶縁膜８０３を酸化膜の誘電率より高い誘電率を有する材料で形成する必要がある。しかしながら、ゲート絶縁膜８０３を薄膜化することにより、ゲート電極配線８０２ａの段差部Ｗ１において、ゲートリークが増大（耐圧が低下）してしまう問題がある。
また、信号線交差部８０Ｃにおいても同様のことが言える。すなわち、ゲート絶縁膜８０３を薄膜化することにより、第１信号配線層８０２ｂの段差部Ｗ２において、ゲートリークが増大（耐電圧特性が低下）してしまう。
さらに、信号線交差部８０Ｃおいて、ゲート絶縁膜８０３が薄いために、第１信号配線層８０２ｂと第２信号配線層８１０とが交差する部分では、寄生容量が増大し、画素回路の高速動作の弊害になってしまう。
このように、ゲート絶縁膜８０３を薄膜化することにより、ゲートリークが増大（耐電圧特性が低下）し、所望のＴＦＴ装置の特性が得られず、表示画像の品質が劣化してしまう。
本発明は、このような問題を解決するためになされたものであり、ゲート絶縁膜の耐電圧特性を向上し、かつ、信号線が交差する部分での寄生容量を低下させることができる薄膜トランジスタ装置及びその製造方法を提供することを目的とする。
上記問題を解決するために、本発明に係る薄膜トランジスタ装置の一態様は、基板上の第１領域に形成されたゲート電極配線と、前記基板上の前記第１領域とは異なる領域である第２領域に形成された第１信号配線層と、前記基板上に、前記ゲート電極配線と前記第１信号配線層とを被覆して形成され、第１誘電体膜からなるゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記第１誘電体膜より低い誘電率を有する第２誘電体膜からなる隔壁層と、前記第１信号配線の上方の前記隔壁層上に形成される第２信号配線層と、前記第２領域上の少なくとも一部の前記隔壁層は開口されており、前記隔壁層及び前記開口に形成された一対のドレイン電極及びソース電極配線と、前記隔壁層、前記ドレイン電極及び前記ソース電極配線を隔壁として、少なくとも前記開口の前記ゲート絶縁膜上に形成された半導体層と、前記隔壁層、前記ドレイン電極及び前記ソース電極配線を隔壁として、前記半導体層を被覆するように形成された保護膜と、を備える。
本発明によれば、ゲート絶縁膜の耐電圧特性を向上し、かつ、信号線が交差する部分での寄生容量を低下させることができる薄膜トランジスタ装置及びその製造方法を実現することができる。
図１は、本発明の実施の形態１に係る有機薄膜トランジスタ装置の上面図である。 図２は、図１のＡ−Ａ’線に沿って切断した本発明の実施の形態１に係る有機薄膜トランジスタ装置の断面図である。 図３は、本発明の実施の形態１に係る有機薄膜トランジスタ装置の効果を説明するための図である。 図４は、本発明の実施の形態１の変形例に係る有機薄膜トランジスタ装置の上面図である。 図５Ａは、本発明の実施の形態１に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図５Ｂは、本発明の実施の形態１に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図５Ｃは、本発明の実施の形態１に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図５Ｄは、本発明の実施の形態１に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図５Ｅは、本発明の実施の形態１に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図５Ｆは、本発明の実施の形態１に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図５Ｇは、本発明の実施の形態１に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図５Ｈは、本発明の実施の形態１に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図５Ｉは、本発明の実施の形態１に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図５Ｊは、本発明の実施の形態１に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図６Ａは、従来の有機薄膜トランジスタ装置の製造方法における各工程を説明するための断面図である。 図６Ｂは、従来の有機薄膜トランジスタ装置の製造方法における各工程を説明するための断面図である。 図６Ｃは、従来の有機薄膜トランジスタ装置の製造方法における各工程を説明するための断面図である。 図６Ｄは、従来の有機薄膜トランジスタ装置の製造方法における各工程を説明するための断面図である。 図７は、本発明の実施の形態２に係る有機薄膜トランジスタ装置の上面図である。 図８は、図７のＡ−Ａ’線に沿って切断した本発明の実施の形態２に係る有機薄膜トランジスタ装置の断面図である。 図９は、本発明の実施の形態２に係る有機薄膜トランジスタ装置の効果を説明するための図である。 図１０は、本発明の実施の形態２の変形例に係る有機薄膜トランジスタ装置の上面図である。 図１１Ａは、本発明の実施の形態２に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図１１Ｂは、本発明の実施の形態２に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図１１Ｃは、本発明の実施の形態２に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図１１Ｄは、本発明の実施の形態２に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図１１Ｅは、本発明の実施の形態２に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図１１Ｆは、本発明の実施の形態２に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図１１Ｇは、本発明の実施の形態２に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図１１Ｈは、本発明の実施の形態２に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図１１Ｉは、本発明の実施の形態２に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図１１Ｊは、本発明の実施の形態２に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図１２Ａは、従来の有機薄膜トランジスタ装置の上面図である。 図１２Ｂは、図１２ＡのＡ−Ａ’線に沿って切断した従来の有機薄膜トランジスタ装置の断面図である。
本発明に係る薄膜トランジスタ装置の一態様は、基板上の第１領域に形成されたゲート電極配線と、前記基板上の前記第１領域とは異なる領域である第２領域に形成された第１信号配線層と、前記基板上に、前記ゲート電極配線と前記第１信号配線層とを被覆して形成され、第１誘電体膜からなるゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記第１誘電体膜より低い誘電率を有する第２誘電体膜からなる隔壁層と、前記第１信号配線の上方の前記隔壁層上に形成される第２信号配線層と、前記第２領域上の少なくとも一部の前記隔壁層は開口されており、前記隔壁層及び前記開口に形成された一対のドレイン電極及びソース電極配線と、前記隔壁層、前記ドレイン電極及び前記ソース電極配線を隔壁として、少なくとも前記開口の前記ゲート絶縁膜上に形成された半導体層と、前記隔壁層、前記ドレイン電極及び前記ソース電極配線を隔壁として、前記半導体層を被覆するように形成された保護膜と、を備える。
本態様によれば、ゲート絶縁膜の耐電圧特性を向上し、かつ、信号線が交差する部分での寄生容量を低下させることができる薄膜トランジスタ装置を実現することができる。
ここで、本発明に係る薄膜トランジスタ装置置の一態様において、前記開口は、前記第２領域における第３領域上と第４領域上との前記隔壁層に形成されることで、前記ゲート絶縁膜の一部を露出し、前記ソース電極配線は、前記第３領域の開口の前記ゲート絶縁膜上と、前記第３領域及び前記第４領域の間の前記隔壁層上と、前記第４領域の前記第３領域側の開口における前記ゲート絶縁膜上の一部とに形成され、前記ドレイン電極は、前記第４領域の前記３領域の反対側の開口における前記ゲート絶縁膜上の一部と、前記第４領域の前記３領域の反対側の前記隔壁層上とに形成され、前記半導体層は、前記ドレイン電極及び前記ソース電極配線を隔壁として、前記第４領域の開口の前記ゲート絶縁膜上に形成され、前記保護膜は、前記ドレイン電極及び前記ソース電極配線を隔壁として、前記半導体層を被覆するように形成されるとしてもよい。
また、本発明に係る薄膜トランジスタ装置置の一態様において、前記開口は、前記第２領域上の前記隔壁層に形成されることで、前記ゲート絶縁膜の一部を露出し、前記ソース電極配線は、前記隔壁層の前記開口側の端部上、前記開口の前記端部側のゲート絶縁膜上の一部に形成され、前記ドレイン電極は、前記開口の前記端部と反対側の前記ゲート絶縁膜上の一部と、前記開口の前記端部と反対側の前記隔壁層上とに形成され、前記半導体層は、前記隔壁層、前記ドレイン電極及び前記ソース電極配線を隔壁として、前記開口の前記ゲート絶縁膜上に形成され、前記保護膜は、前記隔壁層、前記ドレイン電極及び前記ソース電極配線を隔壁として、前記半導体層を被覆するように形成されるとしてもよい。
また、本発明に係る薄膜トランジスタ装置の一態様において、前記第３領域は、前記ゲート電極配線と、前記ゲート絶縁膜と、前記ソース電極とで構成される蓄積容量部であり、前記第４領域は、前記ゲート電極配線と、前記ゲート絶縁膜と、前記半導体層と、前記ドレイン電極と、前記ソース電極とで構成されるチャネル部であるとしてもよい。
ここで、本発明に係る薄膜トランジスタ装置の一態様において、前記薄膜トランジスタ装置は、前記ゲート電極配線と、前記ゲート絶縁膜と、前記ソース電極とにより蓄積容量部が構成され、前記ゲート電極配線と、前記ゲート絶縁膜と、前記半導体層と、前記ドレイン電極と、前記ソース電極とにより、チャネル部が構成される。
さらに、本発明に係る薄膜トランジスタ装置の一態様において、さらに、前記第２信号配線層と、前記ソース電極と、前記ドレイン電極と、前記保護膜とを覆うように形成された平坦化膜を備えることが好ましい。
また、本発明に係る薄膜トランジスタ装置の一態様において、前記ドレイン電極、前記ソース電極、及び、前記第２信号配線層は、同一の材料で形成されていることが好ましい。
また、本発明に係る薄膜トランジスタ装置の一態様において、前記開口の側面は、順テーパー形状に形成されているとしてもよい。
ここで、本発明に係る薄膜トランジスタ装置の一態様において、前記半導体は、塗布型有機半導体であることが好ましい。
また、本発明に係る薄膜トランジスタ装置の一態様において、前記半導体は塗布型酸化物半導体であることが好ましい。
また、本発明に係る薄膜トランジスタ装置の製造方法の一態様は、基板上の第１領域にゲート電極配線を、前記基板上の前記第１領域とは異なる領域である第２領域に第１信号配線層を形成する工程と、前記基板上に、前記ゲート電極配線と前記第１信号配線とを被覆するように、第１誘電体膜からなるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、第１誘電体膜より低い誘電率を有する第２誘電体膜からなる隔壁層を形成する工程と、前記第２領域上の少なくとも一部の前記隔壁層を開口する工程と、前記第１信号配線の上方の前記隔壁層上に第２信号配線層を形成する工程と、前記隔壁層及び前記開口にとドレイン電極及びソース電極を形成する工程と、前記隔壁層、前記ドレイン電極及び前記ソース電極を隔壁として、少なくとも前記開口の前記ゲート絶縁膜上に半導体層を形成する工程と、前記隔壁層、前記ドレイン電極及び前記ソース電極を隔壁として、前記半導体層を被覆するように保護膜を形成する工程とを含む。
本態様によれば、ゲート絶縁膜の耐電圧特性を向上し、かつ、信号線が交差する部分での寄生容量を低下させることができる薄膜トランジスタ装置の製造方法を実現することができる。
また、本発明に係る薄膜トランジスタ装置の一態様において、基板上に形成されたゲート電極配線層と、前記ゲート電極配線層上に形成された、第１誘電体膜からなるゲート絶縁膜と、前記ゲート絶縁膜上に、第１誘電体膜と異なる誘電率を有する第２誘電体膜からなる隔壁層とを備え、前記隔壁層のうち、チャネル部および蓄積容量部となる領域は開口され、前記チャネル部及び蓄積容量部と異なる領域では、前記隔壁層上に形成された配線層を有し、前記チャネル部および蓄積容量部では、前記開口の前記ゲート絶縁膜上に、形成されたドレイン電極またはソース電極配線を有し、前記チャネル部には、前記チャネル部の前記開口に形成された半導体層と、前記半導体層を被覆するよう形成された保護膜とを有し、前記半導体層は、前記チャネル部の前記開口における前記隔壁層、ドレイン電極またはソース電極配線により周囲が規制されているとしてもよい。
本態様によれば、ゲート絶縁膜の耐電圧特性を向上し、かつ、信号線が交差する部分での寄生容量を低下させることができる薄膜トランジスタ装置を実現することができる。
（実施の形態１）
以下、本発明に係る有機薄膜トランジスタ及びその製造方法について、実施の形態に基づいて説明するが、本発明は、請求の範囲の記載に基づいて特定される。よって、以下の実施の形態における構成要素のうち、請求項に記載されていない構成要素は、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。なお、各図は、模式図であり、必ずしも厳密に図示したものではない。
本発明の実施の形態１に係る有機薄膜トランジスタ装置１０について、図１及び図２を用いて説明する。図１は、本発明の実施の形態１に係る有機薄膜トランジスタ装置１０の上面図である。図２は、図１のＡ−Ａ’線に沿って切断した本発明の実施の形態１に係る有機薄膜トランジスタ装置１０の断面図である。
有機薄膜トランジスタ装置１０は、図２に示すように、基板１０１と、ゲート電極配線１０２ａと、第１信号配線層１０２ｂと、ゲート絶縁膜１０３と、隔壁層１０５、１０６及び１０７と、ドレイン電極１０８及びソース電極配線１０９と、第２信号配線層１１０と、有機半導体層１１１と、保護膜１１２と、平坦化膜１１３とを備える。また、有機薄膜トランジスタ装置１０は、ボトムゲート型のＴＦＴが形成されるチャネル部１０Ａと、蓄積容量部１０Ｂと、信号線交差部１０Ｃとで構成されている。
チャネル部１０Ａは、隔壁層１０５及び隔壁層１０６の間に形成されており、チャネル部１０Ａには、基板１０１と、ゲート電極配線１０２ａと、ゲート絶縁膜１０３と、ドレイン電極１０８及びソース電極配線１０９と、有機半導体層１１１と、保護膜１１２とで構成されるボトムゲート型のＴＦＴが形成されている。蓄積容量部１０Ｂは、隔壁層１０６及び隔壁層１０７の間に形成されており、蓄積容量部１０Ｂには、基板１０１と、ゲート電極配線１０２ａと、ゲート絶縁膜１０３と、ソース電極配線１０９とで構成される容量（コンデンサ）が形成されている。信号線交差部１０Ｃには、第１信号配線層１０２ｂと、第２信号配線層１１０とが交差するように形成されており、第１信号配線層１０２ｂと、第２信号配線層１１０との間には、ゲート絶縁膜１０３と、隔壁層１０７とが形成されている。
以下、各構成要素について詳述する。
基板１０１は、例えば、石英ガラス又は無アルカリガラスからなるガラス基板である。なお、基板１０１としては、プラスチックフィルム等の可撓性を有するフレキシブル基板等を用いても構わない。
ゲート電極配線１０２ａは、基板１０１上の所定の領域に形成され、第１信号配線層１０２ｂは、基板１０１上の所定の領域とは異なる領域である信号線交差部１０Ｃに形成される。本実施の形態において、ゲート電極配線１０２ａは、チャネル部１０Ａ及び蓄積容量部１０Ｂにおける基板１０１上に所定形状にパターン形成されている。同様に、第１信号配線層１０２ｂは、信号線交差部１０Ｃにおける基板１０１上に、所定形状にパターン形成されている。
ゲート電極配線１０２ａ及び第１信号配線層１０２ｂは、導電性材料又はその合金等の単層構造又は多層構造からなり、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、又はモリブデンタングステン（ＭｏＷ）等を用いて形成される。
ゲート絶縁膜１０３は、第１誘電体膜で構成され、基板１０１上に、ゲート電極配線１０２ａと第１信号配線層１０２ｂとを被覆して形成される。本実施の形態において、ゲート絶縁膜１０３は、ゲート電極配線１０２ａ及び第１信号配線層１０２ｂを覆うように基板１０１上の全面に形成される。
ここで、第１誘電体膜は、シリコン窒化膜の単層膜若しくは積層膜、又は、シリコン酸化膜及びシリコン窒化膜等の積層膜からなる無機絶縁膜によって形成することができる。また、ポリイミド、ポリビニルフェノール、ポリプロピレン等の有機絶縁膜によって形成してもよい。
一対のドレイン電極１０８及びソース電極配線１０９は、隔壁層の開口（隔壁層１０５及び隔壁層１０６の間と、隔壁層１０６及び隔壁層１０７の間）のゲート絶縁膜１０３上に形成され、ゲート電極配線１０２ａの上方において所定の間隔をあけて対向配置される。
換言すると、ソース電極配線１０９は、蓄積容量部１０Ｂにおける隔壁層の開口と、蓄積容量部１０Ｂ及びチャネル部１０Ａの間の隔壁層上と、チャネル部１０Ａの蓄積容量部１０Ｂ側の開口の一部とに形成される。ドレイン電極１０８は、チャネル部１０Ａの蓄積容量部１０Ｂの反対側の開口の一部と、隔壁層１０５上とに形成される。より具体的には、ソース電極配線１０９は、チャネル部１０Ａの蓄積容量部１０Ｂ側の開口の一部のゲート絶縁膜１０３上と、隔壁層１０６上と、蓄積容量部１０Ｂにおける隔壁層の開口（隔壁層１０６及び隔壁層１０７の間）のゲート絶縁膜１０３上と、隔壁層１０７の一端とに形成されている。ドレイン電極１０８は、隔壁層の開口（隔壁層１０５及び隔壁層１０６の間）のゲート絶縁膜１０３上の一部と隔壁層１０５上に形成されている。
また、一対のドレイン電極１０８及びソース電極配線１０９は、導電性材料又はその合金等からなる単層構造であり、例えば、Ｍｏ、Ｗ、Ｃｕ、Ａｌ、Ａｕ（金）、Ａｇ（銀）、ＭｏＷ又はＭｏＮ（窒化モリブデン）等を用いて形成される。
本実施の形態では、ドレイン電極１０８及びソース電極配線１０９は、隔壁層１０５及び隔壁層１０６上に形成されていることにより、ドレイン電極１０８及びソース電極配線１０９は、有機半導体層１１１の周囲を規制するバンク（隔壁）としての機能も有する。より具体的には、ドレイン電極１０８及びソース電極配線１０９は、有機半導体層１１１の周囲を規制するバンクとしても機能し、隔壁層１０５及び隔壁層１０６とともに塗布された有機半導体層１１１を形成するための溶剤の流れをせき止める。
隔壁層（隔壁層１０５と隔壁層１０６と隔壁層１０７）は、第１誘電体膜より低い誘電率を有する第２誘電体膜で構成され、ゲート絶縁膜１０３上に形成される。この隔壁層は、チャネル部１０Ａと蓄積容量部１０Ｂとに開口を有する。また、典型的には、チャネル部１０Ａと蓄積容量部１０Ｂとにおける隔壁層の開口の側面は、順テーパー形状に形成されている。
本実施の形態において、隔壁層１０５と隔壁層１０６は、ゲート絶縁膜１０３上に形成されており、有機半導体層１１１を画素ごとに分離して区画するための開口を形成する。また、隔壁層１０７は、ゲート絶縁膜１０３上に形成されている。隔壁層１０５と隔壁層１０６と隔壁層１０７とは、第１の誘電体膜より誘電率の低い第２誘電体膜で構成されている。
ここで、第２誘電体膜は、第１誘電体膜の誘電率より低い誘電率を有する材料で形成する。第２誘電体膜は、例えば、第２誘電体膜は、シリコン窒化膜の単層膜若しくは積層膜、又は、シリコン酸化膜及びシリコン窒化膜等の積層膜からなる無機絶縁膜にＦを添加することによって形成することができる。また、ポリイミド、ポリビニルフェノール、ポリプロピレン等の有機絶縁膜にＦを添加することよって形成してもよい。
また、第２誘電体膜は、レジスト等の感光性材料を用いて形成することができる。つまり、感光性樹脂で隔壁層を形成後に感光性樹脂を部分的に露光し現像することによって隔壁層の開口を形成することにより、隔壁層１０５、隔壁層１０６及び隔壁層１０７を形成することができる。
第２信号配線層１１０は、第１信号配線層１０２ｂの上方、かつ、隔壁層１０７上に形成される。第２信号配線層１１０は、ドレイン電極１０８及びソース電極配線１０９と同じ材料で構成されている。すなわち、第２信号配線層１１０は、導電性材料又はその合金等からなる単層構造であり、例えば、Ｍｏ、Ｗ、Ｃｕ、Ａｌ、Ａｕ（金）、Ａｇ（銀）、ＭｏＷ又はＭｏＮ（窒化モリブデン）等を用いて形成される。
有機半導体層１１１は、隔壁層１０５、隔壁層１０６、ドレイン電極１０８及びソース電極配線１０９を隔壁として、チャネル部１０Ａの開口のゲート絶縁膜１０３上に形成される。
具体的には、有機半導体層１１１は、チャネル部１０Ａにおける隔壁層の開口内（隔壁層１０５及び隔壁層１０６との間）、かつ、ドレイン電極１０８及びソース電極配線１０９の間に形成される。
より具体的には、有機半導体層１１１は、少なくともドレイン電極１０８とソース電極配線１０９との間のゲート絶縁膜１０３上に形成されている。有機半導体層１１１は、隔壁層１０５と、隔壁層１０６と、ドレイン電極１０８及びソース電極配線１０９の開口における内壁と側面によって囲まれており、有機半導体層１１１の外周は、これらの内壁及び側面によって規制されている。さらに換言すると、有機半導体層１１１は、ドレイン電極１０８の隔壁層の開口内の内壁及び側面と、露出するゲート絶縁膜１０３の上面と、ソース電極配線１０９の隔壁層の開口内の内壁及び側面と、隔壁層１０５と、隔壁層１０６とにおいて連続的に形成されている。
有機半導体層１１１は、塗布型の有機材料を用いて、インクジェット法等の印刷法によって隔壁層の開口内、かつ、ドレイン電極１０８及びソース電極配線１０９の間に所定の溶剤を塗布して結晶化することによって形成することができる塗布型有機半導体である。有機半導体層１１１の材料としては、例えば、ペンタセン、フタロシアニン系、又は、ポルフィリン系の可溶性の有機材料を用いることができる。また、有機半導体層１１１は、有機材料を用いて形成される場合に限られない、例えば塗布可能な無機材料であれば、それを用いて形成するとしてもよい。つまり、例えば、有機半導体層１１１は、塗布型酸化物半導体から構成されるとしてもよい。
保護膜１１２は、隔壁層１０５、隔壁層１０６、ドレイン電極１０８及びソース電極配線１０９を隔壁として、有機半導体層１１１を被覆するように形成される。具体的には、保護膜１１２は、有機半導体層１１１を保護するために有機半導体層１１１上に形成される。本実施の形態において、保護膜１１２は、隔壁層の開口内、かつ、ドレイン電極１０８及びソース電極配線１０９の間において有機半導体層１１１を覆うように形成される。保護膜１１２の外周は、隔壁層の開口に形成された隔壁層１０５、隔壁層１０６、ドレイン電極１０８及びソース電極配線１０９の内壁によって規制される。
ここで、保護膜１１２は、光で架橋する材料を含むことが好ましい。光で架橋する材料は、光照射されることによって分子中に分子結合が形成され、分子構造が緻密になってポリマーの結合が強固になる。これにより、有機半導体層１１１に浸入しようとする水分や酸素又は不純物を効果的に遮断することができる。光で架橋する材料としては、アクリルポリマー等の高分子材料、又は、アクリルモノマー等の低分子材料がある。さらに、保護膜１１２としては、光で架橋する材料に加えて、熱で架橋する材料を含むことが好ましい。なお、保護膜１１２は有機材料のみからなるものに限らず、上記の有機材料にシリコンなどの無機材料を添加した材料も使用することができる。このような有機材料にシリコンなどの無機材料を添加した材料を用いることにより、有機材料のみからなる有機保護膜よりも、水分や酸素などが有機半導体層１１１へ侵入することを、一層抑制することができる。
平坦化膜１１３は、有機薄膜トランジスタ装置１０を平坦化するために、第２信号配線層１１０上と、ソース電極配線１０９上と、ドレイン電極１０８上と、保護膜１１２上とを覆うように、形成される。本実施の形態において、平坦化膜１１３は、保護膜１１２を覆って隔壁層の開口を埋めるようにドレイン電極１０８及びソース電極配線１０９上に形成される。また、平坦化膜１１３は、蓄積容量部１０Ｂと信号線交差部１０Ｃとの間の隔壁層１０７が露出した部分を埋めるようにも形成される。このように、平坦化膜１１３は、層間のリーク電流の発生を抑制するとともに、有機薄膜トランジスタ装置１０の表面を平坦化するものである。平坦化膜１１３は、例えば、レジストなどの有機材料やＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）などの無機材料を用いて形成することができる。
つまり、平坦化膜１１３を形成することにより、有機半導体層１１１の特性劣化を防止する機能を保護膜１１２に担わせ、層間絶縁という機能を平坦化膜１１３に担わすことができ、保護膜１１２と平坦化膜１１３との２つの膜によって機能分離することができる。従って、有機半導体層１１１の特性劣化を防止することができるとともに、層間での電流リークを防止することができるので、信頼性の高い有機薄膜トランジスタ装置１０を実現することができる。
以上のように、有機薄膜トランジスタ装置１０は構成される。
次に、本発明の実施の形態１に係る有機薄膜トランジスタ装置１０の効果について説明する。図３は、本発明の実施の形態１に係る有機薄膜トランジスタ装置１０の効果を説明するための図である。図２と同様の要素には同一の符号を付しており、詳細な説明は省略する。
有機薄膜トランジスタ装置１０では、ゲート絶縁膜１０３上に隔壁層１０５、１０６及び１０７を形成後、ドレイン電極１０８、ソース電極配線１０９及び第２信号配線層１１０を形成する。それにより、図中の点線領域ｄに示すように、隔壁層１０５の厚みがドレイン電極１０８の段差として反映され、隔壁層１０６の厚みが、ソース電極配線１０９の段差として反映されることにより、ドレイン電極１０８及びソース電極配線１０９が隔壁層１０５及び隔壁層１０６とともに有機半導体層１１１の隔壁（バンク）として機能する。
このように構成することにより、有機薄膜トランジスタ装置１０は、以下の４つの効果を奏することができる。以下それについて説明する。
まず１つ目の効果について説明する。
有機薄膜トランジスタ装置１０では、チャネル部１０Ａにおいて、ドレイン電極１０８とゲート絶縁膜１０３との間に隔壁層１０５が形成されている。それにより、最も耐電圧特性が悪い（絶縁耐圧が弱い）ゲート電極配線１０２ａの端部におけるゲート絶縁膜１０３を隔壁層１０５で覆うことができ、さらに、ゲート電極配線１０２ａと、ドレイン電極１０８との間の距離ａを十分に確保することができるので、リーク電流を抑止できる。つまり、耐電圧特性を向上することができる。同様に、信号線交差部１０Ｃにおいて、第２信号配線層１１０とゲート絶縁膜１０３との間に隔壁層１０７が形成されている。それにより、耐電圧特性が悪い（絶縁耐圧が弱い）第１信号配線層１０２ｂの端部におけるゲート絶縁膜１０３を隔壁層１０７で覆うことができ、さらに、第１信号配線層１０２ｂと第２信号配線層１１０との間の距離ａを十分に確保することができるので、リーク電流を抑止できる。つまり、耐電圧特性を向上することができる。
次に、２つ目の効果について説明する。
有機薄膜トランジスタ装置１０では、信号線交差部１０Ｃにおいて、第２信号配線層１１０とゲート絶縁膜１０３との間に隔壁層１０７が形成されている。それにより、第２信号配線層１１０と第１信号配線層１０２ｂとの間を厚膜化することができるので、寄生容量を抑制することができる。
次に、３つ目の効果について説明する。
有機薄膜トランジスタ装置１０では、チャネル部１０Ａにおいて、ゲート絶縁膜１０３上に、隔壁層を介すことなく、有機半導体層１１１が形成されている。また、蓄積容量部１０Ｂにおいて、ゲート絶縁膜１０３上に、隔壁層を介すことなく、ソース電極配線１０９が形成されている。それにより、チャネル部１０Ａ及び蓄積容量部１０Ｂにおいて、薄膜化されたゲート絶縁膜１０３を用いることができる。つまり、有機薄膜トランジスタ装置１０の特性を向上するために必要なゲート絶縁膜１０３の静電容量を確保することができる。
最後に、４つ目の効果について説明する。
有機薄膜トランジスタ装置１０では、隔壁層１０５、１０６、１０７は、ゲート絶縁膜１０３を構成する第１誘電体膜より低い誘電率を有する第２誘電体膜で構成される。それにより、信号線交差部１０Ｃにおいて、２つめの効果である寄生容量の抑制についてさらに有利な効果を奏することができる。また、チャネル部１０Ａにおいて、３つめの効果であるゲート絶縁膜１０３の静電容量を確保についてさらに有利な効果を奏することができる。
つまり、チャネル部１０Ａ及び蓄積容量部１０Ｂにおいてゲート絶縁膜１０３は薄膜化することができ、信号線交差部１０Ｃにおいてゲート絶縁膜１０３と異なる絶縁膜（例えば第２誘電率膜）からなる隔壁層とにより絶縁層の厚膜化を行うことができる。
それにより、チャネル部１０Ａにおいてゲート絶縁膜１０３の薄膜化により特性が向上することができるだけでなく、蓄積容量部１０Ｂにおいて、蓄積容量を増大させることができ、信号線交差部１０Ｃにおいて、絶縁膜厚膜化及び低誘電率化により信号遅延低減（画素回路の高速動作化）ができる。
一般に、チャネル部１０Ａの薄膜トランジスタ特性は、Ｉｄｓ＝Ｗ／（２＊Ｌ）＊μ＊Ｃｏｘ＊Ｖｄｓ２で規定される。ここで、Ｉｄｓは、ドレインからソースへ流れる電流を示す。μは、キャリアの移動度を示し、Ｃｏｘは単位面積当たりのゲート絶縁膜容量を示す。また、Ｗはチャネル幅、Ｌはチャネル長を示す。Ｖｄｓはドレイン電極−ソース電極間の電圧を示す。このようにＩｄｓはゲート絶縁膜容量に比例して増大し、またＷ／Ｌに比例して増大する。よって本構成の有機薄膜トランジスタ１０においては蓄積容量が増大可能であるため、より小さいＷのトランジスタでも従来と同等のＩｄｓを得ることはできる。また、蓄積容量部１０Ｂもより小さい面積で従来と同等の蓄積容量を得ることができる。これは、従来と同等の性能の有機薄膜トランジスタ装置を、従来と比べて面積が小さいトランジスタで蓄積容量部１０Ｂに構成することができることを意味している。つまり、有機薄膜トランジスタ装置を微細化することができる。
なお、上記では、有機半導体層１１１を上からみたときの領域であるチャネル領域は、図１に示すように、ドレイン電極１０８とソース電極配線１０９の上からみたときの幅より短いとしていたが、それに限らない。例えば、図４に示すように、ドレイン電極１０８とソース電極配線１０９の上からみたときの幅より長いチャネル領域を有するとしてもよい。ここで、図４は、本発明の実施の形態１の変形例に係る有機薄膜トランジスタ装置２０の上面図である。
次に、本発明の実施の形態１に係る有機薄膜トランジスタ装置１０の製造方法について、図５Ａ〜図５Ｊを用いて説明する。図５Ａ〜図５Ｊは、本発明の実施の形態１に係る有機薄膜トランジスタ装置１０の製造方法における各工程を説明するための断面図である。
まず、図５Ａに示すように、基板１０１上に、ゲート電極配線１０２ａ及び第１信号配線層１０２ｂの材料を堆積させて金属層１０２を形成する。本実施の形態では、基板１０１としてガラス基板を用いた。金属層１０２の材料としては、Ｍｏ、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、Ｃｒ又はＭｏＷ等を用いることができ、金属層１０２は、スパッタ又は蒸着によって成膜することができる。
次に、図５Ｂに示すように、フォトリソグラフィ及びエッチングによって、金属層１０２をパターニングして、基板１０１上の所定の領域に所定形状のゲート電極配線１０２ａを形成し、基板１０１上の所定の領域とは異なる領域に所定形状の第１信号配線層１０２ｂを形成する。なお、金属層１０２のエッチングは、ウェットエッチング又はドライエッチングを用いることができる。
次に、図５Ｃに示すように、基板１０１上に、ゲート電極配線１０２ａと第１信号配線層１０２ｂとを被覆してゲート絶縁膜１０３を形成する。ゲート絶縁膜１０３は、ゲート電極配線１０２ａ及び第１信号配線層１０２ｂを覆うように基板１０１上の全面に形成され、材料に応じてプラズマＣＶＤ又は塗布法によって形成することができる。例えば、ゲート絶縁膜１０３としては、所定の誘電率を有する材料である第１誘電体膜を用いて成膜される。例えば、ゲート絶縁膜１０３は、シリコン窒化膜の単層膜若しくは積層膜、又は、シリコン酸化膜及びシリコン窒化膜等の積層膜からなる第１誘電体膜を用い、プラズマＣＶＤによって成膜することができる。なお、ゲート絶縁膜１０３は、ポリイミド、ポリビニルフェノール又はポリプロピレン等の有機絶縁膜からなる第１誘電体膜を用いて、塗布法によっても成膜してもよい。
次に、図５Ｄに示すように、ゲート絶縁膜１０３上に、第１誘電体膜より低い誘電率を有する第２誘電体膜からなる隔壁層１０４を形成する。隔壁層１０４は、材料に応じてプラズマＣＶＤ又は塗布法によって形成することができる。例えば、隔壁層１０４としては、第１誘電体膜より低い誘電率を有する第２誘電体膜を用いて成膜される。例えば、隔壁層１０４は、シリコン酸化膜にＦを添加されてなる第２誘電体膜を用い、プラズマＣＶＤによって成膜することができる。なお、隔壁層１０４は、ポリイミド、ポリビニルフェノール又はポリプロピレン等の有機絶縁膜にＦを添加されてなる第２誘電体膜を用いて、塗布法によっても成膜してもよい。
次に、図５Ｅに示すように、隔壁層１０４をパターニングすることにより、ゲート絶縁膜１０３を露出するようにゲート電極配線１０２ａの上方の所定の位置（後のチャネル部１０Ａ及び蓄積容量部１０Ｂ）に開口を形成する。それにより、所定形状の隔壁層１０５、１０６及び１０７を形成する。
ここで、隔壁層１０５、１０６及び１０７は、フォトリソグラフィ及びエッチングによって、隔壁層１０４をパターニングすることにより形成され、エッチングにより隔壁層１０４の所定の位置を除去することによって、ゲート絶縁膜１０３が露出する。なお、隔壁層１０４のエッチングは、ウェットエッチング又はドライエッチングを用いて行うことができる。なお、隔壁層１０４が、有機絶縁膜にＦを添加されてなる第２誘電体膜で構成される場合は、パターニングは、隔壁層１０４を露光及び現像することによって行うことができる。
次に、図５Ｆに示すように、隔壁層１０５、１０６、１０７及びゲート絶縁膜１０３の上に、ドレイン電極１０８、ソース電極配線１０９及び第２信号配線層１１０の材料を堆積させて金属層１０８ａを形成する。金属層１０８ａは、スパッタ又は蒸着によって、Ｍｏ、Ｗ、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、ＭｏＷ又はＭｏＮ等を用いた単層膜として形成する。本実施の形態では、ＭｏＷの単層膜を成膜した。
次に、図５Ｇに示すように、フォトリソグラフィ及びエッチングによって、金属層１０８ａをパターニングすることにより、所定形状のドレイン電極１０８、ソース電極配線１０９及び第２信号配線層１１０を形成する。エッチングによる除去によって、所定の領域（後のチャネル部１０Ａ）のゲート絶縁膜１０３が露出する。なお、金属層１０８ａのエッチングは、ウェットエッチング又はドライエッチングを用いて行うことができる。
このようにして、第１信号配線層１０２ｂの上方の隔壁層１０７上に第２信号配線層を形成することができる。また、隔壁層１０７と隔壁層１０６の間にある開口と、隔壁層１０６上と、隔壁層１０６と隔壁層１０５との間にある開口の一部とにソース電極配線１０９を形成することができる。また、隔壁層１０６と隔壁層１０５との間にある開口であって隔壁層１０５側の開口の一部と、隔壁層１０５上とにドレイン電極１０８を形成することができる。
なお、本実施の形態では、金属層１０８ａをパターニングする際、ドレイン電極１０８及びソース電極配線１０９をパターン形成すると同時に、有機薄膜トランジスタ装置１０の第２信号配線層１１０もパターン形成している。すなわち、有機薄膜トランジスタ装置１０の信号線交差部１０Ｃにおける第２信号配線層１１０とドレイン電極１０８及びソース電極配線１０９とを同じ材料を用いて同時に形成する。
また、例えば、金属層１０８ａをパターニングすることによって、第２信号配線層１１０を含む複数の信号線を形成するとしてもよいし、複数の信号線の一部を延設するようにしてドレイン電極１０８を形成するとしてもよい。
次に、図５Ｈに示すように、隔壁層１０６と隔壁層１０５との間の開口、かつ、ドレイン電極１０８とソース電極配線１０９の間にゲート絶縁膜１０３上に、有機半導体材料を含む溶液（有機半導体溶液）をインクジェット法にて塗布する。このとき、有機半導体材料を含む溶液は、露出するゲート絶縁膜１０３の上面に広がるとともに、ドレイン電極１０８及びソース電極配線１０９の隔壁層１０６と隔壁層１０５との間の開口にある側面部及び側面部の上面にも広がって塗布される。また、この有機半導体材料を含む溶液は、隔壁層１０５、隔壁層１０６の段差の効果によって有機半導体材料を含む溶液の塗布領域が規制される。これにより、有機半導体材料を含む溶液が隔壁層１０６と隔壁層１０５との間の開口、の外側に流れ出してしまうことを防止することができる。
その後、所定の熱処理を行うことによって有機半導体材料を含む溶液を乾燥させて、有機半導体材料の結晶化を行う。これにより、隔壁層１０６と隔壁層１０５との間の開口において、隔壁層１０５、隔壁層１０６、ドレイン電極１０８及びソース電極配線１０９により外周が規制された有機半導体層１１１を形成することができる。
なお、上記のインクジェット法による有機半導体材料溶液の塗布は、隔壁層１０６と隔壁層１０５との間の開口の中央付近に滴下して行うことが好ましい。これにより、有機半導体材料を含む溶液は、隔壁層１０６と隔壁層１０５との間の開口のドレイン電極１０８及びソース電極配線１０９に囲まれる領域内に均一に広がるので、より均一な膜厚で有機半導体層１１１を形成することができる。また、有機半導体材料としては、ペンタセン、フタロシアニン系、又は、ポルフィリン系の可溶性の有機材料を用いることができる。また、上記の所定の熱処理は、溶液に含まれる有機半導体材料が熱分解せずかつ結晶化する温度であって、溶液の溶媒を蒸発させることができる温度であることが好ましい。本実施の形態では、２００℃前後の温度によって熱処理を行った。
次に、図５Ｉに示すように、隔壁層１０６と隔壁層１０５との間の開口のドレイン電極１０８及びソース電極配線１０９に囲まれる領域内において、有機半導体層１１１の上方から、保護膜１１２の材料であるオーバーコート材を含む溶液をインクジェット法にて塗布する。このとき、隔壁層１０５、隔壁層１０６の段差の効果によってオーバーコート材を含む溶液の塗布領域が規制される。そのため、オーバーコート材を含む溶液が隔壁層１０６と隔壁層１０５との間の開口の外側に流れ出してしまうことを防止することができる。オーバーコート材を含む溶液が所定の領域に塗布された後は、所定の熱処理を行う。これにより、オーバーコート材を含む溶液が乾燥し、外周が規制された保護膜１１２を形成することができる。
このとき、溶液に含まれるオーバーコート材が熱で架橋する材料を含んでいる場合は、熱処理によって保護膜１１２の保護機能を向上させることができる。また、オーバーコート材が光で架橋する材料を含んでいる場合は、別途ＵＶ光等の光照射処理を施すことにより、オーバーコート材の分子中に分子結合が形成され、分子構造が緻密になってポリマーの結合が強固になる。これにより、酸素や水分、あるいは不純物に対する保護膜１１２の遮蔽効果を高めることができる。
なお、本実施の形態において、オーバーコート材はインクジェット法にて塗布したが、スピンコート法による全面塗布を行っても、有機半導体上に必要膜厚が確保できていれば保護膜として同様の効果が得られる。
次に、図５Ｊに示すように、第２信号配線層１１０と、ソース電極配線１０９と、ドレイン電極１０８と、保護膜１１２とを覆うように、平坦化膜１１３を形成する。平坦化膜１１３は、表面が平坦化するように所望の厚さで形成する。なお、平坦化膜１１３は、ＳＯＧ等の所定の材料を塗布することによって形成することができる。
以上のようにして、本実施の形態に係る有機薄膜トランジスタ装置１０を形成することができる。
ここで、比較のために、従来の有機薄膜トランジスタ装置８０の製造方法について、図６Ａ〜図６Ｄを用いて説明する。図６Ａ〜図６Ｄは、従来の有機薄膜トランジスタ装置８０の製造方法における各工程を説明するための断面図である。
まず、図６Ａ以前の工程については、図５Ａ〜図５Ｃに示す工程と同様であるため、説明を省略する。
次に、図６Ａに示すように、ゲート絶縁膜８０３上の全面に、ドレイン電極８０８、ソース電極配線８０９及び第２信号配線層８１０を堆積させて金属層８０８ａを形成する。金属層８０８ａは、スパッタ又は蒸着によって、Ｍｏ、Ｗ、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、ＭｏＷ又はＭｏＮ等を用いた単層膜、もしくはこれら複数の金属を用いた積層膜、または金属合金膜として形成する。本実施の形態では、ＭｏＷの単層膜を成膜した。
次に、図６Ｂに示すように、フォトリソグラフィ及びエッチングによって、金属層８０８ａをパターニングすることにより、所定形状のドレイン電極８０８、ソース電極配線８０９及び第２信号配線層８１０を形成する。エッチングによる除去によって、所定の領域（後のチャネル部８０Ａ）のゲート絶縁膜８０３が露出する。なお、金属層８０８ａのエッチングは、ウェットエッチング又はドライエッチングを用いて行うことができる。
なお、従来例でも、金属層８０８ａをパターニングする際、ドレイン電極８０８及びソース電極配線８０９をパターン形成すると同時に、有機薄膜トランジスタ装置８０の第２信号配線層８１０もパターン形成している。
次に、図６Ｃに示すように、基板８０１の上方の全面に、所定の隔壁層（バンク）の材料を塗布することによって隔壁層８０４を形成する。これにより、露出させたゲート絶縁膜８０３上と、ソース電極上と、ソース電極配線８０９上とに隔壁層８０４が形成される。ここで、隔壁層８０４は、感光性樹脂を用いて、１μｍの膜厚で形成される。
次に、図６Ｄに示すように、隔壁層８０４をパターニングすることにより、ドレイン電極８０８とソース電極配線８０９との間におけるゲート絶縁膜８０３を再び露出するようにチャネル部８０Ａの上方に開口を形成して、所定形状の隔壁層８０５、８０７を形成する。また、この開口は、ドレイン電極８０８及びソース電極配線８０９の各端部をも露出するように形成される。これにより、露出させたゲート絶縁膜８０３上とソース電極配線８０９上とに隔壁層８０７が形成され、ドレイン電極８０８上に隔壁層８０５が形成される。
隔壁層８０４のパターニングは、隔壁層８０４を露光及び現像することによって行うことができる。これにより、露出させたゲート絶縁膜８０３上とソース電極配線８０９上とに隔壁層８０７が形成され、ドレイン電極８０８上に隔壁層８０５が形成される。
このように、従来の有機薄膜トランジスタ装置８０の製造方法と比較すると、工程数は増加していないことがわかる。
一方、従来の有機薄膜トランジスタ装置８０の製造方法と比較して、隔壁層（隔壁層１０５、１０６、１０７）と金属層（ドレイン電極１０８、ソース電極配線１０９及び第２信号配線層１１０）とを形成する順番が異なる。つまり、有機薄膜トランジスタ装置１０では、ゲート絶縁膜１０３上に、隔壁層１０５、１０６、１０７後に、ドレイン電極１０８、ソース電極配線１０９及び第２信号配線層１１０を形成する。このように形成することにより、上述したように、隔壁層１０５、隔壁層１０６の厚みが、ドレイン電極１０８、ソース電極配線１０９の段差として反映され、ドレイン電極１０８、ソース電極配線１０９が有機半導体層１１１の隔壁（バンク）として機能する。
以上、本実施の形態によれば、ゲート絶縁膜の耐電圧特性を向上し、かつ、信号線が交差する部分での寄生容量を低下させることができる薄膜トランジスタ装置及びその製造方法を実現することができる。
（実施の形態２）
実施の形態１では、蓄積容量部とチャネル部との間に隔壁層１０６が形成されている場合について説明したが、それに限らない。蓄積容量部とチャネル部との間に隔壁層が形成されていないとしてもよい。その場合について、以下の実施の形態２で説明する。
図７は、本発明の実施の形態２に係る有機薄膜トランジスタ装置３０の上面図である。図８は、図７のＡ−Ａ’線に沿って切断した本発明の実施の形態２に係る有機薄膜トランジスタ装置３０の断面図である。なお、図７及び図８において、図１及び図２に示す構成要素と同じ構成要素には同じ符号を付しており、詳しい説明は省略又は簡略化する。
本実施の形態に係る有機薄膜トランジスタ装置３０は、実施の形態１に係る有機薄膜トランジスタ装置１０に対して、ソース電極配線３０９と、有機半導体層３１１と、保護膜３１２の構成が異なる。
すなわち、本実施の形態では、蓄積容量部３０Ｂとチャネル部３０Ａとの間に隔壁層が形成されていないので、有機半導体層３１１が、蓄積容量部３０Ｂの上方まで広がっている。
つまり、有機半導体層３１１は、ドレイン電極１０８及びソース電極配線３０９を隔壁として、チャネル部３０Ａ及び蓄積容量部３０Ｂに跨る開口（隔壁層の開口）のゲート絶縁膜１０３上に形成される。
なお、有機半導体層３１１の材料等、上述の構成以外については、有機半導体層１１１と同様であるため、説明を省略する。
保護膜３１２は、ドレイン電極１０８及びソース電極配線３０９を隔壁として、有機半導体層１１１を被覆するように形成される。
平坦化膜３１３は、有機薄膜トランジスタ装置３０を平坦化するために、第２信号配線層１１０上と、ソース電極配線３０９上と、ドレイン電極１０８上と、保護膜３１２上とを覆うように、形成される。
なお、有機半導体層３１１、保護膜３１２及び平坦化膜３１３はそれぞれ、上述の構成以外については、有機半導体層１１１、保護膜１１２及び平坦化膜１１３と同様であるため、説明を省略する。
以上のように、有機薄膜トランジスタ装置３０は構成される。
次に、本発明の実施の形態２に係る有機薄膜トランジスタ装置３０の効果について説明する。図９は、本発明の実施の形態２に係る有機薄膜トランジスタ装置３０の効果を説明するための図である。図８と同様の要素には同一の符号を付しており、詳細な説明は省略する。
有機薄膜トランジスタ装置３０では、ゲート絶縁膜１０３上に隔壁層１０５、１０７を形成後、ドレイン電極１０８、ソース電極配線１０９及び第２信号配線層１１０を形成する。図中の点線領域ｄに示すように、隔壁層１０５及び隔壁層１０７の段差の効果によって、隔壁層１０５、隔壁層１０７、ドレイン電極１０８及びソース電極配線１０９が有機半導体層１１１の隔壁（バンク）として機能する。
このように構成することにより、有機薄膜トランジスタ装置３０は、実施の形態１に係る有機薄膜トランジスタ装置１０と同様に４つの効果を奏することができる。以下それについて説明する。
まず１つ目の効果について説明する。
有機薄膜トランジスタ装置３０では、チャネル部３０Ａにおいて、ドレイン電極１０８とゲート絶縁膜１０３との間に隔壁層１０５が形成されている。それにより、最も耐電圧特性が悪い（絶縁耐圧が弱い）ゲート電極配線１０２ａの端部におけるゲート絶縁膜１０３を隔壁層１０５で覆うことができ、さらに、ゲート電極配線１０２ａと、ドレイン電極１０８との間の距離ａを十分に確保することができるので、リーク電流を抑止できる。つまり、耐電圧特性を向上することができる。同様に、信号線交差部３０Ｃにおいて、第２信号配線層１１０とゲート絶縁膜１０３との間に隔壁層１０７が形成されている。それにより、耐電圧特性が悪い（絶縁耐圧が弱い）第１信号配線層１０２ｂの端部におけるゲート絶縁膜１０３を隔壁層１０７で覆うことができ、さらに、第１信号配線層１０２ｂと第２信号配線層１１０との間の距離ａを十分に確保することができるので、リーク電流を抑止できる。つまり、耐電圧特性を向上することができる。
次に、２つ目の効果について説明する。
有機薄膜トランジスタ装置３０では、信号線交差部３０Ｃにおいて、第２信号配線層１１０とゲート絶縁膜１０３との間に隔壁層１０７が形成されている。それにより、第２信号配線層１１０と第１信号線配線部１０７との間を厚膜化することができるので、寄生容量を抑制することができる。
次に、３つ目の効果について説明する。
有機薄膜トランジスタ装置３０では、チャネル部３０Ａにおいて、ゲート絶縁膜１０３上に、隔壁層を介すことなく、有機半導体層３１１が形成されている。また、蓄積容量部３０Ｂにおいて、ゲート絶縁膜１０３上に、隔壁層を介すことなく、ソース電極配線３０９が形成されている。それにより、チャネル部１０Ａ及び蓄積容量部１０Ｂにおいて、薄膜化されたゲート絶縁膜１０３を用いることができる。つまり、有機薄膜トランジスタ装置３０の特性を向上するために必要なゲート絶縁膜１０３の静電容量を確保することができる。
最後に、４つ目の効果について説明する。
有機薄膜トランジスタ装置３０では、隔壁層１０５、１０７は、ゲート絶縁膜１０３を構成する第１誘電体膜より低い誘電率を有する第２誘電体膜で構成される。それにより、信号線交差部３０Ｃにおいて、２つめの効果である寄生容量の抑制についてさらに有利な効果を奏することができる。また、チャネル部３０Ａにおいて、３つめの効果であるゲート絶縁膜１０３の静電容量を確保についてさらに有利な効果を奏することができる。
つまり、チャネル部３０Ａ及び蓄積容量部３０Ｂにおいてゲート絶縁膜１０３は薄膜化することができ、信号線交差部３０Ｃにおいてゲート絶縁膜１０３と異なる絶縁膜（例えば第２誘電率膜）からなる隔壁層とにより絶縁層の厚膜化を行うことができる。
それにより、チャネル部３０Ａにおいてゲート絶縁膜１０３の薄膜化により特性が向上することができるだけでなく、蓄積容量部３０Ｂにおいて、蓄積容量を増大させることができ、信号線交差部３０Ｃにおいて、絶縁膜厚膜化及び低誘電率化により信号遅延低減（画素回路の高速動作化）ができる。
なお、上記では、有機半導体層３１１を上からみたときの領域であるチャネル領域は、図７に示すように、ドレイン電極１０８とソース電極配線３０９の上からみたときの幅より短いとしていたが、それに限らない。例えば、図１０に示すように、ドレイン電極１０８とソース電極配線３０９の上からみたときの幅より長いチャネル領域を有するとしてもよい。ここで、図１０は、本発明の実施の形態２の変形例に係る有機薄膜トランジスタ装置４０の上面図である。
次に、本発明の実施の形態２に係る有機薄膜トランジスタ装置３０の製造方法について、図１１Ａ〜図１１Ｊを用いて説明する。図１１Ａ〜図１１Ｊは、本発明の実施の形態２に係る有機薄膜トランジスタ装置３０の製造方法における各工程を説明するための断面図である。なお、図５Ａ〜図５Ｊ、図８と同様の要素には同一の符号を付しており、詳細な説明は省略する。
まず、図１１Ａ〜図１１Ｄの工程については、図５Ａ〜図５Ｄに示す工程と同じであるため、説明を省略する。
次に、図１１Ｅに示すように、隔壁層１０４をパターニングすることにより、ゲート絶縁膜１０３を露出するようにゲート電極配線１０２ａの上方の所定の位置（後のチャネル部１０Ａ及び蓄積容量部１０Ｂ）に開口を形成する。それにより、所定形状の隔壁層１０５及び１０７を形成する。
ここで、隔壁層１０５及び１０７は、フォトリソグラフィ及びエッチングによって、隔壁層１０４をパターニングすることにより形成され、エッチングにより隔壁層１０４の所定の位置を除去することによって、ゲート絶縁膜１０３が露出する。なお、隔壁層１０４のエッチングは、ウェットエッチング又はドライエッチングを用いて行うことができる。なお、隔壁層１０４が、有機絶縁膜からなる第２誘電体膜で構成される場合は、パターニングは、隔壁層１０４を露光及び現像することによって行うことができる。
また、隔壁層１０４が、上記材料にＦを添加されてなる第２誘電体膜で構成される場合は、隔壁層１０４の誘電率を低下させることができる。
次に、図１１Ｆに示すように、隔壁層１０５、１０７及びゲート絶縁膜１０３の上に、ドレイン電極１０８、ソース電極配線３０９及び第２信号配線層１１０の材料を堆積させて金属層３０８ａを形成する。金属層３０８ａは、スパッタ又は蒸着によって、Ｍｏ、Ｗ、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、ＭｏＷ又はＭｏＮ等を用いた単層膜、もしくはこれら複数の金属を用いた積層膜、または金属合金膜として形成する。本実施の形態では、ＭｏＷの単層膜を成膜した。
次に、図１１Ｇに示すように、フォトリソグラフィ及びエッチングによって、金属層３０８ａをパターニングすることにより、所定形状のドレイン電極１０８、ソース電極配線３０９及び第２信号配線層１１０を形成する。エッチングによる除去によって、所定の領域（後のチャネル部１０Ａ）のゲート絶縁膜１０３が露出する。なお、金属層３０８ａのエッチングは、ウェットエッチング又はドライエッチングを用いて行うことができる。
このようにして、第１信号配線層１０２ｂの上方の隔壁層１０７上に第２信号配線層を形成することができる。また、隔壁層１０７の蓄積容量部３０Ｂ側の端部と、隔壁層１０７と隔壁層１０５の間にある開口の蓄積容量部３０Ｂの上方とにソース電極配線１０９を形成することができる。また、隔壁層１０７と隔壁層１０５との間にある開口であって隔壁層１０５側の開口の一部と、隔壁層１０５上とにドレイン電極１０８を形成することができる。
なお、本実施の形態では、金属層３０８ａをパターニングする際、ドレイン電極１０８及びソース電極配線３０９をパターン形成すると同時に、有機薄膜トランジスタ装置３０の第２信号配線層１１０もパターン形成している。すなわち、有機薄膜トランジスタ装置３０の信号線交差部３０Ｃにおける第２信号配線層１１０とドレイン電極１０８及びソース電極配線３０９とを同じ材料を用いて同時に形成する。
また、例えば、金属層３０８ａをパターニングすることによって、第２信号配線層１１０を含む複数の信号線を形成するとしてもよいし、複数の信号線の一部を延設するようにしてドレイン電極１０８を形成するとしてもよい。
次に、図１１Ｈに示すように、隔壁層１０７と隔壁層１０５との間の開口、すなわちドレイン電極１０８とソース電極配線３０９の間のゲート絶縁膜１０３上とドレイン電極配線の蓄積容量部３０Ｂ上とに、有機半導体材料を含む溶液（有機半導体溶液）をインクジェット法にて塗布する。このとき、有機半導体材料を含む溶液は、露出するゲート絶縁膜１０３の上面に広がるとともに、ドレイン電極１０８及びソース電極配線３０９の隔壁層１０７と隔壁層１０５との間の開口にある側面部及び側面部の上面にも広がって塗布される。また、この有機半導体材料を含む溶液は、隔壁層１０５及び隔壁層１０７とともに、隔壁層１０５及び隔壁層１０７の段差の効果によるドレイン電極１０８及びソース電極配線３０９とにガードされて、有機半導体材料を含む溶液の塗布領域が規制される。これにより、有機半導体材料を含む溶液が隔壁層１０７と隔壁層１０５との間の開口、の外側に流れ出してしまうことを防止することができる。
その後、所定の熱処理を行うことによって有機半導体材料を含む溶液を乾燥させて、有機半導体材料の結晶化を行う。これにより、隔壁層１０７と隔壁層１０５との間の開口において、隔壁層１０５、隔壁層１０７、ドレイン電極１０８及びソース電極配線１０９により外周が規制された有機半導体層３１１を形成することができる。
なお、上記のインクジェット法による有機半導体材料溶液の塗布は、隔壁層１０７と隔壁層１０５との間の開口の中央付近に滴下して行うことが好ましい。これにより、有機半導体材料を含む溶液は、隔壁層１０７と隔壁層１０５との間の開口のドレイン電極１０８及びソース電極配線１０９に囲まれる領域内に均一に広がるので、より均一な膜厚で有機半導体層３１１を形成することができる。また、有機半導体材料としては、ペンタセン、フタロシアニン系、又は、ポルフィリン系の可溶性の有機材料を用いることができる。また、上記の所定の熱処理は、溶液に含まれる有機半導体材料が熱分解せずかつ結晶化する温度であって、溶液の溶媒を蒸発させることができる温度であることが好ましい。本実施の形態では、２００℃前後の温度によって熱処理を行った。
次に、図１１Ｉに示すように、隔壁層１０７と、隔壁層１０５と、隔壁層１０７及び隔壁層１０５の間の開口のドレイン電極１０８及びソース電極配線３０９とに囲まれる領域内において、有機半導体層３１１の上方から、保護膜３１２の材料であるオーバーコート材を含む溶液をインクジェット法にて塗布する。このとき、隔壁層１０５、隔壁層１０７の段差の効果によるドレイン電極１０８及びソース電極配線３０９とともに、隔壁層１０５及び隔壁層１０７がガードとなってオーバーコート材を含む溶液の塗布領域が規制される。そのため、オーバーコート材を含む溶液が隔壁層１０５と隔壁層１０７との間の開口の外側に流れ出してしまうことを防止することができる。オーバーコート材を含む溶液が所定の領域に塗布された後は、所定の熱処理を行う。これにより、オーバーコート材を含む溶液が乾燥し、外周が規制された保護膜３１２を形成することができる。
このとき、溶液に含まれるオーバーコート材が熱で架橋する材料を含んでいる場合は、熱処理によって保護膜３１２の保護機能を向上させることができる。また、オーバーコート材が光で架橋する材料を含んでいる場合は、別途ＵＶ光等の光照射処理を施すことにより、オーバーコート材の分子中に分子結合が形成され、分子構造が緻密になってポリマーの結合が強固になる。これにより、酸素や水分、あるいは不純物に対する保護膜１１２の遮蔽効果を高めることができる。
なお、本実施の形態において、オーバーコート材はインクジェット法にて塗布したが、スピンコート法による全面塗布を行っても、有機半導体上に必要膜厚が確保できていれば保護膜として同様の効果が得られる。
次に、図１１Ｊに示すように、第２信号配線層１１０と、ソース電極配線３０９と、ドレイン電極１０８と、保護膜３１２とを覆うように、平坦化膜３１３を形成する。平坦化膜３１３は、表面が平坦化するように所望の厚さで形成する。なお、平坦化膜３１３は、ＳＯＧ等の所定の材料を塗布することによって形成することができる。
以上のようにして、本実施の形態に係る有機薄膜トランジスタ装置３０を形成することができる。
以上のように、本発明によれば、ゲート絶縁膜の耐電圧特性を向上し、かつ、信号線が交差する部分での寄生容量を低下させることができる薄膜トランジスタ装置及びその製造方法を実現することができる。
以上、本発明に係る有機薄膜トランジスタ装置及びその製造方法について、実施の形態に基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。
なお、本発明の有機薄膜トランジスタ装置は、典型的には有機ＥＬ素子を用いた有機ＥＬ表示装置に用いることができるが、液晶表示素子等、アクティブマトリクス基板が用いられる他の表示装置にも適用することができる。また、このように構成される表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話などのあらゆる表示パネルを有する電子機器に適用することができる。
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
本発明に係る有機薄膜トランジスタ装置は、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置又はその他様々な電気機器に広く利用することができる。
１０、２０、３０、４０、８０ 有機薄膜トランジスタ装置
１０Ａ、３０Ａ、８０Ａ チャネル部
１０Ｂ、３０Ｂ、８０Ｂ 蓄積容量部
１０Ｃ、３０Ｃ、８０Ｃ 信号線交差部
１０１、８０１ 基板
１０２ａ、８０２ａ ゲート電極配線
１０２ｂ、８０２ｂ 第１信号配線層
１０２、１０８ａ、３０８ａ、８０８ａ 金属層
１０３、８０３ ゲート絶縁膜
１０４、１０５、１０６、１０７、８０４、８０５、８０７ 隔壁層
１０８、８０８ ドレイン電極
１０９、３０９、８０９ ソース電極配線
１１０、８１０ 第２信号配線層
１１１、３１１、８１１ 有機半導体層
１１２、３１２、８１２ 保護膜
１１３、３１３、８１３ 平坦化膜

Claims (12)

  1. 基板上の第１領域に形成されたゲート電極配線と、
    前記基板上の前記第１領域とは異なる領域である第２領域に形成された第１信号配線層と、
    前記基板上に、前記ゲート電極配線と前記第１信号配線層とを被覆して形成され、第１誘電体膜からなるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、前記第１誘電体膜より低い誘電率を有する第２誘電体膜からなる隔壁層と、
    前記第１信号配線の上方の前記隔壁層上に形成される第２信号配線層と、
    前記第２領域上の少なくとも一部の前記隔壁層は開口されており、前記隔壁層及び前記開口に形成された一対のドレイン電極及びソース電極配線と、
    前記隔壁層、前記ドレイン電極及び前記ソース電極配線を隔壁として、少なくとも前記開口の前記ゲート絶縁膜上に形成された半導体層と、
    前記隔壁層、前記ドレイン電極及び前記ソース電極配線を隔壁として、前記半導体層を被覆するように形成された保護膜と、を備える、
    薄膜トランジスタ装置。
  2. 前記開口は、前記第２領域における第３領域上と第４領域上との前記隔壁層に形成されることで、前記ゲート絶縁膜の一部を露出し、
    前記ソース電極配線は、前記第３領域の開口の前記ゲート絶縁膜上と、前記第３領域及び前記第４領域の間の前記隔壁層上と、前記第４領域の前記第３領域側の開口における前記ゲート絶縁膜上の一部とに形成され、
    前記ドレイン電極は、前記第４領域の前記３領域の反対側の開口における前記ゲート絶縁膜上の一部と、前記第４領域の前記３領域の反対側の前記隔壁層上とに形成され、
    前記半導体層は、前記ドレイン電極及び前記ソース電極配線を隔壁として、前記第４領域の開口の前記ゲート絶縁膜上に形成され、
    前記保護膜は、前記ドレイン電極及び前記ソース電極配線を隔壁として、前記半導体層を被覆するように形成される、
    請求項１に記載の薄膜トランジスタ装置。
  3. 前記開口は、前記第２領域上の前記隔壁層に形成されることで、前記ゲート絶縁膜の一部を露出し、
    前記ソース電極配線は、前記隔壁層の前記開口側の端部上、前記開口の前記端部側のゲート絶縁膜上の一部に形成され、
    前記ドレイン電極は、前記開口の前記端部と反対側の前記ゲート絶縁膜上の一部と、前記開口の前記端部と反対側の前記隔壁層上とに形成され、
    前記半導体層は、前記隔壁層、前記ドレイン電極及び前記ソース電極配線を隔壁として、前記開口の前記ゲート絶縁膜上に形成され、
    前記保護膜は、前記隔壁層、前記ドレイン電極及び前記ソース電極配線を隔壁として、前記半導体層を被覆するように形成される、
    請求項１に記載の薄膜トランジスタ装置。
  4. 前記第３領域は、前記ゲート電極配線と、前記ゲート絶縁膜と、前記ソース電極とで構成される蓄積容量部であり、
    前記第４領域は、前記ゲート電極配線と、前記ゲート絶縁膜と、前記半導体層と、前記ドレイン電極と、前記ソース電極とで構成されるチャネル部である、
    請求項２に記載の薄膜トランジスタ装置。
  5. 前記薄膜トランジスタ装置は、前記ゲート電極配線と、前記ゲート絶縁膜と、前記ソース電極とにより蓄積容量部が構成され、
    前記ゲート電極配線と、前記ゲート絶縁膜と、前記半導体層と、前記ドレイン電極と、前記ソース電極とにより、チャネル部が構成される、
    請求項１〜３のいずれか１項に記載の薄膜トランジスタ装置。
  6. さらに、
    前記第２信号配線層と、前記ソース電極と、前記ドレイン電極と、前記保護膜とを覆うように形成された平坦化膜を備える、
    請求項１〜５のいずれか１項に記載の薄膜トランジスタ装置。
  7. 前記ドレイン電極、前記ソース電極、及び、前記第２信号配線層は、同一の材料で形成されている、
    請求項１〜６のいずれか１項に記載の薄膜トランジスタ装置。
  8. 前記開口の側面は、順テーパー形状に形成されている、
    請求項１〜７のいずれか１項に記載の薄膜トランジスタ装置。
  9. 前記半導体は、塗布型有機半導体である、
    請求項１〜８のいずれか１項に記載の薄膜トランジスタ装置。
  10. 前記半導体は塗布型酸化物半導体である、
    請求項１〜８のいずれか１項に記載の薄膜トランジスタ装置。
  11. 基板上の第１領域にゲート電極配線を、前記基板上の前記第１領域とは異なる領域である第２領域に第１信号配線層を形成する工程と、
    前記基板上に、前記ゲート電極配線と前記第１信号配線とを被覆するように、第１誘電体膜からなるゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、第１誘電体膜より低い誘電率を有する第２誘電体膜からなる隔壁層を形成する工程と、
    前記第２領域上の少なくとも一部の前記隔壁層を開口する工程と、
    前記第１信号配線の上方の前記隔壁層上に第２信号配線層を形成する工程と、
    前記隔壁層及び前記開口にとドレイン電極及びソース電極を形成する工程と、
    前記隔壁層、前記ドレイン電極及び前記ソース電極を隔壁として、少なくとも前記開口の前記ゲート絶縁膜上に半導体層を形成する工程と、
    前記隔壁層、前記ドレイン電極及び前記ソース電極を隔壁として、前記半導体層を被覆するように保護膜を形成する工程とを含む、
    薄膜トランジスタの製造方法。
  12. 基板上に形成されたゲート電極配線層と、
    前記ゲート電極配線層上に形成された、第１誘電体膜からなるゲート絶縁膜と、
    前記ゲート絶縁膜上に、第１誘電体膜と異なる誘電率を有する第２誘電体膜からなる隔壁層とを備え、
    前記隔壁層のうち、チャネル部および蓄積容量部となる領域は開口され、
    前記チャネル部及び蓄積容量部と異なる領域では、前記隔壁層上に形成された配線層を有し、
    前記チャネル部および蓄積容量部では、前記開口の前記ゲート絶縁膜上に、形成されたドレイン電極またはソース電極配線を有し、
    前記チャネル部には、前記チャネル部の前記開口に形成された半導体層と、前記半導体層を被覆するよう形成された保護膜とを有し、
    前記半導体層は、前記チャネル部の前記開口における前記隔壁層、ドレイン電極またはソース電極配線により周囲が規制されている、
    薄膜トランジスタ装置。
JP2013539414A 2011-10-20 2011-10-20 薄膜トランジスタ装置及びその製造方法 Active JP5681809B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/005885 WO2013057766A1 (ja) 2011-10-20 2011-10-20 薄膜トランジスタ装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP5681809B2 JP5681809B2 (ja) 2015-03-11
JPWO2013057766A1 true JPWO2013057766A1 (ja) 2015-04-02

Family

ID=48140446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013539414A Active JP5681809B2 (ja) 2011-10-20 2011-10-20 薄膜トランジスタ装置及びその製造方法

Country Status (3)

Country Link
US (1) US9018704B2 (ja)
JP (1) JP5681809B2 (ja)
WO (1) WO2013057766A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013061528A1 (ja) * 2011-10-24 2013-05-02 パナソニック株式会社 薄膜トランジスタ、有機ｅｌ発光素子及び薄膜トランジスタの製造方法
JP6159977B2 (ja) * 2012-08-23 2017-07-12 株式会社Ｊｏｌｅｄ 有機電子デバイスの製造方法および有機ｅｌデバイスの製造方法
KR102044314B1 (ko) * 2013-05-09 2019-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JPWO2014189125A1 (ja) * 2013-05-24 2017-02-23 株式会社フジクラ 薄膜トランジスタ及びマトリクス回路
CN105655295A (zh) * 2016-01-28 2016-06-08 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN113900293B (zh) * 2020-06-22 2023-05-02 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示面板和显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355002A (en) * 1993-01-19 1994-10-11 Industrial Technology Research Institute Structure of high yield thin film transistors
US5981970A (en) 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
US6210479B1 (en) 1999-02-26 2001-04-03 International Business Machines Corporation Product and process for forming a semiconductor structure on a host substrate
KR100303934B1 (ko) 1997-03-25 2001-09-29 포만 제프리 엘 낮은작동전압을필요로하는유기반도체를갖는박막전장효과트랜지스터
US5946551A (en) 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US6344662B1 (en) 1997-03-25 2002-02-05 International Business Machines Corporation Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
JP2001244467A (ja) 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
JP2002111008A (ja) 2000-10-04 2002-04-12 Canon Inc 薄膜トランジスタアレー
JP4841751B2 (ja) 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
JP2005227538A (ja) 2004-02-13 2005-08-25 Chi Mei Electronics Corp 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法
KR100659759B1 (ko) * 2004-10-06 2006-12-19 삼성에스디아이 주식회사 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
JP5198066B2 (ja) * 2005-10-05 2013-05-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP4395659B2 (ja) 2005-12-20 2010-01-13 株式会社フューチャービジョン 液晶表示装置とその製造方法
TW200830595A (en) 2006-11-27 2008-07-16 Nat University Iwate Univ Inc Organic thin film transistor, organic composite electronic element, method for manufacturing such transistor and element, and display device and memory
JP2010034090A (ja) 2006-11-27 2010-02-12 Iwate Univ 有機薄膜トランジスタ、ゲート絶縁膜、有機薄膜トランジスタの製造方法、及び表示装置
JP2009021477A (ja) 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
JP4916461B2 (ja) 2008-02-18 2012-04-11 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
WO2009153956A1 (ja) 2008-06-17 2009-12-23 パナソニック株式会社 バランを有する半導体装置
JP5141476B2 (ja) 2008-09-29 2013-02-13 凸版印刷株式会社 電界効果型トランジスタ及びその製造方法並びに画像表示装置
WO2011033911A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101638200B1 (ko) 2010-04-13 2016-07-08 파나소닉 주식회사 유기 반도체 장치 및 유기 반도체 장치의 제조 방법
WO2013046547A1 (ja) 2011-09-26 2013-04-04 パナソニック株式会社 有機薄膜トランジスタ
WO2013061528A1 (ja) 2011-10-24 2013-05-02 パナソニック株式会社 薄膜トランジスタ、有機ｅｌ発光素子及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US9018704B2 (en) 2015-04-28
WO2013057766A1 (ja) 2013-04-25
US20140048883A1 (en) 2014-02-20
JP5681809B2 (ja) 2015-03-11

Similar Documents

Publication Publication Date Title
US11177363B2 (en) Display device
JP5681809B2 (ja) 薄膜トランジスタ装置及びその製造方法
US8481998B2 (en) Display device and method for manufacturing the same
KR102416742B1 (ko) 투명 표시 장치
US20080265442A1 (en) Semiconductor device, electronic device, and method of producing semiconductor device
JP2014131047A (ja) 薄膜トランジスタ、および薄膜トランジスタ表示板
US9093327B2 (en) Display panel device and method of manufacturing display panel device
US11742430B2 (en) TFT circuit board and display device having the same
JP5841158B2 (ja) 有機薄膜トランジスタ
US20220254863A1 (en) Organic light emitting diode display device and a manufacturing method thereof
US9620731B2 (en) Thin film transistor, organic EL light emitting device, and method of fabricating thin film transistor
KR20120138255A (ko) 유기 반도체 장치 및 유기 반도체 장치의 제조 방법
US20240128270A1 (en) Display apparatus having an oxide semiconductor pattern
JP5775712B2 (ja) 表示装置
US11997914B2 (en) Method of manufacturing organic light-emitting display device
KR102043082B1 (ko) 어레이 기판, 디스플레이 패널 및 이를 갖는 디스플레이 장치, 및 그 제조 방법
WO2013008269A1 (ja) 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
WO2018085981A1 (zh) Oled显示器、阵列基板及其制作方法
KR20140081413A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP6727414B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP2015053388A (ja) 薄膜素子、表示装置、容量素子、並びに、薄膜素子及び容量素子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150109

R151 Written notification of patent or utility model registration

Ref document number: 5681809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151