JPWO2012176473A1 - ドットマーキングを有する半導体基板、およびその製造方法 - Google Patents

ドットマーキングを有する半導体基板、およびその製造方法 Download PDF

Info

Publication number
JPWO2012176473A1
JPWO2012176473A1 JP2012541245A JP2012541245A JPWO2012176473A1 JP WO2012176473 A1 JPWO2012176473 A1 JP WO2012176473A1 JP 2012541245 A JP2012541245 A JP 2012541245A JP 2012541245 A JP2012541245 A JP 2012541245A JP WO2012176473 A1 JPWO2012176473 A1 JP WO2012176473A1
Authority
JP
Japan
Prior art keywords
semiconductor substrate
dot
recess
recesses
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012541245A
Other languages
English (en)
Other versions
JP5124058B1 (ja
Inventor
幸也 臼井
幸也 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012541245A priority Critical patent/JP5124058B1/ja
Application granted granted Critical
Publication of JP5124058B1 publication Critical patent/JP5124058B1/ja
Publication of JPWO2012176473A1 publication Critical patent/JPWO2012176473A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7007—Alignment other than original with workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)
  • Laser Beam Processing (AREA)

Abstract

ドットマーキングを有する半導体基板を提供する。特に、読取り率が向上されたドットマーキングを有する半導体基板を提供する。逆錐台状の凹部からなる複数のドットマーキングを有する半導体基板であって、複数のドットマーキングは、０．２５〜９ｍｍ２の矩形領域に配置された２次元コードを構成する。凹部の口径Ｗは２０μｍ〜２００μｍであり、かつ前記凹部の底面の径ｗよりも大きいとともに、前記半導体基板の厚みよりも小さい。また凹部の側面は、４つ以上の台形状の平坦なテーパ面を有し、前記テーパ面のテーパ角度が前記半導体基板表面に対して、４４〜６５?の範囲にある。

Description

本発明は、ドットマーキングを有する半導体基板、およびその製造方法に関する。本発明のドットマーキングを有する半導体基板は、特に限定されないが、太陽電池の半導体基板として用いられうる。
太陽電池の製造工程において、ウエハ１枚単位でトレーサビリティを保証することは、品質向上、高均質化、生産稼働率向上を実現する。さらには、各工程における品質保証、市場におけるリコール対応、その生産工程へのフィードバックを可能にするなど、非常に大きな効果を上げることができる。
太陽電池の生産工程における従来のウエハ管理は、ウエハメーカーから供給されるウエハを任意のロットとして区分し、セル生産工程によりロットごとに生産を実施する。このロットの特定を実現するため、セル工程の工程終盤における電極形成工程において、Ａｇペースト材料などによる電極形成ペーストを用いてロットに紐付けたウエハを特定するマークを形成する。それにより、電極形成工程以降の工程管理と、ロットレベルでのウエハ管理を実現する（例えば、特許文献１や特許文献２を参照）。さらに、太陽電池セルのウエハの表面に凹凸部を形成して、凹凸部によって特定の文字パターンを形成して；その文字パターンを使ってセルを識別することが知られている（特許文献３を参照）。
また、半導体結晶基板の結晶方位と、マスクに形成された合わせマークとを位置あわせするために、半導体結晶基板をエッチングして処理マークを形成することが知られている（特許文献４を参照）。また、シリコン基板に、逆円錐形状またはその他の形状のマイクロウェルを形成してマイクロウェルチップを作製することが提案されている（特許文献５および６を参照）。さらに、単結晶シリコン基板に凹部を形成する工程を含む微小探針または微小ティップの製造方法が知られている（特許文献７，８，９，１０を参照）。
さらには、シリコン基板のマーキングのためにシリコン基板にドット穴からなるマークを形成する手法が知られている（特許文献１１を参照）。また、シリコン基板に逆ピラミッド状のパターンを形成して、そのパターンをマーキングとして用いることが知られている（特許文献１２を参照）。
すなわち従来は、太陽電池の生産工程におけるモジュール工程以降の工程では、このマークを読取ることでセルのロットを特定し、モジュールにも同様にシリアルナンバーを付す。それにより、どのモジュールに、どういったロットのセルが使用されているのかを特定できる仕組みをとってきた。
実開平５−９３０５４号公報 特開２００２−６４２１４号公報 特開２００４−４７７７６号公報 特開平５−３３５１９７号公報 国際公開公報第２００５／０６９００１号 米国特許公開公報第２００８／００１４６３１号 特開平９−０８００６１号公報 特開平６−０８４４５５号公報 米国特許公報第５５４６３７５号 米国特許公報第５８６６０２１ 特開２００４−０９５８１４号公報 米国特許公開公報第２００６／０１３１４２４号
前記従来の太陽電池の生産工程におけるウエハ管理手法では、ロットレベルでの管理は可能であっても、セル工程における処理の詳細な経路の追跡はほぼ不可能であった。そのため、形成されたセルの品質に差異が発生しても、その品質差異の原因が、１）部材に原因があるのか、２）プロセスに原因があるのか、３）製造設備に原因があるのか、を特定することが極めて困難であった。このことは、生産品質の向上や高均質化を推進するうえで大きな課題となる。
また、太陽電池の半導体基板は、両面を受光面とするものと、一方の面を受光面とし、他方の面に電極を形成しているものと、に分けられる。しかも太陽電池の受光面の面積は、できるだけ大きくする方が発電効率において有利である。そのため、太陽電池の半導体基板の表面は、表面も裏面も、ほとんどが加工処理されている。よって、太陽電池の半導体基板の原料となるウエハに、セルを特定するための情報を印字することが可能な面積は限られている。つまり一般的に、太陽電池の半導体基板の原料となるウエハ表面に、人が認識できるサイズの文字を印字するほどのスペースは存在しない。
さらに、太陽電池のセル製造フローには、複数のエッチング工程や成膜工程が含まれている。そのため、原料となるウエハにマーキングした情報が、それらの工程を経ることで、消失するという課題もあった。
そこで本発明は、前記従来の課題を解決するために、読取り率が向上されたドットマーキングを有する半導体基板を提供する。
例えば、本発明の半導体基板を、太陽電池の半導体基板の原料とすることで、太陽電池セル製造フローにおける各工程での情報の読取りを可能とする。各工程での半導体基板の情報を読取ることができれば、セル製造フローにおけるセル１枚1枚のプロセス管理・工程管理が可能となる。それにより、生産品質の向上や高均質化の推進を促進することを可能とする。
すなわち本発明の第一は、以下に示すドットマーキングを有する半導体基板に関する。
［１］逆錐台状の凹部からなる複数のドットマーキングを有する半導体基板であって、
前記複数のドットマーキングは、０．２５〜９ｍｍ２の矩形領域に配置された２次元コードを構成し、
前記半導体基板の表面における前記凹部の口径Ｗは２０μｍ〜２００μｍであり、かつ前記凹部の底面の径ｗよりも大きいとともに、前記半導体基板の厚みよりも小さく、
前記ドットマーキングの前記凹部の深さは、前記半導体基板の厚みよりも小さく、
前記凹部の側面は、４つ以上の台形状の平坦なテーパ面を有し、前記テーパ面のテーパ角度が前記半導体基板表面に対して、４４〜６５°の範囲にある、半導体基板。
［２］前記凹部の半導体基板表面での形状が、四角形であり、かつ前記凹部の底面の形状が、四角形ないし八角形である、［１］に記載の半導体基板。
［３］前記凹部の半導体基板表面での形状が、八角形であり、かつ前記凹部の底面の形状が、四角形ないし八角形である、［１］に記載の半導体基板。
［４］前記半導体基板は、前記複数のドットマーキングによって情報コードを表記されている、［１］に記載の半導体基板。
［５］ 前記半導体基板は、前記複数のドットマーキングによって文字情報を表記されている、［１］に記載の半導体基板。
［６］前記複数のドットマーキングは、前記半導体基板の周縁部に配置されている、［１］に記載の半導体基板。
［７］前記複数のドットマーキングは、１６×１６ドットパターンまたは１８×１８ドットパターンを構成する、［１］に記載の半導体基板。
本発明の第二は、以下に示すドットマーキングを有する半導体基板および太陽電池セルの製造方法に関する。
［８］前記［１］に記載の半導体基板の製造方法であって、
半導体基板を準備する工程と、前記半導体基板の表面にレーザーを照射して複数の凹部を形成する工程とを含む、製造方法。
［９］前記複数の凹部を形成された半導体基板をウェットエッチングする工程をさらに含む、［８］に記載の製造方法。
［１０］前記半導体基板が、単結晶シリコンウエハである、［８］に記載の製造方法。
［１１］前記半導体基板が、（１００）単結晶シリコンウエハである、［８］に記載の製造方法。
［１２］前記［１］に記載の半導体基板を含む太陽電池セルの製造方法であって、
半導体基板を準備する工程と、前記半導体基板の表面にレーザーを照射して凹部からなる複数のドットマーキングを形成する工程と、前記凹部を形成された半導体基板をウェットエッチングする工程と、前記凹部を形成された基板に太陽電池セルとして必要な部材を設ける工程とを含み、
前記太陽電池セルの製造方法に含まれる工程のいずれかの後に、複数の凹部からなるドットマーキングを読取ることを特徴とする製造方法。
本発明の半導体基板は、読取り精度の高い複数のドットマーキングを有しており、しかも複数のドットマーキングが２次元コードを構成している。そのため、半導体基板（例えばシリコンウェハ）の管理におけるマーキング読み取り率が高く、しかも様々な情報を半導体基板に表記することができる。本発明の半導体基板を用いることで、ウエハ製造工程、および太陽電池のセル製造工程、太陽電池のモジュール製造工程、太陽電池の設置環境下での追跡工程などの全ての工程と、各工程に投入される全てのウエハとを、ウエハ単位で関連付けすることができる。つまり、トレーサビリティシステムや生産管理システムを構築することができる。
シリコンウエハ上に描いたドットによる２次元マークコードの一例を示す図 シリコンウエハ上に描いたドットマーキングの斜視図 シリコンウエハ上に描いたドットマーキングの内側面の傾斜角度を示した図 シリコンウエハ上に描いたドットマーキングの凹部の口径と、深さと、底面の径と、を示す図 シリコンウエハにレーザーを照射して形成した凹部の状態を示す図（図５Ａ〜Ｃ）と、当該凹部からなるデータマトリクスの読み取り装置による読み取りイメージ（図５Ｄ） シリコンウエハにレーザーを照射して形成した凹部をウェットエッチングして形成した凹部の状態を示す図（図６Ａ〜Ｃ）と、当該凹部からなるデータマトリクスの読み取り装置による読み取りイメージ（図６Ｄ） シリコンウエハ上に描いたドットマーキングのパターンを示す図
１．ドットマーキングを有する半導体基板について
本発明の半導体基板には、ドットマーキングによる情報が表記されている。典型的には、ドットの有無のパターンにより情報を構成したコード、より具体的には２次元コートが表記されている。表記されたコードを、工程内に設置された読取り装置によって読取ることで、半導体基板を含むデバイス（例えば太陽電池）の生産フローにおける工程管理の精度を向上させる。
本発明の半導体基板は、その表面に逆錐状または逆錐台状の凹部、より好ましくは逆錐台状の凹部からなるドットマーキングを複数有する。逆錐状の凹部とは、底部に頂点を有する凹部を意味し；逆錐台状の凹部とは、底部に面を有する凹部を意味する。
本発明の半導体基板は、シリコンウエハであることが好ましく、結晶方位（１００）のシリコンウエハであることがより好ましい。また、ドットマーキングを有する半導体基板の厚みは、その用途に応じて適宜設定されるが、太陽電池の半導体基板として用いる場合には、通常、１００μｍ〜２００μｍの範囲にすることが好ましい。
１の半導体基板には、凹部からなるドットマーキングが複数形成されている。例えば、半導体基板には１６×１６ドットまたは１８×１８ドットのマーキングが形成されており；１の半導体基板に、１６×１６ドットまたは１８×１８ドットのマーキングが複数形成されていてもよい。それにより、２次元コードを構成している。２次元コードを構成するドットマーキングの全てが、底面を有する逆錐台状の凹部（図２Ａ参照）であることが好ましい。
ドットマーキングは、半導体基板の表面の任意の位置に形成されうるが；マーキングの読み取りが容易であり、マーキングすることによって半導体基板の品質が影響されず、かつ形成したドットマーキングが、半導体基板の後加工工程で消失したりしないように、ドットマーキングの位置を設定する。これらの点から、通常は、ドットマーキングを半導体基板表面の周縁部に配置し、好ましくはコーナー部に配置する。
図１ＡＢには、半導体基板のコーナー部に複数のドットマーキングを形成した状態を示す。図１Ａでは、半導体基板（単結晶シリコンウエハ００１）の表面に、複数のドットマーキングからなるデータマトリクスと呼ばれる２次元コード００５が印字されている。同様に、図１Ｂでは、半導体基板（単結晶シリコンウエハ００６）の表面に、複数の複数のドットマーキングからなるデータマトリクスと呼ばれる２次元コード０１０が印字されている。
２次元コード００５および０１０は、それぞれ矩形の領域内に配置されている。矩形の領域の面積は、０．２５〜９ｍｍ２であることが好ましく、例えば約１ｍｍ２であることが好ましい。２次元コード００５および０１０において、矩形の領域内に、１６×１６ドットまたは１８×１８ドットのマーキングが形成されていることが好ましい。
２次元コード００５および０１０が配置された矩形領域の辺は、半導体基板（単結晶シリコンウエハ００１および００６）の四辺に対して平行ではなく、４５°傾いている。また、半導体基板（単結晶シリコンウエハ００６）のコーナーの一部はカットされている。
２次元コード００５および０１０は、半導体基板表面のうち、発電に寄与しない、あるいは寄与する程度が低い領域に配置されていることが好ましい。その領域の面積は、できるだけ小さいことが好ましい。このことから、好ましくは図１Ｂに示されるように、半導体基板のコーナー部のカット部に平行な辺を有する矩形領域に、複数のドットマーキングを形成することが好ましい。
ドットマーキングを構成する凹部は、読み取り装置による読み取り精度が高いこと、およびできるだけ微細であることが求められる。
図２ＡＢには、シリコンウエハ（０５０,０５５）に形成された凹部からなるドットマーキングの斜視図が示される。図２Ａには、逆錐台状の凹部からなるドットマーキングの例が示され、図２Ｂには、逆錐状のドットマーキングの例が示される。好ましいドットマーキングは、図２Ａに示されるように逆錐台状の凹部である。読み取り装置による読み取り精度が高いからである。図２ＡＢに示されるように、逆錐状の凹部とは底部に頂点を有する凹部を意味し；逆錐台状の凹部とは、底部に面を有する凹部を意味する。
図２ＡＢに示されるように、ドットマーキングを構成する凹部の側面はテーパ状であり、基板表面に対して傾いている。凹部の側面は、４つ以上の台形状のテーパ面（単結晶シリコン （１１１）面０５２）を有する（図２Ａ）か、または４つ以上の三角形状のテーパ面（単結晶シリコン （１１１）面０５７）を有する（図２Ｂ）。
図３ＡＢには、ドットマーキングを構成する凹部の断面図を示す。図３Ａには、逆錐台状の凹部からなるドットマーキングの例が示され、図３Ｂには、逆錐状のドットマーキングの例が示される。いずれも、凹部の側面（０６２,０６３）は、基板表面に対して傾いている。拡大図０６４に示されるように、傾斜角度０６５は、典型的には５４〜５５°の範囲にあり、そのばらつき０６６は±１０°にあることが好ましい。よって、傾斜角度０６５は、４４〜６５°の範囲にあることが好ましい。
傾斜角度０６５を適切に設定することで、光学読み取り装置による読み取り精度が向上する。ドットマーキングを構成する凹部の内側面に傾斜角度０６５を付与することで、ウエハ表面のドット形状未加工部とドット形状加工部とを、明部と暗部とすることで区別することが可能となる。傾斜角度０６５は大きいほど、ドット形状未加工部とドット形状加工部との明暗の違いが明確になるので、読取り装置による読取りが容易になる。従って、傾斜角度０６５は４４°以上であることが好ましい。
一方で、傾斜角度０６５が過剰に大きいと、ドットマーキングを構成する凹部の開口径を一定以上にするために、凹部の深さも過剰に大きくする必要がある。凹部の深さを過剰に大きくするには、半導体基板の厚みも過剰に大きくする必要があり、好ましくない。よって、傾斜角度０６５は、４４〜６５°の範囲にあることが好ましい。
ドットマーキングを読み取るための光学読み取り装置は、リング照明によってドットマーキング部の上部から光をドットマーキングに照射して、ドット形状未加工部とドット形状加工部とを明部と暗部とすることで区別する。リング照明の径と、照明設置距離、照明照度により、その明暗部のコントラストは異なる。リング照明の選定と設置位置は、凹部の内側面の傾斜角度０６５と、その角度のバラツキに応じて設定すればよい。
図４ＡＢには、ドットマーキングを構成する凹部の断面図を示す。図４Ａは、逆錐台状の凹部からなるドットマーキングの断面図であり；図４Ｂは、逆錘状の凹部からなるドットマーキングの断面図である。図４ＡＢに示されるように、ドットマーキングを構成する凹部の開口径（半導体基板表面における凹部の口径）Ｗは、２０μｍ〜２００μｍの範囲内にあることが好ましい。また、凹部の開口径Ｗは、半導体基板の厚みＴよりも小さいことが好ましい。また、ドットマーキングを構成する凹部の深さＨは、前記半導体基板の厚みＴよりも小さければよいが、２０μｍ以上であることが好ましい。さらに、凹部の底面の径ｗは、２０μｍ以下であることが好ましい。
凹部の開口径Ｗ、深さＨおよび底面の径ｗの設定により、読み取り装置によるドットマーキングの読み取り精度を向上させることができる。つまり、光学読取り装置の照明照射時における光の反射と吸収を安定化し、その結果、ドットマーキングの読取り率の向上を可能とする。前述の通り、読み取り精度または読み取り率は、逆錘状の凹部からなるドットマーキングよりも、逆錘台状の凹部からなるドットマーキングの方が高まりやすい。従って、２次元コードを構成する全てのドットマーキングの凹部が、逆錐台状であることが好ましい。
凹部の開口径Ｗ、深さＨおよび底面の径ｗは、後述するように、レーザー照射によって半導体基板の表面に形成される凹部の開口径、深さを調整したり、エッチング時間を調整することで、調整されうる。
半導体基板表面に形成された複数のドットマーキングによって、２次元コードとして代表的なデータマトリクスおよびＱＲコード（登録商標）や、その他、ドットを用いて形成する文字情報や記号を、半導体基板に表記することができる。しかも、これらを極めて微細な領域に表記することができる。半導体基板に表記する情報は、例えば太陽電池の製造に用いる場合には、生産拠点の情報や、生産ラインの情報や、製造しようとする太陽電池の品種の情報や、生産時刻の情報などが含まれる。
２．ドットマーキングを有する半導体基板の製造方法について
本発明のドットマーキングを有する半導体基板は、１）半導体基板を用意する工程と、２）半導体基板の表面にレーザーを照射して複数の凹部を形成する工程と、さらに好ましくは、３）凹部を形成された基板をウェットエッチングする工程と、を含む。
用意する半導体基板は、前述の通り、単結晶シリコンウエハであることが好ましく、結晶方位（１００）の単結晶シリコンウエハであることが好ましい。その厚みは特に限定されず、最終的なデバイスに含まれる半導体基板の設定厚みにあわせて、所望厚みの半導体基板を用意すればよい。
半導体基板の表面にレーザーを照射して凹部を形成する。特に限定されないが、凹部の形成はグリーンレーザー加工機を用いて行えばよい。グリーンレーザーとは、波長５３２ｎｍ付近の緑色の光を発振するレーザーである。
後述するように、レーザー照射によって凹部を形成された半導体基板は、複数のエッチング工程や成膜工程にさらされる。そして凹部の形状（深さおよび開口径など）は、エッチング工程や成膜工程を経て変化する。そこで、レーザー照射によって形成される凹部の口径や深さは、複数のエッチング工程や成膜工程を含む全工程後の凹部からなるドットマーキングが読み取り可能となるように、調整する。
また、レーザー照射によって形成される凹部の形状は、例えば、図５Ａに示されるような円であるが、特に限定されず、四角形や長方形などの矩形や他の形状であってもよい。
レーザー照射によって形成された凹部０１１の例を、図５Ａ〜Ｃに示す。図５Ａは、凹部０１１の上方からのＳＥＭ画像であり；図５ＢＣは、図５ＡにおけるＡ−Ａ線に沿った凹部０１１の断面を模式的に示す図である。図５Ａ〜Ｃに示されるように、凹部０１１の周囲には、バリ（０３１,０３３）が発生している。
また、凹部０１１の内側面は、図５Ｂの凹部の断面図に示されるように「なだらかな曲面」になっていることもあるが；図５Ｃの凹部の断面図に示されるように「複数の凹凸を含む曲面」になり、凸部０３４を有していることもある。
図５Ａに示される凹部０１１からなるドットマーキングを、光学読み取り装置で読み取ったときのイメージが図５Ｄに示される。図５Ｄの左図が、読み取り装置による読み取ったコード写真であり；図５Ｄの右図が読み取るべきコード図である。図５Ｄの左図からわかるように、光学読み取り装置による読み取ったコード写真が不鮮明であり、読み取りが難しい。この理由の一つは、凹部０１１にバリ（０３１,０３３、図５ＢＣ参照）があったり、凹部の内側面に「複数の凹凸を含む曲面（図５Ｃ参照）」があったりすることで、反射光を乱反射させることである。
そこで、レーザー照射によって凹部０１１を形成した半導体基板を、ウェットエッチングすることで、凹部０１１の形状を好適化する。ウェットエッチングするためのエッチング液は、半導体基板の種類によって異なるが、結晶方位（１００）シリコンウエハである場合には、アルカリエッチャントであることが好ましい。
凹部０１１を形成した半導体基板をアルカリエッチャントで処理する（例えば、アルカリエッチャント中に浸漬する）ことで、凹部０１１のバリ（０３１,０３３）を除去し、かつ凹部０１１の内側面を平坦にする。
アルカリエッチャントによる半導体基板のエッチングは、太陽電池の生産工程において必然的に行われる工程であるうる。例えば、通常のシリコン太陽電池の製造フローにおいて、市販のシリコンウエハのダメージ層（加工変質層）や酸化物層を、アルカリウェットエッチングする。このアルカリエッチングとあわせて、レーザー照射によって形成された凹部０１１の形状を加工することができる。
結晶方位（１００）シリコンウエハは、アルカリエッチャントによって異方的にエッチングされる。具体的には、結晶方位（１１１）の面（図２Ａにおける０５２，図２Ｂ０５７）は、結晶方位（１００）の面（図２Ａにおける０５１や０５３，図２Ｂにおける０５６）や結晶方位（２２１）の面（図２Ａにおける０５４）よりもエッチングされやすい。そのため、アルカリエッチングによって、レーザー照射によって形成された凹部０１１は、図６Ａ〜Cに示される凹部０１４となる。
図６Ａは、エッチング後の凹部０１４の上方からのＳＥＭ画像であり；図６ＢＣは、図６ＡにおけるＢ−Ｂ線に沿った凹部０１４の断面を模式的に示す図である。図６ＡＢＣに示されるように、凹部０１４にはバリが存在せず、凹部０１４の内側面（０４１，０４２）は平坦なテーパ面となっている。
このように、単結晶シリコンウエハにレーザーにより印字された凹部０１１（図５参照）のような、バリや凹凸の目立つドット形状は、エッチング工程を経ることで、凹部０１４（図６参照）のような、バリがなく平坦な傾斜面を有するドット形状となる。
図６Ａに示される凹部０１４からなるドットマーキングを、光学読み取り装置で読み取ったときのイメージが図６Ｄに示される。図６Ｄの左図が、読み取り装置による読み取ったコード写真であり；図６Ｄの右図が読み取るべきコード図である。図５Ｄと図５Ｄとの比較から明らかなように、凹部０１４からなるドットマーキングの光学読み取り装置によるコード写真は、凹部０１１からなるドットマーキングの光学読み取り装置によるコード写真よりも、鮮明になっている。
以上のように本発明は、レーザー照射によって形成した凹部にあるバリを、ウェットエッチングによって消失させつつ、歪みのある凹部の側面を平坦な傾斜面とし、所望の形状の凹部とする。それにより、凹部の形状のバラツキが小さくなり、光の反射方向も規定される。これにより、凹部からなるドットマーキングで印字されたコードの読取り時間が短縮し、コードの読取り率が向上する。
凹部０１４は、太陽電池の生産工程において必然的に行われる、更なるアルカリウェットエッチングによって、さらに形状加工される。その様子が図７に示される。図７における上図は、凹部を上方から観察した形状を示し；図７における下図は、上図の点線における凹部断面を示す。
まず、レーザー照射によって形成された凹部０１１（図５参照）が、最初のアルカリエッチング工程を経て凹部０１４（図６参照）が形成される。凹部０１４の形状が、Ｐ１に示されうる。ただし、レーザー照射によって形成された凹部０１１の形状（凹部０１１の口径や深さなど）や、アルカリエッチング工程の条件によっては、Ｐ２〜Ｐ５のいずれかに示される凹部となることもある。
形成された凹部０１４の形状は、更なるアルカリウェットエッチングによって、Ｐ１の状態から、Ｐ２、Ｐ３、Ｐ４、Ｐ５の状態に順に遷移していくことが多いが、例えば、Ｐ１→Ｐ４→Ｐ５の順に遷移したり、Ｐ１→Ｐ２→Ｐ３→Ｐ５の順に遷移したりすることもある。
図７のＰ１に示される凹部は、開口部および底面のいずれもが八角形である。凹部の側面は、４つの台形状の平坦なテーパ面と、台形状の平坦なテーパ面同士の間にある矩形の面とを少なくとも含む。また、Ｐ１で示される凹部の側面には、それら以外の面を含んでいてもよい。例えば、Ｐ１−１やＰ１−２では、開口部からの基板表面に垂直な側面を有し；Ｐ１−２やＰ１−４では、底面からの基板表面に垂直な側面を有する。
図７のＰ２に示される凹部は、開口部は四角形であり、底面は八角形である。Ｐ１で示される凹部が、さらにアルカリエッチングされることによって、開口部の形状が変化して、Ｐ２に示される凹部となる。開口部が四角形であること以外は、Ｐ１に示される凹部と同様である。
図７のＰ３に示される凹部は、開口部は四角形であり、底面は八角形または四角形である。凹部の側面は、４つの台形状の平坦なテーパ面を有する。Ｐ３に示される凹部は、Ｐ２に示される凹部の側面とは異なり、台形状の平坦なテーパ面同士の間にある矩形の面を有さない。その他の点は、Ｐ２に示される凹部と同様である。
図７のＰ４に示される凹部は、開口部は八角形を有し、底部に頂点を有する。図７のＰ５に示される凹部は、開口部は四角形を有し、底部に頂点を有する。このように、エッチングが進行することで、凹部の底部にある面が消失する。前述の通り、Ｐ１〜Ｐ３に示されるような底面を有する逆錐台状の凹部の方が、Ｐ４〜Ｐ５で示されるような頂点を有する逆錘状の凹部よりも、読み取り装置による読み取り精度が高まりやすい。
このように、凹部の形状はエッチング工程を経るたびに変化し、また凹部の深さは成膜工程を経ると変化する。そこで、各エッチング工程のエッチング量や成膜工程での成膜厚みを事前に取得しておき；事前に取得したデータにあわせて、所望の凹部が形成されるように、レーザー照射によって形成される凹部の形状（開口径や深さ）を調整する。それにより、最終工程に至るまで、凹部によるドットマーキングを安定して読み取ることができることを保証することができる。
太陽電池用単結晶シリコンウエハを用意した。用意した単結晶シリコンウエハの結晶方位は（１００）であり、ウエハ厚みは１８０μｍであった。
単結晶シリコンウエハのコーナー部に、グリーンレーザー加工機（グリーンレレーザマーカＬＰ-Ｇシリーズ，パナソニック電工ＳＵＮＸ（株），波長５３２ｎｍ）によって、複数の凹部を形成して、ドット形状で表現されたデータマトリクスと呼ばれる２次元コードを印字した。単結晶シリコンウエハに形成する凹部の口径は５０μｍをターゲットし、凹部の深さは６０μｍをターゲットとした。レーザ加工により形成した凹部の形状が、図５ＡのＳＥＭ写真に示される。
本実施例では、レーザーにより印字するデータマトリクスコードを１ｍｍ×１ｍｍの矩形領域内に配置した。ドット数（セル数）を１６×１６として印字した。データマトリクスを印字した位置は、図１Ａの００５または図１Ｂの０１０に示される。
レーザーでデータマトリクスを印字した単結晶シリコンウエハを、ウェットエッチングした。エッチャントは、アルカリ含有水溶液を用いて、それに単結晶シリコンウエハを浸漬して行った。
ウェットエッチング後の凹部の形状が、図６ＡのＳＥＭ写真に示される。図６Ａに示される凹部の内壁面の角度は、約５４〜５５°であった。
レーザー加工により形成した凹部からなるデータマトリクスコードを印字したウエハ１００枚と、これをウェットエッチングしてデータマトリクスコードを印字したウエハ１００枚について、それぞれ光学読み取り装置による読み取り率を測定した。
光学読み取り装置による読み取りにおいて、リング照明によってデータマトリクスコードを照射した。用いたリング照明の径は、２０ｍｍ〜５０ｍｍの幅のあるものとした。また、リング照明の設置距離は８５ｍｍとした。
データマトリクスコードを印字したウエハ１００枚のうちの任意の１枚を選択し、選択した１枚のウエハに印字されたデータマトリクスコードの読取りに適した照明条件の調整と、アルゴリズムの調整を行い、読み取りを行った。調整された条件にて、残りの９９枚のウエハに印字されたデータマトリクスコードの読み取りを行った。そして、１００枚のウエハのうちの何枚のウエハに印字されたデータマトリクスコードを読み取れるかを確認した。この確認を複数回繰り返して実施した。
その結果、レーザー加工のみで印字したデータマトリクスコードの読み取り率は３０％〜５０％であったのに対して、さらにウェットエッチングすることで印字したデータマトリクスコードの読み取り率は、９９％以上であった。
本発明のマーキングを有する半導体基板に付されたドットマーキングは、光学読み取り装置によって安定して読み取られる。しかも、本発明のマーキングを有する半導体基板に付されたドットマーキングは、極めて小さい領域内に付すことができる。そのため、本発明のマーキングを有する半導体基板によれば、半導体基板を有する太陽電池（例えばシリコン太陽電池）の製造工程管理が可能となる。
さらに、太陽電池の製造工程管理以外にも、様々な用途の半導体基板に情報を付与することができる。例えば、従来、文字情報を印字していた半導体工程の半導体ウエハの管理にも適用できる。
また、半導体基板（シリコンウエハ）にドットマーキングを狭ピッチでマトリクス状に形成することで、テクスチャ構造を規則正しく形成することが可能となる。レーザー加工により掘る深さをコントロールすることで、ウェットエッチング後に形成されるテクスチャのサイズをコントロールすることが可能である。
００１，００６ 単結晶シリコンウエハ
００５，０１０ ２次元コード印字
０１１,０１４ 凹部
０３１,０３３ レーザー加工時の凹部のバリ
０３４ レーザー加工時の凹部の側面における凸部
０４１,０４２ エッチング後の凹部の側面
０５０,０５５ 単結晶シリコンウエハ
０５１,０５６ 単結晶シリコン（１００）面
０５２,０５７ 単結晶シリコン（１１１）面
０５３ 単結晶シリコン（１００）面
０５４ 単結晶シリコン（２２１）面
０６２,０６３ 凹部の側面
０６４ 拡大図
０６５ 傾斜角度
０６６ ばらつき
Ｗ 凹部開口径
Ｈ 凹部深さ
ｗ 凹部の底面の径
Ｔ 半導体基板の厚み

Claims (12)

  1. 逆錐台状の凹部からなる複数のドットマーキングを有する半導体基板であって、
    前記複数のドットマーキングは、０．２５〜９ｍｍ２の矩形領域に配置された２次元コードを構成し、
    前記半導体基板の表面における前記凹部の口径Ｗは２０μｍ〜２００μｍであり、かつ前記凹部の底面の径ｗよりも大きいとともに、前記半導体基板の厚みよりも小さく、
    前記ドットマーキングの前記凹部の深さは、前記半導体基板の厚みよりも小さく、
    前記凹部の側面は、４つ以上の台形状の平坦なテーパ面を有し、前記テーパ面のテーパ角度が前記半導体基板表面に対して、４４〜６５°の範囲にある、半導体基板。
  2. 前記凹部の前記半導体基板表面での形状が、四角形であり、かつ
    前記凹部の底面の形状が、四角形ないし八角形である、請求項１に記載の半導体基板。
  3. 前記凹部の前記半導体基板表面での形状が、八角形であり、かつ
    前記凹部の底面の形状が、四角形ないし八角形である、請求項１に記載の半導体基板。
  4. 前記半導体基板は、前記複数のドットマーキングによって情報コードを表記されている、請求項１に記載の半導体基板。
  5. 前記半導体基板は、前記複数のドットマーキングによって文字情報を表記されている、請求項１に記載の半導体基板。
  6. 前記複数のドットマーキングは、前記半導体基板表面の周縁部に配置されている、請求項１に記載の半導体基板。
  7. 前記複数のドットマーキングは、１６×１６ドットパターンまたは１８×１８ドットパターンを構成する、請求項１に記載の半導体基板。
  8. 請求項１に記載の半導体基板の製造方法であって、
    半導体基板を準備する工程と、前記半導体基板の表面にレーザーを照射して複数の凹部を形成する工程とを含む、製造方法。
  9. 前記複数の凹部を形成された半導体基板をウェットエッチングする工程をさらに含む、請求項８に記載の製造方法。
  10. 前記半導体基板が、単結晶シリコンウエハである、請求項８に記載の製造方法。
  11. 前記半導体基板が、（１００）単結晶シリコンウエハである、請求項８に記載の製造方法。
  12. 請求項１に記載の半導体基板を含む太陽電池セルの製造方法であって、
    半導体基板を準備する工程と、前記半導体基板の表面にレーザーを照射して凹部からなる複数のドットマーキングを形成する工程と、前記凹部を形成された半導体基板をウェットエッチングする工程と、前記凹部を形成された基板に太陽電池セルとして必要な部材を設ける工程とを含み、
    前記太陽電池セルの製造方法に含まれる工程のいずれかの後に、複数の凹部からなるドットマーキングを読取ることを特徴とする製造方法。
JP2012541245A 2011-06-22 2012-06-22 ドットマーキングを有する半導体基板、およびその製造方法 Active JP5124058B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012541245A JP5124058B1 (ja) 2011-06-22 2012-06-22 ドットマーキングを有する半導体基板、およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011138359 2011-06-22
JP2011138359 2011-06-22
PCT/JP2012/004073 WO2012176473A1 (ja) 2011-06-22 2012-06-22 ドットマーキングを有する半導体基板、およびその製造方法
JP2012541245A JP5124058B1 (ja) 2011-06-22 2012-06-22 ドットマーキングを有する半導体基板、およびその製造方法

Publications (2)

Publication Number Publication Date
JP5124058B1 JP5124058B1 (ja) 2013-01-23
JPWO2012176473A1 true JPWO2012176473A1 (ja) 2015-02-23

Family

ID=47422327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012541245A Active JP5124058B1 (ja) 2011-06-22 2012-06-22 ドットマーキングを有する半導体基板、およびその製造方法

Country Status (5)

Country Link
US (1) US8860227B2 (ja)
EP (1) EP2560191A4 (ja)
JP (1) JP5124058B1 (ja)
CN (1) CN103477433A (ja)
WO (1) WO2012176473A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6098815B2 (ja) * 2013-06-19 2017-03-22 パナソニックＩｐマネジメント株式会社 マーキングを有する太陽電池セルおよびその製造方法
CN103792715B (zh) * 2014-01-27 2017-01-25 北京京东方显示技术有限公司 一种显示基板制造方法、系统及装置
CN103794135B (zh) * 2014-02-17 2016-01-20 立德高科(北京)数码科技有限责任公司 对由点阵与二维码形成的标识进行生成与识别的方法
US9269035B2 (en) * 2014-02-28 2016-02-23 Electro Scientific Industries, Inc. Modified two-dimensional codes, and laser systems and methods for producing such codes
KR20160038568A (ko) * 2014-09-30 2016-04-07 (주)포인트엔지니어링 복수의 곡면 캐비티를 포함하는 칩 기판
WO2018079257A1 (ja) 2016-10-26 2018-05-03 株式会社カネカ 光電変換素子
US11088189B2 (en) * 2017-11-14 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. High light absorption structure for semiconductor image sensor
CN108538757B (zh) * 2018-03-27 2020-12-01 韩华新能源（启东）有限公司 一种太阳能电池制程追溯方法
CN115117022A (zh) * 2022-03-03 2022-09-27 晶科能源(海宁)有限公司 光伏电池及其形成方法、光伏组件
JP2024075295A (ja) * 2022-11-22 2024-06-03 株式会社Sumco レーザーマーク付きシリコンウェーハ及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310674A (en) * 1982-05-10 1994-05-10 Bar-Ilan University Apertured cell carrier
US4847183A (en) * 1987-09-09 1989-07-11 Hewlett-Packard Company High contrast optical marking method for polished surfaces
JP3086507B2 (ja) 1991-10-02 2000-09-11 旭化成工業株式会社 熱可塑性合成樹脂成形品
JP2574984Y2 (ja) 1992-05-22 1998-06-18 シャープ株式会社 太陽電池セル
JPH05335197A (ja) 1992-05-27 1993-12-17 Oki Shisutetsuku Tokai:Kk 半導体結晶基板の位置合わせ方法と合わせマーク形状
JP3218414B2 (ja) 1992-07-15 2001-10-15 キヤノン株式会社 微小ティップ及びその製造方法、並びに該微小ティップを用いたプローブユニット及び情報処理装置
JP3576655B2 (ja) 1995-09-14 2004-10-13 キヤノン株式会社 微小探針の製造方法及びその製造用雌型基板、並びにその微小探針を有するプローブの製造方法
JPH0988061A (ja) 1995-09-27 1997-03-31 Mitsubishi Constr Co Ltd 杭の支持力強化工法及びその装置
JP3242632B2 (ja) * 1998-11-25 2001-12-25 株式会社小松製作所 レーザビームによる微小ドットマーク形態、そのマーキング方法
US6774340B1 (en) 1998-11-25 2004-08-10 Komatsu Limited Shape of microdot mark formed by laser beam and microdot marking method
WO2002003142A2 (en) * 2000-06-30 2002-01-10 President And Fellows Of Harvard College Electric microcontact printing method and apparatus
JP2002064214A (ja) 2000-08-17 2002-02-28 Honda Motor Co Ltd 太陽電池の集電用電極およびその製造方法
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
US7169578B2 (en) * 2001-07-27 2007-01-30 Surface Logix, Inc. Cell isolation and screening device and method of using same
JP2004047776A (ja) 2002-07-12 2004-02-12 Honda Motor Co Ltd 太陽電池セルおよびその製造方法
JP2004095814A (ja) 2002-08-30 2004-03-25 Matsushita Electric Ind Co Ltd 基板のマーキング方法とその装置
JP4261274B2 (ja) * 2003-07-30 2009-04-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 レーザマークがされた円板状部材のエッチング方法及びその装置
FR2859035B1 (fr) 2003-08-22 2005-11-18 Memscap Dispositif de marquage, article integrant un tel dispositif et appareil de detection de marquage
US20080014631A1 (en) * 2003-09-25 2008-01-17 Sachiko Kondo Microwell Array Chip and Its Manufacturing Method
JP4669270B2 (ja) * 2004-12-02 2011-04-13 富士通株式会社 Ｒｆｉｄタグおよびその製造方法
JP2006351620A (ja) 2005-06-13 2006-12-28 Toshiba Corp 半導体装置、半導体装置の製造方法および半導体装置の情報管理システム
JP2011023615A (ja) * 2009-07-17 2011-02-03 Panasonic Corp 識別マーク

Also Published As

Publication number Publication date
US8860227B2 (en) 2014-10-14
WO2012176473A1 (ja) 2012-12-27
US20130193560A1 (en) 2013-08-01
EP2560191A1 (en) 2013-02-20
JP5124058B1 (ja) 2013-01-23
EP2560191A4 (en) 2013-09-25
CN103477433A (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
JP5124058B1 (ja) ドットマーキングを有する半導体基板、およびその製造方法
JP5627855B2 (ja) 太陽電池マーキング方法および太陽電池
TWI531086B (zh) An optical substrate, a semiconductor light-emitting element, and a semiconductor light-emitting element
EP1733438B1 (en) Laser patterning of light emitting devices and patterned light emitting devices
CN104781941A (zh) 光学基板、半导体发光元件及其制造方法
US9589901B2 (en) Semiconductor wafers including indications of crystal orientation and methods of forming the same
JP2010258455A (ja) 周期構造を有するサファイア基板
JP2004047776A (ja) 太陽電池セルおよびその製造方法
CN107863423A (zh) Led倒装芯片蓝宝石出光面图形化的制作方法
TW201244158A (en) A method to fabrication an epitaxial substrate, a light emitting diode and the method to fabrication said light emitting diode
JP2000223382A (ja) レ―ザビ―ムによる微小ドットマ―ク形態、そのマ―キング方法
WO2019134444A1 (zh) 掩模板及制备方法、膜层制备方法和封装结构
CN113725197A (zh) 半导体结构及其形成方法
CN113814570A (zh) 一种硅片的激光打标方法及异质结电池的制造方法
WO2015016246A1 (ja) 半導体発光素子の製造方法、および半導体発光素子
JP2011023615A (ja) 識別マーク
CN103109374A (zh) 用于标记太阳能电池的方法以及太阳能电池
CN207624734U (zh) 掩模板和封装结构
KR101536767B1 (ko) 반도체 기판의 표면 상에 존재하는 결함의 선택적 커버링 방법
CN114420775A (zh) 一种太阳能电池片及其生产方法
US20170358538A1 (en) Semiconductor device and method for manufacturing the same
JP2011096935A (ja) エピタキシャルウエハ、エピタキシャルウエハの製造方法、発光素子ウエハ、発光素子ウエハの製造方法、及び発光素子
CN114284371A (zh) 一种硅片及其生产方法
CN212542450U (zh) 一种太阳能电池正面开槽结构及太阳能电池
WO2024111178A1 (ja) レーザーマーク付きシリコンウェーハ及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5124058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150