JPWO2012008103A1 - 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置 - Google Patents

結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置 Download PDF

Info

Publication number
JPWO2012008103A1
JPWO2012008103A1 JP2011544518A JP2011544518A JPWO2012008103A1 JP WO2012008103 A1 JPWO2012008103 A1 JP WO2012008103A1 JP 2011544518 A JP2011544518 A JP 2011544518A JP 2011544518 A JP2011544518 A JP 2011544518A JP WO2012008103 A1 JPWO2012008103 A1 JP WO2012008103A1
Authority
JP
Japan
Prior art keywords
laser
semiconductor film
crystalline semiconductor
pixel
intensity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011544518A
Other languages
English (en)
Other versions
JP5411292B2 (ja
Inventor
齋藤　徹
徹 齋藤
洋 吉岡
洋 吉岡
定吉 堀田
定吉 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Liquid Crystal Display Co Ltd
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Panasonic Liquid Crystal Display Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Panasonic Liquid Crystal Display Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011544518A priority Critical patent/JP5411292B2/ja
Publication of JPWO2012008103A1 publication Critical patent/JPWO2012008103A1/ja
Application granted granted Critical
Publication of JP5411292B2 publication Critical patent/JP5411292B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

基板の上方に金属層を形成する第１工程と、金属層をパターニングして複数の画素（２０）の各画素内にゲート電極を形成する第２工程と、ゲート電極上にゲート絶縁膜を形成する第３工程と、ゲート絶縁膜上に非晶質半導体膜を形成する第４工程と、レーザ光を照射して非晶質半導体膜を結晶化する第５工程と、を含み、レーザ光のレーザ照射幅は、画素（２０）の幅のｎ倍（ｎは２以上の整数）に対応し、レーザ光のレーザ照射幅の一方の端部におけるレーザエネルギーの強度は他方の端部におけるレーザエネルギーの強度より高く、第５工程において、レーザ光のレーザエネルギーの強度は、ｎ画素ごとに、レーザ光のレーザ照射幅の一方の端部と他方の端部とが反転するように構成される。

Description

本発明は、結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置に関する。
液晶表示装置又は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等のアクティブマトリクス駆動型の表示装置では、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる薄膜トランジスタが用いられている。
薄膜トランジスタにおいて、チャネル層となるシリコン等からなる半導体層は、一般的に、非晶質（アモルファス）半導体膜又は結晶性半導体膜で形成されるが、チャネル層となる半導体層としては、非晶質半導体膜に比べて高い移動度を有する結晶性半導体膜で形成されることが好ましい。一般的に、結晶性半導体膜は、非晶質半導体膜を形成した後に、当該非晶質半導体膜を結晶化することにより形成される。
非晶質半導体膜を結晶化して結晶性半導体膜を形成する方法としては、エキシマレーザ結晶化（ＥＬＡ）法等のレーザアニール法がある。
従来のレーザアニール方法として、例えば、特許文献１及び特許文献２に開示されるものがある。
特許文献１に開示されたレーザ光照射方法は、半導体基板とエキシマレーザ光とを相対的に回転させるものである。これにより、レーザ光のエネルギー密度分布にむらがあっても、上記回転によりそのむらが打ち消されて、レーザ光照射面内のエネルギー分布を均一にすることができる。
また、特許文献２に開示されたレーザアニール方法は、レーザビームの位置をショット毎にビームスキャン方向に揺動させるものである。これにより、基板上に照射されたレーザ光の光強度分布を偏ることなく平均化することができる。
特開平４−１７１７１７号公報 特開平１１−１２５８３９号公報
上記の特許文献１、２に開示されたレーザアニール方法を用いて非晶質半導体膜を結晶化すると、非晶質半導体膜に照射されたレーザ光のエネルギー分布は均一化されているので、均一に結晶化された結晶性半導体膜を得ることができると考えられる。
しかしながら、特許文献１、２のレーザアニール方法を用いたとしても、高画質等の高い表示性能が求められる上記表示装置においては、十分な均一性を有する結晶性半導体膜を得ることができないという問題がある。特に、上記表示装置は、画素ごとに複数のＴＦＴが設けられたＴＦＴアレイ基板を備えるが、従来のレーザアニール方法では、画素同士における僅かなＴＦＴ特性のばらつきを解消することができない。これにより、より高い表示性能の表示装置を実現することができないという問題がある。
また、従来のレーザアニール方法として、例えば、図１５〜図１７に示すような方法も用いられている。図１５は、従来のレーザアニール方法におけるレーザ光の長軸プロファイル及び短軸プロファイルを示す図である。
図１５に示すレーザ光の光強度分布は、長軸においては、トップフラット型のレーザエネルギー強度を有し、短軸においては、ガウシアン型のレーザエネルギー強度を有する。
図１６Ａ及び図１６Ｂは、従来のレーザアニール方法におけるレーザビームのスキャン方法を示す図である。
図１６Ａ及び図１６Ｂに示すように、従来のレーザアニール方法は、複数の画素２０がマトリクス状に配置されるＴＦＴアレイ基板２００において、当該ＴＦＴアレイ基板に形成された非晶質半導体膜に対して、図１５に示す光強度分布を有するレーザ光を、複数行の画素を一ブロックとするブロック単位でレーザ照射を繰り返すものである。例えば、図１６Ａに示すように、２行（２ライン）を一組として上から順に、第１スキャン、第２スキャン、第ｋ−１スキャン及び第ｋスキャンとして、ビームスキャンを行う。
このとき、図１５に示す光強度分布を有するレーザ光によって、図１７に示すようにしてレーザビームのスキャンを繰り返す。すなわち、画素の列方向とレーザ光の光強度分布の長軸方向とが一致するようにして、ＴＦＴアレイ基板上の非晶質半導体膜に対してレーザ照射を行うことにより、当該非晶質半導体膜を結晶化する。なお、図１７においては、各画素２０に２つのＴＦＴが図示され、それぞれソース電極及びドレイン電極も図示されているが、これは画素におけるＴＦＴの位置が分かるように図示したものであり、上記レーザアニールを行う際には、ソース電極及びドレイン電極は形成されておらず、また、チャネル層もパターニングされていない。
従来はこのようにして非晶質半導体膜を結晶化するが、しかしながら、図１７に示すレーザアニール方法では、図１５に示すように、レーザ光の長軸における光強度分布のトップ部分は、レーザエネルギー強度が均一ではない。これにより、非晶質半導体膜にレーザ照射したときに、レーザ照射幅の一方の端部におけるレーザエネルギーの強度は、レーザ照射幅の他方の端部におけるレーザエネルギーの強度よりも高くなる。
従って、一のブロックに含まれる最終ラインの画素に対して照射されるレーザエネルギー強度と、当該一のブロックの次のブロックに含まれる先頭ラインの画素に対して照射されるレーザエネルギー強度とが異なることになる。これにより、一のブロックにおける最終ラインの画素と次のブロックにおける先頭ラインの画素とでは、レーザエネルギー強度が、図１７に示すように極端な差を有して変化することになる。つまり、非晶質半導体膜全体に照射されるレーザ光のエネルギー強度分布を画素の列方向に見たときに、当該エネルギー強度は不連続な状態になっている。
この結果、レーザ照射によって形成された結晶性半導体膜においては、一のブロックに含まれる最終ラインの画素に対応するゲート電極上で形成される結晶性半導体膜と、当該一のブロックの次のブロックに含まれる先頭ラインの画素に対応するゲート電極上で形成される結晶性半導体膜とでは、結晶粒径が異なってしまうことになる。この結晶粒径の変化は、一のブロックと当該一のブロックの次のブロックとの境界において、ＴＦＴ特性の変化として表れてしまい、表示装置全体として見た場合に、上記ブロック単位（ブロックの境界）で、表示画像に縞やスジとなって現れるという問題がある。
なお、図１５に示す長軸における光強度分布のトップ部分がフラットになるように、すなわち、トップ部分の両端部における上記レーザエネルギー強度の差をなくそうとしても、実際には僅かといえども差が生じてしまう。
このように、従来のレーザアニール方法では、画素同士におけるＴＦＴ特性のばらつきを解消することができないという問題がある。
本発明は、上記の問題点を鑑みてなされたものであり、ＴＦＴ特性のばらつきを抑制することができる結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置を提供することを目的とする。
上記問題を解決するために、本発明に係る結晶性半導体膜の製造方法の一態様は、基板の上方に金属層を形成する第１工程と、前記金属層をパターニングして、マトリクス状に配置される複数の画素の各画素内に少なくとも１つのゲート電極が含まれるように、複数のゲート電極を形成する第２工程と、前記複数のゲート電極上にゲート絶縁膜を形成する第３工程と、前記ゲート絶縁膜上に非晶質半導体膜を形成する第４工程と、所定のレーザを走査することにより前記非晶質半導体膜に対して前記所定のレーザを照射し、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する第５工程と、を含み、前記所定のレーザを走査するときのレーザ照射幅は、前記画素の幅のｎ倍（ここで、ｎは２以上の整数）に対応し、前記レーザ照射幅の一方の端部におけるレーザエネルギーの強度は、前記レーザ照射幅の他方の端部におけるレーザエネルギーの強度より高く、前記第５工程において、前記所定のレーザのレーザエネルギーの強度は、ｎ画素ごとに、前記レーザ照射幅の一方の端部におけるレーザエネルギーの強度と、前記レーザ照射幅の他方の端部におけるレーザエネルギーの強度とが反転するように構成される。
本発明に係る結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置によれば、ＴＦＴ特性のばらつきを抑制することができる結晶性半導体膜を得ることができる。
図１は、本発明の実施形態１に係る結晶性半導体膜を有する薄膜トランジスタ装置が形成される薄膜トランジスタアレイ基板の平面図である。 図２は、図１のＴＦＴアレイ基板における画素の構成を示す平面図である。 図３は、本発明の実施形態１に係る薄膜トランジスタ装置の構造を示す断面図である。 図４は、本発明の実施形態１に係る結晶性半導体膜の製造方法のフローチャートである。 図５は、本発明の実施形態１に係る結晶性半導体膜の製造方法における各工程を模式的に示した断面図である。 図６Ａは、本発明の実施形態１に係るレーザアニール方法におけるレーザビームのスキャン方法を示す図である。 図６Ｂは、本発明の実施形態１に係るレーザアニール方法におけるレーザビームのスキャン方法を示す図である。 図７は、本発明の実施形態１に係るレーザアニール方法のビームスキャンにおいて、レーザ光の光強度分布と画素との関係を詳細に示す図である。 図８Ａは、本発明の実施形態１に係る結晶性半導体膜の製造方法におけるレーザエネルギー強度とＴＦＴのキャリア移動度との関係を示す図である。 図８Ｂは、本発明の実施形態１に係る結晶性半導体膜の製造方法におけるレーザエネルギー強度と有機ＥＬ表示装置の発光輝度との関係を示す図である。 図９Ａは、本発明の実施形態１におけるレーザスキャンにおいて、表示パネルにおける画素数及びパネル寸法とレーザビーム幅との関係を説明するための図である。 図９Ｂは、表示パネルにおける解像度と画素数との関係、表示パネルにおけるパネルサイズと長辺寸法又は短辺寸法との関係、及び、レーザ方式と最大レーザビーム幅との関係を説明するための図である。 図１０は、本発明の実施形態１に係る結晶性半導体膜の製造装置を模式的に表したブロック図である。 図１１は、本発明の実施形態１に係る結晶性半導体膜の製造装置におけるレーザ反転部の構成を模式的に示した図である。 図１２は、本発明の実施形態１の変形例１に係る結晶性半導体膜の製造装置を模式的に表したブロック図である。 図１３Ａは、本発明の実施形態１の変形例２に係る結晶性半導体膜の製造方法におけるレーザ光の長軸プロファイルを示す図である。 図１３Ｂは、本発明の実施形態１の変形例２に係る結晶性半導体膜の製造方法におけるレーザ照射のビームスキャン方法を示す図である。 図１４は、本発明の実施形態２に係るレーザアニール方法のビームスキャンにおいて、レーザ光の光強度分布と画素との関係を詳細に示す図である。 図１５は、従来のレーザアニール方法におけるレーザ光の長軸プロファイル及び短軸プロファイルを示す図である。 図１６Ａは、従来のレーザアニール方法におけるビームスキャン方法を示す図である。 図１６Ｂは、従来のレーザアニール方法におけるビームスキャン方法を示す図である。 図１７は、従来のレーザアニール方法のビームスキャンにおいて、レーザ光の光強度分布と画素との関係を詳細に示す図である。
本発明に係る結晶性半導体膜の製造方法の一態様は、基板の上方に金属層を形成する第１工程と、前記金属層をパターニングして、マトリクス状に配置される複数の画素の各画素内に少なくとも１つのゲート電極が含まれるように、複数のゲート電極を形成する第２工程と、前記複数のゲート電極上にゲート絶縁膜を形成する第３工程と、前記ゲート絶縁膜上に非晶質半導体膜を形成する第４工程と、所定のレーザを走査することにより前記非晶質半導体膜に対して前記所定のレーザを照射し、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する第５工程と、を含み、前記所定のレーザを走査するときのレーザ照射幅は、前記画素の幅のｎ倍（ここで、ｎは２以上の整数）に対応し、前記レーザ照射幅の一方の端部におけるレーザエネルギーの強度は、前記レーザ照射幅の他方の端部におけるレーザエネルギーの強度より高く、前記第５工程において、前記所定のレーザのレーザエネルギーの強度は、ｎ画素ごとに、前記レーザ照射幅の一方の端部におけるレーザエネルギーの強度と、前記レーザ照射幅の他方の端部におけるレーザエネルギーの強度とが反転するように構成される。
本態様によれば、非晶質半導体膜を結晶化して結晶性半導体膜を形成する際、レーザ光のレーザ照射幅を画素のｎ倍に対応させて、ｎ画素を一ブロックとして、一ブロックごとに（ｎ画素ごとに）レーザ照射を行う。このとき、レーザ光のレーザエネルギー強度を、一ブロックごとに（ｎ画素ごとに）、レーザ照射幅の一方の端部におけるレーザエネルギー強度とレーザ照射幅の他方の端部におけるレーザエネルギー強度とが反転するようにしてレーザ照射を行う。
これにより、一のブロックに含まれる最終ラインの画素に対して照射されるレーザエネルギー強度と、当該一のブロックの次のブロックに含まれる先頭ラインの画素に対して照射されるレーザエネルギー強度とを同じにすることができる。
この結果、一のブロックに含まれる最終ラインの画素に含まれるゲート電極上に形成される結晶性半導体膜と、一のブロックの次のブロックに含まれる先頭ラインの画素に含まれるゲート電極上に形成される結晶性半導体膜とは、ほぼ同等のレーザエネルギー強度によってレーザ照射されて形成されることになる。
従って、上記一のブロックの最終ラインにおける結晶性半導体膜の結晶粒径と、上記次のブロックの先頭ラインにおける結晶性半導体膜の結晶粒径とをほぼ同じにすることができる。よって、基板全体におけるＴＦＴ特性のばらつきを抑制することができる。
また、本発明に係る結晶性半導体膜の製造方法の別の一態様は、基板の上方に金属層を形成する第１工程と、前記金属層をパターニングして、マトリクス状に配置される複数の画素の各画素内に少なくとも１つのゲート電極が含まれるように、複数のゲート電極を形成する第２工程と、前記複数のゲート電極上にゲート絶縁膜を形成する第３工程と、前記ゲート絶縁膜上に非晶質半導体膜を形成する第４工程と、所定のレーザを走査することにより前記非晶質半導体膜に対して前記所定のレーザを照射し、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する第５工程と、を含み、前記所定のレーザを走査するときのレーザ照射幅は、前記画素の幅のｎ倍（ここで、ｎは２以上の整数）に対応し、前記レーザ照射幅の一方の端部におけるレーザエネルギーの強度は、前記レーザ照射幅の他方の端部におけるレーザエネルギーの強度より高く、前記複数の画素の各画素に含まれる少なくとも１つのゲート電極は、前記各画素内において、前記所定のレーザの走査方向に沿った仮想の画素中心線から前記各画素のいずれかの端部側に寄った位置に設けられており、前記各画素に含まれる少なくとも１つのゲート電極は、前記所定のレーザのレーザ照射幅ごとに、前記各画素の異なる側の端部側に寄った位置に設けられており、前記第５工程において、前記所定のレーザのレーザエネルギーの強度は、ｎ画素ごとに、前記レーザ照射幅の一方の端部におけるレーザエネルギーの強度と前記レーザ照射幅の他方の端部におけるレーザエネルギーの強度とが反転するように構成される。
本態様によれば、レーザ光のレーザ照射幅の最終ラインの画素に含まれるゲート電極と、レーザ光の次のレーザ照射幅の先頭ラインの画素に含まれるゲート電極とは、レーザ光のレーザ照射幅の境界位置から等距離をあけた位置に配置される。このような画素レイアウトとすることにより、画素全域におけるゲート電極上の非晶質半導体膜に対してほぼ同等のレーザエネルギー強度でレーザ照射を行うことができるので、面内均一性が高い結晶粒径を有する結晶性半導体膜を形成することができる。
さらに、本発明に係る結晶性半導体膜の製造方法の一態様又は別の一態様において、前記第５工程において、前記非晶質半導体膜に対してレーザ照射するときに所定のレーザの走査速度は、前記非晶質半導体膜の形成領域において一定であることが好ましい。
これにより、非晶質半導体膜に照射されるレーザ光の単位時間当たりのレーザエネルギー強度を一定とすることができ、レーザ照射による非晶質半導体膜の温度上昇を一定とすることができる。従って、基板全体における結晶性半導体膜の結晶粒径をさらに均一にすることができ、基板全体におけるＴＦＴ特性のばらつきをさらに抑制することができる。
また、本発明に係る結晶性半導体膜の製造装置の一態様は、非晶質半導体膜形成用の基板を保持するための基板保持部と、前記基板に形成された非晶質半導体膜を結晶化させるための所定のレーザを発振させるレーザ発振部と、前記レーザ発振部から発振させた前記所定のレーザを、前記非晶質半導体膜の所定の領域に所定のレーザ照射幅で照射させるための光学系部と、前記基板に対して前記所定のレーザが相対的に走査するように、前記基板保持部又は前記光学系部の位置を制御するための走査制御部と、前記所定のレーザのレーザエネルギーの強度を反転させるためのレーザ反転制御部と、を備え、前記所定のレーザのレーザ照射幅は、前記画素の幅のｎ倍（ここで、ｎは２以上の整数）に対応し、前記所定のレーザのレーザ照射幅の一方の端部におけるレーザエネルギーの強度は、前記所定のレーザのレーザ照射幅の他方の端部におけるレーザエネルギーの強度より高く、前記レーザ反転制御部は、ｎ画素ごとに、前記所定のレーザのレーザ照射幅の一方の端部におけるレーザエネルギーの強度と前記所定のレーザのレーザ照射幅の他方の端部におけるレーザエネルギーの強度とを反転制御するものである。
本態様によれば、ｎ画素ごとに、レーザ照射幅の一方の端部におけるレーザエネルギー強度とレーザ照射幅の他方の端部におけるレーザエネルギー強度とを反転させることができる。
これにより、上記の結晶性半導体膜の製造方法における結晶性半導体膜形成工程において、一のブロックに含まれる最終ラインの画素に対して照射されるレーザエネルギー強度と、当該一のブロックの次のブロックに含まれる先頭ラインの画素に対して照射されるレーザエネルギー強度とを同じにすることができる。
さらに、本発明に係る結晶性半導体膜の製造装置の一態様において、前記光学系部は、前記所定のレーザを正転出力又は反転出力させるためのレーザ反転部を備え、前記レーザ反転制御部によって前記レーザ反転部を制御することにより、前記反転制御を行うことが好ましい。
本態様によれば、レーザ反転部によってレーザの光強度分布を正転出力又は反転出力させることができる。これにより、ｎ画素ごとに、レーザの光強度分布を反転制御して非晶質半導体膜に対するレーザ照射を行うことができる。
さらに、本発明に係る結晶性半導体膜の製造装置の一態様において、前記基板保持部を回転することができる回転機構部を備え、前記レーザ反転制御部によって前記回転機構部を制御することにより、前記反転制御を行うことが好ましい。
本態様によれば、回転機構部によって基板保持部を回転させることができる。これにより、非晶質半導体膜が形成された基板を回転させることができる。従って、ｎ画素ごとに基板を半回転させることにより、非晶質半導体膜に対するレーザの光強度分布を反転制御することができる。
（実施形態１）
以下、本発明の実施形態１に係る結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置について、図面を参照しながら説明する。なお、各実施形態における各図は、説明のための模式図であり、必ずしも厳密に表したものではない。
（薄膜トランジスタアレイ装置の構成）
まず、本発明の実施形態１に係る結晶性半導体膜を有する薄膜トランジスタ装置について、図面を参照しながら説明する。
図１は、本発明の実施形態１に係る結晶性半導体膜を有する薄膜トランジスタ装置が形成される薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）の平面図である。また、図２は、図１のＴＦＴアレイ基板における画素の構成を示す平面図である。
図１に示すように、ＴＦＴアレイ基板２００は、アクティブマトリクス基板であって、マトリクス状に配置された複数の画素２０で構成される表示部２２０を備える。なお、図１においては、２つの表示部２２０が形成されたＴＦＴアレイ基板２００を示しており、このＴＦＴアレイ基板２００を切断することによって、２つのＴＦＴアレイ基板を得ることができる。また、図１においては、画素２０は表示部２２０の４隅の一部にしか図示されておらず、実際には、画素２０は表示部２２０内にマトリクス状に配列されている。
画素２０は、図２に示すように、ソース配線２１、電源配線２２及びゲート配線２３によって区画されており、１つの画素２０（単位画素）には、駆動用ＴＦＴ１０とスイッチ用ＴＦＴ１１とが形成されている。
本実施形態において、駆動用ＴＦＴ１０は、有機ＥＬ素子（不図示）を駆動するための駆動トランジスタであり、スイッチ用ＴＦＴ１１は、映像信号を画素２０に供給することを選択するためのスイッチイングトランジスタである。
また、駆動用ＴＦＴ１０において、ドレイン電極は、コンタクト２４を介して電源配線２２と電気的に接続されており、ゲート電極は、コンタクト２５を介してスイッチ用ＴＦＴ１１のドレイン電極と電気的に接続されている。なお、図示しないが、駆動用ＴＦＴ１０のソース電極は、有機ＥＬ素子の下部電極に電気的に接続される。
また、スイッチ用ＴＦＴ１１において、ソース電極は、コンタクト２６を介してソース配線２１と電気的に接続され、ゲート電極は、コンタクト２７を介してゲート配線２３と電気的に接続される。スイッチ用ＴＦＴ１１のドレイン電極は、駆動用ＴＦＴ１０のゲート電極と電気的に接続される。なお、駆動用ＴＦＴ１０のゲート電極と電源配線２２とは、基板垂直方向において絶縁膜を介して重なるように構成されており、コンデンサ（不図示）を形成している。
この構成において、ゲート配線２３にゲート信号が入力され、スイッチ用ＴＦＴ１１をオン状態にすると、ソース配線２１を介して供給された信号電圧が上記コンデンサに書き込まれる。そして、コンデンサに書き込まれた保持電圧は、１フレーム期間を通じて保持される。この保持電圧により、駆動用ＴＦＴ１０のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が、有機ＥＬ素子のアノードからカソードへと流れる。これにより、有機ＥＬ素子が発光し、画像として表示される。
次に、本発明の実施形態１に係る結晶性半導体膜を有する薄膜トランジスタ装置の構造について、図３を用いて説明する。図３は、本発明の実施形態１に係る薄膜トランジスタ装置の構造を示す断面図である。なお、図３では、本発明の実施形態１に係る薄膜トランジスタ装置として駆動用ＴＦＴ１０の構成を示したが、スイッチ用ＴＦＴ１１も同じ構成である。
図３に示すように、本発明の実施形態１に係る薄膜トランジスタ装置（駆動用ＴＦＴ１０）は、ボトムゲート型の薄膜トランジスタ装置であって、基板１上に順次形成された、アンダーコート層２、第１ゲート電極３、ゲート絶縁膜４、結晶性半導体膜５、非晶質半導体膜６、一対のコンタクト層７、ソース電極８及びドレイン電極９を備える。
基板１は、例えば、石英ガラス等のガラス材料によって構成されている。
アンダーコート層２は、基板１の中に含まれる不純物が上層の半導体膜に侵入することを防止するために基板１上に形成され、例えば、シリコン窒化膜（ＳｉＮ）等の窒化膜で構成されている。
ゲート電極３は、アンダーコート層２上に形成され、例えば、モリブデンタングステン（ＭｏＷ）等で構成されている。
ゲート絶縁膜４は、ゲート電極３を覆うようにして形成され、例えば、二酸化シリコン（ＳｉＯ2）又は窒化シリコン（ＳｉＮ）等で構成されている。
結晶性半導体膜５は、ゲート絶縁膜４上に形成されており、非晶質半導体膜を結晶化することにより形成される。結晶性半導体膜５の結晶には、平均結晶粒径が１０ｎｍ〜１００ｎｍのマイクロクリスタルと呼ばれる微結晶、あるいは、平均結晶粒径が１００ｎｍ以上の多結晶を含む。本実施形態において、結晶性半導体膜５は、アモルファスシリコン膜を結晶化することにより形成され、平均結晶粒径が４０ｎｍ〜６０ｎｍの微結晶構造を有する。なお、結晶化の方法については後述する。また、結晶性半導体膜５は、非結晶性構造と結晶構造との混晶であっても構わない。
非晶質半導体膜６は、結晶性半導体膜５上に形成されており、例えば、アモルファスシリコン膜（非晶質シリコン膜）等で構成されている。
一対のコンタクト層７は、非晶質半導体膜６上に形成され、不純物を高濃度に含む非晶質半導体膜で構成されている。本実施形態において、コンタクト層７は、アモルファスシリコン膜に不純物としてリン（Ｐ）をドーピングしたｎ型半導体層であって、１×１０19（ａｔｍ／ｃｍ3）以上の高濃度の不純物を含む。
ソース電極８及び第１ドレイン電極９は、一対のコンタクト層７のそれぞれの上に形成されている。ソース電極８及びドレイン電極９は、それぞれ導電性材料及び合金等の単層構造又は多層構造であり、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）及びクロム（Ｃｒ）等の材料で構成される。
（結晶性半導体膜の製造方法）
次に、本発明の実施形態１に係る結晶性半導体膜の製造方法について、図面を参照しながら説明する。
図４は、本発明の実施形態１に係る結晶性半導体膜の製造方法のフローチャートである。
図４に示すように、本発明の実施形態１に係る結晶性半導体膜の製造方法は、第１工程である金属層形成工程（Ｓ１０）と、第２工程であるゲート電極形成工程（Ｓ２０）と、第３工程であるゲート絶縁膜形成工程（Ｓ３０）と、第４工程である非晶質半導体膜形成工程（Ｓ４０）と、第５工程である結晶性半導体膜工程（Ｓ５０）とを含む。
次に、本発明の実施形態１に係る結晶性半導体膜の具体的な製造方法について、図５を用いて詳細に説明する。図５は、本発明の実施形態１に係る結晶性半導体膜の製造方法における各工程を模式的に示した断面図である。なお、図５は、薄膜トランジスタ装置を製造する場合の工程断面図である。
まず、図５（ａ）に示すように、石英ガラス等のガラス材料によって構成された基板１を準備する。
その後、基板１上に、シリコン窒化膜等の絶縁膜からなるアンダーコート層２をプラズマＣＶＤ等によって形成する。
次に、純水等で洗浄した後に、図５（ｂ）に示すように、アンダーコート層２上にゲート金属層３Ｍを５０ｎｍ程度の膜厚で成膜する（Ｓ１０）。本実施形態では、モリブデンタングステン（ＭｏＷ）からなるゲート金属層３Ｍをスパッタによって成膜した。
次に、ゲート金属層３Ｍに対してフォトリソグラフィ及びウェットエッチングを施すことにより、ゲート金属層３Ｍをパターニングして、図５（ｃ）に示すように、所定形状のゲート電極３を形成する（Ｓ２０）。このとき、マトリクス状に配置される複数の画素の各画素内に少なくとも１つのゲート電極が含まれるようにして、基板１上に複数のゲート電極を形成する。
次に、図５（ｄ）に示すように、複数のゲート電極３を覆うようにして、ゲート電極３上に、二酸化シリコンからなるゲート絶縁膜４を１００ｎｍ程度の膜厚で成膜する（Ｓ３０）。なお、ゲート絶縁膜４は、プラズマＣＶＤ等によって成膜することができる。
次に、図５（ｅ）に示すように、ゲート絶縁膜４上に、アモルファスシリコン膜からなる非晶質半導体膜５ａを５０ｎｍ程度の膜厚で成膜する（Ｓ４０）。なお、非晶質半導体膜５ａも、プラズマＣＶＤ等によって成膜することができる。
その後、非晶質半導体膜５ａを結晶化する前の前準備として、脱水素処理を行う。具体的には、例えば４００℃〜５００℃で３０分間のアニールを行う。
次に、図５（ｆ）に示すように、所定のレーザ光を非晶質半導体膜５ａに照射して、非晶質半導体膜５ａを結晶化して結晶性半導体膜を形成する（Ｓ５０）。
ここで、本実施形態における非晶質半導体膜の結晶化について、図６Ａ、図６Ｂ及び図７を用いて詳述する。図６Ａ及び図６Ｂは、本実施形態に係る非晶質半導体の結晶化方法（レーザアニール方法）におけるビームスキャン方法を示す図である。図７は、本実施形態に係るレーザアニール方法のビームスキャンにおいて、レーザ光の光強度分布と画素との関係を詳細に示す図である。
本実施形態に係るレーザ光は、従来と同様に、図１５に示す光強度分布を有するレーザ光を用いることができる。すなわち、本実施形態におけるレーザ光は、長軸においては、トップフラット型のレーザエネルギー強度を有する光強度分布であって、短軸においては、ガウシアン型のレーザエネルギー強度を有する光強度分布である。
本実施形態に係るレーザアニール方法は、図６Ａ及び図６Ｂに示すように、複数の画素２０がマトリクス状に配置されるＴＦＴアレイ基板２００に形成された非晶質半導体膜に対して、上記の光強度分布を有するレーザ光によってレーザ照射する。
このとき、レーザ照射は、画素の列方向とレーザ光の光強度分布の長軸方向とが一致するようにして行う。また、複数行の画素２０を１つのブロックとするブロック単位で繰り返して行われ、１つのブロックにおけるレーザ光のレーザ照射幅が画素２０の幅（列方向の長さ）のｎ倍（ここで、ｎは２以上の整数）となるようにしてレーザ照射を行う。本実施形態では、図６Ａ及び図７に示すように、２行（２ライン）を一組として一のブロックを構成している。なお、レーザ照射幅とは、レーザ光が非晶質半導体膜に照射されるときのレーザ光の長軸方向（画素の列方向）の長さである。
また、レーザ光の光強度分布のトップ部分において、一方の端部のレーザエネルギー強度は、他方の端部におけるレーザエネルギー強度よりも高くなっている。
そして、本実施形態では、レーザ光のレーザエネルギーの強度が、ｎ画素ごとに（一ブロックごとに）、レーザ照射幅の一方の端部におけるレーザエネルギー強度と、レーザ照射幅の他方の端部におけるレーザエネルギー強度とが反転するように構成される。すなわち、一ブロックごとにレーザ光の光強度分布が反転するようにして構成されている。
従って、一ブロックごとに、上から順に、第１スキャン、第２スキャン、第２ｋ−１スキャン及び第２ｋスキャンとしてレーザビームのスキャンを行うときに、第１スキャン、第３スキャン、第２ｋ−１スキャンにおける奇数番目のブロックに対しては、反転させない光強度分布（正転の光強度分布）によってレーザ照射を行い、第２スキャン、第４スキャン、第２ｋスキャンにおける偶数番目のブロックに対しては、反転させた光強度分布によってレーザ照射を行う。
なお、図７において、各画素２０には駆動用ＴＦＴ１０及びスイッチ用ＴＦＴ１１の２つのＴＦＴが図示されているが、上記レーザ照射を行う際には、駆動用ＴＦＴ１０及びスイッチ用ＴＦＴ１１のソース電極及びドレイン電極は形成されておらず、最上面には非晶質半導体膜が形成された状態である。
以上のとおり、本実施形態では、レーザ光の光強度分布を一ブロックごとに反転させながら、レーザ光（レーザビーム）のスキャン（走査）を順次行う。
これにより、図５（ｆ）に示すように、非晶質半導体膜５ａを結晶化させて多結晶構造を含む結晶性半導体膜５ｐを形成することができる。その後、ＳｉＨ4／Ｈ2の水素プラズマ処理による水素プラズマ処理を行って、結晶性半導体膜５ｐの水素終端化処理を行う。
次に、図５（ｇ）に示すように、結晶性半導体膜５ｐ上に、非晶質半導体膜６ａを１００ｎｍ程度の膜厚で成膜する。具体的には、プラズマＣＶＤ法により、アモルファスシリコン膜からなる非晶質半導体膜６ａを成膜する。
次に、図５（ｈ）に示すように、フォトリソグラフィ及びウェットエッチングを施すことにより、積層された結晶性半導体膜５ｐ及び非晶質半導体膜６ａを選択的にパターニングにすることにより、結晶性半導体膜５ｐ及び非晶質半導体膜６ａを島状に形成する。これにより、結晶性半導体膜５と非晶質半導体膜６とが積層されたチャネル部を形成することができる。
次に、図５（ｉ）に示すように、プラズマＣＶＤ等によってアモルファスシリコン膜からなる非晶質半導体膜を成膜し、当該非晶質半導体膜に不純物をドーピングして、コンタクト層７となる不純物ドープの非晶質半導体膜７ａを形成する。不純物としては、例えば、リン等の５価元素を用いることができる。また、不純物濃度が高濃度となるようにドーピングする。
次に、図５（ｊ）に示すように、不純物ドープの非晶質半導体膜７ａに対してフォトリソグラフィ及びウェットエッチングを施すことにより、不純物ドープの非晶質半導体膜７ａが非晶質半導体膜６の上面及び側面と結晶性半導体膜５の側面とを覆うようにして、不純物ドープの非晶質半導体膜７ａをパターニングする。
次に、図５（ｋ）に示すように、不純物ドープの非晶質半導体膜７ａ上に、ソースドレイン金属層８Ｍを成膜する。ソースドレイン金属層８Ｍの材料は、ソース電極８及びドレイン電極９を構成する材料である。本実施形態では、ＭｏＷ／Ａｌ／ＭｏＷの三層構造のソースドレイン金属層８Ｍをスパッタ法によって成膜した。
次に、図５（ｌ）に示すように、ソースドレイン金属層８Ｍに対してフォトリソグラフィ及びウェットエッチングを施すことによりソースドレイン金属層８Ｍをパターニングして、ソース電極８及びドレイン電極９を形成する。
その後、ソースドレイン金属層８Ｍをパターニングするときのレジスト（図示）を残したまま、ドライエッチングを施すことにより、図５（ｍ）に示すように、露出した不純物ドープの非晶質半導体膜７ａをエッチングするとともに、非晶質半導体膜６の上層一部をエッチングする。これにより、不純物ドープの非晶質半導体膜７ａを分離することにより、ｎ+層である一対のコンタクト層７を形成することができる。また、非晶質半導体膜７ａの上層をエッチングすることにより、所望の膜厚のチャネル部を形成することができる。
これにより、本発明の実施形態１に係る薄膜トランジスタ装置を製造することができる。
以上、本発明の実施形態１に係る結晶性半導体膜の製造方法によれば、非晶質半導体膜を結晶化して結晶性半導体膜を形成する際、レーザ光のレーザ照射幅を画素のｎ倍に対応させて、ｎ画素を一ブロックとして、一ブロックごとに（ｎ画素ごとに）レーザ照射を行う。このとき、レーザ光のレーザエネルギー強度を、一ブロックごとに（ｎ画素ごとに）、レーザ照射幅の一方の端部におけるレーザエネルギー強度とレーザ照射幅の他方の端部におけるレーザエネルギー強度とが反転するようにしてレーザ照射を行う。
これにより、図７に示すように、一のブロックに含まれる最終ラインの画素に対して照射されるレーザエネルギー強度と、当該一のブロックの次のブロックに含まれる先頭ラインの画素に対して照射されるレーザエネルギー強度とを同じにすることができる。
この結果、一のブロックに含まれる最終ラインの画素に含まれるゲート電極上に形成される結晶性半導体膜と、一のブロックの次のブロックに含まれる先頭ラインの画素に含まれるゲート電極上に形成される結晶性半導体膜とは、ほぼ同等のレーザエネルギー強度によってレーザ照射されて形成されることになる。
従って、上記一のブロックの最終ラインにおける結晶性半導体膜の結晶粒径と、上記次のブロックの先頭ラインにおける結晶性半導体膜の結晶粒径とをほぼ同じにすることができる。
これにより、非晶質半導体膜全体に照射されるレーザ光のエネルギー強度分布を画素の列方向に見たときに、当該エネルギー強度は連続的に滑らかになる。よって、基板全体におけるＴＦＴ特性のばらつきを抑制することができる。
このように、本実施形態では、レーザ光のレーザ照射幅の境界位置（ブロックの境界位置）に対応してＴＦＴの特性が変化することを防止することができるので、表示装置全体として見た場合に、レーザ光のレーザ照射幅に応じて縞やスジが現れるという現象を防止することができる。従って、高画質の表示性能を有する表示装置を実現することができる。
なお、本実施形態において、非晶質半導体膜のレーザ照射におけるレーザ光のレーザエネルギー強度の出力を高くすることにより、レーザ照射によって形成された結晶性半導体膜の結晶粒径も大きくなる。従って、この結晶性半導体膜をチャネル層とするＴＦＴにおいては、図８Ａに示すように、レーザ光のレーザエネルギー強度の出力を高くすることにより、ＴＦＴにおけるキャリア移動度も向上させることができる。
従って、本実施形態に係るＴＦＴを、有機ＥＬ表示装置の画素回路における駆動用ＴＦＴとして用いた場合、図８Ｂに示すように、有機ＥＬ表示装置の発光輝度も向上させることができる。
また、本実施形態における結晶性半導体膜形成工程（Ｓ５０）において、非晶質半導体膜に対してレーザ照射するときのレーザ光の走査速度（スキャン速度）は、基板全体における非晶質半導体膜の形成領域においては一定であることが好ましい。
これにより、非晶質半導体膜に照射されるレーザ光の単位時間当たりのレーザエネルギー強度を一定とすることができ、レーザ照射による非晶質半導体膜の温度上昇を一定とすることができる。従って、基板全体における結晶性半導体膜の結晶粒径をさらに均一にすることができ、基板全体におけるＴＦＴ特性のばらつきをさらに抑制することができる。
また、本実施形態における結晶性半導体膜形成工程（Ｓ５０）において、レーザ照射は、複数行の画素２０を１つのブロックとするブロック単位で繰り返して行うが、このときのレーザスキャンは、表示パネルにおける画素数及びパネル寸法を考慮してレーザ光のビーム幅（レーザ照射幅）とスキャン回数を決定して行うことが好ましい。すなわち、レーザ照射は、表示パネルの種類に応じてビーム幅とスキャン回数を調整して行うことが好ましい。
以下、この点について図９Ａ及び図９Ｂを用いて説明する。図９Ａは、本発明の実施形態１におけるレーザスキャンにおいて、表示パネルにおける画素数及びパネル寸法とレーザビーム幅との関係を説明するための図である。図９Ｂは、表示パネルにおける解像度と画素数との関係、表示パネルにおけるパネルサイズと長辺寸法又は短辺寸法との関係、及び、レーザ方式と最大レーザビーム幅との関係を説明するための図である。
１つの表示パネルに対して一回のレーザスキャンで行うことができるかどうかは、表示パネルの短辺寸法（Ｂ）とレーザのビーム幅（Ｃ）との大小関係で決まる。例えば、図９Ｂを参照すると、レーザ方式がエキシマレーザの場合は、パネルサイズが５８型までは１回のスキャンで行うことができるが、それ以上のパネルサイズでは複数回のスキャンが必要となる。また、レーザ方式が固体ＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）レーザの場合は、少なくとも４２型以上の表示パネルに対しては複数回のスキャンが必要となる。
ここで、一般的にスキャン回数はＢ／Ｃ（Ｂ÷Ｃ）で決まるが、本実施形態におけるレーザ照射では、レーザのビーム端を画素間に配置する必要があるので、以下の（式１）で示されるように、レーザ幅（Ｃ）が、一画素の寸法（一画素における表示パネル短辺方向の長さ）、すなわち、（Ｂ／Ａ）の整数倍となるように調整する必要がある。なお、（式１）において、ｎは整数であり、１回のスキャンでレーザ照射される画素数を表している。
Ｃ＝ｎ×（Ｂ／Ａ）・・・（式１）
さらに、表示パネルの表示部２２０（表示領域）をより効率的に結晶化するためには、レーザスキャンの開始位置及び終了位置と表示パネルの短辺方向における上下両端部との位置を一致させることが好ましい。すなわち、以下の（式２）で示されるように、表示パネルの短辺寸法（Ｂ）がビーム幅（Ｃ）の整数倍であることが好ましい。なお、（式２）において、ｍは整数であり、スキャンの回数を表している。
Ｂ＝ｍ×Ｃ・・・（式２）
従って、（式１）及び（式２）から、ｎ×ｍ＝Ａとなるスキャン方法を選択することが好ましい。
例えば、解像度が、ＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）、ＦＨＤ（Ｆｕｌｌ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）、４ｋ２ｋの場合において、短辺方向の画素数を素因数で分解すると、以下のようになる。
（ＨＤ） ７６８＝２８×３
（ＦＨＤ） １０８０＝２３×３３×５
（４ｋ２ｋ） ２１６０＝２４×３３×５
各場合において約数の組み合わせは多数存在するが、ｎが最大となる組み合わせを選択することが最も効率的なスキャン方法となる。そして、この場合のｎによって、所望のレーザ幅（Ｃ）とスキャン回数（ｍ）を決定することができる。以下、３つの具体的例について説明する。
第１の具体例として、４２型のＦＨＤの表示パネルを固体ＣＷレーザで照射する場合を考える。この場合、図９Ｂを参照すると、短辺画素数（Ａ）が１０８０個となり、表示パネルの短辺寸法（Ｂ）が５２４ｍｍとなり、最大ビーム幅（Ｃ）が５ｍｍとなる。
この場合、一画素の寸法（一画素における表示パネル短辺方向の長さ）は、５２４ｍｍ／１０８０≒０．４８５ｍｍとなる。また、１回のスキャンで照射可能な最大画素数は、５／０．４８５≒１０．３となる。この１０．３以内で１０８０の最も大きな約数は１０であるので、ｎ＝１０となる。この結果、スキャン回数ｍは、ｍ＝Ａ／ｎ＝１０８０／１０＝１０８として行うことが最も効率の良いスキャン方法となる。
従って、第１の具体例におけるレーザ照射では、レーザ幅（Ｃ）が、Ｃ＝Ｂ／ｍ＝５２４／１０８≒４．８５ｍｍとなるように調整して、１０画素ずつ１０８回のスキャンを行うことが好ましい。なお、レーザ幅の調整は、ビームスプリッタ等の光学部品によってレーザビームの長軸方向の両端をカットする等によって行うことができる。
次に、第２の具体例として、５８型の４ｋ２ｋの表示パネルを固体ＣＷレーザで照射する場合を考える。この場合、図９Ｂを参照すると、短辺画素数（Ａ）が２１６０個となり、表示パネルの短辺寸法（Ｂ）が７２３ｍｍとなり、最大ビーム幅（Ｃ）が５ｍｍとなる。
この場合、一画素の寸法（一画素における表示パネル短辺方向の長さ）は、７２３ｍｍ／２１６０≒０．３３５ｍｍとなる。また、１回のスキャンで照射可能な最大画素数は、５／０．３３５≒１４．９となる。この１０．９以内で２１６０の最も大きな約数は１２であるので、ｎ＝１２となる。この結果、スキャン回数ｍは、ｍ＝Ａ／ｎ＝２１６０／１２＝１８０として行うことが最も効率の良いスキャン方法となる。
従って、第２の具体例におけるレーザ照射では、レーザ幅（Ｃ）は、Ｃ＝Ｂ／ｍ＝７２３／１８０≒４．０２ｍｍとなるように調整して、１２画素ずつ１８０回のスキャンを行うことが好ましい。
次に、第３の具体例として、５８型の４ｋ２ｋの表示パネルを固体パルスレーザで照射する場合を考える。この場合、図９Ｂを参照すると、短辺画素数（Ａ）が２１６０個となり、表示パネルの短辺寸法（Ｂ）が７２３ｍｍとなり、最大ビーム幅（Ｃ）が３００ｍｍとなる。
この場合、一画素の寸法（一画素における表示パネル短辺方向の長さ）は、７２３ｍｍ／２１６０≒０．３３５ｍｍとなる。また、１回のスキャンで照射可能な最大画素数は、３００／０．３３５≒８９５３５となる。この８９５．５以内で２１６０の最も大きな約数は７２０であるので、ｎ＝７２０となる。この結果、スキャン回数ｍは、ｍ＝Ａ／ｎ＝２１６０／７２０＝３として行うことが最も効率の良いスキャン方法となる。
従って、第１の具体例におけるレーザ照射では、レーザ幅（Ｃ）は、Ｃ＝Ｂ／ｍ＝７２３／３＝２４１ｍｍとなるように調整して、７２０画素ずつ３回のスキャンを行うことが好ましい。
以上のとおり、非晶質半導体膜を結晶化する際のレーザ照射は、表示パネルの種類に応じてビーム幅とスキャン回数を調整して行うことが好ましい。
なお、上述のとおり、ｍが整数となる条件でレーザ照射することが好ましいが、ｍが整数とならない条件においてもレーザ照射することは可能である。例えば、最終のスキャンのみのビーム幅を調整したり、あるいは、レーザ照射領域を表示部や表示パネルの外部にはみ出したりすることで、ｍが整数とならない条件でもレーザ照射を行うことができる。
また、レーザのスキャン方法として３つの具体例について説明したが、これに限定されるものではない。さらに、図９Ｂに示す各関係も一例であって、他の解像度、他のパネルサイズ、他のレーザ方式を用いても構わない。例えば、パネルサイズは、４２型よりも小さい場合であっても６５型の場合であっても構わない。
（結晶性半導体膜の製造装置）
次に、本発明の実施形態１に係る結晶性半導体膜の製造装置について、図１０を用いて説明する。図１０は、本発明の実施形態１に係る結晶性半導体膜の製造装置を模式的に表したブロック図である。
図１０に示すように、本発明の実施形態１に係る結晶性半導体膜の製造装置１００は、上述した非晶質半導体膜をレーザアニールによって結晶化するための装置であって、レーザ発振部１１０、光学系部１２０、制御部１３０、移動機構部１４０、基板保持部１５０及びミラー１６０を備える。
レーザ発振部１１０は、基板に形成された非晶質半導体膜を結晶化させるための所定のレーザ光を発振させるレーザ発振装置である。なお、発振させるレーザ光としては、連続発振型のレーザ光でもパルス型のレーザ光でもいずれのレーザ光も用いることができる。
光学系部１２０は、レーザ発振部１１０から発振させた所定のレーザ光を非晶質半導体膜の所定の領域に所定のレーザ照射幅で照射させるために、レンズ等の所定の光学部品で構成される。本実施形態において、光学系部１２０は、レーザ光成形部１２１と、レーザ反転部１２２とを備える。
レーザ光成形部１２１は、レーザ発振部１１０から発振されてミラー１６０によって反射されたレーザ光が所定の光強度分布となるようにレーザ光を成形する。本実施形態では、上述の図１５に示すような、長軸においてはトップフラット型のレーザエネルギー強度を有し、短軸においてはガウシアン型のレーザエネルギー強度を有する光強度分布となるようにレーザ光を成形する。
レーザ反転部１２２は、レーザ光を正転出力又は反転出力させる機能を有し、所定の光学部品で構成される。図１１は、本実施形態に係る結晶性半導体膜の製造装置におけるレーザ反転部１２２の構成を模式的に示した図である。図１１に示すように、本実施形態におけるレーザ反転部１２２は、切り替えミラー１２２ａ、反射ミラー１２２ｂ、第１反転ミラー１２２ｃ及び第２反転ミラー１２２ｄを備える。レーザ反転部１２２は、入力レーザ光を正転出力させる場合は、切り替えミラー１２２ａによって入力ビームを反射ミラー１２２ｂに入力させて、出力ビームの光強度分布が入力ビームの光強度分布と同じになるように出力する。また、入力レーザ光を反転出力させる場合は、切り替えミラー１２２ａによって入力ビームを第１反転ミラー１２２ｃに入力させて、第１反転ミラー１２２ｃと第２反転ミラー１２２ｄとによって出力ビームの光強度分布が入力ビームの光強度分布と左右反転するようにして出力する。
再び、図１０に戻り、制御部１３０は、走査制御部１３１と、レーザ反転制御部１３２とを備える。
走査制御部１３１は、基板に対してレーザ光が相対的に走査するように、基板保持部１５０又は光学系部１２０に対して、基板保持部１５０又は光学系部１２０の位置を制御するための制御信号を出力する。
また、レーザ反転制御部１３２は、レーザ光のレーザエネルギー強度を反転させる反転制御信号をレーザ反転部１２２に出力する。レーザ反転制御部１３２からの制御信号によってレーザ反転部１２２が制御され、ｎ画素ごとに、すなわち、複数の画素行で構成される一ブロックごとに、レーザ照射幅の一方の端部におけるレーザエネルギー強度とレーザ照射幅の他方の端部におけるレーザエネルギー強度とが反転する。すなわち、ｎ画素ごとに、レーザ光の光強度分布が正転出力と反転出力が繰り返される。
移動機構部１４０は、走査制御部１３１からの制御信号を受けて、基板に対してレーザ光が相対的に走査するように基板保持部１５０を移動させるものである。
基板保持部１５０は、レーザ照射される非晶質半導体膜が形成された基板１０１を保持するものである。
以上、本発明の実施形態１に係る結晶性半導体膜の製造装置１００は、ｎ画素ごとに、レーザ照射幅の一方の端部におけるレーザエネルギー強度とレーザ照射幅の他方の端部におけるレーザエネルギー強度とが反転するように、上記のレーザ反転部１２２及びレーザ反転制御部１３２を備える。
これにより、図６Ａ及び図６Ｂに示すようなレーザ光の反転制御を行うことができ、図７に示すように、一のブロックに含まれる最終ラインの画素に対して照射されるレーザエネルギー強度と、当該一のブロックの次のブロックに含まれる先頭ラインの画素に対して照射されるレーザエネルギー強度とを同じにすることができる。
この結果、一のブロックに含まれる最終ラインの画素に含まれるゲート電極上に形成される結晶性半導体膜と、一のブロックの次のブロックに含まれる先頭ラインの画素に含まれるゲート電極上に形成される結晶性半導体膜とは、ほぼ同等のレーザエネルギー強度によってレーザ照射されて形成されることになる。
従って、本実施形態１に係る結晶性半導体膜の製造装置１００を用いてレーザ照射を行うことにより、上記一のブロックの最終ラインにおける結晶性半導体膜の結晶粒径と、上記次のブロックの先頭ラインにおける結晶性半導体膜の結晶粒径とをほぼ同じにすることができる。
（実施形態１の変形例１）
次に、本発明の実施形態１の変形例１に係る結晶性半導体膜の製造装置について、図１２を用いて説明する。図１２は、本発明の実施形態１の変形例１に係る結晶性半導体膜の製造装置を模式的に表したブロック図である。なお、図１２において、図１０に示す本発明の実施形態１に係る結晶性半導体膜の製造装置１００の構成要素と同じ構成要素については、同じ符号を付しており、その説明は省略する。
図１２に示す本変形例に係る結晶性半導体膜の製造装置１００Ａと図１０に示す本発明の実施形態１に係る結晶性半導体膜の製造装置１００とが異なる点は、本変形例１に係る結晶性半導体膜の製造装置１００Ａが、図１０の移動機構部１４０に代えて移動回転機構部１４０Ａを備える点である。
図１２に示すように、本変形例１に係る結晶性半導体膜の製造装置１００Ａは、移動回転機構部１４０Ａを備える。
移動回転機構部１４０Ａは、図１０の移動機構部１４０の機能に加えて、さらに、基板保持部１５０を回転することができる機能を有する。すなわち、移動回転機構部１４０Ａは、走査制御部１３１からの制御信号を受けて、基板１０１に対してレーザ光が相対的に走査するように基板保持部１５０を移動させることができるとともに、レーザ反転制御部１３２からの反転制御信号を受けて、基板保持部１５０を１８０度回転させる反転制御を行うことができる。
これにより、本発明の実施形態１に係る結晶性半導体膜の製造装置１００と同様に、図６Ａ及び図６Ｂに示すようなレーザ光の反転制御を行うことができ、図７に示すように、一のブロックに含まれる最終ラインの画素に対して照射されるレーザエネルギー強度と、当該一のブロックの次のブロックに含まれる先頭ラインの画素に対して照射されるレーザエネルギー強度とを同じにすることができる。
すなわち、本変形例１は、光学系部１２０によってレーザ光の光強度分布を反転させるものではなく、基板１０１をｎ画素ごとに半回転させることによって、レーザ光の光強度分布を反転制御するものである。
この結果、実施形態１と同様に、一のブロックに含まれる最終ラインの画素に含まれるゲート電極上に形成される結晶性半導体膜と、一のブロックの次のブロックに含まれる先頭ラインの画素に含まれるゲート電極上に形成される結晶性半導体膜とは、ほぼ同等のレーザエネルギー強度によってレーザ照射されて形成されることになる。
従って、本変形例１に係る結晶性半導体膜の製造装置１００Ａを用いてレーザ照射を行うことによっても、上記一のブロックの最終ラインにおける結晶性半導体膜の結晶粒径と、上記次のブロックの先頭ラインにおける結晶性半導体膜の結晶粒径とをほぼ同じにすることができる。これにより、レーザ光のレーザ照射幅の境界位置に対応して、ＴＦＴの特性が変化することを防止することができる。
（実施形態１の変形例２）
次に、本発明の実施形態１の変形例２に係る結晶性半導体膜の製造方法について、図１３Ａ及び図１３Ｂを用いて説明する。図１３Ａは、本発明の実施形態１の変形例２に係る結晶性半導体膜の製造方法におけるレーザ光の長軸プロファイルを示す図である。図１３Ｂは、本変形例２のレーザ照射におけるビームスキャン方法を示す図である。
なお、本変形例２に係る結晶性半導体膜の製造方法は、本発明の実施形態１に係る結晶性半導体膜の製造方法と基本的には同じであり、非晶質半導体膜を結晶化する際のレーザ光の光強度分布のみが異なる。
本変形例２に係る結晶性半導体膜の製造方法におけるレーザ光の光強度分布は、図１３Ａに示すように、実施形態１と同様に長軸においてトップフラット型のレーザエネルギー強度を有するが、図１５と比べて、光強度分布のトップ部分の両端部間におけるレーザエネルギー強度が不規則に変化している。但し、トップ部分の両端部の一方の端部におけるレーザエネルギーの強度は、図１５と同様に、他方の端部におけるレーザエネルギーの強度よりも高くなっている。なお、短軸においては、図１５と同じであり、ガウシアン型のレーザエネルギー強度を有する。
また、非晶質半導体膜を結晶化する際のレーザ光のスキャン方法は、実施形態１と同様にして、図１３Ｂに示すように、ｎ画素ごとに、すなわち、複数の画素行で構成される一ブロックごとに、レーザ照射幅の一方の端部におけるレーザエネルギー強度とレーザ照射幅の他方の端部におけるレーザエネルギー強度とが反転するようにしてレーザ照射を行うものである。すなわち、一ブロックごとにレーザ光の光強度分布が反転するようにして構成されている。
従って、実施形態１と同様にして、ブロックごとに、上から順に、第１スキャン、第２スキャン、第２ｋ−１スキャン及び第２ｋスキャンとして順次レーザビームのスキャンを行うときに、第１スキャン、第３スキャン、第２ｋ−１スキャンにおける奇数番目のブロックに対しては、反転させない光強度分布によってレーザ照射を行い、第２スキャン、第４スキャン、第２ｋスキャンにおける偶数番目のブロックに対しては、反転させた光強度分布によってレーザ照射を行う。
これにより、本変形例２に係る結晶性半導体膜の製造方法によっても、図１３Ｂに示すように、一のブロックに含まれる最終ラインの画素に対して照射されるレーザエネルギー強度と、当該一のブロックの次のブロックに含まれる先頭ラインの画素に対して照射されるレーザエネルギー強度とを同じにすることができる。
この結果、一のブロックに含まれる最終ラインの画素に含まれるゲート電極上に形成される結晶性半導体膜と、一のブロックの次のブロックに含まれる先頭ラインの画素に含まれるゲート電極上に形成される結晶性半導体膜とは、ほぼ同等のレーザエネルギー強度にてレーザ照射されて形成されることになる。従って、上記一のブロックの最終ラインにおける結晶性半導体膜の結晶粒径と、上記次のブロックの先頭ラインにおける結晶性半導体膜の結晶粒径とをほぼ同じにすることができる。
すなわち、非晶質半導体膜全体に照射されるレーザ光のエネルギー強度分布を画素の列方向に見たときに、本変形例でも、当該エネルギー強度は連続的に滑らかになる。よって、基板全体におけるＴＦＴ特性のばらつきを抑制することができる。
（実施形態２）
次に、本発明の実施形態２に係る結晶性半導体膜の製造方法について、図１４を用いて説明する。図１４は、本発明の実施形態２に係るレーザアニール方法のビームスキャンにおいて、レーザ光の光強度分布と画素との関係を詳細に示す図である。なお、図１４において、図７に示す構成要素と同じ構成要素については、同じ符号を付しており、その説明は省略する。なお、図１４において、各画素２０には駆動用ＴＦＴ１０及びスイッチ用ＴＦＴ１１の２つのＴＦＴが図示されているが、レーザアニールを行う際には、駆動用ＴＦＴ１０及びスイッチ用ＴＦＴ１１のソース電極及びドレイン電極は形成されておらず、最上面には非晶質半導体膜が形成された状態である。
また、本発明の実施形態２に係る結晶性半導体膜の製造方法と本発明の実施形態１に係る結晶性半導体膜の製造方法とは、基本的には同じである。すなわち、本発明の実施形態２に係る結晶性半導体膜も、図４及び図５に示すような製造方法によって製造される。
本発明の実施形態２に係る結晶性半導体膜の製造方法と本発明の実施形態１に係る結晶性半導体膜の製造方法とが異なる点は、ＴＦＴアレイ基板における画素２０のレイアウトである。
図１４に示すように、本実施形態では、実施形態１と同様に、複数の画素２０の各画素に含まれるゲート電極は、各画素２０内において、レーザ光の走査方向に沿った仮想の画素中心線から各画素２０のいずれかの端部側に寄った位置に設けられている。本実施形態では、図１４に示すように、駆動用ＴＦＴ１０及びスイッチ用ＴＦＴ１１がゲート配線側に寄った位置に設けられるように構成されている。
さらに、本実施形態では、各画素２０に含まれるゲート電極は、レーザ光のレーザ照射幅ごとに、各画素２０の異なる側の端部側に寄った位置に設けられている。すなわち、レーザ照射幅に対応する一ブロックごとに、駆動用ＴＦＴ１０及びスイッチ用ＴＦＴ１１の片寄り状態が反転するようにしてゲート電極が配置されている。
そして、本実施形態におけるレーザ照射は、実施形態１と同様に、ｎ画素ごとに（一ブロックごとに）、レーザ照射幅の一方の端部におけるレーザエネルギー強度とレーザ照射幅の他方の端部におけるレーザエネルギー強度とが反転するようにして行う。すなわち、本実施形態でも一ブロックごとにレーザ光の光強度分布が反転するようにして構成されている。なお、本実施形態におけるレーザアニールは、実施形態１で用いた結晶性半導体膜の製造装置と同じ装置を用いて行うことができる。
以上、本発明の実施形態２に係る結晶性半導体膜の製造方法によれば、上述した実施形態１と同様の効果を奏することができる。
さらに、本発明の実施形態２に係る結晶性半導体膜の製造方法は、レーザ光の光強度分布を一ブロックごとに反転させるとともに、反転レーザ光の光強度の対称性に合わせて画素２０のレイアウトも一ブロックごとに反転させるものである。
これにより、レーザ光のレーザ照射幅の最終ラインの画素に含まれるゲート電極と、レーザ光の次のレーザ照射幅の先頭ラインの画素に含まれるゲート電極とは、レーザ光のレーザ照射幅の境界位置から等距離をあけた位置に配置される。このような画素レイアウトとすることにより、画素全域におけるゲート電極上の非晶質半導体膜に対してほぼ同等のレーザエネルギー強度でレーザ照射を行うことができるので、面内均一性が高い結晶粒径を有する結晶性半導体膜を形成することができる。
従って、レーザ光のレーザ照射幅の境界位置に対応して、ＴＦＴの特性が変化することを実施形態１に比べてさらに防止することができるので、表示装置全体として見た場合に、レーザ光のレーザ照射幅に応じて縞やスジが現れるという現象をさらに防止することができる。従って、さらに高画質の表示性能を有する表示装置を実現することができる。
以上、本発明に係る結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置について、実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。
例えば、上記の実施形態では、画素を２ラインごとに分けて２ラインで一ブロックとなるように構成したが、これに限るものではなく、例えば、１０ライン又は１００ラインの画素で一ブロックを構成しても構わない。また、好ましい例として、一ブロックにおける画素行の数をレーザ光のレーザ照射幅に対応させて決定するという具体例を説明したが、これに限るものでもない。
また、上記の実施形態では、ボトムゲート型の薄膜トランジスタを例に説明したが、本発明は、トップゲート型の薄膜トランジスタにも適用することができる。
また、上記の実施形態における薄膜トランジスタは、有機ＥＬ表示装置のＴＦＴアレイ基板に適用したが、液晶表示装置のＴＦＴアレイ基板に適用することもできる。また、本実施形態に係る薄膜トランジスタを備える有機ＥＬ表示装置又は液晶表示装置等の表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ又は携帯電話等の電子機器に適用することができる。なお、テレビジョンセットの場合、テレビ放送方式は、ＮＴＳＣ方式、ＰＡＬ方式及びＳＥＣＡＭ方式のいずれであっても構わない。例えば、３つの具体例を挙げて説明した好適なスキャン方法については、どのテレビ放送方式にも適用することができる。
なお、その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
本発明に係る薄膜トランジスタアレイ装置及び有機ＥＬ表示装置は、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置等の電気機器において広く利用することができる。
１ 基板
２ アンダーコート層
３ ゲート電極
３Ｍ ゲート金属層
４ ゲート絶縁膜
５、５ｐ 結晶性半導体膜
５ａ、６、６ａ 非晶質半導体膜
７ コンタクト層
７ａ 不純物ドープの非晶質半導体膜
８ ソース電極
８Ｍ ソースドレイン金属層
９ ドレイン電極
１０ 駆動用ＴＦＴ
１１ スイッチ用ＴＦＴ
２０ 画素
２１ ソース配線
２２ 電源配線
２３ ゲート配線
２４、２５、２６、２７ コンタクト
１００、１００Ａ 結晶性半導体膜の製造装置
１１０ レーザ発振部
１２０ 光学系部
１２１ レーザ光成形部
１２２ レーザ反転部
１２２ａ 切り替えミラー
１２２ｂ 反射ミラー
１２２ｃ 第１反転ミラー
１２２ｄ 第２反転ミラー
１３０ 制御部
１３１ 走査制御部
１３２ レーザ反転制御部
１４０ 移動機構部
１４０Ａ 移動回転機構部
１５０ 基板保持部
１６０ ミラー
２００ ＴＦＴアレイ基板
２２０ 表示部

Claims (6)

  1. 基板の上方に金属層を形成する第１工程と、
    前記金属層をパターニングして、マトリクス状に配置される複数の画素の各画素内に少なくとも１つのゲート電極が含まれるように、複数のゲート電極を形成する第２工程と、
    前記複数のゲート電極上にゲート絶縁膜を形成する第３工程と、
    前記ゲート絶縁膜上に非晶質半導体膜を形成する第４工程と、
    所定のレーザを走査することにより前記非晶質半導体膜に対して前記所定のレーザを照射し、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する第５工程と、を含み、
    前記所定のレーザを走査するときのレーザ照射幅は、前記画素の幅のｎ倍（ここで、ｎは２以上の整数）に対応し、
    前記レーザ照射幅の一方の端部におけるレーザエネルギーの強度は、前記レーザ照射幅の他方の端部におけるレーザエネルギーの強度より高く、
    前記第５工程において、前記所定のレーザのレーザエネルギーの強度は、ｎ画素ごとに、前記レーザ照射幅の一方の端部におけるレーザエネルギーの強度と、前記レーザ照射幅の他方の端部におけるレーザエネルギーの強度とが反転するように構成される、
    結晶性半導体膜の製造方法。
  2. 基板の上方に金属層を形成する第１工程と、
    前記金属層をパターニングして、マトリクス状に配置される複数の画素の各画素内に少なくとも１つのゲート電極が含まれるように、複数のゲート電極を形成する第２工程と、
    前記複数のゲート電極上にゲート絶縁膜を形成する第３工程と、
    前記ゲート絶縁膜上に非晶質半導体膜を形成する第４工程と、
    所定のレーザを走査することにより前記非晶質半導体膜に対して前記所定のレーザを照射し、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する第５工程と、を含み、
    前記所定のレーザを走査するときのレーザ照射幅は、前記画素の幅のｎ倍（ここで、ｎは２以上の整数）に対応し、
    前記レーザ照射幅の一方の端部におけるレーザエネルギーの強度は、前記レーザ照射幅の他方の端部におけるレーザエネルギーの強度より高く、
    前記複数の画素の各画素に含まれる少なくとも１つのゲート電極は、前記各画素内において、前記所定のレーザの走査方向に沿った仮想の画素中心線から前記各画素のいずれかの端部側に寄った位置に設けられており、
    前記各画素に含まれる少なくとも１つのゲート電極は、前記所定のレーザのレーザ照射幅ごとに、前記各画素の異なる側の端部側に寄った位置に設けられており、
    前記第５工程において、前記所定のレーザのレーザエネルギーの強度は、ｎ画素ごとに、前記レーザ照射幅の一方の端部におけるレーザエネルギーの強度と前記レーザ照射幅の他方の端部におけるレーザエネルギーの強度とが反転するように構成される、
    結晶性半導体膜の製造方法。
  3. 前記第５工程において、
    前記非晶質半導体膜に対してレーザ照射するときに所定のレーザの走査速度は、前記非晶質半導体膜の形成領域において一定である、
    請求項１又は請求項２に記載の結晶性半導体膜の製造方法。
  4. 非晶質半導体膜形成用の基板を保持するための基板保持部と、
    前記基板に形成された非晶質半導体膜を結晶化させるための所定のレーザを発振させるレーザ発振部と、
    前記レーザ発振部から発振させた前記所定のレーザを、前記非晶質半導体膜の所定の領域に所定のレーザ照射幅で照射させるための光学系部と、
    前記基板に対して前記所定のレーザが相対的に走査するように、前記基板保持部又は前記光学系部の位置を制御するための走査制御部と、
    前記所定のレーザのレーザエネルギーの強度を反転させるためのレーザ反転制御部と、を備え、
    前記所定のレーザのレーザ照射幅は、前記画素の幅のｎ倍（ここで、ｎは２以上の整数）に対応し、
    前記所定のレーザのレーザ照射幅の一方の端部におけるレーザエネルギーの強度は、前記所定のレーザのレーザ照射幅の他方の端部におけるレーザエネルギーの強度より高く、
    前記レーザ反転制御部は、ｎ画素ごとに、前記所定のレーザのレーザ照射幅の一方の端部におけるレーザエネルギーの強度と前記所定のレーザのレーザ照射幅の他方の端部におけるレーザエネルギーの強度とを反転制御する、
    結晶性半導体膜の製造装置。
  5. 前記光学系部は、前記所定のレーザを正転出力又は反転出力させるためのレーザ反転部を備え、
    前記レーザ反転制御部によって前記レーザ反転部を制御することにより、前記反転制御を行う、
    請求項４に記載の結晶性半導体膜の製造装置。
  6. さらに、前記基板保持部を回転することができる回転機構部を備え、
    前記レーザ反転制御部によって前記回転機構部を制御することにより、前記反転制御を行う、
    請求項４に記載の結晶性半導体膜の製造装置。
JP2011544518A 2010-07-16 2011-06-27 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置 Expired - Fee Related JP5411292B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011544518A JP5411292B2 (ja) 2010-07-16 2011-06-27 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010162075 2010-07-16
JP2010162075 2010-07-16
JP2011544518A JP5411292B2 (ja) 2010-07-16 2011-06-27 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置
PCT/JP2011/003642 WO2012008103A1 (ja) 2010-07-16 2011-06-27 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置

Publications (2)

Publication Number Publication Date
JPWO2012008103A1 true JPWO2012008103A1 (ja) 2013-09-05
JP5411292B2 JP5411292B2 (ja) 2014-02-12

Family

ID=45469123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011544518A Expired - Fee Related JP5411292B2 (ja) 2010-07-16 2011-06-27 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置

Country Status (5)

Country Link
US (1) US8716113B2 (ja)
JP (1) JP5411292B2 (ja)
KR (1) KR101317002B1 (ja)
CN (1) CN102473606A (ja)
WO (1) WO2012008103A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012120563A1 (ja) 2011-03-08 2012-09-13 パナソニック株式会社 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
KR20140018081A (ko) 2011-06-02 2014-02-12 파나소닉 주식회사 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
JP6497896B2 (ja) * 2014-11-18 2019-04-10 キヤノン株式会社 情報取得装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3248109B2 (ja) 1990-11-02 2002-01-21 ソニー株式会社 ステップアンドリピート式のレーザ結晶化方法及びレーザ光照射方法
JPH07211620A (ja) * 1994-01-25 1995-08-11 Sony Corp 半導体露光装置
JP3812091B2 (ja) 1997-10-24 2006-08-23 三菱電機株式会社 液晶表示装置、液晶パネル、ｌｃｄドライバ、並びにポリシリコン薄膜トランジスタの製造方法、およびレーザアニール装置
TW444247B (en) * 1999-01-29 2001-07-01 Toshiba Corp Laser beam irradiating device, manufacture of non-single crystal semiconductor film, and manufacture of liquid crystal display device
US6426245B1 (en) 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP4683696B2 (ja) 1999-07-09 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001044133A (ja) * 1999-08-02 2001-02-16 Sharp Corp レーザ照射方法及び半導体装置の製造方法
JP4035019B2 (ja) * 2002-08-23 2008-01-16 シャープ株式会社 半導体装置の製造方法
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
JP4159858B2 (ja) * 2002-11-13 2008-10-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100997971B1 (ko) 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
JP4567984B2 (ja) * 2004-01-30 2010-10-27 株式会社 日立ディスプレイズ 平面表示装置の製造装置
JP2005243747A (ja) * 2004-02-24 2005-09-08 Sharp Corp 半導体薄膜の製造方法、半導体薄膜製造装置、半導体薄膜、半導体装置および液晶表示装置
JP4660103B2 (ja) * 2004-03-09 2011-03-30 三菱電機株式会社 レーザ熱処理方法
KR101097915B1 (ko) * 2005-02-07 2011-12-23 삼성전자주식회사 레이저 장치 및 이를 이용한 박막트랜지스터의 제조방법
JP5388433B2 (ja) 2006-10-03 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8173977B2 (en) 2006-10-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
JP5126471B2 (ja) 2007-03-07 2013-01-23 株式会社ジャパンディスプレイイースト 平面表示装置の製造方法
JP2009059988A (ja) * 2007-09-03 2009-03-19 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電気光学装置用基板の製造方法
JP2009283691A (ja) * 2008-05-22 2009-12-03 Japan Steel Works Ltd:The レーザ光照射方法およびレーザ光照射装置

Also Published As

Publication number Publication date
JP5411292B2 (ja) 2014-02-12
KR101317002B1 (ko) 2013-10-11
US20120064701A1 (en) 2012-03-15
WO2012008103A1 (ja) 2012-01-19
US8716113B2 (en) 2014-05-06
KR20120031054A (ko) 2012-03-29
CN102473606A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
CN101740499B (zh) 包括薄膜晶体管的阵列基板及其制造方法
US7557376B2 (en) Display device using first and second semiconductor films of different crystallinity and boundary section therebetween
JP2007035964A (ja) 薄膜トランジスタとその製造方法、及び表示装置
US8421080B2 (en) Thin-film transistor array device, organic EL display device, and method of manufacturing thin-film transistor array device
WO2012164626A1 (ja) 薄膜半導体装置の製造方法、薄膜半導体アレイ基板の製造方法、結晶性シリコン薄膜の形成方法、及び結晶性シリコン薄膜の形成装置
US7291862B2 (en) Thin film transistor substrate and production method thereof
JP5411292B2 (ja) 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
JP4282985B2 (ja) 表示装置の作製方法
JP5891504B2 (ja) 薄膜トランジスタアレイ装置の製造方法
JP2007281420A (ja) 半導体薄膜の結晶化方法
JP4169071B2 (ja) 表示装置
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
JP5090690B2 (ja) 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
US7838397B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
US20100052534A1 (en) Flat panel display device and method of manufacturing the same
JP2000058835A5 (ja)
JP2000058835A (ja) 薄膜トランジスタおよびその作製方法
JP2021136299A (ja) フレキシブルディスプレイパネルの製造方法
KR100637430B1 (ko) 다결정 실리콘 박막 트랜지스터를 이용한 평판 표시 장치및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131107

LAPS Cancellation because of no payment of annual fees