JPWO2011141981A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2011141981A1 JPWO2011141981A1 JP2012514615A JP2012514615A JPWO2011141981A1 JP WO2011141981 A1 JPWO2011141981 A1 JP WO2011141981A1 JP 2012514615 A JP2012514615 A JP 2012514615A JP 2012514615 A JP2012514615 A JP 2012514615A JP WO2011141981 A1 JPWO2011141981 A1 JP WO2011141981A1
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor region
- semiconductor
- impurity concentration
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 142
- 239000000758 substrate Substances 0.000 claims abstract description 31
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 120
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 120
- 239000012535 impurity Substances 0.000 claims description 64
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 230000015556 catabolic process Effects 0.000 description 47
- 238000004088 simulation Methods 0.000 description 17
- 238000009826 distribution Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
複数の間隔を持って形成されるフローティングガードリングにおけるアクセプタ濃度を不均一とし、表面側での最大アクセプタ濃度を基板側アクセプタ濃度よりも高くすることにより、炭化珪素と絶縁膜の間に存在する正電荷の影響を受けにくくし製造ごとに変動する課題を解決した。
Description
本発明は炭化珪素パワーデバイスに適したフローティングガードリングを用いた半導体装置に関する。特に、半導体装置の終端構造に関する。
炭化珪素と絶縁膜の界面に存在する約１×１０１２から２×１０１２ｃｍ−２の正電荷がフローティングガードリング終端構造に与える影響を低減するため、表面電荷補償領域を複数のフローティングガードリング間のｎ型炭化珪素表面に設ける技術が特許文献１に開示されている。また、炭化珪素主接合とフローティングガードリングを同時に形成する技術が非特許文献１に開示されている。
ソリッド・ステート・エレクトロニクス第４４巻（２０００年）第３０３頁−第３０８頁（Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ｖｏｌ．４４（２０００）ｐｐ．３０３−３０８）
第１の課題は、正電荷の密度による製造ばらつきである。フローティングガードリングを構成するｐ型炭化珪素領域と絶縁膜の界面に存在する正電荷の密度が製造ごとにばらつく結果、炭化珪素パワーデバイスにおける耐圧の製造ばらつきが大きくなることである。
第２の課題は、フローティングガードリングの構造に起因する耐圧である。特許文献１には、フローティングガードリングは均一のアクセプタ濃度分布を有するｐ型炭化珪素領域から形成されている。そのため、フローティングガードリングとｎ型炭化珪素領域の間に、ｐｎ接合に対して逆バイアスが印加された場合、フローティングガードリング内へ空乏層が伸びずに電界強度が高くなる結果、炭化珪素パワーデバイスの耐圧を高くすることが困難である。
第３の課題は、主接合とフローティングガードリングとを同一工程で形成することによる起因する耐圧である。非特許文献１には、主接合とフローティングガードリングとを略同一のアクセプタ濃度及び略同一の深さを有するｐ型炭化珪素とすることが開示されており、主接合とフローティングガードリングとの耐圧を別個独立に制御されていないため、炭化珪素パワーデバイスの耐圧を高くすることが困難である。
本願に係る発明の代表的なものは以下の通りである。
本願発明の一つは、炭化珪素基板と、炭化珪素基板上に形成されたｎ型の炭化珪素層と、炭化珪素層内に形成された第一不純物濃度（Ｎ１：ｃｍ−３）を有するｐ型の第一半導体領域と、第一半導体領域と炭化珪素層の表面との間の第一不純物濃度よりも大きい第二不純物濃度（Ｎ２：ｃｍ−３）を有するｐ型の第二半導体領域と、炭化珪素基板の表面に形成された絶縁膜と、を備え、第一および第二半導体領域は、フローティングガードリングであり、第一および第二半導体領域は、不純物としてＡｌを含有し、炭化珪素層が５×１０１５ｃｍ−３以下の不純物濃度であり、第二半導体領域の深さ（ｄ１：μｍ）は、7×１０−１９×Ｎ２−０．１４より小さい半導体装置である。
また、別の本願発明は、炭化珪素基板と、炭化珪素基板上に形成されたｎ型の炭化珪素層と、炭化珪素層内に形成された第一不純物濃度（Ｎ１：ｃｍ−３）を有するｐ型の第一半導体領域と、第一半導体領域と炭化珪素基板の表面との間の第一不純物濃度よりも大きい第二不純物濃度（Ｎ２：ｃｍ−３）を有するｐ型の第二半導体領域と、炭化珪素層の表面に形成された絶縁膜と、を備え、第一および第二半導体領域は、フローティングガードリングであり、第一および第二半導体領域は、不純物としてＡｌを含有し、炭化珪素層が５×１０１５ｃｍ−３より大きく２×１０１６ｃｍ−３未満の不純物濃度であり、第二半導体領域の深さ（ｄ１：μｍ）は、８×１０−１９×Ｎ２−０．２４（μｍ）より小さい半導体装置である。
また、別の本願発明は、炭化珪素基板と、炭化珪素基板上に形成されたｎ型の炭化珪素層と、炭化珪素層内に形成された第一不純物濃度（Ｎ１：ｃｍ−３）を有するｐ型の第一半導体領域と、第一半導体領域と炭化珪素層の表面との間の第一不純物濃度よりも大きい第二不純物濃度（Ｎ２：ｃｍ−３）を有するｐ型の第二半導体領域と、炭化珪素基板の表面に形成された絶縁膜と、を備え、第一および第二半導体領域は、フローティングガードリングであり、第一および第二半導体領域は、不純物としてＡｌを含有し、第一半導体領域の表面端と第二半導体領域の表面端との距離（ｄ２：μｍ）が、−５×１０−１８×Ｎ２＋３．９より小さい半導体装置である。
また、別の本願発明は、炭化珪素基板と、炭化珪素基板上に形成されたｎ型の炭化珪素層と、炭化珪素層内に形成されたｐ型の第一半導体領域と、第一半導体領域を囲む複数のｐ型の第二半導体領域と、を備え、第一および第二半導体領域は、不純物としてＡｌを含有し、第一半導体領域の深さは第二半導体領域の深さよりも浅く、且つ第二半導体領域の最内周の第二半導体領域は第一半導体領域と接触若しくは一部重複する半導体装置である。
本発明の構成によれば、炭化珪素パワーデバイスが炭化珪素と絶縁膜の間に存在する正電荷の影響を受けにくくなる。また、フローティングガードリング内のアクセプタ密度を不均一にすることによって、電界集中を抑制し、炭化珪素パワーデバイスの耐圧を高くできる。さらに、主接合とフローティングガードリングを独立に最適化することで耐圧を高くすることができる。
以下、本発明の第一の実施例である炭化珪素ｐｎダイオードの実施形態について説明する。
図１は、本発明に係る半導体装置の断面図である。図１に示すように、本願発明に係る実施例１の半導体装置は、ｎ型炭化珪素基板２上に形成されたｎ型炭化珪素で構成されたドリフト層３と、ドリフト層内に形成されたフローティングガードリング９と、最内周のフローティングガードリング９の内側に形成された主接合を形成するｐ型炭化珪素領域４と、ｐ型炭化珪素領域上に形成されたアノード電極７と、ｎ型炭化珪素基板２の裏面に形成されたカソード電極１と、フローティングガードリング９上に形成された絶縁膜８からなる。絶縁膜８にはアノード電極７を外部に引き出すための開口部が設けられ、この開口部を介して、アノード電極７はｐ型炭化珪素領域４と電気的に接続に接続されている。なお、平面レイアウト自体は周知であるため上面図は省略しているが、ｐ型炭化珪素領域４は、複数のフローティングガードリング９に囲まれている。また、ｐ型炭化珪素領域４とｎ型炭化珪素で構成されたドリフト層３とでｐｎダイオードを構成している。
ここで、実施例１の半導体装置の特徴を説明する。特徴の１つは、フローティングガードリング９が、所定の不純物濃度を有するｐ型の第一半導体領域５と、第一半導体領域５とｎ型炭化珪素基板２の表面との間に形成された第一半導体領域５より高い不純物濃度を有するｐ型の第二半導体領域６とからなる点である。
次に図２を用いて、これらの第一半導体領域５と第二半導体領域６との不純物濃度の詳細について説明する。図２は、横軸に深さ、縦軸にｐ型半導体領域の不純物であるＡｌの濃度を示した不純物濃度プロファイルである。このプロファイルは、図１のフローティングガードリング９を含む領域の垂直方向の深さに沿って示している。前述した様に、第一半導体領域内での濃度ピークが約９．５×１０１７ｃｍ−３と、第二半導体領域内での濃度ピークである約３．５×１０１７ｃｍ−３よりも高くなっており、第一半導体領域の不純物濃度が第二半導体領域の濃度よりも高くなっているのが分かる。ここで、第一半導体領域内の濃度ピークは、１．０×１０１７ｃｍ−３以上５．０×１０１７ｃｍ−３以下であり、第二半導体領域内の濃度ピークは、５．０×１０１７ｃｍ−３より大きく１．０×１０１８ｃｍ−３以下であることが望ましい。
次に図３を用いて、不純物濃度と耐圧との関係について検討した結果について説明する。図３では、上段には深さ方向に対するＡｌ不純物濃度の分布図を示し、下段には上段に対応する不純物濃度の分布におけるアバランシェ降伏時の電位分布の二次元シミュレーション結果を示す。このシミュレーションでは、実際は、フローティングガードリングを主接合で代用しているが、ｐ型半導体領域という点で同じであり、結果自体はフローティングガードリングのものと置き換えて理解することができる。図３の左図は、第二半導体領域のＡｌ濃度を１０１８ｃｍ−３台、中図は１０１７ｃｍ−３台、右図は１０１６ｃｍ−３台としたものである。夫々、Ａｌを２５から３８０ｋｅＶの７種の加速エネルギーで注入している。
次にこれらの耐圧シミュレーション結果について説明する。左図下段の図は基板表面に６００Ｖの等電位線が示され、４００Ｖ及び２００Ｖとの等電位線の関係を考慮すると、アバランシェ降伏時に基板表面は約７００Ｖ程度の電位となっていることが分かる。すなわち、耐圧は７００Ｖ程度である。一方、同様に中図での耐圧は１０００Ｖ程度であり、右図での耐圧は４００Ｖ強である。これらのことから、仮に耐圧６００Ｖのｐｎ接合ダイオードを製造しようとすると、フローティングガードリングの第二半導体領域は、１０の１８乗若しくは１７乗ｃｍ−３台の不純物濃度が好ましく、さらには、１０の１７乗ｃｍ−３台が好ましいことが分かる。
次にこのような結果が得られた理由について検討した結果を図４及び５を用いて説明する。図４及び５は、図３左図上段及び中図上段のボックス状Ａｌ濃度分布を有する場合における、アバランシェ降伏時の正孔濃度分布を二次元シミュレーションした夫々の結果である。夫々の図では、逆方向電圧が引加されているため、空乏層が高次の正孔濃度側へ広がり、電界勾配が大きくなっていることが分かる。そして、図４の破線で示された円内に示す通り、比較的曲率半径の小さい正孔濃度分布が形成される。このため、この領域内で高い電界が集中し、比較的低い耐圧が得られたものと考えられる。一方、図５では、破線で示された円内に示す通り、比較的曲率半径の大きい正孔濃度分布が形成される。このため、図４に比べ、電界集中が緩和され、比較的高い耐圧が得られたものと考えられる。このようなｐ型炭化珪素領域の空乏化を考慮した耐圧向上策は従来報告がなかったものである。なお、図３右図上段のＡｌの濃度分布の場合は、図示しないが、アバランシェ降伏時の正孔濃度が基板表面で１０１５ｃｍ−３以下となり、このため耐圧が４００Ｖ強となったものと考えられる。なお、本シミュレーションでは、ドリフト層のドナー密度Ｎｄを、耐圧数ｋＶのパワーデバイスに適した条件である２×１０１５ｃｍ−３とした。また、本シミュレーションでは、中図を３つの不純物濃度の異なる半導体領域、左図を４つの不純物濃度の異なる半導体領域を用いて行っているが、先に説明した通り、図１に示すように、少なくとも２種の半導体領域（第一及び第二半導体領域）によっても、同様の効果が得られる。
次に、比較例として、本発明のように２種の半導体領域とせず、フローティングガードリング５を１種の半導体領域とした耐圧数ｋＶのｐｎダイオードについて説明する。まず、フローティングガードリング５のＡｌの不純物濃度を決めるに当たり、主接合のＡｌ濃度を３．０×１０１７から７．６×１０１７ｃｍ−３の範囲で変えて、ドリフト層中のドナー濃度とｐｎダイオードの逆方向耐圧との関係を測定した。図６は、その結果である。なお、測定には、フローティングガードリングのような終端構造を形成していない構造を用いた。図６に示すように、Ａｌの不純物濃度は、３．８×１０１７から５．７×１０１７ｃｍ−３の範囲で耐圧が顕著に増加することが分かった。
そこで、図７に示す炭化珪素ｐｎダイオードのフローティングガードリング５をＡｌ濃度３．８×１０１７ｃｍ−３のｐ型炭化珪素（１種の半導体領域）から構成し、１９から２３本配置して、ドナー濃度２×１０１５ｃｍ−３、膜厚３０μｍのドリフト層に適用したところ、耐圧はフローティングガードリング５の本数にほとんど依存せず、３．３ｋＶ程度に留まった。
そして、比較例となるｐｎダイオード（図７）において、絶縁膜８として用いたＳｉＯ２膜とｐ型炭化珪素との間には３×１０１２ｃｍ−２の正電荷の存在することが別実験から明らかになった。正電荷が存在すると、ＳｉＯ２膜８との界面近傍で、フローティングガードリング５内の負に帯電するアクセプタイオンが補償されてしまうため、ｐ型濃度が低減、またはフローティングガードリング５表面がｎ型化してしまい、ｎ型炭化珪素中で空乏層を伸ばし電界を緩和するという、フローティングガードリング５の機能が損なわれたことが耐圧が３．３ｋＶに留まった原因と考察した。
そこで、図１及び２に示すように、フローティングガードリング９を不純物濃度が相対的に高い半導体領域６と相対的に低い半導体領域５とで構成した。製造プロセス上は、最小注入エネルギー２５ｋｅＶにおける注入量を５ｘ１０１１ｃｍ−２から５ｘ１０１２ｃｍ−２に増やすことでフローティングガードリング６を形成した。その結果、ｐｎダイオード耐圧は３．８ｋＶまで向上した。
図８は、界面電荷密度と耐圧との関係を示した図である。図では、フローティングガードリングの本数を２１とした場合の二次元シミュレーション結果である。破線は比較例である最小注入エネルギー２５ｅＶにおける注入量を５×１０１１ｃｍ−２とした構造であり、実線は本発明に係る注入量を５×１０１２ｃｍ−２とした構造である。図から明らかなように、本発明に係る構造では、界面電荷密度に対する耐圧の依存性が少ない。すなわち、仮に製造ばらつきで界面電荷密度が１ｘ１０１３ｃｍ−２まで増加しても耐圧の低下が見られないことが確認できた。
次に、図１に示すフローティングガードリング６を形成できる最大深さｄ１について図９〜１２を用いて説明する。このｄ１は、フローティングガードリング６の最大アクセプタ濃度Ｎ２と、ドリフト層３のドナー密度Ｎｄに依存するためｄ１の求め方についてＮ２とＮｄを用いて説明する。まず、図１０について説明する。図１０は、図５に示したアバランシェ降伏時の正孔濃度分布である。逆電圧を引加しても空乏層がほとんど侵入しない１×１０１７ｃｍ−３台の正孔濃度端の深さをｄ１とした。図９は、１×１０１７ｃｍ−３台の正孔濃度をさらに細く４×１０１７ｃｍ−３、５×１０１７ｃｍ−３、６×１０１７ｃｍ−３とし、ｄ１を求めた二次元シミュレーション図である。横軸Ｎｄはドリフト層３のドナー密度、縦軸ｄ１は許容最大深さである。図９から明らかなように、Ｎｄが５×１０１５ｃｍ−３以下の場合、ｄ１はＮｄにほとんど依存しないことが分かった。一方、Ｎｄが５×１０１５ｃｍ−３より大きい場合、Ｎｄに対し依存性を示し、Ｎｄが大きくなるにつれ、最大許容深さｄ１が顕著に減少することが分かった。
図１１はＮｄが５×１０１５ｃｍ−３以下における、最大アクセプタ濃度Ｎ２を横軸、許容最大深さｄ１とした場合のグラフである。丸、三角、四角は、図９の濃度に対応している。図にて描いた直線は三点による近似を行った近似直線であり、ｄ１＝７×１０−１９×Ｎ２−０．１４（μｍ）である。つまり、ｄ１＜７×１０−１９×Ｎ２−０．１４（μｍ）を満たすｄ１であれば、図４のような曲率半径の小さな領域が生じにくく、耐圧の高い素子を得ることができる。なお、丸は、０．１５μｍ、三角は０．２１μｍ、四角は０．２８μｍである。
一方、図１２はＮｄが５×１０１５ｃｍ−３より大きい場合における、同様のグラフを示す。ここで、Ｎｄ＞２×１０１６ｃｍ−３より大きい場合の応用例はほとんどないため、Ｎｄ＝１×１０１６ｃｍ−３の時の値で代表させると、図１２に示すような近似直線が描ける。図にて描いた直線は三点による近似を行った近似直線であり、ｄ１＝８×１０−１９×Ｎ２−０．２４（μｍ）である。つまり、Ｎｄが５×１０１５ｃｍ−３より大きく２×１０１６ｃｍ−３未満の場合には、ｄ１＜８×１０−１９×Ｎ２−０．２４（μｍ）を満たすｄ１であれば、図４のような曲率半径の小さな領域が生じにくく、耐圧の高い素子を得ることができる。なお、丸は０．０９μｍ、三角は０．１６μｍ、四角は０．２４μｍである。
次に、図１３〜１５を用いて素子の製造方法について説明する。図１３に示す通り、ｎ型炭化珪素基板２上に気相エピタキシー法を用いてｎ型炭化珪素ドリフト層（膜厚３０μｍ、窒素濃度２×１０１５ｃｍ−３）３を成長後、図示しないＳｉＯ２膜を堆積し、フォトリソグラフィーおよびドライエッチングによりイオン注入用マスクを形成した。そして、２５ｋｅＶから３８０ｋｅＶの間の７つのエネルギーを用いて、深さ方向に図２の実線で示す濃度分布を有するＡｌイオンを注入した。この際、２５ｋｅＶのエネルギーではＡｌイオン注入量を他のエネルギーに比較して高くし、深さｄ１が０．１μｍ以下となるよう基板表面側のＡｌ濃度を高めた。このＡｌ濃度分布は図１のフローティングガードリング５および６に該当する。なお、フローティングガードリング５および６の本数は、所望の耐圧とｎ型炭化珪素ドリフト層３中の窒素濃度によって変更可能である。その後、イオン注入用のマスクをフッ酸により除去した（図１３）。なお、Ｎｄ＝２×１０１５ｃｍ−３、Ｎ２＝４×１０１７ｃｍ−３の場合、図９若しくは１１よりｄ１は０．１５μｍ以下とすることが必須であり、上述０．１μｍはこの条件を満足している。
引き続き、再び、図示しないＳｉＯ２膜を堆積して、フォトリソグラフィーおよびドライエッチングにより主接合を形成するｐ型炭化珪素領域４用にイオン注入用マスクを形成した。そして、２５ｋｅＶから１３０ｋｅＶの間の４つのエネルギーを用いて、１０１９ｃｍ−３台の濃度を有するＡｌイオンを注入した。その後、イオン注入用マスクをフッ酸により除去し、１７００℃にて、イオン注入したＡｌの活性化アニールを行った（図１４）。
その後、ＳｉＯ２膜８（膜厚０．２μｍ）を堆積し、フォトリソグラフィーおよびドライエッチングにより主接合を形成するｐ型炭化珪素領域４上に開口部を設けた（図１５）。最後に、アノード電極７、カソード電極１を形成することにより、ｐｎダイオードを作製し（図１）、逆方向耐圧測定した結果、３．８ｋＶが得られた。
本実施例によれば、ｐｎダイオードの耐圧向上に最適な、アクセプタ濃度の深さ方向分布を有するフローティングガードリングを用いて、該フローティングガードリングの最表面のみ高濃度化した結果、該フローティングガードリングと絶縁膜界面に存在する３ｘ１０１２ｃｍ−２程度の正電荷が耐圧に与える影響を無視できる、炭化珪素ｐｎダイオードを製造できる。
なお、Ｎｄが１ｘ１０１６ｃｍ−３程度と高い、耐圧１ｋＶ程度のｐｎダイオードの場合、最表面の注入エネルギーを例えば１５ｋｅＶまで下げて、ｄ１＜８×１０−１９×Ｎ２−０．２４（μｍ）を満足させることにより、同様な炭化珪素ｐｎダイオードを製造できる。
また、ダイオードに限らず、電界効果トランジスタやバイポーラトランジスタなどの炭化珪素を用いたトランジスタについても、同様に終端構造を実現できる。
次に、第二の実施例である炭化珪素ｐｎダイオードの実施形態について説明する。なお、実施例１に記載の内容は特段の事情がない限り、本実施例にも適用できる。実施例１では、第一半導体領域５より高い不純物濃度を有するｐ型の第二半導体領域６の好ましい深さについて説明し、第一半導体領域５と第二半導体領域６との好ましい水平方向の距離については略０としたが、実施例２では、第一半導体領域５と第二半導体領域６との水平方向に一定の距離を設けた。
図１６は、第二半導体領域６を第一半導体領域５よりも幅広にし、水平方向の距離ｄ２を設けた素子である。但し、本実施の形態は実施例１で説明したような深さｄ１に限定されない。その他の構成は、図１と同様である。このようにすることによって、図５に示すのと同様に、アバランシェ降伏時の空乏層が、フローティングガードリング５内で水平方向にも延びてくる結果、アバランシェ降伏時の正孔濃度曲線の曲率半径を大きくできる。そのため、そこでの電界を緩和することができ、炭化珪素パワーデバイスの耐圧を高くすることができる。また、正電荷が耐圧に与える影響を無視できる、炭化珪素ｐｎダイオードを提供できる。
次に、ｄ２の必要条件について説明する。図１０はアバランシェ降伏時の正孔濃度分布を用いて、ｄ２を示した説明である。ここでｄ２は、空乏層がほとんど侵入しない１ｘ１０１７ｃｍ−３台の正孔濃度端とフローティングガードリング５の側面端、すなわちＡｌイオン注入領域端からの水平方向距離である。また、ｄ２は第一半導体領域５の表面端と第二半導体領域６の表面端との距離に略等しい。シミュレーションの結果、ｄ２はドリフト層のドナー濃度Ｎｄにほとんど依存せず、フローティングガードリングの最大アクセプタ濃度Ｎ２に顕著に依存することが分かった（図１７）。
次に、図１７について説明する。図１７は、横軸をフローティングガードリングの最大アクセプタ濃度Ｎ２として、縦軸に所定の耐圧が得られるｄ２の許容最大幅を取ったグラフである。最小二乗法により求めた図１７のフィッティング直線から、この直線はｄ２＝−５×１０−１８×Ｎ２＋３．９（μｍ）であることが求められた。すなわち、ｄ２＜−５×１０−１８×Ｎ２＋３．９（μｍ）なる関係を満たす条件において、アバランシェ降伏時の正孔濃度曲線の曲率半径を大きくし、電界を緩和できる条件である。なお、左からｄ２は、１．９μｍ、１．４μｍ、０．９μｍである。
この製造方法については、図１３のフローティングガードリング６を形成する際に、フローティングガードリング５を形成するマスクよりも上記ｄ２の条件を満たす小さい開口部を有するマスクを別途形成し、Ａｌを注入すればよい。このようにすることで、図１６の素子を得ることができる。
なお、実施例２では、深さｄ１について限定しなかったが、実施例２に加え、深さｄ１につき実施例１の深さの条件を加えることにより良い効果が得られる。
また、ダイオードに限らず、電界効果トランジスタやバイポーラトランジスタなどの炭化珪素を用いたトランジスタについても、同様に終端構造を実現できる。
次に第三の実施例である炭化珪素ｐｎダイオードの実施形態について説明する。これまでの実施例１および２については、フローティングガードリング５および６の濃度分布を変えることにより、耐圧を確保する実施形態について説明した。一方、本実施例３においては、フローティングガードリング５と主接合４との不純物濃度領域の深さを制御することで、耐圧を確保した例である。
まず、図１８を用いて検討した構造について説明する。図１８（ａ）は、主接合を形成するｐ型炭化珪素領域４の方がフローティングガードリング５よりも深い場合、図１８（ｂ）は、主接合を形成するｐ型炭化珪素領域４の方がフローティングガードリング５よりも浅い場合である。共に、ｐ型炭化珪素領域４に最も近い最内周のフローティングガードリングと、ｐ型炭化珪素領域４とが接触若しくは一部重複している。図１８の（ａ）及び（ｂ）のいずれも異なるマスクにて主接合を形成するｐ型炭化珪素領域４とフローティングガードリング５とを形成するので、ｐ型炭化珪素領域の不純物濃度を独立して制御することができる。しかしながら、その一方では異なるマスクを用いることになるので、ｐ型炭化珪素領域４とフローティングガードリング５との位置合わせずれという課題が生じ得る。このことは特に、主接合を形成するｐ型炭化珪素領域４と最内周フローティングリングとの間隔が０．１μｍずれると耐圧が数百Ｖ変化するような、数ｋＶ耐圧のパワーデバイスの終端構造にとって大きな課題となる。そこで、このような高耐圧のパワーデバイスにおいては位置合わせずれの影響を回避するため、意図的にｐ型炭化珪素領域４と最内周フローティングリングとが接触若しくは一部重複させることが有効である。この場合に、図１８（ａ）と（ｂ）との二通りの実施形態が考えられる。通常、アノード電極を低接触抵抗で形成する必要上、ｐ型炭化珪素領域４の方が、フローティングガードリング５よりも高い不純物濃度となる。そのため、図１８（ａ）の構造では、記号Ａで示した箇所に高電界が集中しやすい端が形成されてしまう。それに対し、図１８（ｂ）の構造では、記号Ａで示した箇所はフローティングガードリング５に接触若しくは一部重複しており、一体となるｐ型炭化珪素領域となっているためｐ型炭化珪素領域４の実質的な端は記号Ｂとなる。そのため、最大アクセプタ濃度Ｎ２のフローティングガードリング５端でアバランシェ降伏耐圧が決まるようになる。このように、図１８（ｂ）の構造では、記号Ａの箇所をドリフト層３に露出することがないため、耐圧を高めることができ、またさらに、マスクの合わせずれにより生じる製造ごとの耐圧変動を抑制した高耐圧の炭化珪素パワーデバイスを製造することができる。
次に、炭化珪素ＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）ダイオードの実施形態について図１９を用いて説明する。なお、実施例１および２に記載の内容は特段の事情がない限り、本実施例にも適用できる。
図１と図１９との相違点は、ＪＢＳダイオードはショットキー接合とｐｎ接合が交互に繰り返す配置を有するため、ｐ型炭化珪素領域４の構成と、フローティングガードリング５の不純物濃度分布と、主接合となるｐ型炭化珪素領域４とフローティングガードリングが接触若しくは一部重複しており、主接合となるｐ型炭化珪素領域４がフローティングガードリング５よりも浅い点である。なお、主接合４の不純物濃度はフローティングガードリング５の不純物濃度よりも高い。
本実施例によれば、ＪＢＳの主接合と最内周フローティングガードリングとを接触させ、主接合を最内周フローティングガードリングよりも浅くした結果、ＪＢＳ主接合とフローティングガードリングを独立に最適化しても、製造ごとの耐圧変動のない高耐圧の炭化珪素ＪＢＳダイオードを実現できる効果がある。
製造方法については、フローティングガードリングとＪＢＳダイオードの主接合となるｐ型炭化珪素領域とを別々のマスクでＡｌをイオン注入することで形成し、フローティングガードリングのｐ型炭化珪素領域を主接合となるｐ型炭化珪素領域と接触若しくは重複するようにし、かつ、フローティングガードリング側のイオン注入を深くすることで実現できる。なお、主接合とフローティングガードリングとでどちらを先に形成しても構わない。
なお、本実施の形態と、実施例１の形態若しくは実施例２の形態と組み合わせても良い。
また、ＪＢＳダイオードに限らず、電界効果トランジスタやバイポーラトランジスタやｐｎダイオードなどの炭化珪素を用いたトランジスタについても、同様に終端構造を実現できる。
１：カソード電極、２：ｎ型炭化珪素基板、３：ｎ型炭化珪素ドリフト層、４：ｐ型炭化珪素領域、５、６、９：フローティングガードリング、７：アノード電極、８：絶縁膜
Claims (16)
- 炭化珪素基板と、
前記炭化珪素基板上に形成されたｎ型の炭化珪素層と、
前記炭化珪素層内に形成された第一不純物濃度（Ｎ１：ｃｍ−３）を有するｐ型の第一半導体領域と、
前記第一半導体領域と前記炭化珪素層の表面との間の前記第一不純物濃度よりも大きい第二不純物濃度（Ｎ２：ｃｍ−３）を有するｐ型の第二半導体領域と、
前記炭化珪素層の表面に形成された絶縁膜と、を備え、
前記第一および第二半導体領域は、フローティングガードリングであり、
前記第一および第二半導体領域は、不純物としてＡｌを含有し、
前記炭化珪素層が５×１０１５ｃｍ−３以下の不純物濃度であり、
前記第二半導体領域の深さ（ｄ１：μｍ）は、7×１０−１９×Ｎ２−０．１４より小さいことを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記第二不純物濃度（Ｎ２）は、１０の１７乗台若しくは１０の１８乗台であることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記第二不純物濃度（Ｎ２）は、１０の１７乗台であることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記第一不純物濃度は、１．０×１０１７ｃｍ−３以上５．０×１０１７ｃｍ−３以下であり、前記第二不純物濃度は、５．０×１０１７ｃｍ−３より大きく１．０×１０１８ｃｍ−３以下であることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記第一半導体領域の表面端と前記第二半導体領域の表面端との距離（ｄ２：μｍ）が、−５×１０−１８×Ｎ２＋３．９より小さいであることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
さらに、前記フローティングガードリングに囲まれたｐ型の第三半導体領域とを備え、前記第三半導体領域の前記炭化珪素層表面からの深さは、前記第一半導体領域の深さよりも浅く、且つ前記第一半導体領域は前記第三半導体領域と一部重複することを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記フローティングガードリングは、前記第一および第二半導体領域の複数の組から成ることを特徴とする半導体装置。 - 炭化珪素基板と、
前記炭化珪素基板上に形成されたｎ型の炭化珪素層と、
前記炭化珪素層内に形成された第一不純物濃度（Ｎ１：ｃｍ−３）を有するｐ型の第一半導体領域と、
前記第一半導体領域と前記炭化珪素基板の表面との間の前記第一不純物濃度よりも大きい第二不純物濃度（Ｎ２：ｃｍ−３）を有するｐ型の第二半導体領域と、
前記炭化珪素層の表面に形成された絶縁膜と、を備え、
前記第一および第二半導体領域は、フローティングガードリングであり、
前記第一および第二半導体領域は、不純物としてＡｌを含有し、
前記炭化珪素層が５×１０１５ｃｍ−３より大きく２×１０１６ｃｍ−３未満の不純物濃度であり、
前記第二半導体領域の深さ（ｄ１：μｍ）は、８×１０−１９×Ｎ２−０．２４（μｍ）より小さいことを特徴とする半導体装置。 - 炭化珪素基板と、
前記炭化珪素基板上に形成されたｎ型の炭化珪素層と、
前記炭化珪素層内に形成された第一不純物濃度（Ｎ１：ｃｍ−３）を有するｐ型の第一半導体領域と、
前記第一半導体領域と前記炭化珪素基板の表面との間の前記第一不純物濃度よりも大きい第二不純物濃度（Ｎ２：ｃｍ−３）を有するｐ型の第二半導体領域と、
前記炭化珪素層の表面に形成された絶縁膜と、を備え、
前記第一および第二半導体領域は、フローティングガードリングであり、
前記第一および第二半導体領域は、不純物としてＡｌを含有し、
前記第一半導体領域の表面端と前記第二半導体領域の表面端との距離（ｄ２：μｍ）が、−５×１０−１８×Ｎ２＋３．９より小さいことを特徴とする半導体装置。 - 請求項９記載の半導体装置において、
前記第二不純物濃度（Ｎ２）は、１０の１７乗台若しくは１０の１８乗台であることを特徴とする半導体装置。 - 請求項９記載の半導体装置において、
前記第二不純物濃度（Ｎ２）は、１０の１７乗台であることを特徴とする半導体装置。 - 請求項９記載の半導体装置において、
前記第一不純物濃度は、１．０×１０１７ｃｍ−３以上５．０×１０１７ｃｍ−３以下であり、前記第二不純物濃度は、５．０×１０１７ｃｍ−３より大きく１．０×１０１８ｃｍ−３以下であることを特徴とする半導体装置。 - 請求項９記載の半導体装置において、
さらに、前記フローティングガードリングに囲まれたｐ型の第三半導体領域とを備え、前記第三半導体領域の前記炭化珪素層表面からの深さは、前記第一半導体領域の深さよりも浅く、且つ前記第一半導体領域は前記第三半導体領域と一部重複することを特徴とする半導体装置。 - 請求項９記載の半導体装置において、
前記フローティングガードリングは、前記第一および第二半導体領域の複数の組から成ることを特徴とする半導体装置。 - 炭化珪素基板と、
前記炭化珪素基板上に形成されたｎ型の炭化珪素層と、
前記炭化珪素層内に形成されたｐ型の第一半導体領域と、
前記第一半導体領域を囲む複数のｐ型の第二半導体領域と、を備え、
前記第一および第二半導体領域は、不純物としてＡｌを含有し、
前記第一半導体領域の深さは前記第二半導体領域の深さよりも浅く、且つ前記第二半導体領域の最内周の第二半導体領域は前記第一半導体領域と接触若しくは一部重複することを特徴とする半導体装置。 - 請求項１５記載の半導体装置において、
前記第二半導体領域の夫々は、
第一不純物濃度（Ｎ１：ｃｍ−３）を有する第三半導体領域と、
前記第三半導体領域と前記炭化珪素層の表面との間の前記第一不純物濃度よりも大きい第二不純物濃度（Ｎ２：ｃｍ−３）を有するｐ型の第四半導体領域と、を有し、
前記第二半導体領域の深さ（ｄ１：μｍ）は、7×１０−１９×Ｎ２−０．１４より小さいことを特徴とする半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2010/057874 WO2011141981A1 (ja) | 2010-05-10 | 2010-05-10 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014254734A Division JP2015079987A (ja) | 2014-12-17 | 2014-12-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011141981A1 true JPWO2011141981A1 (ja) | 2013-07-22 |
| JP5697665B2 JP5697665B2 (ja) | 2015-04-08 |
Family
ID=44914050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012514615A Expired - Fee Related JP5697665B2 (ja) | 2010-05-10 | 2010-05-10 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5697665B2 (ja) |
| DE (1) | DE112010005547T5 (ja) |
| WO (1) | WO2011141981A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2610914B1 (en) * | 2010-10-29 | 2015-01-07 | Panasonic Corporation | Semiconductor element |
| JP2013168549A (ja) * | 2012-02-16 | 2013-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| CN103390654B (zh) * | 2012-05-10 | 2017-02-15 | 朱江 | 一种多沟槽终端肖特基器件及其制备方法 |
| JP5628462B1 (ja) * | 2012-12-03 | 2014-11-19 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| WO2014184839A1 (ja) * | 2013-05-13 | 2014-11-20 | 株式会社日立製作所 | 炭化珪素半導体装置 |
| WO2016002057A1 (ja) * | 2014-07-03 | 2016-01-07 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両 |
| WO2018074228A1 (ja) * | 2016-10-18 | 2018-04-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2018067690A (ja) | 2016-10-21 | 2018-04-26 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| CN106887470B (zh) * | 2017-01-23 | 2019-07-16 | 西安电子科技大学 | Ga2O3肖特基二极管器件结构及其制作方法 |
| JP6407354B2 (ja) * | 2017-05-22 | 2018-10-17 | 三菱電機株式会社 | 電力用半導体装置 |
| CN110364575A (zh) * | 2019-07-23 | 2019-10-22 | 中国科学院长春光学精密机械与物理研究所 | 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2850694B2 (ja) * | 1993-03-10 | 1999-01-27 | 株式会社日立製作所 | 高耐圧プレーナ型半導体装置 |
| WO2001022498A1 (de) * | 1999-09-22 | 2001-03-29 | Siced Electronics Development Gmbh & Co. Kg | Sic-halbleitervorrichtung mit einem schottky-kontakt und verfahren zu deren herstellung |
| JP2001196604A (ja) * | 2000-01-12 | 2001-07-19 | Hitachi Ltd | 半導体装置 |
| JP2002231965A (ja) * | 2001-02-01 | 2002-08-16 | Hitachi Ltd | 半導体装置 |
| US9515135B2 (en) * | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
| US7026650B2 (en) | 2003-01-15 | 2006-04-11 | Cree, Inc. | Multiple floating guard ring edge termination for silicon carbide devices |
| JP2005135972A (ja) * | 2003-10-28 | 2005-05-26 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
| JP4907341B2 (ja) * | 2004-05-26 | 2012-03-28 | 新電元工業株式会社 | サイリスタ |
| US8901699B2 (en) * | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
| JP4982082B2 (ja) * | 2005-12-26 | 2012-07-25 | 株式会社豊田中央研究所 | 窒化物半導体装置 |
| JP5052169B2 (ja) * | 2007-03-15 | 2012-10-17 | 新電元工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5324157B2 (ja) * | 2008-08-04 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2010
- 2010-05-10 WO PCT/JP2010/057874 patent/WO2011141981A1/ja active Application Filing
- 2010-05-10 JP JP2012514615A patent/JP5697665B2/ja not_active Expired - Fee Related
- 2010-05-10 DE DE112010005547T patent/DE112010005547T5/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| DE112010005547T5 (de) | 2013-03-07 |
| WO2011141981A1 (ja) | 2011-11-17 |
| JP5697665B2 (ja) | 2015-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5697665B2 (ja) | 半導体装置 | |
| US6639278B2 (en) | Semiconductor device | |
| JP5196766B2 (ja) | 半導体装置 | |
| CN106463503B (zh) | 半导体装置 | |
| JP4913717B2 (ja) | ２つの電極間にドリフト経路を有する電荷補償部材 | |
| US8232593B2 (en) | Power semiconductor device | |
| KR20190068627A (ko) | 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
| JP6231396B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2016189480A (ja) | 負べベルにより終端された高阻止電圧を有するＳｉＣデバイス | |
| KR20090116702A (ko) | 반도체 디바이스 | |
| JP2010123789A (ja) | 電力用半導体装置 | |
| US11764063B2 (en) | Silicon carbide device with compensation region and method of manufacturing | |
| US9911839B2 (en) | Rb-igbt | |
| US9960268B2 (en) | Semiconductor devices, power semiconductor devices, and methods for forming a semiconductor device | |
| US20150318385A1 (en) | Semiconductor device | |
| US11631763B2 (en) | Termination for trench field plate power MOSFET | |
| US20180182847A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US8330233B2 (en) | Semiconductor device | |
| US20230050319A1 (en) | Silicon carbide semiconductor device | |
| KR101403061B1 (ko) | 전력 반도체 디바이스 | |
| CN111370494A (zh) | 超结器件 | |
| WO2018154963A1 (ja) | 半導体装置 | |
| JP2015079987A (ja) | 半導体装置 | |
| KR102201960B1 (ko) | 파워 반도체의 전계 제한 구조 | |
| KR101361067B1 (ko) | 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140416 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141217 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5697665 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |