JPWO2011132226A1 - ピンカードおよびそれを用いた試験装置 - Google Patents
ピンカードおよびそれを用いた試験装置 Download PDFInfo
- Publication number
- JPWO2011132226A1 JPWO2011132226A1 JP2011507490A JP2011507490A JPWO2011132226A1 JP WO2011132226 A1 JPWO2011132226 A1 JP WO2011132226A1 JP 2011507490 A JP2011507490 A JP 2011507490A JP 2011507490 A JP2011507490 A JP 2011507490A JP WO2011132226 A1 JPWO2011132226 A1 JP WO2011132226A1
- Authority
- JP
- Japan
- Prior art keywords
- test
- terminal
- switch
- pin card
- bypass capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 127
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims description 29
- 230000003287 optical effect Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 3
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000013461 design Methods 0.000 description 4
- 239000011324 bead Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
DC試験では、直流試験ユニットによって直流電圧(DC電圧)または電流信号をDUTに供給し、DUTの入出力インピーダンス、漏電電流をはじめとするDC特性を試験する。
反対にDC試験時にはスイッチSW1がオフ、スイッチSW2がオンされる。このときドライバDRおよびタイミングコンパレータTCPがDUT1と切り離され、直流試験ユニットPMUがDUT1と接続される。
第1インダクタ、第2インダクタを設けることにより、第1スイッチSW1を含むインピーダンスが高くなるため、第1スイッチSW1側には非常に低い周波数のみが通過し、それ以外の周波数はバイパスキャパシタ側を通過することになる。したがって第1スイッチを含む経路とバイパスキャパシタを含む経路のクロスオーバー周波数を低下させることができるため、設計の難易度を下げることができる。なお、インダクタは、フェライトビーズインダクタも含む。
DC試験を行う際には、第2スイッチSW2がオン、第1スイッチSW1がオフされる。また交流試験ユニット30は、バイパスキャパシタC1を通過しうる信号を発生させないように制御される(サイレント状態)。具体的にはドライバDRをディスイネーブル状態とし、所定の一定レベルの電圧を出力させるか、もしくはその出力をハイインピーダンスとすればよい。
また高価なMEMSスイッチが不要となるため、試験装置2のコストを従来に比べて大幅に下げることができる。このメリットは、数千チャンネルを備える量産対応の試験装置において顕著となる。
図3は、変形例に係るピンカード100aの構成を示すブロック図である。図3のピンカード100aでは、図2のピンカード100に比べて、さらに低いクロスオーバー周波数が設定される。具体的にはクロスオーバー周波数は数kHz〜数MHz程度に設定される。
第1抵抗R1および第2抵抗R2は、回路のQ値を調節するために設けられる。なお、それらが無くても必要なQ値が得られる場合には、第1抵抗R1および第2抵抗R2は省略してもよい。
つまり、バイパスキャパシタC1の容量値は1pF〜10μFの範囲で、必要なクロスオーバー周波数に応じて適切に選択すればよい。
Claims (12)
- 被試験デバイスと接続されるべき入出力端子と、
その第1端子が前記被試験デバイスの交流試験を行う交流試験ユニットと接続され、その第2端子が前記入出力端子および前記被試験デバイスの直流試験を行う直流試験ユニットと接続され、前記第1端子と前記第2端子の間の導通、遮断状態が切りかえ可能に構成された光半導体スイッチと、
前記光半導体スイッチの外部において前記第1端子と前記第2端子の間に設けられるバイパスキャパシタと、
を備えることを特徴とするピンカード。 - 直流試験を行う際には、光半導体スイッチを遮断状態とするとともに前記交流試験ユニットをサイレントな状態に制御することを特徴とする請求項1に記載のピンカード。
- 前記バイパスキャパシタの容量値は、2pF〜10μFの範囲であることを特徴とする請求項1または2に記載のピンカード。
- 前記光半導体スイッチの前記第1端子と前記バイパスキャパシタの一端の間に設けられた第1インダクタと、
前記光半導体スイッチの前記第2端子と前記バイパスキャパシタの他端の間に設けられた第2インダクタと、
をさらに備えることを特徴とする請求項1または2に記載のピンカード。 - 前記第1インダクタと並列に設けられた第1抵抗と、
前記第2インダクタと並列に設けられた第2抵抗と、
をさらに備えることを特徴とする請求項4に記載のピンカード。 - 前記バイパスキャパシタの容量値は、1pF〜10μFの範囲であることを特徴とする請求項4または5に記載のピンカード。
- 前記バイパスキャパシタと直列に設けられたプリエンファシス用抵抗をさらに備えることを特徴とする請求項1から6のいずれかに記載のピンカード。
- 前記バイパスキャパシタと並列な経路に直列に設けられた、プリエンファシス用抵抗およびキャパシタをさらに備えることを特徴とする請求項1から7のいずれかに記載のピンカード。
- 前記バイパスキャパシタは、前記光半導体スイッチが実装される基板上または基板内にパターンを用いて形成されることを特徴とする請求項1から8のいずれかに記載のピンカード。
- 請求項1から9のいずれかに記載のピンカードを備えることを特徴とする試験装置。
- 被試験デバイスと接続されるべき入出力端子と、
前記被試験デバイスの交流試験を行う交流試験ユニットと、
前記被試験デバイスの直流試験を行う直流試験ユニットと、
その第1端子が前記交流試験ユニットと接続され、その第2端子が前記入出力端子と接続され、前記第1端子と前記第2端子の間の導通、遮断状態が切りかえ可能に構成された光半導体スイッチと、
前記光半導体スイッチの外部において前記第1端子と前記第2端子の間に設けられるバイパスキャパシタと、
を備えることを特徴とする試験装置。 - 直流試験を行う際には、光半導体スイッチを遮断状態とするとともに前記交流試験ユニットをサイレントな状態に制御することを特徴とする請求項11に記載の試験装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/002901 WO2011132226A1 (ja) | 2010-04-22 | 2010-04-22 | ピンカードおよびそれを用いた試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011132226A1 true JPWO2011132226A1 (ja) | 2013-07-18 |
JP5735910B2 JP5735910B2 (ja) | 2015-06-17 |
Family
ID=44833792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011507490A Active JP5735910B2 (ja) | 2010-04-22 | 2010-04-22 | ピンカードおよびそれを用いた試験装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8988089B2 (ja) |
JP (1) | JP5735910B2 (ja) |
WO (1) | WO2011132226A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8860448B2 (en) * | 2011-07-15 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test schemes and apparatus for passive interposers |
US9182440B1 (en) * | 2012-01-30 | 2015-11-10 | Marvell International Ltd. | Pressure activated high density switch array |
CN103263788A (zh) * | 2013-05-06 | 2013-08-28 | 中国石油化工股份有限公司 | 油井简易分离供气装置 |
CN106959411A (zh) * | 2017-03-29 | 2017-07-18 | 安徽云塔电子科技有限公司 | 一种集成电路和集成电路的测试方法 |
US20220359035A1 (en) * | 2021-05-10 | 2022-11-10 | Nanya Technology Corporation | Integrated circuit test apparatus |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3049880B2 (ja) * | 1991-10-17 | 2000-06-05 | 安藤電気株式会社 | Ic試験器の負荷コンデンサ接続回路 |
JPH1164436A (ja) | 1997-08-21 | 1999-03-05 | Advantest Corp | 半導体試験装置 |
KR100693540B1 (ko) * | 2001-07-17 | 2007-03-14 | 주식회사 아도반테스토 | 입출력 회로, 및 시험 장치 |
US6836136B2 (en) * | 2002-12-18 | 2004-12-28 | Teradyne, Inc. | Pin driver for AC and DC semiconductor device testing |
KR101063123B1 (ko) * | 2003-05-21 | 2011-09-07 | 주식회사 아도반테스토 | 전원 장치, 시험 장치 및 전원 전압 안정화 장치 |
JP4351520B2 (ja) * | 2003-09-17 | 2009-10-28 | 京セラ株式会社 | ミリ波変調器 |
DE112006002853T5 (de) * | 2005-10-12 | 2008-10-02 | Advantest Corp. | Prüfvorrichtung, Stiftelektronikkarte, elektrische Vorrichtung und Schalter |
JP2007218779A (ja) * | 2006-02-17 | 2007-08-30 | Nec Electronics Corp | 半導体テスター用テストボード |
JP2008164543A (ja) * | 2006-12-29 | 2008-07-17 | Yokogawa Electric Corp | 半導体試験装置 |
US8547124B2 (en) * | 2010-04-22 | 2013-10-01 | Advantest Corporation | Pin card |
-
2010
- 2010-04-22 US US13/144,792 patent/US8988089B2/en active Active
- 2010-04-22 JP JP2011507490A patent/JP5735910B2/ja active Active
- 2010-04-22 WO PCT/JP2010/002901 patent/WO2011132226A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP5735910B2 (ja) | 2015-06-17 |
US20110291682A1 (en) | 2011-12-01 |
US8988089B2 (en) | 2015-03-24 |
WO2011132226A1 (ja) | 2011-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5735910B2 (ja) | ピンカードおよびそれを用いた試験装置 | |
US9077342B2 (en) | Circuit assembly for processing an electrical signal of a microphone | |
JP5011282B2 (ja) | スイッチ回路、フィルタ回路及び試験装置 | |
CN101438174B (zh) | 用于电流探头的输入旁路电路 | |
JP5629680B2 (ja) | ピンカードおよびそれを用いた試験装置 | |
US20060290361A1 (en) | A semiconductor integrated circuit tester channel with selective bypass circuitry | |
JP2010263627A (ja) | 伝送回路、差動信号伝送回路、および試験装置 | |
JP2001007660A (ja) | アナログ信号処理回路、ad変換装置、半導体デバイス試験装置およびオシロスコープ | |
US20170171001A1 (en) | Multiband equalizer, error rate measurement system using the same, error rate measurement device, and path selection method | |
JP5502938B2 (ja) | 試験装置 | |
JP6115784B2 (ja) | 電子装置 | |
JP5446996B2 (ja) | プローブ | |
CN107820160B (zh) | 信号输入电路 | |
JP5377400B2 (ja) | ノイズ注入装置 | |
JP2010276346A (ja) | 任意波形発生装置 | |
US20170302269A1 (en) | Electronically switchable diplexer | |
WO2013011903A1 (ja) | 増幅回路及び増幅方法 | |
EP2716066B1 (en) | Circuit assembly for processing an electrical signal of a microphone | |
JP2004311878A (ja) | 静電気抑制回路 | |
JP2013140075A (ja) | 試験回路および試験装置 | |
JP5547514B2 (ja) | 信号発生器およびそれを用いた試験装置 | |
JP2018107663A (ja) | デジタル信号オフセット調整装置及びデジタル信号オフセット調整方法 | |
JP2004194239A (ja) | 電圧電流変換回路 | |
JPS63284475A (ja) | 浮動容量回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5735910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |