JP5547514B2 - 信号発生器およびそれを用いた試験装置 - Google Patents

Description

本発明は、信号発生器に関する。

電子回路や電子デバイスを試験するために、任意波形発生器をはじめとする信号発生器が利用される。任意波形発生器は、メモリに格納されたデジタル波形データをデジタル・アナログ（Ｄ／Ａ）変換することによりアナログの電気信号を発生し、測定対象のデバイス（ＤＵＴ）へと供給する。

図１は、任意波形発生器を備える試験装置の構成例を示すブロック図である。任意波形発生器２００は、波形メモリ１０、Ｄ／Ａコンバータ１２、スムージングフィルタ１４、アテネータ１６、出力アンプ１８、オフセット回路２０を備える。波形メモリ１０には、ＤＵＴ２に供給すべき波形を記述する波形データＷＤが格納されている。Ｄ／Ａコンバータ１２は、波形メモリ１０から波形データＷＤを読み出し、アナログ電圧Ｓ１に変換する。スムージングフィルタ１４は、Ｄ／Ａコンバータ１２の動作周波数に応じた周波数成分を除去し、アナログ電圧Ｓ１を滑らかにする。ＤＵＴ２に対して小振幅信号を供給したい場合、アテネータ１６が信号経路に割り込み、スムージングフィルタ１４の出力信号Ｓ２を減衰させる。出力アンプ１８は、アテネータ１６の出力信号Ｓ３を増幅し、伝送線路３を介してＤＵＴ２へと供給する。オフセット回路２０は、必要に応じてアテネータ１６の出力信号Ｓ３をオフセットする。

任意波形発生器２００のアナログ試験信号Ｓｏｕｔを受けたＤＵＴ２は、何らかの信号処理を行い、その結果に応じた信号Ｓ４を出力する。試験装置１の判定部２０２は、信号Ｓ４を受け、それがＤＵＴ２に与えた波形に応じた正しいものであるかを判定する。任意波形発生器２００は、試験装置１に実装されず、それ単体で使用される場合もある。

任意波形発生器２００が生成するアナログ試験信号Ｓｏｕｔに対して、非常に高い精度が要求される場合がある。たとえばＤＵＴ２としてＡ／Ｄコンバータを試験する際には、時間とともに階段状に上昇するランプ波形状のアナログ試験信号ＳｏｕｔがＡ／Ｄコンバータへと供給される。Ａ／Ｄコンバータが正常であれば、Ａ／Ｄコンバータの出力データの値は、ランプ波形に応じて時間とともに上昇する。もし、任意波形発生器２００の出力信号Ｓｏｕｔの精度が、Ａ／Ｄコンバータの１ＬＳＢに相当する電圧よりも悪い場合、正確な試験を行うことはできない。

アナログ試験信号Ｓｏｕｔの精度は、たとえば出力アンプ１８の発生するノイズや歪み、あるいは伝送線路３に対して外部から混入する干渉ノイズによって悪化する。本発明者らは、任意波形発生器２００の出力信号Ｓｏｕｔのノイズを除去する目的で、出力アンプ１８の後段にノイズ除去用のローパスフィルタを設ける技術を提案している（特許文献１参照）。

特開２００６−３３７１４０号公報 特開平１１−３８０９４号公報

図２（ａ）〜（ｃ）は、本発明者らが検討したノイズ除去用のローパスフィルタを有する任意波形発生器の回路図である。ローパスフィルタ４は、図２（ａ）、（ｂ）では出力アンプ１８の後段に設けられ、図２（ｃ）では出力アンプ１８の前段に設けられる。図２（ａ）では、ローパスフィルタ４は、伝送線路３よりもＤＵＴ２側に設けられる。ローパスフィルタ４の特性インピーダンスは、伝送線路３の特性インピーダンスＺ_０と等しくなっており、出力アンプ１８の出力インピーダンスＲｏも、特性インピーダンスＺ_０と等しくなっている。

ＤＵＴ２の入力インピーダンスは５０Ω〜数ｋΩとさまざまであるから、図２（ａ）では、インピーダンス整合をとるために試験時にＤＵＴ２側に終端抵抗ＲＬ（＝Ｚ_０）を設ける必要があるが、終端抵抗ＲＬを設けることにより、ＤＵＴ端での電圧振幅が半減するという問題が生ずる。

また任意波形発生器２００を利用した交流試験（ＡＣ試験）に加えて、リーク電流や信号コンタクトの有無などを測定するＤＣ試験を行う際には、終端抵抗ＲＬをＤＵＴ２から切り離す必要があるため、リレースイッチなどが必要となり、試験システムの構成が煩雑となる。

図２（ｂ）では、ローパスフィルタ４を任意波形発生器２００に内蔵できるメリットがある反面、終端抵抗ＲＬを省略した場合に、帯域外のインピーダンス不整合によってローパスフィルタ４とＤＵＴ２の間で多重反射が発生するという問題が生ずる。さらに試験時において伝送線路３やローパスフィルタ４は外来ノイズ（干渉ノイズ）に晒されるが、図２（ｂ）では、終端抵抗ＲＬを省略した場合に、帯域外において外来ノイズに非常に敏感な周波数が存在してしまう。

図２（ｃ）のように、ローパスフィルタ４を出力アンプ１８の前段に設けた場合には、ローパスフィルタ４の入力インピーダンスは、その前段の出力インピーダンスＲｓと整合され、ローパスフィルタ４の出力インピーダンスは、終端抵抗ＲＬと整合される。図２（ｃ）の構成では、図２（ａ）、（ｂ）で発生する問題のいくつかは起きないが、出力アンプ１８が発生するノイズを除去することができない。

本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ノイズを低減した信号発生器の提供にある。

本発明のある態様は、アナログ試験信号を発生する信号発生器に関する。この信号発生器は、アナログ試験信号を増幅する出力アンプと、出力アンプの出力信号をフィルタリングするローパスフィルタと、ローパスフィルタの後段の信号経路上に直列に設けられた第１抵抗と、を備える。

この態様によると、ローパスフィルタによって出力アンプが発生するノイズを除去することができ、第１抵抗によって、被試験デバイスとローパスフィルタの間で発生する多重反射を抑制し、ノイズを低減することができる。

ローパスフィルタの入力整合インピーダンスは、その前段の回路ブロックの出力整合インピーダンスと実質的に整合されており、ローパスフィルタの出力整合インピーダンスは、ローパスフィルタの後段の伝送線路の特性インピーダンスよりも高くてもよい。

ローパスフィルタの出力整合インピーダンスは、５００Ω以上であってもよい。

ローパスフィルタはπ型のＬＣフィルタを含んでもよい。ＬＣフィルタの入力側のシャントキャパシタの容量は、出力側のシャントキャパシタの容量よりも小さくてもよい。

出力アンプの出力インピーダンスをＲｏ、第１抵抗の抵抗値をＲ１と書くとき、Ｒｏ＋Ｒ１は、本信号発生器と被試験デバイスを結ぶ伝送線路の特性インピーダンスと同程度であってもよい。

ある態様の信号発生器は、出力アンプとローパスフィルタの間に割り込み可能に配置されたアテネータをさらに備えてもよい。アテネータは、出力アンプとローパスフィルタの間に割り込む第２抵抗と、ローパスフィルタの入力端子とアナログ試験信号のコモン電圧が印加されるコモン電圧端子の間に割り込む第３抵抗と、を含んでもよい。第２抵抗の抵抗値Ｒ２と第３抵抗の抵抗値Ｒ３は、
Ｒ３＝（Ｒ２＋Ｒｏ）×Ｒｏ／Ｒ２
を満たすように決定されてもよい。

本発明の別の態様は、試験装置である。この装置は、信号発生器を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、任意波形発生器からのノイズを低減できる。

任意波形発生器を備える試験装置の構成例を示すブロック図である。 図２（ａ）〜（ｃ）は、本発明者らが検討したノイズ除去用のローパスフィルタを有する任意波形発生器の回路図である。 実施の形態に係る任意波形発生器を備える試験装置の構成を示すブロック図である。 図４（ａ）、（ｂ）は、ローパスフィルタの通過特性を示す図である。 図５（ａ）、（ｂ）は、異なる条件（I）〜（III）における連立チェビシェフ型のローパスフィルタの特性を示す図である。 図６（ａ）〜（ｃ）はそれぞれ、図５における条件（I）〜（III）を示す回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

図３は、実施の形態に係る任意波形発生器１００を備える試験装置１の構成を示すブロック図である。任意波形発生器１００は、アナログ試験信号Ｓｏｕｔを発生し、伝送線路３を介してＤＵＴ２の端子に供給する。伝送線路３の特性インピーダンスをＺ_０と記す。

任意波形発生器１００は、波形メモリ１０、Ｄ／Ａコンバータ１２、スムージングフィルタ１４および出力回路１５を備える。波形メモリ１０には、ＤＵＴ２に供給すべき波形を記述する波形データＷＤが格納されている。Ｄ／Ａコンバータ１２は波形メモリ１０から波形データＷＤを読み出し、アナログ電圧Ｓ１に変換する。スムージングフィルタ１４は、Ｄ／Ａコンバータ１２の動作周波数に応じた周波数成分を除去し、アナログ電圧Ｓ１を滑らかにする。

出力回路１５は、スムージングフィルタ１４からアナログ試験信号（以下、入力信号）Ｓｉｎを受け、それを増幅し、ノイズを除去してＤＵＴ２へと供給する。出力回路１５よりも前段の構成は図２のそれに限定されず、任意の構成であってよい。

続いて出力回路１５の構成を説明する。出力回路１５は、出力アンプ１８、オフセット回路２０、アテネータ１６、ローパスフィルタ４、第１抵抗Ｒ１を備える。

オフセット回路２０は、入力信号Ｓｉｎを必要に応じてオフセットし、入力信号Ｓｉｎの直流バイアス点、すなわちコモン電圧（コモンモード電圧ともいう）Ｖｃｍを変化させる。後段の出力アンプ１８の利得をＡとするとき、オフセット回路２０はコモン電圧Ｖｃｍを１／Ａ倍し、それを元の入力信号Ｓｉｎと加算する。なお、オフセット回路２０は省略してもよい。

出力アンプ１８は、オフセット回路２０の出力信号Ｓ１０を利得Ａで増幅する。出力アンプ１８の出力インピーダンスをＲｏと記す。

ローパスフィルタ４は、出力アンプ１８の出力信号Ｓ１２をフィルタリングし、ＤＵＴ２に供給すべきでないノイズ成分を除去するために設けられる。ローパスフィルタ４はたとえばπ型のＬＣフィルタ（３次チェビシェフフィルタ）であり、入力側シャントキャパシタＣ１、出力側シャントキャパシタＣ２および直列インダクタＬ１を含む。直列インダクタＬ１と並列に直列キャパシタＣ３を設け、エリプティック型（連立チェビシェフ型）のフィルタとしてもよい。

第１抵抗Ｒ１は、ローパスフィルタ４の出力端子とＤＵＴ２の間に、伝送線路３と直列に設けられている。典型的には伝送線路３の特性インピーダンスはＺ_０＝５０Ωであるため、以下、それを前提として説明をする。第１抵抗Ｒ１の抵抗値は、伝送線路３の特性インピーダンスＺ_０と同程度であることが好ましい。

より望ましくは、出力アンプ１８からＤＵＴ２に至る経路上の抵抗成分（インピーダンスの実部）、すなわち（Ｒｏ＋Ｒ１）は、伝送線路３の特性インピーダンスＺ_０と同程度であることが望ましい。
Ｒｏ＋Ｒ１≒Ｚ_０
Ｚ_０＝５０Ω、Ｒｏ＝２５Ωのとき、Ｒ１＝２５Ω程度となる。なお、（Ｒｏ＋Ｒ１）は厳密に特性インピーダンスＺ_０と一致している必要はなく、１／２倍〜２倍の範囲、すなわち２５Ω〜１００Ωの範囲に収まっていればよい。

ローパスフィルタ４の入力整合インピーダンスＺｉは、アナログ試験信号Ｓｏｕｔの信号帯域内において、その前段の回路ブロック、すなわち出力アンプ１８の出力整合インピーダンスＲｏと実質的に整合されている。一例としてＲｏ＝２５Ωとすると、ローパスフィルタ４の入力整合インピーダンスＺｉはそれと同程度、具体的には±１０％、より好ましくは±５％の２４〜２６Ω程度で設計される。これにより、ローパスフィルタ４の周波数特性に所望の帯域内振幅平坦性を実現する。

一般的な回路においては、ローパスフィルタの出力整合インピーダンスＺｏは、それよりも後段の回路と整合するように設計される。すなわちインピーダンス整合のみを考慮すれば、ローパスフィルタ４の出力整合インピーダンスは、後段の特性インピーダンスＺ_０もしくは第１抵抗Ｒ１に応じて、２５Ω〜１００Ω程度とする必要があろう。

これに対して本実施の形態では、ローパスフィルタ４の出力整合インピーダンスＺｏは、その入力整合インピーダンスＺｉおよび後段の特性インピーダンスＺ_０、第１抵抗Ｒ１の抵抗値よりも十分に高く設計される。具体的には、後段の特性インピーダンスＺ_０の１０倍以上に設計することが望ましく、５００Ω〜１０ｋΩ、より好ましくは１００倍以上の５ｋΩ〜１ＭΩの範囲で設計する。

以上が任意波形発生器１００の構成である。この任意波形発生器１００は、図２（ａ）〜（ｃ）で説明した構成と比べて以下の利点を有する。

まず、出力アンプ１８の後段にローパスフィルタ４を設けたことにより、出力アンプ１８が発生するノイズを除去することができ、あるいは高調波歪みを低減することができる。

また、試験装置１が試験対象とするＤＵＴ２の入力インピーダンスはさまざまであり、５０Ωのものもあれば、数ｋΩのものもある。このような状況では、ローパスフィルタ４の出力整合インピーダンスＺｏを十分に高く設計しておくことにより、入出力の両方で整合をとる場合に比べて好ましい結果を得ることができる。以下、この点を詳細に説明する。

図４（ａ）、（ｂ）は、ローパスフィルタ４の通過特性を示す図である。
図４（ａ）は、入力整合インピーダンス、出力整合インピーダンスがともに５０Ωであるローパスフィルタ４の、ＤＵＴ２の入力インピーダンスを５０Ω、７５Ω、２００Ω、５ｋΩと変化させたときの通過特性を示す。通過帯域周波数がＤＣ〜１．１ＭＨｚ、リップル幅が２００ｍｄＢという条件で設計した場合、回路定数はＣ１＝Ｃ２＝３．５５２ｎＦ、Ｌ１＝８．３３８μＨとなる。伝送線路３の特性インピーダンスＺ_０は５０Ωであり、その電気長は１０ｎｓと仮定している。

入力側と出力側ともに５０Ωで整合をとった場合、ＤＵＴ２の入力インピーダンス（負荷インピーダンス）が５０Ωのときには、フラットで良好な特性を得ることができる。ところが負荷インピーダンスが増加するにしたがい、１ＭＨｚ〜２ＭＨｚの帯域においてリップルが発生し、周波数フラットネスが悪化してしまう。この周波数フラットネスの悪化は、信号振幅誤差や時間応答波形の歪みの発生を意味する。

図４（ｂ）は、入力側のみインピーダンス整合をとり、出力整合インピーダンスを高くした場合の通過特性を示す。図４（ａ）と同様に、通過帯域周波数がＤＣ〜１．１ＭＨｚ、リップル幅が２００ｍｄＢという条件で設計した場合、回路定数はＣ１＝１．７８５ｎＦ、Ｃ２＝３．４５２ｎＦ、Ｌ１＝８．６２１μＨである。つまり出力整合インピーダンスＺｏを高くするために、入力側のシャントキャパシタの容量を、出力側のシャントキャパシタの容量よりも小さくしている。

ローパスフィルタ４の出力整合インピーダンスを高くした場合、図４（ｂ）に示すように、負荷インピーダンスが変化した場合のフラットネスを改善することができる。つまり、ＤＵＴ２の入力インピーダンスによらずに、帯域内信号を歪ませることなく、不要なノイズを除去することが可能となる。なお負荷インピーダンスが５０Ωのときの帯域外の減衰量（たとえば２ＭＨｚ）は、図４（ａ）に比べてわずかに悪化するが、これはそれと引き替えに得られる周波数フラットネスの利点を考慮すれば受け入れられる範囲である。

続いて、第１抵抗Ｒ１を設けることによる利点を説明する。
図５（ａ）、（ｂ）は、異なる条件（I）〜（III）における連立チェビシェフ型のローパスフィルタ４の特性を示す図である。図５（ａ）は、ローパスフィルタ４の通過特性を示す。図５（ｂ）は、負荷として入力インピーダンスＺｉ＝５ｋΩの信号源を接続した場合の、ＤＵＴ２からローパスフィルタ４の方向の伝送線路３の通過利得、言い換えればＤＵＴ２からみたローパスフィルタ４の出力インピーダンスを示す。図６（ａ）〜（ｃ）はそれぞれ、条件（I）〜（III）を示す回路図である。以下、各条件（I）〜（III）について説明する。

すべての条件において、ローパスフィルタ４の入力整合インピーダンスＺｉは、その前段の出力インピーダンスとマッチングがとられている。ローパスフィルタ４の出力整合インピーダンスＺｏは十分に高く（１ｋΩ、あるいは５００Ω）なっている。

条件（I）
図６（ａ）に示すように、第１抵抗Ｒ１が設けられず、Ｒｏ＝５０Ωとなっている。π型のローパスフィルタ４の出力側からみたインピーダンスは、帯域外において周波数に依存して大きく変動する。したがって第１抵抗Ｒ１を設けない場合、図５（ａ）、（ｂ）に示すように、２０ＭＨｚと７０ＭＨｚ付近においてインピーダンスが大きく変動する共振点が存在する。ローパスフィルタ４と伝送線路３の端面において、フィルタの帯域外のノイズ信号が反射し、ＤＵＴ２へと供給されてしまう。

条件（II）
図６（ｂ）に示すように、Ｒ１＝５０Ωであり、Ｒｏ＝５０Ωとなっている。つまり、
Ｒｏ＋Ｒ１＝２×Ｚ_０
となっている。この場合、ＤＵＴ２からローパスフィルタ４に向かう帯域外ノイズは、第１抵抗Ｒ１によって吸収されてほとんど反射されず、再びＤＵＴ２に入力されることはない。なぜなら帯域外において、第１抵抗Ｒ１と伝送線路３の端面でインピーダンス整合がとられるからである。つまり、条件（II）は、帯域外ノイズを低減するのに最も有効である。

条件（III）
図６（ｃ）に示すように、Ｒ１＝２５Ωであり、Ｒｏ＝２５Ωとなっている。つまり、Ｒｏ＋Ｒ１＝Ｚ_０を満たす場合である。この場合、ＤＵＴ２からローパスフィルタ４に向かう通過帯域内のノイズを低減することができる。さらに出力アンプ１８から伝送線路３を介して５０Ω整合で信号を伝送することができるというメリットを享受できる。

つまり条件（II）と条件（III）は、信号伝送の際のインピーダンス整合や、ノイズ低減の効果（減衰させたいノイズの周波数）を考慮して選択すればよい。もちろん、条件（II）と（III）の中間的な条件も選択しうる。

まとめると、第１抵抗Ｒ１を設けることにより、伝送線路３からローパスフィルタ４に向かって進行する反射波（ノイズ信号）を吸収できるため、ＤＵＴ２に入力されるノイズを低減することができる。また、Ｒｏ＋Ｒ１＝Ｚ_０を満たすことにより、インピーダンス整合をとりつつ信号を伝送することができる。

さらに図３の任意波形発生器１００によれば、図２（ａ）、（ｂ）と同様にローパスフィルタ４を用いながらも、伝送線路３側には終端抵抗ＲＬを設ける必要がない点も大きな利点となる。これにより試験装置を簡略化できるとともに、リレーによる切りかえを伴わずにＤＣ試験を行うことができる。

以上が図３の任意波形発生器１００の利点である。

ＤＵＴ２に対して、振幅が小さい信号を供給したい場合がある。このために、アナログ試験信号Ｓｏｕｔを減衰させるためのアテネータ１６が設けられる。アテネータ１６は、出力アンプ１８とローパスフィルタ４の間に割り込み可能に配置される。割り込みはスイッチＳＷ１、ＳＷ２の切りかえによって実現できる。

アテネータ１６は、第２抵抗Ｒ２および第３抵抗Ｒ３を含む。第２抵抗Ｒ２は、出力アンプ１８とローパスフィルタ４の間に割り込むよう配置される。第３抵抗Ｒ３は、ローパスフィルタ４の入力端子と、アナログ試験信号Ｓｏｕｔのコモン電圧Ｖｃｍが印加されるコモン電圧端子の間に割り込むよう配置される。当然ながらオフセットを与えない場合にはＶｃｍ＝０Ｖであるから、コモン電圧端子は接地端子となる。

出力アンプ１８の出力インピーダンスをＲｏとするとき、第２抵抗Ｒ２の抵抗値と第３抵抗Ｒ３の抵抗値は、
Ｒ３＝（Ｒ２＋Ｒｏ）×Ｒｏ／Ｒ２
を満たすように決めることが望ましい。この場合、アテネータ１６を割り込ませた状態と割り込ませない状態の双方において、同様のノイズ特性およびインピーダンス整合状態を実現することができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。

実施の形態では、３次π型のローパスフィルタ４を用いる場合を説明したが、その出力端にシャントキャパシタを有するタイプであれば、２次であっても４次以上であってもよい。

図３では説明の簡略化と理解の容易化のために、シングルエンド形式の任意波形発生器１００を示されるが、当然ながら差動形式で構成されてもよい。

実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。

１００…任意波形発生器、１…試験装置、２…ＤＵＴ、３…伝送線路、４…ローパスフィルタ、１０…波形メモリ、１２…Ｄ／Ａコンバータ、１４…スムージングフィルタ、１５…出力回路、１６…アテネータ、１８…出力アンプ、２０…オフセット回路、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗。

Claims (7)

1. アナログ試験信号を増幅する最終段の出力アンプと、
   前記出力アンプの出力信号をフィルタリングするローパスフィルタと、
   前記出力アンプと前記ローパスフィルタの間に割り込み可能に配置されたアテネータと、
   前記ローパスフィルタの後段の信号経路上に直列に、前記アテネータとは別に設けられた第１抵抗と、
   を備えることを特徴とする信号発生器。
2. 前記信号発生器は、その出力端子に所定の特性インピーダンスを有する伝送線路が接続されることを前提として設計されるものであり、
   前記ローパスフィルタの入力整合インピーダンスは、その前段の回路ブロックの出力整合インピーダンスと実質的に整合されており、前記ローパスフィルタの出力整合インピーダンスは、前記ローパスフィルタの後段の伝送線路の特性インピーダンスよりも高くなるよう設計されることを特徴とする請求項１に記載の信号発生器。
3. 前記ローパスフィルタの出力整合インピーダンスは、前記ローパスフィルタの後段の伝送線路の特性インピーダンスの１０倍以上に設計されることを特徴とする請求項２に記載の信号発生器。
4. 前記ローパスフィルタはπ型のＬＣフィルタを含み、前記ＬＣフィルタの入力側のシャントキャパシタの容量は、出力側のシャントキャパシタの容量よりも小さいことを特徴とする請求項１から３のいずれかに記載の信号発生器。
5. 前記信号発生器は、その出力端子に所定の特性インピーダンスを有する伝送線路が接続されることを前提として設計されるものであり、
   前記出力アンプの出力インピーダンスをＲｏ、前記第１抵抗の抵抗値をＲ１と書くとき、（Ｒｏ＋Ｒ１）は、前記伝送線路の特性インピーダンスと同程度となるよう設計されることを特徴とする請求項１から４のいずれかに記載の信号発生器。
6. 前記アテネータは、
   前記出力アンプと前記ローパスフィルタの間に割り込む第２抵抗と、
   前記ローパスフィルタの入力端子と前記アナログ試験信号のコモン電圧が印加されるコモン電圧端子の間に割り込む第３抵抗と、
   を含み、
   前記第２抵抗の抵抗値Ｒ２と前記第３抵抗の抵抗値Ｒ３は、
   Ｒ３＝（Ｒ２＋Ｒｏ）×Ｒｏ／Ｒ２
   を満たすように決定されることを特徴とする請求項１から５のいずれかに記載の信号発生器。
7. 請求項１から６のいずれかに記載の信号発生器を備えることを特徴とする試験装置。

Images