JPWO2011058825A1 - ストリップラインフィルタ、およびその製造方法 - Google Patents

ストリップラインフィルタ、およびその製造方法 Download PDF

Info

Publication number
JPWO2011058825A1
JPWO2011058825A1 JP2011540444A JP2011540444A JPWO2011058825A1 JP WO2011058825 A1 JPWO2011058825 A1 JP WO2011058825A1 JP 2011540444 A JP2011540444 A JP 2011540444A JP 2011540444 A JP2011540444 A JP 2011540444A JP WO2011058825 A1 JPWO2011058825 A1 JP WO2011058825A1
Authority
JP
Japan
Prior art keywords
electrode
substrate
chip body
filter
stripline filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011540444A
Other languages
English (en)
Inventor
宗則 堤
宗則 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2011058825A1 publication Critical patent/JPWO2011058825A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters
    • H01P1/20327Electromagnetic interstage coupling
    • H01P1/20354Non-comb or non-interdigital filters
    • H01P1/20381Special shape resonators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/007Manufacturing frequency-selective devices

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

ストリップラインフィルタ(1)の接地電極(9)は基板(2)の底面に設けられ接地される。主面線路(3A〜3E)は基板(2)の天面に設けられ、基板(2)および接地電極(9)とともに共振器を構成する。入出力電極(10A,10B)は基板(2)の底面に設けられ、共振器のいずれかに結合する。側面線路(5A〜5D,6A〜6D,7A,7B)は誘電体基板(2)およびガラス層(12,13)の側面に設けられ、ガラス層(13)の天面に回り込み電極(15A〜15D,16A〜16D,17A,17B)を形成する。ガラス層(14)は天面および側面に開口する切り欠き部(14A)を備え、切り欠き部(14A)内に回り込み電極(15A〜15D,16A〜16D,17A,17B)を収容する。

Description

この発明は、誘電体基板に主面線路、底面電極、および側面線路を設けて構成したストリップラインフィルタ、およびその製造方法に関する。
チップ型電子部品は、チップ底面に形成した底面電極を実装基板のランドに搭載し、チップ側面に形成した側面電極をハンダ付けすることで、実装基板へ実装される。側面電極の形成をチップ側面に電極ペーストを転写することで行うと、チップ底面およびチップ天面に電極ペーストが回り込み、焼成によりチップ底面およびチップ天面に回り込み電極が形成される(例えば特許文献1参照)。チップ天面の回り込み電極は回路電極との不要な導通を招く危険性があり、チップ天面にはガラスなどからなる絶縁層が形成される。このようなチップ型電子部品の取り回しは吸着ノズルを備える実装装置により行われる。吸着ノズルはチップ天面の回り込み電極に先端が接触した状態で負圧を発生させ、チップ型電子部品を吸着する(例えば特許文献2参照)。
ストリップラインフィルタをチップ型電子部品として構成する場合、誘電体基板の天面にはストリップラインとなる主面線路が設けられ、誘電体基板の主面にガラス層が積層される。主面線路は、誘電体基板の底面に設ける接地電極に対向して共振器として機能する。
特開2002−367852号公報 特開2004−303947号公報
チップ型電子部品においてガラス層の天面に回り込み電極が存在すると、吸着ノズルによる吸着時に、回り込み電極とガラス層との隙間からのエア漏れが生じる。そのため、回り込み電極の電極厚が厚く隙間が大きければ、吸着力が低下して問題となる。
また、回り込み電極の形成位置によってはノズル先端がチップ天面に対して傾斜した状態でチップ本体を吸着し、チップ姿勢が不安定になって実装基板への実装位置や実装姿勢がばらつくことがある。すると、後のハンダ付けで形成されるハンダフィレットの形状などが安定性を欠き、ストリップラインフィルタの周波数特性が設計から変動する。そのため、吸着時のチップ姿勢は安定させる必要があり、回り込み電極および側面線路の形成位置には制約がある。
さらには、吸着ノズルに接触する位置に圧力が集中し、回り込み電極やその直下のチップ本体に負荷が掛かり問題となる。ストリップラインフィルタでは、チップ本体に圧力負荷が掛かることで誘電体基板や主面線路にダメージが及んで周波数特性が劣化する危険性がある。このため、ストリップラインフィルタの良品率が低下する。
そこで本発明の目的は、吸着ノズルに確実に吸着させることができ、吸着時の姿勢が安定し、チップ本体に掛かる圧力負荷を低減できる形状のストリップラインフィルタ、およびその製造方法を提供することにある。
この発明のストリップラインフィルタはチップ本体、接地電極、主面線路、入出力電極、および側面線路を備える。チップ本体は誘電体基板の天面に絶縁層を積層してなる。接地電極はチップ本体の底面に設けられ接地される。主面線路は誘電体基板の天面に設けられ、誘電体基板および接地電極とともに共振器を構成する。入出力電極はチップ本体の底面に設けられ、共振器のいずれかに結合する。側面線路はチップ本体の側面に設けられ、チップ本体の天面に回り込み電極を形成する。絶縁層は、チップ本体の天面および側面に開口する切り欠きを備え、切り欠き内に回り込み電極を収容する。
この構成では、絶縁層に設けた切り欠き部に側面電極の回り込み電極を収容することで、回り込み電極のチップ本体天面からの突出を抑制できる。このため、吸着ノズルがチップ本体の天面に直接接触し易くなり、十分な吸着力を確保することが可能になる。吸着ノズルがチップ本体の天面に直接接触すれば吸着時のチップ姿勢が安定するので、側面線路および回り込み電極の形成位置に制約がなくなる。また、ノズル先端から作用する圧力がチップ本体の天面に局所的に集中することが無くなり、チップ本体に掛かる圧力負荷を低減できる。したがって、ストリップラインフィルタの周波数特性を安定させることができ、良品率を高められる。
この発明の絶縁層は複数のガラス層を積層してなり、切り欠き部は最表層のガラス層に形成されると好適である。これにより、チップ本体天面における回り込み電極が、主面線路に不要な導通をもたらすことを防げ、良品率を改善できる。
この発明の回り込み電極の厚みは、切り欠き部の深さに比べて薄いと好適である。これにより、回り込み電極の厚みに製品毎のばらつきがあっても、回り込み電極がチップ本体天面から突出することを防いで良品率を改善できる。
この発明の切り欠き部および回り込み電極は複数設けられ、天面視して異方性のある配置であると好適である。これにより、チップの方向性の判別が容易になり、方向性を判別するためのマーカを設ける必要がなくなる。
この発明によれば、絶縁層に設けた切り欠き部に側面電極の回り込み電極を収容することで、回り込み電極におけるチップ本体の天面からの突出量を抑制でき、より確実にチップの吸着を行える。吸着ノズルがチップ本体の天面に直接接触し易くなり、吸着ノズルがチップ本体の天面に直接接触することで、吸着時のチップ姿勢が安定する。また、ノズル先端から作用する圧力がチップ本体の天面に分散し、チップ本体に掛かる圧力負荷を低減できる。したがって、ストリップラインフィルタの周波数特性を安定させることができ、良品率を高められる。
本発明の第1の実施形態に係るストリップラインフィルタの斜視図である。 図1に示すストリップラインフィルタの分解斜視図である。 図1に示すストリップラインフィルタの製造フローを説明する図である。 本発明の他の実施形態に係るストリップラインフィルタの斜視図である。
以下、本発明の第1の実施形態に係るストリップラインフィルタ1として、帯域通過型のフィルタを例に説明する。フィルタ1は、6GHz以上の高周波帯に対応するUWB(Ultra Wide Band)通信に利用される。図1(A)はフィルタ1の天面側斜視図であり、図1(B)はフィルタ1の底面側斜視図である。
フィルタ1は誘電体基板2、ガラス層12,13,14、側面線路5A〜5D,6A〜6D,7A,7B(不図示)、回り込み電極15A〜15D,16A〜16D,17A,17B、接地電極9、および入出力電極10A,10Bを備える。
基板2は酸化チタン等からなる比誘電率が約111の小型直方体状のセラミック焼結誘電体基板である。基板2の組成及び寸法は、周波数特性や仕様などを考慮して設定される。
ガラス層12は、基板2の主面に積層される厚み約15μmの透光性ガラスである。ガラス層13は、ガラス層12の主面に積層される厚み約15μmの遮光性ガラスである。ガラス層14は、ガラス層13の主面に積層される厚み約15μmの透光性ガラスであり、外周に沿って設けられた複数の切り欠き部14Aを備える。ガラス層12,13,14は本発明の絶縁層に相当し、フィルタ1の機械的保護、耐環境性向上などに寄与する。なお、絶縁層は単層のガラス層で構成してもよいが、好ましくは回り込み電極15A〜15D,16A〜16D,17A,17Bと後述する主面線路3A〜3Eとの絶縁を確保するために切り欠き部を設けるガラス層とは別のガラス層も設けて絶縁層を構成するとよい。
側面線路5A〜5D,6A〜6D,7A,7Bは基板2の側面に天面および底面に対して垂直に設ける。側面線路7Aは基板2の正面における中心軸に沿って設けられ、入出力電極10Aに導通する。側面線路7B(不図示)は基板2の図示しない背面における中心軸に沿って設けられ、入出力電極10Bに導通する。側面線路5A〜5Dは基板2の右側面に正面側から背面側にかけて順に配列して設けられ、接地電極9に導通する。側面線路6A〜6Dは基板2の左側面に正面側から背面側にかけて順に配列して設けられ、接地電極9に導通する。
回り込み電極15A〜15D,16A〜16D,17A,17Bは、それぞれガラス層14の切り欠き部14A内に収容され、順に側面線路5A〜5D,6A〜6D,7A,7Bに導通する。なお、回り込み電極15A〜15D,16A〜16D,17A,17Bの体積よりも、切り欠き部14Aの容積が大きくなるように、切り欠き部14Aのサイズおよび形成位置は設定し、回り込み電極15A〜15D,16A〜16D,17A,17Bがガラス層14の表面から突出することを防いでいる。
入出力電極10Aは矩形状であり、基板2の底面における基板2の正面との境界に接する位置に設ける。入出力電極10Bは矩形状であり、基板2の底面における基板2の背面との境界に接する位置に設ける。接地電極9は、基板2の正面側の縁、基板2の背面側の縁、および入出力電極10A,10Bの周囲を除く、基板2の底面の略全面に設ける。フィルタ1がセット基板にハンダ付け実装される場合、入出力電極10A,10Bは、セット基板における入出力端子となるランドに塗布されたハンダペースト上に配置される。また接地電極9は、セット基板における接地端子となるランドに塗布されたハンダペースト上に配置される。そして、加熱により、ハンダペーストを溶融させて各側面線路を濡れ上がらせることでハンダフィレットを形成する。
図2は、フィルタ1の分解斜視図である。フィルタ1は、誘電体基板2の天面に、主面線路3A〜3E、引出電極11A,11Bをさらに備える。
主面線路3Aは、左側面の側面線路6A(不図示)に導通する幅広部位と、幅広部位から基板2の右側面側に延びて先端が開放端となる直線部位とからなる。引出電極11Aは、正面の側面線路7Aに導通する幅広部位と、幅広部位から基板2の背面側に延びて先端が主面線路3Aの側方に導通する直線部位とからなる。主面線路3Bは、右側面の側面線路5A,5Bに導通する分岐部位と、分岐部位の中央から基板の左側面側に延びて先端が開放端となる直線部位とからなる。主面線路3Cは、右側面側の辺が開口した矩形環状(即ちC字状)であり、基板2の天面中央に設ける。主面線路3Dは、右側面の側面線路5C,5Dに導通する分岐部位と、分岐部位の中央から基板の左側面側に延びて先端が開放端となる直線部位とからなる。主面線路3Eは、左側面の側面線路6D(不図示)に導通する幅広部位と、幅広部位から基板2の右側面側に延びて先端が開放端となる直線部位とからなる。引出電極11Bは、背面の側面線路7Bに導通する幅広部位と、幅広部位から基板2の正面側に延びて先端が主面線路3Eの側方に導通する直線部位とからなる。
主面線路3Aと側面線路6Aとは共振線路を構成し、基板2を介して接地電極9に対向して入力段(または出力段)の1/4波長共振器を構成する。主面線路3Bと側面線路5Aと側面線路5Bとは共振線路を構成し、基板2を介して接地電極9に対向して2段目の1/4波長共振器を構成する。主面線路3Cは、基板2を介して接地電極9に対向して3段目の1/2波長共振器を構成する。主面線路3Dと側面線路5Cと側面線路5Dとは共振線路を構成し、基板2を介して接地電極9に対向して4段目の1/4波長共振器を構成する。主面線路3Eと側面線路6Dとは共振線路を構成し、基板2を介して接地電極9に対向して出力段(または入力段)の1/4波長共振器を構成する。引出電極11Aと側面線路7Aとはタップ電極を構成し、入力段(または出力段)の1/4波長共振器と入出力電極10Aとを結合させる。引出電極11Bと側面線路7B(不図示)とはタップ電極を構成し、出力段(または入力段)の1/4波長共振器と入出力電極10Bとを結合させる。したがって、このフィルタ1は、インターディジタル結合する5段の共振器からなり、UWB通信などに適した広帯域な帯域通過フィルタを構成する。
なお、側面線路6B,6C(不図示)は主面線路3A〜3Eのいずれにも電気的に接続されず、電気回路的には必須の構成でないが、左側面の電極パターンを右側面の電極パターンと合同にするために設けている。これにより、右側面と左側面とを区別することなく各面の電極を形成可能にしている。また、基板2の正面に設けた側面線路7Aと基板2の背面に設けた側面線路7Bとについても、それぞれ点対称で合同な電極パターンで形成することで、正面と背面とを区別することなく、各面の電極を形成可能にしている。
図3は、フィルタ1の製造フローを説明する図である。
フィルタ1を製造する際には、まず、複数の誘電体基板2を切り出す前の広大な母基板を印刷装置に配置する(S1)。
次に、母基板にメタルマスクまたはレジストマスクを用いて、所定パターンで電極ペーストを印刷する。この後、母基板は電極ペーストを乾燥させ、焼成炉にて焼成し、これにより入出力電極10A,10Bおよび接地電極9を形成する(S2)。これらの電極は電極厚約12μm以上とする。
次に、誘電体基板2を裏返して天面を上にし、感光性銀ペーストを印刷する。そして、感光性銀ペーストを乾燥させた後、フォトレジストを用いて露光し、現像してから焼成炉にて焼成し、主面線路3A〜3Eおよび引出電極11A,11Bを形成する(S3)。これらの電極は電極厚約5μm以上であり、フォトリソグラフィプロセスによりパターン形成することで、電極の形状精度を高めている。
次に、誘電体基板の上面にガラスペーストを印刷し、ガラスペーストを乾燥させた後、焼成してガラス層12を形成する(S4)。この工程を繰り返してガラス層12の上面にガラス層13を形成する。
次に、ガラス層13の上面に感光性ガラスペーストを印刷し、乾燥させた後、フォトレジストを用いて露光し、現像してから焼成して切り欠き部14Aを設けた所定パターンのガラス層14を形成する(S5)。
次に、母基板を切断して複数の誘電体基板2を切り出す(S6)。
次に、切り出した複数の誘電体基板2の右側面または左側面を揃えて整列させ治具にセットする(S7)。そして、電極ペーストを印刷し乾燥させた後に焼成炉で焼成して、側面線路5A〜5Dまたは側面線路6A〜6Dを形成する(S8)。この工程を2度繰り返して基板2の右側面および左側面に、側面線路5A〜5Dおよび側面線路6A〜6Dを形成する。次に、複数の誘電体基板2の正面または背面を揃えて整列させて治具にセットし、側面線路7Aまたは側面線路7Bを形成する。そして、この工程を2度繰り返して基板2の正面および背面に、側面線路7Aおよび側面線路7Bを形成する。
上記工程では、電極ペーストが基板2の底面および天面に回り込む。基板2の底面に回り込んだ電極ペーストは、基板2の底面に予め設けられた接地電極9および入出力電極10A,10Bに一体化する。また、天面に回り込んだ電極ペーストは、ガラス層14の切り欠き部14A内に収容された回り込み電極15A〜15D,16A〜16D,17A,17Bとなる。回り込み電極15A〜15D,16A〜16D,17A,17Bはガラス層14の天面から突出することがなく、完成後に吸着ノズルでフィルタ1を取り回す際に、ガラス層14に直接、吸着ノズルを接触させることが可能になる。これにより、吸着時のフィルタ1の姿勢が安定したものになり、ノズル先端から作用する圧力がフィルタ1の天面全体に分散し、フィルタ1に掛かる圧力負荷を低減できる。したがって、フィルタ1の周波数特性を安定させることができ、良品率を高められる。
以下、本発明の他の実施形態に係るストリップラインフィルタについて説明する。
図4(A)はフィルタ51の天面側斜視図である。フィルタ51は2段の1/4波長共振器を有し、共振器それぞれを構成する側面線路55,56(不図示)とタップ電極を構成する側面線路57,58(不図示)と回り込み電極55A,56A,57A,58Aとを備える。フィルタ51における共振器の段数がどのようであっても、本発明は好適に実施できる。
図4(B)はフィルタ61の天面側斜視図である。フィルタ61は上記フィルタ51とほぼ同様な構成であるが回り込み電極55A,56Aに替えて、回り込み電極65A,66Aを採用している。回り込み電極66Aは回り込み電極65Aよりもサイズを大きくしていて、これにより、切り欠き部および回り込み電極の配置に、天面視した異方性を持たせている。このような構成により、フィルタ61はマーカを設けなくてもチップの方向性の判別が容易になる。
図4(C)はフィルタ71の天面側斜視図である。フィルタ71は上記フィルタ51とほぼ同様な構成であるが回り込み電極55A,56Aに替えて、回り込み電極75A,76Aを採用している。回り込み電極75A,76Aは回り込み電極55A,56Aよりも背面側にずらして配置していて、これにより、切り欠き部および回り込み電極の配置に、天面視した異方性を持たせている。このような構成により、フィルタ71はマーカを設けなくてもチップの方向性の判別が容易になる。
図4(D)はフィルタ81の天面側斜視図である。フィルタ81はマーカ82を設けて、チップの方向性の判別を可能にしたものである。
上述した各実施形態での側面線路や回り込み電極の配置や形状は製品仕様に応じたものであり、製品仕様に応じたどのような配置や形状であっても良い。本発明は上記構成以外であっても適用でき、多様なフィルタのパターン形状に採用できる。また、このフィルタに、他の構成(高周波回路)をさらに配しても良い。本発明の範囲は、上述の実施形態ではなく特許請求の範囲によって示され、本発明の範囲には特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
1、51,61,71,81…ストリップラインフィルタ
2…誘電体基板
3A〜3E…主面線路
5A〜5D,6A〜6D,7A,7B,55,56,57,58…側面線路
9…接地電極
10A,10B…入出力電極
11A,11B…引出電極
12,13,14…ガラス層
14A…切り欠き部
15A〜15D,16A〜16D,17A,17B,55A,56A,57A,58A,65A,66A,75A,76A…回り込み電極
82…マーカ

Claims (5)

  1. 誘電体基板の天面に絶縁層を積層してなるチップ本体、
    前記チップ本体の底面に設けられ接地される接地電極、
    前記誘電体基板の天面に設けられ、前記誘電体基板および前記接地電極とともに共振器を構成する主面線路、
    前記チップ本体の底面に設けられ、前記共振器のいずれかに結合する入出力電極、および、
    前記チップ本体の側面に設けられ、前記チップ本体の天面に回り込み電極を形成する側面線路を備えるストリップラインフィルタであって、
    前記絶縁層は、前記チップ本体の天面および側面に開口する切り欠き部を備え、前記切り欠き部内に前記回り込み電極を収容するストリップラインフィルタ。
  2. 前記絶縁層は複数のガラス層を積層してなり、前記切り欠き部は最表層のガラス層に形成される、請求項1に記載のストリップラインフィルタ。
  3. 前記回り込み電極の厚みは、前記切り欠き部の深さに比べて薄い、請求項1または2に記載のストリップラインフィルタ。
  4. 前記切り欠き部および前記回り込み電極は複数設けられ、天面視して異方性のある配置である、請求項1〜3のいずれかに記載のストリップラインフィルタ。
  5. 請求項1〜4のいずれかに記載のストリップラインフィルタの製造方法であって、
    前記チップ本体の天面および側面に開口する切り欠き部を設けて絶縁層を形成する工程と、
    前記チップ本体の側面に前記側面線路を形成し、前記回り込み電極を前記切り欠き部内に収容する工程と、
    を備える、ストリップラインフィルタの製造方法。
JP2011540444A 2009-11-11 2010-09-27 ストリップラインフィルタ、およびその製造方法 Pending JPWO2011058825A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009258301 2009-11-11
JP2009258301 2009-11-11
PCT/JP2010/066639 WO2011058825A1 (ja) 2009-11-11 2010-09-27 ストリップラインフィルタ、およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2011058825A1 true JPWO2011058825A1 (ja) 2013-03-28

Family

ID=43991485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011540444A Pending JPWO2011058825A1 (ja) 2009-11-11 2010-09-27 ストリップラインフィルタ、およびその製造方法

Country Status (2)

Country Link
JP (1) JPWO2011058825A1 (ja)
WO (1) WO2011058825A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000348914A (ja) * 1999-06-04 2000-12-15 Rohm Co Ltd ネットワーク電子部品
WO2008038443A1 (fr) * 2006-09-28 2008-04-03 Murata Manufacturing Co., Ltd. Filtre diélectrique, élément de circuit intégré et procédé de fabrication d'élément de circuit intégré

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03117933U (ja) * 1990-03-14 1991-12-05
JPH08316001A (ja) * 1995-05-12 1996-11-29 Rohm Co Ltd チップ型電子部品
CN101341627A (zh) * 2006-08-02 2009-01-07 株式会社村田制作所 滤波元件及滤波元件的制造方法
JP4962565B2 (ja) * 2007-04-27 2012-06-27 株式会社村田製作所 共振素子および、その製造方法
WO2009078281A1 (ja) * 2007-12-17 2009-06-25 Murata Manufacturing Co., Ltd. ストリップラインフィルタおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000348914A (ja) * 1999-06-04 2000-12-15 Rohm Co Ltd ネットワーク電子部品
WO2008038443A1 (fr) * 2006-09-28 2008-04-03 Murata Manufacturing Co., Ltd. Filtre diélectrique, élément de circuit intégré et procédé de fabrication d'élément de circuit intégré

Also Published As

Publication number Publication date
WO2011058825A1 (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
US6529102B2 (en) LC filter circuit and laminated type LC filter
JP3649162B2 (ja) 中心電極組立体、非可逆回路素子、通信装置及び中心電極組立体の製造方法
WO2011058825A1 (ja) ストリップラインフィルタ、およびその製造方法
EP1309031B1 (en) Nonreciprocal circuit device and communication apparatus
JP3852373B2 (ja) 2ポート型非可逆回路素子および通信装置
JP2002141673A (ja) 電子回路モジュール
JP3209418B2 (ja) 集中定数型アイソレータ用ダミー抵抗
JP4003650B2 (ja) 非可逆回路素子、非可逆回路素子の実装構造および通信装置
JP3829806B2 (ja) 積層基板、積層基板の製造方法、非可逆回路素子および通信装置
JP3667158B2 (ja) ストリップライン共振器
JP2000173857A (ja) 電子部品及びノイズフィルタならびに電子部品の端子電極構造
JPH088610A (ja) 非可逆回路素子
JP3381392B2 (ja) フィルタ
JP2011109284A (ja) フィルタチップの製造方法
JP2002343640A (ja) 積層セラミック型電子部品
JP2001217545A (ja) 多層回路基板
US8686811B2 (en) Stripline filter
JPH11162782A (ja) 積層型電子部品アレイ
JP3779532B2 (ja) サーキュレータを備えた電子回路ユニット
JP2004350164A (ja) 非可逆回路素子、非可逆回路素子の製造方法および通信装置
US6888432B2 (en) Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device
KR20070090677A (ko) 적층형 칩 소자 및 그의 제조 방법
JP3852434B2 (ja) 非可逆回路素子および通信装置
JP4281035B2 (ja) 非可逆回路素子
JP2003087010A (ja) 誘電体デュプレクサ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140114