JPWO2010047101A1 - マスク及びマスクを用いた成膜方法 - Google Patents

マスク及びマスクを用いた成膜方法 Download PDF

Info

Publication number
JPWO2010047101A1
JPWO2010047101A1 JP2010534691A JP2010534691A JPWO2010047101A1 JP WO2010047101 A1 JPWO2010047101 A1 JP WO2010047101A1 JP 2010534691 A JP2010534691 A JP 2010534691A JP 2010534691 A JP2010534691 A JP 2010534691A JP WO2010047101 A1 JPWO2010047101 A1 JP WO2010047101A1
Authority
JP
Japan
Prior art keywords
substrate
mask
film forming
chamber
masks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010534691A
Other languages
English (en)
Other versions
JP5184643B2 (ja
Inventor
美和 渡井
美和 渡井
一也 斎藤
斎藤　　一也
小松　孝
孝 小松
水野　雄介
雄介 水野
太田　淳
淳 太田
俊二 黒岩
俊二 黒岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2010534691A priority Critical patent/JP5184643B2/ja
Publication of JPWO2010047101A1 publication Critical patent/JPWO2010047101A1/ja
Application granted granted Critical
Publication of JP5184643B2 publication Critical patent/JP5184643B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

このマスクは、基板（１１）の成膜領域（Ｓ１）に相当する位置に形成された開口部（４１）と、側部とを有し、前記基板（１１）の被成膜面（１１ａ）に重なるように前記基板（１１）が配置される平板状の第１部分（４４）と、前記第１部分（４４）の前記側部に沿って設けられ、前記基板（１１）の側面の少なくとも一部を覆う第２部分（４３）とを含み、複数の前記マスク（４０，４０ａ，４０ｂ，１４０，１４２，２４０，２４０ａ，２４０ｂ，３４０，３４０ａ，３４０ｂ）がその側方に向けて配列される際に、互いに隣接する２つの前記マスクの前記第２部分（４３）の各々が互いに重なり合うことによって、重ね合わせ部（Ｂ）が形成されている。

Description

本発明は、マスク及びマスクを用いた成膜方法に関する。
本願は、２００８年１０月２１日に出願された特願２００８−２７１２２２号に基づき優先権を主張し、その内容をここに援用する。
近年、エネルギーの効率的な利用の観点から、太陽電池はますます広く一般に利用されつつある。この太陽電池としては、単結晶シリコンを用いたシリコン太陽電池、ポリシリコン層を用いたポリシリコン太陽電池、アモルファスシリコンを用いたアモルファスシリコン太陽電池等のシリコン系の太陽電池が知られている。シリコン系の太陽電池は、例えば、ガラス基板上に表面電極として形成されたＴＣＯ（ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ）等からなる透明電極と、表面電極上に形成されたシリコンからなる半導体層（光電変換層）と、裏面電極として形成されたＡｇ薄膜とが積層された光電変換体によって構成されている。半導体層は、光を受けると電子及びホールを発生するシリコン膜（ｉ型）がｐ型及びｎ型のシリコン膜によって挟まれたｐｉｎ接合と呼ばれる層構造を有する。
ところで、上述した太陽電池においては、基板上に表面電極，半導体層，及び裏面電極を積層した後、絶縁性を有するシート等を用いて光電変換体を封止することにより、太陽電池モジュールが形成される。基板の外周部分は、シートの接着領域として利用されるため、太陽電池とシートとの間における接着性又はシール性を確保する必要があり、基板の外周部分において光電変換体が除去されていることが好ましい。
基板の外周部分を除去する方法としては、例えば、特許文献１に示すように、基板の全面に光電変換体を形成した後、基板の外周部分を除く部分に形成された光電変換体をマスクで保護しながら、外周部分に形成されている光電変換体の薄膜をブラスト材を用いて研磨し、除去する方法が知られている。この方法において用いられるマスクは、ブラスト材による変形又は磨耗を防ぐために、基板の外周部分以外の領域に形成された光電変換体を被覆する被覆部材と、被覆部材の強度を高めるための補強部材とによって構成されている。また、例えば、特許文献２に示すように、ＺｎＯ膜からなる透明電極（表面電極）が形成されることが望まれていない透光性基板の周辺部に第１マスクを形成し、第１マスクを用いてＺｎＯ膜を形成することにより、第１マスクによって覆われていない領域のみにＺｎＯ膜を形成する方法が知られている。
特開２００７−１８１９０４号公報 特開２０００−１３３８２８号公報
しかしながら、上述した特許文献１においては、基板の外周部分に付着されている光電変換体をブラスト材で研磨すると、ブラスト材が基板表面又は側面に飛散して、基板表面又は側面にダメージを与えるという問題がある。また、ブラスト材がマスク内に飛散し、除去領域以外の領域に形成された光電変換体にダメージを与えるという問題がある。光電変換体がダメージを受けると、ブラスト材を用いる研磨工程に加えて、ダメージを受けた部位を修復するために、ダメージを受けた部位を洗浄したり、この部位にバイアス電圧を与えたりする等の工程が必要になる。このため、製造効率が著しく低下する。
また、特許文献２の構成においては、成膜室内に飛散している成膜材料の粒子が、成膜時に基板表面又は側面に飛散する虞がある。例えば、裏面電極を構成する金属材料が基板表面に付着すると、太陽光の透過率が悪くなり、太陽電池の性能が低下する。また、基板の表面側に飛散した成膜材料の粒子が、成膜室内の壁面に付着するという問題がある。その結果、成膜室のメンテナンス作業が煩雑になる。
そこで、本発明は、上記の課題を解決するためになされたものであって、基板の一方の面（被成膜面，第１面）における非成膜領域に成膜材料の粒子が付着することを防ぐとともに、基板の他方の面（非成膜面，第２面）又は側面に成膜材料の粒子が飛散することを防ぎ、これによって製造効率を向上させることができるマスク及びマスクを用いた成膜方法を提供することを目的とする。
上記の課題を解決するために、本発明の第１態様のマスクは、基板の成膜領域に相当する位置に形成された開口部と、側部とを有し、前記基板の被成膜面に重なるように前記基板が配置される平板状の第１部分と、前記第１部分の前記側部に沿って設けられ、前記基板の側面の少なくとも一部を覆う第２部分とを含む。本発明の第１態様のマスクにおいては、複数の前記マスクがその側方に向けて配列される際に、互いに隣接する２つの前記マスクの前記第２部分の各々が互いに重なり合うことによって、重ね合わせ部が形成されている。
この構成によれば、マスクを装着した状態で基板に成膜することが可能になり、成膜室内に飛散する成膜材料の粒子は開口部を通過して基板の被成膜面に付着する。これにより、基板における開口部から露出する領域のみ、即ち、成膜領域に成膜できるため、基板の被成膜面における非成膜領域に成膜材料が付着することを防ぐことができる。
特に、複数のマスクが配列されている際に、互いに隣接する２つのマスクの第２部分の各々が互いに重なり合うことによって重ね合わせ部が形成されているので、成膜室内に飛散する成膜材料の粒子が２つのマスクの間の隙間を通過することができない。これにより、互いに隣接するマスクの間の隙間を通じて成膜材料の粒子が侵入することがないため、基板の側面又は非成膜面に成膜材料の粒子が飛散して、基板に付着することを抑制できる。
従って、従来のように基板の非成膜領域、基板の側面、又は非成膜面に向けて飛散し、基板に付着した成膜材料をブラスト材等により研磨する必要がない。従って、ブラスト材が飛散することに起因して基板にダメージを与えることもないので、基板を修復するために洗浄等を行う必要がない。従って、製造効率を向上させることができ、スループットを向上させ、高性能な太陽電池を提供することができる。
本発明の第１態様のマスクにおいては、前記重ね合わせ部は、前記第２部分から第１方向に向けて延出する凸部と、前記第１方向とは反対の第２方向に向けて延出する凹部とを有し、複数の前記マスクがその側方に向けて配列される際に、前記凸部と前記凹部とは互いに組み合わさり、前記基板の法線方向から見て重なり合っていることが好ましい。
また、前記重ね合わせ部は、前記マスクが配列する方向において前記第２部分から一端に向けて延出する凸部と、前記一端とは別の端に向けて延出する凹部とを含む。前記重ね合わせ部においては、一の前記基板に装着された前記マスクの前記凸部と、前記マスクが配列する方向において前記一の基板の一端側に位置する他の前記基板に装着された前記マスクの前記凹部とが組み合わさっている。これによって、前記重ね合わせ部においては、前記基板の法線方向から見て重なり合うように前記凸部と前記凹部とが配置されていることが好ましい。
この構成によれば、第１方向に向けて延出するマスクの凸部と、第２方向に向けて延出するマスクの凹部とが、基板の法線方向から見て重なり合うように配置されるので、基板が搬送される方向において前位置に配置されたマスクの第２部分と後位置に配置されたマスクの第２部分とが組み合わさるように重なり合う。これにより、前位置に配置されたマスクと後位置に配置されたマスクとの間には、基板の法線方向に貫通する隙間が生じない。つまり、互いに隣接するマスクの間に形成された隙間がラビリンス状に形成されるため、成膜室内に飛散する成膜材料の粒子が隙間を通じることが抑制され、基板の非成膜面に成膜材料が付着することを確実に防止できる。
本発明の第１態様のマスクにおいては、前記重ね合わせ部において、互いに隣接する２つの前記マスクの間に絶縁部材が設けられていることが好ましい。
この構成によれば、重ね合わせ部に絶縁部材が設けられているため、２つのマスクの間でリーク電流が発生することを防ぐことができる。
本発明の第２態様の成膜方法は、基板の成膜領域に相当する位置に形成された開口部と、側部とを有し、前記基板の被成膜面に重なるように前記基板が配置される平板状の第１部分と、前記第１部分の前記側部に沿って設けられ、前記基板の側面の少なくとも一部を覆う第２部分とを含み、複数の前記マスクがその側方に向けて配列される際に互いに隣接する２つの前記マスクの前記第２部分の各々が互いに重なり合うことによって重ね合わせ部が形成されている複数のマスクを準備し、複数の前記マスクの各々に前記基板に装着し、複数の前記基板を成膜室内に連続的に搬送し、複数の前記基板に膜を形成する。
本発明の第２態様の成膜方法においては、前記重ね合わせ部は、前記第２部分から第１方向に向けて延出する凸部と、前記第１方向とは反対の第２方向に向けて延出する凹部とを有し、複数の前記基板を成膜する際に、複数の前記マスクがその側方に向けて配列され、前記凸部と前記凹部とは互いに組み合わさり、前記基板の法線方向から見て重なり合っていることが好ましい。
本発明の第２態様の成膜方法においては、前記基板には太陽電池の光電変換層が形成されており、前記光電変換層が形成された複数の前記基板の各々に前記マスクを装着し、複数の前記基板を前記成膜室内に連続的に搬送し、複数の前記基板の前記光電変換層上に裏面電極を形成することが好ましい。
この方法によれば、マスクを装着した状態で基板に成膜することが可能になり、成膜室内に飛散する成膜材料の粒子は開口部を通過して基板の被成膜面に付着する。これにより、基板における開口部から露出する領域のみ、即ち、成膜領域に成膜できるため、基板の被成膜面における非成膜領域に成膜材料が付着することを防ぐことができる。
特に、複数のマスクが配列されている際に、互いに隣接する２つのマスクの第２部分の各々が互いに重なり合うことによって重ね合わせ部が形成されているので、成膜室内に飛散する成膜材料の粒子が２つのマスクの間の隙間を通過することができない。これにより、互いに隣接するマスクの間の隙間を通じて成膜材料の粒子が侵入することがないため、基板の側面又は非成膜面に成膜材料の粒子が飛散して、基板に付着することを抑制できる。
従って、従来のように基板の非成膜領域、基板の側面、又は非成膜面に向けて飛散し、基板に付着した成膜材料をブラスト材等により研磨する必要がない。従って、ブラスト材が飛散することに起因して基板にダメージを与えることもないので、基板を修復するために洗浄等を行う必要がない。従って、製造効率を向上させることができ、スループットを向上させ、高性能な太陽電池を提供することができる。
本発明によれば、マスクを装着した状態で基板に成膜することが可能になり、成膜室内に飛散する成膜材料の粒子は開口部を通過して基板の被成膜面に付着する。これにより、基板における開口部から露出する領域のみ、即ち、成膜領域に成膜できるため、基板の被成膜面における非成膜領域に成膜材料が付着することを防ぐことができる。
特に、複数のマスクが配列されている際に、互いに隣接する２つのマスクの第２部分の各々が互いに重なり合うことによって重ね合わせ部が形成されているので、成膜室内に飛散する成膜材料の粒子が２つのマスクの間の隙間を通過することができない。これにより、互いに隣接するマスクの間の隙間を通じて成膜材料の粒子が侵入することがないため、基板の側面又は非成膜面に成膜材料の粒子が飛散して、基板に付着することを抑制できる。
従って、従来のように基板の非成膜領域、基板の側面、又は非成膜面に向けて飛散し、基板に付着した成膜材料をブラスト材等により研磨する必要がない。従って、ブラスト材が飛散することに起因して基板にダメージを与えることもないので、基板を修復するために洗浄等を行う必要がない。従って、製造効率を向上させることができ、スループットを向上させ、高性能な太陽電池を提供することができる。
本発明の第１実施形態におけるアモルファスシリコン型の太陽電池を示す断面図ある。 本発明の第１実施形態におけるスパッタ装置を模式的に示す構成図であって、スパッタ装置の側面図である。 本発明の第１実施形態におけるスパッタ装置のローディング室を示す斜視図である。 本発明の第１実施形態におけるスパッタ装置の成膜室内で用いられるマスクを示す平面図である。 本発明の第１実施形態におけるスパッタ装置の成膜室内で用いられるマスクを示す断面図であって、図４のＡ−Ａ’線に沿う図である。 本発明の第１実施形態におけるスパッタ装置の成膜室内で用いられるマスクを示す断面図であって、図５Ａを部分的に拡大して示されたマスクの重ね合わせ部の構成を示す拡大断面図である。 本発明の第１実施形態におけるスパッタ装置の成膜室内で用いられるマスクの変形例を示す断面図であって、図４のＡ−Ａ’線に相当する図である。 本発明の第２実施形態におけるマスクの構成を示す平面図である。 本発明の第３実施形態におけるマスクの構成を示す平面図である。 本発明の第４実施形態におけるマスクの重ね合わせ部の構成を示す拡大断面図である。 本発明の第５実施形態におけるマスクの重ね合わせ部の構成を示す拡大断面図である。 本発明の第６実施形態におけるマスクの重ね合わせ部の構成を示す拡大断面図である。 本発明の第７実施形態におけるマスクの重ね合わせ部の構成を示す拡大断面図である。 本発明の第８実施形態におけるマスクの重ね合わせ部の構成を示す拡大断面図である。 本発明の第９実施形態におけるマスクの重ね合わせ部の構成を示す拡大断面図である。 本発明の第１０実施形態におけるマスクの重ね合わせ部の構成を示す拡大断面図である。 本発明の第１１実施形態におけるマスクの重ね合わせ部の構成を示す拡大断面図である。
次に、図面に基づいて、本発明の実施形態に係るマスク及びマスクを用いた成膜方法について説明する。
（第１実施形態）
（太陽電池）
図１は、アモルファスシリコン型の太陽電池を示す断面図である。
図１に示すように、太陽電池１０は、いわゆるシングル型の太陽電池であり、透明な絶縁性の基板１１の一方の面１１ａ（第１面，被成膜面）に光電変換体１２が形成されたものである。以下、基板１１の面１１ａを裏面１１ａと称する。
基板１１は、例えば、ガラス又は透明樹脂等、太陽光の透過性に優れ、かつ耐久性を有する絶縁材料によって構成されている。また、本実施形態の基板１１は、例えば、１ｍ角程度の大きさに形成されている。また、基板１１の厚さは、例えば３〜５ｍｍ程度である。この太陽電池１０においては、光電変換体１２が形成されている裏面１１ａとは反対側、つまり基板１１の他方の面１１ｂ（第１面）から太陽光が入射する。以下、基板１１の面１１ｂを表面１１ｂと称する。
光電変換体１２は、表面電極１３と裏面電極１５との間に、半導体層（光電変換層）１４が挟持された構造を有する。光電変換体１２は、基板１１の裏面１１ａの外周を除いて、裏面１１ａの全域に形成されている。なお、基板１１の裏面１１ａ上において、中央部に位置する領域であって光電変換体１２が形成されている領域を成膜領域Ｓ１と称し、外周部分に位置する領域であって光電変換体１２が形成されていない領域を非成膜領域Ｓ２と称する。
表面電極１３は、光透過性を有する金属酸化物、例えば、ＧＺＯ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＦＴＯ（Ｆｌｕｏｒｉｎｅ‐ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ）等のいわゆるＴＣＯ（ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ）から構成されており、基板１１の裏面１１ａ上に形成されている。
表面電極１３上には、半導体層１４が形成されている。半導体層１４は、例えば、ｐ型アモルファスシリコン膜（不図示）とｎ型アモルファスシリコン膜（不図示）との間にｉ型アモルファスシリコン膜（不図示）が挟まれた構造、即ち、ｐｉｎ接合構造を有する。半導体層１４は、表面電極１３側からｐ型アモルファスシリコン膜、ｉ型アモルファスシリコン膜、及びｎ型アモルファスシリコン膜が順次積層することによって構成されている。半導体層１４に太陽光が入射し、太陽光に含まれるエネルギー粒子がｉ型アモルファスシリコン膜に入射すると、光起電力効果により、電子とホールとが発生する。電子はｎ型アモルファスシリコン膜に向かって移動し、ホールはｐ型アモルファスシリコン膜に向かって移動する。これら電子及びホールが表面電極１３及び裏面電極１５によってそれぞれ取り出されると、光エネルギーを電気エネルギーに変換することができる（光電変換）。
裏面電極１５は、表面電極１３及び裏面電極１５によって半導体層１４を挟むように、半導体層１４を中心層として表面電極１３の反対側に設けられ、半導体層１４上に積層されている。裏面電極１５は、Ａｇ、Ｃｕ等の導電性の金属膜、又はＡｇ、Ｃｕ等のうち少なくとも１種が主成分である合金で構成されている。また、裏面電極１５の材料としては、例えば、後述する本発明の成膜方法を用いて作製されたＡｇ膜が好適に用いられる。裏面電極１５は、半導体層１４を透過した太陽光を反射させて再び半導体層１４へと供給するために用いられる反射層の機能を有する。また、裏面電極１５と半導体層１４との間には、ＴＣＯ等からなる透明電極１６が形成されている。この透明電極１６は、裏面電極１５と半導体層１４との間のバリア性、反射率等の向上させるために用いられる電極である。
なお、図示しないが、上述した光電変換体１２は、表面電極１３の光入射面側に微小な凹凸部が形成されたテクスチャ構造を有することが好ましい。この場合、図１に示す各層に入射された太陽光の光路を伸ばすプリズム効果と、光の閉じ込め効果とを得ることができる。このため、太陽電池１０における光エネルギーの変換効率を向上させることができる。また、光電変換体１２上には、光電変換体１２を覆うように絶縁性を有するシート（不図示）が形成されている。このシートは、光電変換体１２を保護するために用いられ、光電変換体１２を覆い、基板１１の外周部分（非成膜領域Ｓ２）において基板１１と接着される。これにより、光電変換体１２が封止された太陽電池モジュールが得られている。
（スパッタ装置）
次に、本実施形態のスパッタ装置（成膜装置）について説明する。図２は、スパッタ装置を模式的に示す概略構成図（側面図）である。図３は、スパッタ装置におけるローディング室を示す斜視図である。
図２に示すように、スパッタ装置２０は、水平方向（重力方向に対して垂直な方向）に基板１１を保持した状態で、基板を搬送する横型インライン式のスパッタ装置である。後述する成膜室２７内においては、上述した光電変換体１２（図１参照）のうち透明電極１６及び裏面電極１５が基板上に順次成膜される。
スパッタ装置２０においては、搬送方向（図２，４，５Ａにて矢印Ｃで示された方向）に沿って、基板が搬送される方向の上流側から下流側に向けて、ローディング室２１，真空搬送系２３，及びアンローディング室２５が順に配列されている。なお、本実施形態のスパッタ装置２０においては、基板１１の短手方向を搬送方向に一致させて、基板が搬送される。
以下の説明において、「上流側」及び「下流側」とは、上流側から下流側に向けて基板が搬送される方向における位置を意味し、単に「上流側」及び「下流側」と称する。また、基板が搬送される方向は、本発明の第１方向に相当する。また、基板が搬送される方向とは反対の方向は、本発明の第２方向に相当する。
図３に示すように、ローディング室２１においては、表面電極１３及び半導体層１４（図１参照）が積層された基板１１が保持される。ローディング室２１は、開口部３０を有する箱型形状の基板カセット３１を含む。基板カセット３１は、互いに対向する側板部３２ａ，３２ｂを有する。側板部３２ａ，３２ｂにおいて互いに対向する面、即ち、側板部３２ａの内面及び側板部３２ｂの内面には、基板カセット３１の高さ方向に沿って配列する複数のレール３３が設けられている。側板部３２ａに設けられたレール３３と側板部３２ｂに設けられたレール３３とは、互いに対向する位置に設けられている。また、側板部３２ａに設けられたレール３３は、側板部３２ａの内面から側板部３２ｂに向けて突出している。側板部３２ｂに設けられたレール３３は、側板部３２ｂの内面から側板部３２ａに向けて突出している。このようなレール３３は、ベルトコンベア機構３４が進入する方向、即ち、図３における矢印で示された方向に延在するように、側板部３２ａ，３２ｂに設けられている。これによって、側板部３２ａ，３２ｂの内面に形成された複数のレール３３は、互いに向き合うように、一対のレールを構成している。また、このレール３３は、基板カセット３１の高さ方向に沿って配列された複数の対を構成する。一対のレール３３の上端面において、１枚の基板１１の短手方向の外周部分が支持される。つまり、基板カセット３１内においては、基板カセット３１の上面と平行に複数枚の基板１１が保持される。
ローディング室２１とマスク装着室２２との間には、ベルトコンベア機構３４が設けられている。ベルトコンベア機構３４は、ローディング室２１からマスク装着室２２に向けて基板１１を搬送し、マスク装着室２２からローディング室２１に向けて基板１１を搬送する。ベルトコンベア機構３４においては、回転可能な複数のローラ３５にベルト３６が巻回されている。ベルトコンベア機構３４は、ローディング室２１とマスク装着室２２との間において、図３の矢印に示す方向に、移動可能である。ベルトコンベア機構３４は、基板カセット３１内に進入して基板１１を取り出した後、ベルト３６上に基板１１を載置した状態でマスク装着室２２に基板１１を搬送する。
図２に戻り、真空搬送系２３は、ローディング室２１とアンローディング室２５との間に配置されており、ゲートバルブ等（不図示）と接続されている。真空搬送系２３においては、上流側から下流側に向けて、マスク装着室２２，仕込室２６，成膜室２７，取出室２８，及びマスク取り外し室２４が順に配列されている。マスク装着室２２，仕込室２６，成膜室２７，取出室２８，及びマスク取り外し室２４には、真空ポンプ（不図示）が接続されており、各室内は真空雰囲気に保持されている。
マスク装着室２２は、ローディング室２１から搬送された基板１１に対して後述するマスク４０を装着する部屋である。マスク装着室２２においては、マスク装着室２２の高さ方向に沿って、複数枚のマスク４０が保持されている。マスク装着室２２においては、大気雰囲気に保持されているローディング室２１から搬送された基板１１にマスク４０が装着される。マスク４０が基板１１に装着された後、マスク装着室２２内は減圧され、マスク装着室２２から仕込室２６に基板１１を受け渡される。
仕込室２６は、マスク装着室２２における下流側にゲートバルブ等を介して接続されている。仕込室２６は、マスク４０が装着された基板１１を成膜室２７内に搬送する前段において、成膜室２７の入口ゾーン（入口室）としての機能を有する。
成膜室２７は、仕込室２６にゲートバルブ等を介して接続されている。成膜室２７においては、仕込室２６から搬送された基板１１は、裏面１１ａを上側に向けた状態で、搬送ローラ等（不図示）により水平方向に保持された状態で、連続的に搬送される。図示しないが、本実施形態のスパッタ装置２０は、上述したように透明電極１６及び裏面電極１５を順次成膜する装置である。スパッタ装置２０においては、ゲートバルブ又はスリット等により成膜室２７内が２つの部屋に分離されている。この場合、成膜室２７における上流側の部屋ではＴＣＯ等の透明電極１６が形成される。成膜室２７における下流側の部屋ではＡｇ等の裏面電極１５が形成される。
なお、成膜室２７内の上部には、基板１１の搬送方向に沿って、複数のスパッタカソード（不図示）が基板１１の裏面１１ａと略平行（横型）に配列されている。複数のスパッタカソードには、透明電極１６及び裏面電極１５の構成材料であるターゲット（不図示）がそれぞれ取り付けられている。スパッタカソードには、外部電源（不図示）に接続されており、負電位に保持されている。スパッタカソードの近傍には、流量又は混合比が調整されたガスを成膜室２７内に供給するガス供給部が設けられている。ガス供給部は、Ａｒ等の不活性ガス、Ｏ２等の反応ガスを成膜室２７内に供給する。また、特に、成膜室２７内がスリットにより分離されている場合、即ち、下流側の部屋と上流側の部屋とに成膜室２７が分離されている場合、ガス供給部によってガスが導入される位置がガスの種類に応じて異なっている。具体的に、不活性ガスは、主に下流側の部屋、即ち、裏面電極１５を成膜する部屋に導入される。また、反応性ガスは、主に上流側の部屋、即ち、透明電極１６を成膜する部屋に導入される。即ち、Ａｇ等の裏面電極１５を反応性ガス供給源から遠ざけることにより、反応性ガスを使用する場合であっても、裏面電極１５の酸化を抑制できる。従って、裏面電極１５の酸化に起因して、太陽電池１０から取出される電流が減少することを防止することができる。
取出室２８は、成膜室２７における下流側にゲートバルブ等を介して接続されている。取出室２８は、成膜室２７の後段において、成膜室２７の出口ゾーン（出口室）としての機能を有する。取出室２８は、図１に示す構造における表面電極１３，半導体層１４，透明電極１６，及び裏面電極１５が形成された基板１１を成膜室２７から受け入れる。また、取出室２８は、基板１１をマスク取り外し室２４へ送り出す。
マスク取り外し室２４は、取出室２８の下流側にゲートバルブ等を介して接続されている。マスク取り外し室２４は、取出室２８から搬送された基板１１に装着されたマスク４０を取り外す部屋である。マスク取り外し室２４においては、マスク取り外し室２４の高さ方向に沿って、基板１１から取り外された複数枚のマスク４０が保持されている。アンローディング室２５は、上述したローディング室２１の構成と同様の構成を有する。アンローディング室２５は、マスク取り外し室２４から搬送された基板１１を保持する。
（マスク）
図４は、成膜室内におけるマスクの平面図である。図５Ａは、図４のＡ−Ａ’線に沿う断面図である。図５Ｂは、図５Ａにおける符号Ｂで示された部分（重ね合わせ部）を拡大して示した拡大図である。
なお、図４，５Ａに示された矢印Ｃは、基板１１が搬送される方向を示している。従って、図４，５Ａの各々において、左側が上流側であり、右側が下流側である。
また、図４において、符号２７ａで示された位置は、成膜室２７の内壁の位置を示している。また、成膜室２７において互いに対向する内壁の間の距離（幅）は、符号Ｗ１で示されている。
図４，５Ａ，５Ｂに示すように、上述したマスク４０は、ＳＵＳ、Ｔｉ、Ａｌ等の金属からなる平板状のマスク本体４４（第１部分）を有し、基板１１を裏面１１ａ側から覆っている。
マスク本体４４の形状に関し、マスク本体４４の外形は基板１１の形状と略同等であり、マスク本体４４は、平板状である。マスク本体４４は、成膜時において基板１１の成膜面（裏面１１ａ）に重なるように配置される。マスク本体４４は、マスク本体４４の中央部に形成された開口部４１と、開口部４１の周囲に形成された防着部４２とを含む。開口部４１は、マスク本体４４の厚さ方向に貫通している。マスク本体４４を鉛直方向から見た開口部４１の形状は、基板１１の裏面１１ａにおける成膜領域Ｓ１の面積と同じ面積を有する矩形形状である。つまり、上述したスパッタカソードのターゲットから叩き出された成膜材料の粒子が開口部４１を通過して基板１１の裏面１１ａ上に成膜されるように、マスク本体４４に開口部４１が形成されている。防着部４２は、基板１１の外周部分における非成膜領域Ｓ２を覆うように設けられている。防着部４２は、スパッタカソードのターゲットから叩き出された粒子が非成膜領域Ｓ２に付着することを防止する。
また、マスク本体４４の厚さＤは、例えば、０．５ｍｍ以上であることが好ましい。マスク本体４４の厚さＤが０．５ｍｍ以下であると、マスク４０の重量が軽過ぎてしまう。このため、基板１１の搬送中にマスク４０の位置と基板１１の位置とがずれてしまい、基板１１からマスク４０が外れたり、基板１１とマスク４０との密着性が低下し、基板１１からマスク４０が浮いたりする虞がある。
マスク本体４４の側部には、マスク本体４４を取り囲むように周壁４３（第２部分）が形成されている。周壁４３は、マスク本体４４の側部において、マスク本体４４の厚さ方向に沿って、基板１１が配置されるマスク本体４４の面から延出している。周壁４３は、基板１１の厚さ方向における中途部まで延出しており、基板１１の側面における全周を取り囲むように形成されている。換言すれば、周壁４３の高さＨ、即ち、マスク本体４４の側部から延出している周壁４３の高さＨ（マスク本体４４の鉛直方向における距離）は、基板１１の厚さよりも小さい。また、基板１１の側面の一部が露出するように、周壁４３によって基板１１が覆われている。つまり、マスク４０は、図５Ａに示すように、断面において略Ｕ字状に形成されている。このように構成されたマスク４０は、基板１１の裏面１１ａにおける非成膜領域Ｓ２から基板１１の側面まで至る領域を覆っている。なお、周壁４３の厚さ（高さＨ）は、基板１１の厚さより大きくてもよい。
周壁４３における上流側、即ち、図４，５Ａにおける左側（一端側、第１端）の側面（端面）には、マスク本体４４の上面に沿って上流側に向けて延出する第１延出部（凸部）５０が設けられている。第１延出部５０の厚さは、マスク本体４４の厚さＤと同等である。つまり、マスク４０は、断面において周壁４３の上流側の側面が上流側に突出するように形成されている。
一方、周壁４３の下流側、即ち、図４，５Ａにおける右側（他端側、第２端）の側面（端面）には、段差部（凹部）５１が形成されている。また、段差部５１が形成されている周壁４３の面には、第２延出部５２が形成されている。第２延出部５２は、マスク本体４４に形成された周壁４３の厚さ方向における中途部に設けられている。換言すると、マスク本体４４の上面と第２延出部５２の上面との間には段差部５１が形成されている。また、第２延出部５２は、周壁４３の側面から下流側、即ち、上述した第１延出部５０の延出方向とは逆の方向に向けて水平に延出している。つまり、図５Ｂに示すように、基板１１の法線方向（厚さ方向，基板面に対して垂直な方向）において、第１延出部５０の位置と第２延出部５２’の位置とがずれるように、第１延出部５０及び第２延出部５２’が配置されている。具体的に、第２延出部５２’の位置（上面位置）と第１延出部５０の位置（上面位置）との間のずれ量Ｊは、第１延出部５０の厚さＫの大きさ以上である。
また、第１延出部５０及び第２延出部５２は、図４に示すように、基板が搬送される方向に対して垂直方向に延在している。
また、図４に示すように、マスク４０の幅Ｗ２の寸法は、基板１１の搬送方向に直交する方向における成膜室２７の内壁間の距離Ｗ１よりも若干小さい。
なお、周壁４３の下流側の側面に第１延出部（凸部）５０が形成され、上流側の側面に段差部（凹部）５１を介して第２延出部５２が形成された構成を採用してもよい。
従って、本発明においては、基板が搬送される方向が第２方向であってもよく、基板が搬送される方向とは反対の方向が本発明の第１方向であってもよい。
ここで、上述したマスク４０は、基板１１に装着された状態で、図４及び図５Ａの矢印Ｃに示された方向に沿って、成膜室２７内を縦列に連続的に搬送される。マスク４０は、基板１１の非成膜領域Ｓ２に成膜材料が付着することを防止するために用いられる。連続的に搬送される一対の基板１１，１１’の各々にマスク４０が装着された場合、成膜室２７内の上流側（後側）の基板１１’に装着されたマスク４０（以下、マスク４０ａという）と、成膜室２７内の下流側の基板１１に装着されたマスク４０（以下、マスク４０ｂという）とは、マスク４０ａの搬送方向に沿って互いに隣接している。ここで、互いに隣接しているマスク４０ａ，４０ｂにおいては、画基板１１，１１’の法線方向から見て、マスク４０ａ，４０ｂが互いに厚さ方向に重なっている。
具体的に、図５Ｂに示すように、マスク４０ａの第２延出部５２’の表面側（上側，上面５２ａ’）、つまり段差部５１’がマスク４０ｂの第１延出部５０によって覆われている。また、第１延出部５０の裏面側（下側，下面５０ｂ）に第２延出部５２’が入り込んでいる。これによって、マスク４０ａとマスク４０ｂとが互いに組み合うように重なり合っている。これにより、マスク４０ａとマスク４０ｂとの間には、基板１１の法線方向に貫通する隙間が生じていない。この時、マスク４０ａの第２延出部５２’とマスク４０ｂの第１延出部５０とは非接触の状態で配置されていることが好ましい。マスク４０ａとマスク４０ｂとの間の間隙は、迷路状（ラビリンス状）に形成され、屈曲している部位（屈曲部）を有するように形成されている。なお、マスクａ，４０ｂの両者は、略同一の構成を有する。図４〜図６においては、便宜上、マスク４０ａ、４０ｂを区別する必要がある場合に、マスク４０ａが装着された基板を基板１１’と示されている。また、マスク４０ａの構成要素は、開口部４１’、防着部４２’、周壁４３’、マスク本体４４’、第１延出部５０’、段差部５１’、第２延出部５２’によって示されている。また、図４〜図６において、マスク４０ａとマスク４０ｂとが組み合わされる部位、即ち、マスク４０ａの第１延出部５０、段差部５１、及び第２延出部５２と、マスク４０ｂの第１延出部５０’、段差部５１’、及び第２延出部５２’とは、重ね合わせ部を構成している。
（成膜方法）
次に、上述したスパッタ装置を用いた成膜方法について説明する。
なお、以下の説明では光電変換体１２（図１参照）のうち、透明電極１６及び裏面電極１５を形成する場合について説明する。
まず、図２，３に示すように、ローディング室２１の基板カセット３１から基板１１を取り出す。具体的には、基板カセット３１の開口部３０にベルトコンベア機構３４が挿入され、ベルト３６は基板カセット３１の一対のレール３３の上端面に保持された基板１１を支持する。続いて、ベルト３６上で基板１１が支持された状態で、ベルトコンベア機構３４は基板カセット３１から引き出され、マスク装着室２２まで移動させる。そして、ローラ３５を回転させて、マスク装着室２２内に基板１１を搬入する。
次に、マスク装着室２２内に搬送された基板１１に、マスク４０を装着する。
具体的には、マスク装着室２２内に保持されたマスク４０が下降し、基板１１の裏面１１ａを覆うように、基板１１にマスク４０が装着される。これにより、マスク４０の開口部４１を介して、基板１１の成膜領域Ｓ１が露出され、基板１１の外周部分である非成膜領域Ｓ２が防着部４２により覆われる。そして、マスク４０が装着された基板１１は、仕込室２６を介して成膜室２７に搬送される。
基板１１が成膜室２７内に搬送されると、基板１１の裏面１１ａに形成された半導体層１４上に透明電極１６及び裏面電極１５が順次成膜される。具体的には、ガス供給部から成膜室２７にスパッタガス等が供給され、外部電源からスパッタカソードにスパッタ電圧が印加される。この時、成膜室２７内でプラズマにより励起されたスパッタガスのイオンがスパッタカソードのターゲットに衝突し、成膜材料の粒子がターゲットから飛散する。飛散した粒子が基板１１の成膜領域Ｓ１に付着することにより、基板１１の裏面１１ａ上に透明電極１６及び裏面電極１５が成膜される。この時、基板１１にマスク４０が装着された状態で成膜されることにより、成膜室２７内に飛散する成膜材料の粒子は、開口部４１を通過して基板１１上に堆積される。これにより、基板１１における開口部４１から露出する領域のみに成膜できるため、基板１１の非成膜領域Ｓ２に成膜材料が付着することを防ぐことができる。本実施形態のように、インライン式のスパッタ装置（スパッタ装置２０）では、基板１１がスパッタカソードに対して相対的に移動するので、基板１１の表面全体に均一な膜質で成膜できる。また、成膜室２７内に複数の基板１１を連続して移動させることにより、複数の基板１１に対して連続的に成膜できる。
ここで、図４，５Ａに示すように、マスク４０に装着された状態で成膜室２７内に搬送された基板１１は、成膜室２７内を連続的に搬送される。この時、図５Ａ，５Ｂに示すように、成膜室２７内の上流側の基板１１’に装着されたマスク４０ａと、下流側の基板１１に装着されマスク４０ｂとの間において、マスク４０ｂの第１延出部５０と、マスク４０ａの第２延出部５２’とが基板１１，１１’の法線方向から見て重なり合った状態で搬送される。
具体的には、マスク４０ａの第２延出部５２’の表面側５２ａ’に、つまり段差部５１’を覆うようにマスク４０ｂの第１延出部５０が配置され、第１延出部５０の裏面側５０ｂに入り込むように第２延出部５２’が配置される。即ち、第２延出部５２’の上面５２ａ’と第１延出部５０の下面５０ｂとが対向するように、第２延出部５２’と第１延出部５０とが配置される。このように、マスク４０ｂの第１延出部５０とマスク４０ａの第２延出部５２’とが組み合うように重なり合った状態で、基板１１，１１’は搬送される。これにより、マスク４０ａとマスク４０ｂとの間には、厚さ方向に貫通する隙間が生じていない。この時、マスク４０ａの第２延出部５２’とマスク４０ｂの第１延出部５０とは非接触であることが好ましく、マスク４０ａとマスク４０ｂとの間の間隙はラビリンス状に形成されている。マスク４０ａ、４０ｂを非接触状態で搬送することで、マスク４０ａ，４０ｂの間でリーク電流が発生することを防ぐことができる。さらに、このリーク電流の発生を確実に防止するために、第２延出部５２と第１延出部５０間に、小突起状或いはシート状の絶縁物を設置してもよい。同様に、マスク４０と基板１１との間で、リーク電流の発生を防止することを目的として、マスク４０と基板１１とが対向する面に絶縁物を設置してもよい。
続いて、透明電極１６及び裏面電極１５が成膜された基板１１は、成膜室２７から取出室２８に搬送される。また、基板１１は、取出室２８を介してマスク取り外し室２４に搬送される。マスク取り外し室２４内において、基板１１からマスク４０が取り外される。基板１１から取り外されたマスク４０は、マスク取り外し室２４内で保持される。マスク４０が取り外された基板１１は、ベルトコンベア機構３４によりアンローディング室２５に搬送される。これにより、基板１１の裏面１１ａにおける成膜領域Ｓ１のみ、即ち、基板１１の中央部に光電変換体１２が形成される。
このように、上述の実施形態においては、成膜室２７の搬送方向に沿って互いに隣接するマスク４０ａ，４０ｂは、厚さ方向においてマスク４０ａ，４０ｂが重なるように重ね合わせ部を有する。
この構成によれば、マスク４０ａの第２延出部５２’とマスク４０ｂの第１延出部５０とが、基板１１，１１’の厚さ方向から見て重なり合うように配置されているので、マスク４０ａとマスク４０ｂとが互いに隣接する位置において厚さ方向に貫通する隙間が生じない。
これよって、成膜室２７内に飛散する成膜材料の粒子がマスク４０ａ，４０ｂの間の隙間を通過することができない。これにより、隣接するマスク４０ａ，４０ｂの間の隙間を通じて成膜材料の粒子が侵入することがないため、マスク４０ａ，４０ｂの間に形成された隙間を成膜材料の粒子が通じて、表面１１ｂ上の空間に飛散することがない。即ち、成膜材料の粒子が基板１１の側面又は表面１１ｂに付着することを抑制できる。
従って、従来のように基板１１の非成膜領域Ｓ２，基板１１の側面，又は表面１１ｂに付着した成膜材料をブラスト材等により研磨する必要がない。これに伴い、ブラスト材によって基板１１にダメージを与えることもないので、基板１１を修復するために洗浄等を行う必要がない。従って、製造効率を向上させることができ、スループットを向上させ、高性能な太陽電池１０を提供することができる。
また、互いに隣接するマスク４０ａ，４０ｂの間の隙間を通じて成膜材料の粒子が基板１１の側面に付着する可能性があったとしても、マスク本体４４には基板１１の側面を取り囲む周壁４３が形成されているので、基板１１の側面に成膜材料が付着することを確実に防ぐことができる。
さらに、図４に示すように、マスク４０の搬送方向に直交する方向の幅Ｗ２と成膜室２７の幅Ｗ１との差が僅かであり、即ち、成膜室２７の内壁近傍においてマスク４０の端部が成膜室２７の内壁に近接している。このため、成膜室２７の平面視（基板１１の法線方向から見て）において、マスク４０によって成膜室２７の空間が覆われている。これにより、マスク４０と成膜室２７の内壁との間の隙間を通じて、基板１１の表面１１ｂ上の空間に向けて成膜材料の粒子が飛散することが抑制される。従って、成膜室２７内における基板１１の表面１１ｂ側又は側面に成膜材料が付着することを防ぐことができる。従って、成膜室２７のメンテナンス性を向上させることができる。
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。即ち、上述した実施形態で挙げた構成等は、本発明の一例に過ぎず、適宜変更が可能である。
例えば、基板１１の裏面１１ａ上に形成される表面電極１３の形成方法に本発明を適用してもよい。この場合、裏面１１ａ上に膜が形成されていない基板１１に上述したマスクが装着され、マスクの開口部４１から裏面１１ａが露出し、裏面１１ａ上に表面電極１３が形成される。
以下に、第１実施形態の変形例及び第２実施形態〜第１１実施形態を述べる。変形例及び第２〜第１１実施形態においては、第１実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。
（第１実施形態の変形例）
上述した実施形態では、マスク４０ａの第２延出部５２’とマスク４０ｂの第１延出部５０とを非接触状態で搬送する場合について説明した。本発明においては、図６に示すように、マスク４０ａの第２延出部５２’とマスク４０ｂの第１延出部５０とが互いに組み合わされた構成を適用してもよい。この構成においては、マスク４０ｂの第１延出部５０の端部がマスク４０ａの段差部５１’に接触し、第１延出部５０の下面５０ｂと第２延出部５２’の上面５２ａ’とが接触している。
この構成によれば、マスク４０ａ，４０ｂの間の隙間を通じて、基板１１の表面１１ｂ上の空間に向けて成膜材料の粒子が飛散することを確実に防ぐことができる。
（第２実施形態）
本発明においては、マスクの開口部の形状を適宜変更してもよい。
例えば、基板上に光電変換体を形成した後、基板を分割して複数の太陽電池を製造する場合等において、予めマスクの開口部を分割し、複数の太陽電池を形成してもよい。具体的に、図７に示すように、マスク１４０に開口部１４１を２箇所形成してもよい。この場合、開口部１４１，１４１の間の領域は分割領域であり、分割された基板１１における外周部分に成膜材料が付着することを防ぐことができる。
（第３実施形態）
また、図８に示すように、マスク１４２の開口部１４３を８箇所形成してもよい。さらに、複数枚の基板に対して１枚のマスクが装着されてもよい。
（第４実施形態）
また、重ね合わせ部の形状は、上述した実施形態に限らず、例えば以下に示すような形状等、適宜変更が可能である。
図９に示すように、重ね合わせ部は、第１延出部（凸部）２５０と第２延出部２５２とによって構成されている。第１延出部（凸部）２５０は、周壁２４３における下流側の側面に形成され、マスク２４０の表面に沿った上面を有し、下流側の側面から延出している。第２延出部２５２は、周壁２４３の上流側の側面に形成され、段差部（凹部）２５１を介して、周壁２４３の上流側の側面から延出している。第１延出部２５０の裏面には、周壁２４３の側面である基端から第１延出部２５０の先端に向かって、上方に傾斜する傾斜面２５０ａが形成されている。即ち、第１延出部２５０は、第１延出部２５０の板厚が基端から先端に向かうに伴って小さくなるように延出している。
一方、第２延出部２５２の表面には、周壁２４３の側面である基端から第２延出部２５２の先端に向かって、下方に傾斜する傾斜面２５２ａが形成されている。即ち、第２延出部２５２は、第２延出部２５２の板厚が基端から先端に向かうに伴って小さくなるように延出している。
従って、マスク２４０がその側方に向けて縦列を形成するように複数配置される場合、前の位置（図９中右側）に配置されたマスク２４０ａを構成する周壁２４３の第２延出部２５２と、後の位置（図９中左側）に配置されたマスク２４０ｂを構成する周壁２４３の第１延出部２５０とが組み合わされる。これによって、重ね合わせ部が形成され、互いに隣接するマスクの各々の周壁２４３が厚さ方向から見て重なり合うように配置される。
この構成によれば、第１延出部２５０及び第２延出部２５２の先端に向かうにつれ厚さが小さくなるように第１延出部２５０及び第２延出部２５２が形成されているため、第１延出部２５０と第２延出部２５２とは、厚さが小さい先端部分において互いに組み合わされる。これにより、基板１１（図５Ａ，５Ｂ参照）又はマスクの寸法に誤差が生じている場合、或いは基板１１に対してマスクが傾いて装着された場合等であっても、第１延出部２５０の先端面と第２延出部２５２の先端面とが接触する（突き当たる）ことがない。従って、第１延出部２５０が第２延出部２５２と段差部２５１との間に入り込み易くなり、第２延出部２５２が第１延出部２５０の裏面側に入り込み易くなる。これによって、第１延出部２５０と第２延出部２５２とが必ず重なり合う。従って、隣接するマスク２４０ａ，２４０ｂの間の隙間を通じて成膜材料の粒子が侵入することがないため、マスク２４０ａ，２４０ｂの間に形成された隙間を成膜材料の粒子が通じて、表面１１ｂ上の空間に飛散することがない。即ち、成膜材料の粒子が基板１１の側面又は表面１１ｂに付着することを抑制できる。
（第５実施形態）
また、図１０に示すように、重ね合わせ部は、凸部３５０と凹部３５２とによって構成されている。凸部３５０は、周壁３４３における下流側の側面が下流側に向けて突出している部位である。凹部３５２は、周壁３４３における上流側の側面が窪んだ部位である。
凸部３５０は、その先端面が湾曲するように突出しており、断面形状が半円形状である。一方、凹部３５２は、その内面が湾曲するように凹んでおり、凸部３５０を受け入れ可能である。従って、マスク３４０がその側方に向けて縦列を形成するように複数配置される際に、前の位置（図１０中右側）に配置されたマスク３４０ａを構成する周壁３４３の凹部３５２が、後の位置（図１０中左側）に配置されたマスク３４０ｂを構成する周壁３４３の凸部３５０内に入り込む。これによって、重ね合わせ部が形成され、互いに隣接するマスクの各々の周壁３４３が厚さ方向から見て重なり合うように配置される。
この構成によれば、基板の搬送中に生じた振動等に起因してマスク３４０の法線方向においてマスク３４０ａの位置とマスク３４０ｂの位置とがずれた場合であっても、厚さ方向における凸部３５０の両側（上側及び下側）が凹部３５２の両端部（先端部）によって覆われているので、マスク３４０ａの位置とマスク３４０ｂの位置とのずれを確実に抑えることができる。
（第６実施形態）
上記の図１０に示された凸部３５０及び凹部３５２の形状は湾曲形状に限られず、適宜設計変更が可能である。
例えば、図１１に示すように、重ね合わせ部は、断面形状が三角形であってもよい。具体的に、重ね合わせ部は、断面形状が三角形である凸部３５０と、断面形状が三角形である凹部３５２とを有する。凸部３５０は、周壁３４３の下流側の側面に形成され、先端（下流側）に向けて漸次先細るように突出している。凹部３５２は、周壁３４３の上流側の側面に形成され、その内面の断面形状が三角形であり、凸部３５０を受け入れ可能である。
また、互いに隣接するマスクが互いに重なり合うように重ね合わせ部が構成されていれば、マスクの周壁における上流側の側面に凸部が形成され、下流側の側面に凹部が形成されていても、上流側の側面に凹部、下流側の側面に凸部が形成されていてもよい。
また、上記の実施形態に示した重ね合わせ部は、上流側のマスクと下流側のマスクとの間に絶縁材が配置された構成を有してもよい。絶縁材が重ね合わせ部に設けられている構成について第７実施形態〜第１１実施形態に述べる。
（第７実施形態）
図１２Ａに示すように、重ね合わせ部は、第１延出部５０と絶縁部材６０とによって構成され、マスク４４０ａとマスク４４０ｂとの間に位置している。第１延出部５０は、第１実施形態において説明したように、マスク４４０ａのマスク本体の上面に沿って上流側に向けて延出している。絶縁部材６０は、公知の絶縁材料によって構成されており、マスク４４０ｂの下流側の端面４５３にネジ固定により設けられている。なお、絶縁部材６０にネジ部が設けられていて、絶縁部材６０がマスクにねじ込まれて固定されてもよい。また、第１延出部５０の下方に位置する部位は段差部５０ｃである。絶縁部材６０が段差部５０ｃに対向するように、また、第１延出部５０が端面４５３に対向するように、第１延出部５０及び絶縁部材６０はマスク４４０ａとマスク４４０ｂとの間に配置されている。また、第１延出部５０と絶縁部材６０は、基板が搬送される方向に対して垂直方向、即ち、図４に示すマスクの幅Ｗ２の方向に延在している。また、図１２Ａにおいては、絶縁部材６０は、段差部５０ｃに接触していないが、絶縁部材６０が段差部５０ｃに接触してもよい。
上述したように、第１延出部５０及び絶縁部材６０によって重ね合わせ部が構成されている場合であっても、上述した実施形態と同様に成膜材料の粒子が基板１１の側面又は表面１１ｂに付着することを抑制できる。この効果に加えて、本実施形態においては重ね合わせ部に絶縁部材６０が設けられているため、マスク４４０ａとマスク４４０ｂとの間でリーク電流が発生することを防ぐことができる。
なお、以下に述べるように、絶縁部材６０を用いる構成を図５Ｂ，９，１０，１１に示された重ね合わせ部に適用してよい。
（第８実施形態）
図１２Ｂに示すように、重ね合わせ部は、マスク４０ａとマスク４０ｂとの間に設けられており、第１延出部５０，第２延出部５２’，及び絶縁部材６０によって構成されている。第１延出部５０及び第２延出部５２’ の構成は、第１実施形態において説明された構成と同じである。絶縁部材６０は、第２延出部５２’の先端に設けられている。また、絶縁部材６０は、第１延出部５０の下方に位置する段差部５０ｃに接触している。
上述したように、第１延出部５０，第２延出部５２’，及び絶縁部材６０によって重ね合わせ部が構成されている場合であっても、マスク４０ａとマスク４０ｂとの間でリーク電流が発生することを防ぐことができる。
（第９実施形態）
図１２Ｃに示すように、重ね合わせ部は、マスク２４０ａとマスク２４０ｂとの間に設けられており、第１延出部２５０，第２延出部２５２，及び絶縁部材６０によって構成されている。第１延出部（凸部）２５０及び第２延出部２５２の構成は、第４実施形態において説明された構成と同じである。絶縁部材６０は、第２延出部２５２の先端面２５２ｃに対向するように、第１延出部２５０の下方に位置する端面２５０ｃに設けられている。
上述したように、第１延出部２５０，第２延出部２５２，及び絶縁部材６０によって重ね合わせ部が構成されている場合であっても、マスク２４０ａとマスク２４０ｂとの間でリーク電流が発生することを防ぐことができる。
（第１０実施形態）
図１２Ｄに示すように、重ね合わせ部は、マスク３４０ａとマスク３４０ｂとの間に設けられており、凸部３５０，凹部３５２，及び絶縁部材６０によって構成されている。凸部３５０及び凹部３５２の構成は、第５実施形態において説明された構成と同じである。絶縁部材６０は、凹部３５２の中央部に対向するように、凸部３５０の先端部に設けられている。
上述したように、凸部３５０，凹部３５２，及び絶縁部材６０によって重ね合わせ部が構成されている場合であっても、マスク３４０ａとマスク３４０ｂとの間でリーク電流が発生することを防ぐことができる。
（第１１実施形態）
図１２Ｅに示すように、重ね合わせ部は、断面形状が三角形である凸部３５０，断面形状が三角形である凹部３５２，及び絶縁部材６０によって構成されている。凸部３５０及び凹部３５２の構成は、第６実施形態において説明された構成と同じである。絶縁部材６０は、凹部３５２の中央部に対向するように、凸部３５０の先端部に設けられている。
上述したように、凸部３５０，凹部３５２，及び絶縁部材６０によって重ね合わせ部が構成されている場合であっても、マスク３４０ａとマスク３４０ｂとの間でリーク電流が発生することを防ぐことができる。
また、上述した実施形態においては、互いに隣接するマスクが縦列を形成するように配置される場合について説明したが、マスク１枚のみを使用する場合に本発明を適用してもよい。この場合、基板の側面を覆う周壁と、周壁の側面から延出する重ね合わせ部とがマスク本体の側部に形成されているため、成膜材料の粒子が表面１１ｂ上の空間に飛散し、表面１１ｂ上に付着することを防ぐことができる。
また、上述した実施形態においては、アモルファスシリコン型の太陽電池とその製造方法を説明したが、微結晶シリコン型の太陽電池又は結晶シリコン（単結晶シリコン、多結晶シリコン）型の太陽電池とその製造方法に本発明を適用することも可能である。
また、上述した実施形態においては、シングル型の太陽電池について説明したが、一対の電極間にアモルファスシリコンと微結晶シリコンとが挟持されたタンデム型の太陽電池の製造方法に本発明を適用することも可能である。タンデム型の太陽電池では、短波長光を第１の半導体層（例えば、アモルファスシリコン）が吸収し、長波長光を第２の半導体層（例えば、微結晶シリコン）が吸収することで、発電効率の向上を図ることができる。アモルファスシリコン型の太陽電池の製造方法においては、ＣＶＤ法を用いる成膜工程において本発明のマスクを使用することも可能である。
また、各半導体層の間に中間電極を設けることにより、一方の半導体層を通過して他方の半導体層に到達する光の一部が中間電極で反射し、再び一方の半導体層に入射するため、光電変換体の感度特性が向上し、発電効率の向上に寄与する。
以上詳述したように、本発明は、基板の一方の面（被成膜面，第１面）における非成膜領域に成膜材料の粒子が付着することを防ぐとともに、基板の他方の面（非成膜面，第２面）又は側面に成膜材料の粒子が飛散することを防ぎ、これによって製造効率を向上させることができるマスク及びマスクを用いた成膜方法に有用である。
１１，１１’…基板 ２７…成膜室 ４０，４０ａ，４０ｂ，１４０，１４２，２４０，２４０ａ，２４０ｂ，３４０，３４０ａ，３４０ｂ…マスク ４１，４１’…開口部 ４３，４３’，２４３…周壁（第２部分） ４４，４４’…マスク本体（第１部分） ５０，５０’，２５０…第１延出部（凸部） ５１，５１’，２５１…段差部（凹部） ５２，５２’，２５２…第２延出部 ３５０…凸部 ３５２…凹部 Ｂ…重ね合わせ部。

Claims (6)

  1. マスクであって、
    基板の成膜領域に相当する位置に形成された開口部と、側部とを有し、前記基板の被成膜面に重なるように前記基板が配置される平板状の第１部分と、
    前記第１部分の前記側部に沿って設けられ、前記基板の側面の少なくとも一部を覆う第２部分と、
    を含み、
    複数の前記マスクがその側方に向けて配列される際に、
    互いに隣接する２つの前記マスクの前記第２部分の各々が互いに重なり合うことによって、重ね合わせ部が形成されていることを特徴とするマスク。
  2. 請求項１に記載のマスクであって、
    前記重ね合わせ部は、前記第２部分から第１方向に向けて延出する凸部と、前記第１方向とは反対の第２方向に向けて延出する凹部とを有し、
    複数の前記マスクがその側方に向けて配列される際に、前記凸部と前記凹部とは互いに組み合わさり、前記基板の法線方向から見て重なり合っていることを特徴とするマスク。
  3. 請求項２に記載のマスクであって、
    前記重ね合わせ部において、互いに隣接する２つの前記マスクの間に絶縁部材が設けられていることを特徴とするマスク。
  4. 成膜方法であって、
    基板の成膜領域に相当する位置に形成された開口部と、側部とを有し、前記基板の被成膜面に重なるように前記基板が配置される平板状の第１部分と、前記第１部分の前記側部に沿って設けられ、前記基板の側面の少なくとも一部を覆う第２部分とを含み、複数の前記マスクがその側方に向けて配列される際に互いに隣接する２つの前記マスクの前記第２部分の各々が互いに重なり合うことによって重ね合わせ部が形成されている複数のマスクを準備し、
    複数の前記マスクの各々に前記基板に装着し、
    複数の前記基板を成膜室内に連続的に搬送し、複数の前記基板に膜を形成することを特徴とする成膜方法。
  5. 請求項４に記載の成膜方法であって、
    前記重ね合わせ部は、前記第２部分から第１方向に向けて延出する凸部と、前記第１方向とは反対の第２方向に向けて延出する凹部とを有し、
    複数の前記基板を成膜する際に、複数の前記マスクがその側方に向けて配列され、前記凸部と前記凹部とは互いに組み合わさり、前記基板の法線方向から見て重なり合っていることを特徴とする成膜方法。
  6. 請求項４に記載の成膜方法であって、
    前記基板には太陽電池の光電変換層が形成されており、
    前記光電変換層が形成された複数の前記基板の各々に前記マスクを装着し、
    複数の前記基板を前記成膜室内に連続的に搬送し、複数の前記基板の前記光電変換層上に裏面電極を形成することを特徴とする成膜方法。
JP2010534691A 2008-10-21 2009-10-21 マスク及びマスクを用いた成膜方法 Active JP5184643B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010534691A JP5184643B2 (ja) 2008-10-21 2009-10-21 マスク及びマスクを用いた成膜方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008271222 2008-10-21
JP2008271222 2008-10-21
PCT/JP2009/005517 WO2010047101A1 (ja) 2008-10-21 2009-10-21 マスク及びマスクを用いた成膜方法
JP2010534691A JP5184643B2 (ja) 2008-10-21 2009-10-21 マスク及びマスクを用いた成膜方法

Publications (2)

Publication Number Publication Date
JPWO2010047101A1 true JPWO2010047101A1 (ja) 2012-03-22
JP5184643B2 JP5184643B2 (ja) 2013-04-17

Family

ID=42119154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010534691A Active JP5184643B2 (ja) 2008-10-21 2009-10-21 マスク及びマスクを用いた成膜方法

Country Status (7)

Country Link
US (1) US8349645B2 (ja)
EP (1) EP2351871B1 (ja)
JP (1) JP5184643B2 (ja)
KR (1) KR101301611B1 (ja)
CN (1) CN102131949B (ja)
TW (1) TWI401325B (ja)
WO (1) WO2010047101A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274718B1 (ko) * 2010-01-28 2013-06-12 엘지디스플레이 주식회사 증착마스크 및 그를 포함하는 마스크 어셈블리
JP2012216709A (ja) * 2011-04-01 2012-11-08 Ulvac Japan Ltd 処理装置および処理方法
WO2012169319A1 (ja) * 2011-06-06 2012-12-13 三洋電機株式会社 太陽電池の製造方法
MY167662A (en) * 2012-04-19 2018-09-21 Intevac Inc Dual-mask arrangement for solar cell fabrication
US10062600B2 (en) 2012-04-26 2018-08-28 Intevac, Inc. System and method for bi-facial processing of substrates
MY170824A (en) 2012-04-26 2019-09-04 Intevac Inc System architecture for vacuum processing
CN102841501A (zh) * 2012-09-12 2012-12-26 深圳市华星光电技术有限公司 掩膜及其制造方法
US20140069331A1 (en) * 2012-09-12 2014-03-13 Shenzen China Star Optoelectronics Technology Co., Ltd. Mask and manufacturing method thereof
JP6269264B2 (ja) * 2014-03-31 2018-01-31 大日本印刷株式会社 蒸着マスク、蒸着マスク準備体、多面付け蒸着マスク、有機半導体素子の製造方法
WO2016022728A1 (en) 2014-08-05 2016-02-11 Intevac, Inc. Implant masking and alignment
WO2017221451A1 (ja) * 2016-06-24 2017-12-28 日本碍子株式会社 層状複水酸化物を含む機能層及び複合材料
FR3058075B1 (fr) * 2016-11-02 2019-05-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Plateau de detourage comportant une piece amovible
KR20220116074A (ko) * 2017-01-17 2022-08-19 다이니폰 인사츠 가부시키가이샤 증착 마스크 및 증착 마스크의 제조 방법
JP6428903B2 (ja) 2017-01-17 2018-11-28 大日本印刷株式会社 蒸着マスク及び蒸着マスクの製造方法
CN108796433B (zh) * 2017-04-27 2024-01-30 京东方科技集团股份有限公司 掩模片、掩模板及其组装方法
CN107326325B (zh) * 2017-06-30 2019-07-23 武汉华星光电半导体显示技术有限公司 掩膜板
CN107065431A (zh) * 2017-06-30 2017-08-18 武汉华星光电半导体显示技术有限公司 掩膜板
CN108411254A (zh) * 2018-03-30 2018-08-17 京东方科技集团股份有限公司 一种金属掩膜、金属掩膜版及其制造方法
JP7270607B2 (ja) * 2018-03-30 2023-05-10 株式会社カネカ 太陽電池セルの製造方法、太陽電池モジュールの製造方法、および、太陽電池モジュール
WO2020202360A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 蒸着マスク
CN110158029B (zh) * 2019-07-05 2020-07-17 北京北方华创微电子装备有限公司 掩膜结构和fcva设备
JP7454357B2 (ja) * 2019-11-01 2024-03-22 株式会社カネカ マスクトレイ、及び、太陽電池セルの製造方法
JP7013533B1 (ja) * 2020-08-06 2022-02-15 ヤス カンパニー リミテッド 最適化された長さのマスクフレーム
CN114196910A (zh) * 2020-09-02 2022-03-18 延原表股份有限公司 掩模框架以及包括其的沉积系统
CN113625525B (zh) * 2021-08-09 2023-04-28 长鑫存储技术有限公司 光罩及光罩的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH062136A (ja) * 1992-06-23 1994-01-11 Toshiba Corp 枚葉式成膜装置
JP2000133828A (ja) * 1998-10-23 2000-05-12 Sharp Corp 薄膜太陽電池及びその製造方法
US6469439B2 (en) * 1999-06-15 2002-10-22 Toray Industries, Inc. Process for producing an organic electroluminescent device
JP4440563B2 (ja) 2002-06-03 2010-03-24 三星モバイルディスプレイ株式會社 有機電子発光素子の薄膜蒸着用マスクフレーム組立体
JP3785509B2 (ja) * 2002-08-30 2006-06-14 平井精密工業株式会社 金属マスクとその製造方法
JP4222035B2 (ja) * 2003-01-20 2009-02-12 セイコーエプソン株式会社 成膜用精密マスク及びその製造方法、エレクトロルミネッセンス表示装置及びその製造方法、電子機器
JP2005042147A (ja) * 2003-07-25 2005-02-17 Dainippon Screen Mfg Co Ltd 蒸着用マスクの製造方法および蒸着用マスク
JP4438710B2 (ja) * 2005-07-20 2010-03-24 セイコーエプソン株式会社 マスク、マスクチップ、マスクの製造方法及びマスクチップの製造方法
JP4690896B2 (ja) 2006-01-10 2011-06-01 三菱重工業株式会社 ブラスト研磨用マスク、自動ブラスト研磨装置及び太陽電池パネルの製造方法
US7994021B2 (en) * 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR20120047502A (ko) * 2010-11-04 2012-05-14 엘지전자 주식회사 박막 태양 전지 및 제조 방법

Also Published As

Publication number Publication date
EP2351871A1 (en) 2011-08-03
EP2351871A4 (en) 2013-10-16
KR101301611B1 (ko) 2013-08-29
JP5184643B2 (ja) 2013-04-17
EP2351871B1 (en) 2016-06-15
KR20110036863A (ko) 2011-04-11
US8349645B2 (en) 2013-01-08
WO2010047101A1 (ja) 2010-04-29
US20110207261A1 (en) 2011-08-25
CN102131949B (zh) 2013-10-09
TW201022455A (en) 2010-06-16
TWI401325B (zh) 2013-07-11
CN102131949A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
JP5184643B2 (ja) マスク及びマスクを用いた成膜方法
EP2216831A1 (en) Modular PVD system for flex PV
EP2945467B1 (en) Electrolytic copper foil and electronic device
US20100196591A1 (en) Modular pvd system for flex pv
US8507310B2 (en) Method for manufacturing thin-film photoelectric conversion device
US20100313943A1 (en) Thin-film solar cell and process for producing it
US8598447B2 (en) Photoelectric conversion device
US7112264B2 (en) Plating apparatus and method
WO2011125861A1 (ja) 太陽電池の製造方法及び太陽電池
US20100193352A1 (en) Method for manufacturing solar cell
JPH09139515A (ja) 透明導電膜電極
JP2011117013A (ja) 成膜方法及び太陽電池の製造方法
JP3079830B2 (ja) 薄膜光電素子の製造方法および製造装置ならびにプラズマｃｖｄ法およびプラズマｃｖｄ装置
JP7270607B2 (ja) 太陽電池セルの製造方法、太陽電池モジュールの製造方法、および、太陽電池モジュール
US20120135561A1 (en) Photoelectric-conversion-device fabrication method
US8252668B2 (en) Photoelectric conversion device fabrication method
KR101196350B1 (ko) 박막형 태양전지와 그 제조 방법 및 이를 제조하기 위한 스퍼터링장치
KR101573675B1 (ko) 박막형 태양전지 및 그 제조 방법
JP2010147307A (ja) 太陽電池モジュール、及びその製造方法並びに製造装置
JP4775869B1 (ja) 光電変換装置
JP2012243507A (ja) プラズマ処理装置および薄膜太陽電池の製造方法
JP2014040635A (ja) スパッタ成膜方法および光電変換装置の製造方法
WO2015068340A1 (ja) 太陽電池
JP2011258661A (ja) 薄膜太陽電池およびその製造方法
KR20150095223A (ko) 박막형 태양전지

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130116

R150 Certificate of patent or registration of utility model

Ref document number: 5184643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250