KR20120047502A - 박막 태양 전지 및 제조 방법 - Google Patents

박막 태양 전지 및 제조 방법 Download PDF

Info

Publication number
KR20120047502A
KR20120047502A KR1020100109096A KR20100109096A KR20120047502A KR 20120047502 A KR20120047502 A KR 20120047502A KR 1020100109096 A KR1020100109096 A KR 1020100109096A KR 20100109096 A KR20100109096 A KR 20100109096A KR 20120047502 A KR20120047502 A KR 20120047502A
Authority
KR
South Korea
Prior art keywords
substrate
region
electrode
solar cell
semiconductor layer
Prior art date
Application number
KR1020100109096A
Other languages
English (en)
Inventor
이성은
안진형
손정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100109096A priority Critical patent/KR20120047502A/ko
Priority to US13/176,662 priority patent/US8642881B2/en
Priority to DE102011109817A priority patent/DE102011109817A1/de
Publication of KR20120047502A publication Critical patent/KR20120047502A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 박막 태양 전지 및 제조 방법 에 관한 것이다.
본 발명에 따른 박막 태양 전지 제조 방법의 일례는 기판의 제 1 영역에 마스킹 지그(Masking jig)를 형성하는 단계; 기판의 제 2 영역에 제 1 전극을 형성하는 단계; 기판의 제 2 영역에 형성된 제 1 전극 상부에 광을 입사받아 전력을 생산하는 광전 변환부를 형성하는 단계; 및 기판의 제 2 영역에 형성된 광전 변환부 상부에 제 2 전극을 형성하는 단계;를 포함한다.

Description

박막 태양 전지 및 제조 방법{Solar cell and manufacturing method thereof}
본 발명은 박막 태양 전지 및 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명은 효율이 향상된 박막 태양 전지를 제공하고, 제조 공정 및 제조 시간이 단축되는 박막 태양 전지의 제조 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 박막 태양 전지 제조 방법의 일례는 기판의 제 1 영역에 마스킹 지그(Masking jig)를 형성하는 단계; 기판의 제 2 영역에 제 1 전극을 형성하는 단계; 기판의 제 2 영역에 형성된 제 1 전극 상부에 광을 입사받아 전력을 생산하는 광전 변환부를 형성하는 단계; 및 기판의 제 2 영역에 형성된 광전 변환부 상부에 제 2 전극을 형성하는 단계;를 포함한다.
여기서, 기판의 제 1 영역은 기판의 가장 자리에 위치할 수 있다.
또한, 기판의 제 2 영역에는 제 1 전극, 광전 변환부, 및 제 2 전극을 포함하는 복수의 셀들이 배치되고, 기판의 제 1 영역에는 복수의 셀들이 배치되지 않을 수 있다.
여기서, 제 1 영역의 폭은 3㎜ 이상 30㎜ 이하이거나, 제 1 영역의 폭은 8㎜ 이상 20㎜ 이하일 수 있다.
또한, 마스킹 지그에서 기판과 중첩하여 접하는 부분의 하부폭이 기판과 접하지 않고 기판과 중첩되는 부분의 상부폭보다 좁게 형성할 수 있다.
여기서, 제 1 영역의 폭은 상기 마스킹 지그에서 상기 기판과 중첩되는 부분의 상부폭보다 좁고 상기 기판과 중첩하여 접하는 부분의 하부폭보다 클 수 있다.
또한, 태양 전지의 제조 방법은 제 1 전극, 광전 변환부, 및 제 2 전극의 동일한 부분을 제거하여 기판의 일부를 노출시키는 에지 분리(Edge isolation) 단계 또는 에지 제거(Edge deletion) 단계가 생략될 수 있다.
또한, 본 발명에 따른 박막 태양 전지는 기판; 기판에 배치되는 제 1 전극, 제 1 전극 상부에 배치되는 제 2 전극, 및 제 1 전극과 제 2 전극 사이에 배치되며, 광을 입사받아 전기로 변환하는 광전 변환부를 포함하는 복수의 셀들을 포함하며, 기판은 제 1 영역과 제 2 영역을 포함하고, 제 1 영역에는 복수의 셀들이 배치되지 않고, 제 2 영역에는 복수의 셀들이 배치되며, 복수의 셀들 중에는 전력을 생산하는데 영향을 미치지 못하는 더미 셀이 포함되지 않는다.
여기서, 제 1 영역은 기판의 가장 자리에 위치하고, 제 1 영역의 폭은 3㎜ 이상 30㎜ 이하이거나, 제 1 영역의 폭은 8㎜ 이상 20㎜ 이하일 수 있다.
여기서, 광전 변환부는 P형 반도체층, 진성(i) 반도체층, 및 n형 반도체층인 p-i-n 구조가 적어도 하나 이상으로 형성될 수 있다.
또한, 광전 변환부의 진성(i) 반도체층은 게르마늄(Ge)을 포함할 수 있다.
또한, 광전 변환부의 진성(i) 반도체층은 비정질 실리콘(a-si) 또는 미세 결정 실리콘(mc-si) 중 적어도 어느 하나일 수 있다.
또한, 제 2 영역에 배치되는 복수의 셀들 중 상기 제 1 영역과 가장 인접하여 배치되는 최외곽 셀은 상기 제 1 영역으로 근접할수록 상기 제 1 전극, 상기 광전 변환부 또는 상기 제 2 전극 중 적어도 하나의 두께가 감소할 수 있다.
본 발명에 따른 태양 전지는 기판에서 더미 셀이 생략되므로 박막 태양 전지의 효율을 향상시킬 수 있으며, 본 발명에 따른 태양 전지의 제조 방법은 태양 전지 제조 공정 중 에지 분리 단계 또는 에지 제거 단계를 생략할 수 있어 제조 공정 및 제조 시간을 단축할 수 있는 효과가 있다.
도 1 및 도 2는 본 발명에 따른 박막 태양 전지의 일례를 설명하기 위한 도이다.
도 3은 종래의 태양 전지 구조와 비교하여 설명하기 위한 도이다.
도 4 내지 6은 도 1에 도시된 태양 전지에서 각 단위 셀을 보다 구체적으로 설명하기 위한 도이다.
도 7 내지 도 14는 도 1에 도시된 박막 태양 전지의 제조 방법의 일례를 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
도 1 및 도 2는 본 발명에 따른 박막 태양 전지의 일례를 설명하기 위한 도이다.
여기서, 도 1은 박막 태양 전지(10)의 평면도를 도시한 것이고, 도 2는 도 1에서 Ι-Ι라인을 따라 박막 태양 전지(10)의 단측면을 개략적으로 도시한 것이다.
도 1에 도시된 바와 같이, 본 발명에 따른 박막 태양 전지(10)는 기판(100)과 기판(100)의 상부에 배치되는 복수의 셀들(UC)을 포함한다.
여기서, 각각의 셀들은 도 2에 도시된 바와 같이, 제 1 전극(110), 광전변환부(PV), 및 제 2 전극(140)을 포함한다. 제 1 전극(110)은 기판(100)의 상부에 배치되며, 제 2 전극(140)은 제 1 전극(110)의 상부에 배치되며, 광전변환부(PV)는 제 1 전극(110)과 제 2 전극(140) 사이에 배치되어 기판(100)의 입사면으로 입사되는 광을 전기로 변환하는 기능을 한다.
이와 같은 제 1 전극(110), 제 2 전극(140) 및 광전변환부(PV)에 대한 보다 상세한 설명은 후술할 도 4 내지 도 6을 통하여 보다 상세히 설명한다.
한편, 기판(100)은 도 1 및 도 2에 도시된 바와 같이 제 1 영역(S1)과 제 2 영역(S2)을 포함하고, 제 1 영역(S1)은 도 1 및 도 2에 도시된 바와 같이, 기판(100)의 가장 자리 부분에 위치하며, 이와 같은 제 1 영역(S1)에는 복수의 셀들(UC)이 배치되지 않는다. 그리고, 제 2 영역(S2)은 기판(100)에서 가장 자리 부분인 제 1 영역(S1)을 제외한 기판(100)의 나머지 부분에 위치하며, 이와 같은 제 2 영역(S2)에는 복수의 셀들(UC)이 배치된다. 여기서, 제 2 영역(S2)에 배치되는 복수의 셀들(UC) 중에는 전력을 생산하는데 영향을 미치지 못하는 더미 셀들을 포함하지 않는다.
여기서, 제 2 영역(S2)은 전력을 생산하는데 영향을 미치는 복수의 셀들(UC)이 배치되고, 복수의 셀들(UC) 중에서 전력을 생산하는데 영향을 미치지 못하는 더미 셀들을 포함하지 않으므로 “유효 영역”이라고도 정의할 수 있으며, 제 1 영역(S1)은 전력을 생산하는데 영향을 미치는 복수의 셀들(UC)이 배치되지 않으므로 “무효 영역”이라고도 정의할 수 있다.
따라서, 본 발명에 따른 태양 전지의 일례는 제 1 영역(S1)에 복수의 셀들(UC)이 배치되지 않고, 제 2 영역(S2)에는 전력을 생산하는데 영향을 미치는 복수의 셀들(UC)만 배치되고, 복수의 셀들(UC) 중에서 전력을 생산하는데 영향을 미치지 못하는 더미 셀들을 포함하지 않으므로 유효 영역내에서 전력을 생산하는데 영향을 미치는 복수의 셀들(UC)의 개수를 최대로 확장할 수 있는 효과가 있다.
여기서, 도 2에 도시된 바와 같이, 제 2 영역(S2)에 배치되는 복수의 셀들(UC) 중 제 1 영역(S1)과 가장 인접하여 배치되는 최외곽 셀(C1)의 경우 제 1 영역(S1)으로 인접할수록 제 1 전극(110), 광전 변환부(PV), 및 제 2 전극(140) 중 적어도 하나의 두께는 감소할 수 있다. 이는 본 발명에 따른 태양 전지를 제조하는 방법상의 특징때문으로 이에 대한 구체적인 설명은 도 7 내지 14를 통하여 설명한다.
보다 구체적으로 도 3에 도시된 종래의 태양 전지 구조와 비교하여 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 종래의 태양 전지 구조를 형성하기 위해서는 먼저, 기판(100) 위의 전체 영역에 제 1 전극(110), 광전변환부(PV), 및 제 2 전극(140)을 형성한 이후, 최종적인 공정에서 제 1 전극(110), 광전변환부(PV), 및 제 2 전극(140)의 동일한 일부분(P4)을 레이저를 이용하여 제거함으로써 기판(100)의 일부를 노출시키는 에지 분리(Edge isolation) 단계를 수행한다. 이와 같은 에지 분리 단계이후, 에지 분리 단계에 의해 형성된 P4 라인의 외곽 방향으로 제 1 전극(110), 광전변환부(PV), 및 제 2 전극(140)의 끝단 일부분(ED)을 샌드 블라스트(Sand blast) 공정이나 레이저를 이용하여 제거하는 에지 제거(Edge deletion) 단계를 수행하게 된다.
이와 같이 형성된 종래의 태양 전지 구조는 제 1 영역(S1)에는 셀이 형성되지 않고, 제 2 영역(S2)에만 셀이 형성되되, 제 2 영역(S2)에 형성되는 복수의 셀들(UC)은 태양 전지가 전력을 생산하는데 영향을 미치는 유효 셀들(EC) 뿐만아니라 전력을 생산하는데 영향을 미치지 못하는 더미 셀(DC)도 함께 포함되게 된다.
이와 같은 더미 셀(DC)은 형식적으로는 제 1 전극(110), 광전변환부(PV), 및 제 2 전극(140)을 형성하고 있지만, 실질적으로는 에지 분리 단계에 의해 형성된 P4 라인에 의해 유효 셀들(EC)과 전기적으로 분리되어 있어 태양 전지의 전력 생산에 영향을 미치지 못하는 것이다.
이와 같이 제 2 영역(S2)내에 더미 셀(DC)이 존재하게 되면, 상대적으로 제 2 영역(S2)내에 형성될 수 있는 유효 셀들(EC)의 개수가 더미 셀(DC)의 개수 만큼 줄어들게 되어 단위 면적당 태양 전지의 광전 효율을 저하시키는 원인이 된다.
그러나, 도 2에 도시된 본 발명의 태양 전지는 기판(100)의 어디에서도, 즉 기판(100)의 제 2 영역(S2)(유효 영역) 뿐만 아니라 제 1 영역(S1)(무효 영역)에서도 더미 셀(DC)이 존재하지 않기 때문에 태양 전지의 광전 효율을 증대시키는 효과가 있다.
한편, 이와 같이 본 발명에 따른 기판(100)의 제 1 영역(S1)의 폭은 3㎜ 이상 30㎜ 이하일 수 있다.
이는 도 2와 같은 태양 전지가 형성된 이후, 모듈을 형성하는 과정에서 모듈의 최외곽 부분은 에바(EVA) 물질로 도포될 수 있으며, 에바 물질의 외부에는 프레임(Frame)으로 형성될 수 있는데, 이와 같은 프레임은 기판(100)의 입사면에서 제 1 영역(S1)의 폭만큼 중첩되게 된다. 이와 같이 프레임과 기판(100)은 제 1 영역(S1)의 폭만큼 중첩될 수 있으며, 중첩되는 폭 만큼 기판(100)의 입사면으로 조사되는 빛은 차단된다.
따라서, 프레임과 기판(100)이 중첩되는 부분인 제 1 영역(S1)의 폭을 3㎜ 최소한 이상이 되도록 함으로써, 프레임에 의해 기판(100)이 안정적으로 지지될 수 있도록 할 수 있는 것이다.
그러나, 프레임과 기판(100)이 중첩되는 부분이 너무 과도한 경우 태양 전지 모듈의 효율이 저하될 수 있으므로, 제 1 영역(S1)의 폭을 최대 30㎜ 이하가 되도록 함으로써 기판(100)의 입사면으로 최대한 많은 양의 빛이 입사될 수 있도록 할 수 있고, 아울러 복수의 셀이 배치되는 제 2 영역(S2)의 면적을 최대한 확보함으로써 태양 전지 모듈의 효율을 최대한 확보할 수 있는 것이다.
이와 같은 태양 전지의 모듈 효율과 안정성을 고려하여 보다 최적화하면, 기판(100)의 제 1 영역(S1)의 폭은 8㎜ 이상 20㎜ 이하가 되도록 설정할 수도 있다.
다음의 도 4 내지 6은 도 1에 도시된 태양 전지에서 각 단위 셀을 보다 구체적으로 설명하기 위한 도이다.
도 4에 도시된 바와 같이, 박막 태양 전지(10)는 단층 p-i-n 구조로 형성될 수 있다.
도 4에서는 광전변환부(PV)의 구조가 입사면으로부터 p-i-n 구조로 되는 것을 일례로 설명하고 있으나, 광전변환부(PV)의 구조가 입사면으로부터 n-i-p 구조로 되는 것도 가능하다. 그러나, 이하에서는 설명의 편의상 광전변환부(PV)의 구조가 입사면으로부터 p-i-n 구조로 되는 것을 일례로 설명한다.
도 4를 살펴보면, 박막 태양전지(10)는 기판(100), 기판(100)에 배치되는 제 1 전극(110), 제 2 전극(140) 및 단층 p-i-n 구조(410)의 광전변환부(PV)를 포함할 수 있다.
기판(100)은 다른 기능성층들이 배치될 수 있는 공간을 마련할 수 있다. 아울러, 기판(100)은 입사되는 광(Light)이 광전변환부(PV)(410)에 보다 효과적으로 도달하도록 하기 위해 실질적으로 투명한 재질, 예컨대 유리 또는 플라스틱 재질로 이루어질 수 있다.
제 1 전극(110)은 기판(100)에 배치되고, 입사되는 광의 투과율을 높이기 위해 실질적으로 투명하면서도 전기 전도성을 갖는 재질을 포함하는 것이 가능하다. 예컨대, 제 1 전극(110)은 대부분의 빛이 통과하며 전기가 통할 수 있도록 높은 광 투과도와 높은 전기 전도도를 구비하기 위해 인듐주석산화물(indium tin oxide: ITO), 주석계 산화물(SnO2 등), AgO, ZnO-(Ga2O3 또는 Al2O3), 플루오린 틴 옥사이드(fluorine tin oxide: FTO) 및 이들의 혼합물로 이루어진 군에서 선택되는 것으로 형성될 수 있다. 아울러, 제 1 전극(110)의 비저항 범위는 약 10-2Ωㆍ㎝ 내지 10-11Ωㆍ㎝일 수 있다.
이러한 제 1 전극(110)은 광전변환부(PV)(410)와 전기적으로 연결될 수 있다. 이에 따라, 제 1 전극(110)은 입사되는 광에 의해 생성된 캐리어 중 하나, 예컨대 정공을 수집하여 출력할 수 있다.
아울러, 제 1 전극(110)의 상부 표면에는 랜덤(random)한 피라미드 구조를 갖는 복수 개의 요철이 형성될 수 있다. 즉, 제 1 전극(110)은 텍스처링 표면(texturing surface)을 구비하고 있는 것이다. 이와 같이, 제 1 전극(110)의 표면을 텍스처링하게 되면, 입사되는 광의 반사를 저감시키고, 광의 흡수율을 높일 수 있어서 태양전지(10)의 효율을 향상시키는 것이 가능하다.
한편, 도 1에서는 제 1 전극(110)에만 요철을 형성한 경우만을 도시하고 있지만, 광전변환부(PV)(410)에도 요철을 형성하는 것이 가능하다. 이하에서는 설명의 편의를 위해 제 1 전극(110)에만 요철을 형성하는 경우를 예로 들어 설명하기로 한다.
제 2 전극(140)은 광전변환부(PV)(410)가 발생시킨 전력의 회수 효율을 높이기 위해 전기 전도성이 우수한 금속 재질을 포함할 수 있다. 아울러, 제 2 전극(140)은 광전변환부(PV)(410)와 전기적으로 연결되어 입사되는 광에 의해 생성된 캐리어 중 하나, 예컨대 전자를 수집하여 출력할 수 있다.
여기서, 광전변환부(PV)(410)는 제 1 전극(110)과 제 2 전극(140)의 사이에 배치되어 외부로부터 입사되는 광으로 전력을 생산하는 기능을 한다.
이와 같은 광전변환부(PV)(410)는 기판(100)의 입사면으로부터 p-i-n 구조, 즉 p형 반도체층(410p), 진성(i형) 반도체층, n형 반도체층(410n)을 포함할 수 있다.
여기서, p형 반도체층(410p)은 실리콘(Si)을 포함한 원료 가스에 붕소, 갈륨, 인듐 등과 같은 3가 원소의 불순물을 포함하는 가스를 이용하여 형성할 수 있다.
진성(i) 반도체층은 캐리어의 재결합율을 줄이고 광을 흡수할 수 있다. 이러한 진성 반도체층(410i)은 입사되는 광을 흡수하여, 전자와 정공과 같은 캐리어를 생성할 수 있다.
이러한 진성 반도체층(410i)은 미세 결정 실리콘(mc-Si) 재질, 예컨대 수소화된 미세 결정 실리콘(mc-Si:H)을 포함할 수도 있고, 또는 비정질 실리콘(Amorphous Silicon) 재질, 예컨대 수소화된 비정질 실리콘(Hydrogenated Amorphous Silicon, a-Si:H)을 포함할 수 있다.
n형 반도체층(410n)은 실리콘을 포함한 원료 가스에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함한 가스를 이용하여 형성할 수 있다.
이와 같은 광전변환부(PV)(410)는 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)과 같은 화학 기상 증착법(chemical vapor deposition, CVD)에 의해 형성될 수 있는 것이다.
광전변환부(PV)(410)의 p형 반도체층(410p) 및 n형 반도체층(410n)과 같은 도핑층은 진성 반도체층(410i)을 사이에 두고 p-n 접합을 형성할 수 있다. 즉, 광전변환부(PV)(410)는 n형 불순물 도핑층, 즉 n형 반도체층(410n)과 p형 불순물 도핑층, 즉 p형 반도체층(410p)의 사이에 배치될 수 있는 것이다.
이러한 구조에서, p형 반도체층(410p) 쪽으로 광이 입사되면 진성 반도체층(410i)의 내부에서는 상대적으로 높은 도핑 농도를 갖는 p형 반도체층(410p)과 n형 반도체층(410n)에 의해 공핍(depletion)이 형성되고, 이에 따라 전기장이 형성될 수 있다. 이러한 광기전력 효과(photovoltatic effect)의하여 광 흡수층인 진성 반도체층(410i)에서 생성된 전자와 정공은 접촉 전위차에 의해 분리되어 서로 다른 방향으로 이동된다. 예를 들어, 정공은 p형 반도체층(410p)을 통해 전면전극(110)쪽으로 이동하고, 전자는 n형 반도체층(410n)을 통해 후면전극(140)쪽으로 이동할 수 있다. 이러한 방식으로 전력이 생산될 수 있는 것이다.
또한, 도 5에 도시된 바와 같이, 박막 태양 전지(10)는 이중접합(Double Junction) 태양전지 혹은 p-i-n-p-i-n 구조로 형성될 수 있다.
이하에서는 이상에서 상세히 설명한 부분에 대해서는 설명을 생략하기로 한다
도 5를 살펴보면, 박막 태양전지(10)는 제 1 광전변환부(510) 및 제 2 광전변환부(520)를 포함할 수 있다.
도 5와 같이, 박막 태양전지(10)는 광입사면으로부터 제 1 p형 반도체층(510p), 제 1 i형 반도체층(510i), 제 1 n형 반도체층(510n), 제 2 p형 반도체층(520p), 제 2 i형 반도체층(520i) 및 제 2 n형 반도체층(520n)이 차례로 적층될 수 있다.
제 1 i형 반도체층(510i)은 단파장 대역의 광을 주로 흡수하여 전자와 정공을 생성할 수 있다.
아울러, 제 2 i형 반도체층(520i)은 장파장 대역의 광을 주로 흡수하여 전자와 정공을 생성할 수 있다.
이처럼, 이중접합 구조의 태양전지(10)는 단파장 대역 및 장파장 대역의 광을 흡수하여 캐리어를 생성하기 때문에 높은 효율을 갖는 것이 가능하다.
아울러, 제 2 i형 반도체층(520i)의 두께(t1)는 장파장 대역의 광을 충분히 흡수하기 위해 제 1 i형 반도체층(510i)의 두께(t2)보다 두꺼울 수 있다.
또한, 도 5에 도시된 바와 같은 박막 태양전지(10)는 제 1 광전변환부(510)의 제 1 i형 반도체층(510i) 및 제 2 광전변환부(520)의 제 2 i형 반도체층(520i)이 모두 비정질 실리콘 재질을 포함할 수도 있고, 또는 제 1 광전변환부(510)의 제 1 i형 반도체층(510i)은 비정실 실리콘 재질을 포함하나, 제 2 광전변환부(520)의 제 2 i형 반도체층(520i)은 미세 결정질 실리콘 재질을 포함할 수도 있다.
또한, 도 5와 같은 이중접합 구조를 갖는 태양전지(10)에서 제 2 i형 반도체층(520i)에는 게르마늄(Ge) 재질이 불순물로서 도핑될 수 있다. 게르마늄(Ge) 재질은 제 2 i형 반도체층(520i)의 밴드갭을 낮출 수 있고, 이에 따라 제 2 i형 반도체층(520i)의 장파장 대역 광의 흡수율이 향상됨으로써 태양전지(10)의 효율이 향상될 수 있다.
즉, 이중접합 구조를 갖는 태양전지(10)는 제 1 i형 반도체층(510i)에서 단파장 대역의 광을 흡수하여 광전 효과를 발휘하고, 제 2 i형 반도체층(520i)에서 장파장 대역의 광을 흡수하여 광전 효과를 발휘하게 되는데, 제 2 i형 반도체층(520i)에 게르마늄(Ge) 재질이 불순물로 도핑된 태양전지는 제 2 i형 반도체층(520i)의 밴드갭을 더욱 낮춤으로써 보다 많은 양의 장파장 대역 광을 흡수할 수 있어 태양 전지의 효율을 향상시킬 수 있는 것이다.
이와 같은 제 2 i형 반도체층(520i)에 게르마늄(Ge)을 도핑하는 방법으로는 게르마늄(Ge) 가스가 채워진 챔버 내에서 VHF, HF 또는 RF를 이용한 PECVD공법을 일례로 들 수 있다.
이와 같은 제 2 i형 반도체층(520i)에 포함되는 게르마늄의 함량을 일례로 3~20atom%일 수 있다. 이와 같이 게르마늄의 함량이 적절하게 포함되는 경우 제 2 i형 반도체층(520i)의 밴드갭이 충분히 낮아질 수 있고, 이에 따라 제 2 i형 반도체층(520i)의 장파장 대역 광의 흡수율이 향상시킬 수 있다.
이러한 경우에도 제 1 i형 반도체층(510i)은 단파장 대역의 광을 주로 흡수하여 전자와 정공을 생성할 수 있고, 제 2 i형 반도체층(520i)은 장파장 대역의 광을 주로 흡수하여 전자와 정공을 생성할 수 있다. 아울러, 제 2 i형 반도체층(520i)의 두께(t1)는 장파장 대역의 광을 충분히 흡수하기 위해 제 1 i형 반도체층(510i)의 두께(t2)보다 두꺼울 수 있다.
또한, 도 6에 도시된 바와 같이, 박막 태양 전지(10)는 삼중접합(Triple Junction) 태양전지 혹은 p-i-n-p-i-n-p-i-n 구조로 형성될 수 있다. 이하에서는 이상에서 상세히 설명한 부분에 대해서는 설명을 생략하기로 한다.
도 6을 살펴보면, 박막 태양전지(10)는 기판(100)의 입사면으로부터 제 1 광전변환부(610), 제 2 광전변환부(620) 및 제 3 광전변환부(630)가 차례대로 배치될 수 있다.
여기서, 제 1 광전변환부(610), 제 2 광전변환부(620) 및 제 3 광전변환부(630)는 각각 p-i-n 구조로 형성될 수 있어, 기판(100)으로부터 제 1 p형 반도체층(610p), 제 1 진성 반도체층(610i), 제 1 n형 반도체층(610n), 제 2 p형 반도체층(620p), 제 2 진성 반도체층(620i), 제 2 n형 반도체층(620n), 제 3 p형 반도체층(630p), 제 3 진성 반도체층(630i) 및 제 3 n형 반도체층(630p)이 차례로 배치될 수 있는 것이다.
여기서, 제 1 진성 반도체층(610i), 제 2 진성 반도체층(620i) 및 제 3 진성 반도체층(630i)을 다양하게 구현될 수 있다.
제 1 예로, 제 1 진성 반도체층(610i) 및 제 2 진성 반도체층(620i)은 비정질 실리콘(a-Si) 재질을 포함할 수 있으며, 제 3 진성 반도체층(630i)은 미세 결정 실리콘(mc-Si) 재질을 포함할 수 있다. 여기서, 제 2 진성 반도체층(620i)에는 게르마늄(Ge) 재질이 불순물로 도핑되도록 하여 제 2 i형 반도체층(620i)의 밴드갭을 낮출 수도 있다.
또한, 이와 다르게, 제 2 예로 제 1 진성 반도체층(610i)은 비정질 실리콘(a-Si) 재질을 포함할 수 있으며, 제 2 진성 반도체층(620i) 및 제 3 진성 반도체층(630i)은 미세 결정 실리콘(mc-Si) 재질을 포함할 수 있다. 여기서, 제 3 진성 반도체층(630i)에는 게르마늄(Ge) 재질이 불순물로 도핑되도록 하여 제 3 i형 반도체층의 밴드갭을 낮출 수도 있는 것이다.
여기서, 제 1 광전변환부(610)는 단파장 대역의 광을 흡수하여 전력을 생산할 수 있으며, 제 2 광전변환부(620)는 단파장 대역과 장파장 대역의 중간 대역의 광을 흡수하여 전력을 생산할 수 있고, 장파장 대역의 광을 흡수하여 전력을 생산할 수 있다.
여기서, 제 3 진성 반도체층(630i)의 두께(t30)는 제 2 진성 반도체층(620i)의 두께(t20)보다 두껍고, 제 2 진성 반도체층(620i)의 두께(t20)는 제 1 진성 반도체층(610i)의 두께(t10)보다 두꺼울 수 있다.
이와 같이 도 6과 같은 삼중접합 태양전지의 경우에는 보다 넓은 대역의 광을 흡수할 수 있기 때문에 전력 생산 효율이 높을 수 있는 것이다.
다음의 도 7 내지 도 14는 도 1에 도시된 박막 태양 전지(10)의 제조 방법의 일례를 설명하기 위한 도이다.
도 7에 도시된 바와 같이, 박막 태양 전지(10)의 제조 방법은 먼저 기판(100)의 제 1 영역(S1)에 마스킹 지그(MJ)(Masking jig)를 형성한다.
여기서, 마스킹 지그(MJ)의 형태는 도 7의 (a)와 같이, 기판(100)의 상부면 일부와 측면을 덮도록 형성될 수도 있으며, (b)와 같이 기판(100)의 상부면, 측면 및 하부면의 일부를 덮도록 형성될 수도 있다. 여기서 마스킹 지그(MJ)가 덮는 기판(100)의 상부면 일부는 기판(100)에서 제 1 영역(S1)이 되고, 기판(100)의 상부면 중 나머지 부분은 제 2 영역(S2)이 된다.
따라서, 전술한 복수의 셀들(UC)은 제 2 영역(S2)에 형성되고, 제 1 영역(S1)에는 형성되지 않는다. 이에 대해서는 후술할 도 8 이후부터 구체적으로 설명한다.
여기서, 기판(100)의 제 1 영역(S1) 상부에 형성된 마스킹 지그(MJ)의 두께(tm)는 도 12에 도시된 제 2 영역(S2)에 형성될 제 1 전극(110), 광전변환부(PV) 및 제 2 전극(140)을 포함하는 셀(tc)의 두께보다 5배 이상 100배 이하의 범위에서 결정될 수 있다.
이와 같이, 마스킹 지그(MJ)의 두께(tm)를 셀(tc)의 두께보다 5배 이상 크게 하는 것은 제 1 전극(110), 광전변환부(PV) 또는 제 2 전극(140)이 마스킹 지그(MJ)의 측면에 더 두껍게 형성되는 것을 방지하기 위함이다.
또한, 마스킹 지그(MJ)의 두께(tm)를 셀(tc)의 두께보다 100배 이하로 작게 하는 것은 마스킹 지그(MJ)가 과도하게 두꺼운 경우 마스킹 지그(MJ) 자체의 탄력성이 상대적으로 과도하게 약화되어 마스킹 지그(MJ)를 제어하는 중에 약간의 오차만으로도 기판(100)에 과도한 힘이 전달되어 기판(100)이 파손될 수 있는데, 이를 방지하기 위함이다.
한편, 도 7의 (a)와 (b)의 마스킹 지그(MJ)는 기판(100)과 중첩하는 부분의 상부폭과 하부폭이 동일하다. 이와 같은 경우, 마스킹 지그(MJ)는 기판(100)과 중첩하는 부분의 폭과 제 1 영역(S1)과 동일할 수 있다.
그러나, 이와 다르게, 도 7의 (c)와 같이 마스킹 지그(MJ)는 기판(100)과 접하는 부분의 하부폭이 기판(100)과 접하지 않는 부분의 상부폭보다 좁도록 형성될 수 있다.
그 일례로, 7의 (b)가 변형된 경우를 예로 들면, (c)와 같이, 마스킹 지그(MJ)가 기판(100)의 상부면, 측면 및 하부면의 일부를 덮도록 형성되되, 마스킹 지그(MJ)에서 기판(100)과 중첩하여 접하는 부분의 하부폭(WB)이 기판(100)과 접하지 않고 기판(100)과 중첩되는 부분의 상부폭(WT)보다 좁도록 형성될 수 있는 것이다.
이와 같은 경우, 도 13과 같이, 제 1 영역(S1)의 폭은 마스킹 지그(MJ)에서 기판(100)과 중첩되는 부분의 상부폭(WT)보다 좁고 기판(100)과 중첩하여 접하는 부분의 하부폭(WB)보다 크게 형성될 수 있다.
이와 같이, 기판(100)과 중첩하는 마스킹 지그(MJ)의 상부폭이 하부폭(WB)보다 크게 형성하도록 함으로써, 기판(100)의 제 2 영역(S2)에 제 1 전극(110), 광전변환부(PV) 및 제 2 전극(140)을 형성할 때에, 제 1 전극(110), 광전변환부(PV) 또는 제 2 전극(140)이 마스킹 지그(MJ)의 측면에서 더 두껍게 형성되는 것을 방지할 수 있다. 또한, 아울러, 기판(100)과 중첩하는 마스킹 지그(MJ)의 상부폭이 하부폭(WB)보다 크게 형성되는 경우, 도 13 및 도 14와 같이, 제 2 영역(S2)에 형성되는 복수의 셀들(UC) 중 제 1 영역(S1)과 가장 인접하여 형성되는 최외곽 셀(C1)의 경우 제 1 영역(S1)으로 인접할수록 제 1 전극(110), 광전 변환부(PV), 및 제 2 전극(140) 중 적어도 하나의 두께는 감소할 수 있다.
이는 기판(100)과 중첩하는 마스킹 지그(MJ)의 상부폭이 하부폭(WB)보다 큰 상태에서 제 1 전극(110), 광전변환부(PV) 및 제 2 전극(140)을 형성할 때, 스퍼터링 방법이나 화학 기상 증착법을 이용하게 되면, 제 1 전극(110), 광전변환부(PV) 및 제 2 전극(140)의 재료가 마스킹 지그(MJ)의 상부 끝단에 맞춰 수직 하강하여 증착되지 않고, 분사하는 형태로 증착되기 때문이다.
이와 같은 도 7 (c)의 마스킹 지그(MJ)의 두께(tm)도 전술한 도 7 (a) 및 (b)의 두께와 동일하게 할 수 있다.
이와 같은 마스킹 지그(MJ)는 기판(100)의 제 1 영역(S1)에 탈착하는 방법으로 형성될 수 있으며, 기판(100)의 제 1 영역(S1)에 접착하는 방법으로도 형성될 수 있다.
또한, 제 1 전극(110), 광전변환부(PV) 및 제 2 전극(140)을 형성할 때의 기판(100)과 중첩하는 마스킹 지그(MJ)의 상부폭(WT)이 각각 다른 마스킹 지그(MJ)가 사용될 수도 있다.
또한, 이와 같은 마스킹 지그(MJ)는 태양 전지의 제조 장치의 일부로 포함된 상태에서 기판(100)의 제 1 영역(S1)에 탈착하는 방법으로 형성될 수도 있고, 별도의 마스킹 지그(MJ)가 독립적으로 사용될 수도 있다.
다음, 기판(100)의 제 1 영역(S1)에 마스킹 지그(MJ)가 형성된 이후, 도 8과 같이, 제 1 전극(110)이 기판(100)의 제 2 영역(S2) 및 마스킹 지그(MJ)의 상부에 형성될 수 있다.
여기서, 제 1 전극(110)은 스퍼터(Sputter)를 이용하여 기판(100)의 상부에 형성될 수 있으며, 제 1 전극(110)이 형성되는 범위는 기판(100)의 제 2 영역(S2)에만 형성되며, 제 1 영역(S1)에는 기판(100)의 제 1 영역(S1)과 중첩하는 마스킹 지그(MJ)의 상부면에 의해 가려져 형성되지 않는다.
다음, 기판(100)의 제 2 영역(S2)에 제 1 전극(110)이 형성된 이후, 도 9와 같이, 제 1 전극(110)의 일부를 식각할 수 있다. 예를 들면, 소정의 패턴에 따라 제 1 전극(110)에 레이저 광을 가하여 제 1 전극(110)의 일부를 제거할 수 있다. 이에 따라 제 1 전극(110)에는 기판(100)이 노출되는 부분이 형성될 수 있다.
이후, 도 10과 같이, 패터닝된 제 1 전극(110)의 상부에 광전변환부(PV)를 형성할 수 있다. 여기서, 광전변환부(PV)의 p-i-n 반도체 재질을 차례로 증착하는 방법으로는 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)과 같은 화학 기상 증착법(chemical vapor deposition, CVD)이 이용될 수 있는 것이다.
이와 같은 화학 기상 증착법의 사용으로 인하여 광전변환부(PV)는 제 2 영역(S2)의 제 1 전극(110) 상부뿐만 아니라 마스킹 지그(MJ)의 상부에 형성된 제 1 전극(110)의 상부에도 형성될 수도 있다. 그러나, 마스킹 지그(MJ)로 인하여 기판(100)의 제 1 영역(S1)에는 광전변환부(PV)가 형성되지 않는다. 이와 같은 광전변환부(PV)는 p-i-n 반도체 재질이 차례로 증착하는 방법으로 형성될 수 있다.
이후, 도 11과 같이, 제 2 영역(S2)에 형성된 광전변환부(PV)의 일부를 소정 패턴에 따라 식각할 수 있다. 이에 따라, 제 2 영역(S2)에 형성된 광전변환부(PV)에는 제 1 전극(110)의 일부가 노출되는 부분이 형성될 수 있는 것이다.
이후, 도 12와 같이, 광전변환부(PV)의 상부에 제 2 전극(140)을 형성할 수 있다. 여기서, 제 2 전극(140)은 일례로 스퍼터(Sputter)를 이용하여 형성될 수 있으며, 제 2 전극(140)은 제 2 영역(S2)의 광전변환부(PV) 상부뿐만 아니라, 마스킹 지그(MJ)의 상부에 형성된 광전변환부(PV) 상부에도 형성될 수도 있다. 그러나, 마스킹 지그(MJ)로 인하여 기판(100)의 제 1 영역(S1)에는 제 2 전극(140)이 형성되지 않는다.
이후, 제 2 영역(S2)에 형성된 제 2 전극(140) 일부와 광전변환부(PV)의 일부를 예를 들면, 레이저 광을 이용하여 소정 패턴에 따라 식각할 수 있다. 이에 따라 도 13과 같이, 제 2 전극(140)에는 제 1 전극(110)의 일부가 노출되는 부분이 형성될 수 있는 것이다.
이후, 도 14와 같이, 마스킹 지그(MJ)를 제거하면 도 2에 도시된 바와 같이, 제 2 영역(S2)에는 더미 셀(DC)을 포함하지 않고, 전력을 생산하는데 영향을 미치는 유효 셀들만 배치되며, 제 1 영역(S1)에는 셀들이 배치되지 않는 태양 전지가 제조 될 수 있는 것이다.
이와 같은 본 발명에 따른 태양 전지의 제조 방법은 도 3과 같은 종래 태양 전지와 달리, 에지 분리 단계 또는 에지 제거 단계를 요구하지 않는다.
즉, 전술한 에지 분리(Edge isolation) 단계 또는 에지 제거(Edge deletion) 단계와 같은 공정은 도 3의 A 부분에 도시된 바와 같이 잔여물을 유발하는 공정으로, 이와 같은 잔여물을 제거하기 위해 추가적으로 세정 공정이 더 요구되어 태양 전지의 제조 공정이 상대적으로 더 많아지고, 공정 시간 또한 길어지는 단점이 있다.
또한, 아울러, 에지 제거 단계 가운데 샌드 블라스트 공정 자체도 더미 셀(DC)의 절연 득성 확보를 위해 물리적으로 셀을 연마하는 과정이지만, 이와 같은 과정 중에 도 3의 A 부분에 도시된 바와 같이, 기판(100)에 미세한 균열이 발생할 수 있으므로, 박막 태양 전지(10)에서 요구하는 두께의 박막화라는 요구 특성을 만족하기 어려운 단점이 있다.
그러나, 본 발명과 같은 태양 전지 제조 방법은 에지 분리 단계 또는 에지 제거 단계를 요구하지 않기 때문에 도 3에서 문제되었던, 에지 분리 단계 또는 에지 제거 단계에 따른 잔여물의 문제가 발생하지 않으므로, 추가적인 세정 공정이 더 필요하지 않아 제조 공정 시간을 단축할 수 있는 효과가 있다.
또한, 에지 분리 단계 또는 에지 제거 단계를 수행할 경우, 기판(100)이 영향을 받아 도 3의 A 부분과 같이 기판(100)에 균열이 생길 수 있는 문제점이 있으나, 본 발명과 같은 태양 전지 제조 방법은 에지 분리 단계 또는 에지 제거 단계를 요구하지 않기 때문에 이와 같은 균열에 대한 문제점을 해소할 수 있는 것이다.
또한, 아울러, 본 발명과 같은 태양 전지 제조 방법은 에지 분리 단계 또는 에지 제거 단계를 요구하지 않기 때문에 에지 분리 단계 또는 에지 제거 단계로 인하여 발생되는 더미 셀(DC)을 생략할 수 있어, 태양 전지의 기판(100) 내에서 유효 영역의 면적을 더 확장할 수 있는 효과가 있다.
따라서, 태양 전지의 효율을 향상시킬 수 있는 것이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (16)

  1. 기판의 제 1 영역에 마스킹 지그(Masking jig)를 형성하는 단계;
    상기 기판의 제 2 영역에 제 1 전극을 형성하는 단계;
    상기 기판의 제 2 영역에 형성된 제 1 전극 상부에 광을 입사받아 전력을 생산하는 광전 변환부를 형성하는 단계; 및
    상기 기판의 제 2 영역에 형성된 광전 변환부 상부에 제 2 전극을 형성하는 단계;
    를 포함하는 박막 태양 전지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 기판의 제 1 영역은 상기 기판의 가장 자리에 위치하는 것을 특징으로 하는 박막 태양 전지의 제조 방법.
  3. 제 1 항에 있어서,
    상기 기판의 제 2 영역에는 상기 제 1 전극, 상기 광전 변환부, 및 상기 제 2 전극을 포함하는 복수의 셀들이 배치되고,
    상기 기판의 제 1 영역에는 상기 복수의 셀들이 배치되지 않는 것을 특징으로 하는 박막 태양 전지의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 영역의 폭은 3㎜ 이상 30㎜ 이하인 것을 특징으로 하는 박막 태양 전지의 제조 방법.
  5. 상기 제 1 영역의 폭은 8㎜ 이상 20㎜ 이하인 것을 특징으로 하는 박막 태양 전지의 제조 방법.
  6. 제 1 항에 있어서,
    상기 마스킹 지그에서 상기 기판과 중첩하여 접하는 부분의 하부폭이 상기 기판과 접하지 않고 상기 기판과 중첩되는 부분의 상부폭보다 좁은 것을 특징으로 하는 박막 태양 전지의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 1 영역의 폭은 상기 마스킹 지그에서 상기 기판과 중첩되는 부분의 상부폭보다 좁고 상기 기판과 중첩하여 접하는 부분의 하부폭보다 큰 것을 특징으로 하는 박막 태양 전지의 제조 방법.
  8. 제 1 항에 있어서,
    상기 태양 전지의 제조 방법은
    상기 제 1 전극, 상기 광전 변환부, 및 상기 제 2 전극의 동일한 부분을 제거하여 기판의 일부를 노출시키는 에지 분리(Edge isolation) 단계 또는 에지 제거(Edge deletion) 단계가 생략되는 것을 특징으로 하는 박막 태양 전지의 제조 방법.
  9. 기판;
    상기 기판에 배치되는 제 1 전극, 상기 제 1 전극 상부에 배치되는 제 2 전극, 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치되며, 광을 입사받아 전기로 변환하는 광전 변환부를 포함하는 복수의 셀들을 포함하며,
    상기 기판은 제 1 영역과 제 2 영역을 포함하고,
    상기 제 1 영역에는 상기 복수의 셀들이 배치되지 않고, 상기 제 2 영역에는 상기 복수의 셀들이 배치되며, 상기 복수의 셀들 중에는 전력을 생산하는데 영향을 미치지 못하는 더미 셀이 포함되지 않는 것을 특징으로 하는 박막 태양 전지.
  10. 제 9 항에 있어서,
    상기 제 1 영역은 상기 기판의 가장 자리에 위치하는 것을 특징으로 하는 박막 태양 전지.
  11. 제 9 항에 있어서,
    상기 제 1 영역의 폭은 3㎜ 이상 30㎜ 이하인 것을 특징으로 하는 박막 태양 전지.
  12. 제 9 항에 있어서,
    상기 제 1 영역의 폭은 8㎜ 이상 20㎜ 이하인 것을 특징으로 하는 박막 태양 전지.
  13. 제 9 항에 있어서,
    상기 광전 변환부는
    P형 반도체층, 진성(i) 반도체층, 및 n형 반도체층인 p-i-n 구조가 적어도 하나 이상으로 형성되는 것을 특징으로 하는 박막 태양 전지.
  14. 제 13 항에 있어서,
    상기 광전 변환부의 진성(i) 반도체층은 게르마늄(Ge)을 포함하는 것을 특징으로 하는 박막 태양 전지.
  15. 제 13 항에 있어서,
    상기 광전 변환부의 진성(i) 반도체층은 비정질 실리콘(a-si) 또는 미세 결정 실리콘(mc-si) 중 적어도 어느 하나인 것을 특징으로 하는 박막 태양 전지.
  16. 제 9 항에 있어서,
    상기 제 2 영역에 배치되는 복수의 셀들 중 상기 제 1 영역과 가장 인접하여 배치되는 최외곽 셀은 상기 제 1 영역으로 근접할수록 상기 제 1 전극, 상기 광전 변환부 또는 상기 제 2 전극 중 적어도 하나의 두께가 감소하는 것을 특징으로 하는 박막 태양 전지.
KR1020100109096A 2010-11-04 2010-11-04 박막 태양 전지 및 제조 방법 KR20120047502A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100109096A KR20120047502A (ko) 2010-11-04 2010-11-04 박막 태양 전지 및 제조 방법
US13/176,662 US8642881B2 (en) 2010-11-04 2011-07-05 Thin film solar cell and method of manufacturing the same
DE102011109817A DE102011109817A1 (de) 2010-11-04 2011-08-09 Dünnschicht-Solarzelle und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100109096A KR20120047502A (ko) 2010-11-04 2010-11-04 박막 태양 전지 및 제조 방법

Publications (1)

Publication Number Publication Date
KR20120047502A true KR20120047502A (ko) 2012-05-14

Family

ID=44814738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100109096A KR20120047502A (ko) 2010-11-04 2010-11-04 박막 태양 전지 및 제조 방법

Country Status (3)

Country Link
US (1) US8642881B2 (ko)
KR (1) KR20120047502A (ko)
DE (1) DE102011109817A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5184643B2 (ja) * 2008-10-21 2013-04-17 株式会社アルバック マスク及びマスクを用いた成膜方法
KR101283053B1 (ko) * 2011-10-18 2013-07-05 엘지이노텍 주식회사 태양광 발전장치 및 이의 제조방법
CN109378391A (zh) * 2018-11-28 2019-02-22 中国华能集团有限公司 一种用于旋涂工艺的太阳能电池掩模板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639314A (en) * 1993-06-29 1997-06-17 Sanyo Electric Co., Ltd. Photovoltaic device including plural interconnected photoelectric cells, and method of making the same
US20020117199A1 (en) * 2001-02-06 2002-08-29 Oswald Robert S. Process for producing photovoltaic devices
KR101040185B1 (ko) 2009-03-31 2011-06-09 명지대학교 산학협력단 기능성 전극을 장착한 미생물 연료 전지 단위체 및 이를 이용한 미생물 연료 전지
US20100300507A1 (en) * 2009-06-02 2010-12-02 Sierra Solar Power, Inc. High efficiency low cost crystalline-si thin film solar module

Also Published As

Publication number Publication date
DE102011109817A1 (de) 2012-05-10
US20110259392A1 (en) 2011-10-27
US8642881B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
US8294021B2 (en) Photovoltaic device and method for manufacturing the same
US20170148943A1 (en) Low-cost high-efficiency solar module using epitaxial si thin-film absorber and double-sided heterojunction solar cell with integrated module fabrication
KR101301664B1 (ko) 박막형 태양전지 제조방법 및 그 방법에 의해 제조된박막형 태양전지
US20100300507A1 (en) High efficiency low cost crystalline-si thin film solar module
JP7023975B2 (ja) Ｐ型ｐｅｒｃ両面太陽電池及びそのモジュール、システムと製造方法
JP2012015523A (ja) 太陽電池モジュール及びその製造方法
JP5898062B2 (ja) 太陽電池
JPWO2014050304A1 (ja) 光電変換素子とその製造方法
JP5232362B2 (ja) 集積化薄膜光電変換装置の製造方法および、その製造方法で得られうる集積化薄膜光電変換装置。
US20110253213A1 (en) Thin film solar cell
KR20120047502A (ko) 박막 태양 전지 및 제조 방법
KR101369920B1 (ko) 태양전지 및 태양전지의 제조방법
KR20130006904A (ko) 박막 태양 전지
KR20120096177A (ko) 박막 태양 전지
KR101770267B1 (ko) 박막 태양전지 모듈
KR20120090250A (ko) 박막 태양 전지 및 그 제조 방법
US20120145218A1 (en) Thin film solar cell module
JP5908951B2 (ja) 薄膜太陽電池モジュール及び製造方法
KR20130039896A (ko) 박막 태양 전지
KR20100051444A (ko) 태양 전지 및 그 제조 방법
KR20120100110A (ko) 태양 전지 모듈
KR20100045213A (ko) 광기전력 변환소자 및 제조방법
KR101573846B1 (ko) 박막형 태양전지, 및 그의 제조 방법 및 제조 장치
KR20120072715A (ko) 박막 태양 전지 및 그 제조 방법
KR20120014835A (ko) 박막형 태양전지 모듈 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment