JPWO2014050304A1 - 光電変換素子とその製造方法 - Google Patents

光電変換素子とその製造方法 Download PDF

Info

Publication number
JPWO2014050304A1
JPWO2014050304A1 JP2014538252A JP2014538252A JPWO2014050304A1 JP WO2014050304 A1 JPWO2014050304 A1 JP WO2014050304A1 JP 2014538252 A JP2014538252 A JP 2014538252A JP 2014538252 A JP2014538252 A JP 2014538252A JP WO2014050304 A1 JPWO2014050304 A1 JP WO2014050304A1
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
amorphous semiconductor
concentration
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014538252A
Other languages
English (en)
Inventor
訓裕 川本
訓裕 川本
洋平 川上
洋平 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014050304A1 publication Critical patent/JPWO2014050304A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

光電変換素子(10)は、結晶性半導体層である基板40の裏面側に形成される真性非晶質半導体層であるi層(43)と、i層(43)上に形成されるp型非晶質半導体層であるp層(44)と、p層(43)上に形成される透明導電膜層であるTCO(46)と、を含み、p層(43)の厚さ方向のボロン(B)濃度は、TCO(46)との界面の位置(X4)よりもi層(43)側にB濃度がピークとなる位置(X2)を有する。B濃度は、ピークとなる位置(X2)からTCO(56)との界面の位置(X4)に向かって、ステップ状、または漸減状、または階段状に減少してもよい。基板(40)がn型である場合、受光面側に真性非晶質半導体層であるi層と、i層上に形成されるn型非晶質半導体層であるn層と、n層上に形成される透明導電膜層であるTCOについては、n層におけるP(リン)濃度のピーク位置を、i層を挟んでn型の基板(40)の側とすることがよい。

Description

本発明は、光電変換素子とその製造方法に関する。
pn接合について薄膜の真性非晶質半導体膜を介在させた光起電力装置が知られている(特許文献1)。
また、上記のような光起電力装置を製造するに当たり、複数の基板をトレイに搭載した状態で、n型非晶質半導体層を成膜する方法が知られている(特許文献2)。
特開平4−199750号公報 特開2008−135556号公報
同じ装置を用いて光電変換素子を形成するときに、基板と真性非晶質半導体層の界面に混入するボロンの影響を抑制することである。具体的には、基板を搭載するトレイを繰り返し用いて光起電力素子を形成するときに、トレイに付着したボロン(B)が基板と真性非晶質半導体層の界面に混入することを抑制することである。
本発明に係る光電変換素子は、結晶性半導体層上に形成される真性非晶質半導体層と、真性非晶質半導体層上に形成されるp型非晶質半導体層と、p型非晶質半導体層上に形成される透明導電膜層と、を含み、p型非晶質半導体層は、透明導電膜層との界面の位置よりも真性非晶質半導体層側にアクセプタ濃度がピークとなる位置を有する。
また、本発明に係る光電変換素子の製造方法は、結晶性半導体をトレイに配置し、結晶性半導体上に真性非晶質半導体層を形成し、真性非晶質半導体層上にp型非晶質半導体層を形成し、結晶性半導体上に真性非晶質半導体層とp型非晶質半導体層を形成した積層体を搬出し、同じトレイを用いて次の結晶性半導体を配置して上記工程を繰り返す、光電変換素子の製造方法であって、p型非晶質半導体層の形成は、予め定めたピーク濃度のアクセプタ濃度で形成した後、そのピーク濃度からアクセプタ濃度を減少させて形成して、p型非晶質半導体層の形成が終了する。
また、本発明に係る光電変換素子は、結晶性半導体層の受光面側に形成される真性非晶質半導体層と、前記真性非晶質半導体層上に形成され結晶性半導体層と同じ導電型の不純物を含む導電性非晶質半導体層と、前記導電性非晶質半導体層上に形成される透明導電膜層と、を含み、前記導電性非晶質半導体層は、前記真性非晶質半導体層を挟み前記結晶性半導体層側の位置で前記不純物の濃度がピークとなり、その位置よりも透明導電膜層側の位置で不純物の濃度がピーク濃度よりも低下する。
上記構成により、p型非晶質半導体層の透明導電膜層の界面におけるアクセプタ濃度をピーク濃度よりも下げるので、同じ製造装置を用いて次の光電変換素子を形成するときに、基板と真性非晶質半導体膜の界面において混入するボロンの影響を抑制できる。
また、上記構成の少なくとも1つにより、受光面側では、i層上に形成される結晶性半導体層と同じ導電型の導電型非晶質半導体層の不純物濃度をi層を挟んで結晶性半導体層側の位置でピーク濃度となるようにするので、結晶性半導体層と導電型非晶質半導体層との間の電位差を大きく取れる。これにより、光電変換素子としての光吸収損失を抑制することができる。
実施の形態の光電変換素子の構造を示す図である。 実施の形態の光電変換素子において、p型非晶質半導体層のボロン(B)濃度分布を示す図である。 従来技術において、B濃度と特性との関係を示す図である。 実施の形態の光電変換素子において、p型非晶質半導体層のボロン(B)のピーク濃度BPEAKと特性との関係を示す図である。 実施の形態における光電変換素子の製造方法の手順を示す図である。 他の実施の形態の光電変換素子の構造を示す図である。 図6の実施の形態の光電変換素子において、受光面側の型非晶質半導体層のリン(P)濃度分布を示す図である。 他の実施の形態の光電変換素子で、結晶性半導体層の導電型がp型の場合の構造を示す図である。 図6の変形例の構造を示す図である。 図8の変形例の構造を示す図である。 図10の変形例の構造を示す図である。
以下に図面を用いて、実施の形態を詳細に説明する。以下では、光電変換素子の構造として、結晶性半導体層である基板を挟んで、受光面側に真性非晶質半導体層とp型非晶質半導体層を積層し、裏面側に真性非晶質半導体層とn型非晶質半導体層を積層したものを述べるが、これは説明のための例示であって、受光面側か裏面側かを問わず、結晶性半導体層上に形成される真性非晶質半導体層の上にp型非晶質半導体層が形成されるものであればよい。以下では、各非晶質半導体層が基板の全面に形成されるものを述べるが、これは模式的な説明として用いたもので、選択マスク等を用いて各非晶質半導体層を基板に対して選択的に形成するものとしてもよい。例えば、基板の一方側にn型非晶質半導体層とp型非晶質半導体層を選択的に形成して平面的にpn接合を形成するものとしてもよい。
以下で述べる厚さ、濃度等は説明のための例示であって、光電変換素子の仕様に応じ、適宜変更が可能である。以下では、全ての図面において一または対応する要素には同一の符号を付し、重複する説明を省略する。
図1は、光電変換素子の構成を示す図である。光電変換素子10は、基板40を備える。基板40の受光面側(図1の紙面上で上側)には、真性非晶質半導体層41と、n型非晶質半導体層42と、透明導電膜層45とが設けられる。また、基板40の裏面側(図1の紙面上で下側)には、真性非晶質半導体層43と、p型非晶質半導体層44と、透明導電膜層46とが設けられる。p型非晶質半導体層44は、第1のp型非晶質半導体層44−1と、第2のp型非晶質半導体層44−2と、第3のp型非晶質半導体層44−3とを含む。
以下では、特に断らない限り、結晶性半導体層を基板、真性非晶質半導体層をi層、p型非晶質半導体層をp層、透明導電膜層をTCOと示す。また、p型元素であるアクセプタ元素は、ボロン(B)以外を用いることができるが、以下では、ボロンを用いるものとして、アクセプタ濃度をB濃度と示す。以下に、基板の裏面側に形成されるi層、p層、TCOについて説明する。
基板40は、結晶系の半導体材料である。基板40は、n型またはp型の導電型の結晶性半導体基板とすることができる。基板40は、単結晶シリコン基板、多結晶シリコン基板、ガリウムヒ素(GaAs)基板、インジウムリン(InP)基板等を用いることができる。基板40は、入射された光を吸収することで、光電変換により電子および正孔のキャリア対を発生させる。以下では、基板40としてn型単結晶シリコンを用いる例を説明する。図1では、基板40を、n−c−Siとしてこのことを示した。
基板40は、フッ化水素酸(HF)水溶液やRCA洗浄液で洗浄される。また、水酸化カリウム(KOH)水溶液等のアルカリエッチング液を用いて基板の表面や裏面にテクスチャ構造(図示省略)を形成してもよい。
i層41は、洗浄後の基板40上に形成される。i層41は、例えば水素を含む非晶質の半導体層とできる。i層41は、プラズマCVD(PECVD)法、触媒型CVD(Cat−CVD)法、スパッタリング法等により形成することができる。プラズマCVD法は、RFプラズマCVD法、周波数のより高いVHFプラズマCVD法、マイクロプラズマCVD法を用いることができる。以下では、RFプラズマCVD法を用いる例を説明する。
例えば、シラン(SiH4)等のケイ素含有ガスおよび希釈ガスとして水素を供給し、平行平板電極等にRF高周波電力を印加してプラズマ化し、加熱された基板の成膜面に供給することでi層41の形成が行われる。成膜時の基板の温度は約150〜250℃、RF電力密度は約1〜20mW/cm2とできる。
i層41は、光の吸収をできるだけ抑えられるように薄くし、一方で基板の表面が十分にパッシベーションされる程度に厚くする。i層の厚さの一例を示すと、約1〜25nmで、好ましくは約5〜10nmとすることがよい。図1では、i層41を、i−aとしてこのことを示した。
n層42は、i層41の上に形成される。n層42は、水素を含む非晶質半導体層にn型の導電型の元素であるドナーを含む。n層42は、プラズマCVD法、触媒型CVD法、スパッタリング法等により形成することができる。プラズマCVD法は、RFプラズマCVD法を用いることができる。以下では、RFプラズマCVD法を用いる例を説明する。
例えば、シラン(SiH4)等のケイ素含有ガスに、ホスフィン(PH3)等のn型元素を含むガスを加え、水素で希釈して供給し、平行平板電極等にRF高周波電力を印加してプラズマ化し、加熱された基板の成膜面に供給することでp層の形成が行われる。成膜時の基板の温度は約150〜250℃、RF電力密度は約1〜20mW/cm2とできる。n層の厚さの一例を示すと、約5〜20nmで、好ましくは約10〜15nmとすることがよい。図1では、n層42を、n−aとしてこのことを示した。
i層43は、基板40上であって、i層41が形成される主面と反対側の面に形成される。i層43は、i層41と同様に形成することができる。図1では、i層43を、i−aとしてこのことを示した。
p層44は、i層43の上に形成される。p層44は、水素を含む非晶質半導体層にp型の導電型の元素であるアクセプタを含む。p層44は、プラズマCVD法、触媒型CVD法、スパッタリング法等により形成することができる。プラズマCVD法は、RFプラズマCVD法を用いることができる。以下では、RFプラズマCVD法を用いる例を説明する。
例えば、シラン(SiH4)等のケイ素含有ガスに、ジボラン(B26)等のp型元素を含むガスを加え、水素で希釈して供給し、平行平板電極等にRF高周波電力を印加してプラズマ化し、加熱された基板の成膜面に供給することでp層44の形成が行われる。成膜時の基板の温度は約150〜250℃、RF電力密度は約1〜20mW/cm2とできる。p層44の厚さの一例を示すと、約5〜20nmで、好ましくは約10〜15nmとすることがよい。図1では、p層44を、p−aとしてこのことを示した。
p層44は、第1のp型非晶質半導体層(第1のp層)44−1と、第2のp型非晶質半導体層(第2のp層)44−2と、第3のp型非晶質半導体層(第2のp層)44−3を含む。第2のp層44−2のボロン(B)濃度は、第1のp層44−1のB濃度よりも高い。また、第1のp層44−1のB濃度は、第3のp層44−3のB濃度よりも低い。p層44の詳細については後述する。
TCO45は、n層42の上に形成される。また、TCO46は、p層44の上に形成される。TCO45,46は透明導電膜層で、例えば、多結晶構造を有する酸化インジウム(In23)、酸化亜鉛(ZnO)、酸化錫(SnO2)、酸化チタン(TiO2)等の金属酸化物を少なくとも1つ含んで構成される。これらの金属酸化物に錫(Sn)、亜鉛(Zn)、タングステン(W)、アンチモン(Sb)、チタン(Ti)、セリウム(Ce)、ガリウム(Ga)等の元素が添加されていてもよい。TCOは、蒸着法、プラズマCVD法、スパッタリング法等の薄膜形成方法により形成できる。TCOの厚さは、その屈折率により適宜調整できるが、一例を示すと、約70〜100nmである。
TCO45,46の上には、例えば銀ペーストを用いて形成された金属電極(図示省略)が形成される。金属電極に配線材を接続することにより、光電変換素子10で生じた電力が太陽電池モジュールの外部に出力される。
図2は、光電変換素子10の構成と、光電変換素子10を構成するp型非晶質半導体層におけるB濃度の分布を示す図である。
図2(a)は、光電変換素子10の構成図である。光電変換素子10は、結晶性半導体層を基板40として、受光面側に真性非晶質半導体層(i層)41とn型非晶質半導体層(n層)42を積層し、裏面側に真性非晶質半導体層(i層)43とp型非晶質半導体層(p層)44を積層したものである。受光面側には、n層42の上に透明導電膜層(TCO)45が形成され、裏面側には、p層44の上に透明導電膜層(TCO)46が形成される。
図2(b)は、p層のB濃度分布図である。B濃度分布図は、縦軸がB濃度、横軸がi層43の界面からTCO46の界面までのp層44の厚さ方向の位置で、X0がi層43とp層44の界面の位置、X4がp層44とTCO46の界面の位置である。光電変換素子10を形成するときに、基板40の上にi層43を形成し、次にi層43の上にp層44を形成するとき、X0がp層44形成の開始位置で、X4がp層44形成の終了位置である。
B濃度分布11は、p層44の厚さ方向に沿ってi層43の界面の位置であるX0からX1までが一定濃度である。p層44のうち、X0からX1までが第1のp層44−1である。X0からX1までの厚さは、p層全体の厚さの約1/3程度とできる。この領域における一定濃度は、1019/cm3程度とできる。
次に、X1でB濃度を一段と高くしてBPEAKとし、X2までBPEAKを維持する。p層44のうち、X1からX2までが第2のp層44−2である。BPEAKは、光電変換素子10におけるpn接合のp層としての最適濃度に設定される。例えば、BPEAKを1022/cm3程度とできる。X1からX2までの厚さは、p層全体の厚さの約1/2程度とする。
そして、X4の手前のX3でB濃度を下げてBTCOとし、X4までBTCOを維持する。p層44のうち、X2からX4までが第3のp層44−3である。X2からX3にかけてB濃度を減少させるのはステップ状とするか、または連続的とする。例えば、p層形成処理において、X2に対応する処理時間になったら、ボロンを含むジボラン(B26)のガス流量を目標値まで減少させる。これにより、数nmの厚さの間で、B濃度をBPEAKからBTCOにステップ状に変化させることができる。BTCOは、1020/cm3程度とできる。
B濃度を減少させるのは、ステップ状以外でもよい。例えば、次第に減少してゆく漸減状としてもよく、数段階で減少させる階段状としてもよい。これらの場合、BTCOになる位置X3は、X4までの間であればよく、ちょうどX4の位置にBTCOとなるようにしてもよい。
したがって、p層44におけるB濃度は、i層43の界面X0からX1までの第1のp層44−1において低濃度、X1からX2までの第2のp層44−2において高濃度、X3からTCO46の界面までの第3のp層44−3において中濃度、の3濃度構造となる。また、B濃度がピークとなるBPEAKの位置はX1からX2までの間で、TCOとの界面の位置であるX4よりもi層側にB濃度がピークとなる位置を有する。
かかる構成の作用効果を従来技術と比較しながら、以下に詳細に説明する。図2には、比較のために従来行われているB濃度分布12が示されている。従来行われているB濃度分布12は、p層の厚さ方向で、X0からX1までが一定濃度で、X1でB濃度を高くしてBTCOとし、その高い濃度のままX4まで維持する。したがって、B濃度のピークは、X1からX4までの間で、TCO界面のX4で特にB濃度を下げることをしていない。
図3は、従来技術のように、p層におけるB濃度をTCO界面まで一定濃度としたときのB濃度と光電変換素子10の特性の関係を示す模式図である。横軸はB濃度で、縦軸には、光電変換素子10の回路開放電圧であるVOCと、p層とTCOとの間の接触抵抗の逆数(1/ρC)がとられている。特性線13は、B濃度に対するVOCの変化を示し、特性線14は、B濃度に対する(1/ρC)の変化を示す。図3に示されるように、B濃度を高くすれば(1/ρC)は向上し、p層とTCOの電気的接続性能がよくなる。
一方でB濃度を高くすれば、同じ製造装置を用いて製造された光電変換素子10において基板40とi層43の界面に混入するBの量が多くなり、結果としてVOCが低下する。これは、同じ製造装置を用いて、引き続き光電変換素子10を製造するとき、製造装置に付着しているBが基板40とi層43の界面に混入することが生じるためであると考えられる。特に、基板40を保持するトレイやマスクに付着したBがi層43形成の際に混入し、i層43の真性非晶質半導体層としての特性を低下させる。このような問題は、トレイやマスクを繰り返し使用して光電変換素子10を製造する場合に顕著に表れる。このように、p層44におけるB濃度をTCO46界面まで一定濃度としたときには、p層44に関係する電気的接続性能の向上と、VOCの向上との両立が難しい。p層44に関係する電気的性能には、例えば、p層44の電気伝導度や、p層44とTCO46との間の電気接続性能が挙げられる。
上記の課題を解決する方法として、製造装置に付着したボロンを除去すること、例えば、トレイやマスクを洗浄することが考えられる。洗浄の工程を行うことで、基板40とi層43の界面へのB混入を避けることができるが、生産性が低下する。
そこで、従来技術では、VOCの確保を優先して、B濃度を低く設定する。図2の従来技術では、B濃度のピークの値が1020/cm3で、実施の形態で光電変換素子10におけるpn接合のp層としての最適濃度とされる1022/cm3程度よりはかなり低めに設定される。これにより、基板40とi層43の界面のB濃度を低減させて、VOCを確保できる。一方、p層44のB濃度が低くなるため、p層44の電気伝導度や、p層44とTCO46の間の電気的接続性能の低下によりフィルファクタ(FF)が低下し、光電変換素子10の信頼性が低下する。従来技術においては、これら2つの要件を同時に満たす光電変換素子10を製造することは容易ではない。
図4は、実施の形態のB濃度分布11を用いたときの作用効果を説明する図である。図4の横軸は、BPEAKで、縦軸はVOCである。特性線15は、光電変換素子10を製造する都度、トレイ等を洗浄して常にきれいな理想状態で、基板にi層を形成したときのBPEAKとVOCの関係を示す。特性線16は、同じ製造装置でトレイ等を特に洗浄等をしない状態で、BPEAK=BTCOとして、繰り返し、基板にi層を形成したときのBPEAKとVOCの関係を示す。
図4に示されるように、特性線15においても特性線16においても、BPEAKを増加させてゆくとVOCは増加し、あるBPEAKを超えると飽和してほぼ一定値のVOCとなる。このほぼ一定値になる範囲が光電変換素子10におけるpn接合のp層としての最適濃度の範囲である。図2のB濃度分布11におけるBPEAK=1022/cm3は、この範囲に設定されている。なお、BPEAKは、光電変換素子10の仕様に応じ、例えば1021/cm3〜1023/cm3の範囲で適宜設定することができる。
PEAKをp層44としての最適濃度の範囲に設定しても、同じ製造装置でトレイ等を特に洗浄しない特性線16は、理想的状態の特性線15に比べ、VOCが低い。そこで、BTCOをBPEAKよりも減少させる。そのときの特性線17は、特性線15には及ばないが、特性線16に比べてVOCがかなり向上する。その理由は次のように考えられる。基板40を保持するトレイやマスクを用いて光電変換素子10を製造するとき、トレイやマスクの最表面に付着するB濃度はBPEAKより濃度が低いBTCOとなる。よって、トレイやマスクに付着したBがi層43形成の際に混入しても混入するBの量が少なくなるため、このB混入によるVOC低下の影響が小さくなり、理想的状態の特性線17に近づく。
つまり、(BPEAK−BTCO)が大きいほど、あるいは、(BPEAK/BTCO)が大きいほど特性線17は、特性線16から理想的状態の特性線15に近づく。このことから、BTCOをp層とTCOとの間の電気的接続の観点から最適なB濃度に設定して、その設定されたBTCOに比較して十分高いBPEAKとすれば、特性線17は理想状態の特性線15に近づき、VOCの向上を図ることができる。図4に示されるように、VOCがほぼ一定値となるBPEAKの範囲は広いので、その範囲でBPEAKを適切に大きくすることができる。
このように、BTCOの最適設定の範囲と、BPEAKの最適設定の範囲が異なることを利用して、p層44とTCO46との間の接触抵抗に応じてBTCOを設定し、また、VOCに応じて(BPEAK−BTCO)または(BPEAK/BTCO)を設定し、p層44におけるB濃度分布について、TCO46との界面の位置よりもi層43側にB濃度がピークとなる位置を有するようにする。これにより、p層44としての機能を保持しつつ、光電変換素子10の基板40とi層43の界面におけるBの混入の影響を抑制して、フィルファクタ(FF)やVOCを向上させることができる。
図5は、光電変換素子10の製造方法の手順を示す図である。ここでは、特に基板40の裏面側にi層43とp層44を形成する手順を説明する。図5(a)は搬入処理手順、(b)はi層形成処理手順、(c)はp層形成処理手順、(d)は搬出処理手順を示す。
用いられる装置として、4つのチャンバを有するRFプラズマCVD装置20が示される。4つのチャンバは、図5の各図において、右側から左側に向かって順に、搬入室21、i層形成室22、p層形成室23、搬出室24である。これらのチャンバの間は、図示されていない制御部の制御の下で、開閉機構によって互いに接続され、あるいは遮断される。
図5(a)は、RFプラズマCVD装置20の最も右側のチャンバである搬入室21にトレイ25が配置され、そのトレイ25に複数の基板40が搭載される様子を示す図である。図5では、1つのトレイ25、2つの基板40が示されているが、トレイ25の数、基板40の数はこれ以外であってもよい。基板40がトレイ25に配置されると、搬入室21とi層形成室22の間の開閉機構が開かれ、基板40が配置されたトレイ25がi層形成室22に移動する。トレイ25の移動が完了すると、搬入室21とi層形成室22の間の開閉機構が閉じられ、i層形成室22が密閉された空間となる。
図5(b)は、i層形成室22において、基板40の上にi層43が形成される様子を示す図である。ここでは、平行平板電極の間にトレイ25を配置し、所定の基板温度、RF電力密度の形成条件の下で、シラン(SiH4)および希釈ガスとして水素を供給し、平行平板電極にRF高周波電力を印加してプラズマ化し、加熱された基板40の成膜面に供給することで、基板40の上にi層43の形成が行われる。このとき、トレイ25にも、非晶質半導体の薄膜28が付着する。
i層形成処理が終了すると、i層形成室22とp層形成室23の間の開閉機構が開かれ、i層43が形成された基板40を搭載するトレイ25がp層形成室23に移動する。トレイ25の移動が完了すると、i層形成室22とp層形成室23の間の開閉機構が閉じられ、p層形成室23が密閉された空間となる。
図5(c)は、p層形成室23において、基板40の上のi層43にp層44が形成される様子を示す図である。ここでは、平行平板電極の間にトレイ25を配置し、所定の基板温度、RF電力密度の形成条件の下で、シラン(SiH4)に、ジボラン(B26)を加え、水素で希釈して供給し、平行平板電極にRF高周波電力を印加してプラズマ化し、加熱された基板40の成膜面に供給することで、基板40の上のi層43にp層44の形成が行われる。
このp層形成のとき、図2で説明したB濃度分布11となるように、ジボラン(B26)の量が制御される。すなわち、光電変換のp層44として予め定めた最適濃度をピーク濃度BPEAKとして、そのBPEAKからBTCOへB濃度を減少させながらp層44の形成が行われる。このとき、トレイ25にも、Bを含む非晶質半導体の薄膜30が付着する。
p層形成処理が終了すると、p層形成室23と搬出室24の間の開閉機構が開かれ、i層43とp層44が形成された基板40を搭載するトレイ25が搬出室24に移動する。トレイ25の移動が完了すると、p層形成室23と搬出室24の間の開閉機構が閉じられる。
図5(d)は、搬出室24において、基板40の上にi層43とp層44が形成された積層体31がトレイ25から取り外され、次工程に搬出される様子を示す図である。次工程は、受光面側のi層41とn層42の形成工程または検査工程である。Bを含む非晶質半導体の薄膜30が付着しているトレイ25は、再び搬入室21に運ばれ、次の基板40が搭載され、上記の処理手順が繰り返される。
このように、トレイ25にはBが付着しているが、p層44において図2で説明したB濃度分布11を形成することで、同じトレイ25を用いて光電変換素子10を形成するときに、基板40とi層43の界面において混入するボロンの影響を抑制することができる。
なお、図5には基板40にi層41およびn層42を形成していない状態が示されているが、図5に示すとおり基板40に先にi層43およびp層44を形成してもよいし、基板40にi層41およびn層42を形成した後にi層43およびp層44を形成してもよい。
また、本発明は、複数の基板40をトレイ25に装着し、4つのチャンバの中を搬送して光電変換素子10を形成する方法に限定されない。例えば、トレイを用いず、1つのチャンバでi層43とp層44を形成してもよい。この場合、1つのチャンバ内でi層43を形成した後に、図2で説明したB濃度分布11を有するp層44を形成する。同一のチャンバでi層43とp層44とを形成する場合、チャンバの内壁に付着したBが、次のi層43の形成時に混入する恐れがある。p層44を図2で説明したB濃度分布とすることで、チャンバに付着したBがi層43の形成時に混入することを防ぐことができ、p層44としての機能を保持しつつ、光電変換素子10の基板40とi層43の界面におけるBの混入の影響を抑制して、フィルファクタ(FF)やVOCを向上させることができる。
図1の例では、n型の基板40について、裏面側にp層44を設けるものとした。この場合、受光面側には、n型の基板40の上にi層41、その上にn層42、その上にTCO45が積層される。
ここで、光電変換素子10に光が入射されると、基板40は、入射された光を吸収することで、光電変換により電子および正孔のキャリア対を発生させる。発生した電子および正孔は、基板40とn層42の間の電位差、基板40とp層44の間の電位差によって分離されて、電子はTCO45で集電され、正孔はTCO46で集電される。
図1の例では、基板40はn型であるので、n型の基板40とp層44の間の電位差は、p型とn型の導電型の相違により十分大きく取れる。これに対し、n型の基板40とn層42の間の電位差は、同じ導電型であるので、あまり大きく取れない。n型の基板40とn層42の間の電位差を大きくするには、n層42のリン(P)濃度をn型の基板40のリン濃度よりも十分に高濃度とすればよい。このときには、n層42とTCO45との間のコンタクト性も改善されるが、n層42の全体に渡ってリン濃度を過度に高濃度にすると、電子がn層42で消失しやすくなる。したがって、n層42における光吸収損失が増大し、光電変換素子10の短絡回路電流ISCが低下する。
図6、図7は、n層42とTCO45との間のコンタクト性を維持しながら、光電変換素子10の光吸収損失の増大を抑制してISCを大きくできる構成を示す図である。
図6は、図1に対応し、光電変換素子の構成を示す図である。光電変換素子50は、基板40を備える。基板40の受光面側には、i層41と、n層42と、TCO45とが設けられる。また、基板40の裏面側には、i層43と、p層44と、TCO46とが設けられる。n層42は、第1のn層42−1と、第2のn層44−2を含む。
図7は図2に対応する図で、光電変換素子60の構成と、光電変換素子60を構成するn層におけるリン(P)濃度の分布を示す図である。
図7(a)は、光電変換素子50の構成図である。これは、図2(a)と同じ内容であるので、詳細な説明を省略する。
図7(b)は、i層41とn層42のリン(P)濃度分布図である。P濃度分布図は、縦軸がP濃度、横軸が基板40とi層41の界面から、TCO45の界面までのi層41とn層42の厚さ方向の位置を示す。ここで、Y0が基板40とi層41の界面である基板界面の位置、Y3がTCO界面の位置である。光電変換素子50を形成するときに、基板40の上にi層41を形成し、次にi層41の上にn層42を形成するとき、Y0がi層41の形成の開始位置で、Y1がi層41の形成終了とn層42の形成の開始位置で、Y3がn層41の形成終了の位置である。
リン(P)濃度分布51のうち、n型の基板40は、図7(b)には図示されていないが、予め定められた所定の濃度を有する。一例を挙げると、1015/cm3〜1017/cm3である。i層41は、基板界面の位置から、i層41とn層42の界面であるi層界面の位置Y1までの範囲で、リン(P)などの不純物の原料ガスを添加せずに形成する。n層42のリン(P)濃度は、厚さ方向に沿ってi層界面の位置Y1で最も高いピーク濃度PPEAKとなり、Y2の位置までそのピーク濃度PPEAKを維持する。Y2の位置でピーク濃度PPEAKよりも低い濃度に下がり、その低い濃度をTCO界面の位置Y3まで維持する。
すなわち、n層41は、2段階の濃度分布を有する。n層42のうち、Y1からY2までが第1のn層42−1である。第1のn層42−1の厚さは、n層全体の厚さの約1/2程度とできる。この領域におけるピーク濃度PPEAKは、基板40のリン(P)濃度に対し、できるだけ濃度差をつけることがよい。第1のn層42−1のリン(P)濃度は、1×1020〜1×1022/cm3とすることが好適であり、例えば、5×1021/cm3とする。
リン(P)濃度をピーク濃度PPEAKとするのは、i層41を挟み、基板40側にできるだけ近くの位置とすることがよい。これにより、基板40とn層42の間のリン(P)濃度差に基づく電位差が基板40の側に設けられることになり、電子の消失を防いで光電変換素子10のISCを大きくできる。
次に、Y2でリン(P)濃度をピーク濃度PPEAKよりも低い濃度PTCOとして、TCO界面の位置Y3まで維持する。n層42のうち、Y2からY3までが第2のn層42−2である。第2のn層42−2の厚さは、n層全体の厚さの約1/2程度とできる。この領域のリン(P)濃度PTCOは、TCO45とのコンタクト性に必要な濃度とする。第2のn層42−2のリン(P)濃度は、1×1020〜1×1022/cm3の範囲で、第1のn層42−1のリン(P)濃度より低くすることが好適であり、例えば、1×1021/cm3程度とする。
2においてリン(P)濃度を減少させるのは図7(b)のように、一段のステップ状とするか、または、数段のステップ状の階段状とする。あるいは、連続的にリン(P)濃度を減少させてもよい。場合によっては、TCO45とのコンタクト性をさらに改善するために、Y3の直前にリン(P)濃度を再び増加させてもよい。
図7(b)には、比較のために、従来技術におけるi層41とn層42のリン(P)濃度分布52,53を示した。リン(P)濃度分布52は、n層42の厚さ方向の全体に渡って一定濃度である。一定濃度の大きさは、n層42とTCO45との間のコンタクト性と、n層42において電子が消失することと、のバランスが保たれる範囲に設定される。この場合には、基板40とn層42の間のリン(P)濃度差が確保でき、n層42とTCO45との間のコンタクト性も確保できるが、どちらの特性も最良の特性ではない。もう1つのリン(P)濃度分布53は、n層42において、i層界面の位置Y1からTCO界面の位置Y3に向かって、リン(P)濃度分布を2段階で高くするものである。この構造によれば、n層42とTCO45との間のコンタクト性が改善されるが、i層界面の位置Y1におけるリン(P)濃度が低濃度となる。
これに対し、図7に示す実施の形態のリン(P)濃度分布51は、i層41を挟み基板40側の位置でリン(P)濃度がピーク濃度PPEAKとなり、その位置よりもTCO45側の位置でリン(P)濃度がピーク濃度PPEAKよりも低下したPTCOとなる。
図7に示す実施の形態のリン(P)濃度分布51を、従来技術のリン(P)濃度分布52と比べると、TCO界面におけるリン(P)濃度が高い上に、基板40側の位置のピーク濃度PPEAKがさらに高濃度である。これにより、従来技術のリン(P)濃度分布52との対比において、n層42とTCO45との間のコンタクト性を維持しながら、n層42と基板40との間のリン(P)濃度差をより大きくできる。
また、従来技術のリン(P)濃度分布52と比べると、n層42における基板40側の位置のピーク濃度PPEAKがより高濃度である。リン(P)濃度分布52のリン(P)濃度の最大値は、基板40のリン(P)濃度に比べ高濃度であるが、その最大濃度となる位置が、n層42における基板40側から離れており、その濃度差による電位差が小さくなり、電子の収集率の向上を抑制する可能性がある。
図7に示す実施形態では、基板40をn型としたが、p型基板の場合には、p層との関係で同様の構造とできる。図8は、その場合の光電変換素子の構造を示す図である。ここでは、p−c−Siとして示されるp型の基板60と、基板60上に形成されるi層43と、i層43のうえに形成され基板60と同じ導電型のp型不純物で含むp層61と、p層61上に形成されるTCO46とを含む。そして、p層61は、i層を挟み基板60側の位置で不純物の濃度がピークとなる第1のp層61−1と、その位置よりもTCO46側の位置で不純物の濃度がピーク濃度よりも低下する第2のp層61−2とを備える。このようにすることで、p型の基板60の場合でも、p層61とTCO46との間のコンタクト性を維持しながら、光電変換素子10の光吸収損失の増大を抑制してISCを大きくできる。
図9から図11は、上記で説明した構造を応用した光電変換素子の変形例を示す図である。図9は、図1と図6の構造の組み合わせである。図10は、図1の構造において、p型の基板60を採用し、受光面側に一定濃度のp層62を配置し、裏面側に三段階の濃度を有するn層63としたものである。三段階の濃度を有するn層63は、図1、図2で説明した三段階のp層44の構造において、不純物をp型のボロン(B)からn型のリン(P)に置き替えた第1のn層63−1、第2のn層63−2、第3のn層63−3としたものである。図11は、図10の構造と図8の構造の組み合わせである。
10,50 光電変換素子、11,12 B濃度分布、14,15,16,17 特性線、20 RFプラズマCVD装置、21 搬入室、22 i層形成室、23 p層形成室、24 搬出室、25 トレイ、28 非晶質半導体の薄膜、30 ボロンを含む非晶質半導体の薄膜、31 積層体、40 基板、41,43 真性非晶質半導体層(i層)、42,42−1,42−2,63,63−1,63−2,63−3 n型非晶質半導体層(n層)、44,44−1,44−2,44−3,61,61−1,61−2,62 p型非晶質半導体層(p層)、45,46 透明導電膜層(TCO)、51,52,53 リン(P)濃度分布。

Claims (10)

  1. 結晶性半導体層の受光面側に形成される真性非晶質半導体層と、
    前記真性非晶質半導体層上に形成され結晶性半導体層と同じ導電型の不純物を含む導電性非晶質半導体層と、
    前記導電性非晶質半導体層上に形成される透明導電膜層と、
    を含み、
    前記導電性非晶質半導体層は、前記真性非晶質半導体層を挟み前記結晶性半導体層側の位置で前記不純物の濃度がピークとなり、その位置よりも透明導電膜層側の位置で不純物の濃度がピーク濃度よりも低下する、光電変換素子。
  2. 結晶性半導体層上に形成される真性非晶質半導体層と、
    前記真性非晶質半導体層上に形成されるp型非晶質半導体層と、
    前記p型非晶質半導体層上に形成される透明導電膜層と、
    を含み、
    前記p型非晶質半導体層は、前記透明導電膜層との界面の位置よりも前記真性非晶質半導体層側にアクセプタ濃度がピークとなる位置を有する、光電変換素子。
  3. 請求項2に記載の光電変換素子において、
    前記アクセプタ濃度は、前記ピークとなる位置から前記透明導電膜層との界面の位置に向かって階段状に減少する、光電変換素子。
  4. 請求項2または3に記載の光電変換素子において、
    前記p型非晶質半導体層は、第2のp型非晶質半導体層と、前記第2のp型非晶質半導体層の前記真性非晶質半導体層が設けられる側と反対側に設けられる第3のp型非晶質半導体層と、を備え、
    前記第2のp型非晶質半導体層においてアクセプタ濃度がピークとなる、光電変換素子。
  5. 請求項4に記載の光電変換素子において、
    前記第2のp型非晶質半導体層の前記真性非晶質半導体層が設けられる側に設けられる第1のp型非晶質半導体層を、さらに備え、
    前記第1のp型非晶質半導体層のアクセプタ濃度は、前記第3のp型非晶質半導体層のアクセプタ濃度より低い、光電変換素子。
  6. 結晶性半導体をトレイに配置し、
    前記結晶性半導体上に真性非晶質半導体層を形成し、
    前記真性非晶質半導体層上にp型非晶質半導体層を形成し、
    前記結晶性半導体上に前記真性非晶質半導体層と前記p型非晶質半導体層を形成した積層体を搬出し、
    同じ前記トレイを用いて次の前記結晶性半導体を配置して上記工程を繰り返す、光電変換素子の製造方法であって、
    前記p型非晶質半導体層の形成は、予め定めたピーク濃度のアクセプタ濃度で形成した後、そのピーク濃度からアクセプタ濃度を減少させて形成して、前記p型非晶質半導体層の形成が終了する、光電変換素子の製造方法。
  7. 請求項2から5のいずれか1に記載の光電変換素子において、
    前記真性非晶質半導体層と前記p型半導体層と前記透明導電膜層は、裏面側に設けられる、光電変換素子。
  8. 請求項1に記載される光電変換素子において、
    前記結晶性半導体層は、前記導電型がn型であり、
    前記導電性非晶質半導体層は、前記導電型がn型である、光電変換素子。
  9. 請求項1または8に記載の光電変換素子において、
    前記不純物の濃度は、前記ピークとなる位置から前記透明導電膜層との界面の位置に向かって階段状に減少する、光電変換素子。
  10. 請求項1または8に記載の光電変換素子において、
    前記導電性非晶質半導体層は、第1の導電性非晶質半導体層と、前記第1の導電性非晶質半導体層の前記真性非晶質半導体層が設けられる側と反対側に設けられる第2の導電性非晶質半導体層と、を備え、
    前記第1の導電性非晶質半導体層において前記不純物の濃度がピークとなる、光電変換素子。
JP2014538252A 2012-09-27 2013-08-01 光電変換素子とその製造方法 Pending JPWO2014050304A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012214089 2012-09-27
JP2012214089 2012-09-27
PCT/JP2013/070938 WO2014050304A1 (ja) 2012-09-27 2013-08-01 光電変換素子とその製造方法

Publications (1)

Publication Number Publication Date
JPWO2014050304A1 true JPWO2014050304A1 (ja) 2016-08-22

Family

ID=50387718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014538252A Pending JPWO2014050304A1 (ja) 2012-09-27 2013-08-01 光電変換素子とその製造方法

Country Status (2)

Country Link
JP (1) JPWO2014050304A1 (ja)
WO (1) WO2014050304A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106062973B (zh) * 2014-04-11 2018-05-04 夏普株式会社 光电转换装置
WO2018116782A1 (ja) * 2016-12-21 2018-06-28 パナソニックIpマネジメント株式会社 太陽電池セルおよび太陽電池セルの製造方法
CN110998869B (zh) * 2017-08-09 2022-12-27 株式会社钟化 光电转换元件的制造方法
JP6994866B2 (ja) * 2017-08-09 2022-01-14 株式会社カネカ 光電変換素子の製造方法
JP6994867B2 (ja) * 2017-08-09 2022-01-14 株式会社カネカ 光電変換素子の製造方法
JP6899731B2 (ja) * 2017-08-09 2021-07-07 株式会社カネカ 光電変換素子の製造方法
JP2020161551A (ja) * 2019-03-25 2020-10-01 パナソニック株式会社 太陽電池セル及び太陽電池モジュール

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892218A (ja) * 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPH0260172A (ja) * 1988-08-25 1990-02-28 Sharp Corp 太陽電池の製造方法
JPH02119126A (ja) * 1989-08-25 1990-05-07 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JP2003282458A (ja) * 2002-03-26 2003-10-03 Sanyo Electric Co Ltd 半導体素子及びその製造方法
JP2003324209A (ja) * 2001-11-29 2003-11-14 Sanyo Electric Co Ltd 光起電力装置及びその製造方法
JP2005101239A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2008135556A (ja) * 2006-11-28 2008-06-12 Sanyo Electric Co Ltd p型アモルファスシリコン薄膜、光起電力装置及びそれらの製造方法
JP2011009754A (ja) * 2010-07-12 2011-01-13 Hitachi Ltd 太陽電池の製造方法
JP2012009685A (ja) * 2010-06-25 2012-01-12 Kaneka Corp 積層型光電変換装置の製造方法
JP2012151506A (ja) * 2005-10-03 2012-08-09 Sharp Corp シリコン系薄膜光電変換装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892218A (ja) * 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPH0260172A (ja) * 1988-08-25 1990-02-28 Sharp Corp 太陽電池の製造方法
JPH02119126A (ja) * 1989-08-25 1990-05-07 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JP2003324209A (ja) * 2001-11-29 2003-11-14 Sanyo Electric Co Ltd 光起電力装置及びその製造方法
JP2003282458A (ja) * 2002-03-26 2003-10-03 Sanyo Electric Co Ltd 半導体素子及びその製造方法
JP2005101239A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2012151506A (ja) * 2005-10-03 2012-08-09 Sharp Corp シリコン系薄膜光電変換装置の製造方法
JP2008135556A (ja) * 2006-11-28 2008-06-12 Sanyo Electric Co Ltd p型アモルファスシリコン薄膜、光起電力装置及びそれらの製造方法
JP2012009685A (ja) * 2010-06-25 2012-01-12 Kaneka Corp 積層型光電変換装置の製造方法
JP2011009754A (ja) * 2010-07-12 2011-01-13 Hitachi Ltd 太陽電池の製造方法

Also Published As

Publication number Publication date
WO2014050304A1 (ja) 2014-04-03

Similar Documents

Publication Publication Date Title
US9508875B2 (en) Solar cell and method for manufacturing the same
EP2219222B1 (en) Solar cell and method for manufacturing the same
WO2014050304A1 (ja) 光電変換素子とその製造方法
CN103107228B (zh) 光电转换装置
KR20080002657A (ko) 반도체 구조, 태양 전지 및 광 전지 디바이스 제조 방법
US20150179837A1 (en) Solar cell and method for manufacturing the same
US9705022B2 (en) Photovoltaic device
EP2386124B1 (en) Solar cell
US9761749B2 (en) Photoelectric conversion device
JP5948148B2 (ja) 光電変換装置
US20110253213A1 (en) Thin film solar cell
US8981203B2 (en) Thin film solar cell module
EP3349257B1 (en) Method of manufacturing solar cell
US20110094586A1 (en) Solar cell and method for manufacturing the same
US8642881B2 (en) Thin film solar cell and method of manufacturing the same
KR20130006904A (ko) 박막 태양 전지
WO2014068965A1 (ja) 太陽電池
US20110186122A1 (en) Solar cell
US20110265848A1 (en) Thin film solar cell and method of manufacturing the same
WO2018116782A1 (ja) 太陽電池セルおよび太陽電池セルの製造方法
US20110272015A1 (en) Thin film solar cell and method for manufacturing the same
EP2834856B1 (en) Thin film solar cell
WO2013080803A1 (ja) 光起電力装置
EP2642531A1 (en) Method for manufacturing thin film solar cell
KR20140007034A (ko) 태양 전지 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180605