JPWO2010044332A1 - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JPWO2010044332A1
JPWO2010044332A1 JP2010533865A JP2010533865A JPWO2010044332A1 JP WO2010044332 A1 JPWO2010044332 A1 JP WO2010044332A1 JP 2010533865 A JP2010533865 A JP 2010533865A JP 2010533865 A JP2010533865 A JP 2010533865A JP WO2010044332 A1 JPWO2010044332 A1 JP WO2010044332A1
Authority
JP
Japan
Prior art keywords
thin film
film transistor
manufacturing
oxide semiconductor
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010533865A
Other languages
English (en)
Inventor
千代子 竹村
千代子 竹村
本田 誠
本田  誠
礼子 小渕
礼子 小渕
平井 桂
桂 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Publication of JPWO2010044332A1 publication Critical patent/JPWO2010044332A1/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、移動度、on/off比に優れ、更にはゲート電圧の閾値が繰り返しでシフトすることのない薄膜トランジスタを簡便で生産効率の高い方法で製造することであり、その製造方法は、基板上にゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、半導体層を有する薄膜トランジスタの製造方法において、半導体層が酸化物半導体の前駆体を用いた塗布プロセスで形成された膜からなり、ゲート絶縁層が塗布プロセスから形成されることを特徴とする。

Description

本発明は、簡便な溶液、低温、大気圧プロセスを用いることで生産効率が高く、フレキシブル基板上に形成可能な薄膜トランジスタの製造方法、また酸化物半導体を用いることにより得られる高性能で、安定性の高い薄膜トランジスタに関するものである。
近年、酸化物半導体を用いた薄膜トランジスタ(TFT)の技術が多く知られるようになり、中でも、In−Ga−Zn−Oの組成を持つ金属酸化物が薄膜トランジスタの半導体として優れていることがわかってきた(例えば、特許文献1〜3参照)。
しかし、これらの多くは半導体の形成にスパッタなどの真空プロセスや高温処理が必要であり、簡便で生産性の高い方法はあまり知られていないのが現状である。一方、溶液プロセスで酸化物半導体層を形成する方法が開示(例えば、特許文献4参照)されているものの、ゲート絶縁層は高温あるいは真空プロセスで形成されており、半導体層、ゲート絶縁層のいずれも溶液プロセスで形成することで、簡便、低温、大気圧下の形成を可能にし、且つ優れたトランジスタ性能を有する薄膜トランジスタは、これまで全く開示されていなかった。
特開2006−165527号公報 特開2006−165528号公報 特開2007−73705号公報 特開2001−244464号公報
本発明の目的は、移動度、on/off比に優れ、更にはゲート電圧の閾値が繰り返しでシフトすることのない薄膜トランジスタを簡便で生産効率の高い方法で製造することである。
本発明の上記目的は、以下の手段により達成される。
1.基板上にゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、半導体層を有する薄膜トランジスタの製造方法において、該半導体層が酸化物半導体の前駆体を用いた塗布プロセスで形成された膜からなり、該ゲート絶縁層が塗布プロセスから形成されることを特徴とする薄膜トランジスタの製造方法。
2.前記酸化物半導体がアモルファス酸化物半導体からなることを特徴とする前記1に記載の薄膜トランジスタの製造方法。
3.前記酸化物半導体が亜鉛またはインジウムを含む酸化物半導体からなることを特徴とする前記1または2に記載の薄膜トランジスタの製造方法。
4.前記亜鉛またはインジウムを含む酸化物半導体が亜鉛−インジウム、亜鉛−ガリウムまたはインジウム−ガリウムの内のいずれかを含む酸化物半導体であることを特徴とする前記3に記載の薄膜トランジスタの製造方法。
5.前記亜鉛−インジウムを含む酸化物半導体が亜鉛−インジウム−M(M:ガリウムまたはアルミニウム)であることを特徴とする前記4に記載の薄膜トランジスタの製造方法。
6.前記酸化物半導体の前駆体にマイクロ波照射を行うことを特徴とする前記1〜5のいずれか1項に記載の薄膜トランジスタの製造方法。
7.前記マイクロ波照射がゲート絶縁層と接触している状態で半導体層及びゲート絶縁層に行われることを特徴とする前記6に記載の薄膜トランジスタの製造方法。
8.前記ゲート絶縁層が無機高分子材料の塗布膜から形成されたものであることを特徴とする前記1〜7のいずれか1項に記載の薄膜トランジスタの製造方法。
9.前記無機高分子材料の塗布膜がポリシラザンの塗布膜を転化して得られたSiO膜であることを特徴とする前記8に記載の薄膜トランジスタの製造方法。
10.前記ゲート絶縁層が無機高分子材料を少なくとも2回積層塗布することにより形成された膜であることを特徴とする前記8または9に記載の薄膜トランジスタの製造方法。
11.前記積層塗布において、少なくとも2層目を積層する前に1層目の塗布膜に転化処理を施すことを特徴とする前記10に記載の薄膜トランジスタの製造方法。
12.前記1〜11のいずれか1項に記載の薄膜トランジスタの製造方法で製造したことを特徴とする薄膜トランジスタ。
本発明により、移動度、on/off比に優れ、更にはゲート電圧の閾値が繰り返しでシフトすることのない薄膜トランジスタを簡便で生産効率の高い方法で製造することができた。
以下、本発明を実施するための最良の形態について詳細に説明するが、本発明はこれにより限定されるものではない。
本発明は、基板上にゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、半導体層を有する薄膜トランジスタの製造方法において、半導体層が前駆体の溶液から塗布された酸化物半導体からなり、ゲート絶縁層が溶液から塗布され形成されることを特徴とするものである。
〔酸化物半導体〕
本発明において、酸化物半導体は酸化物半導体の前駆体溶液から形成される。
(酸化物半導体の前駆体)
本発明において、酸化物半導体の前駆体は、加熱または酸化的な分解により金属酸化物半導体に転化する材料である。具体的な材料としては、金属原子含有化合物が挙げられ、金属原子含有化合物としては金属原子を含む、金属塩、ハロゲン化金属化合物、有機金属化合物等を挙げることができる。
金属塩、ハロゲン金属化合物、有機金属化合物の金属としては、Li、Be、B、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、Rb、Sr、Y、Zr、Nb、Mo、Cd、In、Ir、Sn、Sb、Cs、Ba、La、Hf、Ta、W、Tl、Pb、Bi、Ce、Pr、Nd、Pm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等を挙げることができる。
金属塩としては、硝酸塩、硫酸塩、燐酸塩、炭酸塩、酢酸塩または蓚酸塩が好ましく、更に硝酸塩、酢酸塩等を、ハロゲン金属化合物としては、塩化物、ヨウ化物、臭化物等を好適に用いることができる。
有機金属化合物としては金属アルコキシドが好ましく、特に下記の一般式(I)で示すものが挙げられる。
一般式(I) R MR
式中、Mは金属、Rはアルキル基、Rはアルコキシ基、Rはβ−ジケトン錯体基、β−ケトカルボン酸エステル錯体基、β−ケトカルボン酸錯体基及びケトオキシ基(ケトオキシ錯体基)から選ばれる基であり、金属Mの価数をmとした場合、x+y+z=mであり、x=0〜m、またはx=0〜m−1であり、y=0〜m、z=0〜mで、いずれも0または正の整数である。
のアルキル基としては、メチル基、エチル基、プロピル基、ブチル基等を挙げることができる。Rのアルコキシ基としては、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基、3,3,3−トリフルオロプロポキシ基等を挙げることができる。また、アルキル基の水素原子をフッ素原子に置換したものでもよい。
のβ−ジケトン錯体基、β−ケトカルボン酸エステル錯体基、β−ケトカルボン酸錯体基及びケトオキシ基(ケトオキシ錯体基)から選ばれる基としては、β−ジケトン錯体基として、例えば、2,4−ペンタンジオン(アセチルアセトンあるいはアセトアセトンとも言う)、1,1,1,5,5,5−ヘキサメチル−2,4−ペンタンジオン、2,2,6,6−テトラメチル−3,5−ヘプタンジオン、1,1,1−トリフルオロ−2,4−ペンタンジオン等を挙げることができ、β−ケトカルボン酸エステル錯体基として、例えば、アセト酢酸メチルエステル、アセト酢酸エチルエステル、アセト酢酸プロピルエステル、トリメチルアセト酢酸エチル、トリフルオロアセト酢酸メチル等を挙げることができ、β−ケトカルボン酸錯体基として、例えば、アセト酢酸、トリメチルアセト酢酸等を挙げることができ、またケトオキシ基として、例えば、アセトオキシ基(またはアセトキシ基)、プロピオニルオキシ基、ブチリロキシ基、アクリロイルオキシ基、メタクリロイルオキシ基等を挙げることができる。
これらの基の炭素原子数は18以下が好ましい。また直鎖または分岐のもの、また水素原子をフッ素原子にしたものでもよい。有機金属化合物の中では、分子内に少なくとも1つ以上の酸素を有するものが好ましい。このようなものとしてRのアルコキシ基を少なくとも1つを含有する有機金属化合物、またRのβ−ジケトン錯体基、β−ケトカルボン酸エステル錯体基、β−ケトカルボン酸錯体基及びケトオキシ基(ケトオキシ錯体基)から選ばれる基を少なくとも1つ有する金属化合物が最も好ましい。
金属塩の内では硝酸塩が好ましい。硝酸塩は高純度品が入手しやすく、また使用時の媒体として好ましい水に対する溶解度が高い。硝酸塩としては、硝酸インジウム、硝酸錫、硝酸亜鉛、硝酸ガリウム等が挙げられる。
以上の酸化物半導体の前駆体の内、好ましいのは金属の硝酸塩、ハロゲン金属化合物、金属アルコキシド類である。具体例としては、硝酸インジウム、硝酸亜鉛、硝酸ガリウム、硝酸スズ、硝酸アルミニウム、塩化インジウム、塩化亜鉛、塩化スズ(2価)、塩化スズ(4価)、塩化ガリウム、塩化アルミニウム、トリ−i−プロポキシインジウム、ジエトキシ亜鉛、ビス(ジピバロイルメタナト)亜鉛、テトラエトキシスズ、テトラ−i−プロポキシスズ、トリ−i−プロポキシガリウム、トリ−i−プロポキシアルミニウムなどが挙げられるが、転化反応の進行が良好な点で金属の硝酸塩が最も好ましい。
(酸化物半導体の前駆体薄膜の成膜方法)
これらの酸化物半導体の前駆体となる金属を含有する薄膜を形成するために、本発明においては金属塩、ハロゲン金属化合物、有機金属化合物等を適切な溶媒に溶解した溶液を用いて基板上に連続的に塗設する。溶解性の観点からも、金属化合物として、塩化物、硝酸塩、酢酸塩、金属アルコキシド等を用いることが好ましい。
溶媒としては、水のほか、金属化合物を溶解するものであれば特に制限されるところではないが、水や、エタノール、プロパノール、エチレングリコールなどのアルコール類、テトラヒドロフラン、ジオキサン等のエーテル系、酢酸メチル、酢酸エチル等のエステル系、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン系、ジエチレングリコールモノメチルエーテル等グリコールエーテル系、またアセトニトリルなど、更にキシレン、トルエン等の芳香族炭化水素系溶媒、o−ジクロロベンゼン、ニトロベンゼン、m−クレゾール等の芳香族系溶媒、ヘキサン、シクロヘキサン、トリデカンなどの脂肪族炭化水素溶媒、α−テルピネオール、またクロロホルムや1,2−ジクロロエタン等のハロゲン化アルキル系溶媒、N−メチルピロリドン、2硫化炭素等を好適に用いることができる。
ハロゲン金属化合物及び/または金属アルコキシドを用いた場合には、比較的極性の高い溶媒が好ましく、中でも、沸点が100℃以下の水、エタノール、プロパノール等のアルコール類、アセトニトリル、またはこれらの混合物を用いると乾燥温度を低くすることができため、樹脂基板に塗設することが可能となり、より好ましい。特に、水またはアルコール類を50質量%以上含有すること溶媒が好ましい。
また、溶媒中に金属アルコキシドと種々のアルカノールアミン、α−ヒドロキシケトン、β−ジケトンなどの多座配位子であるキレート配位子を添加すると、金属アルコキシドを安定化したり、カルボン酸塩の溶解度を増加させたりすることができ、悪影響が出ない範囲で添加することが好ましい。
酸化物半導体の前駆体材料を含有する液体を基材上に適用して薄膜を形成する方法としては、スピンコート法、スプレーコート法、ブレードコート法、ディップコート法、キャスト法、バーコート法、ダイコート法など塗布法、また凸版、凹版、平版、スクリーン印刷、インクジェットなどの印刷法等、広い意味での塗布による方法が挙げられる。薄膜の塗布が可能なインクジェット法、スプレーコート法等も好ましい方法である。
成膜する場合、塗布後、50〜150℃程度で溶媒を揮発させることにより金属酸化物前駆体の薄膜が形成される。なお、溶液を滴下する際、基板自体を上記温度に加熱しておくと、塗布、乾燥の二つのプロセスを同時に行えるので好ましい。
(金属の組成比)
好ましい金属の組成比としては、In、Snの金属塩から選ばれる塩に含有される金属(金属A)と、Ga、Alの金属塩から選ばれる塩に含有される金属(金属B)と、Znの金属塩に含有される金属(金属C=Zn)とのモル比率(金属A:金属B:金属C)が、以下の関係式を満たすことが好ましい。
金属A:金属B:金属C=1:0〜2:0〜5
である。
また、前駆体薄膜の膜厚は1〜200nm、より好ましくは5〜100nmである。
(アモルファス酸化物)
熱酸化によって形成される酸化物半導体としては、単結晶、多結晶、アモルファスのいずれの状態も使用可能だが、好ましくはアモルファスの薄膜である。
酸化物半導体の前駆体となる金属化合物材料から形成された、本発明に係る金属酸化物であるアモルファス酸化物の電子キャリア濃度は1018/cm未満が実現されていればよい。電子キャリア濃度は室温で測定する場合の値である。室温とは、例えば、25℃であり、具体的には0℃から40℃程度の範囲から適宜選択される温度である。なお、本発明に係るアモルファス酸化物の電子キャリア濃度は、0℃から40℃の範囲全てにおいて、1018/cm未満を充足する必要はない。例えば、25℃において、キャリア電子密度1018/cm未満が実現されていればよい。また、電子キャリア濃度を更に下げ、1017/cm以下、より好ましくは1016/cm以下にするとノーマリーオフの薄膜トランジスタが歩留まりよく得られる。
電子キャリア濃度の測定は、ホール効果測定により求めることができる。
金属酸化物である半導体の膜厚としては特に制限はないが、得られたトランジスタの特性は半導体膜の膜厚に大きく左右される場合が多く、その膜厚は半導体により異なるが、一般に1μm以下、特に10〜300nmが好ましい。
本発明においては、前駆体材料、組成比、製造条件などを制御して、例えば、電子キャリア濃度を1012/cm以上1018/cm未満とする。より好ましくは1013/cm以上1017/cm以下、更には1015/cm以上1016/cm以下の範囲にすることが好ましい。
(前駆体から酸化物半導体への転化)
本発明において、前駆体溶液から形成した薄膜を酸化物半導体に転化するために、熱酸化、プラズマ酸化、UVオゾン酸化、酸化的な分解反応などの酸化処理を行う必要があるが、熱酸化の1つとしてマイクロ波照射を行うことが好ましい。前駆体薄膜のベーク(熱)処理は、主に乾燥などを目的としたプリベーク処理と転化処理を完結させるためのポストベーク処理とを組み合わせて行うことが好ましい。
ポストベークとしては100℃以上、好ましくは200℃以上で30分程度のポストベークが必要であることが報告されているが、本発明においては、ポストベーク処理として、マイクロ波照射を行えば300℃以上の高温による長時間での熱処理を必要とせず、低温化、また処理時間の短縮も可能であることがわかった。また、樹脂基板を用いると従来のポストベーク処理においては、300℃以上の高温が必要であるため基板の変形、変質が起こり適用が難しかったが、マイクロ波照射によれば基板へのダメージがなく実施できる。
ポストベーク処理は、キャリア密度やバンドの最適化を何らかの作用によって行っていると考えられ、その作用機作は明確ではないが、上記の温度以上で400℃以下、好ましくは350度以下、より好ましくは300℃以下の温度が好ましく、これ以上の高い温度を用いると半導体膜の結晶化が進行すると考えられ、所望の半導体性能の向上が得られない。
本発明において、ポストベーク処理としてはマイクロ波(0.5〜50GHz)照射を用いる。本発明においては、酸化物半導体、またその前駆体となる酸化物薄膜を形成した後、該薄膜に対し電磁波、特にマイクロ波(周波数0.5〜50GHz)を照射してポストベーク処理を行う。
酸化物半導体前駆体薄膜にマイクロ波を照射することで酸化物中の電子が振動し、ジュール熱が発生して薄膜が内部から均一に加熱される。ガラスや樹脂等の基板にはマイクロ波領域に吸収が殆どないため、半導体の基板自体は殆ど発熱せずに半導体薄膜部のみを選択的に加熱することが可能となる。
マイクロ波加熱においては、マイクロ波吸収は吸収が強い物質に集中し、なお且つ非常に短時間で500〜600℃にまで昇温することが可能なため、本発明にこの方法を用いた場合に、基板自身には電磁波による加熱の影響を与えず、短時間で薄膜のみを焼成、またポストベーク温度まで昇温することが可能となる。酸化物半導体材料、基板材料によっても変わるが、ポストベークにおける加熱温度、加熱時間は照射するマイクロ波の出力、照射時間で制御することが可能であり、ポストベーク温度である400℃以下、好ましくは350度以下、より好ましくは200℃以下の温度に薄膜表面がなるよう調整する。
一般的に、マイクロ波とは0.5〜50GHzの周波数を持つ電磁波のことを指し、携帯通信で用いられる0.8MHz及び1.5GHz帯、2GHz帯、アマチュア無線、航空機レーダー等で用いられる1.2GHz帯、電子レンジ、構内無線、VICS等で用いられる2.4GHz帯、船舶レーダー等に用いられる3GHz帯、その他ETCの通信に用いられる5.6GHzなどは全てマイクロ波の範疇に入る電磁波である。
一方で、金属にマイクロ波を照射すると自由電子が高い周波数で運動を始めるためアーク放電が発生し、加熱できないことも良く知られており、本発明は酸化物半導体のみを選択的に短時間で均一に、加熱できる。
酸化物半導体前駆体にマイクロ波を照射を行って後加熱処理を行う方法は、短時間で選択的に焼成反応を進行させる方法である。但し、熱伝導により少なからず基材にも熱が伝わるため、特に樹脂基板の様な耐熱性の低い基材の場合は、マイクロ波の出力、照射時間、更には照射回数を制御することで基板温度が50〜200℃、前駆体を含有する薄膜の表面温度が200〜400℃になる様に処理することもできる。薄膜表面の温度、基板の温度等は熱電対を用いた表面温度計、また非接触の表面温度計により測定が可能である。
また、本発明において、マイクロ波の照射は、半導体層が後述する本発明に係るゲート絶縁層と接触している状態で行われることが高性能トランジスタを得る上でより好ましい。
次いで、以下、薄膜トランジスタを構成する他の各要素について説明する。
〔電極〕
本発明において、TFT素子を構成するソース電極、ドレイン電極、ゲート電極等の電極に用いられる導電性材料としては、電極として実用可能なレベルでの導電性があればよく、特に限定されず、白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン鉛、タンタル、インジウム、パラジウム、テルル、レニウム、イリジウム、アルミニウム、ルテニウム、ゲルマニウム、モリブデン、タングステン、また、例えば、酸化スズ・アンチモン、酸化インジウム・スズ(ITO)、フッ素ドープ酸化亜鉛等の電磁波吸収能をもつ電極材料、亜鉛、炭素、グラファイト、グラッシーカーボン、銀ペースト及びカーボンペースト、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、チタン、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム、ナトリウム−カリウム合金、マグネシウム、リチウム、アルミニウム、マグネシウム/銅混合物、マグネシウム/銀混合物、マグネシウム/アルミニウム混合物、マグネシウム/インジウム混合物、アルミニウム/酸化アルミニウム混合物、リチウム/アルミニウム混合物等が用いられる。
また、導電性材料として、導電性ポリマーや金属微粒子などを好適に用いることができる。
金属微粒子を含有する分散物としては、例えば、公知の導電性ペーストなどを用いてもよいが、好ましくは粒子径が1〜50nm、好ましくは1〜10nmの金属微粒子を含有する分散物である。金属微粒子から電極を形成するには、前述の方法を同様に用いることができ、金属微粒子の材料としては上記の金属を用いることができる。
(電極等の形成方法)
電極の形成方法としては、上記を原料として、マスクを介して蒸着やスパッタリング等の方法を用いて形成する方法、また蒸着やスパッタリング等の方法により形成した導電性薄膜を公知のフォトリソグラフ法やリフトオフ法を用いて電極形成する方法、アルミニウムや銅などの金属箔上に熱転写、インクジェット等により、レジストを形成しエッチングする方法がある。また、導電性ポリマーの溶液あるいは分散液、金属微粒子を含有する分散液等を直接インクジェット法によりパターニングしてもよいし、塗工膜からリソグラフやレーザーアブレーションなどにより形成してもよい。更に、導電性ポリマーや金属微粒子を含有する導電性インク、導電性ペーストなどを凸版、凹版、平版、スクリーン印刷などの印刷法でパターニングする方法も用いることができる。
また、ソース、ドレイン、またゲート電極等、またゲートバスライン、ソースバスライン等を、エッチングまたはリフトオフ等感光性樹脂等を用いた金属薄膜のパターニングなしに形成する方法として、無電解メッキ法による方法が知られている。
無電解メッキ法による電極の形成方法に関しては、特開2004−158805号公報にも記載されたように、電極を設ける部分にメッキ剤と作用して無電解メッキを生じさせるメッキ触媒を含有する液体を、例えば、印刷法(インクジェット印刷含む)によってパターニングした後に、メッキ剤を電極を設ける部分に接触させる。そうすると、前記触媒とメッキ剤との接触により無電解メッキが施されて、電極パターンが形成されるというものである。無電解メッキの触媒とメッキ剤の適用を逆にしてもよく、またパターン形成をどちらで行ってもよいが、メッキ触媒パターンを形成し、これにメッキ剤を適用する方法が好ましい。
印刷法としては、例えば、スクリーン印刷、平版、凸版、凹版またインクジェット法による印刷などが用いられる。
本発明に係るソース、あるいはドレイン電極の電極材料、また形成方法としては、塗布あるいは印刷法等のウェットプロセスにより、容易に成膜が可能な流動性電極材料を用いて形成されることが好ましい。流動性電極材料としては、公知の導電性ペーストなどを用いてもよいが、平均粒子径は1〜300nmの金属微粒子分散物が好ましく、更に中でも、粒子径が1〜50nm、好ましくは1〜10nmの金属微粒子を含有する分散物である金属ナノ微粒子分散液等が挙げられる。また、導電性ポリマー溶液、分散液等を好適に用いることができる。
このような金属微粒子の分散物の作製方法として、ガス中蒸発法、スパッタリング法、金属蒸気合成法などの物理的生成法や、コロイド法、共沈法などの、液相で金属イオンを還元して金属微粒子を生成する化学的生成法が挙げられるが、好ましくは、特開平11−76800号公報、同11−80647号公報、同11−319538号公報、特開2000−239853号公報等に示されたコロイド法、特開2001−254185号公報、同2001−53028号公報、同2001−35255号公報、同2000−124157号公報、同2000−123634号公報、特許第2561537号公報などに記載されたガス中蒸発法により製造された金属微粒子の分散物である。
導電性ポリマーや金属微粒子を含有する導電性インク、導電性ペーストなどを凸版、凹版、平版、スクリーン印刷などの印刷法により適用する方法を用いることができる。
印刷等により基板上に適用後、150〜450℃の温度で焼成処理を行うことで融着が進み、低抵抗の電極となる。
〔ゲート絶縁層〕
本発明において、ゲート絶縁層は溶液から形成されることを特徴としているが、溶液から形成可能な材料であればその種類は特に限定されない。ゲート絶縁層を形成する材料としては、無機酸化物、有機化合物皮膜が挙げられるが、溶媒耐性、絶縁性、硬度などの点で無機酸化物がより好ましい。
無機酸化物としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化スズ、酸化バナジウム、チタン酸バリウムストロンチウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン酸ストロンチウム、チタン酸バリウム、フッ化バリウムマグネシウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス、タンタル酸ストロンチウムビスマス、タンタル酸ニオブ酸ビスマス、トリオキサイドイットリウムなどが挙げられる。それらの内好ましいのは、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタンである。
無機酸化物皮膜を溶液から形成する方法としては、無機酸化物の微粒子を任意の有機溶剤あるいは水に必要に応じて界面活性剤などの分散補助剤を用いて分散した液を塗布、乾燥する方法や、酸化物前駆体、例えば、アルコキシド体の溶液を塗布、乾燥する、所謂ゾルゲル法等を用いることができるが、本発明においては、これらのゲート絶縁層として、M−O−Si(Mは金属)結合を含むポリメタロキサン、またはSi−N結合を含むポリシラザン等の無機高分子材料の薄膜を塗布法(広い意味の)により形成して、これを加熱処理によって、酸化ケイ素及び/または酸化チタンを主成分として含有する無機膜に変換したものが好ましい。
無機高分子材料であるポリメタロキサンの一例としては、前記MがSiであるSi−O−Si結合を含むポリシロキサン、またTi等を含むポリチタノメタロキサン等が挙げられる。これらの無機高分子材料、例えば、ポリシラザン(パーハイドロポリシラザン)は、AZエレクトロニックマテリアルズ株式会社製、アクアミカNP110、NN110等として市場から入手可能である。
また、有機化合物皮膜としては、ポリイミド、ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリベンズイミダゾール、ポリカルボジイミド、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ブチルゴム、ポチエチレンテトラフルオリド、ポリスチレン、ポリエステル、ポリアクリレート、ボリカーボネート、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、ポリビニルフェノール、ポリビニルアルコール、ポリビニルブチラール、ポリアセタール、ポリアリレート、ポリブテン、ポリペンテン、ポリメチルペンテン、ポリブタジエン、ポリイソプレン、シアノエチルプルラン、シアノエチルセルロース、シアノエチルポリビニルアルコール、ポリアクリロニトリル、エチレン−プロピレン共重合体、エチレン−ブテン−ジエン共重合体、エチレン−プロピレン−ジエン共重合体、スチレン−ブタジエン共重合体、あるいは、光ラジカル重合系や光カチオン重合系の光硬化性樹脂、アクリル樹脂、メタクリル樹脂、エポキシ樹脂、シアノ基含有炭化水素樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレア樹脂、あるいはこれらの樹脂を構成するモノマーを含む共重合樹脂等を用いることもできる。
これらの皮膜形成方法としては、スプレーコート法、スピンコート法、ブレードコート法、ディップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法などの塗布による方法、印刷やインクジェットなどのパターニングによる方法などの塗布プロセスが挙げられる。
無機酸化物皮膜と有機酸化物皮膜は積層して併用することができる。また、これら絶縁膜の膜厚としては一般に50nm〜3μm、好ましくは100nm〜1μmである。
(無機高分子材料から無機膜への転化)
無機高分子材料から無機膜への転化は加熱処理によって行うのが一般的だが、UVオゾン酸化、Oプラズマ酸化などによって行うこともでき、熱酸化との組み合わせも効果的である。また、加熱処理は水蒸気あるいは酸素存在下で行うと転化反応の進行が早くて好ましい。
更に本発明において、1層目の薄膜を塗布後、転化処理を行い2層目を塗布というように、塗布、転化を繰り返すことで最終的に必要な膜厚まで積層し、ゲート絶縁層を形成することが転化反応を完全に終結させ、良好な無機膜を得る上でより好ましい。1回に塗布する膜厚は、200nm以下が好ましく、10〜100nmがより好ましく、10〜50nmが更に好ましい。
〔基板〕
基板を構成する支持体材料としては、種々の材料が利用可能であり、例えば、ガラス、石英、酸化アルミニウム、サファイア、チッ化ケイ素、炭化ケイ素などのセラミック基板、シリコン、ゲルマニウム、ガリウム砒素、ガリウム燐、ガリウム窒素など半導体基板、紙、不織布などを用いることができるが、本発明において支持体(基板)は樹脂からなることが好ましく、例えば、プラスチックフィルムを用いることができる。
プラスチックフィルムとしては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリフェニレンスルフィド(PPS)、ポリアリレート、ポリイミド(PI)、ポリアミドイミド(PAI)、ボリカーボネート(PC)、セルローストリアセテート(TAC)、セルロースアセテートプロピオネート(CAP)等からなるフィルム等が挙げられる。プラスチックフィルムを用いることで、ガラス基板を用いる場合に比べて軽量化を図ることができ、可搬性を高めることができると共に衝撃に対する耐性を向上できる。
以下、実施例により本発明を具体的に説明するが、本発明はこれにより限定されるものではない。
実施例1
〔薄膜トランジスタ素子1の作製〕
支持体としてポリエチレンテレフタレートフィルム(厚み200μm)を用い、この上に、先ず50W/m/minの条件でコロナ放電処理を施した。その後、以下のように接着性向上のため下引き層を形成した。
(下引き層の形成)
下記組成の塗布液を乾燥膜厚2μmになるように塗布し、90℃で5分間乾燥した後、60W/cmの高圧水銀灯下10cmの距離から4秒間硬化させた。
ジペンタエリスリトールヘキサアクリレート単量体 60g
ジペンタエリスリトールヘキサアクリレート2量体 20g
ジペンタエリスリトールヘキサアクリレート3量体以上の成分 20g
ジエトキシベンゾフェノンUV開始剤 2g
シリコーン系界面活性剤 1g
メチルエチルケトン 75g
メチルプロピレングリコール 75g
更にその層の上に、下記条件で連続的に大気圧プラズマ処理して厚さ50nmの酸化ケイ素膜を設け、これらの層を下引き層とした。大気圧プラズマ処理装置は、特開2003−303520号公報に記載の図6に準じた装置を用いた。
(使用ガス)
不活性ガス:ヘリウム98.25体積%
反応性ガス:酸素ガス1.5体積%
反応性ガス:テトラエトキシシラン蒸気(ヘリウムガスにてバブリング)0.25体積%
(放電条件)
高周波電源:13.56MHz
放電出力:10W/cm
(電極条件)
電極は、冷却水による冷却手段を有するステンレス製ジャケットロール母材に対して、セラミック溶射によるアルミナを1mm被覆し、その後、テトラメトキシシランを酢酸エチルで希釈した溶液を塗布乾燥後、紫外線照射により封孔処理を行い、表面を平滑にしてRmax5μmとした誘電体(比誘電率10)を有するロール電極であり、アースされている。一方、印加電極としては、中空の角型のステンレスパイプに対し上記同様の誘電体を同条件にて被覆した。
《ゲート電極の形成》
次いで、ゲート電極を形成する。スパッタ法により厚さ300nmのアルミニウム皮膜を一面に成膜した後、フォトリソグラフ法によりエッチングしてゲート電極を形成した。
《ゲート絶縁層の形成》
ゲート電極上に、アクアミカNN110−10(パーヒドロポリシラザン/キシレン10質量%溶液:AZエレクトロニックマテリアルズ(株)製)をスピンコート(2000rpm×30sec)にて塗布、乾燥し、絶縁膜前駆体層を形成した。次いで、250℃で1時間大気中で加熱処理を行った後、UVオゾン処理を30分行い、ポリシラザンから転化した酸化ケイ素膜(220nm)を形成した。
《ソース電極、ドレイン電極の形成》
次いで、ソース電極、ドレイン電極を形成する。
静電吸引型インクジェット装置による印刷を用い、下記無電解メッキ触媒液をインクとして用い、回転ロール(支持ロール)にはバイアス電圧2000Vの電圧を印加し、更にパルス電圧(400V)を重畳させて、ソース、ドレイン電極パターンに従ってインクを吐出した。ノズル吐出口の内径は10μmとし、ノズル吐出口と基材とのギャップは500μmに保持した。メッキ触媒含有インクとして下記処方のものを用いた。
(無電解メッキ触媒液)
可溶性パラジウム塩(塩化パラジウム) 20質量%(Pd2+濃度1.0g/L)
イソプロピルアルコール 12質量%
グリセリン 20質量%
2−メチルペンタンチオール 5質量%
1,3−ブタンジオール 3質量%
イオン交換水 40質量%
更に乾燥定着させて、触媒パターンを形成した。
次いで、スクリーン印刷法により、下記無電解金メッキ液をインクとして用いてメッキ触媒パターンが形成された領域を含む領域に印刷を行った。メッキ剤がメッキ触媒と接触することでメッキ触媒のパターン上に無電解メッキが施され、金薄膜が形成された。
(無電解金メッキ液)
ジシアノ金カリウム 0.1モル/L
蓚酸ナトリウム 0.1モル/L
酒石酸ナトリウムカリウム 0.1モル/L
上記を溶解し、均一溶液とする。
金薄膜が形成された基板表面を、純水で充分に洗浄、乾燥して、絶縁層上にソース電極、ドレイン電極がパターニングされた。
次に、電極が形成された基板を酸素ガスを導入したプラズマ放電処理装置(放電出力:4W/cm、エッチングガス組成:アルゴン99体積%、酸素1体積%、処理時間5秒)中に置き、大気圧プラズマ処理により電極表面に洗浄を施した。
《半導体層の形成》
ソース、ドレイン電極が形成された基板上のゲート絶縁層のチャネル領域に、In−Ga−Zn−O組成酸化物半導体(In:Zn:Ga=1:1:1)の前駆体として、10質量%硝酸塩の水−エタノール混合液をインクジェットにより堆積後、150℃で10分間プリベークし、更に250℃の電気炉でポストベークを行うことでIGZO酸化物半導体層を形成した。
〔薄膜トランジスタ素子2の作製〕
薄膜トランジスタ素子1の作製において、半導体層の形成を以下のようにした以外は、同様にして薄膜トランジスタ素子2を作製した。
《半導体層の形成》
ソース、ドレイン電極が形成された基板上のゲート絶縁層のチャネル領域に、In−Ga−Zn−O組成酸化物半導体(In:Zn:Ga=1:1:1)の前駆体として、10質量%硝酸塩の水−エタノール混合液をインクジェットにより堆積後、下記のマイクロ波照射を行った。
(マイクロ波照射)
マルチモードタイプの2.45GHzマイクロ波照射機(四国計測工業(株)製 μ−reactor)を用いて、大気圧条件で500Wの出力でマイクロ波(2.45GHz)を照射した。マイクロ波の照射中、半導体面側のみ断熱材で保温し、熱電対による表面温度計を用いて、薄膜の表面温度を250℃に保ち、30分間ポストベーク処理を施した。
〔薄膜トランジスタ素子3の作製〕
薄膜トランジスタ素子2の作製において、ゲート絶縁層の形成を以下のようにした以外は、同様にして薄膜トランジスタ素子3を作製した。
《ゲート絶縁層の形成》
ゲート電極上に、メチルシロキサン系SOG(スピンオンガラス)溶液(ハネウエル製ACCUGLASSシリーズ、T−11)をスピンコート(2000rpm×30sec)にて塗布、乾燥し、絶縁膜前駆体層を形成した。次いで、250℃で1時間大気中で加熱処理を行った後、UVオゾン処理を30分行い、ポリシロキサンから転化した酸化ケイ素膜を形成した。
〔薄膜トランジスタ素子4の作製〕
薄膜トランジスタ素子2の作製において、ゲート絶縁層の形成を以下のようにした以外は、同様にして薄膜トランジスタ素子4を作製した。
《ゲート絶縁層の形成》
ゲート電極上に以下の組成の溶液をスピンコートにより塗布した(4000rpm)。
(未硬化PVP溶液)
ポリ(4−ビニルフェノール) アルドリッチ製 10質量%
架橋剤※ 5質量%
2−アセトキシ−1−メトキシプロパン 85質量%
※架橋剤:メチル化ポリメラミン・ホルムアルデヒド共重合体(Mn=511)の84質量%1−ブタノール溶液(アルドリッチ製)
次いで、100℃、2分乾燥、200℃5分で加熱硬化させ、ポリビニルフェノール膜を形成した。
〔薄膜トランジスタ素子5の作製〕
薄膜トランジスタ素子1の作製において、半導体層の形成を以下のようにした以外は、同様にして薄膜トランジスタ素子5を作製した。
《半導体層の形成》
ソース、ドレイン電極が形成された基板上のゲート絶縁層のチャネル領域に、酸化亜鉛半導体の前駆体として、10質量%硝酸塩の水−エタノール混合液をインクジェットにより堆積後、150℃で10分間プリベークし、更に250℃の電気炉でポストベークを行うことで、ZnO酸化物半導体層を形成した。
〔薄膜トランジスタ素子6の作製〕
薄膜トランジスタ素子1の作製において、ゲート絶縁層の形成を以下のようにし、半導体層の形成は薄膜トランジスタ素子2と同様に行って、薄膜トランジスタ素子6を作製した。
《ゲート絶縁層の形成》
ゲート電極上に、アクアミカNN110−10(パーヒドロポリシラザン/キシレン2.5質量%溶液:AZエレクトロニックマテリアルズ(株)製)をスピンコート(2000rpm×30sec)にて塗布、乾燥し、絶縁膜前駆体層を形成した。次いで、250℃で1時間大気中で加熱処理を行った後、UVオゾン処理を30分行い、ポリシラザンから転化した酸化ケイ素膜(50nm)を形成した。これを4回繰り返し、200nmのポリシラザンから転化した酸化ケイ素膜を形成した。
〔薄膜トランジスタ素子7の作製〕
薄膜トランジスタ素子4の作製において、半導体層の形成を以下のようにした以外は、同様にして薄膜トランジスタ素子7を作製した。
《半導体層の形成》
ソース、ドレイン電極が形成された基板上のゲート絶縁層のチャネル領域に、IGZOターゲットを用いてスパッタ法によりIGZOの酸化物半導体層を形成した。
スパッタ条件は下記の通りである。
方式:RFスパッタ(13.56MHz)
RFパワー:100W
放電ギャップ:40mm
基板温度:室温
酸素比率:3体積%(アルゴン雰囲気)
成膜レート:20〜40nm/min。
なお、半導体層の熱処理は行わなかった。
〔薄膜トランジスタ素子8の作製〕
半導体層の形成を薄膜トランジスタ素子7と同様に行った以外は、薄膜トランジスタ素子1と同様にして薄膜トランジスタ素子8を作製した。
〔薄膜トランジスタ素子9の作製〕
ゲート絶縁層を、真空チャンバー中、CVDにより酸化ケイ素膜(SiO)を形成した以外は、薄膜トランジスタ素子1同様にして薄膜トランジスタ素子9を作製した。
〔薄膜トランジスタ素子10の作製〕
半導体層の形成を薄膜トランジスタ素子7と同様に行った以外は、薄膜トランジスタ素子9と同様にして薄膜トランジスタ素子10を作製した。
〔薄膜トランジスタ素子11の作製〕
半導体層の形成を薄膜トランジスタ素子5と同様に行った以外は、薄膜トランジスタ素子9と同様にして薄膜トランジスタ素子11を作製した。
〔薄膜トランジスタ素子の評価〕
上記で作製した薄膜トランジスタ素子について、トランジスタ性能として、ドレインバイアスを+10Vとし、ゲートバイアスを−10Vから+40Vまで掃引した時のドレイン電流の増加(伝達特性)におけるI−V特性の飽和領域から、移動度(cm/Vs)を見積もり、またドレイン電流値の比率からon/off比について評価を行った。
また、上記と同じ条件で繰り返し測定を行い、閾値変動を見た。閾値変動は閾値の最大値と最小値の差で評価し、その差が小さいほど繰り返し変動が小さいと言える。
Figure 2010044332
表1より、本発明の薄膜トランジスタ素子は、移動度、on/off比に優れ、更にはゲート電圧の閾値も繰り返しでシフトすることがなかった。
半導体層の形成方法が同じで、本発明の方法ではあるが、ゲート絶縁層の形成方法の異なる本発明の素子1、5と比較の素子9、11の比較から、本発明によるゲート絶縁層の形成方法が優れており、またゲート絶縁層の形成方法が本発明によるが、半導体層の形成方法の異なる本発明の素子1、2、4と比較の素子7、8の比較から、本発明による半導体層の形成方法が優れていることがわかる。
また、本発明の素子1、5の比較から、半導体材料としてはIGZOがZnOより優れており、本発明の素子1、2の比較から、半導体層形成方法ではマイクロ波が優れており、本発明の素子2、3の比較から、ゲート絶縁層としてはポリシラザン転化膜が優れており、本発明の素子2、3と本発明の素子4の比較から、ゲート絶縁層としては無機高分子材料がポリマーより優れていることがわかる。
更に、本発明の素子2、6の比較から、ゲート絶縁層の積層塗布を少なくとも2回行うのが好ましいことがわかる。

Claims (12)

  1. 基板上にゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、半導体層を有する薄膜トランジスタの製造方法において、該半導体層が酸化物半導体の前駆体を用いた塗布プロセスで形成された膜からなり、該ゲート絶縁層が塗布プロセスから形成されることを特徴とする薄膜トランジスタの製造方法。
  2. 前記酸化物半導体がアモルファス酸化物半導体からなることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  3. 前記酸化物半導体が亜鉛またはインジウムを含む酸化物半導体からなることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。
  4. 前記亜鉛またはインジウムを含む酸化物半導体が亜鉛−インジウム、亜鉛−ガリウムまたはインジウム−ガリウムの内のいずれかを含む酸化物半導体であることを特徴とする請求項3に記載の薄膜トランジスタの製造方法。
  5. 前記亜鉛−インジウムを含む酸化物半導体が亜鉛−インジウム−M(M:ガリウムまたはアルミニウム)であることを特徴とする請求項4に記載の薄膜トランジスタの製造方法。
  6. 前記酸化物半導体の前駆体にマイクロ波照射を行うことを特徴とする請求項1〜5のいずれか1項に記載の薄膜トランジスタの製造方法。
  7. 前記マイクロ波照射がゲート絶縁層と接触している状態で半導体層及びゲート絶縁層に行われることを特徴とする請求項6に記載の薄膜トランジスタの製造方法。
  8. 前記ゲート絶縁層が無機高分子材料の塗布膜から形成されたものであることを特徴とする請求項1〜7のいずれか1項に記載の薄膜トランジスタの製造方法。
  9. 前記無機高分子材料の塗布膜がポリシラザンの塗布膜を転化して得られたSiO膜であることを特徴とする請求項8に記載の薄膜トランジスタの製造方法。
  10. 前記ゲート絶縁層が無機高分子材料を少なくとも2回積層塗布することにより形成された膜であることを特徴とする請求項8または9に記載の薄膜トランジスタの製造方法。
  11. 前記積層塗布において、少なくとも2層目を積層する前に1層目の塗布膜に転化処理を施すことを特徴とする請求項10に記載の薄膜トランジスタの製造方法。
  12. 請求項1〜11のいずれか1項に記載の薄膜トランジスタの製造方法で製造したことを特徴とする薄膜トランジスタ。
JP2010533865A 2008-10-14 2009-09-24 薄膜トランジスタ及びその製造方法 Pending JPWO2010044332A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008265017 2008-10-14
JP2008265017 2008-10-14
PCT/JP2009/066498 WO2010044332A1 (ja) 2008-10-14 2009-09-24 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2010044332A1 true JPWO2010044332A1 (ja) 2012-03-15

Family

ID=42106497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010533865A Pending JPWO2010044332A1 (ja) 2008-10-14 2009-09-24 薄膜トランジスタ及びその製造方法

Country Status (2)

Country Link
JP (1) JPWO2010044332A1 (ja)
WO (1) WO2010044332A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081498A (zh) * 2012-01-27 2014-10-01 默克专利有限公司 生产具有改进电导率的半导电或导电层的方法
KR102100290B1 (ko) 2012-08-14 2020-05-27 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시 장치
JP6117124B2 (ja) * 2013-03-19 2017-04-19 富士フイルム株式会社 酸化物半導体膜及びその製造方法
JP6096102B2 (ja) * 2013-12-06 2017-03-15 富士フイルム株式会社 金属酸化物半導体膜の製造方法
US10522771B2 (en) 2014-12-01 2019-12-31 Samsung Electronics Co., Ltd. Composition, electronic device, and thin film transistor
KR102407114B1 (ko) 2015-05-29 2022-06-08 삼성전자주식회사 절연액, 절연체, 박막 트랜지스터 및 전자 소자
KR102380151B1 (ko) 2015-08-31 2022-03-28 삼성전자주식회사 박막 트랜지스터, 및 이를 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000123658A (ja) * 1998-10-09 2000-04-28 Fuji Photo Film Co Ltd 透明導電膜の製造方法及び透明導電膜
JP2005093700A (ja) * 2003-09-17 2005-04-07 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法
JP2005243731A (ja) * 2004-02-24 2005-09-08 Sharp Corp 有機トランジスタおよびその製造方法ならびに有機トランジスタ製造装置
JP2007042689A (ja) * 2005-07-29 2007-02-15 Fujifilm Holdings Corp 金属アルコキシド溶液、それを用いた半導体デバイスの製造方法及び半導体デバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000123658A (ja) * 1998-10-09 2000-04-28 Fuji Photo Film Co Ltd 透明導電膜の製造方法及び透明導電膜
JP2005093700A (ja) * 2003-09-17 2005-04-07 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法
JP2005243731A (ja) * 2004-02-24 2005-09-08 Sharp Corp 有機トランジスタおよびその製造方法ならびに有機トランジスタ製造装置
JP2007042689A (ja) * 2005-07-29 2007-02-15 Fujifilm Holdings Corp 金属アルコキシド溶液、それを用いた半導体デバイスの製造方法及び半導体デバイス

Also Published As

Publication number Publication date
WO2010044332A1 (ja) 2010-04-22

Similar Documents

Publication Publication Date Title
JP5644111B2 (ja) 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
WO2009081968A1 (ja) 金属酸化物半導体の製造方法およびこれを用いる半導体素子
JP5763876B2 (ja) 薄膜トランジスタ、及びその製造方法
JP2010258057A (ja) 金属酸化物半導体、その製造方法、及びそれを用いた薄膜トランジスタ
JP2010283190A (ja) 薄膜トランジスタ、及びその製造方法
JP5640323B2 (ja) 金属酸化物半導体の製造方法、金属酸化物半導体および薄膜トランジスタ
JPWO2010044332A1 (ja) 薄膜トランジスタ及びその製造方法
JPWO2009031381A1 (ja) 金属酸化物半導体の製造方法、及びその方法により得られた薄膜トランジスタ
JP2010098303A (ja) 金属酸化物前駆体層の作製方法、金属酸化物層の作製方法及び電子デバイス
KR101835194B1 (ko) 금속 산화물 막 형성용 도포액, 금속 산화물 막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
WO2010061721A1 (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
US20100184253A1 (en) Process for manufacturing thin film transistor
JP2010182852A (ja) 金属酸化物半導体、その製造方法及び薄膜トランジスタ
JPWO2009011224A1 (ja) 金属酸化物半導体の製造方法、それにより得られた薄膜トランジスタ
JP2010147206A (ja) 薄膜トランジスタ、及びその製造方法
JP2010258206A (ja) 金属酸化物半導体の製造方法、金属酸化物半導体及びこれを用いた半導体素子、薄膜トランジスタ
JP2010129742A (ja) 電子デバイス及びその製造方法
JP2011009619A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2010258018A (ja) 半導体薄膜およびこれを用いた薄膜トランジスタ
JP2010251591A (ja) 薄膜トランジスタおよび該薄膜トランジスタの製造方法
JP5578078B2 (ja) 機能性層の製造方法
JP5315822B2 (ja) 薄膜トランジスタの製造方法及びこれにより製造された電子デバイス
JP2010040741A (ja) 電子デバイス用の絶縁膜形成方法、電子デバイスの製造方法、薄膜トランジスタの製造方法、絶縁膜、電子デバイス及び薄膜トランジスタ
JP2010171237A (ja) 金属酸化物半導体、その製造方法、及びそれを用いた薄膜トランジスタ
WO2010106920A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120515

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140902