JPWO2010032726A1 - サンプルホールド回路およびその制御方法 - Google Patents
サンプルホールド回路およびその制御方法 Download PDFInfo
- Publication number
- JPWO2010032726A1 JPWO2010032726A1 JP2010529762A JP2010529762A JPWO2010032726A1 JP WO2010032726 A1 JPWO2010032726 A1 JP WO2010032726A1 JP 2010529762 A JP2010529762 A JP 2010529762A JP 2010529762 A JP2010529762 A JP 2010529762A JP WO2010032726 A1 JPWO2010032726 A1 JP WO2010032726A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hold
- input stage
- sample
- bias current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45504—Indexing scheme relating to differential amplifiers the CSC comprising more than one switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、日本国特許出願:特願2008−238199号(2008年9月17日出願)の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、サンプルホールド回路およびその制御方法に関し、特に電流切替ソースフォロア型のサンプルホールド回路およびその制御方法に関する。
2 ホールド回路
3 出力バッファ
4 バイアス電流切替回路
CH コンデンサ
CLK、CLKB サンプリングクロック信号
I1、I2 電流源
IN、INB 入力信号
OUT、PREOUT 出力信号
R1〜R5 抵抗素子
Tr1〜Tr8 MOSトランジスタ
VHOLD 保持信号
VDD 電源
本発明のサンプルホールド回路において、上記のサンプルホールド回路を複数個備え、それぞれのサンプルホールド回路をタイムインターリーブ動作させるとともに、単一の入力段増幅回路用バイアス電流源を、インターリーブ動作するそれぞれの入力段増幅回路用のバイアス電流源として共有して備え、バイアス電流切替回路は、入力段増幅回路用のバイアス電流源におけるバイアス電流を時間的に切替えてそれぞれの入力段増幅回路のバイアス電流として供給するようにしてもよい。
本発明のサンプルホールド回路において、入力段増幅回路は、差動対による入力段差動増幅回路で構成され、バイアス電流切替回路は、入力段差動増幅回路と入力段差動増幅回路用のバイアス電流源との間に設けたバイアス電流切替用の差動対によって構成されるようにしてもよい。
本発明のサンプルホールド回路において、上記のサンプルホールド回路を2系統備え、2系統の一方がサンプル期間のとき、他方をホールド期間としてタイムインターリーブ動作させると共に、双方のサンプルホールド回路の入力段差動増幅回路に対して1つのバイアス電流源を共有して備え、バイアス電流切替回路は、一方がホールド期間中は、他方の入力段差動増幅回路にバイアス電流を流すよう電流を切り替えて供給するようにしてもよい。
図1は、本発明の実施形態に係るサンプルホールド回路の構成を示すブロック図である。図1において、サンプルホールド回路は、入力信号を所定の増幅率で増幅する入力段増幅回路1と、入力段増幅回路1の出力を受け、サンプリングクロック信号をトリガーとして入力段増幅回路1の出力電圧を保持するホールド回路2と、ホールド回路2の出力をバッファリングする出力バッファ3と、入力段増幅回路1のバイアス電流を、このサンプルホールド回路と機能的に独立した他の回路(以下、別回路または別の回路ブロックという)に切り替えることが可能なバイアス電流切替回路4とを備える。バイアス電流切替回路4は、入力段増幅回路1の出力電圧を保持するホールド期間中に、入力段増幅回路1のバイアス電流を別回路に切り替えることによって入力段増幅回路1をオフさせて入力信号が出力電圧に漏れ込むこと(フィードスルー)を抑制するとともに、その切り替えられたバイアス電流を別回路に供給する。
Claims (5)
- 入力信号を増幅する入力段増幅回路と、
サンプリングクロック信号をトリガーとして前記入力段増幅回路の出力信号を保持するホールド回路と、
を備えるサンプルホールド回路であって、
前記ホールド回路がホールド期間中である場合に、前記入力段増幅回路のバイアス電流を、前記サンプルホールド回路と機能的に独立した他の回路に切り替えて該回路に供給するバイアス電流切替回路を備えることを特徴とするサンプルホールド回路。 - 請求項1記載のサンプルホールド回路を複数個備え、
それぞれの前記サンプルホールド回路をタイムインターリーブ動作させるとともに、単一の入力段増幅回路用バイアス電流源を、インターリーブ動作するそれぞれの前記入力段増幅回路用のバイアス電流源として共有して備え、
前記バイアス電流切替回路は、前記入力段増幅回路用のバイアス電流源におけるバイアス電流を時間的に切替えてそれぞれの前記入力段増幅回路のバイアス電流として供給することを特徴とするサンプルホールド回路。 - 前記入力段増幅回路は、差動対による入力段差動増幅回路で構成され、
前記バイアス電流切替回路は、前記入力段差動増幅回路と前記入力段差動増幅回路用のバイアス電流源との間に設けたバイアス電流切替用の差動対によって構成されることを特徴とする請求項1記載のサンプルホールド回路。 - 請求項3記載のサンプルホールド回路を2系統備え、
2系統の一方がサンプル期間のとき、他方をホールド期間としてタイムインターリーブ動作させると共に、双方のサンプルホールド回路の入力段差動増幅回路に対して1つのバイアス電流源を共有して備え、
前記バイアス電流切替回路は、一方がホールド期間中は、他方の入力段差動増幅回路にバイアス電流を流すよう電流を切り替えて供給することを特徴とするサンプルホールド回路。 - 入力信号を増幅する入力段増幅回路と、サンプリングクロック信号をトリガーとして前記入力段増幅回路の出力信号を保持するホールド回路と、を備えるサンプルホールド回路の制御方法であって、
前記ホールド回路がホールド期間中である場合に、前記入力段増幅回路のバイアス電流を、前記サンプルホールド回路と機能的に独立した他の回路に切り替えて該回路に供給するように制御することを特徴とするサンプルホールド回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010529762A JP5365635B2 (ja) | 2008-09-17 | 2009-09-15 | サンプルホールド回路およびその制御方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008238199 | 2008-09-17 | ||
JP2008238199 | 2008-09-17 | ||
JP2010529762A JP5365635B2 (ja) | 2008-09-17 | 2009-09-15 | サンプルホールド回路およびその制御方法 |
PCT/JP2009/066095 WO2010032726A1 (ja) | 2008-09-17 | 2009-09-15 | サンプルホールド回路およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010032726A1 true JPWO2010032726A1 (ja) | 2012-02-09 |
JP5365635B2 JP5365635B2 (ja) | 2013-12-11 |
Family
ID=42039550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010529762A Active JP5365635B2 (ja) | 2008-09-17 | 2009-09-15 | サンプルホールド回路およびその制御方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20110156759A1 (ja) |
JP (1) | JP5365635B2 (ja) |
WO (1) | WO2010032726A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8493099B2 (en) * | 2008-09-17 | 2013-07-23 | Nec Corporation | Sample and hold circuit and method for controlling same |
GB2534912B (en) * | 2015-02-05 | 2021-05-26 | Laminar Medica Ltd | An insulation panel assembly |
JP2018014580A (ja) * | 2016-07-20 | 2018-01-25 | 日本電信電話株式会社 | トラック・アンド・ホールド回路 |
JP2019161324A (ja) | 2018-03-08 | 2019-09-19 | 日本電信電話株式会社 | トラックアンドホールド回路 |
JP6830079B2 (ja) * | 2018-03-30 | 2021-02-17 | 日本電信電話株式会社 | トラック・アンド・ホールド回路 |
JP7444244B2 (ja) * | 2020-04-07 | 2024-03-06 | 日本電信電話株式会社 | トラック・アンド・ホールド回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806790A (en) * | 1987-02-16 | 1989-02-21 | Nec Corporation | Sample-and-hold circuit |
JP2621311B2 (ja) * | 1988-03-10 | 1997-06-18 | 日本電気株式会社 | ラッチ回路付きコンパレータ |
JPH04125900A (ja) * | 1990-09-17 | 1992-04-27 | Hitachi Ltd | 半導体記憶装置 |
JPH06177710A (ja) * | 1992-11-30 | 1994-06-24 | Sony Corp | チユーナ回路 |
JP2570185B2 (ja) * | 1994-07-08 | 1997-01-08 | 日本電気株式会社 | サンプルホールド回路 |
US5457418A (en) * | 1994-12-05 | 1995-10-10 | National Semiconductor Corporation | Track and hold circuit with an input transistor held on during hold mode |
JPH09130168A (ja) * | 1995-11-02 | 1997-05-16 | Hitachi Ltd | トラック/ホールドアンプ |
JP4923308B2 (ja) * | 2000-03-28 | 2012-04-25 | エスティー‐エリクソン、ソシエテ、アノニム | 追跡および保持増幅器 |
JP2002368592A (ja) * | 2001-06-11 | 2002-12-20 | Oki Electric Ind Co Ltd | サンプル・ホールド回路 |
JP2004158138A (ja) * | 2002-11-07 | 2004-06-03 | Texas Instr Japan Ltd | サンプリング/ホールドの方法および回路 |
US6825697B1 (en) * | 2003-10-20 | 2004-11-30 | Telasic Communications, Inc. | High-performance track and hold circuit |
JP4247181B2 (ja) * | 2004-11-30 | 2009-04-02 | 富士通株式会社 | サンプルホールド回路 |
JP2008005005A (ja) * | 2006-06-20 | 2008-01-10 | Denso Corp | サンプルホールド回路 |
US7782096B2 (en) * | 2007-08-08 | 2010-08-24 | Texas Instruments Incorporated | Track-and-hold circuit with low distortion |
-
2009
- 2009-09-15 WO PCT/JP2009/066095 patent/WO2010032726A1/ja active Application Filing
- 2009-09-15 JP JP2010529762A patent/JP5365635B2/ja active Active
- 2009-09-15 US US13/062,261 patent/US20110156759A1/en not_active Abandoned
-
2013
- 2013-07-24 US US13/949,401 patent/US20130307587A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP5365635B2 (ja) | 2013-12-11 |
US20130307587A1 (en) | 2013-11-21 |
WO2010032726A1 (ja) | 2010-03-25 |
US20110156759A1 (en) | 2011-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5365635B2 (ja) | サンプルホールド回路およびその制御方法 | |
JP5365636B2 (ja) | サンプルホールド回路およびその制御方法 | |
US7242250B2 (en) | Power amplifier | |
JP4128545B2 (ja) | サンプリングスイッチ | |
US7276962B1 (en) | Circuit topology for reduced harmonic distortion in a switched-capacitor programmable gain amplifier | |
JP2023074039A (ja) | 積分回路 | |
US20060103464A1 (en) | Differential amplifier circuit capable of reducing current consumption | |
WO2005085879A1 (ja) | 電流検出回路、負荷駆動装置、及び記憶装置 | |
US8711024B2 (en) | Switched capacitor amplifier | |
US6954169B1 (en) | 1/f noise, offset-voltage charge injection induced error cancelled op-amp sharing technique | |
JP2006157648A (ja) | サンプルホールド回路 | |
US20080258809A1 (en) | Amplifier Device Capable of Reducing Offset Voltage | |
EP1300942A2 (en) | Operational amplifier | |
EP1447908A1 (en) | Power amplifier | |
US7295042B2 (en) | Buffer | |
US7683677B2 (en) | Sample-and-hold amplification circuits | |
JP2002118466A (ja) | Ad変換回路 | |
JP2013524665A (ja) | レール・ツー・レール入力電圧範囲を有する差動増幅器 | |
WO2009153921A1 (ja) | アナログスイッチ | |
US8547081B2 (en) | Reference voltage supply circuit including a glitch remover | |
WO2006117732A3 (en) | A peak or zero current comparator | |
US6825697B1 (en) | High-performance track and hold circuit | |
JP2005196251A (ja) | 定電圧回路 | |
JP4039737B2 (ja) | 増幅器及びサンプルアンドホールド回路 | |
US20040189374A1 (en) | Bias voltage generating circuit, amplifier circuit, and pipelined AD converter capable of switching current driving capabilities |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5365635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |