JPWO2009157179A1 - ワイヤー状構造をもつ半導体の製造方法及び製造装置 - Google Patents

ワイヤー状構造をもつ半導体の製造方法及び製造装置 Download PDF

Info

Publication number
JPWO2009157179A1
JPWO2009157179A1 JP2010517754A JP2010517754A JPWO2009157179A1 JP WO2009157179 A1 JPWO2009157179 A1 JP WO2009157179A1 JP 2010517754 A JP2010517754 A JP 2010517754A JP 2010517754 A JP2010517754 A JP 2010517754A JP WO2009157179 A1 JPWO2009157179 A1 JP WO2009157179A1
Authority
JP
Japan
Prior art keywords
substrate
raw material
semiconductor
wire
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010517754A
Other languages
English (en)
Inventor
太田 裕朗
裕朗 太田
斧 高一
高一 斧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University
Original Assignee
Kyoto University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University filed Critical Kyoto University
Publication of JPWO2009157179A1 publication Critical patent/JPWO2009157179A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Vapor−liquid−solid法でナノワイヤを作るための原料を、大口径の基板に効率よく、かつ均一に供給することができ、ナノワイヤを効率よく量産することができる、ワイヤー状構造をもつ半導体の製造方法及び製造装置を提供する。製造装置(10)は、(a)プラズマに接触するように固体ソース(4)を支持する原料支持部(14)を有する、スパッタリング機構と、(b)スパッタリング機構に対向するように基板(8)を支持する、基板支持部(16)と、(c)基板支持部(16)に支持された基板を加熱する、加熱部(18)とを備える。加熱部(18)で基板(8)を加熱し、基板(8)の主面(8a)上に触媒金属を含む微小な液滴を形成し、固体ソース(4)をスパッタリングして原料(6)を基板(8)に向けて供給し、原料(6)を液滴に吸収させて、基板(8)の主面(8a)上にナノワイヤを形成する。

Description

本発明は、ワイヤー状構造をもつ半導体の製造方法及び製造装置に関し、詳しくは、ワイヤー状構造をもつ半導体を量産するための技術に関する。
1μmより小さいサイズのワイヤー状構造をもつ「ナノワイヤ」に形成された半導体は、バルク材の状態とは異なる物理特性を発揮することから、FET、熱電素子、PRAM、太陽電池、センサ、発光デバイスなど、種々の電子部品に応用することが期待されている。
ナノワイヤを製造する方法として、Vapor−liquid−solid法(以下、「VLS法」という。)が知られている。VLS法の基本原理は、図4の説明図に模式的に示すとおりである。
すなわち、まず、図4(a)に示すように基板100の表面102に触媒金属(例えば、Ni)の薄膜110を形成する。次いで、温度を上げ、薄膜110の触媒金属が溶融させて、図4(b)に示すように、基板100の表面102に触媒金属の微小な液滴112を形成する。次いで、図4(c)において矢印118で示すように、気相の半導体原料(例えば、GaとN)を供給すると、触媒金属の液滴112は半導体原料を吸収する。
半導体原料の供給を続けると、触媒金属の液滴112に吸収された半導体原料が飽和状態になり、基板100の表面102側に半導体が結晶として(例えば、GaN)析出する。これによって、図4(d)に示すように、基板100の表面102には、半導体原料が取り込まれる液状触媒金属の先端部130が配置された柱状の微小構造、すなわちナノワイヤ140が、矢印150で示すように上向きに成長する。
さらに長時間半導体原料の供給を続けると、図4(e)に示すように、半導体原料が取り込まれる液状触媒金属の先端部132が次第に小さくなり、ナノワイヤ142は、矢印152で示す径方向の成長が次第に小さくなりながら、矢印154で示すように上向きに成長し、略円錐形状になる場合もある。
材料の組み合わせ、成長時の温度や原料ガスの圧力などの条件を変えると、ナノワイヤは、太さや高さが変わったり、折れ曲がったりする。例えば、触媒金属にAuやInなどを用い、原料ガスとしてSiHをHeで希釈して供給すると、Auの先端部にSiのワイヤー部が形成される。
つまり、VLS法では、気相(Vapor)の半導体原料を、液状(Liquid)の触媒金属の微小な液滴に吸収させた後に、液滴の下に半導体共晶物の固体(Solid)を析出させる。
VLS法でナノワイヤを形成する場合、一般には、図3の模式図に示すtwo−zone furnaceと呼ばれる電気炉装置が用いられている。two−zone furnaceは、図3に示すように、セラミックや石英で形成された筒状の管160を備え、上流側の領域162と下流側の領域164を異なる温度で加熱することができるようになっている。
ナノワイヤを形成する場合には、矢印160aで示すように一方から原料ガスと希釈ガス(例えば、Ar,H)を供給し、矢印160bで示すように他端から排気する。上流側の領域162には、粉状の固体である原料170を収納し、上流側の領域162を例えば1000°Kに加熱して、矢印162aで示すように、原料170を蒸発させる。下流側の領域164には、表面に薄膜が形成された基板100を収納し、基板100に形成された薄膜の金属が溶融する温度、例えば500°Kに加熱し、矢印164aで示すように、上流側領域162で蒸発させた原料を、基板100上の溶融した金属に吸収させる。
特許文献1には、酸化銅を用いて微小構造を作製し、この微小構造の酸化銅を、プラズマを用いて還元することにより、銅ナノワイヤを形成することが開示されている。この銅ナノワイヤは、触媒金属に吸収された原料が析出することにより形成されたものではなく、VLS法とは異なる手法で製造されている。
特許文献2には、基板上に形成した触媒金属にプラズマを照射し、触媒金属を断片として散乱させ、基板上に散乱させたナノ粒子を核として、化学気相成長法によりナノ構造体を形成することが開示されている。このナノ構造体は、触媒金属に吸収された原料が析出することにより形成されたものではなく、VLS法とは異なる手法で製造されている。
特許文献3には、SiOとSiのパウダーをレーザー等で加熱し、SiOの気相にした後、冷却すると、凝固したSiOxの表面に部分的にSiがつながったナノワイヤを形成することが開示されている。この手法は、触媒金属を用いておらず、VLS法とは異なる手法で製造されている。
特開2004−214196号公報 特表2006−518543号公報 米国特許第6313015号公報
触媒金属を含む液滴に吸収された原料が析出することによりナノワイヤが形成されるVLS法では、従来は、two−zone furnaceのような加熱炉装置を用いて蒸発させた原料が、触媒金属を含む液滴に供給されている。
VSL法によりナノワイヤを作ることは研究されているものの、実験室レベルで、小口径の基板(ウエハ)を用いて少量のものが製造されているに過ぎなかった。FET、熱電素子、PRAM、太陽電池、センサ、発光デバイスなど、ナノワイヤを応用した製品の実用化のためには、大口径の基板(ウエハ)を用いて大量に効率よくナノワイヤを製造できる必要がある。
しかし、原料を加熱して蒸発させ、ガスに載せて触媒金属に供給する従来の方法では、大口径の基板を用いて大量に効率よくナノワイヤを製造することが困難である。例えば、大口径の基板に対応するために、従来のtwo−zone furnaceを単純に大きくしただけでは、熱容量が大きくなり、昇温に時間がかかり、加熱に必要なエネルギーも膨大になる。また、原料や希釈ガスの無駄も多くなる。原料ガスを基板上に均一に供給することも困難であり、製品の歩留まりが悪くなる。
本発明は、かかる実情に鑑み、VLS法でナノワイヤを作るための原料を、大口径の基板に効率よく、かつ均一に供給することができ、ナノワイヤを効率よく量産することができる、ワイヤー状構造をもつ半導体の製造方法及び製造装置を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成したワイヤー状構造をもつ半導体の製造方法を提供する。
ワイヤー状構造をもつ半導体の製造方法は、(i)基板の主面上に触媒金属を含む微小な液滴を形成する、第1の工程と、(ii)前記基板に向けて原料を供給し、前記原料を前記液滴に吸収させて、前記基板の前記主面上にナノワイヤを形成する第2の工程とを備える。前記第2の工程において、前記原料をスパッタリングにより供給する。
例えば、半導体基板上に塗布された金属薄膜または金属ナノ粒子は、温度が上昇(例えば、150℃以上)すると液体となる。この金属液体には、一部半導体成分が含有され、1μmより小さい微小な液滴にすることができる。この微小な液滴が触媒金属を含み、半導体原料が供給されると、半導体原料が微小な液滴に吸収される。液滴に吸収された半導体原料が飽和状態になると、半導体が結晶として基板上に析出する。半導体原料の吸収、析出を繰り返すと、やがて、外径が1μmより小さい柱状の微小構造であるナノワイヤが、基板上に形成される。基板の主面は、触媒となる金属を有する面であり、原料供給を受ける面であり、ナノワイヤが成長する面である。
上記方法において、スパッタリングにより原料を供給すると、大口径の基板にも、容易に原料を供給することができる。原料ガスをフローで運んで供給する場合には固体原料を加熱し、原料ガスを高温に保つ必要があり、原料や希釈ガスを排気するため、無駄が多いが、スパッタリングで原料を供給する場合には、原料供給のために加熱する必要はなく、低温での原料供給が可能であり、原料や希釈ガスの無駄も少ない。
また、原料ガスをフローで運んで供給する場合には、基板が大口径化すると原料ガスの濃度分布を均一にすることが難しくなるのに対して、スパッタリングで原料を供給する場合には、大口径の基板に均一に原料を供給することが容易である。
また、スパッタリングで原料を供給すると、原料ガスをフローで運んで供給する場合に比べ、基板上のどの場所でもナノワイヤの成長条件が同一になるようにすることも容易であるため、寸法・形状が均一なナノワイヤを容易に製造できる。
さらに、スパッタリングにより、ガスとして供給することが難しい原料を供給することができる。また、気相では反応性が乏しい材料を、スパッタリングによって、直接、供給することができる。
好ましくは、前記第2の工程においてスパッタリングされる固体ソースは、複数の成分を所定の比率で含む。
この場合、ナノワイヤに含まれる複数成分の比率を、固体ソースの成分比率と略同一とすることができる。
好ましくは、前記第2の工程においてスパッタリングされる固体ソースは、主成分のほか、不純物成分を含む。
この場合、p/n半導体のナノワイヤの製造が可能である。
好ましくは、前記第2の工程の途中に、前記触媒金属をスパッタリングにより、前記基板に向けた供給する。
ナノワイヤの成長に伴って触媒金属の液滴が小さくなったときに、スパッタリングによって触媒金属を補充する。これによって、外径が略一定で長いナノワイヤの製造が可能となる。
好ましくは、前記第2工程のスパッタリングの際に、Cl混合プラズマ、水素混合プラズマ、Ar混合プラズマの少なくとも一つを用いる。
Cl混合プラズマ、水素混合プラズマを用いると、スパッタリングをエンハンスしたり、またプラズマ中で気相反応させたりすることによって、スパッタリングされたSiをSiClやSiHなどの化合物種に変換することができる。Ar混合プラズマは、固体ソースから原料を安定して供給することができる。
好ましくは、前記第2の工程において、ナノワイヤに含まれる原料又は不純物の一部が、気体によって供給される。
この場合、気相で容易に供給できる原料又は不純物は、そのまま気相で供給することができる。
好ましくは、前記第2の工程において、気相のBCl、又はホスフィンが、気体によって供給される。
この場合、BClの供給によりボロンがドーピングされたナノワイヤを、ホスフィンの供給によりリンがドーピングされたナノワイヤを製造できる。
好ましくは、前記第1の工程において、前記基板の前記主面の一部の区域にのみ前記触媒金属を含む微小な液滴を形成する。
この場合、第2の工程において、基板の主面上の予め薄膜が形成されていた区域ではナノワイヤが成長するが、他の区域ではナノワイヤが成長しないため、ナノワイヤを成長させる場所を制御することができる。
好ましくは、前記第2の工程において、スパッタリングにより固体ソースからはじき出された構成元素がプラズマ中で反応して生成された前記固体ソースと異なる生成物が、前記原料として前記基板に向けて供給される。
この場合、プラズマの化学種や条件を変えることで、ナノワイヤの原料となる先駆物質を制御することによって、反応条件のさらなる制御が可能である。
好ましくは、前記第1の工程において、プラズマを前記基板に照射する。
この場合、基板を加熱するために、第2の工程でスパッタリングを行うためのプラズマによるエネルギーを積極的に利用することで、外部からの熱供給を減らす、又は除外することができる。
また、本発明は、以下のように構成したワイヤー状構造をもつ半導体の製造装置を提供する。
ワイヤー状構造をもつ半導体の製造装置は、(a)プラズマに接触するように固体ソースを支持する原料支持部を有する、スパッタリング機構と、(b)前記スパッタリング機構に隣接して配置され、基板を支持する、基板支持部と、(c)前記基板支持部に支持された基板を加熱する、加熱部とを備える。前記スパッタリング機構において前記固体ソースから分離された原料が、前記基板支持部に支持された前記基板に向けて供給され、前記基板の主面上に半導体のナノワイヤが形成される。
上記構成において、スパッタリングにより原料を供給すると、大口径の基板にも、容易に原料を供給することができる。原料ガスをフローで運んで供給する場合には固体原料を加熱し、原料ガスを高温に保つ必要があり、原料や希釈ガスを排気するため、無駄が多いが、スパッタリングで原料を供給する場合には、原料供給のために加熱する必要はなく、低温での原料供給が可能であり、原料や希釈ガスの無駄も少ない。
また、原料ガスをフローで運んで供給する場合には、基板が大口径化すると原料ガスの濃度分布を均一にすることが難しくなるのに対して、スパッタリングで原料を供給する場合には、大口径の基板に均一に原料を供給することが容易である。
また、スパッタリングで原料を供給すると、原料ガスをフローで運んで供給する場合に比べ、基板上のどの場所でもナノワイヤの成長条件が同一になるようにすることも容易であるため、寸法・形状が均一なナノワイヤを容易に製造できる。
さらに、スパッタリングにより、ガスとして供給することが難しい原料を供給することができる。また、気相では反応性が乏しい材料を、スパッタリングによって、直接、供給することができる。
好ましくは、前記スパッタリング機構は、前記プラズマに磁場を与える磁界部をさらに備える。
この場合、マグネトロンスパッタリング方式のスパッタリング機構を用いることができる。マグネトロンスパッタ方式は、大口径化が可能であり、磁場でイオンを集中することができるので、高いスパッタリングレートを得ることができ、効率がよい。
好ましくは、前記スパッタリング機構は、前記プラズマに磁場を与え、サイクロトロン運動をさせる磁界部と、前記プラズマに、前記磁場におけるサイクロトロン周波数と同一の周波数を有するマイクロ波を前記磁場に照射するマイクロ波照射部とをさらに備える。
この場合、ECR(電子サイクロトロン共鳴)スパッタ方式のスパッタリング機構を用いることができる。ECRスパッタリング方式は、基板から離れた場所でプラズマを生成することが可能であり、装置設計が容易になる。プラズマ密度を高くすることができるため、高いスパッタリングレートを得ることができ、効率がよい。
好ましくは、前記原料支持部に支持された前記固体ソースと、前記基板支持部に支持される前記基板の前記主面とが対向するように配置される。
この場合、固体ソースと基板とが対向することで、基板への原料供給の制御が容易になるため、基板の大口径化が容易である。また、原料の無駄が少なくなり、原料の使用効率が高い。さらに、基板に均一に原料を供給することができる。
好ましくは、前記原料支持部は、平板形状の前記固体ソースを、前記基板支持部に支持された前記基板と平行に支持する。
この場合、固体ソースと基板とを平行に配置することで、原料を均一に基板に供給でき、原料の使用効率を高くすることができ、基板の大口径化に好適である。
好ましくは、前記原料支持部に支持された前記固体ソースと、前記基板支持部に支持された前記基板とは、互いに対向し、かつ互いの距離が5cm以内である。
この場合、固体ソースと基板の間の距離を5cm以内にすることで、原料を均一に基板に向けて供給でき、原料の使用効率を高くすることができ、基板の大口径化に好適である。
好ましくは、前記基板支持部に支持される前記基板の直径が3インチ以上である。
この場合、3インチ以上の大口径の基板を用いて、効率よくナノワイヤを製造することができる。
好ましくは、ワイヤー状構造をもつ半導体の製造装置は、前記原料支持部に支持された前記固体ソースに電圧を印加するための第1の電圧印加部と、前記基板支持部に支持された前記基板に電圧を印加するための第2の電圧印加部とをさらに備える。
この場合、固体ソースと基板に別個独立にバイアスをかけることができる。例えば、第1の電圧印加部により固体ソースには高バイアスをかけてスパッタリングを行う一方、第2の電圧印加部により、基板側は、ナノワイヤの成長に適したバイアス又は0バイアスを付加することができる。
好ましくは、ワイヤー状構造をもつ半導体の製造装置は、前記第1及び第2の電圧印加部がそれぞれ印加する電圧を制御する制御部をさらに備える。
この場合、基板に印加する電圧を制御することで、プラズマ中のイオンを、ナノワイヤを形成する基板側に引き込むことができる。これによって、エッチング乃至スパッタリングを起こさせて、ナノワイヤの指向性を揃えることができる。例えば、基板上のナノワイヤの周囲に堆積した原料にイオンを衝突させて、ナノワイヤの周囲に堆積した原料をはじき飛ばして除去したり、基板上のナノワイヤのうち、斜めに成長したものや、成長が不十分なものを除去したりすることが可能である。
好ましくは、前記第1及び第2の電圧印加部は、前記材料が前記基板に向けて供給されるときに、直流電圧を印加する。
この場合、直流電圧を印加すると原料を高速に供給でき、また、原料供給の制御もしやすいため、ナノワイヤを安定して効率よく成長させることができる。
好ましくは、加熱部は、少なくとも150℃以上に昇温できる。
この場合、150℃以上の昇温により基板の表面に形成された薄膜を溶融させ、VLS法でナノワイヤを製造することができる。
本発明のワイヤー状構造をもつ半導体の製造方法及び製造装置によれば、VLS法でナノワイヤを作るための原料を、大口径の基板に効率よく、かつ均一に供給することができ、ナノワイヤを効率よく量産することができる。
ワイヤー状構造をもつ半導体の製造装置の構成図である。(実施例1) ワイヤー状構造をもつ半導体の製造装置の構成図である。(実施例2) 電気炉装置の構成図である。(従来例) VLS法によるナノワイヤの製造方法の説明図である。(従来例)
以下、本発明の実施の形態について、図1及び図2を参照しながら説明する。
<実施例1> 実施例1のワイヤー状構造をもつ半導体の製造方法及び製造装置について、図1を参照しながら説明する。
まず、ワイヤー状構造をもつ半導体の製造装置10の概要について説明する。図1は、製造装置10の基本構成を模式的に示す構成図である。
図1に示すように、製造装置10は、チャンバー12内に、固体ソース(ターゲット)4を支持する原料支持部14と、基板(ウエハ)8を支持する基板支持部16とを備える。ガス供給源(図示せず)に接続されたバルブ12sを開くことにより、チャンバー12内には、ガス導入口12aから矢印12xで示すようにガスが供給され、ガス排出口12bから矢印12yで示すように、真空ポンプ12tでガスが排気される。
原料支持部14に隣接して、永久磁石を含む磁界部15が配置され、原料支持部14に支持された固体ソース4の表面4aに平行な磁界を与えるようになっている。
磁界部15は、マグネトロンスパッタリングの方式に対応して構成する。例えば、平板(プレーナー)型マグネトロンスパッタリング法の場合には、原料支持部14に支持された円板状の固体ソース4に対して、磁界部15の磁石が回転するように構成し、ターゲット利用率を向上するようにしてもよい。磁界圧着型マグネトロンスパッタリング法の場合には、磁界部15がソレノイドコイルを含み、補助的に磁場を形成することで、ターゲット利用率を向上するようにしてもよい。
基板支持部16は、には加熱部18が設けられ、基板支持部16に支持された基板8を加熱できる。加熱部18は、例えば、Inの薄膜では200℃程度、Auの薄膜では数百℃程度に昇温する必要があるので、少なくとも150℃以上に昇温でき、基板支持部16に支持された基板8の表面8aに触媒金属を含む液滴を形成し、VLS法でナノワイヤを製造することができるようにする。
原料支持部14には第1の電圧印加部22が接続され、原料支持部14に支持された固体ソース4を所定の電位にすることができる。また、基板支持部16には第2の電圧印加部24が接続され、基板支持部16に支持された基板8を所定の電位にすることができる。これによって、固体ソース4と基板8に別個独立にバイアスをかけることができる。例えば、第1の電圧印加部22により固体ソース4には高バイアスをかけてスパッタリングを行う一方、第2の電圧印加部24により、基板8側は、ナノワイヤの成長に適したバイアス又は0バイアスを付加することができる。電圧印加部22,24は、直流でも交流でもよい。また、必要に応じてコンデンサーなどを含む回路を伴う。
バルブ12s、真空ポンプ12t、温度調整装置20、第1の電圧印加部22及び第2の電圧印加部24等は、鎖線で示すように、制御装置30に接続され、制御装置30によって、製造装置10全体の動作が制御されるようになっている。
原料支持部14と基板支持部16とは対向して配置され、原料支持部14に支持された固体ソース4の表面4aと、基板支持部16に支持された基板8の表面8aとが対向するように配置される。固体ソース4と基板8とが対向することで、基板8への原料供給の制御が容易になるため、基板8の大口径化が容易である。また、原料の無駄が少なくなり、原料の使用効率が高い。さらに、基板8に均一に原料を供給することができる。
固体ソース4と基板8とは平板形状であり、原料支持部14及び基板支持部16によって、互いに平行に支持される。固体ソース4と基板8とを平行に配置することで、原料を均一に基板8に供給でき、原料の使用効率を高くすることができ、基板8の大口径化に好適である。
原料支持部14に支持された固体ソース4と、基板支持部16に支持された基板8とは、互いに対向し、かつ互いの距離が5cm以内であることが好ましい。この場合、固体ソース4と基板8の間の距離を5cm以内にすることで、原料を均一に基板8に向けて供給でき、原料の使用効率を高くすることができ、基板8の大口径化に好適である。
また、基板支持部16は、直径が3インチ以上の基板(ウエハ)8が支持できるよう構成することが好ましい。この場合、3インチ以上の大口径の基板8を用いて、効率よくナノワイヤを製造することができる。
なお、図示していないが、原料支持部14に支持される固体ソース4を交換する原料交換機構や、基板支持部16に支持される基板8を交換する基板交換機構を設けるようにしてもよい。
次に、製造装置10を用いてナノワイヤを製造する方法について説明する。
まず、基板支持部16に、表面8aに触媒金属を含む薄膜が予め形成された基板8を支持し、加熱部18によって基板8を加熱し、基板8の表面8aに形成された薄膜を溶融し、触媒金属を含む微小な液滴を形成する。
基板8には、例えば、Si、SiO、Al、ZnO、Cなどの基板(ウエハ)を用いることができ、導電性基板でも絶縁性基板でもよい。SiO上にSiを堆積した多層構造の基板でもよい。Si基板の上にナノワイヤを成長させると、従来のSiテクノロジーと融合したデバイスが可能となる。SiOのような透明基板の上に薄膜Siを堆積した基板など、多層基板の上にナノワイヤを成長させることも可能であり、太陽電池などへ応用できる。
触媒金属には、Au、In、Gaなどを用いることができ、合金でもよい。Auはよく用いられる。InやGaにすると、融点が低く、ナノワイヤを成長させるときの温度を低く抑えることができる。
触媒金属は、基板8の表面8aに薄膜に形成する代わりに、基板8の表面8aに金属微粒子やナノ粒子の状態で配置してもよく、この場合には、ナノワイヤの外径を均一に制御することが容易である。
基板8の表面8aに、触媒金属を有する区域と、触媒金属を有さない区域とを形成してもよい。触媒金属を有する区域ではナノワイヤが成長し、触媒金属を有さない区域ではナノワイヤが成長しない。このことによって、ナノワイヤを成長させる場所を制御することができる。例えば、基板8の表面8aに薄膜を形成した後、通常のリソグラフィー技術やエッチング技術を用いて、触媒金属を有する区域と触媒金属を有さない区域とを形成した基板を加熱して、触媒金属を有する区域にのみ微小な液滴を形成することができる。
基板8にプラズマを照射してもよい。この場合、基板支持部16に支持された基板8を加熱するために、スパッタリングを行うためのプラズマによるエネルギーを積極的に利用することで、外部からの熱供給を減らす、又は除外することができる。
次いで、基板8の表面8aに形成された触媒金属を含む微小な液滴に、原料をスパッタリングにより供給し、原料を液滴に吸収させる。原料の吸収が進み、液滴中で原料が飽和すると、原料が基板8の表面8a側に析出する。原料の吸収、析出が進むと、基板8の表面8a側に析出した原料により固体の柱状部が伸び、柱状部の先端に触媒金属の液滴が配置されたナノワイヤが形成される。
詳しくは、固体ソース4が原料支持部14に支持され、触媒金属を含む薄膜が表面8aに形成された基板8が基板支持部16に支持された状態で、チャンバー12内にガス(例えば、Arガス)を導入し、第1及び第2の電圧印加部22,24により原料支持部14と基板支持部16との間に高周波の電圧を印加して、グロー放電を発生させ、導入したガスをプラズマ化して、イオン2を生成させる。
プラズマ照射による熱を利用して、あるいは、加熱部18により、基板支持部16に支持された基板8を加熱し、基板8の表面8aに形成された薄膜を溶融させ、触媒金属の微小な液滴を基板の表面に形成する。
そして、第1及び第2の電圧印加部22,24により、原料支持部14に支持された固体ソース4が陰極に、基板支持部16に支持された基板8が陽極になるようにバイアスを設定する。これにより、グロー放電で発生したイオン2が固体ソース4の表面4aに引き寄せられて衝突し、この衝突により固体ソース4の表面4aから放出された固体ソース4の構成元素6が、基板8に向かって供給される。
このとき、磁界部15は、固体ソース4の表面4aに平行な磁界を発生させ、グロー放電により発生したイオン2の固体ソース4の表面4aへの衝突に伴って固体ソース4の表面4aからたたき出された二次電子を、ローレンツ力で捕らえてサイクロトロン運動させることにより、Ar等のガスのイオン化を促進する。
このようにマグネトロンスパッタリングによって基板8に向けて供給された原料(構成元素6)は、基板8の表面8aに形成された微小な液滴に吸収され、飽和すると析出し、ナノワイヤが形成される。つまり、VLS法でナノワイヤが形成される。
固体ソース4には、Si、Ge、Te、Sbなどの1又は2以上を含ませることができる。SiGe、GeTe、SbTe、ZnO、MgO、MgZnOなどを含ませてもよい。ナノワイヤに含まれる複数成分の比率は、固体ソースの成分比率と略同一とすることができる。
Siは太陽電池、ナノワイヤFETなど、応用が多岐にわたる。SiGeは熱電素子に、GeTeはPRAM用に用いることができる。いずれも、気相(SiH、GeH)で供給する場合、非常に爆発性、毒性が強いので、ガス供給や排気設備に負担がかかる。固体ソースでは、そのような危険性は著しく抑えることができる。
固体ソース4中には、主成分のほか、不純物を含むようにしてもよい。固体ソース4が不純物を含むとp型やn型の半導体ナノワイヤの製造が可能である。例えば、主成分がSi、SiGe、Geのいずれかであり、不純物がB又はPであるようにする。
固体ソース4中に、ナノワイヤを製造するために用いる触媒金属成分が含まれるようにしてもよい。この場合、ナノワイヤの成長中に、ナノワイヤの先端に配置される液滴に触媒金属を補充し、ナノワイヤの成長に伴って液滴が小さくなるのを防ぎ、一定外径の細長いナノワイヤを形成することができる。
プラズマ用のガスとして、例えば、Cl混合ガス、水素混合ガス、Ar混合ガスを、チャンバー12内の原料支持部14と基板支持部16との間の空間に供給し、Cl混合プラズマ、水素混合プラズマ、Ar混合プラズマを発生させる。Arプラズマは、スパッタリングでよく利用されるプラズマである。ClやHを含むプラズマを用いると、スパッタリングをエンハンストしたり、あるいは、プラズマ中の気相反応によって、スパッタリングされたSiをSiClやSiHなどの化合物に変換したりすることができる。
ナノワイヤに含まれる原料又は不純物の一部を、気体によって供給してもよい。例えば、固体ソース4からスパッタリングによりGeを供給するとともに、SiClのガスを供給すると、SiGeのナノワイヤを成長させることができる。気相での供給が難しい材料を固体ソース4から供給し、気相供給が容易なものは、そのまま気相で供給する。
気相にてBCl、ホスフィンを供給してもよい。例えば、Siナノワイヤを成長させる場合、BClを供給すると、ボロンがドーピングされたp−Siナノワイヤが形成される。
スパッタリングにより固体ソース4からはじき出された構成元素6がプラズマ中で反応して生成された固体ソース4とは異なる生成物を、基板8の表面8aに供給してもよい。例えば、Siの固定ソースからスパッタリングされたSiが、塩素プラズマ中でSiClと反応した後、基板8に供給されるようにしてもよい。プラズマの化学種や条件を変えることで、ナノワイヤの原料となる先駆物質を制御することができ、反応条件のさらなる制御が可能である。
制御装置30は、スパッタリングにより固定ソース4から基板8に向けて原料を供給するときに、第1の電圧印加部22と第2の電圧印加部24が直流電圧を印加するように制御する。直流電圧を印加すると原料を高速に供給でき、また、原料供給の制御もしやすいため、ナノワイヤを安定して効率よく成長させることができる。
実施例1の製造装置10は、マグネトロンスパッタリング方式のスパッタリングにより原料を供給するため、基板8を大口径化しても容易に対応できる。また、磁場でイオンを集中することができるので、高いスパッタリングレートを得ることができ、効率がよい。
制御装置30により第1の電圧印加部22と第2の電圧印加部24とを制御することで、固体ソース4と基板8に別個独立にバイアスをかけることができる。例えば、第1の電圧印加部22により固体ソース4には高バイアスをかけてスパッタリングを行う一方、第2の電圧印加部24により、基板側8は、ナノワイヤの成長に適したバイアス又は0バイアスを付加することができる。
また、第1の電圧印加部22が基板8に印加する電圧を制御することで、プラズマ中のイオンを、ナノワイヤを形成する基板8側に引き込むことができることを利用し、基板8側でプラズマによるエッチング乃至スパッタリングを起こさせて、ナノワイヤの指向性を揃えることができる。例えば、基板8上のナノワイヤの周囲に堆積した原料にイオンを衝突させて、ナノワイヤの周囲に堆積した原料をはじき飛ばして除去したり、基板8上のナノワイヤのうち、斜めに成長したものや、成長が不十分なものを除去したりすることが可能である。
<実施例2> 実施例2の製造装置10aについて、図2を参照しながら説明する。図2は、製造装置10aの基本構成を模式的に示す構成図である。
図2に示すように、製造装置10aは、連通するプラズマ生成室13aと試料室13bとの間に設けられた原料支持部14aに、リング状の固体ソース4が支持される。固体ソース4は、第1の電圧印加部22aによって、負のバイアスがかけられている。矢印13xで示すように、ガスがプラズマ生成室13aに供給され、矢印13yで示すように、試料室13bから排気される。試料室13bには、基板8を支持する基板支持部16aが設けられている。基板支持部16aには、基板支持部16aに支持された基板8を加熱するための加熱部18aが設けられている。
プラズマ生成室13aの外側には、プラズマ生成室13aに磁界を発生させるためのコイル40と、プラズマ生成室13aにマイクロ波を照射するマイクロ波照射部とを備える。
コイル40は、プラズマ生成室13a内に供給されたガスに磁場を与え、サイクロトロン運動をさせる。照射部42により、プラズマのサイクロトロン周波数と同一の周波数を有するマイクロ波をマイクロ波照射することで、電子サイクロトロン共鳴を起こし、ガスをプラズマ化し、プラズマ生成室13aから発散する磁界に沿って導き出されたプラズマを固体ソース4に衝突させてスパッタリングし、はじき出された原料6を、試料室13bの基板支持部16aに支持された基板8に向けて供給する。
製造装置10aは、実施例1と同様の工程で、ナノワイヤを形成することができる。
すなわち、表面8aに予め薄膜が形成された基板8を基板支持部16aに支持し、基板8を加熱部18aで加熱して、基板8の表面8aに触媒金属の微小な液滴を形成した状態にする。この状態で、ECR(電子サイクロトロン共鳴)スパッタリングにより固体ソース4から基板8に向けて原料を供給し、ナノワイヤを形成する。
実施例2の製造装置10aは、ECR(電子サイクロトロン共鳴)スパッタ方式のスパッタリングにより原料を供給するため、基板から離れた場所でプラズマを生成することが可能であり、装置設計が容易になる。また、プラズマ密度を高くすることができるため、高いスパッタリングレートを得ることができ、効率がよい。
<まとめ> 以上のように、スパッタリングにより原料を供給してナノワイヤを製造すると、VLS法でナノワイヤを作るための原料を、大口径の基板に効率よく、かつ均一に供給することができ、ナノワイヤを効率よく量産することができる。
すなわち、スパッタリングにより原料を供給すると、大口径の基板にも、容易に原料を供給することができる。原料ガスをフローで運んで供給する場合には固体原料を加熱し、原料ガスを高温に保つ必要があり、原料や希釈ガスを排気するため、無駄が多いが、スパッタリングで原料を供給する場合には、原料供給のために加熱する必要はなく、低温での原料供給が可能であり、原料や希釈ガスの無駄も少ない。
また、原料ガスをフローで運んで供給する場合には、基板が大口径化すると原料ガスの濃度分布を均一にすることが難しくなるのに対して、スパッタリングで原料を供給する場合には、大口径の基板に均一に原料を供給することが容易である。
また、スパッタリングで原料を供給すると、原料ガスをフローで運んで供給する場合に比べ、基板上のどの場所でもナノワイヤの成長条件が同一になるようにすることも容易であるため、寸法・形状が均一なナノワイヤを容易に製造できる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、マグネトロンスパッタリングやECR(電子サイクロトロン共鳴)スパッタリング以外の方式のスパッタリングによって、原料を供給してもよい。また、スパッタリングのためのプラズマは、イオンガンなど、グロー放電以外の方法でプラズマを発生させてもよい。また、原料支持部と基板支持部との間の空間に、別の空間で発生させたプラズマを供給して、スパッタリングを行うようにしてもよい。
2 イオン
4 固体ソース
6 構成元素
8 基板
8a 表面(主面)
10,10a 製造装置
12 チャンバー
13a プラズマ生成室
13b 試料室
14,14a 原料支持部
16,16a 基板支持部
18 加熱部
22 第1の電圧印加部
24 第2の電圧印加部
30 制御装置(制御部)

Claims (21)

  1. 基板の主面上に触媒金属を含む微小な液滴を形成する、第1の工程と、
    前記基板に向けて原料を供給し、前記原料を前記液滴に吸収させて、前記基板の前記主面上にナノワイヤを形成する第2の工程と、
    を備えたワイヤー状構造をもつ半導体の製造方法であって、
    前記第2の工程において、前記原料をスパッタリングにより供給することを特徴とする、ワイヤー状構造をもつ半導体の製造方法。
  2. 前記第2の工程においてスパッタリングされる固体ソースは、複数の成分を所定の比率で含むことを特徴とする、請求項1に記載のワイヤー状構造をもつ半導体の製造方法。
  3. 前記第2の工程においてスパッタリングされる固体ソースは、主成分のほか、不純物成分を含むことを特徴とする、請求項1又は2に記載のワイヤー状構造をもつ半導体の製造方法。
  4. 前記第2の工程の途中に、前記触媒金属をスパッタリングにより、前記基板に向けた供給することを特徴とする、請求項1、2又は3に記載のワイヤー状構造をもつ半導体の製造方法。
  5. 前記第2工程のスパッタリングの際に、Cl混合プラズマ、水素混合プラズマ、Ar混合プラズマの少なくとも一つを用いることを特徴とする、請求項1乃至4のいずれか一つに記載のワイヤー状構造をもつ半導体の製造方法。
  6. 前記第2の工程において、ナノワイヤに含まれる原料又は不純物の一部が、気体によって供給されることを特徴とする、請求項1乃至5のいずれか一つに記載のワイヤー状構造をもつ半導体の製造方法。
  7. 前記第2の工程において、気相のBCl、又はホスフィンが、気体によって供給されることを特徴とする、請求項6に記載のワイヤー状構造をもつ半導体の製造方法。
  8. 前記第1の工程において、前記第1の工程において、前記基板の前記主面の一部の区域にのみ前記触媒金属を含む微小な液滴を形成することを特徴とする、請求項1乃至7のいずれか一つに記載のワイヤー状構造をもつ半導体の製造方法。
  9. 前記第2の工程において、スパッタリングにより固体ソースからはじき出された構成元素がプラズマ中で反応して生成された前記固体ソースと異なる生成物が、前記原料として前記基板に向けて供給されることを特徴とする、請求項1乃至8のいずれか一つに記載のワイヤー状構造をもつ半導体の製造方法。
  10. 前記第1の工程において、プラズマを前記基板に照射することを特徴とする、請求項1乃至9のいずれか一つに記載にワイヤー状構造をもつ半導体の製造方法。
  11. プラズマに接触するように固体ソースを支持する原料支持部を有する、スパッタリング機構と、
    前記スパッタリング機構に対向するように基板を支持する、基板支持部と、
    前記基板支持部に支持された基板を加熱する、加熱部と、
    を備え、
    前記スパッタリング機構において前記固体ソースから分離された原料が、前記基板支持部に支持された前記基板に向けて供給され、前記基板の主面上に半導体のナノワイヤが形成されることを特徴とする、ワイヤー状構造をもつ半導体の製造装置。
  12. 前記スパッタリング機構は、
    前記プラズマに磁場を与える磁界部をさらに備えたことを特徴とする、請求項11に記載にワイヤー状構造をもつ半導体の製造装置。
  13. 前記スパッタリング機構は、
    前記プラズマに磁場を与え、サイクロトロン運動をさせる磁界部と、
    前記プラズマに、前記磁場におけるサイクロトロン周波数と同一の周波数を有するマイクロ波を前記磁場に照射するマイクロ波照射部と、
    をさらに備えたことを特徴とする、請求項11に記載にワイヤー状構造をもつ半導体の製造装置。
  14. 前記原料支持部に支持された前記固体ソースと、前記基板支持部に支持される前記基板の前記主面とが対向するように配置されたことを特徴とする、請求項11、12又は13に記載にワイヤー状構造をもつ半導体の製造装置。
  15. 前記原料支持部は、平板形状の前記固体ソースを、前記基板支持部に支持された前記基板と平行に支持することを特徴とする、請求項11乃至13のいずれか一つに記載にワイヤー状構造をもつ半導体の製造装置。
  16. 前記原料支持部に支持された前記固体ソースと、前記基板支持部に支持された前記基板とは、互いに対向し、かつ互いの距離が5cm以内であることを特徴とする、請求項15に記載にワイヤー状構造をもつ半導体の製造装置。
  17. 前記基板支持部に支持される前記基板の直径が3インチ以上であることを特徴とする、請求項11乃至16のいずれか一つに記載にワイヤー状構造をもつ半導体の製造装置。
  18. 前記原料支持部に支持された前記固体ソースに電圧を印加するための第1の電圧印加部と、
    前記基板支持部に支持された前記基板に電圧を印加するための第2の電圧印加部と、
    をさらに備えたことを特徴とする、請求項11乃至17のいずれか一つに記載にワイヤー状構造をもつ半導体の製造装置。
  19. 前記第1及び第2の電圧印加部がそれぞれ印加する電圧を制御する制御部をさらに備えたことを特徴とする、請求項19に記載にワイヤー状構造をもつ半導体の製造装置。
  20. 前記第1及び第2の電圧印加部は、前記材料が前記基板に向けて供給されるときに、直流電圧を印加することを特徴とする、請求項18又は19に記載にワイヤー状構造をもつ半導体の製造装置。
  21. 前記加熱部は、少なくとも150℃以上に昇温することを特徴とする、請求項11乃至20のいずれか一つに記載にワイヤー状構造をもつ半導体の製造装置。
JP2010517754A 2008-06-26 2009-06-23 ワイヤー状構造をもつ半導体の製造方法及び製造装置 Pending JPWO2009157179A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008167172 2008-06-26
JP2008167172 2008-06-26
PCT/JP2009/002848 WO2009157179A1 (ja) 2008-06-26 2009-06-23 ワイヤー状構造をもつ半導体の製造方法及び製造装置

Publications (1)

Publication Number Publication Date
JPWO2009157179A1 true JPWO2009157179A1 (ja) 2011-12-08

Family

ID=41444252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010517754A Pending JPWO2009157179A1 (ja) 2008-06-26 2009-06-23 ワイヤー状構造をもつ半導体の製造方法及び製造装置

Country Status (2)

Country Link
JP (1) JPWO2009157179A1 (ja)
WO (1) WO2009157179A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2944783B1 (fr) * 2009-04-28 2011-06-03 Commissariat Energie Atomique Procede d'elaboration de nanofils de silicium et/ou de germanium.

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066499A (ja) * 2001-08-30 2003-03-05 Murata Mfg Co Ltd 光デバイス及びその製造方法
JP2004196588A (ja) * 2002-12-18 2004-07-15 National Institute Of Advanced Industrial & Technology 単結晶ホウ素ナノベルトの製造方法
JP2006303508A (ja) * 2005-04-22 2006-11-02 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 超格子のナノデバイス及びその製造方法
JP2007046124A (ja) * 2005-08-11 2007-02-22 Hitachi Zosen Corp マグネトロンスパッタリング装置および薄膜形成方法
JP2008135740A (ja) * 2006-11-15 2008-06-12 General Electric Co <Ge> 非晶質−結晶質タンデムナノ構造化太陽電池

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066499A (ja) * 2001-08-30 2003-03-05 Murata Mfg Co Ltd 光デバイス及びその製造方法
JP2004196588A (ja) * 2002-12-18 2004-07-15 National Institute Of Advanced Industrial & Technology 単結晶ホウ素ナノベルトの製造方法
JP2006303508A (ja) * 2005-04-22 2006-11-02 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 超格子のナノデバイス及びその製造方法
JP2007046124A (ja) * 2005-08-11 2007-02-22 Hitachi Zosen Corp マグネトロンスパッタリング装置および薄膜形成方法
JP2008135740A (ja) * 2006-11-15 2008-06-12 General Electric Co <Ge> 非晶質−結晶質タンデムナノ構造化太陽電池

Also Published As

Publication number Publication date
WO2009157179A1 (ja) 2009-12-30

Similar Documents

Publication Publication Date Title
Tudose et al. Chemical and physical methods for multifunctional nanostructured interface fabrication
CN101506095B (zh) 碳结构体的制造装置及制造方法
Cvelbar Towards large-scale plasma-assisted synthesis of nanowires
KR101353348B1 (ko) 나노 입자 합성 장치 및 나노 입자 합성 방법
JP2006297549A (ja) 金属ナノ粒子の配列蒸着方法及び金属ナノ粒子を用いたカーボンナノチューブの成長方法
Wang et al. Toward wafer‐scale production of 2D transition metal chalcogenides
KR102219134B1 (ko) 직류 플라즈마 아크를 이용한 나노 분말의 제조 방법
KR101084495B1 (ko) 에너지빔 조사를 이용한 실리콘 박막 제조방법
JP2010116287A (ja) アモルファスカーボン半導体及びその製造方法
US8512437B2 (en) Method of producing inorganic nanoparticles in atmosphere and device therefor
WO2009157179A1 (ja) ワイヤー状構造をもつ半導体の製造方法及び製造装置
JP2006306704A (ja) 炭素膜の製造方法および炭素膜
Mohammad et al. Nanomaterials synthesis routes
JP2010056483A (ja) 膜製造方法
JP3341387B2 (ja) 微細構造材料の製造方法並びにその製造装置、および微細構造を有する発光素子
CN101956160B (zh) 采用气体散射方式在柔性物质表面蒸镀金属薄膜的方法
JP5246938B2 (ja) カーボンナノチューブ成長用基板、トランジスタ及びカーボンナノチューブ成長用基板の製造方法
CN107747130A (zh) 一种在铜膜修饰石墨烯基底上制备酞菁单晶薄膜的方法
US8945304B2 (en) Ultrahigh vacuum process for the deposition of nanotubes and nanowires
JP2006253122A (ja) プラズマ源、イオン源、及び、イオン生成方法
JP2014034698A (ja) 成膜方法及び装置
JP2017081770A (ja) シリコンナノ粒子の製造方法及び装置
JP2006305554A (ja) 触媒の形成方法およびそれを用いた炭素膜の製造方法
US20110129671A1 (en) Method of producing quantum confined indium nitride structures
JP2005211730A (ja) ナノ粒子製造方法およびナノ粒子製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130122