JPWO2009063542A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2009063542A1 JPWO2009063542A1 JP2009540985A JP2009540985A JPWO2009063542A1 JP WO2009063542 A1 JPWO2009063542 A1 JP WO2009063542A1 JP 2009540985 A JP2009540985 A JP 2009540985A JP 2009540985 A JP2009540985 A JP 2009540985A JP WO2009063542 A1 JPWO2009063542 A1 JP WO2009063542A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- capacitor
- node
- latch circuit
- data holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3562—Bistable circuits of the master-slave type
- H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
- H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
Abstract
Description
図1(A)は、本発明の第1の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、MOS電界効果トランジスタを単にトランジスタという。pチャネルトランジスタ101及びnチャネルトランジスタ102は、スイッチSW1を構成する。pチャネルトランジスタ101は、ゲートがクロック信号XCKに接続され、ソース及びドレインがデータ入力端子及びインバータ103の入力端子に接続される。nチャネルトランジスタ102は、ゲートがクロック信号CKに接続され、ソース及びドレインがデータ入力端子及びインバータ103の入力端子に接続される。クロック信号CK及びXCKは、相互に反転した信号である。インバータ103の出力端子は、インバータ105の入力端子に接続される。インバータ105の出力端子は、データ出力端子に接続される。インバータ103及び104は、ラッチ回路を構成する。インバータ104は、入力端子がインバータ103の出力端子に接続され、出力端子がインバータ103の入力端子に接続される。データ保持ノードAは、インバータ103の入力端子及びインバータ104の出力端子の相互接続ノードである。データ保持ノードBは、インバータ103の出力端子及びインバータ104の入力端子の相互接続ノードである。データ保持ノードAは、スイッチSW2を介して容量Cに接続される。
図4(A)は、本発明の第2の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、図4(A)が図1(A)と異なる点を説明する。nチャネルトランジスタ401は、スイッチSW2に対応する。nチャネルトランジスタ401は、ドレインがインバータ103の入力端子に接続され、ゲートがクロック信号XCKに接続され、ソースが容量Cに接続される。容量Cは、トランジスタ401及びノードVDS間に接続される。ノードVDSは、基準電位(グランド電位)又は電源電圧のノードであり、以下も同様である。
図5(A)は、本発明の第3の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、図5(A)が図2(A)と異なる点を説明する。トランジスタ501、トランジスタ502及び容量C1は、それぞれ図2(A)のトランジスタ122、トランジスタ121及び容量Cに対応する。容量C1は、ノードVDSに接続される。
図6(A)は、本発明の第4の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図6(A)は、図5(A)に対して、トランジスタ601及び容量C2を追加したものである。pチャネルトランジスタ601は、ソースがインバータ103の出力端子に接続され、ゲートがクロック信号CKに接続され、ドレインが容量C2を介してノードVDSに接続される。インバータ103の入力端子及び出力端子のソフトエラーを防止することができる。
図7(A)は、本発明の第5の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、図7(A)が図5(B)と異なる点を説明する。トランジスタ701及び702は、それぞれ図5(B)のトランジスタ501及び502に対応する。容量Cは、nチャネルトランジスタ701のソース及びpチャネルトランジスタ702のドレイン間に接続される。容量Cは、図5(B)の容量C1及びC2を共用する容量であるので、面積を小さくすることができる。
図8(A)は、本発明の第6の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図8(A)は、図7(A)に対して、トランジスタ702の代わりに、トランジスタ801及び802を設けたものである。nチャネルトランジスタ801は、ドレインがインバータ103の出力端子に接続され、ゲートがクロック信号XCKに接続され、ソースが容量Cに接続される。pチャネルトランジスタ802は、ソースがインバータ103の出力端子に接続され、ゲートがクロック信号CKに接続され、ドレインが容量Cに接続される。容量Cを共用することにより、面積を小さくすることができる。
図9(A)は、本発明の第7の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図9(A)は、図4(A)に対して、トランジスタ401及び容量Cの代わりに、トランジスタ901及び902を設けたものである。nチャネルトランジスタ901は、ドレインがインバータ103の入力端子に接続され、ゲートがクロック信号XCKに接続され、ソースがpチャネルトランジスタ902のゲートに接続される。pチャネルトランジスタ902は、ソースがインバータ103の入力端子に接続され、ゲート及びドレインが相互に接続される。トランジスタ901及び902が図1(A)のスイッチSW2に対応し、トランジスタ902のゲート容量が図1(A)の容量Cに対応する。これにより、回路面積を小さくすることができる。
図10(A)は、本発明の第8の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図10(A)は、図9(A)に対して、トランジスタ1001及び1002を追加したものである。nチャネルトランジスタ1001は、ドレインがインバータ103の出力端子に接続され、ゲートがクロック信号XCKに接続され、ソースがpチャネルトランジスタ1002のゲートに接続される。pチャネルトランジスタ1002は、ソースがインバータ103の出力端子に接続され、ゲート及びドレインが相互に接続される。インバータ103の入力端子及び出力端子のソフトエラーを防止することができる。
図11(A)は、本発明の第9の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、図11(A)が図10(A)と異なる点を説明する。pチャネルトランジスタ902のゲートは、nチャネルトランジスタ1001のソース及びpチャネルトランジスタ1002のドレインに接続される。pチャネルトランジスタ1002のゲートは、nチャネルトランジスタ901のソース及びpチャネルトランジスタ902のドレインに接続される。インバータ103の入力端子は、トランジスタ901及び902からなるスイッチを介してトランジスタ1002のゲート容量に接続される。また、インバータ103の出力端子は、トランジスタ1001及び1002からなるスイッチを介してトランジスタ902のゲート容量に接続される。
図12(A)は、本発明の第10の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図12(A)は、図9(A)に対して、容量C1を追加したものである。容量C1は、pチャネルトランジスタ902のゲート及びノードVDS間に接続される。トランジスタ902のゲート容量に対して容量C1を追加することにより、より効果的にソフトエラーを防止することができる。
図13(A)は、本発明の第11の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図13(A)は、図10(A)に対して、容量C2を追加したものである。容量C2は、pチャネルトランジスタ1002のゲート及びノードVDS間に接続される。トランジスタ1002のゲート容量に容量C2を付加することにより、より効果的にソフトエラーを防止することができる。
図14(A)は、本発明の第12の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図14(A)は、図13(A)に対して、容量C1を追加したものである。容量C1は、pチャネルトランジスタ902のゲート及びノードVDS間に接続される。トランジスタ902のゲート容量に容量C1を付加することにより、より効果的にソフトエラーを防止することができる。
図15(A)は、本発明の第13の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図15(A)は、図11(A)に対して、容量C2を追加したものである。容量C2は、pチャネルトランジスタ1002のゲート及びノードVDS間に接続される。トランジスタ1002のゲート容量に容量C2を付加することにより、より効果的にソフトエラーを防止することができる。
図16(A)は、本発明の第14の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図16(A)は、図15(A)に対して、容量C1を追加したものである。容量C1は、pチャネルトランジスタ902のゲート及びノードVDS間に接続される。トランジスタ902のゲート容量に容量C1を付加することにより、より効果的にソフトエラーを防止することができる。
図17(A)は、本発明の第15の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図17(A)は、図11(A)に対して、容量C1を追加したものである。容量C1は、pチャネルトランジスタ902のゲート及びノードVDS間に接続される。トランジスタ902のゲート容量に容量C1を付加することにより、より効果的にソフトエラーを防止することができる。
図18(A)は、本発明の第16の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、図18(A)が図8(E)と異なる点を説明する。トランジスタ801のゲート及びソースは相互に接続される。容量Cにトランジスタ801のゲート容量を付加することにより、より効果的にソフトエラーを防止することができる。
図19(A)は、本発明の第17の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、図19(A)が図8(B)と異なる点を説明する。トランジスタ802のゲート及びドレインは相互に接続される。容量Cにトランジスタ802のゲート容量を付加することにより、より効果的にソフトエラーを防止することができる。
図20(A)は、本発明の第18の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、図20(A)が図8(E)と異なる点を説明する。トランジスタ801のゲートは、トランジスタ803のソースに接続される。容量Cにトランジスタ801のゲート容量を付加することにより、より効果的にソフトエラーを防止することができる。
図21(A)は、本発明の第19の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、図21(A)が図8(B)と異なる点を説明する。トランジスタ802のゲートは、トランジスタ701のソースに接続される。容量Cにトランジスタ802のゲート容量を付加することにより、より効果的にソフトエラーを防止することができる。
図22(A)は、本発明の第20の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図22(A)は、図8(E)に対して、トランジスタ2201を追加したものである。nチャネルトランジスタ2201は、ドレイン及びソースが容量Cの両端に接続され、ゲートがクロック信号CKに接続される。トランジスタ2201がない場合、スイッチSW1がオンになるデータ書き込み期間Twでは、容量Cが記憶するデータの影響でデータ入力端子のデータをインバータ103の入力端子(データ保持ノードA)に書き込めない場合がある。トランジスタ2201は、スイッチSW1とオン/オフ動作が同じである。データ書き込み期間Twでは、スイッチSW1及びトランジスタ2201がオンになる。その結果、容量Cの電位を中間電位にさせることができる。これにより、データ書き込み期間Twにおいて、容量Cの電荷が、インバータ103の入力端子(データ保持ノードA)及び出力端子(データ保持ノードB)の電位を反転させるのを防止し、安定的に書き込みを行うことができる。
図23(A)は、本発明の第21の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図23(A)は、図5(E)に対して、トランジスタ2301を追加したものである。nチャネルトランジスタ2301は、ドレイン及びソースがトランジスタ501及び503のソースに接続され、ゲートがクロック信号CKに接続される。第20の実施形態と同様に、トランジスタ2301を設けることにより、容量C1及びC2を中間電位にすることができ、安定的に書き込みを行うことができる。
図24(A)は、本発明の第22の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図24(A)は、図7(C)に対して、トランジスタ2401を追加したものである。pチャネルトランジスタ2401は、ドレイン及びソースが容量Cの両端に接続され、ゲートがクロック信号XCKに接続される。第20の実施形態と同様に、トランジスタ2401を設けることにより、容量Cを中間電位にすることができ、安定的に書き込みを行うことができる。
図25(A)は、本発明の第23の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図1(A)と同様に、スイッチSW1は、データ入力端子及びデータ保持ノードA間に接続される。トランジスタ2501及び2502は、図1(B)のインバータ103に対応する。トランジスタ2503〜2506は、図1(B)のクロックゲート114に対応する。容量C1は、図1(A)の容量Cに対応する。
図26(A)は、本発明の第24の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図26(A)は、図25(A)に対して、トランジスタ2601を追加したものである。nチャネルトランジスタ2601は、ドレインが容量C1に接続され、ゲートがクロック信号XCKに接続され、ソースがデータ保持ノードBに接続される。
図27(A)は、本発明の第25の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図27(A)は、図25(A)に対して、トランジスタ2602を追加したものである。pチャネルトランジスタ2602は、ソースが容量C1に接続され、ゲートがクロック信号CKに接続され、ドレインがデータ保持ノードBに接続される。
図28(A)は、本発明の第26の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。図28(A)は、図26(A)に対して、トランジスタ2602を追加したものである。pチャネルトランジスタ2602は、ソースが容量C1に接続され、ゲートがクロック信号CKに接続され、ドレインがデータ保持ノードBに接続される。
図29(A)は、本発明の第27の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、図29(A)が図28(B)と異なる点を説明する。容量C1は、容量C2と共にトランジスタ2601及び2602に接続される。
図30(A)は、本発明の第28の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、図30(A)が図29(B)と異なる点を説明する。容量C2は、トランジスタ2505のソース及びノードVDS間に接続される。
図31は、本発明の第29の実施形態によるラッチ回路を有する半導体装置の構成例を示す回路図である。以下、図31が図29(B)と異なる点を説明する。スイッチSW3は、nチャネルトランジスタ3101及びpチャネルトランジスタ3102で構成され、インバータ103の出力端子及びインバータ3103の入力端子間に接続される。インバータ3104は、入力端子がインバータ3103の出力端子に接続され、出力端子がインバータ3103の入力端子に接続される。スイッチSW4は、pチャネルトランジスタ3111及びnチャネルトランジスタ3112で構成され、インバータ3103の出力端子及び容量C間に接続される。容量Cは、スイッチSW2及びSW4間に接続される。
Claims (12)
- 複数のデータ保持ノードを有するラッチ回路と、
前記複数のデータ保持ノードに含まれる第1のデータ保持ノードに接続された第1の容量素子と、
前記第1のデータ保持ノードと前記第1の容量素子との間に設けられた第1のスイッチ素子と
を有することを特徴とする半導体装置。 - さらに、前記ラッチ回路のデータ入力線に設けられた第2のスイッチ素子と、
前記第1のスイッチ素子及び前記第2のスイッチ素子を制御するクロック生成回路とを有することを特徴とする請求項1記載の半導体装置。 - 前記クロック生成回路は、前記第2のスイッチ素子がオンしている期間の少なくとも一部において前記第1のスイッチ素子をオフにすることを特徴とする請求項2記載の半導体装置。
- 前記ラッチ回路は、複数のインバータを含むループ回路を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記第1のスイッチ素子は、MOS電界効果トランジスタで構成され、
前記第1の容量素子の蓄積電極のうち、前記第1のデータ保持ノードに接続されない蓄積電極は、前記MOS電界効果トランジスタのゲート電極に接続されることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。 - 前記第1の容量素子の蓄積電極のうちの前記第1のデータ保持ノードに接続されない蓄積電極は、前記複数のデータ保持ノードのうちの前記第1のデータ保持ノードとは異なる第2のデータ保持ノードに、第3のスイッチ素子を介して接続されることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 前記第1のスイッチ素子は、前記第2のスイッチ素子がオンしているときにオフし、前記第2のスイッチ素子がオフしているときにオンすることを特徴とする請求項2乃至6のいずれか1項に記載の半導体装置。
- さらに、前記複数のデータ保持ノードのうちの前記第1のデータ保持ノードとは異なる第2のデータ保持ノードに接続された第2の容量素子と、
前記第2のデータ保持ノードと前記第2の容量素子との間に設けられた第2のスイッチ素子とを有することを特徴とする請求項1記載の半導体装置。 - 第1のインバータと、
電源電圧ノード及び前記第1のインバータの入力端子間に直列に接続される第1及び第2のpチャネルMOS電界効果トランジスタと、
前記第1のインバータの入力端子及び基準電位ノード間に直列に接続される第1及び第2のnチャネルMOS電界効果トランジスタと、
前記第1及び第2のpチャネルMOS電界効果トランジスタの相互接続ノード、又は前記第1及び第2のnチャネルMOS電界効果トランジスタの相互接続ノードに接続される第1の容量素子とを有し、
前記第1のpチャネルMOS電界効果トランジスタ及び前記第2のnチャネルMOS電界効果トランジスタのゲートは、前記第1のインバータの出力端子に接続され、
前記第2のpチャネルMOS電界効果トランジスタ及び前記第1のnチャネルMOS電界効果トランジスタのゲートは、相互に反転したクロック信号のノードに接続されることを特徴とする半導体装置。 - 前記第1の容量素子は、前記第1及び第2のpチャネルMOS電界効果トランジスタの相互接続ノードに接続され、
さらに、前記第1及び第2のnチャネルMOS電界効果トランジスタの相互接続ノードに接続される第2の容量素子を有することを特徴とする請求項9記載の半導体装置。 - さらに、前記第1の容量素子と前記第2の容量素子との間に設けられた第3のスイッチ素子を有することを特徴とする請求項8記載の半導体装置。
- 前記第1のスイッチ素子及び前記第2のスイッチ素子がオフしている期間の少なくとも一部において、前記第3のスイッチ素子がオンすることを特徴とする請求項11記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/071931 WO2009063542A1 (ja) | 2007-11-12 | 2007-11-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009063542A1 true JPWO2009063542A1 (ja) | 2011-03-24 |
JP5182291B2 JP5182291B2 (ja) | 2013-04-17 |
Family
ID=40638398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009540985A Expired - Fee Related JP5182291B2 (ja) | 2007-11-12 | 2007-11-12 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8816739B2 (ja) |
JP (1) | JP5182291B2 (ja) |
WO (1) | WO2009063542A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017118142A (ja) * | 2011-04-08 | 2017-06-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4261606B2 (ja) * | 2005-09-22 | 2009-04-30 | 富士通マイクロエレクトロニクス株式会社 | 設計支援装置 |
JP2010034710A (ja) * | 2008-07-25 | 2010-02-12 | Nec Electronics Corp | 半導体集積回路及びその誤動作防止方法 |
CN104658598B (zh) | 2009-12-11 | 2017-08-11 | 株式会社半导体能源研究所 | 半导体器件、逻辑电路和cpu |
WO2011078373A1 (en) | 2009-12-25 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and electronic device |
JP2013009285A (ja) | 2010-08-26 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 信号処理回路及びその駆動方法 |
US8427216B1 (en) * | 2010-09-10 | 2013-04-23 | Marvell International Ltd. | Ser tolerant flip flop having a redundant latch |
JP5886496B2 (ja) * | 2011-05-20 | 2016-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8804405B2 (en) * | 2011-06-16 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
JP6041707B2 (ja) * | 2012-03-05 | 2016-12-14 | 株式会社半導体エネルギー研究所 | ラッチ回路および半導体装置 |
US9208849B2 (en) * | 2012-04-12 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving semiconductor device, and electronic device |
JP5917285B2 (ja) * | 2012-05-11 | 2016-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
JP6135459B2 (ja) * | 2013-10-29 | 2017-05-31 | セイコーエプソン株式会社 | 記憶回路、電気光学装置、半導体記憶装置、及び電子機器 |
US20150294991A1 (en) * | 2014-04-10 | 2015-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
FR3055463A1 (fr) * | 2016-08-31 | 2018-03-02 | St Microelectronics Crolles 2 Sas | Element de memorisation durci |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03192915A (ja) * | 1989-12-22 | 1991-08-22 | Nec Corp | フリップフロップ |
JPH0613852A (ja) * | 1992-06-29 | 1994-01-21 | Hitachi Ltd | フリップフロップ回路 |
JPH06237151A (ja) * | 1993-02-10 | 1994-08-23 | Fujitsu Ltd | 半導体集積回路装置 |
US5557225A (en) | 1994-12-30 | 1996-09-17 | Intel Corporation | Pulsed flip-flop circuit |
JPH098612A (ja) * | 1995-06-16 | 1997-01-10 | Nec Corp | ラッチ回路 |
TWI309831B (en) * | 2002-09-25 | 2009-05-11 | Semiconductor Energy Lab | Clocked inverter, nand, nor and shift register |
JP4579506B2 (ja) * | 2003-06-06 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP4753534B2 (ja) * | 2003-12-26 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US20050275037A1 (en) * | 2004-06-12 | 2005-12-15 | Chung Shine C | Semiconductor devices with high voltage tolerance |
JP2006050208A (ja) * | 2004-08-04 | 2006-02-16 | Denso Corp | 電源瞬断対応論理回路 |
GB2417588B (en) * | 2004-08-23 | 2008-06-04 | Seiko Epson Corp | Memory cell |
US20060095975A1 (en) * | 2004-09-03 | 2006-05-04 | Takayoshi Yamada | Semiconductor device |
EP1917656B1 (en) * | 2005-07-29 | 2016-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
JP4125312B2 (ja) * | 2005-09-12 | 2008-07-30 | 松下電器産業株式会社 | データ保持回路 |
US20070085585A1 (en) * | 2005-10-13 | 2007-04-19 | Arm Limited | Data retention in operational and sleep modes |
JP4954639B2 (ja) * | 2006-08-25 | 2012-06-20 | パナソニック株式会社 | ラッチ回路及びこれを備えた半導体集積回路 |
-
2007
- 2007-11-12 JP JP2009540985A patent/JP5182291B2/ja not_active Expired - Fee Related
- 2007-11-12 WO PCT/JP2007/071931 patent/WO2009063542A1/ja active Application Filing
-
2010
- 2010-04-22 US US12/765,469 patent/US8816739B2/en not_active Expired - Fee Related
-
2014
- 2014-07-22 US US14/337,514 patent/US9287857B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017118142A (ja) * | 2011-04-08 | 2017-06-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2009063542A1 (ja) | 2009-05-22 |
US9287857B2 (en) | 2016-03-15 |
US20100213998A1 (en) | 2010-08-26 |
JP5182291B2 (ja) | 2013-04-17 |
US8816739B2 (en) | 2014-08-26 |
US20140333363A1 (en) | 2014-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5182291B2 (ja) | 半導体装置 | |
JP5223302B2 (ja) | 半導体装置 | |
US7663928B2 (en) | Sense amplifier circuit having current mirror architecture | |
CN111130531B (zh) | 多位电平转换器、电平转换器使能电路及电平转换方法 | |
KR101825114B1 (ko) | 출력 버퍼와 상기 출력 버퍼를 포함하는 장치들 | |
JP5380332B2 (ja) | 半導体装置及びデータプロセッサ | |
US11374567B2 (en) | Circuit for low power, radiation hard logic cell | |
US8169250B2 (en) | Signal level conversion circuit | |
US8044695B2 (en) | Semiconductor integrated circuit including a master-slave flip-flop | |
JP5151413B2 (ja) | データ保持回路 | |
JP2007124343A (ja) | データ保持回路 | |
JP5782510B2 (ja) | 半導体集積回路 | |
US11282554B2 (en) | Data storage circuit and electronic apparatus | |
CN110010166B (zh) | 半导体装置 | |
JP2658551B2 (ja) | 電源投入リセット回路 | |
JP4946798B2 (ja) | 半導体装置 | |
JP6309258B2 (ja) | データ読出装置及び半導体装置 | |
KR20070076112A (ko) | 레벨 쉬프터 | |
JP4252344B2 (ja) | 電子時計回路 | |
KR0182011B1 (ko) | 출력 데이타 안정화를 위한 라이트 드라이버 | |
JPH0620474A (ja) | 半導体メモリ回路 | |
JP2010187162A (ja) | 記憶体制御器及び復号器 | |
JP2005352542A (ja) | バスドライバおよびそれを用いたセレクタ | |
JPS5870487A (ja) | デコ−ダ回路 | |
JPS5833636B2 (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121002 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5182291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |