JPWO2009034600A1 - 集積回路およびノイズ測定方法 - Google Patents
集積回路およびノイズ測定方法 Download PDFInfo
- Publication number
- JPWO2009034600A1 JPWO2009034600A1 JP2009531984A JP2009531984A JPWO2009034600A1 JP WO2009034600 A1 JPWO2009034600 A1 JP WO2009034600A1 JP 2009531984 A JP2009531984 A JP 2009531984A JP 2009531984 A JP2009531984 A JP 2009531984A JP WO2009034600 A1 JPWO2009034600 A1 JP WO2009034600A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- drive signal
- signal
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000010355 oscillation Effects 0.000 claims description 17
- 230000003287 optical effect Effects 0.000 claims description 16
- 238000000691 measurement method Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 description 11
- 238000001228 spectrum Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
プリント基板に搭載されたLSIにより発生するEMIノイズを示している。プリント基板11上にはLSI12が搭載され、LSI12にはスイッチ13が接続されている。LSI12の動作時には、電源ピンノイズ21、22、信号ピンノイズ23、24、およびLSIパッケージからの放射ノイズ25が発生する。
(1)LSI44を動作させるための制御プログラム45を、パーソナルコンピュータ(PC)33から外部回路43に読み込む。外部回路43は、制御プログラム45の指令に従って動作し、内部回路51との間でデジタル信号をやり取りする。
(2)LSI44の正常動作確認後に、スペクトラムアナライザ31の測定プローブを電源端子41に当て、スペクトラム電圧を測定する。
・LSI44のみの評価であっても、それを動作させるためにクロック発振回路42および外部回路43が必要である。
・LSI44の種類が変われば、外部回路43のために専用の回路と基板が必要であり、相当なコストと工数が要求される。
・評価対象のLSI44のEMIノイズ以外に、クロック発振回路42および外部回路43のEMIノイズが発生するため、評価精度が低下する。
・事前に制御プログラム45の読み込みが必要である。
図3は、本発明の集積回路の原理図である。図3の集積回路は、入力端子101、内部回路102、出力回路103、駆動信号入力回路104、駆動信号入力端子105、および電源線106を備える。
本発明によれば、駆動信号入力用の回路をLSI内に設けることで、ノイズ測定のために内部回路を動作させる必要がなくなる。したがって、ノイズ評価用の装置構成を簡素化することができ、コストが低下する。また、内部回路を動作させる必要がないため、周辺回路からのEMIノイズが発生せず、精度の良い評価が可能になる。
実施形態のLSIは、正常動作することなくEMIノイズを発生する機能を有する。より具体的には、EMIノイズの主な発生源となる出力ドライバ回路をON/OFFするための回路を、LSI本来の機能回路とは別に設ける。
・LSIの正常動作に必要となる、クロック発振回路および外部回路が不要なため、評価用の簡単なプリント基板による低コストのEMIノイズ評価が可能になる。
・LSIの正常動作のための制御プログラムが不要なため、評価工数が削減される。
・クロック発振回路および外部回路からのEMIノイズが発生しないため、精度の良い評価が可能になる。
図8は、光信号から駆動信号を生成する構成例を示している。LSI601は、内部回路221、出力ドライバ回路222〜226、出力信号線228〜232、クロック信号入力端子234、出力端子235〜238、入力端子239〜242、プルアップ抵抗611、増幅回路612、613、および駆動信号入力端子614を備える。内部回路221、出力ドライバ回路222〜226、および増幅回路612、613には、不図示の電源線により電源端子211から電源が供給される。
図10は、駆動信号を電波として入力する構成例を示している。LSI801は、内部回路221、出力ドライバ回路222〜226、出力信号線228〜232、クロック信号入力端子234、出力端子235〜238、入力端子239〜242、ループアンテナ811、および増幅整形回路812を備える。内部回路221、出力ドライバ回路222〜226、および増幅整形回路812には、不図示の電源線により電源端子211から電源が供給される。
内部回路221への電源供給を停止した状態で、ループアンテナ811に断続した電波や磁界を照射すると、電波や磁界がループアンテナ811で受信され、パルス信号が発生する。そのパルス信号は、増幅整形回路812により増幅され整形されて、出力ドライバ回路222〜226に入力される。これにより、図6の場合と同様にして、出力ドライバ回路222〜226のみが動作し、電源端子211や出力信号線228〜232にEMIノイズが発生する。
図11は、図4のLSI212から発生するEMIノイズのノイズスペクトラムの測定方法を示している。
Claims (11)
- 外部から電気信号を受ける入力端子と、
前記電気信号を基にデジタル信号を生成し、該デジタル信号を出力信号線に出力する内部回路と、
前記デジタル信号の電圧値を規定の値にする出力回路と、
電源端子から前記出力回路へ電源を供給する電源線と、
外部からの駆動信号を受信する駆動信号入力端子と、
該駆動信号を前記出力回路に入力し、該駆動信号によって前記デジタル信号とは独立して前記出力回路を駆動する回路とを備える集積回路。 - 前記駆動信号入力端子と前記出力回路間に配置され、前記駆動信号に応じて複数の出力回路のうち少なくとも1つの出力回路に駆動信号を入力するカウンタをさらに備えることを特徴とする請求項1記載の集積回路。
- 前記駆動信号を発振信号に変換し、該発振信号を前記出力回路に入力する発振回路をさらに備えることを特徴とする請求項1記載の集積回路。
- 前記駆動信号入力端子は、前記駆動信号を光として入力されることを特徴とする請求項1または2記載の集積回路。
- 前記駆動信号入力端子は、前記駆動信号を電波として入力されることを特徴とする請求項1または2記載の集積回路。
- 前記集積回路は複数のダイを有し、
前記ダイの各々に前記内部回路および前記出力回路を有し、
単一の前記電源端子からそれぞれのダイへ電源線が配線され、
単一の前記駆動信号入力端子からそれぞれのダイへ該駆動信号が入力されることを特徴とする請求項1記載の集積回路。 - 外部回路から電気信号を受ける入力端子と、
前記電気信号を基にデジタル信号を生成し、該デジタル信号を出力信号線に出力する内部回路と、
前記デジタル信号の電圧値を規定の値にする出力回路と、
電源端子から前記出力回路へ電源を供給する電源線と、
外部からの駆動信号を受信する駆動信号入力端子と、
該駆動信号を前記出力回路に入力し、該駆動信号によって前記デジタル信号とは独立して前記出力回路を駆動する回路とを有する集積回路と、
前記外部回路と、
前記集積回路と前記外部回路に電源を供給する電源回路とを備える電子装置。 - 前記駆動信号入力端子と前記出力回路間に配置され、前記駆動信号に応じて複数の出力回路のうち少なくとも1つの前記出力回路に駆動信号を入力するカウンタを前記集積回路が備えることを特徴とする請求項7記載の電子装置。
- 受信した光信号を前記駆動信号に変換して駆動信号入力端子に入力する光信号受信部をさらに有することを特徴とする請求項7記載の電子装置。
- 集積回路の電源端子を介して、内部回路から入力されたデジタル信号の電圧値を規定の値にする出力回路に電源を供給し、
前記集積回路の駆動信号入力端子は外部からの駆動信号を受信し、
前記デジタル信号の入力信号とは独立して前記出力回路に該駆動信号を入力し、
前記集積回路が発生する電磁干渉を測定することを特徴とする集積回路の電磁干渉測定方法。 - 前記駆動信号入力端子と前記出力回路間に配置されたカウンタによって、前記駆動信号に応じて複数の出力回路のうち少なくとも1つの出力回路に前記駆動信号を入力することを特徴とする請求項10記載の電磁干渉測定方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/000988 WO2009034600A1 (ja) | 2007-09-10 | 2007-09-10 | 集積回路およびノイズ測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009034600A1 true JPWO2009034600A1 (ja) | 2010-12-16 |
JP4764511B2 JP4764511B2 (ja) | 2011-09-07 |
Family
ID=40451625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009531984A Expired - Fee Related JP4764511B2 (ja) | 2007-09-10 | 2007-09-10 | 集積回路およびノイズ測定方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20100156436A1 (ja) |
JP (1) | JP4764511B2 (ja) |
KR (1) | KR101113146B1 (ja) |
CN (1) | CN101796630A (ja) |
WO (1) | WO2009034600A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5921169B2 (ja) * | 2010-12-13 | 2016-05-24 | 三菱電機株式会社 | 電磁ノイズ分布検出装置 |
CN102129492B (zh) * | 2011-03-02 | 2013-01-02 | 北京华大九天软件有限公司 | 集成电路中器件相关噪声的仿真方法 |
KR102252092B1 (ko) | 2015-05-21 | 2021-05-17 | 삼성전자주식회사 | 노이즈 검사 장치 |
CN109375093B (zh) * | 2018-09-07 | 2021-04-30 | 北京中科睿芯科技集团有限公司 | 一种硬件电路安全性检测方法和装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3057549B2 (ja) * | 1995-06-02 | 2000-06-26 | 横河電機株式会社 | 測定装置 |
JP3163254B2 (ja) * | 1996-05-31 | 2001-05-08 | 松下電器産業株式会社 | デジタル/アナログ共用携帯電話装置とその待ち受け方法 |
KR19980011011U (ko) * | 1996-08-16 | 1998-05-25 | 문정환 | 데이터 전송 가능한 에러발생 검출회로 |
JP2965071B2 (ja) * | 1997-05-26 | 1999-10-18 | 日本電気株式会社 | 集積回路装置 |
TW482902B (en) * | 2000-08-25 | 2002-04-11 | Ind Tech Res Inst | Dynamic period detecting method and detector |
JP3955196B2 (ja) * | 2001-09-05 | 2007-08-08 | 富士通株式会社 | 試験回路および半導体集積回路装置 |
JP2005244560A (ja) * | 2004-02-26 | 2005-09-08 | Fujitsu Ltd | 光電子集積回路装置、光電子集積回路システム及び伝送方法 |
JP2005338033A (ja) * | 2004-05-31 | 2005-12-08 | Renesas Technology Corp | 半導体集積回路装置と周波数スペクトラム測定方法。 |
US7649345B2 (en) * | 2004-06-29 | 2010-01-19 | Broadcom Corporation | Power supply regulator with digital control |
JP2006025100A (ja) * | 2004-07-07 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびそのテスト方法 |
JP2006214987A (ja) * | 2005-02-07 | 2006-08-17 | Nec Electronics Corp | ノイズ測定システムおよび方法ならびに半導体装置 |
US7372382B2 (en) * | 2005-06-27 | 2008-05-13 | Intel Corporation | Voltage regulation using digital voltage control |
-
2007
- 2007-09-10 JP JP2009531984A patent/JP4764511B2/ja not_active Expired - Fee Related
- 2007-09-10 CN CN200780100503A patent/CN101796630A/zh active Pending
- 2007-09-10 KR KR1020107004624A patent/KR101113146B1/ko not_active IP Right Cessation
- 2007-09-10 WO PCT/JP2007/000988 patent/WO2009034600A1/ja active Application Filing
-
2010
- 2010-03-03 US US12/716,520 patent/US20100156436A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP4764511B2 (ja) | 2011-09-07 |
WO2009034600A1 (ja) | 2009-03-19 |
KR20100049096A (ko) | 2010-05-11 |
KR101113146B1 (ko) | 2012-02-16 |
CN101796630A (zh) | 2010-08-04 |
US20100156436A1 (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100541216C (zh) | 集成电路测试的预处理集成电路 | |
JP4764511B2 (ja) | 集積回路およびノイズ測定方法 | |
WO2009022313A3 (en) | Integrated circuit with rf module, electronic device having such an ic and method for testing such a module | |
JP2010237099A (ja) | ノイズ評価方法及びノイズ評価システム | |
JPH1062489A (ja) | Icテスタ用テスト・ヘッド | |
TW523603B (en) | Apparatus and method for testing semiconductor integrated circuit | |
KR20160148921A (ko) | 반도체 장치를 위한 휴대 가능한 테스트 장치 및 이를 이용한 테스트 방법 | |
KR100974669B1 (ko) | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 | |
JP2001083214A (ja) | 半導体集積回路およびその特性測定方法 | |
JP2001281304A (ja) | 半導体装置およびそのテスト方式 | |
TWI412760B (zh) | 測試系統 | |
US11683883B2 (en) | Semiconductor apparatus | |
US12028971B2 (en) | Semiconductor apparatus | |
CN212086495U (zh) | 数字麦克风解码板及麦克风测试系统 | |
JP4167497B2 (ja) | 半導体集積回路及びその試験を行う試験システム | |
JP2008157769A (ja) | 任意波形発生器 | |
JP3337013B2 (ja) | 大規模集積回路の非接触計測装置 | |
JP3634690B2 (ja) | 半導体デバイスのemi測定装置 | |
JP2002005999A (ja) | 半導体試験装置 | |
JP3442226B2 (ja) | ディレー評価回路付き集積回路 | |
JP2006284274A (ja) | 半導体装置の製造方法 | |
Ostermann et al. | Characterization of the EME of integrated circuits with the help of the IEC standard 61967 [electromagnetic emission] | |
Lin et al. | Radiated EMI prediction and mechanism modeling from measured noise of microcontroller | |
CN216772371U (zh) | 一种电压转换电路模块、pcb板、服务器 | |
Upadhyay et al. | Enabling Adaptable Mixed-Signal Circuits Using Advanced Packaging Techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |