JPWO2009028106A1 - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JPWO2009028106A1
JPWO2009028106A1 JP2009529955A JP2009529955A JPWO2009028106A1 JP WO2009028106 A1 JPWO2009028106 A1 JP WO2009028106A1 JP 2009529955 A JP2009529955 A JP 2009529955A JP 2009529955 A JP2009529955 A JP 2009529955A JP WO2009028106 A1 JPWO2009028106 A1 JP WO2009028106A1
Authority
JP
Japan
Prior art keywords
ram
rom
unit
program
page table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009529955A
Other languages
English (en)
Other versions
JP4727749B2 (ja
Inventor
晃一 戸板
晃一 戸板
伸俊 桧垣
伸俊 桧垣
利浩 菱田
利浩 菱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2009028106A1 publication Critical patent/JPWO2009028106A1/ja
Application granted granted Critical
Publication of JP4727749B2 publication Critical patent/JP4727749B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Stored Programmes (AREA)
  • Transceivers (AREA)

Abstract

情報処理装置は、プログラムを記憶するＲＯＭと、ＲＯＭから読み出されたプログラムを一時記憶するＲＡＭと、ＲＯＭ又はＲＡＭからプログラムを読み込んで実行するプログラム実行部と、プログラム実行部から出力された仮想アドレスをＲＯＭ又はＲＡＭの物理アドレスに変換するメモリ管理部と、メモリ管理部によって参照され、仮想アドレスと当該仮想アドレスに対応するＲＯＭ又はＲＡＭの物理アドレスとのマッピングデータが格納されたページテーブルを記憶するページテーブル記憶部と、情報処理装置のイベントの変化を検知する検知部と、プログラム実行部がＲＯＭからプログラムを読み出すＲＯＭ動作中に検知部がイベントの変化を検知したとき、ＲＯＭ動作からプログラムをＲＡＭから読み出すＲＡＭ動作への切り替えを指示する動作切替部と、動作切替部からの指示に応じて、メモリ管理部が参照するページテーブルを更新するページテーブル更新部とを備える。

Description

本発明は、ＲＯＭ動作とＲＡＭ動作を切り替える情報処理装置及び動作切替方法に関する。
プログラムを実行して所望の機能を実現する情報処理装置は、プログラムを記憶するＲＯＭ（Read Only Memory）と、ＲＯＭから読み出されたプログラムを一時記憶するＲＡＭ（Random Access Memory）と、仮想アドレスを物理アドレスに変換するＭＭＵ（メモリ管理ユニット）と、仮想アドレスとそれに対応する物理アドレスとのマッピングデータを記憶するページテーブルと、ＭＭＵを参照してＲＯＭ又はＲＡＭに格納されているプログラムを読み出して実行するＣＰＵ（Central Processing Unit）とを備える。特許文献１で説明されているように、ＲＯＭに比べてＲＡＭは高速動作が可能である。すなわち、ＣＰＵによるＲＡＭの読み込み速度は、ＲＯＭの読み込み速度よりも早い。このため、ＲＯＭに格納されているデータをＲＡＭに一時格納して、ＣＰＵがＲＡＭに格納されているデータを読み込めば、高速動作を実現できる。
但し、ＲＯＭから累積的にプログラムをＲＡＭに格納していけば、ＲＡＭの空き容量は少なくなる。このため、ＲＡＭの空き容量が十分であれば、ＣＰＵはＲＡＭからプログラムを読み込むＲＡＭ動作を行うが、ＲＡＭに空き容量がないときは、ＲＯＭからプログラムを読み込むＲＯＭ動作に切り替える。
図６は、ページテーブルに物理アドレスが設定されていない状態でＲＡＭ動作を行う情報処理装置を示すブロック図である。図６に示すように、ＣＰＵ１は、仮想アドレスに対応する物理アドレスをＭＭＵ３に問い合わせる（１）。ＭＭＵ３は、ページテーブル５を参照する（２）が、ＲＡＭ７の物理アドレスがページテーブル５に設定されていないため、ページフォルトが発生する。このため、ＲＯＭ９から該当するアドレス範囲のデータがＲＡＭ７にコピーされ（３）、当該データがコピーされたＲＡＭ７の物理アドレスをページテーブル５に設定する（４）。ＭＭＵ３は、ページテーブル５から得られた物理アドレスを、（１）の問い合わせの回答としてＣＰＵ１に返す。
図７は、ページテーブルに物理アドレスが設定されている状態でＲＡＭ動作を行う情報処理装置を示すブロック図である。図７に示すように、ＣＰＵ１は、仮想アドレスに対応する物理アドレスをＭＭＵ３に問い合わせる（１）。ＭＭＵ３は、ページテーブル５を参照して（２）、ＲＡＭ７の物理アドレスを得る。ＭＭＵ３は、ページテーブル５から得られた物理アドレスを、（１）の問い合わせの回答としてＣＰＵ１に返す。
図８は、ページテーブルにＲＯＭの物理アドレスを設定する様子を示す情報処理装置のブロック図である。図８に示すように、ＲＯＭのページテーブルがないときはページテーブル５を作成し（１）、ＲＯＭ９の該当する物理アドレスがページテーブル５に設定される。
図９は、ページテーブルにＲＯＭの物理アドレスが設定されている状態でＲＯＭ動作を行う情報処理装置を示すブロック図である。図９に示すように、ＣＰＵ１は、仮想アドレスに対応する物理アドレスをＭＭＵ３に問い合わせる（１）。ＭＭＵ３は、ページテーブル５を参照して（２）、ＲＯＭ９の物理アドレスを得る。ＭＭＵ３は、ページテーブル５から得られた物理アドレスを、（１）の問い合わせの回答としてＣＰＵ１に返す。
上述したように、情報処理装置は、ＲＡＭの空き容量に応じてＲＡＭ動作からＲＯＭ動作に切り替える。図１０は、ＲＡＭに十分な空き容量があるためＲＡＭ動作を行う情報処理装置を示すブロック図である。図１０に示すように、ＣＰＵ１は、ＲＯＭ９のヘッダを参照して、実行するプログラムのデータサイズを取得し（１）、ＲＡＭ７にこのデータサイズ以上の空き容量があるかを確認する（２）。ＲＡＭ７に十分な空き容量があれば、実行するプログラムのデータがＲＯＭ９からＲＡＭ７へコピーされる（３）。ＣＰＵ１は、ＲＯＭ９からＲＡＭ７にコピーされたプログラムを読み込んで実行するＲＡＭ動作を行う。この後、ＲＡＭ７に実行するプログラムのデータサイズ以上の空き容量がなくなれば、ＣＰＵ１は、ＲＯＭ９からプログラムを読み込んで実行するＲＯＭ動作に切り替える。
特開平１１−１２９５５８号公報
上記説明したように、ＣＰＵは、実行するプログラムのデータサイズとＲＡＭの空き容量とに応じて、ＲＡＭ動作からＲＯＭ動作へと切り替える。ＲＡＭの容量は限られているため、情報処理装置で多くのプログラムが実行されたり、データサイズの大きなプログラムが実行されると、ＲＡＭの空き容量がなくなり、ＲＯＭ動作に移行する。ＲＯＭ動作時のＣＰＵの読み込み速度はＲＡＭ動作時と比べて遅いため、ＲＡＭ動作時に比べると、プログラムの実行速度が落ちる。したがって、ＲＡＭに空き容量がない状態では、プログラムを早く実行できない。なお、ＲＡＭ７に格納されているデータを破棄すればＲＡＭ７の空き容量を確保できるが、データを破棄するための処理を行わなければならない。したがって、この場合もプログラム実行速度を上げることはできない。
本発明の目的は、ＲＡＭを効率的に利用しつつ、状況に応じてプログラムの実行速度を適宜上げることのできる情報処理装置及び動作切替方法を提供することである。
本発明は、プログラムを記憶するＲＯＭと、前記ＲＯＭから読み出されたプログラムを一時記憶するＲＡＭと、前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込んで実行するプログラム実行部と、前記プログラム実行部が前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込む前に前記プログラム実行部から出力された仮想アドレスを、前記ＲＯＭ又は前記ＲＡＭの物理アドレスに変換するメモリ管理部と、前記メモリ管理部によって参照され、仮想アドレスと当該仮想アドレスに対応する前記ＲＯＭ及び前記ＲＡＭの少なくともいずれか一方の物理アドレスとのマッピングデータが格納されたページテーブルを記憶するページテーブル記憶部と、を備えた情報処理装置であって、当該情報処理装置のイベントの変化を検知する検知部と、前記プログラム実行部が前記ＲＯＭからプログラムを読み出すＲＯＭ動作中に前記検知部が前記イベントの変化を検知したとき、前記ＲＯＭ動作から前記プログラム実行部が前記ＲＡＭからプログラムを読み出すＲＡＭ動作への切り替えを指示する動作切替部と、前記動作切替部からの指示に応じて、前記メモリ管理部が参照するページテーブルを更新するページテーブル更新部と、を備えた情報処理装置を提供する。
上記情報処理装置は、前記ＲＡＭの空き容量を検出する容量検出部を備え、前記動作切替部は、前記検知部が前記イベントの変化又は前記特定のアプリケーションの起動を検知したとき、前記ＲＡＭに所定の空き容量があれば、前記ＲＯＭ動作から前記ＲＡＭ動作への切り替えを指示する。
上記情報処理装置では、前記ページテーブル記憶部は、仮想アドレスと当該仮想アドレスに対応する前記ＲＯＭの物理アドレスとのマッピングデータが格納されたＲＯＭ用のページテーブルと、前記仮想アドレスと当該仮想アドレスに対応する前記ＲＡＭの物理アドレスとのマッピングデータが格納されたＲＡＭ用のページテーブルと、を含む。
上記情報処理装置では、前記イベントの変化は、前記プログラム実行部のクロック速度の変化であり、前記動作切替部は、前記クロック速度の低速から高速への変化を前記検知部が検知したとき、前記ＲＯＭ動作から前記ＲＡＭ動作への切り替えを指示する。
上記情報処理装置では、前記イベントの変化は、当該情報処理装置に対する操作であって、前記動作切替部は、当該情報処理装置に対する操作を前記検知部が検知したとき、前記ＲＯＭ動作から前記ＲＡＭ動作への切り替えを指示する。
上記情報処理装置では、前記イベントの変化は、定常的に発生する処理以外の不定期の割り込み処理の発生であって、前記動作切替部は、前記不定期の割り込み処理の発生を前記検知部が検知したとき、前記ＲＯＭ動作から前記ＲＡＭ動作への切り替えを指示する。
上記情報処理装置では、前記イベントの変化は、特定のアプリケーションの起動であって、前記動作切替部は、前記特定のアプリケーションが起動されたとき、前記ＲＯＭ動作から前記ＲＡＭ動作への切り替えを指示する。
本発明は、プログラムを記憶するＲＯＭと、前記ＲＯＭから読み出されたプログラムを一時記憶するＲＡＭと、前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込んで実行するプログラム実行部と、前記プログラム実行部が前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込む前に前記プログラム実行部から出力された仮想アドレスを、前記ＲＯＭ又は前記ＲＡＭの物理アドレスに変換するメモリ管理部と、前記メモリ管理部によって参照され、仮想アドレスと当該仮想アドレスに対応する前記ＲＯＭ及び前記ＲＡＭの少なくともいずれか一方の物理アドレスとのマッピングデータが格納されたページテーブルを記憶するページテーブル記憶部と、を備えた情報処理装置が行う動作切替方法であって、当該情報処理装置のイベントの変化を検知し、前記プログラム実行部が前記ＲＯＭからプログラムを読み出すＲＯＭ動作中に前記イベントの変化を検知したとき、前記ＲＯＭ動作から前記プログラム実行部が前記ＲＡＭからプログラムを読み出すＲＡＭ動作への切り替えを指示し、前記指示に応じて、前記メモリ管理部が参照するページテーブルを更新する動作切替方法を提供する。
本発明に係る情報処理装置及び動作切替方法によれば、ＲＡＭを効率的に利用しつつ、状況に応じてプログラムの実行速度を適宜上げることができる。
第１の実施形態の情報処理装置を示すブロック図 第１の実施形態の情報処理装置が行う切り替え処理を示すフローチャート イベントの発生に応じた切り替え処理を示すフローチャート 第２の実施形態の情報処理装置を示すブロック図 特定のアプリケーションの起動に応じた切り替え処理を示すフローチャート ページテーブルに物理アドレスが設定されていない状態でＲＡＭ動作を行う情報処理装置を示すブロック図 ページテーブルに物理アドレスが設定されている状態でＲＡＭ動作を行う情報処理装置を示すブロック図 ページテーブルにＲＯＭの物理アドレスを設定する様子を示す情報処理装置のブロック図 ページテーブルにＲＯＭの物理アドレスが設定されている状態でＲＯＭ動作を行う情報処理装置を示すブロック図 ＲＡＭに十分な空き容量があるためＲＡＭ動作を行う情報処理装置を示すブロック図
符号の説明
１０１ ＣＰＵ
１０３ ＲＯＭ
１０５ ＲＡＭ
１０７ ＭＭＵ（メモリ管理ユニット）
１０９ ページ管理部
１１１ イベント検知部
１１３ 状態判定部
１１５，２１５ 動作切替部
１５１ ページテーブル
１５３ ＲＯＭ用のページテーブル
１５５ ＲＡＭ用のページテーブル
１５７ ページフォルト処理部
１５９ ページテーブル更新部
２１１ 起動処理部
２２１ ＲＡＭ動作対象アプリケーション記憶テーブル
以下、本発明の実施形態について、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態の情報処理装置を示すブロック図である。図１に示すように、第１の実施形態の情報処理装置は、ＣＰＵ１０１と、ＲＯＭ１０３と、ＲＡＭ１０５と、ＭＭＵ（メモリ管理ユニット）１０７と、ページ管理部１０９と、イベント検知部１１１と、状態判定部１１３と、動作切替部１１５とを備える。
ＣＰＵ１０１は、ＭＭＵ１０７を参照してＲＯＭ１０３又はＲＡＭ１０５に格納されているプログラムを読み込んで実行する。ＲＯＭ１０３は、ＣＰＵ１０１が実行するプログラムを記憶する。ＲＡＭ１０５は、ＲＯＭ１０３から読み出されたプログラムを一時記憶する。ＭＭＵ１０７は、ＣＰＵ１０１がＲＯＭ１０３又はＲＡＭ１０５からプログラムを読み込む前にＣＰＵ１０１から出力された仮想アドレスを物理アドレスに変換する。
ページ管理部１０９は、ページテーブル１５１と、ページフォルト処理部１５７と、ページテーブル更新部１５９とを有する。ページテーブル１５１は、仮想アドレスとそれに対応する物理アドレスとのマッピングデータを記憶する。ページテーブル１５１はＭＭＵ１０７によって参照される。なお、ページテーブル１５１には、ＲＯＭ用のページテーブル１５３と、ＲＡＭ用のページテーブル１５５とが含まれる。ＲＯＭ用のページテーブル１５３には、仮想アドレスとＲＯＭ１０３の物理アドレスとのマッピングデータが格納される。一方、ＲＡＭ用のページテーブル１５５には、仮想アドレスとＲＡＭ１０５の物理アドレスとのマッピングデータが格納される。
ページフォルト処理部１５７は、ＲＯＭ１０３からプログラムを読み出してＲＡＭ１０５に書き込む。ページテーブル更新部１５９は、ページフォルト処理部１５７がＲＯＭ１０３からＲＡＭ１０５にプログラムを書き込んだ際、ＲＡＭ用のページテーブル１５５を更新する。また、ページテーブル更新部１５９は、ＭＭＵ１０７が参照するページテーブルとして、ＲＯＭ用のページテーブル１５３とＲＡＭ用のページテーブル１５５を切り替える。すなわち、ページテーブル更新部１５９は、ＣＰＵ１０１がＲＯＭ１０３からプログラムを読み込むＲＯＭ動作を行う場合には、ＭＭＵ１０７が参照するページテーブルとしてＲＯＭ用のページテーブル１５３を設定し、ＣＰＵ１０１がＲＡＭ１０５からプログラムを読み込むＲＡＭ動作を行う場合には、ＭＭＵ１０７が参照するページテーブルとしてＲＡＭ用のページテーブル１５５を設定する。
イベント検知部１１１は、イベントの変更を検知する。イベントの変化とは、ＣＰＵ１０１のクロック速度の変化や、情報処理装置に設けられた図示しないボタンを用いたユーザによるボタン操作、定常的に発生する処理以外の不定期の割り込み処理の発生等である。状態判定部１１３は、動作切替部１１５からの指示に応じてＲＡＭ１０５の空き容量を検出し、ＲＯＭ動作からＲＡＭ動作に切り替え可能な空き容量がＲＡＭ１０５にあるかを判定して、その判定結果を動作切替部に送る。
動作切替部１１５は、ＣＰＵ１０１がＲＯＭ動作中にイベント検知部１１１がイベントの変化を検知したとき、状態判定部１１３による判定結果に応じて、ページ管理部１０９が有するページテーブル更新部１５９にＲＯＭ動作からＲＡＭ動作への切り替えを指示する。すなわち、動作切替部１１５は、状態判定部１１３によってＲＡＭ１０５に十分な空き容量があると判定されたときは、ページテーブル更新部１５９にＲＯＭ動作からＲＡＭ動作への切り替えを指示するが、状態判定部１１３によってＲＡＭ１０５によって十分な空き容量がないと判定されたときは、当該指示を行わない。
図２は、本実施形態の情報処理装置が行う切り替え処理を示すフローチャートである。図２に示すように、ステップＳ１１でＲＡＭ動作への切り替えが判断され、ＲＡＭ動作への切り替えである場合はステップＳ１３に進み、ＲＡＭ動作への切り替えでない場合はステップＳ１７に進む。ステップＳ１３では、ＲＡＭ動作への切り替えに必要な空き容量がＲＡＭ１０５にあるかが判断され、ある場合はステップＳ１５に進み、ない場合は処理を終了する。ステップＳ１５では、頻度の高いアプリケーションであるかが判断され、頻度が高い場合はステップＳ１７に進み、低い場合は処理を終了する。
ステップＳ１７では、指定されたアプリケーションを切り替えるように動作切替部１１５に要求する。次に、ステップＳ１９では、指定されたアプリケーションのページテーブルを切り替えるようにページテーブル更新部１５９に要求する。次に、ステップＳ２１では、ページテーブル更新部１５９で指定されたページテーブルを切り替える。
また、図３は、イベントの発生に応じた切り替え処理を示すフローチャートである。図３に示すように、ステップＳ３１でＣＰＵ１０１のクロック速度が切り替わると、ステップＳ３３でクロック速度が低速から高速に切り替わったかを判断し、高速への切り替わりの場合はステップＳ３５に進み、その逆（高速から低速への切り替わり）の場合はステップＳ３７に進む。ステップＳ３５では、ＲＯＭ動作からＲＡＭ動作に切り替えられ、ステップＳ３７では、ＲＡＭ動作からＲＯＭ動作に切り替えられる。
以上説明したように、本実施形態の情報処理装置では、イベントの発生に応じて、ＲＡＭ１０５に十分な空き容量があればＲＯＭ動作からＲＡＭ動作に切り替えられる。従来は、ＲＡＭ１０５に空き容量があれば常にＲＡＭ動作を行っていたが、本実施形態では、状況に応じてＲＡＭ動作の要／不要を判断し、必要なときのみＲＡＭ動作を行う。例えば、ＣＰＵ１０１のクロック速度が低速から高速に変化したときや、ボタン操作が行われたとき、不定期の割り込み処理が発生したときには、ＲＡＭ１０５に十分な空き容量があれば、ＲＯＭ動作からＲＡＭ動作に切り替えられる。なお、ＣＰＵ１０１のクロック速度が高速から低速に変化したときや、ボタン操作が一定期間行われないとき、不定期の割り込み処理が終了したときには、ＲＡＭ動作からＲＯＭ動作に切り替えられる。このように、状況に応じてＲＯＭ動作とＲＡＭ動作を切り替えることによって、ＲＡＭ１０５を効率的に利用しつつ、プログラムの実行速度を適宜上げることができる。
（第２の実施形態）
図４は、第２の実施形態の情報処理装置を示すブロック図である。第２の実施形態の情報処理装置は、第１の実施形態と同様のＣＰＵ１０１、ＲＯＭ１０３、ＲＡＭ１０５、ＭＭＵ１０７、ページ管理部１０９及び状態判定部１１３と、起動処理部２１１と、動作切替部２１５とを備える。ＣＰＵ１０１、ＲＯＭ１０３、ＲＡＭ１０５、ＭＭＵ１０７、ページ管理部１０９及び状態判定部１１３は、第１の実施形態と同様であるため、説明を省略する。
起動処理部２１１は、情報処理装置のユーザによって指定されたアプリケーションの起動を処理する。起動処理部２１１は、特定のアプリケーションの起動が指示されると、ＲＯＭ動作からＲＡＭ動作への切り替えを動作切替部２１５に指示する。なお、起動処理部２１１は、どのアプリケーションの起動が指示されたとき上記指示を行うかについて設定されたテーブル２２１を記憶する。
動作切替部２１５は、ＣＰＵ１０１がＲＯＭ動作中に起動処理部２１１から上記指示を受け取ったとき、状態判定部１１３による判定結果に応じて、ページ管理部１０９が有するページテーブル更新部１５９にＲＯＭ動作からＲＡＭ動作への切り替えを指示する。すなわち、動作切替部２１５は、第１の実施形態と同様に、状態判定部１１３によってＲＡＭ１０５に十分な空き容量があると判定されたときは、ページテーブル更新部１５９にＲＯＭ動作からＲＡＭ動作への切り替えを指示するが、状態判定部１１３によってＲＡＭ１０５によって十分な空き容量がないと判定されたときは、当該指示を行わない。
図５は、特定のアプリケーションの起動に応じた切り替え処理を示すフローチャートである。図５に示すように、ステップＳ４１でアプリケーションが起動されると、ステップＳ４３でＲＡＭ動作を行うかを判断し、行う場合はステップＳ４５に進み、行わない場合はステップＳ４９に進む。ステップＳ４５では、ＲＡＭ動作に必要な空き容量がＲＡＭ１０５にあるかが判断され、ある場合はステップＳ４７に進み、ない場合はステップＳ４９に進む。ステップＳ４７では、ページテーブル更新部１５９へＲＡＭ動作用のページテーブルの作成を要求する。ステップＳ４９では、ページテーブル更新部１５９へＲＯＭ動作用のページテーブルの作成を要求する。
次に、ステップＳ５１では、アプリケーションの起動に対して動作を切り替えるアプリケーションは存在するか判断し、ある場合はステップＳ５３に進み、ない場合はステップＳ５７に進む。ステップＳ５３では、対象のアプリケーションの全てに対して、ステップＳ５５を行う。ステップＳ５５では、対象のアプリケーションの実行を切り替える。ステップＳ５７では、ステップＳ４１で起動されたアプリケーションの使用頻度を更新する。
以上説明したように、本実施形態の情報処理装置では、特定のアプリケーションの起動に応じて、ＲＡＭ１０５に十分な空き容量があればＲＯＭ動作からＲＡＭ動作に切り替えられる。なお、特定のアプリケーションの実行が終了したときは、ＲＡＭ動作からＲＯＭ動作に切り替えられる。このように、状況に応じてＲＯＭ動作とＲＡＭ動作を切り替えることによって、ＲＡＭ１０５を効率的に利用しつつ、特定のアプリケーションの実行速度を適宜上げることができる。
なお、上記特定のアプリケーションは、ユーザによって変更可能である。ＲＡＭ動作によって実行される特定のアプリケーションが変更されると、起動処理部２１１が記憶するテーブル２２１が書き換えられる。
また、起動処理部２１１は、アプリケーション毎に使用頻度を測定する使用頻度測定部（図示せず）を有しても良い。このとき、起動処理部２１１は、使用頻度測定部によって測定された使用頻度に基づいて、テーブル２２１に登録する特定のアプリケーションを決定しても良い。この場合、使用頻度の高いアプリケーションが自動的にテーブル２２１に登録される。
上記第１及び第２の実施形態では、ページテーブル１５１にＲＯＭ用のページテーブル１５３とＲＡＭ用のページテーブル１５５とが含まれ、ページテーブル更新部１５９が、ＲＯＭ用のページテーブル１５３とＲＡＭ用のページテーブル１５５を切り替えているが、ページテーブル１５１はＲＯＭ用とＲＡＭ用とに分かれていない形態であっても良い。この形態の場合、ＲＯＭ動作とＲＡＭ動作の切り替えが発生すると、ページテーブル１５１は書き換えられる。
例えば、ＲＯＭ動作からＲＡＭ動作に移行する際、ページテーブル更新部１５９は、ページテーブル１５１に格納されていたＲＯＭ１０３の物理アドレスを消去する。その後、ＲＡＭ動作が行われるとＭＭＵ１０７はページテーブル１５１を参照するが、ページテーブル１５１には仮想アドレスとＲＡＭ１０５の物理アドレスとのマッピングデータが格納されていないため、ページフォルトが発生する。このため、ページフォルト処理部１５７は、ＲＯＭ１０３からプログラムを読み出してＲＡＭ１０５に書き込む。また、ページテーブル更新部１５９は、ページテーブル１５１にＲＡＭ１０５の物理アドレスを格納する。
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
本発明に係る情報処理装置は、ＲＯＭ動作とＲＡＭ動作を切り替えてプログラムを実行し、所望の機能を実現する電子機器等として有用である。
本発明は、ＲＯＭ動作とＲＡＭ動作を切り替える情報処理装置に関する。
プログラムを実行して所望の機能を実現する情報処理装置は、プログラムを記憶するＲＯＭ（Read Only Memory）と、ＲＯＭから読み出されたプログラムを一時記憶するＲＡＭ（Random Access Memory）と、仮想アドレスを物理アドレスに変換するＭＭＵ（メモリ管理ユニット）と、仮想アドレスとそれに対応する物理アドレスとのマッピングデータを記憶するページテーブルと、ＭＭＵを参照してＲＯＭ又はＲＡＭに格納されているプログラムを読み出して実行するＣＰＵ（Central Processing Unit）とを備える。特許文献１で説明されているように、ＲＯＭに比べてＲＡＭは高速動作が可能である。すなわち、ＣＰＵによるＲＡＭの読み込み速度は、ＲＯＭの読み込み速度よりも早い。このため、ＲＯＭに格納されているデータをＲＡＭに一時格納して、ＣＰＵがＲＡＭに格納されているデータを読み込めば、高速動作を実現できる。
但し、ＲＯＭから累積的にプログラムをＲＡＭに格納していけば、ＲＡＭの空き容量は少なくなる。このため、ＲＡＭの空き容量が十分であれば、ＣＰＵはＲＡＭからプログラムを読み込むＲＡＭ動作を行うが、ＲＡＭに空き容量がないときは、ＲＯＭからプログラムを読み込むＲＯＭ動作に切り替える。
図６は、ページテーブルに物理アドレスが設定されていない状態でＲＡＭ動作を行う情報処理装置を示すブロック図である。図６に示すように、ＣＰＵ１は、仮想アドレスに対応する物理アドレスをＭＭＵ３に問い合わせる（１）。ＭＭＵ３は、ページテーブル５を参照する（２）が、ＲＡＭ７の物理アドレスがページテーブル５に設定されていないため、ページフォルトが発生する。このため、ＲＯＭ９から該当するアドレス範囲のデータがＲＡＭ７にコピーされ（３）、当該データがコピーされたＲＡＭ７の物理アドレスをページテーブル５に設定する（４）。ＭＭＵ３は、ページテーブル５から得られた物理アドレスを、（１）の問い合わせの回答としてＣＰＵ１に返す。
図７は、ページテーブルに物理アドレスが設定されている状態でＲＡＭ動作を行う情報処理装置を示すブロック図である。図７に示すように、ＣＰＵ１は、仮想アドレスに対応する物理アドレスをＭＭＵ３に問い合わせる（１）。ＭＭＵ３は、ページテーブル５を参照して（２）、ＲＡＭ７の物理アドレスを得る。ＭＭＵ３は、ページテーブル５から得られた物理アドレスを、（１）の問い合わせの回答としてＣＰＵ１に返す。
図８は、ページテーブルにＲＯＭの物理アドレスを設定する様子を示す情報処理装置のブロック図である。図８に示すように、ＲＯＭのページテーブルがないときはページテーブル５を作成し（１）、ＲＯＭ９の該当する物理アドレスがページテーブル５に設定される。
図９は、ページテーブルにＲＯＭの物理アドレスが設定されている状態でＲＯＭ動作を行う情報処理装置を示すブロック図である。図９に示すように、ＣＰＵ１は、仮想アドレスに対応する物理アドレスをＭＭＵ３に問い合わせる（１）。ＭＭＵ３は、ページテーブル５を参照して（２）、ＲＯＭ９の物理アドレスを得る。ＭＭＵ３は、ページテーブル５から得られた物理アドレスを、（１）の問い合わせの回答としてＣＰＵ１に返す。
上述したように、情報処理装置は、ＲＡＭの空き容量に応じてＲＡＭ動作からＲＯＭ動作に切り替える。図１０は、ＲＡＭに十分な空き容量があるためＲＡＭ動作を行う情報処理装置を示すブロック図である。図１０に示すように、ＣＰＵ１は、ＲＯＭ９のヘッダを参照して、実行するプログラムのデータサイズを取得し（１）、ＲＡＭ７にこのデータサイズ以上の空き容量があるかを確認する（２）。ＲＡＭ７に十分な空き容量があれば、実行するプログラムのデータがＲＯＭ９からＲＡＭ７へコピーされる（３）。ＣＰＵ１は、ＲＯＭ９からＲＡＭ７にコピーされたプログラムを読み込んで実行するＲＡＭ動作を行う。この後、ＲＡＭ７に実行するプログラムのデータサイズ以上の空き容量がなくなれば、ＣＰＵ１は、ＲＯＭ９からプログラムを読み込んで実行するＲＯＭ動作に切り替える。
特開平１１−１２９５５８号公報
上記説明したように、ＣＰＵは、実行するプログラムのデータサイズとＲＡＭの空き容量とに応じて、ＲＡＭ動作からＲＯＭ動作へと切り替える。ＲＡＭの容量は限られているため、情報処理装置で多くのプログラムが実行されたり、データサイズの大きなプログラムが実行されると、ＲＡＭの空き容量がなくなり、ＲＯＭ動作に移行する。ＲＯＭ動作時のＣＰＵの読み込み速度はＲＡＭ動作時と比べて遅いため、ＲＡＭ動作時に比べると、プログラムの実行速度が落ちる。したがって、ＲＡＭに空き容量がない状態では、プログラムを早く実行できない。なお、ＲＡＭ７に格納されているデータを破棄すればＲＡＭ７の空き容量を確保できるが、データを破棄するための処理を行わなければならない。したがって、この場合もプログラム実行速度を上げることはできない。
本発明の目的は、ＲＡＭを効率的に利用しつつ、状況に応じてプログラムの実行速度を適宜上げることのできる情報処理装置を提供することである。
本発明は、プログラムを記憶するＲＯＭと、前記ＲＯＭから読み出されたプログラムを一時記憶するＲＡＭと、前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込んで実行するプログラム実行部と、前記プログラム実行部が前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込む前に前記プログラム実行部から出力された仮想アドレスを、前記ＲＯＭ又は前記ＲＡＭの物理アドレスに変換するメモリ管理部と、前記メモリ管理部によって参照され、仮想アドレスと当該仮想アドレスに対応する前記ＲＯＭ及び前記ＲＡＭの少なくともいずれか一方の物理アドレスとのマッピングデータが格納されたページテーブルを記憶するページテーブル記憶部と、を備えた情報処理装置であって、前記プログラム実行部のクロック速度の変化を検知する検知部と、前記プログラム実行部が前記ＲＯＭからプログラムを読み出すＲＯＭ動作中に前記検知部が前記クロック速度の低速から高速への変化を検知したとき、前記ＲＯＭ動作から前記プログラム実行部が前記ＲＡＭからプログラムを読み出すＲＡＭ動作への切り替えを指示する動作切替部と、前記動作切替部からの指示に応じて、前記メモリ管理部が参照するページテーブルを更新するページテーブル更新部と、を備えた情報処理装置を提供する。
本発明は、プログラムを記憶するＲＯＭと、前記ＲＯＭから読み出されたプログラムを一時記憶するＲＡＭと、前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込んで実行するプログラム実行部と、前記プログラム実行部が前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込む前に前記プログラム実行部から出力された仮想アドレスを、前記ＲＯＭ又は前記ＲＡＭの物理アドレスに変換するメモリ管理部と、前記メモリ管理部によって参照され、仮想アドレスと当該仮想アドレスに対応する前記ＲＯＭ及び前記ＲＡＭの少なくともいずれか一方の物理アドレスとのマッピングデータが格納されたページテーブルを記憶するページテーブル記憶部と、を備えた情報処理装置であって、当該情報処理装置に対する操作を検知する検知部と、前記プログラム実行部が前記ＲＯＭからプログラムを読み出すＲＯＭ動作中に前記検知部が当該情報処理装置に対する操作を検知したとき、前記ＲＯＭ動作から前記プログラム実行部が前記ＲＡＭからプログラムを読み出すＲＡＭ動作への切り替えを指示する動作切替部と、前記動作切替部からの指示に応じて、前記メモリ管理部が参照するページテーブルを更新するページテーブル更新部と、を備えた情報処理装置を提供する。
本発明は、プログラムを記憶するＲＯＭと、前記ＲＯＭから読み出されたプログラムを一時記憶するＲＡＭと、前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込んで実行するプログラム実行部と、前記プログラム実行部が前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込む前に前記プログラム実行部から出力された仮想アドレスを、前記ＲＯＭ又は前記ＲＡＭの物理アドレスに変換するメモリ管理部と、前記メモリ管理部によって参照され、仮想アドレスと当該仮想アドレスに対応する前記ＲＯＭ及び前記ＲＡＭの少なくともいずれか一方の物理アドレスとのマッピングデータが格納されたページテーブルを記憶するページテーブル記憶部と、を備えた情報処理装置であって、当該情報処理装置において定常的に発生する処理以外の不定期の割り込み処理の発生を検知する検知部と、前記プログラム実行部が前記ＲＯＭからプログラムを読み出すＲＯＭ動作中に前記検知部が前記不定期の割り込み処理の発生を検知したとき、前記ＲＯＭ動作から前記プログラム実行部が前記ＲＡＭからプログラムを読み出すＲＡＭ動作への切り替えを指示する動作切替部と、前記動作切替部からの指示に応じて、前記メモリ管理部が参照するページテーブルを更新するページテーブル更新部と、を備えた情報処理装置を提供する。
本発明に係る情報処理装置によれば、ＲＡＭを効率的に利用しつつ、状況に応じてプログラムの実行速度を適宜上げることができる。
第１の実施形態の情報処理装置を示すブロック図 第１の実施形態の情報処理装置が行う切り替え処理を示すフローチャート イベントの発生に応じた切り替え処理を示すフローチャート 第２の実施形態の情報処理装置を示すブロック図 特定のアプリケーションの起動に応じた切り替え処理を示すフローチャート ページテーブルに物理アドレスが設定されていない状態でＲＡＭ動作を行う情報処理装置を示すブロック図 ページテーブルに物理アドレスが設定されている状態でＲＡＭ動作を行う情報処理装置を示すブロック図 ページテーブルにＲＯＭの物理アドレスを設定する様子を示す情報処理装置のブロック図 ページテーブルにＲＯＭの物理アドレスが設定されている状態でＲＯＭ動作を行う情報処理装置を示すブロック図 ＲＡＭに十分な空き容量があるためＲＡＭ動作を行う情報処理装置を示すブロック図
以下、本発明の実施形態について、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態の情報処理装置を示すブロック図である。図１に示すように、第１の実施形態の情報処理装置は、ＣＰＵ１０１と、ＲＯＭ１０３と、ＲＡＭ１０５と、ＭＭＵ（メモリ管理ユニット）１０７と、ページ管理部１０９と、イベント検知部１１１と、状態判定部１１３と、動作切替部１１５とを備える。
ＣＰＵ１０１は、ＭＭＵ１０７を参照してＲＯＭ１０３又はＲＡＭ１０５に格納されているプログラムを読み込んで実行する。ＲＯＭ１０３は、ＣＰＵ１０１が実行するプログラムを記憶する。ＲＡＭ１０５は、ＲＯＭ１０３から読み出されたプログラムを一時記憶する。ＭＭＵ１０７は、ＣＰＵ１０１がＲＯＭ１０３又はＲＡＭ１０５からプログラムを読み込む前にＣＰＵ１０１から出力された仮想アドレスを物理アドレスに変換する。
ページ管理部１０９は、ページテーブル１５１と、ページフォルト処理部１５７と、ページテーブル更新部１５９とを有する。ページテーブル１５１は、仮想アドレスとそれに対応する物理アドレスとのマッピングデータを記憶する。ページテーブル１５１はＭＭＵ１０７によって参照される。なお、ページテーブル１５１には、ＲＯＭ用のページテーブル１５３と、ＲＡＭ用のページテーブル１５５とが含まれる。ＲＯＭ用のページテーブル１５３には、仮想アドレスとＲＯＭ１０３の物理アドレスとのマッピングデータが格納される。一方、ＲＡＭ用のページテーブル１５５には、仮想アドレスとＲＡＭ１０５の物理アドレスとのマッピングデータが格納される。
ページフォルト処理部１５７は、ＲＯＭ１０３からプログラムを読み出してＲＡＭ１０５に書き込む。ページテーブル更新部１５９は、ページフォルト処理部１５７がＲＯＭ１０３からＲＡＭ１０５にプログラムを書き込んだ際、ＲＡＭ用のページテーブル１５５を更新する。また、ページテーブル更新部１５９は、ＭＭＵ１０７が参照するページテーブルとして、ＲＯＭ用のページテーブル１５３とＲＡＭ用のページテーブル１５５を切り替える。すなわち、ページテーブル更新部１５９は、ＣＰＵ１０１がＲＯＭ１０３からプログラムを読み込むＲＯＭ動作を行う場合には、ＭＭＵ１０７が参照するページテーブルとしてＲＯＭ用のページテーブル１５３を設定し、ＣＰＵ１０１がＲＡＭ１０５からプログラムを読み込むＲＡＭ動作を行う場合には、ＭＭＵ１０７が参照するページテーブルとしてＲＡＭ用のページテーブル１５５を設定する。
イベント検知部１１１は、イベントの変更を検知する。イベントの変化とは、ＣＰＵ１０１のクロック速度の変化や、情報処理装置に設けられた図示しないボタンを用いたユーザによるボタン操作、定常的に発生する処理以外の不定期の割り込み処理の発生等である。状態判定部１１３は、動作切替部１１５からの指示に応じてＲＡＭ１０５の空き容量を検出し、ＲＯＭ動作からＲＡＭ動作に切り替え可能な空き容量がＲＡＭ１０５にあるかを判定して、その判定結果を動作切替部に送る。
動作切替部１１５は、ＣＰＵ１０１がＲＯＭ動作中にイベント検知部１１１がイベントの変化を検知したとき、状態判定部１１３による判定結果に応じて、ページ管理部１０９が有するページテーブル更新部１５９にＲＯＭ動作からＲＡＭ動作への切り替えを指示する。すなわち、動作切替部１１５は、状態判定部１１３によってＲＡＭ１０５に十分な空き容量があると判定されたときは、ページテーブル更新部１５９にＲＯＭ動作からＲＡＭ動作への切り替えを指示するが、状態判定部１１３によってＲＡＭ１０５によって十分な空き容量がないと判定されたときは、当該指示を行わない。
図２は、本実施形態の情報処理装置が行う切り替え処理を示すフローチャートである。図２に示すように、ステップＳ１１でＲＡＭ動作への切り替えが判断され、ＲＡＭ動作への切り替えである場合はステップＳ１３に進み、ＲＡＭ動作への切り替えでない場合はステップＳ１７に進む。ステップＳ１３では、ＲＡＭ動作への切り替えに必要な空き容量がＲＡＭ１０５にあるかが判断され、ある場合はステップＳ１５に進み、ない場合は処理を終了する。ステップＳ１５では、頻度の高いアプリケーションであるかが判断され、頻度が高い場合はステップＳ１７に進み、低い場合は処理を終了する。
ステップＳ１７では、指定されたアプリケーションを切り替えるように動作切替部１１５に要求する。次に、ステップＳ１９では、指定されたアプリケーションのページテーブルを切り替えるようにページテーブル更新部１５９に要求する。次に、ステップＳ２１では、ページテーブル更新部１５９で指定されたページテーブルを切り替える。
また、図３は、イベントの発生に応じた切り替え処理を示すフローチャートである。図３に示すように、ステップＳ３１でＣＰＵ１０１のクロック速度が切り替わると、ステップＳ３３でクロック速度が低速から高速に切り替わったかを判断し、高速への切り替わりの場合はステップＳ３５に進み、その逆（高速から低速への切り替わり）の場合はステップＳ３７に進む。ステップＳ３５では、ＲＯＭ動作からＲＡＭ動作に切り替えられ、ステップＳ３７では、ＲＡＭ動作からＲＯＭ動作に切り替えられる。
以上説明したように、本実施形態の情報処理装置では、イベントの発生に応じて、ＲＡＭ１０５に十分な空き容量があればＲＯＭ動作からＲＡＭ動作に切り替えられる。従来は、ＲＡＭ１０５に空き容量があれば常にＲＡＭ動作を行っていたが、本実施形態では、状況に応じてＲＡＭ動作の要／不要を判断し、必要なときのみＲＡＭ動作を行う。例えば、ＣＰＵ１０１のクロック速度が低速から高速に変化したときや、ボタン操作が行われたとき、不定期の割り込み処理が発生したときには、ＲＡＭ１０５に十分な空き容量があれば、ＲＯＭ動作からＲＡＭ動作に切り替えられる。なお、ＣＰＵ１０１のクロック速度が高速から低速に変化したときや、ボタン操作が一定期間行われないとき、不定期の割り込み処理が終了したときには、ＲＡＭ動作からＲＯＭ動作に切り替えられる。このように、状況に応じてＲＯＭ動作とＲＡＭ動作を切り替えることによって、ＲＡＭ１０５を効率的に利用しつつ、プログラムの実行速度を適宜上げることができる。
（第２の実施形態）
図４は、第２の実施形態の情報処理装置を示すブロック図である。第２の実施形態の情報処理装置は、第１の実施形態と同様のＣＰＵ１０１、ＲＯＭ１０３、ＲＡＭ１０５、ＭＭＵ１０７、ページ管理部１０９及び状態判定部１１３と、起動処理部２１１と、動作切替部２１５とを備える。ＣＰＵ１０１、ＲＯＭ１０３、ＲＡＭ１０５、ＭＭＵ１０７、ページ管理部１０９及び状態判定部１１３は、第１の実施形態と同様であるため、説明を省略する。
起動処理部２１１は、情報処理装置のユーザによって指定されたアプリケーションの起動を処理する。起動処理部２１１は、特定のアプリケーションの起動が指示されると、ＲＯＭ動作からＲＡＭ動作への切り替えを動作切替部２１５に指示する。なお、起動処理部２１１は、どのアプリケーションの起動が指示されたとき上記指示を行うかについて設定されたテーブル２２１を記憶する。
動作切替部２１５は、ＣＰＵ１０１がＲＯＭ動作中に起動処理部２１１から上記指示を受け取ったとき、状態判定部１１３による判定結果に応じて、ページ管理部１０９が有するページテーブル更新部１５９にＲＯＭ動作からＲＡＭ動作への切り替えを指示する。すなわち、動作切替部２１５は、第１の実施形態と同様に、状態判定部１１３によってＲＡＭ１０５に十分な空き容量があると判定されたときは、ページテーブル更新部１５９にＲＯＭ動作からＲＡＭ動作への切り替えを指示するが、状態判定部１１３によってＲＡＭ１０５によって十分な空き容量がないと判定されたときは、当該指示を行わない。
図５は、特定のアプリケーションの起動に応じた切り替え処理を示すフローチャートである。図５に示すように、ステップＳ４１でアプリケーションが起動されると、ステップＳ４３でＲＡＭ動作を行うかを判断し、行う場合はステップＳ４５に進み、行わない場合はステップＳ４９に進む。ステップＳ４５では、ＲＡＭ動作に必要な空き容量がＲＡＭ１０５にあるかが判断され、ある場合はステップＳ４７に進み、ない場合はステップＳ４９に進む。ステップＳ４７では、ページテーブル更新部１５９へＲＡＭ動作用のページテーブルの作成を要求する。ステップＳ４９では、ページテーブル更新部１５９へＲＯＭ動作用のページテーブルの作成を要求する。
次に、ステップＳ５１では、アプリケーションの起動に対して動作を切り替えるアプリケーションは存在するか判断し、ある場合はステップＳ５３に進み、ない場合はステップＳ５７に進む。ステップＳ５３では、対象のアプリケーションの全てに対して、ステップＳ５５を行う。ステップＳ５５では、対象のアプリケーションの実行を切り替える。ステップＳ５７では、ステップＳ４１で起動されたアプリケーションの使用頻度を更新する。
以上説明したように、本実施形態の情報処理装置では、特定のアプリケーションの起動に応じて、ＲＡＭ１０５に十分な空き容量があればＲＯＭ動作からＲＡＭ動作に切り替えられる。なお、特定のアプリケーションの実行が終了したときは、ＲＡＭ動作からＲＯＭ動作に切り替えられる。このように、状況に応じてＲＯＭ動作とＲＡＭ動作を切り替えることによって、ＲＡＭ１０５を効率的に利用しつつ、特定のアプリケーションの実行速度を適宜上げることができる。
なお、上記特定のアプリケーションは、ユーザによって変更可能である。ＲＡＭ動作によって実行される特定のアプリケーションが変更されると、起動処理部２１１が記憶するテーブル２２１が書き換えられる。
また、起動処理部２１１は、アプリケーション毎に使用頻度を測定する使用頻度測定部（図示せず）を有しても良い。このとき、起動処理部２１１は、使用頻度測定部によって測定された使用頻度に基づいて、テーブル２２１に登録する特定のアプリケーションを決定しても良い。この場合、使用頻度の高いアプリケーションが自動的にテーブル２２１に登録される。
上記第１及び第２の実施形態では、ページテーブル１５１にＲＯＭ用のページテーブル１５３とＲＡＭ用のページテーブル１５５とが含まれ、ページテーブル更新部１５９が、ＲＯＭ用のページテーブル１５３とＲＡＭ用のページテーブル１５５を切り替えているが、ページテーブル１５１はＲＯＭ用とＲＡＭ用とに分かれていない形態であっても良い。この形態の場合、ＲＯＭ動作とＲＡＭ動作の切り替えが発生すると、ページテーブル１５１は書き換えられる。
例えば、ＲＯＭ動作からＲＡＭ動作に移行する際、ページテーブル更新部１５９は、ページテーブル１５１に格納されていたＲＯＭ１０３の物理アドレスを消去する。その後、ＲＡＭ動作が行われるとＭＭＵ１０７はページテーブル１５１を参照するが、ページテーブル１５１には仮想アドレスとＲＡＭ１０５の物理アドレスとのマッピングデータが格納されていないため、ページフォルトが発生する。このため、ページフォルト処理部１５７は、ＲＯＭ１０３からプログラムを読み出してＲＡＭ１０５に書き込む。また、ページテーブル更新部１５９は、ページテーブル１５１にＲＡＭ１０５の物理アドレスを格納する。
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
本発明に係る情報処理装置は、ＲＯＭ動作とＲＡＭ動作を切り替えてプログラムを実行し、所望の機能を実現する電子機器等として有用である。
１０１ ＣＰＵ
１０３ ＲＯＭ
１０５ ＲＡＭ
１０７ ＭＭＵ（メモリ管理ユニット）
１０９ ページ管理部
１１１ イベント検知部
１１３ 状態判定部
１１５，２１５ 動作切替部
１５１ ページテーブル
１５３ ＲＯＭ用のページテーブル
１５５ ＲＡＭ用のページテーブル
１５７ ページフォルト処理部
１５９ ページテーブル更新部
２１１ 起動処理部
２２１ ＲＡＭ動作対象アプリケーション記憶テーブル

Claims (8)

  1. プログラムを記憶するＲＯＭと、
    前記ＲＯＭから読み出されたプログラムを一時記憶するＲＡＭと、
    前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込んで実行するプログラム実行部と、
    前記プログラム実行部が前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込む前に前記プログラム実行部から出力された仮想アドレスを、前記ＲＯＭ又は前記ＲＡＭの物理アドレスに変換するメモリ管理部と、
    前記メモリ管理部によって参照され、仮想アドレスと当該仮想アドレスに対応する前記ＲＯＭ及び前記ＲＡＭの少なくともいずれか一方の物理アドレスとのマッピングデータが格納されたページテーブルを記憶するページテーブル記憶部と、を備えた情報処理装置であって、
    当該情報処理装置のイベントの変化を検知する検知部と、
    前記プログラム実行部が前記ＲＯＭからプログラムを読み出すＲＯＭ動作中に前記検知部が前記イベントの変化を検知したとき、前記ＲＯＭ動作から前記プログラム実行部が前記ＲＡＭからプログラムを読み出すＲＡＭ動作への切り替えを指示する動作切替部と、
    前記動作切替部からの指示に応じて、前記メモリ管理部が参照するページテーブルを更新するページテーブル更新部と、
    を備えたことを特徴とする情報処理装置。
  2. 請求項１に記載の情報処理装置であって、
    前記ＲＡＭの空き容量を検出する容量検出部を備え、
    前記動作切替部は、前記検知部が前記イベントの変化又は前記特定のアプリケーションの起動を検知したとき、前記ＲＡＭに所定の空き容量があれば、前記ＲＯＭ動作から前記ＲＡＭ動作への切り替えを指示することを特徴とする情報処理装置。
  3. 請求項１に記載の情報処理装置であって、
    前記ページテーブル記憶部は、仮想アドレスと当該仮想アドレスに対応する前記ＲＯＭの物理アドレスとのマッピングデータが格納されたＲＯＭ用のページテーブルと、前記仮想アドレスと当該仮想アドレスに対応する前記ＲＡＭの物理アドレスとのマッピングデータが格納されたＲＡＭ用のページテーブルと、を含むことを特徴とする情報処理装置。
  4. 請求項１に記載の情報処理装置であって、
    前記イベントの変化は、前記プログラム実行部のクロック速度の変化であり、
    前記動作切替部は、前記クロック速度の低速から高速への変化を前記検知部が検知したとき、前記ＲＯＭ動作から前記ＲＡＭ動作への切り替えを指示することを特徴とする情報処理装置。
  5. 請求項１に記載の情報処理装置であって、
    前記イベントの変化は、当該情報処理装置に対する操作であって、
    前記動作切替部は、当該情報処理装置に対する操作を前記検知部が検知したとき、前記ＲＯＭ動作から前記ＲＡＭ動作への切り替えを指示することを特徴とする情報処理装置。
  6. 請求項１に記載の情報処理装置であって、
    前記イベントの変化は、定常的に発生する処理以外の不定期の割り込み処理の発生であって、
    前記動作切替部は、前記不定期の割り込み処理の発生を前記検知部が検知したとき、前記ＲＯＭ動作から前記ＲＡＭ動作への切り替えを指示することを特徴とする情報処理装置。
  7. 請求項１に記載の情報処理装置であって、
    前記イベントの変化は、特定のアプリケーションの起動であって、
    前記動作切替部は、前記特定のアプリケーションが起動されたとき、前記ＲＯＭ動作から前記ＲＡＭ動作への切り替えを指示することを特徴とする情報処理装置。
  8. プログラムを記憶するＲＯＭと、
    前記ＲＯＭから読み出されたプログラムを一時記憶するＲＡＭと、
    前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込んで実行するプログラム実行部と、
    前記プログラム実行部が前記ＲＯＭ又は前記ＲＡＭからプログラムを読み込む前に前記プログラム実行部から出力された仮想アドレスを、前記ＲＯＭ又は前記ＲＡＭの物理アドレスに変換するメモリ管理部と、
    前記メモリ管理部によって参照され、仮想アドレスと当該仮想アドレスに対応する前記ＲＯＭ及び前記ＲＡＭの少なくともいずれか一方の物理アドレスとのマッピングデータが格納されたページテーブルを記憶するページテーブル記憶部と、を備えた情報処理装置が行う動作切替方法であって、
    当該情報処理装置のイベントの変化を検知し、
    前記プログラム実行部が前記ＲＯＭからプログラムを読み出すＲＯＭ動作中に前記イベントの変化を検知したとき、前記ＲＯＭ動作から前記プログラム実行部が前記ＲＡＭからプログラムを読み出すＲＡＭ動作への切り替えを指示し、
    前記指示に応じて、前記メモリ管理部が参照するページテーブルを更新することを特徴とする動作切替方法。
JP2009529955A 2007-08-31 2007-08-31 情報処理装置 Expired - Fee Related JP4727749B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/067071 WO2009028106A1 (ja) 2007-08-31 2007-08-31 情報処理装置

Publications (2)

Publication Number Publication Date
JPWO2009028106A1 true JPWO2009028106A1 (ja) 2010-11-25
JP4727749B2 JP4727749B2 (ja) 2011-07-20

Family

ID=40386850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009529955A Expired - Fee Related JP4727749B2 (ja) 2007-08-31 2007-08-31 情報処理装置

Country Status (4)

Country Link
US (1) US20110113216A1 (ja)
JP (1) JP4727749B2 (ja)
BR (1) BRPI0721953A2 (ja)
WO (1) WO2009028106A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671050B2 (ja) * 2009-11-04 2015-02-18 エスティー‐エリクソン（フランス）エスエーエスＳｔ−Ｅｒｉｃｓｓｏｎ （Ｆｒａｎｃｅ） Ｓａｓ ランダムアクセスメモリの動的管理
JP5861545B2 (ja) * 2012-03-30 2016-02-16 富士通株式会社 情報処理装置、履歴制御方法および履歴制御プログラム
US8990594B2 (en) * 2012-08-28 2015-03-24 Energy Pass Incorporation Apparatus for measuring a remaining power of a battery includes a first memory for storing a routine code and a second memory for storing an exception code
KR102108838B1 (ko) 2013-06-18 2020-05-11 삼성전자주식회사 임베디드 메모리 장치 및 그것을 포함한 메모리 컨트롤러
JP6130800B2 (ja) * 2014-03-06 2017-05-17 株式会社日立製作所 計算機装置
US11307779B2 (en) * 2019-09-11 2022-04-19 Ceremorphic, Inc. System and method for flash and RAM allocation for reduced power consumption in a processor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775367A (en) * 1980-10-28 1982-05-11 Seiko Epson Corp Microcomputer
JPS57141756A (en) * 1981-02-25 1982-09-02 Sharp Corp Program processor
JPH04340143A (ja) * 1991-05-16 1992-11-26 Nec Eng Ltd ディジタル計算機
JPH05342096A (ja) * 1992-06-08 1993-12-24 Yaskawa Electric Corp プログラマブルコントローラのプログラム実行方法
JPH07234818A (ja) * 1994-02-24 1995-09-05 Seiko Epson Corp メモリコントローラ、コンピュータシステム及びメモリ領域設定方法
US5940850A (en) * 1996-10-31 1999-08-17 International Business Machines Corporation System and method for selectively enabling load-on-write of dynamic ROM data to RAM
JP3666258B2 (ja) * 1997-08-28 2005-06-29 セイコーエプソン株式会社 プリンタ
JP2000076131A (ja) * 1998-08-27 2000-03-14 Seiko Epson Corp 印刷装置、その制御方法および記録媒体
JP2000163313A (ja) * 1998-11-30 2000-06-16 Ricoh Co Ltd プログラム読出し制御装置およびシステム
JP2000181644A (ja) * 1998-12-14 2000-06-30 Seiko Epson Corp 画像処理装置、その制御方法、印刷装置および記録媒体
JP3314868B2 (ja) * 1999-02-22 2002-08-19 日本電気株式会社 プログラム切替制御方式
JP2001105696A (ja) * 1999-10-13 2001-04-17 Seiko Epson Corp メモリ動作選択可能なプリンタ、このプリンタの駆動方法およびこのプリンタの駆動プログラムを記録した記録媒体
JP2002063072A (ja) * 2000-08-23 2002-02-28 Ricoh Co Ltd 情報処理装置及び該装置を有するプリンタ
JP3699947B2 (ja) * 2002-08-27 2005-09-28 沖電気工業株式会社 マイクロコントローラ
JP2004265261A (ja) * 2003-03-03 2004-09-24 Ricoh Co Ltd 起動制御装置
JP2006227969A (ja) * 2005-02-18 2006-08-31 Seiko Epson Corp 半導体集積回路，及び、情報処理装置

Also Published As

Publication number Publication date
JP4727749B2 (ja) 2011-07-20
US20110113216A1 (en) 2011-05-12
WO2009028106A1 (ja) 2009-03-05
BRPI0721953A2 (pt) 2014-03-18

Similar Documents

Publication Publication Date Title
JP4727749B2 (ja) 情報処理装置
US6671802B1 (en) Performance optimization of computer system by dynamically and immediately updating a configuration setting based on detected change in preferred use
US10558569B2 (en) Cache controller for non-volatile memory
US9003146B2 (en) Managing memory of a computer
US8635627B2 (en) Method, medium and apparatus storing and restoring register context for fast context switching between tasks
CN110515871B (zh) 一种中断方法、装置及fpga和存储介质
JP2008003915A (ja) 電子機器
JP2011095952A (ja) ファームウェア更新方法および電子機器
JP5359601B2 (ja) ダンプ出力制御装置、ダンプ出力制御プログラム、ダンプ出力制御方法
JP4676289B2 (ja) デバッグシステム及び方法
CN110609706B (zh) 配置寄存器的方法及应用
JP4769946B2 (ja) メモリ管理方法、メモリ管理装置、及びメモリ管理プログラムが記録されている記録媒体
JP2010102454A (ja) 情報処理装置、情報処理プログラム
KR102123701B1 (ko) 네트워크 부트 시스템
JP2011165093A (ja) メモリアクセス調査装置、メモリアクセス調査方法、及びプログラム
US11681601B2 (en) Application program management method and apparatus, and storage medium
JP2010055641A (ja) 情報処理装置及びプログラム
TW201426544A (zh) 電子系統及開機管理方法
JP2009157441A (ja) 情報処理装置、ファイル再配置方法およびプログラム
JP4769755B2 (ja) プロファイリング支援プログラム、プロファイリング支援方法、およびコンピュータ
JP2014203381A (ja) 記憶装置とその制御方法、および、プログラム
JPH08249018A (ja) マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ
TWI656444B (zh) Scope external reference detecting device, method and recording medium
JP2008117148A (ja) 情報処理装置および情報処理方法
JP2013003934A (ja) メモリ管理方法、計算機及びメモリ管理プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110413

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees