CN110609706B - 配置寄存器的方法及应用 - Google Patents

配置寄存器的方法及应用 Download PDF

Info

Publication number
CN110609706B
CN110609706B CN201910512202.7A CN201910512202A CN110609706B CN 110609706 B CN110609706 B CN 110609706B CN 201910512202 A CN201910512202 A CN 201910512202A CN 110609706 B CN110609706 B CN 110609706B
Authority
CN
China
Prior art keywords
ready
register
bit
bits
ready bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910512202.7A
Other languages
English (en)
Other versions
CN110609706A (zh
Inventor
陈胤凯
孙德印
梅佳希
张云
郑成植
何珊
刘守浩
韦虎
董虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mouxin Technology Shanghai Co ltd
Original Assignee
Mouxin Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mouxin Technology Shanghai Co ltd filed Critical Mouxin Technology Shanghai Co ltd
Priority to CN201910512202.7A priority Critical patent/CN110609706B/zh
Publication of CN110609706A publication Critical patent/CN110609706A/zh
Application granted granted Critical
Publication of CN110609706B publication Critical patent/CN110609706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements

Abstract

本发明公开了配置寄存器的方法及应用,涉及寄存器配置技术领域。一种影子寄存器的就绪位的配置方法,包括步骤:读取步骤,读取就绪位所在的就绪寄存器的多位无符号数;修改步骤,在读取的多位无符号数中,修改该就绪位的值;回写步骤,将修改后的该就绪位的值写回去,该就绪位所在的整个就绪寄存器中的其它位的值保持不变。利用本发明,软件仅写需要置上的就绪位,该就绪位所在的整个就绪寄存器中的其它就绪位的值保持不变。如此,软件可以随时配置完寄存器并置上对应的就绪位,硬件也能以最快的速度让配置信息生效。

Description

配置寄存器的方法及应用
技术领域
本发明涉及寄存器配置技术领域。
背景技术
ARM处理器引入了影子寄存器(shadow register),影子寄存器是一个与硬件相关的物理寄存器,与影子寄存器相对应的是预装载寄存器(preload register)。有些寄存器在物理上对应2个寄存器,一个是程序员可以写入或读出的寄存器,称为预装载寄存器(preload register),处理器访问的就是预装载寄存器;另一个是程序员看不见的、但在操作中真正起作用的寄存器,称为影子寄存器(shadow register),硬件(Hw)访问的就是影子寄存器。
设计预装载寄存器和影子寄存器有如下优点:所有真正需要起作用的影子寄存器可以在同一个时间(发生更新事件时)被更新为所对应的预装载寄存器的内容,这样可以保证多个通道的操作能够准确地同步。处理器更新寄存器的时候,会先更新上层的预装载寄存器,随后,硬件在固定的更新周期到来时,才会更新到供硬件访问的影子寄存器,并根据影子寄存器的配置开始执行。可知,影子寄存器的能够让处理器软件的改动不影响正在运行的硬件。作为举例,比如当前显示尺寸是1920x1080,用户想要切换到3840x2160,由于软件无法预测硬件的工作周期,因而软件几乎不可能逮到硬件刚处理完一帧的时间点去重新配置硬件的输出尺寸,如果不设置影子寄存器,软件就需要关闭硬件再配置尺寸,导致了输出的中断。如果设置了影子寄存器,软件可以不用顾忌硬件的运行状态,在想要改变尺寸的情况下配置寄存器(先更新上层的预装载寄存器),随后,硬件在固定的更新周期到来时,更新影子寄存器,并在输出完当前帧后更新输出尺寸并开始下一帧的无缝显示。
现有技术中,所述影子寄存器还需要就绪位(ready bit)配合工作。仍旧以上面修改尺寸为例,用户需要改动两个寄存器,一个是宽,一个是高,由于软件无法预测硬件的工作周期,所以有可能用户更改完宽3840,还没来得及更改高2160的时候,硬件更新周期到来了,结果导致了已经改过的宽3840和还没改过的1080高组合成3840x1080,该尺寸根本得不到支持或者并非用户的需求。现有技术中是通过设置就绪位(ready bit)来解决上述问题的。具体的,参见图2所示,原显示尺寸为A,用户切换显示尺寸,软件的更新寄存器顺序为:先写高,再写宽,再写就绪位(ready bit)。硬件更新周期到来时,硬件会先去检查就绪位,如果就绪位被软件置上了(就绪位的值被写成了1),代表软件已经更新好了这个ready bit对应的寄存器,也就是预装载寄存器已经更新完毕,可以拿来用了。硬件更新影子寄存器,并执行配置信息,同时清零这个就绪位,显示尺寸调整为B。如果软件刚更新完宽或者更新完宽和高,但硬件周期到来,就绪位未置上,那么硬件不会理会软件的改动,上述改动会延缓到下一个硬件更新周期。
目前,由于处理器访问寄存器时,通常是按照32比特访问的,不论读取还是写入,操作的最小单元都是32比特,因此,写入1个就绪位的操作的步骤如下:
1)读取步骤,读取该就绪位所在的32位无符号数;
2)修改步骤,将读取的32位无符号数的对应就绪位置上;
3)回写步骤,将修改过的32位无符号数写回去。
上述操作具有如下缺陷。
由于硬件的更新周期随时可能到来,可能修改步骤完成时恰好碰上硬件更新周期,出现了如下情形:
读取步骤,读取该bit所在的32位无符号数;
修改步骤,将读取的32位无符号数的对应bit置上;
硬件更新周期到来,触发全套寄存器更新,同时清零已有的就绪位;
回写步骤,将修改过的32位无符号数写回去。
由于前述32位无符号数是硬件更新周期到来之前读取的,记录值仍然为硬件更新周期之前读取和置上的值,然后进行回写操作,又把清零之前的修改过的32位无符号数写回去了,导致硬件执行错误。
举例说明,比如软件读取获得的32位无符号位为00000000,00000000,00000000,00101000;修改后为00000000,00000000,00000000,00101100;硬件更新周期到来,按照00000000,00000000,00000000,00101000配置信息触发全套寄存器更新,同时清零已有的就绪位00000000,00000000,00000000,00000000;软件执行回写步骤,将更新周期到来前记录的00000000,00000000,00000000,00101100结果写回去,导致硬件执行错误。
发明内容
本发明的目的在于:克服现有技术的不足,提供了一种配置寄存器的方法及应用。利用本发明,软件仅写需要置上的就绪位,该就绪位所在的整个就绪寄存器中的其它就绪位的值保持不变。如此,软件可以随时配置完寄存器并置上对应的就绪位,硬件也能以最快的速度让配置信息生效。
需要说明的是,虽然背景技术中仅列举了CPU访问寄存器按照32比特位进行访问的情形,但本发明并不限于上述值,按照16比特位、8比特位等进行访问也适用于本发明,只要超过1比特位,均适应于本发明提供的技术方案。
为实现上述目标,本发明提供了如下技术方案:
一种影子寄存器的就绪位的配置方法,包括步骤:
读取步骤,读取就绪位所在的就绪寄存器的多位无符号数;
修改步骤,在读取的多位无符号数中,修改该就绪位的值;
回写步骤,将修改后的该就绪位的值写回去,该就绪位所在的整个就绪寄存器中的其它位的值保持不变。
进一步,所述就绪寄存器能够存放32位就绪位,通过软件配置完目标寄存器后,将需要修改的就绪位写成1,该就绪位所在的整个32位中的其它位的值不变。
进一步,对应于领域设置单独的就绪位,所述领域表示一组不可分割的寄存器组合,一个领域的就绪位对应于多个寄存器的组合配置。
进一步,不同的就绪位用以标识不同的领域,当一个领域的寄存器配置完成后,将其对应的就绪位写成1,该就绪位所在的整个就绪寄存器中的其它位的值不变。
本发明还公开了一种影子寄存器的就绪位的配置装置,包括如下结构:
读取单元,用以读取就绪位所在的就绪寄存器的多位无符号数;
修改单元,用以根据读取的多位无符号数,修改该就绪位的值;
回写单元,用以将修改后的该就绪位的值写回去,该就绪位所在的整个就绪寄存器中的其它位的值保持不变。
本发明还公开了一种任务处理方法,包括步骤:
通过软件配置当前任务的寄存器信息;
软件配置完成后,利用权利要求1所述的方法写入对应的就绪位以表示就绪;
硬件读取该就绪位,并更新该就绪位对应的影子寄存器,同时清零该就绪位。
进一步,对应于领域设置单独的就绪位,所述领域表示一组不可分割的寄存器组合,一个领域的就绪位对应于多个寄存器的组合配置。
本发明还公开了一种实施前述方法的任务处理系统,包括:
处理器软件,用以配置当前任务的寄存器信息,并在配置完成后写入对应的就绪位;
硬件,用以读出该就绪位,更新该就绪位对应的影子寄存器并清零该就绪位。
本发明还公开了一种屏幕显示的调整方法,包括步骤:
采集屏幕参数更改指令,根据前述更改指令配置对应的寄存器;
寄存器配置完成后,软件利用权利要求1所述方法写入对应的就绪位以表示就绪;
硬件读取就绪位,更新该就绪位对应的影子寄存器并清零该就绪位;
硬件输出完当前帧后更新屏幕参数开始下一帧的无缝显示。
进一步,对应于领域设置单独的就绪位,所述领域表示一组不可分割的寄存器组合,一个领域的就绪位对应于多个寄存器的组合配置。
本发明由于采用以上技术方案,与现有技术相比,作为举例,具有以下的优点和积极效果:软件仅配置需要置上的就绪位,该就绪位所在的整个就绪寄存器中的其它就绪位的值保持不变。如此,软件可以随时配置完寄存器并置上对应的就绪位,硬件也能以最快的速度让配置信息生效。
附图说明
图1为本发明实施例提供的配置寄存器的工作原理图。
图2为现有技术中配置寄存器的时序结构图。
图3为本发明实施例提供的影子寄存器的就绪位的配置方法的操作示例图。
具体实施方式
以下结合附图和具体实施例对本发明公开的配置寄存器的装置、方法及系统作进一步详细说明。应当注意的是,下述实施例中描述的技术特征或者技术特征的组合不应当被认为是孤立的,它们可以被相互组合从而达到更好的技术效果。在下述实施例的附图中,各附图所出现的相同标号代表相同的特征或者部件,可应用于不同实施例中。因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
需说明的是,本说明书所附图中所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定发明可实施的限定条件,任何结构的修饰、比例关系的改变或大小的调整,在不影响发明所能产生的功效及所能达成的目的下,均应落在发明所揭示的技术内容所能涵盖的范围内。本发明的优选实施方式的范围包括另外的实现,其中可以不按所述的或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
实施例
一种影子寄存器的就绪位的配置方法,包括如下步骤:
S100,读取步骤,读取就绪位所在的就绪寄存器的多位无符号数。
S200,修改步骤,在读取的多位无符号数中,修改该就绪位的值。
S300,回写步骤,将修改后的该就绪位的值写回去,该就绪位所在的整个就绪寄存器中的其它位的值保持不变。
本实施例中,影子寄存器需要就绪寄存器配合工作,结合图1进行说明。
对于一些寄存器,其在物理上对应2个寄存器,一个是预装载寄存器,处理器访问的就是预装载寄存器;另一个是影子寄存器,硬件访问的就是影子寄存器。所述就绪寄存器属于普通的寄存器,其对应于所述影子寄存器设置。
就绪寄存器用以供多个就绪位存放,所述就绪位用于记录其对应领域的寄存器是否就绪。未就绪时,比特位值为0,就绪时修改对应的比特位为1。
就绪寄存器可供软件写入值,而只能通过硬件清零。
本实施例中,优选的,所述就绪寄存器最多能够存放32位就绪位。通过软件配置完目标寄存器后,将需要修改的就绪位写成1。由于操作的最小单元为32比特,只能32个比特位一起写,因此对其它的就绪位写0,使得所述其它的就绪位的值保持不变(原值加0等于原值)。即,需要修改的就绪位的值写成1,该就绪位所在的整个32位中的其它位的值保持不变。
现有技术中,当用户改动寄存器信息A,并写了就绪位A(将就绪位的值写为1),然后再要改动寄存器信息B,需要写入就绪位B时,由于CPU只能一次读取或者写入整个就位寄存器中的比特位,当碰上硬件更新周期时可能导致硬件。而利用本发明提供的上述技术方案,在回写步骤中,仅将修改后的该就绪位的值写回去,该就绪位所在的整个就绪寄存器中的其它位的值保持不变,如此可以解决上述问题。
需要说明的是,CPU访问寄存器按照32比特位进行访问的情形,但本发明并不限于上述值,按照16比特位、8比特位等进行访问也适用于本发明,只要超过1比特位即可。
下面以8比特位为例,结合图3详细描述本实例。
软件配置寄存器A或寄存器组合A*B后,软件需要将对应的就绪位写入1。
首先,软件读取就绪寄存器获得的8位无符号位为00010000。
然后,修改对应的就绪位(BIT-2),修改后的就绪寄存器的值为00010100。
若此时硬件更新周期到来,由于上述修改还未回写,则按照修改之前的00010000配置信息触发全套寄存器更新,更新同时清零已有的就绪位,清零后就绪寄存器的值为00000000。
最后,软件执行未完成的回写步骤,仅将修改后的前述就绪位(BIT-2)的值写回去,该就绪位(BIT-2)所在的整个就绪寄存器中的其它位的值保持不变,就绪寄存器的值变为00000100。
如果待下一个硬件更新周期到来之前,寄存器无其它改动操作,则在硬件更新周期到来时,硬件按照前述00000100配置信息触发全套寄存器更新,同时清零已有的就绪位。
这样软件可以随时配置完寄存器就置上就绪位,硬件就能以最快的速度让改动生效。
相对于现有技术,本发明提供的技术方案,无需将更新周期到来前记录的所有就绪寄存器的信息“00010100”写回去(如此会导致BIT-4错误),因而可以避免可能的硬件错误。
本实施例中,还可以对应于领域设置单独的就绪位。
所述领域表示一组不可分割的寄存器组合,一个领域的就绪位对应于多个寄存器的组合配置。不同的就绪位用以标识不同的领域,当一个领域的寄存器配置完成后,将其对应的就绪位写成1,该就绪位所在的整个就绪寄存器中的其它位的值不变。
作为举例而非限制,比如屏幕尺寸配置包括高配置和宽配置。因为显示器的输出一定是高*宽,单独给一个高或者单独给一个宽毫无意义。我们就会把高和宽(当然也可以根据需要,设置包括帧率等额外信息)定义成一个领域,并且用一个单独的就绪位(readybit)去控制。作为举例而非限制,比如就绪位BIT-8对应于屏幕尺寸配置,就绪位BIT-16对应于屏幕尺寸和帧率配置。
硬件更新周期到来时,硬件会先去检查就绪位,如果就绪位被软件置上(即将该就绪位值修改为1)了,代表软件已经更新好了这个就绪位对应的寄存器组合了,也就是说组合中的多个寄存器都已经更新完毕了,可以拿来用了。
如果软件刚写完宽或者宽和高都写完了,硬件更新周期就到来,由于就绪位未写入,因此硬件不会理会软件的上述改动,上述改动会延缓到下一个硬件更新周期。
其他的领域,比如屏幕分割状态,分割成3x3或者4x4个小窗口,可能有多个寄存器来描述屏幕分割状态,它们也是不可分割的,所以被当作一个领域。这些寄存器和屏幕显示高宽的寄存器没有关联性,所以它们可以被不同的就绪控制。
本发明的另一实施例,还公开了一种影子寄存器的就绪位的配置装置。
所述装置包括如下结构:
读取单元,用以读取就绪位所在的就绪寄存器的多位无符号数;
修改单元,用以根据读取的多位无符号数,修改该就绪位的值;
回写单元,用以将修改后的该就绪位的值写回去,该就绪位所在的整个就绪寄存器中的其它位的值保持不变。
本实施例中,还可以对应于领域设置单独的就绪位。
所述领域表示一组不可分割的寄存器组合,一个领域的就绪位对应于多个寄存器的组合配置。不同的就绪位用以标识不同的领域,当一个领域的寄存器配置完成后,将需要修改的就绪位写成1,该就绪位所在的整个就绪寄存器中的其它位的值不变。
作为举例而非限制,比如屏幕尺寸配置包括高配置和宽配置。因为显示器的输出一定是高*宽,单独给一个高或者单独给一个宽毫无意义。我们就会把高和宽(当然也可以根据需要,设置包括帧率等额外信息)定义成一个领域,并且用一个单独的就绪位(readybit)去控制。作为举例而非限制,比如就绪位BIT-8对应于屏幕尺寸配置,就绪位BIT-16对应于屏幕尺寸和帧率配置。
其他的领域,比如屏幕分割状态,分割成3x3或者4x4个小窗口,可能有多个寄存器来描述屏幕分割状态,它们也是不可分割的,所以被当作一个领域。这些寄存器和屏幕显示高宽的寄存器没有关联性,所以它们可以被不同的就绪控制。
其它技术特征参见在前实施例的描述,在此不再赘述。
本发明的另一实施例,还公开了一种任务处理方法。
所述方法包括如下步骤:
S10,通过软件配置当前任务的寄存器信息。
S20,软件配置完成后,利用权利要求1所述的方法写入对应的就绪位以表示就绪。
S30,硬件读取该就绪位,并更新该就绪位对应的影子寄存器,同时清零该就绪位。
以及对应于前述方法的任务处理系统,所述系统包括:
处理器软件,用以配置当前任务的寄存器信息,并在配置完成后写入对应的就绪位;
硬件,用以读出该就绪位,更新该就绪位对应的影子寄存器并清零该就绪位。
优选的,本实施例中,还可以对应于领域设置单独的就绪位。
所述领域表示一组不可分割的寄存器组合,一个领域的就绪位对应于多个寄存器的组合配置。不同的就绪位用以标识不同的领域,当一个领域的寄存器配置完成后,将需要修改的就绪位写成1,该就绪位所在的整个就绪寄存器中的其它位的值不变。
作为举例而非限制,比如屏幕尺寸配置包括高配置和宽配置。因为显示器的输出一定是高*宽,单独给一个高或者单独给一个宽毫无意义。我们就会把高和宽(当然也可以根据需要,设置包括帧率等额外信息)定义成一个领域,并且用一个单独的就绪位(readybit)去控制。作为举例而非限制,比如就绪位BIT-8对应于屏幕尺寸配置,就绪位BIT-16对应于屏幕尺寸和帧率配置。
其他的领域,比如屏幕分割状态,分割成3x3或者4x4个小窗口,可能有多个寄存器来描述屏幕分割状态,它们也是不可分割的,所以被当作一个领域。这些寄存器和屏幕显示高宽的寄存器没有关联性,所以它们可以被不同的就绪控制。
其它技术特征参见在前实施例的描述,在此不再赘述。
本发明的另一实施例,还公开了一种屏幕显示的调整方法,包括步骤:
S1,采集屏幕参数更改指令,根据前述更改指令配置对应的寄存器。
S2,寄存器配置完成后,软件利用权利要求1所述方法写入对应的就绪位以表示就绪。
S3,硬件读取就绪位,更新该就绪位对应的影子寄存器并清零该就绪位。
S4,硬件输出完当前帧后更新屏幕参数开始下一帧的无缝显示。
优选的,本实施例中,还可以对应于领域设置单独的就绪位。
所述领域表示一组不可分割的寄存器组合,一个领域的就绪位对应于多个寄存器的组合配置。不同的就绪位用以标识不同的领域,当一个领域的寄存器配置完成后,将其对应的就绪位写成1,该就绪位所在的整个就绪寄存器中的其它位的值不变。
作为举例而非限制,比如屏幕尺寸配置包括高配置和宽配置。因为显示器的输出一定是高*宽,单独给一个高或者单独给一个宽毫无意义。我们就会把高和宽(当然也可以根据需要,设置包括帧率等额外信息)定义成一个领域,并且用一个单独的就绪位(readybit)去控制。作为举例而非限制,比如就绪位BIT-8对应于屏幕尺寸配置,就绪位BIT-16对应于屏幕尺寸和帧率配置。
其他的领域,比如屏幕分割状态,分割成3x3或者4x4个小窗口,可能有多个寄存器来描述屏幕分割状态,它们也是不可分割的,所以被当作一个领域。这些寄存器和屏幕显示高宽的寄存器没有关联性,所以它们可以被不同的就绪控制。
其它技术特征参见在前实施例的描述,在此不再赘述。
需要说明的是,本发明中,所述处理器可以是任何类型的处理器,诸如通用中央处理单元(“CPU”)或诸如嵌入式微控制器之类的专用微处理器或数字信号处理器(“DSP”)。另外,设备或装置还可以包括通常在计算系统中找到的其它组件,诸如存储在存储器中并由处理器执行的操作系统、队列管理器、设备驱动程序、数据库驱动程序或一个或多个网络协议等。
在上面的描述中,本发明的公开内容并不旨在将其自身限于这些方面。而是,在本公开内容的目标保护范围内,各组件可以以任意数目选择性地且操作性地进行合并。另外,像“包括”、“囊括”以及“具有”的术语应当默认被解释为包括性的或开放性的,而不是排他性的或封闭性,除非其被明确限定为相反的含义。所有技术、科技或其他方面的术语都符合本领域技术人员所理解的含义,除非其被限定为相反的含义。在词典里找到的公共术语应当在相关技术文档的背景下不被太理想化或太不实际地解释,除非本公开内容明确将其限定成那样。本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (6)

1.一种影子寄存器的就绪位的配置方法,其特征在于包括步骤:
读取步骤,读取就绪位所在的就绪寄存器的多位无符号数,所述就绪寄存器对应于影子寄存器设置,就绪寄存器用以供多个就绪位存放,所述就绪位用于记录其对应领域的寄存器是否就绪;
修改步骤,在读取的多位无符号数中,修改该就绪位的值;
回写步骤,仅将修改后的该就绪位的值写回去,该就绪位所在的整个就绪寄存器中的其它位的值保持不变;
其中,所述领域表示一组不可分割的寄存器组合,一个领域的就绪位对应于多个寄存器的组合配置;不同的就绪位用以标识不同的领域,当一个领域的寄存器配置完成后,将其对应的就绪位写成1,该就绪位所在的整个就绪寄存器中的其它位的值不变。
2.根据权利要求1所述的方法,其特征在于:所述就绪寄存器能够存放32位就绪位,通过软件配置完目标寄存器后,将需要修改的就绪位写成1,该就绪位所在的整个32位中的其它位的值不变。
3.一种影子寄存器的就绪位的配置装置,其特征在于包括如下结构:
读取单元,用以读取就绪位所在的就绪寄存器的多位无符号数;所述就绪寄存器对应于影子寄存器设置,就绪寄存器用以供多个就绪位存放,所述就绪位用于记录其对应领域的寄存器是否就绪;
修改单元,用以根据读取的多位无符号数,修改该就绪位的值;
回写单元,用以仅将修改后的该就绪位的值写回去,该就绪位所在的整个就绪寄存器中的其它位的值保持不变;
其中,所述领域表示一组不可分割的寄存器组合,一个领域的就绪位对应于多个寄存器的组合配置;不同的就绪位用以标识不同的领域,当一个领域的寄存器配置完成后,将其对应的就绪位写成1,该就绪位所在的整个就绪寄存器中的其它位的值不变。
4.一种任务处理方法,其特征在于包括步骤:
通过软件配置当前任务的寄存器信息;
软件配置完成后,利用权利要求1所述的方法写入对应的就绪位以表示就绪;
硬件读取该就绪位,并更新该就绪位对应的影子寄存器,同时清零该就绪位。
5.一种实施权利要求4所述方法的任务处理系统,其特征在于包括:
处理器软件,用以配置当前任务的寄存器信息,并在配置完成后写入对应的就绪位;
硬件,用以读出该就绪位,更新该就绪位对应的影子寄存器并清零该就绪位。
6.一种屏幕显示的调整方法,其特征在于包括步骤:
采集屏幕参数更改指令,根据前述更改指令配置对应的寄存器;
寄存器配置完成后,软件利用权利要求1所述方法写入对应的就绪位以表示就绪;
硬件读取就绪位,更新该就绪位对应的影子寄存器并清零该就绪位;
硬件输出完当前帧后更新屏幕参数开始下一帧的无缝显示。
CN201910512202.7A 2019-06-13 2019-06-13 配置寄存器的方法及应用 Active CN110609706B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910512202.7A CN110609706B (zh) 2019-06-13 2019-06-13 配置寄存器的方法及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910512202.7A CN110609706B (zh) 2019-06-13 2019-06-13 配置寄存器的方法及应用

Publications (2)

Publication Number Publication Date
CN110609706A CN110609706A (zh) 2019-12-24
CN110609706B true CN110609706B (zh) 2022-02-22

Family

ID=68890980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910512202.7A Active CN110609706B (zh) 2019-06-13 2019-06-13 配置寄存器的方法及应用

Country Status (1)

Country Link
CN (1) CN110609706B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111158875B (zh) * 2019-12-25 2023-05-02 眸芯科技(上海)有限公司 基于多模块的多任务处理方法、装置及系统
CN112363759B (zh) * 2020-10-22 2022-10-14 海光信息技术股份有限公司 一种寄存器配置方法、装置、cpu芯片及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106445470A (zh) * 2016-09-30 2017-02-22 北京集创北方科技股份有限公司 芯片中的配置寄存器的初始化方法和初始化装置
CN107729050A (zh) * 2017-09-22 2018-02-23 中国科学技术大学苏州研究院 基于let编程模型的实时系统及任务构建方法
CN108027772A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 用于逻辑处理器的不同的系统寄存器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
US6128728A (en) * 1997-08-01 2000-10-03 Micron Technology, Inc. Virtual shadow registers and virtual register windows
US6708268B1 (en) * 1999-03-26 2004-03-16 Microchip Technology Incorporated Microcontroller instruction set
US7698536B2 (en) * 2005-08-10 2010-04-13 Qualcomm Incorporated Method and system for providing an energy efficient register file
CN101739368B (zh) * 2008-11-07 2012-06-06 中兴通讯股份有限公司 一种中断加速装置和中断处理系统
WO2012103373A2 (en) * 2011-01-27 2012-08-02 Soft Machines, Inc. Variable caching structure for managing physical storage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108027772A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 用于逻辑处理器的不同的系统寄存器
CN106445470A (zh) * 2016-09-30 2017-02-22 北京集创北方科技股份有限公司 芯片中的配置寄存器的初始化方法和初始化装置
CN107729050A (zh) * 2017-09-22 2018-02-23 中国科学技术大学苏州研究院 基于let编程模型的实时系统及任务构建方法

Also Published As

Publication number Publication date
CN110609706A (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
JP4225851B2 (ja) データ処理装置用トレース要素生成システム
CN110609706B (zh) 配置寄存器的方法及应用
JPH03206523A (ja) デジタルコンピユータにおいてデータをメモリ内のスタツク上にプツシユする方法およびパイプラインされる命令とメモリを有するデジタルコンピユータにおいてスタツクオペレーシヨンを実行する回路
JP3290548B2 (ja) 階層形チェックポイントを使用する論理シミュレータ
CN112612520B (zh) 一种基于pld对寄存器清零的方法、系统、设备及介质
CN107870780B (zh) 数据处理装置和方法
US11663011B2 (en) System and method of VLIW instruction processing using reduced-width VLIW processor
US8056088B1 (en) Using scan chains for context switching
US20030084232A1 (en) Device and method capable of changing codes of micro-controller
JPWO2009028106A1 (ja) 情報処理装置
US10761892B2 (en) Method and electronic device for executing data reading/writing in volume migration
JP2007094986A (ja) シミュレーション装置およびシミュレーション方法
US11307795B2 (en) Electronic processing devices and memory control methods thereof
JP2001331342A (ja) 情報処理装置のエラー表示方法、及びそのプログラムを記録した記録媒体
JP5545054B2 (ja) デバッグ回路及びデバッグシステム
JP2000215068A (ja) マルチタスクスケジュ―リング装置
JP5907558B2 (ja) マルチインターバルタイマ並びにその制御装置、制御方法及び制御プログラム
US20210389985A1 (en) Data processing method, electronic device, and storage medium
US10853310B2 (en) Call stack sampling
US20230418473A1 (en) Continuous memory access acceleration circuit, address shift circuit and address generation method
JP2883465B2 (ja) 電子計算機
JP2004013506A (ja) プロセッサのダウンロード装置及びその制御方法
JP3616588B2 (ja) マイクロプログラムチェックシステム
JPH01263819A (ja) 集積回路
JP2019020931A (ja) 処理速度整合回路およびマイクロプロセッサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 201210 8th floor, building 1, 298 Xiangke Road, Pudong New Area, Shanghai

Applicant after: MOUXIN TECHNOLOGY (SHANGHAI) Co.,Ltd.

Address before: Room 507, building 1, No. 800, Naxian Road, pilot Free Trade Zone, Pudong New Area, Shanghai 201210

Applicant before: MOUXIN TECHNOLOGY (SHANGHAI) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant