JP3290548B2 - 階層形チェックポイントを使用する論理シミュレータ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理シミュレータの分野
に関し、より詳細には、ディジタルメモリを含む論理回
路の長時間のシミュレーションを実行する論理シミュレ
ータに関する。

【０００２】

【従来の技術】論理シミュレータは、実際の論理設計を
組み立ててテストせずに、設計した論理回路の完全性を
テストするため、長年のあいだ設計者によって使用され
てきた。論理シミュレータは、特定の設計によって実行
される機能をシミュレートして、設計者にその設計によ
って発生する信号を調査する機会を提供する。シミュレ
ートされた信号の分析から設計者は設計の流れを明かに
する。

【０００３】設計誤りが識別されると、論理シミュレー
タにより設計者は容易に設計を修正して論理シミュレー
ションを再実行することができる。設計を変更しかつ変
更された設計を迅速にテストする能力により、回路設計
にかかる全時間を大幅に短縮してきた。シミュレータの
これらの利点の結果として、設計者は、設計の誤りを指
摘するとともに新しい設計に誤りがないか迅速にテスト
するためシミュレータを頼りにするようになった。

【０００４】上に説明したシミュレータを使用する設計
方法は、比較的簡単な論理シミュレーションには最適で
ある。しかし、非常に複雑は論理ネットワークをシミュ
レートしようとする場合は、シミュレータの実行時間が
長時間続くことになり、より複雑な論理ネットワークの
場合は、シミュレーションを完了するのに何日間もかか
ることになるかもしれない。これは非常に多数の回路を
シミュレートすることに主として帰因している。かかる
シミュレーションの実行中に、いくつかのシミュレーシ
ョンデータが出力トレースファイルにダンプされる。シ
ミュレーション中の論理設計に誤りが発見されると、シ
ミュレータはトレースファイルのデータに頼らなければ
ならないのが普通である。普通、トレースファイルの利
用可能なデータの量は限定されているので、論理設計を
完全にテストするためには何回もシミュレーションを行
う必要がある。

【０００５】

【発明が解決しようとする課題】上述の問題点に対する
解を求める場合、設計者が、希望するチェックポイント
でシミュレーションを再実行させ、これにより異なる時
点のシミュレート信号を容易に観測できるようなチェッ
クポイント方式（scheme）が開発されてきた。この手法
には、論理ネットワークに対するデータ信号の値を定期
的に記憶し、そしてシミュレーションサイクル毎に生成
されるデータ信号のうち、記憶するデータ信号以外のデ
ータ信号を廃棄することが含まれている。チェックポイ
ントのデータを記憶し（checkpointing ）ておけば、設
計者は、前にシミュレートした全マシンサイクルではな
いが、多数のマシンサイクルでシミュレーションを再実
行することが可能になる。正確なマシンサイクルがチェ
ックポイントに記憶され（checkpointed）ておらず、か
つ利用不可能であれば、シミュレータは最も近くの時間
的に早いチェックポイント（ earlier checkpoint:以
下、「前にあるチェックポイント」とする）を選択し、
そこからシミュレーションを再実行する。シミュレーシ
ョンは、わずかな遅れで希望するマシンサイクルに到達
する。しかし、これまでに試みられてきた方法と同様
に、この方法は、チェックポイント方法を用意するため
に非常に多数の記憶場所を必要とする。したがって、効
率的に評価することができ、かつチェックポイントデー
タを使用して再実行させることができるシミュレーショ
ンの長さは、シミュレータに利用できるチェックポイン
トメモリの量によって制限される。

【０００６】シミュレーション中のネットワークが１つ
またはそれ以上のメモリを含んでいる場合、データ信号
を記憶するメモリの使用率の問題は一層重要になる。既
存のシミュレータにおいては、シミュレーションの中に
書込まれるネットワークの各記憶場所は、シミュレート
されたデータを記憶するのと同じ量のメモリを必要とす
る。メモリの大きさと数が増加するのにともない、その
メモリに接続される論理ネットワークの大きさも増加
し、シミュレーション時間がより長くなるのにともなっ
てシミュレータに対するメモリの必要性も著しく大きく
なり、最終的にはシミュレータの記憶容量に対する制限
のため、シミュレータは、割込みの無い希望する長さの
シミュレーションを実行できなくなってしまう。

【０００７】

【課題を解決する手段】本発明には論理シミュレータが
含まれているが、この論理シミュレータは階層形チェッ
クポイント方式（hierarchical checkpointing）を利用
しており、１つまたはそれ以上のメモリを含む複雑な論
理ネットワークの長時間シミュレーションに特に有用で
ある。このシミュレータは、シミュレーション中の論理
ネットワークの各メモリ用のメモリデータアレーを備え
ている。各メモリデータアレーは、シミュレートされた
メモリに対する各シミュレートされた書込みの時刻と内
容あるいは値（時刻／値の対）を記憶するためにある。
またシミュレータには、シミュレーション中の論理ネッ
トワークの各メモリに対する変更管理リスト（change m
anagement list）が含まれており、変更管理リストは時
刻／値の対が配置される記憶場所に対してポインタ（時
刻／アドレスの対）を与える。

【０００８】シミュレータには、シミュレーション中の
ネットワークの中のディジタル論理のシミュレートされ
たデータ信号を記憶するため階層構造のチェックポイン
トデータレジスタが含まれている。階層構造には複数の
記憶場所を有する第１のレジスタが含まれているが、各
記憶場所には、レジスタに記憶された各シミュレートさ
れたサイクルに対するシミュレートされた複数の回路の
信号が記憶される。かかるシミュレートされた複数の回
路の信号は、所与の第１の時間間隔あるいは第１のグル
ープにおいて記憶された信号のすべてを含んでいる。第
１のレジスタは、複数の第１の時間間隔に対するシミュ
レーションデータ信号を記憶するために十分な大きさが
ある。階層構造には第１のレジスタに結合される第２の
レジスタが含まれているが、第２のレジスタには複数の
記憶場所が含まれている。第２のレジスタは、第１の各
時間間隔における１サイクルに対して記憶されたシミュ
レートされた信号をすべて受信するが、前記第２のレジ
スタに記憶された信号は、前記第１の時間間隔より長い
第２の時間間隔の中に集められる。第１のレジスタの前
に書かれたグループの中のデータが、新しいデータによ
って上書きされようとするときに、前記第１のレジスタ
から第２のレジスタにデータが送られる。

【０００９】追加階層形レジスタが与えられており、各
レジスタは、前にあるレジスタ（earlier registor）に
よって識別された各時間間隔の中の１サイクルに対する
シミュレートされた信号を記憶する、前にあるレジスタ
に結合されている。１つのレジスタから次のより高い階
層のレジスタにデータ転送が起こるのは、より低い２つ
の階層形レジスタの中のデータが新しいデータにより上
書きされようとするときである。

【００１０】また、シミュレータには階層形チェックポ
イント更新システムが含まれており、このシステムは、
メモリデータアレーおよび変更管理リストの状態を定期
的にチェックして、選択された１つの階層形レジスタか
ら別の階層形レジスタに一定のデータが転送されること
に関係のある各サンプリング間隔の間に、シミュレート
された各記憶場所に記憶された最新のデータに対応しな
いデータを、メモリデータアレーおよび変更管理リスト
から除去する。

【００１１】

【実施例】他の利点および特徴も含め、前述した本発明
の利点および特徴について添付の図面を参照して説明す
る。

【００１２】図１を参照すると、論理ネットワークをシ
ミュレートするシミュレータ１０が示されている。シミ
ュレータ１０は、当業者には公知のタイプであり、ハー
ドウエアあるいはソフトウエアを使用したシステムの何
れかを含んでいる。しかし、シミュレータ１０はシミュ
レーション中の論理ネットワークの記述の上で動作し、
シミュレートされた各サイクルがクローズするとき、シ
ミュレータ１０の出力１２に、シミュレートされた論理
ネットワークの中の複数の場所の信号レベルを表すデー
タを発生する。シミュレーション中の複雑な論理ネット
ワークに対しては、出力１２に現れる信号の数が数千か
ら数万あるいはもっと大きな数になる。ディジタルメモ
リを含む論理ネットワークをシミュレートしているシミ
ュレータの場合には、シミュレータ１０の出力には、さ
らにライン１４の出力信号が含まれ、この出力信号には
時刻、値および変更された記憶場所を識別する情報が含
まれている。

【００１３】図１のネットワークには環状バッファ（ci
rcular buffer ）１６が含まれており、環状バッファ１
６は、シミュレーション中の複数の回路信号の値を受け
取るシミュレータ１０の出力１２に結合している。普
通、シミュレートされた信号には、レジスタの状態だけ
でなく、組合わせ論理の出力を表す信号も含まれてい
る。これらの回路信号の値は環状バッファ１６に記憶さ
れるが、環状バッファ１６には、最新のシミュレーショ
ンサイクルが終了する時にシミュレーション中のネット
ワークの複数の回路のシミュレータ出力を記憶する複数
の記憶場所が含まれている。さらに、バッファ１６は、
前に実行された複数のシミュレータサイクルが終了する
ときのシミュレータの出力を記憶する複数の記憶場所を
備えている。本発明の好適実施例においては、実際にバ
ッファ１６は、２００個のバッファ場所を備えており、
各バッファ場所は１つのシミュレーションサイクルが終
了するときの回路信号の値を記憶する。その上、バッフ
ァ１６は、それぞれ１００マシンサイクルの２つの時間
間隔に対する回路信号の値を記憶できるように構成され
ている。

【００１４】既に説明した通り、環状バッファ１６には
シミュレータ１０の出力に現れるディジタル信号を記憶
する複数の記憶場所が含まれている。本発明の好適実施
例においては、バッファ１６に記憶できる隣接シミュレ
ータサイクルの数は、約２００サイクルを含む任意のサ
イクル数に限定されているが、この数より大きいか小さ
いかいずれかの任意の数の記憶場所も利用することがで
きる。バッファ１６に記憶されるシミュレートされたサ
イクルの数は任意であるが、正確な大きさを決定すると
きの重要な要因は、過去において正確にシミュレートさ
れたサイクルでシミュレーションを再実行することがで
きるというユーザに対する要望である。シミュレーショ
ンを再実行する目的に対して、バッファ１６に使用可能
な記憶場所が多くなればなるほど、前にシミュレートさ
れたネットワークのより多数の正確な状態がユーザに使
用可能になる。本発明のこの側面については後で明かに
する。

【００１５】シミュレータからのディジタル信号を記憶
するために階層構造が確立されているのであるから、環
状バッファ１６は、選択的にデータを転送するキャッシ
ュライン１８を備えている。このデータは、選択された
シミュレーションサイクルが終了するときのシミュレー
ション中の回路の状態を表しており、環状バッファ１６
から第１の選択記憶バッファ（selective strage buffe
r ）２０に転送される。環状バッファ１６から第１の選
択記憶バッファ２０に対するこのデータ転送は、バッフ
ァ１６に記憶されるデータの各間隔の間に生起する。図
示した実施例においては、このことは１００サイクル毎
に１サイクルに対するシミュレーションデータがバッフ
ァ１６に記憶され、このデータがバッファ２０に転送さ
れることを意味している。望ましいことは、選択された
周期的間隔は、以前に一杯になった記憶場所を上書きす
る前に、環状バッファ１６を完全に埋めるために要求さ
れるサイクルの総合計数の半分より少なくとも長くはな
いということと、そして好適実施例においては、キャッ
シュライン１８は１００シミュレーションサイクル毎に
１回活性化されるということである。

【００１６】第１の選択記憶バッファ２０は複数の記憶
場所を持っており、この記憶場所の数は、バッファ１６
内の記憶場所の数と同じか、より多いことが望ましい
が、任意である。たとえば、第１の選択記憶バッファ２
０は、５００個の場所を含んでいるが、各場所にはシミ
ュレータ１０の１マシンサイクルの出力を表すデータが
記憶されており、この出力は、そのすぐ隣の場所から、
ライン１８上の隣接データの転送を分離するサイクルの
数だけ異なる時に発生する。バッファ１６が１００シミ
ュレーションサイクル毎にデータを第１の選択記憶バッ
ファ２０に転送すれば、たとえば、第１の選択記憶バッ
ファ２０はシミュレータ１０からの複数のデータ信号出
力を持つことになり、各データ信号出力は、前回のシミ
ュレータ出力からの第１の時間間隔の間に、あるいは１
００シミュレーションサイクルの間にバッファ２０に記
憶される。

【００１７】バッファ２０の中のデータは、望ましくは
各時間間隔が１００エントリのある５つの時間間隔の中
に配列されている（すなわち、１００チェックポイント
を含んでいるグループが５グループある）。バッファ２
０の中の各エントリ（チェックポイント）は１００シミ
ュレーションサイクル毎に発生するのであるから、バッ
ファ２０の中のデータの各時間間隔（チェックポイント
のグループ）は、合計１０，０００シミュレーションサ
イクルの第２の時間間隔に対して、１００シミュレーシ
ョンサイクル毎にシミュレータから出力される回路信号
を表す。本発明の好適実施例においてはバッファ２０は
５００個の場所を持っているので、最新の５０，０００
シミュレーションサイクルに対する１００サイクル毎の
シミュレートされた回路信号がバッファ２０に記憶され
る。同様に注意されたいことは、バッファ２０に記憶さ
れた特定の信号には常にシミュレーション中の回路ネッ
トワークの中の全レジスタのシミュレートされた信号が
含まれており、さらにシミュレーション中のネットワー
クの中の組合わせ論理を表すデータ信号が含まれている
ということである。それに反して、バッファ１６にはシ
ミュレーション中のネットワークの中の全レジスタと組
合わせ論理に対するシミュレーション信号が含まれてい
る。したがって、バッファ２０の各バッファ場所はバッ
ファ１６の中の各場所よりも大きくする必要がなく、シ
ミュレーション中のネットワークの中の組合わせ論理信
号がバッファ２０に記憶されないとすればかなり小さく
てもよい。

【００１８】また、第１の選択記憶バッファ２０はキャ
ッシュライン２２を備えているが、このラインが活性化
されると、キャッシュライン２２は第１の選択記憶バッ
ファ２０から第２の選択記憶バッファ２４にデータを送
る。バッファ２０の記憶場所の数が５００だと仮定する
と、バッファ２０は５０，０００シミュレーションサイ
クルが経過した後では、完全に一杯になる。その後で、
データがバッファ２０に入るとき、前に入った１グルー
プのデータは無効にされ、続いて上書きされる。無効に
するために選ばれるグループは、最も前に使用された
（ＬＲＵ：LeastRecently Used ）グループである。し
たがって、バッファ２０に記憶されているＬＲＵグルー
プのデータが新しいデータで上書きされようとすると
き、バッファ２０の中のチェックポイントデータのＬＲ
Ｕグループの１サイクルに対するデータは、キャッシュ
ライン２２を介して第２の選択記憶バッファ２４に転送
される。第１の選択記憶バッファ２０の各チェックポイ
ントグループには１００エントリあるから、ライン２２
に転送される頻度は、第１の選択記憶バッファ２０の中
の１００エントリ毎に１回転送するように選ばれてい
る。第１の５０，０００シミュレーションサイクルが終
了した後、１０，０００シミュレーションサイクルの間
隔毎にライン２２を介して１回の転送が生起する。

【００１９】本発明の次の階層形レジスタは、前の階層
形レジスタが自分の中にあるデータを上書きしようとす
るまで、データを自レジスタに転送させないことが望ま
まれているが、当業者ならば、これが必要でない場合で
あることを認識できるであろう。チェックポイントデー
タのグループの中の選択されたサイクルのデータを、よ
り低位のチェックポイントの階層形レジスタから次のよ
り高位のチェックポイントの階層形レジスタに転送する
ことは、このグループの希望するサイクルが低位の階層
形レジスタに入れられた後ならばいつでも可能である
が、希望するサイクルのデータが上書きされる前は不可
能である。

【００２０】第２の選択記憶バッファ２４は、５００個
のチェックポイントに関するデータを記憶する５００個
の記憶場所を備えていることが望ましい。バッファ２４
の１００個の場所毎に、１，０００，０００シミュレー
ションサイクルを含む第３の時間間隔にわたって生起す
るチェックポイントのグループが含まれており、各場所
にはシミュレータサイクルのシミュレータデータ信号が
記憶されるが、このシミュレータサイクルは、その場所
に記憶されている隣のシミュレーションサイクルから１
０，０００シミュレーションサイクルだけ離れている。
第１の５，０００，０００シミュレータサイクルの後で
バッファ２４が完全に埋まると、前に書込まれたチェッ
クポイントのグループを無効にしなければならないの
で、当該データを新しいチェックポイントデータで上書
きしてよい。

【００２１】図１のシステムは第３の選択記憶バッファ
２６を含んでいるが、このバッファ２６はキャッシュラ
イン２９により第２の選択記憶バッファ２４に結合され
ている。第３の選択記憶バッファ２６は希望するだけ多
数のサイクル記憶場所を備えている。ライン２９に対す
る転送は、バッファ２４が完全に一杯になると、望まし
くはシミュレータの１００万サイクル毎に少なくとも１
回生起するから、バッファ２６は、ユーザが実行した１
００万シミュレーションサイクル数に対応する大きさを
持つことができる。

【００２２】要約すると、環状バッファ１６はシミュレ
ータ１０からの２００個の最新データ信号出力を有して
いる。しかし、第１の選択記憶バッファ２０はそこに記
憶されるシミュレートされた信号出力を５００個有して
おり、各出力はシミュレータの最大１００シミュレータ
マシンサイクルだけ離れている。このデータは、１００
個のシミュレートされた信号出力を持つ５グループに構
成される。第２の選択記憶バッファ２４は５００個の追
加記憶場所を備えている。このデータは、１００個のシ
ミュレートされた信号出力を持つ５グループに構成され
るが、各グループはそれぞれ１０，０００サイクルだけ
離れている。第３の選択記憶バッファ２６には希望する
だけ多数の複数の場所が含まれているが、第３の選択記
憶バッファ２６に記憶される信号の隣接する各セット
は、シミュレータ１０の１００万マシンサイクルだけ離
れている。

【００２３】図１のシステムには、オペレータからのデ
ータを受ける再実行／巻戻し（rewind）システム３８が
含まれているが、このデータは、前に実行されたシミュ
レーションサイクルを定義しており、オペレータはその
シミュレーションサイクルで、シミュレーションを再実
行あるいは巻戻しできればよいと考えている。再実行と
いう語が含む意味は次の通りである。すなわち、再実行
では、前に実行されたシミュレーションサイクルでシミ
ュレーションを再スタートさせ、そして論理信号と前に
シミュレートした記憶場所に対して記憶したデータを変
更しない。このことによって、その時および後でシミュ
レーション中のネットワークの振る舞いを観測できるよ
うに、希望した過去のシミュレーションサイクルでシミ
ュレーションデータを再生成することが可能になる。巻
戻しという語が含む意味は次の通りである。すなわち、
巻戻しでは、前に実行されたシミュレーションサイクル
の論理信号およびメモリデータであって、所与のシミュ
レーションサイクルの後で生起した論理信号およびメモ
リデータは忘れられる、つまり各種の記憶バッファから
クリアされる。その後で、記憶バッファに残っている、
シミュレーションの初期値としての役割をするデータを
使ってシミュレータをスタートする。

【００２４】バッファ１６、２０、２４、２６は再実行
／巻戻しシステム３８に結合されている。シミュレーシ
ョンを再実行したい場合、再実行／巻戻しシステム３８
は、バッファ１６、２０、２４、２６のデータをその順
番で走査し、その中に再スタートさせたいサイクルのシ
ミュレーションデータを持っている第１のバッファを決
定するか、あるいは正確な一致が見つけられない場合、
再スタートさせたいサイクルに最も近いが少し前のサイ
クルを持っている第１のバッファを決定する。データが
希望するサイクルあるいは次に最も近いが少し前のチェ
ックポイントのデータが記憶されたサイクル（checkpoi
nyted cycle ）に配置されると、そのデータが環状バッ
ファ１６に配置されるまで、そのデータは次の低位のバ
ッファに次々とコピーされる。この過程において、各バ
ッファの中のいくつかのチェックポイントデータは、高
位のバッファから低位のバッファに転送中のデータのた
めに消失してしまう。その上、シミュレーションを再実
行するためのチェックポイントデータが含まれているデ
ータグループ内の他のデータも消失してしまうかもしれ
ない。バッファが更新されると、バッファ１６の中の希
望する再実行データ、はライン２８を介してシミュレー
タ１０に結合され、シミュレータのレジスタの中に希望
するデータを入れることによってシミュレーションの再
実行が開始する。

【００２５】既に注意した通り、シミュレータ１０はメ
モリを備えた論理ネットワークをシミュレートすること
ができる。かかるシミュレータを再実行／巻戻しするた
めには、記憶場所が書込まれるときは、いつもメモリデ
ータが記憶されることが絶対に必要である。このこと
は、メモリデータに対する変更が生じた刻間、変更が生
じた場所および変更された記憶場所の中に記憶されたデ
ータに関する情報を備えることにより達成される。この
情報は、シミュレートされたネットワークの記憶場所が
変更される都度、ライン１４を介して変更管理リスト３
０およびメモリデータアレー３２に送られる。変更管理
リスト３０は変更されたメモリの時刻および場所を確認
するために利用される。これに反して、メモリデータア
レー３２はシミュレートされたネットワークの中の変更
のあった各記憶場所に記憶された時刻およびデータの内
容を示すために利用される。さらにメモリデータアレー
３２はシミュレートされた記憶場所としての役割もす
る。

【００２６】上に注意した通り、変更管理リスト３０お
よびメモリデータアレー３２は、シミュレーションの進
行中に変更のあった記憶場所の時刻と内容に関するデー
タを記憶している。シミュレートされたシステムが、デ
ータＤを時刻ＴでアドレスＡのシミュレートされたメモ
リに記憶する場合、メモリデータアレー３２は、Ｔおよ
びＤから成る時刻およびデータの情報をアドレスＡに記
憶する。これと同時に、変更管理リスト３０は、対応す
るＴおよびＡから成る時刻およびアドレスの情報を記憶
する。

【００２７】シミュレートされるディジタルネットワー
クのいくつかは、非常に多数のメモリ書込みを含んでい
るかもしれない以上、リスト３０およびアレー３２の大
きさは、これらの変更を保持するために十分な大きさで
なければならないか、あるいはある種のチェックポイン
トのメカニズムを備えていなければならない。本発明で
はよく考えて、チェックポイントシステム３４を使用す
ることにしたが、チェックポイントシステム３４は変更
管理リスト３０およびメモリデータアレー３２を定期的
にチェックして、選択的にエントリを取り除く。チェッ
クポイントシステム３４はバッファ１６、２０、２４、
２６に結合され、変更管理リスト３０およびメモリデー
タアレー３２は、バッファ１６、２０、２４、２６の中
でチェックポイントのデータを記憶することに同期して
チェックポイントのデータを更新することを可能にす
る。また注意されたいことは、多くのシミュレーション
ではメモリ書込みの頻度は非常に少ないので、データを
記憶する必要性は、バッファ１６あるいはバッファ２０
がチェックポイントのデータを更新するほど高い頻度で
チェックポイントのデータを記憶することを要求するほ
ど大きくはないので、リスト３０およびアレー３２は、
バッファ１６あるいはバッファ２０の変化に同期してチ
ェックポイントのデータを更新する必要はないことであ
る。リスト３０およびアレー３２は、バッファ２４ある
いはバッファ２６の更新と同期して更新される必要があ
る。

【００２８】リスト３０およびアレー３２はシミュレー
タ１０に結合されている。アレー３２は２つの機能を果
たす。アレー３２はシミュレートされた回路のメモリの
役目をすると共に、シミュレータ１０によって要求され
場合そのデータをライン３６に置く。またアレー３２
は、いつ記憶場所が書込まれたかということと、その時
に記憶されたデータとに関する履歴情報を記憶する役目
をする。シミュレータの再スタートあるいは巻戻しが、
再実行／巻戻しシステム３８によって要求された場合、
データはリスト３０およびアレー３２に送られ、シミュ
レーションを再スタートすべきサイクルの時刻を指定す
る。シミュレーションを再スタートする場合、リスト３
０およびアレー３２に記憶されているデータはどんなこ
とがあっても変更されない。しかし、シミュレーション
を巻戻しする場合は、シミュレーション中の回路に対し
て、シミュレーションが巻戻しされる時刻の後に生起す
るメモリ書込みに対応するデータは全てクリアされる。

【００２９】変更管理リストおよびメモリデータアレー
の協力を得てチェックポイント更新システム３４の動作
をより完全に理解するために、つぎに図２〜図９を参照
する。図２において、変更管理リスト３０の内容はシミ
ュレーション中のネットワークの１０，０００サイクル
中に示される。上に注意した通り、変更管理リストは複
数のエントリを含み、各エントリは時刻とデータがシミ
ュレーション中のネットワークのメモリに記憶されるア
ドレスとを識別する。図２において、複数の時刻／アド
レスの対の２つ、すなわち、Ｔ₁ 、Ａ₂ およびＴ₂ 、Ａ
₁ が特に示されている。このような第１のエントリは時
刻Ｔ₁ でアドレスＡ₂ の内容が変更されたことに対応す
る。このような第２のエントリは時刻Ｔ₂ でアドレスＡ
₁ の内容が変更されたことに対応する。これらの２つの
特定のエントリの後に追加されている複数の点は、シミ
ュレートされたネットワークの他の記憶場所あるいは同
じ記憶場所に対するデータの書込みに対応して、変更管
理リストに対する多数の追加エントリがあることを示し
ている。

【００３０】つぎに図３を参照すると、変更管理リスト
３０の内容が時限あるいは時間間隔、１０Ｋ＜Ｔ≦２０
Ｋに対して示されている。この時限の間に、図示されて
いる２つの特定の瞬間、すなわちＴ₃₁、Ａ₂ および
Ｔ₄₁、Ａ₁ で複数の書込みが生起する。これらの２つの
エントリの後の複数の点は、追加エントリがセーブされ
たが特に図示されていないことを示している。

【００３１】図４は、５万サイクルと６万サイクルの間
でシミュレーションが行われた時点における変更管理リ
スト３０の内容を示している。時刻／アドレスの対は、
変更が起こったときの時限に対して示されている。第１
の選択記憶バッファ２０は１００サイクルの間隔をおい
て５００個の場所を含んでいるから、シミュレータが５
万サイクルを完了したとき、シミュレーション中のネッ
トワークの状態を表す新しいネットワークデータポイン
トの場所（room）をつくるために、シミュレータに含ま
れているデータは上書きされなければならない。このよ
うになっており、そしてシミュレートされたネットワー
クの最終状態は第２の選択記憶バッファ２４に退避され
ているので、シミュレーションの第１の１万サイクルの
間のメモリに対する変更を全て保ち続ける必要はない
が、第１の１万シミュレーションサイクルの間に変更さ
れた各記憶場所に対する最終変更を維持することだけは
必要である。したがって、チェックポイントシステム
（checkpointing system）３４は第１の１万シミュレー
ションサイクルの間のメモリ書込みを表すデータを、第
１の１万シミュレーションサイクルの間に書込まれた各
アドレスに対する最終書込みだけに限定（pruned down
）する。したがって、図４の第１行目に示される２つ
の時刻／アドレスの対は、最新時刻のデータが記憶場所
Ａ₂ 、Ａ₁ に記憶され、それぞれ時刻Ｔ₃ 、Ｔ₄ に生起
したことを表している。図４の残りのエントリは、指定
された時限の間に書込まれた記憶場所に対する時刻／ア
ドレスの対に対応する。

【００３２】図５は、少なくとも６万シミュレーション
サイクルが経過した時刻と、６万と７万の中間のシミュ
レーションサイクルに対するデータが記憶されている時
刻とを示している。１万と２万の中間のシミュレーショ
ンサイクルに対する第１の選択記憶バッファ２０の中の
データは上書きされなければならないので、チェックポ
イントシステム３４は、１万と２万の中間のシミュレー
ションサイクル時限において変更された各アドレスに対
する最新の時刻／アドレスの対だけを維持し、かつこの
時限の間に変更されたアドレスに対する時刻／アドレス
の対の全てを除去することにより、変更管理リスト３０
の中のデータを限定する。図５の中では、記憶場所Ａ₁
に対する最新の書込みは時刻Ｔ₄₇で生起し、記憶場所Ａ
₂ に対する最新の書込みは時刻Ｔ₃₅で生起したことによ
って、このことが示されている。

【００３３】図６は、少なくとも５００万シミュレーシ
ョンサイクルが経過した時刻と、５００万と６００万の
間のシミュレーションサイクルに対するデータが記憶さ
れている時刻とを示している。０と１００万の間のシミ
ュレーションサイクルに対する第２の選択記憶バッファ
２４の中のデータは上書きされなければならないので、
チェックポイントシステム３４は、０と１００万の間の
シミュレーションサイクル時限において変更された、シ
ミュレートされたメモリアドレスに対する最新の時刻／
アドレスの対だけを維持し、かつこの時限の間に変更さ
れたアドレスに対する時刻／アドレスの対の全てを除去
することにより、変更管理リスト３０の中のデータを再
び限定する。図６の中では、記憶場所Ａ₁ に対する最新
の書込みは時刻Ｔ₂₅₀ で生起し、記憶場所Ａ₂ に対する
最新の書込みは時刻Ｔ₁₀₀ で生起したことによって、こ
のことが示されている。

【００３４】図７は、変更管理リスト３０が図３に示す
ような内容を持っている時刻のメモリデータアレー３２
の内容を示す。以前に説明した通り、メモリデータアレ
ー３２は、シミュレートされたネットワークの各アドレ
スに対して一連の時刻／値の対を含んでいる。各時刻／
値の対は、シミュレーションにおける時刻と特定の記憶
場所が変更される値とを示している。特に、アドレスＡ
₁ は、時刻Ｔ₂ で値Ｖ ₂ に変更され、また時刻Ｔ₄ で値
Ｖ₄ に変更されている。アドレスＡ₂ は、時刻Ｔ₁ で値
Ｖ₁ に変更され、また時刻Ｔ₃ で値Ｖ₃ に変更されてい
る。これらのエントリに続く複数の点は、これらの記憶
場所の中のデータの変更が特に注意した時刻よりも早い
時刻で生起したことを意味している。下方に向かって延
びている複数の点は、変更が別の記憶場所と別の時刻で
生起したことを示している。

【００３５】図８は、変更管理リスト３０が図４に示す
ような内容を持っている時刻のメモリデータアレー３２
の内容を示す。特にチェックポイント更新システム３４
は、第１の選択記憶バッファ２０の中のデータが上書き
され始めると、メモリデータアレー３２の中のデータを
更新する。たとえば、記憶場所Ａ₁ に対する時刻／値の
対は、時刻・値の対Ｔ₄ 、Ｖ₄ が記憶場所Ａ₁ に対する
最新の時刻／値の対であることを含むように更新されな
ければならない。アドレスＡ₁ の時間間隔、０＜Ｔ≦１
０Ｋに対する少し前の全ての時刻・値の対はチェックポ
イント更新システム３４によってメモリデータアレー３
２から除去される。全ての他の記憶場所に対する時刻／
値の対も同様に更新される。たとえば、記憶場所Ａ
₂ も、時刻・値の対Ｔ₃ 、Ｖ₃ が時間間隔、０＜Ｔ≦１
０Ｋに対する記憶場所Ａ₂ の最新の時刻／値の対である
ことを含むように更新される。

【００３６】チェックポイント更新システム３４は、第
２の選択記憶バッファ２４が一杯になって、５００万シ
ミュレーションサイクルの後で生起する再書込みをしな
ければならなくなるまで、上に説明したような方法によ
りメモリデータアレー３２および変更管理リスト３０の
更新を続行する。この時、メモリデータアレー３２は、
全てのチェックポイントデータが第２の選択記憶バッフ
ァ２４に記憶されているというわけではないことを反映
するため、若干異なる方法で更新される必要がある。シ
ミュレーションサイクル１００万でシミュレーション中
のネットワークの状態だけが第３の選択記憶バッファ２
６の中に維持されるのであるから、メモリデータアレー
３２は、シミュレートされたメモリの各場所への最新の
書込みに対する時刻／値の対だけを維持する必要があ
る。図９の中では、第１の１００万シミュレーションサ
イクルの間に、アドレスＡ₁ には時刻Ｔ₂₅₀ で値Ｖ₂₅₀
が最も新しく書込まれ、アドレスＡ₂ には時刻Ｔ₁₀₀ で
値Ｖ₁₀₀ が最も新しく書込まれたことを示すことによっ
て、このことが図示されている。第１の１００万シミュ
レーションサイクルで生起し、この時限中に変更された
各アドレスに対する最終時刻／値の対以外の全ての時刻
／値の対はメモリデータアレー３２から除去される。ア
ドレスＡ₁ には時刻Ｔ₁₀₀₁で値Ｖ₁₀₀₁が書込まれ、アド
レスＡ₂ には時刻Ｔ₁₀₀₀で値Ｖ₁₀₀₀が書込まれたことに
よって図示されている通り、他の時間間隔の間に生起し
たメモリ書込みに対応するさらに多くの時刻／値の対
は、メモリデータアレー３２の中に維持される。追加さ
れる１００万マシンサイクルのシミュレーションが行わ
れる都度、このタイプのメモリデータアレー３２をさら
に限定することが生起する。

【００３７】各図に示されている実施例に強調点をおい
て上記の説明をしてきたが、当業者ならば、添付の請求
の範囲に定めた本発明の精神と範囲から逸脱せずに、開
示した実施例の特質に多数の方法で変更を加えることが
できることを既に認識しているであろう。

【００３８】以上の説明に関して更に以下の項を開示す
る。 １．論理ネットワークの動作をシミュレートする論理シ
ミュレータシステムであって、シミュレート中の論理ネ
ットワークに対して各シミュレーション時限の終了時に
発生する識別時刻と関連するシミュレーション信号の値
とを記憶する環状バッファと、前記バッファに結合さ
れ、Ｎを整数とするＮシミュレーション時限毎に前記バ
ッファに記憶される識別時刻と関連するシミュレーショ
ン信号の値とを記憶する第１の選択記憶手段であって、
Ｍを整数とするＭ個の識別時刻と関連するシミュレーシ
ョン信号の値とを記憶する前記第１の選択記憶手段と、
それぞれが先行する選択記憶手段に結合され、Ｐシミュ
レーション時限毎に前記先行する選択記憶手段に記憶さ
れる識別時刻と関連するシミュレートされた信号値とを
記憶する複数の追加選択記憶手段であって、Ｐは整数で
あり、さらに前記先行する選択記憶手段は、少なくとも
１つの識別時刻とそれに関連するシミュレートされた信
号の値が次の選択記憶手段に記憶されなければ、その内
容を完全に変更しない、複数の前記追加選択記憶手段
と、を含むことを特徴とするシミュレータシステム。

【００３９】２．第１項記載のシミュレータシステムで
あって、前記選択記憶手段の何れかに記憶されている識
別時刻とシミュレーション信号の値とを使用して、シミ
ュレーションを前に実行したシミュレーション時刻に巻
戻す手段を含むことを特徴とするシミュレータシステ
ム。

【００４０】３．第２項記載のシミュレータシステムで
あって、希望するシミュレーション巻戻し時刻は、前記
識別時刻の全てに特に含まれておらず、前記巻戻し手段
は前記シミュレーションを、識別時刻に最も近く、希望
するシミュレーション再スタート時刻より早い時刻のシ
ミュレーションに巻戻すことができることを特徴とする
シミュレータシステム。

【００４１】４．第１項記載のシミュレータシステムで
あって、前記環状バッファはシミュレートされた約２０
０時限のデータを維持することを特徴とするシミュレー
タシステム。

【００４２】５．第１項記載のシミュレータシステムで
あって、前記第１の選択記憶手段は、シミュレートされ
た約１００時限毎に識別時刻と関連するシミュレーショ
ン信号の値を受け取ることを特徴とするシミュレータシ
ステム。

【００４３】６．第１項記載のシミュレータシステムで
あって、第１の前記追加選択記憶手段は、シミュレート
された約１０，０００時限毎に、前記第１の選択記憶手
段から識別時刻とシミュレーション信号の値とを受け取
ることを特徴とするシミュレータシステム。

【００４４】７．シミュレートされるネットワークにメ
モリが含まれる場合のディジタルネットワークシミュレ
ータにおいて、ディジタルネットワークのあらゆるシミ
ュレーション過程の間で、各時刻とシミュレートされた
メモリにおけるデータが記憶されたアドレスとを識別す
る情報の時刻／アドレスの対を記憶する変更管理リスト
メモリと、ディジタルネットワークのあらゆるシミュレ
ーション過程の間で、所与の記憶場所にシミュレータに
よって記憶された値と各時刻とを識別する情報の時刻／
値の対を記憶するメモリデータアレーと、第１の先行す
るサンプリング間隔の間に、シミュレータによって書込
まれた各記憶場所の時刻／アドレスの対と時刻／値の対
を選択して残し、他の全てを除去するため、変更管理リ
ストとメモリデータアレーとのデータを定期的にサンプ
リングする第１の更新手段と、第２の先行するサンプリ
ング間隔の間に、シミュレータによって書込まれた各記
憶場所の時刻／アドレスの対と時刻／値の対を選択して
残し、他の全てを除去するため、変更管理リストとメモ
リデータアレーとのデータを定期的にサンプリングする
第２の更新手段と、を含むことを特徴とするディジタル
ネットワークシミュレータ。

【００４５】８．第７項記載のディジタルネットワーク
シミュレータであって、前記変更管理リストと前記メモ
リデータアレーに応答して前記シミュレートされたメモ
リの全てのデータを、選択された前にシミュレートされ
た時刻に存在する値に復旧する再スタート手段を、さら
に含むことを特徴とするディジタルネットワークシミュ
レータ。

【００４６】９．第７項記載のディジタルネットワーク
シミュレータであって、前記第１の更新手段は、先行す
るＮシミュレーションサイクルの間に、シミュレータに
よって書込まれた各記憶場所の最新の時刻／アドレスの
対と最新の時刻／値の対以外の全てを除去するため、変
更管理リストおよびメモリデータアレーのデータをＮシ
ミュレーションサイクル毎にサンプリングし、前記第２
の更新手段は、ＭをＮの整数倍の数として、先行するＭ
シミュレーションサイクルの間にシミュレータによって
書込まれた各記憶場所の最新の時刻／アドレスの対と最
新の時刻／値の対以外の全てを除去するため、変更管理
リストおよびメモリデータアレーのデータを、Ｍシミュ
レーションサイクル時限毎にサンプリングすることを特
徴とするディジタルネットワークシミュレータ。

【００４７】１０．第９項記載のディジタルネットワー
クシミュレータであって、Ｎは約１０，０００であるこ
とを特徴とするディジタルネットワークシミュレータ。

【００４８】１１．第９項記載のディジタルネットワー
クシミュレータであって、Ｍは約１，０００，０００で
あることを特徴とするディジタルネットワークシミュレ
ータ。

【００４９】１２．メモリを含みかつ選択された複数の
時刻の内の１つの時刻に再スタートできるディジタルネ
ットワークの動作をシミュレートする論理シミュレータ
システムであって、シミュレーション中のディジタルネ
ットワークのディジタル信号の先導部（leads ）とし
て、シミュレートされた複数時限のそれぞれがクローズ
するときに発生する複数のシミュレーション信号の値を
記憶する環状バッファと、前記環状バッファに結合さ
れ、Ｎを１以上の整数とするＮシミュレーション時限毎
に前記バッファに記憶されてい識別時刻とる関連するシ
ミュレーション信号の値とを記憶する第１の選択記憶手
段であって、Ｍを１以上の整数とするＭ個の識別時刻と
関連するＭ個のシミュレーション信号の値とを記憶する
前記第１の選択記憶手段と、それぞれが１つの先行する
選択記憶手段に結合される複数の追加選択記憶手段であ
って、識別時刻と、各識別時刻に付随するシミュレーシ
ョン時限の整数倍の数をＰとするＰシミュレーション時
限を含むサンプル間隔毎に先行する選択記憶手段からの
付随するシミュレートされた信号の値と、前記先行する
選択記憶手段に記憶された付随するシミュレーション信
号の値と、を記憶する前記複数の追加選択記憶手段と、
シミュレートされたディジタルネットワークの各メモリ
に対して、ディジタルネットワークのあらゆるシミュレ
ーション過程の間で、各時刻とシミュレートされたメモ
リにおけるデータが記憶されたアドレスとを識別する情
報の時刻／アドレスの対を記憶する変更管理リストと、
シミュレートされたディジタルネットワークの各メモリ
に対して、ディジタルネットワークのあらゆるシミュレ
ーション過程の間で、各時刻とシミュレータによって所
与のシミュレートされた記憶場所に記憶された値とを識
別する情報の時刻／値の対を記憶するメモリデータアレ
ーと、データをシミュレータを再スタートするために選
択された再スタート時刻に存在しているシミュレートさ
れた各記憶場所にあるデータを、前記変更管理リストお
よび前記メモリデータアレーから引き出すことができる
再スタート手段であって、前記選択記憶手段の中の再ス
タート用データをシミュレートされたディジタルネット
ワークに適用することができる前記再スタート手段と、
を含むことを特徴とする論理シミュレータシステム。

【００５０】１３．第１２項記載のディジタルネットワ
ークシミュレータであって、先行する選択記憶手段に記
憶された最も古いサンプル間隔の間にシミュレータによ
って書込まれた各記憶場所に対する最新の時刻／アドレ
スの対と時刻／値の対を除く他の全てを除去するため、
前記追加選択記憶手段が更新される都度、変更管理リス
トとメモリデータアレーの中のデータを定期的に更新す
る手段をさらに含むことを特徴とするディジタルネット
ワークシミュレータ。

【００５１】１４．第１２項記載のディジタルネットワ
ークシミュレータであって、先行するＭシミュレーショ
ンサイクル期限の間に、シミュレータによって書込まれ
た各記憶場所の最新の時刻／アドレスの対と時刻／値の
対を残し、他の全てを除去するため、Ｍシミュレーショ
ンサイクル毎に、変更管理リストとメモリデータアレー
の中のデータを定期的に更新する手段と、先行するＮシ
ミュレーションサイクル期限の間に、シミュレータによ
って書込まれた各記憶場所に対する最新の時刻／アドレ
スの対と時刻／値の対を残し、他の全てを除去するた
め、Ｍの整数倍をＮとするＮシミュレーションサイクル
毎に、変更管理リストとメモリデータアレーの中のデー
タを定期的に更新する手段と、をさらに含むことを特徴
とするディジタルネットワークシミュレータ。

【００５２】１５．第１４項記載のディジタルネットワ
ークシミュレータであって、Ｎは約１０００，０００で
あることを特徴とするディジタルネットワークシミュレ
ータ。

【００５３】１６．第１４項記載のディジタルネットワ
ークシミュレータであって、Ｍは約１０，０００である
ことを特徴とするディジタルネットワークシミュレー
タ。

【００５４】１７．ディジタル論理ネットワークシミュ
レータからのデータをチェックポイントに記憶する方法
であって、 ａ．）各シミュレートされたサイクルがクローズすると
きのシミュレートされた論理ネットワークの状態を表す
データ信号をサンプリングするステップと、 ｂ．）前記サンプリングされたデータ信号を、それぞれ
の場所が異なるシミュレーションサイクルに対する前記
サンプリングされたデータを含んでいる、有限数の場所
を含むバッファに記憶するステップと、 ｃ．）１つのシミュレーションサイクルに対する前記サ
ンプリングされたデータを、Ｍシミュレーションサイク
ル毎に前記バッファから、各グループにＲ場所のあるＱ
グループに配列された有限数の場所を含む第１の選択記
憶バッファに転送するステップと、 ｄ．）１つのシミュレーションサイクルに対する前記サ
ンプリングされたデータを、Ｍの整数倍をＮとするＮシ
ミュレーションサイクル毎に前記第１の選択記憶バッフ
ァから、各グループにＴ場所のあるＳグループに配列さ
れた有限数の場所を含む第２の選択記憶バッファに転送
するステップと、 ｅ．）１つのシミュレーションサイクルに対する前記サ
ンプリングされたデータを、Ｎの整数倍をＰとするＰシ
ミュレーションサイクル毎に前記第１の選択記憶バッフ
ァから、有限数の場所を含む第３の選択記憶バッファに
転送するステップと、を含むことを特徴とする方法。

【００５５】１８．第１７項記載の方法であって、 ｆ．）変更されたメモリに付随する変更管理リストの中
のシミュレートされたネットワークの各メモリに対し
て、データがシミュレートされたネットワークによって
データが記憶されるアドレスと時刻を記録するステップ
と、 ｇ．）変更されたメモリに付随するメモリデータアレー
の中のシミュレートされたネットワークの各メモリに対
して、ステップｆの中で識別された場所が変更する値と
時刻を記録するステップと、を含むことを特徴とする方
法。

【００５６】１９．第１８項記載の方法であって、 ｈ．）前記第１の選択記憶バッファの前記Ｑグループの
１グループの中のデータが無効にされる都度、無効にさ
れた前記１グループによって含まれる時刻範囲の中のデ
ータからの各記憶場所に対するデータ情報と選択された
時刻とを維持する各メモリアレーを更新するステップ
と、 ｉ．） 前記第１の選択記憶バッファの前記Ｑグループ
の１グループの中のデータが無効にされる都度、前記時
刻範囲の中のデータ情報と選択された時刻とを維持する
各変更管理リストを更新するステップと、を含むことを
特徴とする方法。

【００５７】２０．第１９項記載の方法であって、 ｊ．）前記第１の選択記憶バッファの前記Ｓグループの
１グループの中のデータが無効にされる都度、無効にさ
れた前記１グループによって含まれる時刻範囲の中のデ
ータからの各記憶場所に対するデータ情報と選択された
時刻とを維持する各メモリアレーを更新するステップ
と、 ｋ．）前記第１の選択記憶バッファの前記Ｓグループの
１グループの中のデータが無効にされる都度、前記時刻
範囲の中のデータ情報と選択された時刻とを維持する各
変更管理リストを更新するステップと、を含むことを特
徴とする方法。

【００５８】２１．メモリを含むディジタルネットワー
クのシミュレータシステムである。本システムには、各
シミュレーションサイクルがクローズするときに、シミ
ュレートされたレジスタに対するシミュレートされたネ
ットワーク信号および組合わせ論理を記憶する、少なく
とも３つの階層形データ記憶バッファ１６、２０、２
４、２６が含まれている。各バッファ２０、２４、２６
は、チェックポインティングと呼ばれることがある複数
のエントリを備え、このエントリには次の低位の記憶バ
ッファを定期的にサンプリングすることが含まれてい
る。また本システムには、時刻、アドレスおよびメモリ
書込みの値を識別する時刻／アドレスの対と時刻／値の
対とをそれぞれ記憶する変更管理リスト３０とメモリデ
ータアレー３２も含まれている。これらのデータの対
は、選択されたデータ記憶バッファ２４、２６が前に書
込まれた場所をより新しいデータで上書きすることを開
始する都度、（チェックポイントのデータが）更新され
る。

【００５９】関連出願 本特許出願は、１９９０年５月２９日出願で現在は取り
下げた米国特許出願シリアル番号第５３０，７１６号の
継続出願となっている１９９３年８月２６日出願の米国
特許出願シリアル番号第０８／１１２，９０６号に関連
している。

【図面の簡単な説明】

【図１】本発明を含むシステムのブロック図。

【図２】論理ネットワークの代表的なシミュレーション
中の異なる時刻における変更管理リストの内容を示す
図。

【図３】論理ネットワークの代表的なシミュレーション
中の異なる時刻における変更管理リストの内容を示す
図。

【図４】論理ネットワークの代表的なシミュレーション
中の異なる時刻における変更管理リストの内容を示す
図。

【図５】論理ネットワークの代表的なシミュレーション
中の異なる時刻における変更管理リストの内容を示す
図。

【図６】論理ネットワークの代表的なシミュレーション
中の異なる時刻における変更管理リストの内容を示す
図。

【図７】論理ネットワークの代表的なシミュレーション
中の異なる時刻におけるメモリデータアレーの内容を示
す図。

【図８】論理ネットワークの代表的なシミュレーション
中の異なる時刻におけるメモリデータアレーの内容を示
す図。

【図９】論理ネットワークの代表的なシミュレーション
中の異なる時刻におけるメモリデータアレーの内容を示
す図。

【符号の説明】

１０ シミュレータ １２ 出力 １４、２８、３６ ライン １６ 環状バッファ １８、２２、２９ キャッシュライン ２０ 第１の選択記憶バッファ ２４ 第２の選択記憶バッファ ２６ 第３の選択記憶バッファ ３０ 変更管理リスト ３２ メモリデータアレー ３４ チェックポイント更新システム ３８ 再実行／巻戻しシステム

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−31968（ＪＰ，Ａ) 特開 平３−52037（ＪＰ，Ａ) 特開 平２−236741（ＪＰ，Ａ) 特開 昭62−216046（ＪＰ，Ａ) 米国特許5455929（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 672 G06F 17/50 664

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 あらかじめ実行される論理状態で論理シ
   ミュレータを再スタートする際に用いる論理チェックポ
   イントデータを記憶するメモリシステムであって、 複数個の位置を有する環状バッファであって、各バッフ
   ァ位置は識別時刻を記憶しシミュレートされる論理ネッ
   トワークのためのシミュレーション信号値に関連し、各
   シミュレーション時限の最近の終了時に発生した前記シ
   ミュレーション信号値と前記識別時刻が前記環状バッフ
   ァに記憶される前記環状バッファと、 前記環状バッファに結合され、前記環状バッファを満た
   すのに要する時間と等しい時間間隔の間に周期的に、前
   記環状バッファに記憶される前記シミュレーション信号
   値と識別時刻を記憶する第１の選択記憶手段と、 １つの追加選択記憶手段が前記第１選択記憶手段からの
   受信データに定期的に接続され、その他の追加選択記憶
   手段が別の追加選択記憶手段からの受信データに定期的
   に接続される複数の追加選択記憶手段であって、それぞ
   れ前記複数の識別時刻および関連する信号値とを記憶
   し、データを受信する選択記憶手段を満たすために必要
   な時間に等しい各時間間隔においていずれかの選択記憶
   手段から少なくとも１つの識別時刻および関連する信号
   値を周期的に受信する複数の前記追加選択記憶手段と、 前記環状バッファと前記いずれかの選択記憶手段に応
   じ、前記関連する信号値を前記環状バッファあるいは前
   記選択記憶手段に記憶された前記識別時間のうちの１つ
   のために外部シミュレータに接続する手段であって、前
   記信号値による状態で前記シミュレータを選択された識
   別時刻に再スタートすることを可能とする前記手段と、 を含むことを特徴とするシミュレータシステム。
2. 【請求項２】 ディジタル論理ネットワークシミュレー
   タからのデータをチェックポイントに記憶してシミュレ
   ーションを後で選択されたときに再スタートすることを
   可能とする方法であって、 ａ．）各シミュレートされたサイクルがクローズすると
   きのシミュレートされた論理ネットワークの状態を表す
   データ信号をサンプリングするステップと、 ｂ．）各シミュレートされたサイクルがクローズしたと
   き、Ｍを１より大きい整数として、前記サンプリングさ
   れたデータ信号を、Ｍ個の場所を含み異なるシミュレー
   ションサイクルに対する前記サンプリングされたデータ
   信号を含む環状バッファに記憶するステップを含み、前
   記環状バッファは最近実行されたＭ個のサイクルに対し
   てサンプリングされたデータ信号を有しており、 前記方法はさらに、 ｃ．）Ｎを１よりも大きくＭと等しいか小さい整数と
   し、ＱとＲを１よりも大きい整数とし、Ｎ回のシミュレ
   ーションサイクル毎に、前記環状バッファの１つの位置
   に対する前記サンプリングされたデータ信号を前記バッ
   ファから、Ｒ場所×Ｑグループに配列され有限数の場所
   を含む第１の選択記憶バッファに転送するステップと、 ｄ．）ＳとＴを１よりも大きい整数とし、Ｎ×Ｒ回のシ
   ミュレーションサイクル毎に、前記第１の選択記憶バッ
   ファ内に記憶されたシミュレーションサイクルのＱ番目
   のグループ内の１つの選択されたシミュレーションサイ
   クルに対する前記サンプリングされたデータ信号を、Ｔ
   場所×Ｓグループに配列され有限数の場所を含む第２の
   選択記憶バッファに転送するステップと、 ｅ．）１つのシミュレーションサイクルに対する前記サ
   ンプリングされたデータ信号を、Ｎ×Ｒ×Ｔ回のシミュ
   レーションサイクル毎に前記第１の選択記憶バッファの
   Ｓ番目のグループから、有限数の場所を含む第３の選択
   記憶バッファに転送するステップと、 ｆ．）シミュレーションを後で選択されたときに再スタ
   ートすることを可能とするために、あらかじめシミュレ
   ートされたときにシミュレートされるネットワークの状
   態に対応する前記環状バッファあるいは上記いずれかの
   選択記憶バッファからシミュレータへ前記サンプリング
   された前記データ信号を転送するステップ、 を含むことを特徴とする方法。