JPWO2008044670A1 - キャリブレーション装置、コンタクト判定方法及び半導体試験装置 - Google Patents

Abstract

低コストで、しかも作業が容易であり、かつ、多ピン測定に適応したプローブコンタクトの良否判定を実現する。パフォーマンスボード３０上の所定の位置にプローブ２１をコンタクトさせるキャリブレーションロボット２０と、コンタクトの良否を判定する判定手段１７とを備え、キャリブレーションロボット２０は、検査信号を出力するドライバＤＲｘと、反射波を入力するコンパレータＣＰｘとを有したキャリブレーションモジュール２２を備え、判定手段１７は、ドライバＤＲｘがプローブ２１に向けて検査信号を出力した後、コンパレータＣＰｘがプローブ２１を介して反射波を入力したときの入力タイミングにもとづいてコンタクトの良否を判定する。

Description

本発明は、ピンエレクトロニクスのドライバやコンパレータのキャリブレーションを行うためのキャリブレーションロボットを有したキャリブレーション装置、パフォーマンスボードの所定の位置にプローブが正しくコンタクトしているか否かを判定するコンタクト判定方法、及び、前述のキャリブレーション装置を備えた半導体試験装置に関し、特に、プローブコンタクトの判定を、低コストで、しかも簡易な作業により実行可能とするキャリブレーション装置、コンタクト判定方法及び半導体試験装置に関する。

半導体試験装置は、対象となる被測定デバイスが所定の特性を有しているか否かを試験する装置である。この試験は、被測定デバイスに所定の信号を入力させ、その被測定デバイスからの出力信号を解析することで、所定の特性の良否を判定する。このため、半導体試験装置には、被測定デバイスに信号を送るドライバや、その出力信号を入力するコンパレータが各ピンごとに備えられている。

この半導体試験装置においては、被測定デバイスの各入力ピンに印加する試験パターン信号の位相を合わせるためにタイミングキャリブレーションが行われる。
従来のキャリブレーション方法は、デバイス試験用のコンパレータとは別に、キャリブレーション用のコンパレータを用意し、試験用の複数のドライバを順次接続して、それら試験用ドライバのキャリブレーションを行っていた。また、デバイス試験用のドライバとは別に、キャリブレーション用のドライバを用意し、試験用の複数のコンパレータを順次接続して、それら試験用コンパレータのキャリブレーションを行っていた。

このような半導体試験装置の構成を、図１２に示す。同図に示すように、半導体試験装置１は、テスタ本体（テストヘッド）１０と、キャリブレーションロボット２０と、パフォーマンスボード３０とを備えている。
テスタ本体１０は、ドライバ群ＤＲ１〜ＤＲｎとコンパレータ群ＣＰ１〜ＣＰｎとにより構成されるピンエレクトロニクス１１を備えている。
ドライバＤＲ１〜ＤＲｎは、入力されるクロック信号に同期した信号を被測定デバイス（図示せず）に印加する。コンパレータＣＰ１〜ＣＰｎは、印加された信号に対応して被測定デバイスから出力された信号とストローブ信号とを対比させて、その出力信号の論理を判定する。

キャリブレーションロボット２０は、タイミングキャリブレーションを行うための装置であって、パフォーマンスボード３０上のピンにプローブ２１をコンタクトさせるためにＸ−Ｙ−Ｚ方向に移動可能になっている。そして、このキャリブレーションロボット２０の内部には、キャリブレーション用のドライバＤＲｘとコンパレータＣＰｘとを有したキャリブレーションモジュール２２が設けられ、プローブ２１に接続されている。

ここで、キャリブレーションの方法について、図１３〜図１６を参照して説明する。
キャリブレーションとは、ピンエレクトロニクス１１における各ピンごとのドライバＤＲ１〜ＤＲｎやコンパレータＣＰ１〜ＣＰｎのスキューを合わせることをいう。
まず、１ピンのドライバＤＲ１のスキューを合わせる。この場合、図１３に示すように、キャリブレーションモジュール２２において、コンパレータＣＰｘ側のスイッチＳＷ２がＯＮ、ドライバＤＲｘ側のスイッチＳＷ１がＯＦＦにされ、ピンエレクトロニクス１１のドライバＤＲ１から出力された信号が、パフォーマンスボード３０を介して、キャリブレーションモジュール２２のコンパレータＣＰｘへ送られる。
このコンパレータＣＰｘにおいては、図１４に示すように、信号の立ち上がり（又は立ち下がり）の位置が検出され、ドライバＤＲ１のスキューが合わせられる。

次に、１ピンのコンパレータＣＰ１のスキューを合わせる。
この場合、図１５に示すように、キャリブレーションモジュール２２において、コンパレータＣＰｘ側のスイッチＳＷ２がＯＦＦ、ドライバＤＲｘ側のスイッチＳＷ１がＯＮにされ、このキャリブレーションモジュール２２のドライバＤＲｘから出力された信号が、パフォーマンスボード３０を介して、ピンエレクトロニクス１１のコンパレータＣＰ１へ送られる。
このコンパレータＣＰ１においては、図１６に示すように、信号の立ち上がり（又は立ち下がり）の位置が検出され、コンパレータＣＰ１のスキューが合わせられる。
このようにドライバＤＲ１とコンパレータＣＰ１のスキューがそれぞれ合わせられると、続いて、各ピンごとに、ドライバＤＲ２〜ＤＲｎとコンパレータＣＰ２〜ＣＰｎのスキューが合わせられる。

ところで、このようなキャリブレーションを行う場合、プローブが正しくパフォーマンスボードにコンタクトしていなければならない。
このことを確認するために、従来は、図１７に示すように、キャリブレーションモジュール２２の代わりに、ＴＤＲ機能を有したサンプリングオシロスコープ１００をプローブ２１の末端に接続し、ＴＤＲ波形を画面表示して観測していた（例えば、特開２００２−２２８７２０号公報、特開２００１−１８３４１９号公報参照）。

しかしながら、図１７に示す方法（上記従来技術）では、オシロスコープを別途用意する必要があるため、コストがかかるという問題があった。また、キャリブレーションモジュールからオシロスコープにつなぎ換える必要があるため、作業が煩雑となっていた。
さらに、近年の半導体試験装置では、試験が必要なピンの数が数十から数百にも及ぶため高速化が課題となるが、上記従来技術のオシロスコープでは波形全体を取得した上でこの解析を行っており、スピードが遅くなることから、多ピン測定には向かないという問題があった。

また、上記従来技術では、ピンエレクトロニクスのドライバからオシロスコープに向けて検査信号が送られるが、この信号経路上で異常が発生するとオシロスコープでは検査信号が入力されなくなるため、プローブコンタクトの良否判定を行うことができなくなっていた。しかも、信号経路に異常が発生したことはわかっても、経路上のどの部分で異常が発生したかを検出することはできなかった。

本発明は、これらの問題を解決すべくなされたものであり、低コストで、簡易な作業により、多ピン測定に適応したプローブコンタクトの測定を可能とし、さらに信号経路上で発生した異常の発生箇所を特定可能とするキャリブレーション装置、コンタクト判定方法及び半導体試験装置の提供を目的とする。

この目的を達成するため、本発明のキャリブレーション装置は、パフォーマンスボード上の所定の位置にプローブをコンタクトさせるキャリブレーションロボットと、コンタクトの良否を判定する判定手段とを備えたキャリブレーション装置であって、キャリブレーションロボットは、検査信号を出力するドライバと、反射波を入力するコンパレータとを有したキャリブレーションモジュールを備え、判定手段は、ドライバがプローブに向けて検査信号を出力した後、コンパレータがプローブを介して反射波を入力したときの入力タイミングにもとづいて、コンタクトの良否判定及び／又は信号経路の異常判定を行う構成としてある。

キャリブレーション装置をこのような構成とすると、オシロスコープを用意することなく、既存の構成でプローブコンタクトの良否を判定できるため、コストの低減を図ることができる。また、オシロスコープの接続や操作が必要なく、キャリブレーションモジュールの各スイッチをＯＮに切り換えるだけでよいため、作業が容易となる。
しかも、本発明ではコンパレータにおいて反射波のエッジの位置のみを検出するものであって、従来技術のオシロスコープのように波形全体を取り込むようなことはしない。このため、本発明は、プローブコンタクトの良否判定に要する時間を短縮でき、多ピン測定にも好適となる。

さらに、キャリブレーションモジュールのコンパレータは反射波を入力することとしているため、信号経路上に異常が発生しても、その異常箇所で反射した波形を検出できる。そして、その反射波は、異常の発生箇所に応じてコンパレータでの入力タイミングが異なることから、異常の発生箇所を特定できる。

また、本発明のキャリブレーション装置は、キャリブレーションモジュールは、ドライバとプローブとの接続／非接続を切り換える第一スイッチと、コンパレータとプローブとの接続／非接続を切り換える第二スイッチとを備え、判定手段は、第一スイッチと第二スイッチとの双方を接続側に切り換えたときにコンパレータが反射波を入力したタイミングにもとづいて、コンタクトの良否判定及び／又は信号経路の異常判定を行う構成とすることができる。

キャリブレーション装置をこのような構成とすれば、ドライバ側のスイッチとコンパレータ側のスイッチをそれぞれ接続側（ＯＮ）に切り換えることで、プローブのコンタクトの判定を行うことができる。これにより、簡易な作業でプローブコンタクトの良否を判定できる。

また、本発明のキャリブレーション装置は、キャリブレーションモジュールが、コンパレータとサンプルホールドとを組み合わせたサンプラを有した構成とすることができる。
キャリブレーション装置をこのような構成とすると、サンプラを使用することでコンパレータの帯域が等価的に広がるため、ドライバにおける出力波形タイミングとコンパレータにおける反射波形タイミングとを高精度に計測できる。

また、本発明のキャリブレーション装置は、判定手段が、コンパレータが反射波を入力したタイミングにもとづいて、ドライバとプローブとの間の経路異常の有無を判定する構成とすることができる。
さらに、本発明のキャリブレーション装置は、判定手段が、コンパレータが反射波を入力したタイミングにもとづいて、パフォーマンスボードから先の経路における異常発生の有無を判定する構成とすることができる。

キャリブレーション装置をこのような構成とすれば、コンパレータでの反射波の入力タイミングにもとづいて、ドライバとプローブとの間の経路異常の有無や、パフォーマンスボードから先の経路における異常の有無についても判定できる。

また、本発明のコンタクト判定方法は、パフォーマンスボード上の所定の位置にプローブをコンタクトさせたときの当該コンタクトの良否を判定するコンタクト判定方法であって、キャリブレーションロボットに備えられたキャリブレーションモジュールのドライバが、プローブに向けて検査信号を出力し、キャリブレーションモジュールのコンパレータが、プローブを介して送られてきた反射波を入力し、判定手段が、コンパレータが反射波を入力したタイミングにもとづいて、コンタクトの良否判定及び／又は信号経路の異常判定を行う方法としてある。
このように、本発明は、コンタクト判定方法としても実現できる。

また、本発明の半導体試験装置は、パフォーマンスボード上の所定の位置にプローブをコンタクトさせるキャリブレーションロボットと、パフォーマンスボードが載置されたテスタ本体とを備えた半導体試験装置であって、キャリブレーションロボットが、本発明に係るキャリブレーションロボットからなり、テスタ本体の有する判定手段が、本発明に係る判定手段からなる構成とすることができる。

半導体試験装置をこのような構成とすれば、キャリブレーションロボットに備えられたキャリブレーションモジュールと、テスタ本体に備えられた判定手段とを用いて、プローブコンタクトの良否判定を行うことができる。このため、従来用いていたオシロスコープを用意する必要がないことからコストの低減を図ることができる。
しかも、オシロスコープを接続することなく、既存のキャリブレーションモジュールにおける各スイッチの切り換えによってプローブコンタクトの良否判定が行えるため、簡易な操作を実現できる。

以上のように、本発明によれば、プローブコンタクトの良否判定のために従来使用されていたオシロスコープが不要となるため、コストを低減できる。また、オシロスコープを接続するといった手間がなくなるため、作業の煩雑さを回避できる。
さらに、キャリブレーションモジュールの各スイッチをいずれもＯＮにすることで、ドライバからの出力信号を反射波としてコンパレータで入力し、この入力タイミングにもとづいてプローブコンタクトの良否判定を行う構成としたため、簡易な回路構成で、容易な作業内容により、確実にその判定を行うことができる。

しかも、従来のオシロスコープのように波形全体を取り込むのではなく、コンパレータにて反射波のエッジの位置のみを探す手法を採用しているため、プローブコンタクトの良否判定、特に多ピン測定に要する時間の短縮化を図ることができる。
また、キャリブレーションモジュールのコンパレータにおける反射波の入力タイミングにもとづいて、信号経路上に発生した異常の発生箇所を特定できる。

本発明の半導体試験装置の構成を示すブロック図である。 プローブの接触不良時における検査信号の経路を示す回路図である。 ドライバＤＲｘから出力される検査信号の波形を示す波形図である。 未コンタクト時にコンパレータＣＰｘで入力される反射波の波形を示す波形図である。 プローブの接触正常時における検査信号の経路を示す回路図である。 コンタクト正常時にコンパレータＣＰｘで入力される反射波の波形を示す波形図である。 ドライバＤＲｘとプローブとの間に異常が発生したときの反射波の波形を示す波形図である。 パフォーマンスボードとテスタ本体のコンパレータとの間に異常が発生したときの反射波の波形を示す波形図である。 サンプラを備えた構成を示す回路図である。 サンプラの入力波形とサンプリング後の波形を示す波形図である。 本発明においてピンエレクトロニクス側から波形を観察した場合の検査信号の経路を示す回路図である。 従来の半導体試験装置の構成を示す回路図である。 ピンエレクトロニクスのドライバＤＲ１をキャリブレーションするときの信号経路を示す回路図である。 ピンエレクトロニクスのドライバＤＲ２〜ＤＲｎをキャリブレーションするときの信号波形を示す波形図である。 ピンエレクトロニクスのコンパレータＣＰ１をキャリブレーションするときの信号経路を示す回路図である。 ピンエレクトロニクスのコンパレータＣＰ２〜ＣＰｎをキャリブレーションするときの信号波形を示す波形図である。 オシロスコープを接続してプローブコンタクトの判定を行うための構成を示す回路図である。

以下、本発明に係るキャリブレーション装置、コンタクト判定方法及び半導体試験装置の好ましい実施形態について、図面を参照して説明する。
［キャリブレーション装置及び半導体試験装置］
まず、本発明のキャリブレーション装置及び半導体試験装置の実施形態について、図１を参照して説明する。
同図は、本実施形態の半導体試験装置の構成を示す概略図である。
同図に示すように、半導体試験装置１は、テスタ本体（テストヘッド）１０と、キャリブレーションロボット２０と、パフォーマンスボード３０と、ワークステーション４０とを備えている。

テスタ本体１０は、ワークステーション４０から転送されてくる所定の試験プログラムを実行することにより、被測定デバイス（図示せず）に対する各種の試験を行う。また、テスタ本体１０は、ワークステーション４０から転送されてくる専用プログラムを実行することにより、タイミングキャリブレーションを実行する。
このテスタ本体１０は、同図に示すように、ピンエレクトロニクス１１と、テスタ制御部１２と、タイミング発生器１３と、パターン発生器１４と、データセレクタ１５と、フォーマット制御部１６と、キャリブレーションコントローラ１７とを有している。

ピンエレクトロニクス１１は、被測定デバイスとの間で物理的なインタフェイスをとるためのものであり、フォーマット制御部１６の波形制御によって生成されるクロック信号ＣＬＫやストローブ信号ＳＴＢにもとづいて、実際に被測定デバイスとの間で入出力される信号を生成する。
このピンエレクトロニクス１１は、ドライバ群ＤＲ１〜ＤＲｎ及びコンパレータ群ＣＰ１〜ＣＰｎを有している。なお、ドライバ群ＤＲ１〜ＤＲｎ及びコンパレータ群ＣＰ１〜ＣＰｎとパフォーマンスボード３０との間には、通常、コネクタ、ケーブル、リレーなどが接続されているが、本発明とは直接関係するものではないため、それらの説明及び図示は省略する。

テスタ制御部１２は、タイミング発生器１３等の各構成部とバス１８を介して接続されており、ワークステーション４０から転送されてきた試験プログラムを実施することにより、各構成部に対して各種の試験動作やキャリブレーション動作に必要な制御を行う。
タイミング発生器１３は、試験動作の基本周期を設定するとともに、この設定した基本周期内に含まれる各種のタイミングエッジを生成する。

パターン発生器１４は、被測定デバイスの各ピンで入力されるパターンデータを生成する。
データセレクタ１５は、パターン発生器から出力される各種のパターンデータと、これを入力する被測定デバイスの各ピンとを対応させる。
フォーマット制御部１６は、パターン発生器１４によって発生してデータセレクタ１５によって選択されたパターンデータと、タイミング発生器１３によって生成されたタイミングエッジにもとづいて、被測定デバイスに対する波形制御を行う。

キャリブレーションコントローラ（判定手段）１７は、キャリブレーションロボット２０に設けられたキャリブレーションモジュール２２のコンパレータＣＰｘから検出信号を受け取り、この検出信号の発生タイミングにもとづいて、種々の判定を行う。
このキャリブレーションコントローラ１７で行われる種々の判定には、（１）プローブコンタクトの良否判定、（２）キャリブレーションモジュール２２のドライバＤＲｘとプローブ２１との間の経路異常の判定、（３）パフォーマンスボード３０からテスタ本体１０のコンパレータＣＰ１〜ＣＰｎまでの経路における異常の判定、などが行われる。なお、これら判定の内容については後に詳述する。
また、キャリブレーションコントローラ１７は、図１においてはテスタ本体１０に備える構成としたが、テスタ本体１０に限るものではなく、ワークステーション４０又はキャリブレーションロボット２０に備えることもできる。

キャリブレーションロボット２０は、プローブ２１と、キャリブレーションモジュール２２と、可変遅延回路２３とを備えている。
プローブ２１は、キャリブレーションロボット２０がＸ−Ｙ−Ｚ方向に移動することにより、パフォーマンスボード３０上の所定の位置に誘導され、所望のピンにコンタクトされる。

キャリブレーションモジュール２２は、ドライバＤＲｘと、コンパレータＣＰｘと、ドライバ側スイッチＳＷ１と、コンパレータ側スイッチＳＷ２とを有している。
ドライバＤＲｘは、ドライバ側スイッチＳＷ１（第一スイッチ）が接続側（ＯＮ）に切り換えられることで、プローブ２１に向けて試験信号を出力する。
コンパレータＣＰｘは、コンパレータ側スイッチＳＷ２（第二スイッチ）が接続側（ＯＮ）に切り換えられることで、プローブ２１を介して送られてきた反射波を入力し、クロックと比較して、判定信号を出力する。

可変遅延回路２３は、コンパレータＣＰｘに与えられるクロックを遅延させる。この可変遅延回路２３の遅延量を変化させることで、コンパレータＣＰｘを任意のタイミングで動作させることができる。これにより、ドライバＤＲｘの波形の形状やタイミングを計測することが可能となる。
なお、このキャリブレーションロボット２０とキャリブレーションコントローラ１７とを合わせて「キャリブレーション装置」という。

ワークステーション４０は、機能試験等の一連の試験動作やタイミングキャリブレーション動作の全体を制御するとともに、ユーザとの間のインタフェイスを実現する。
なお、図１においては、キャリブレーションコントローラ１７をテスタ本体１０に設けたが、キャリブレーションコントローラ１７は、テスタ本体１０ではなくワークステーション４０に設けることもできる。

次に、本実施形態のキャリブレーションの動作について、図２〜図６を参照して説明する。
図２は、プローブが正しくコンタクトしていないときの試験信号の経路を示す回路図、図３は、ドライバからの出力波形を示す波形図、図４は、図２に示した場合の反射波の波形を示す波形図、図５は、プローブが正しくコンタクトしているときの試験信号の経路を示す回路図、図６は、図５に示した場合の反射波の波形を示す波形図を示す。

［準備］
キャリブレーションロボット２０のキャリブレーションモジュール２２においては、図２に示すように、ドライバ側スイッチＳＷ１とコンパレータ側スイッチＳＷ２の双方をＯＮ（接続側）にする。これは、テスタ本体１０のドライバＤＲ１〜ＤＲｎやコンパレータＣＰ１〜ＣＰｎのキャリブレーションを行う際に、ドライバ側スイッチＳＷ１又はコンパレータ側スイッチＳＷ２の一方をＯＮ、他方をＯＦＦとするのと相違する。
このようにドライバ側スイッチＳＷ１とコンパレータ側スイッチＳＷ２の双方をＯＮとすることで、ドライバＤＲｘの出力をコンパレータＣＰｘの入力に戻す構成とすることができる。このため、ドライバＤＲｘからパルスを出力すると、コンパレータＣＰｘでは、反射波形が観測される。

［ドライバからの出力波形］
ドライバＤＲｘからは、図３に示すように、周期Ｔ１で検査信号が出力される。
なお、検査信号のパルス幅をＴ２としたときのＴ１−Ｔ２の時間は、Ｌ２（キャリブレーションモジュール２２からピンエレクトロニクス１１までの長さ、図５参照）によって決まる反射波形の入力タイミングＴｆ１（図６参照）と１発目の検査信号が出力されたタイミング（立ち下がりのタイミング）Ｔｆ０との時間間隔（Ｔ４）よりも長くなるようにする。もし、Ｔ１−Ｔ２がＴ４よりも短い時間とすると、検査信号と反射波との区別がつきにくくなるからである。

［プローブが正しくコンタクトされていない場合の信号の経路］
この場合の検査信号は、図２に示すように、ドライバＤＲｘから出力されると、プローブ２１の先端で反射して、コンパレータＣＰｘの入力に戻ってくる。図４に示すように、そのドライバＤＲｘの出力からコンパレータＣＰｘの反射波の入力までの時間をＴ３とすると、このＴ３は、図２に示すように、キャリブレーションモジュール２２からプローブ２１の先端までの長さＬ１によって決まる。

［プローブが正しくコンタクトされている場合の信号の経路］
この場合の検査信号は、図５に示すように、ドライバＤＲｘから出力されると、プローブ２１やパフォーマンスボード３０を介してピンエレクトロニクス１１のコンパレータＣＰに達し、ここで反射して、キャリブレーションモジュール２２のコンパレータＣＰｘの入力に戻ってくる。
図６に示すように、そのドライバＤＲｘの出力からコンパレータＣＰｘの反射波の入力までの時間をＴ４とすると、Ｔ４は、キャリブレーションモジュール２２からピンエレクトロニクス１１までの長さＬ２によって決まる（図５参照）。
なお、図４又は図６に示す波形は、簡略化して表したものである。実際には反射を複数回繰り返しそれらが合成されるため、もう少し複雑な波形となる。

［コンタクトの良否の判定（コンタクト判定方法）］
プローブ２１がパフォーマンスボード３０に正しくコンタクトしているか否かの判定は、次のように行われる。
（１）Ｔ４−Ｔ３が、Ｌ２−Ｌ１から算出される時間差であること
（２）立ち下がり時間Ｔｆ１が、ドライバＤＲｘの出力の立ち下がり時間Ｔｆ０と経路の帯域から算出される立ち下がり時間と同じであること
これら（１）及び（２）の条件を満たす場合には、プローブ２１がパフォーマンスボード３０に正しくコンタクトしているものと判定できる。これに対し、（１）又は（２）のいずれか一方又は双方の条件を満たしていない場合には、プローブ２１がパフォーマンスボード３０に正しくコンタクトしていないものと判定できる。

ここで、Ｔ４−Ｔ３がＬ２−Ｌ１から算出される時間差でないときは、プローブ２１のコンタクト不良を起こしている可能性があるものと判定できる。
また、Ｔｆ１がＴｆ０と経路の帯域から想定される値と違うときにも、コンタクト不良を起こしている可能性があるものと判定できる。

［他の判定の例］
上述したプローブコンタクトの良否判定以外にも、本実施形態の構成により、キャリブレーション装置（半導体試験装置）における異常判定を行うことができる。
［キャリブレーションモジュールのドライバとプローブとの間の経路異常の判定］
プローブ２１がパフォーマンスボード３０とコンタクトしていない場合（未コンタクト時）において、コンパレータＣＰｘに入力された反射波の入力タイミングが、期待される値から外れているときには、キャリブレーションモジュール２２のドライバＤＲｘとプローブ２１との間の経路に異常が発生しているものと判定できる。
これは、ドライバＤＲｘとプローブ２１との間の経路に異常が発生していると、この経路を通ってコンパレータＣＰｘに入力された反射波が影響を受け、その入力タイミングが外れるためである。
例えば、図７に示すように、コンパレータＣＰｘに入力された反射波の入力タイミングＴｆ４’（破線）が、期待値Ｔｆ４（実線）より早い（反射波の戻りが早い）場合には、キャリブレーションモジュール２２のドライバＤＲｘとプローブ２１との間の経路に、何等かの異常が発生していると判定することができる。

［パフォーマンスボードからテスタ本体のコンパレータまでの経路における異常の判定］
プローブ２１がパフォーマンスボード３０に正常にコンタクトしているものの、図８に示すように、Ｔ３とＴ４との間にエッジが検出されたときには（同図中Ｔｆ５）、パフォーマンスボード３０から先の経路に異常（断線やコネクタの接続不良など）が発生しているものと判定できる。
これは、検査信号がプローブ２１の先端で反射したときにＴ３でエッジが検出され、テスタ本体１０のピンエレクトロニクス１１におけるコンパレータＣＰ１〜ＣＰｎで検査信号が反射したときにＴ４でエッジが検出されるため、Ｔ３とＴ４との間にエッジが検出されたときには、プローブ２１がコンタクトするパフォーマンスボード３０とその先のコンパレータＣＰ１〜ＣＰｎとの間に異常が発生しているものと判断できる。

なお、これらプローブコンタクトの良否判定、キャリブレーションモジュールのドライバとプローブとの間の経路異常の判定、パフォーマンスボードからテスタ本体のコンパレータまでの経路における異常の判定は、それぞれテスタ本体１０のキャリブレーションコントローラ１７で行われる。キャリブレーションコントローラ１７は、キャリブレーションモジュール２２のコンパレータＣＰｘから検出信号（コンパレータＣＰｘが反射波を入力したことを示す信号）を入力し、この検出信号のエッジ（立ち下がりエッジ又は立ち上がりエッジ）のタイミングを解析し、上述の手法により各判定を行う。

以上説明したように、本実施形態のキャリブレーション装置、コンタクト判定方法及び半導体試験装置によれば、プローブコンタクトの良否判定の際に従来使用されていたオシロスコープが不要となるため、設備コストを低減できる。また、オシロスコープを接続するといった手間がなくなるため、作業の煩雑さを回避できる。
また、キャリブレーションモジュールの各スイッチをいずれもＯＮにすることで、ドライバからの出力信号を反射波としてコンパレータで入力し、この入力タイミングにもとづいてプローブコンタクトの良否判定を行う構成としたため、簡易な作業内容で、容易かつ確実にその判定を行うことができる。
しかも、従来のオシロスコープのように波形全体を取り込むのではなく、コンパレータにて反射波のエッジの位置のみを検出する構成としたため、プローブコンタクトの良否判定、特に多ピン測定に好適な判定方法を提供できる。

以上、本発明のキャリブレーション装置、コンタクト判定方法及び半導体試験装置の好ましい実施形態について説明したが、本発明に係るキャリブレーション装置、コンタクト判定方法及び半導体試験装置は上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、上述した実施形態では、キャリブレーションモジュールにドライバとコンパレータとを備えた構成について説明したが、例えば、図９に示すように、コンパレータＣＰｘに代えて、コンパレータＣＰｘとサンプルホールド２４とを組み合わせたサンプラ２５を備えることもできる。

ここで、サンプルホールド２４は、見かけ上の帯域を広げる役割を有している。
例えば、図１０に示すように、サンプルホールド２４の入力信号ｆ１に対して、コンパレータＣＰｘの入力信号（サンプリング後の信号）ｆ２の周波数が低下している。このように、サンプラ２５を有することで周波数が低下するため、コンパレータＣＰｘの帯域以上の信号を観測することができる。これは、ＡＤコンバータのアンダーサンプリングの原理と同様と考えられる。

また、キャリブレーションモジュールの場合、入力信号とサンプリングの周波数を同一にするため、入力信号をＤＣへ変換（アンダーサンプリング）していることになる。すなわち、サンプラ２５を使用することでコンパレータＣＰｘの帯域が等価的に広がるため、高精度に計測することができる。
なお、図３、図４、図６等においては、信号の立ち下がりのタイミングについて説明したが、立ち下がりに限るものではなく、立ち上がりエッジを用いることもできる。

さらに、本発明においては、キャリブレーション装置側から信号の反射波形を観測するだけでなく、ピンエレクトロニクス側で反射波形を観測することもでき、これによってもコンタクトの試験を行うことができる。
すなわち、図１１に示すように、ピンエレクトロニクス側からキャリブレーション装置側に検査信号を送出し、その反射波をピンエレクトロニクス側で入力・観測することで、上述した各実施形態の場合と同様に、プローブのコンタクトの良否や経路異常等を検知・判定することも可能である。

本発明は、プローブコンタクトに関する発明であるため、プローブコンタクトを行う機器や装置に利用可能である。

Claims (7)

1. パフォーマンスボード上の所定の位置にプローブをコンタクトさせるキャリブレーションロボットと、前記コンタクトの良否を判定する判定手段とを備えたキャリブレーション装置であって、
   前記キャリブレーションロボットは、
   検査信号を出力するドライバと、反射波を入力するコンパレータとを有したキャリブレーションモジュールを備え、
   前記判定手段は、
   前記ドライバが前記プローブに向けて前記検査信号を出力した後、前記コンパレータが前記プローブを介して前記反射波を入力したときの入力タイミングにもとづいて、前記コンタクトの良否判定及び／又は信号経路の異常判定を行うことを特徴とするキャリブレーション装置。
2. 前記キャリブレーションモジュールは、前記ドライバと前記プローブとの接続／非接続を切り換える第一スイッチと、前記コンパレータと前記プローブとの接続／非接続を切り換える第二スイッチとを備え、
   前記判定手段は、前記第一スイッチと前記第二スイッチとの双方を接続側に切り換えたときに前記コンパレータが前記反射波を入力したタイミングにもとづいて、前記コンタクトの良否判定及び／又は信号経路の異常判定を行う請求項１記載のキャリブレーション装置。
3. 前記キャリブレーションモジュールが、前記コンパレータとサンプルホールドとを組み合わせたサンプラを有する請求項１又は２記載のキャリブレーション装置。
4. 前記判定手段は、前記コンパレータが前記反射波を入力したタイミングにもとづいて、前記ドライバと前記プローブとの間の経路異常の有無を判定する請求項１乃至３のいずれか一項記載のキャリブレーション装置。
5. 前記判定手段は、前記コンパレータが前記反射波を入力したタイミングにもとづいて、前記パフォーマンスボードから先の経路における異常発生の有無を判定する請求項１乃至４のいずれか一項記載のキャリブレーション装置。
6. パフォーマンスボード上の所定の位置にプローブをコンタクトさせたときの当該コンタクトの良否を判定するコンタクト判定方法であって、
   キャリブレーションロボットに備えられたキャリブレーションモジュールのドライバが、前記プローブに向けて検査信号を出力し、
   前記キャリブレーションモジュールのコンパレータが、前記プローブを介して送られてきた反射波を入力し、
   判定手段が、前記コンパレータが前記反射波を入力したタイミングにもとづいて、前記コンタクトの良否判定及び／又は信号経路の異常判定を行うことを特徴とするコンタクト判定方法。
7. パフォーマンスボード上の所定の位置にプローブをコンタクトさせるキャリブレーションロボットと、前記パフォーマンスボードが載置されたテスタ本体とを備えた半導体試験装置であって、
   前記キャリブレーションロボットが、請求項１乃至５のいずれかに記載のキャリブレーションロボットからなり、
   前記テスタ本体の有する判定手段が、請求項１乃至５のいずれかに記載の判定手段からなることを特徴とする半導体試験装置。

Images