JPWO2008020524A1 - 負荷変動補償回路、電子デバイス、試験装置、タイミング発生回路、及び負荷変動補償方法 - Google Patents

負荷変動補償回路、電子デバイス、試験装置、タイミング発生回路、及び負荷変動補償方法 Download PDF

Info

Publication number
JPWO2008020524A1
JPWO2008020524A1 JP2008529835A JP2008529835A JPWO2008020524A1 JP WO2008020524 A1 JPWO2008020524 A1 JP WO2008020524A1 JP 2008529835 A JP2008529835 A JP 2008529835A JP 2008529835 A JP2008529835 A JP 2008529835A JP WO2008020524 A1 JPWO2008020524 A1 JP WO2008020524A1
Authority
JP
Japan
Prior art keywords
circuit
signal
power supply
phase
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008529835A
Other languages
English (en)
Other versions
JP5008669B2 (ja
Inventor
昌克 須田
昌克 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2008529835A priority Critical patent/JP5008669B2/ja
Publication of JPWO2008020524A1 publication Critical patent/JPWO2008020524A1/ja
Application granted granted Critical
Publication of JP5008669B2 publication Critical patent/JP5008669B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

動作回路と共通の電源から電源電圧を受け取り、与えられる周期信号を電源電圧に応じた遅延量で遅延した遅延信号を出力する遅延回路と、周期信号の位相と、遅延信号の位相とを比較する位相比較部と、位相比較部における比較結果に基づいて、遅延回路に与えられるバイアス電圧を生成し、周期信号と遅延信号との位相差を予め定められた位相差に調整するイニシャライズ部と、周期信号と遅延信号との位相差が予め定められた位相差になった場合に、イニシャライズ部が出力するバイアス電圧をホールドする制御部と、動作回路と電源を共通にして設けられた電流消費回路と、イニシャライズ部におけるバイアス電圧がホールドされた状態において位相比較部が出力する比較結果に基づいて、電流消費回路に供給する電流量を制御する変動補償部とを備える負荷変動補償回路。

Description

本発明は、負荷変動補償回路、電子デバイス、試験装置、タイミング発生回路、及び負荷変動補償方法に関する。特に本発明は、動作回路に供給される電源電圧を補償する負荷変動補償回路に関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
特願２００６−２２１９１３ 出願日 ２００６年８月１６日
従来、ＣＭＯＳ等により構成された論理回路を含む集積回路等は、外部から与えられる電源電力により当該論理回路を駆動させている。例えば、集積回路チップは、外部の電源とボンディングワイヤ等により接続された電源メタル配線層が形成され、集積回路に含まれるそれぞれの論理回路は、電源メタル配線と接続されて電源電力を受け取る。つまり、複数の論理回路は、共通の電源により駆動される。
このような構成においては、それぞれの論理回路に印加される電源電圧は、他の論理回路の駆動状態に依存する。つまり、論理回路が消費する電源電流は、論理回路の駆動状態によって変動するが、論理回路には、上述したようにボンディングワイヤやメタル配線を介して電源電力が供給されるため、周辺の論理回路が消費する電源電流が変動すると、これらの抵抗成分によって供給される電源電圧が変動してしまう。
当該論理回路には、電流の変動が起こると電源電圧が変動するという負荷変動特性があるが、当該電源電圧の変動を補償しようとしても、従来の技術では比較的低周波の変動しか補償することができない。
このような電源電圧の変動を低減するために、回路全体が消費する電源電流を一定にするバランス回路が知られている（例えば、特許文献１参照）。当該バランス回路は、論理回路を通過するパルスの通過時間を検出し、当該通過時間に基づいて論理回路の消費電流を算出し、算出した消費電流との和が略一定値となるようなダミー電流を消費する回路である。
特開平１１−７４７６８号公報（第４頁、第１図）
しかし、従来のバランス回路は、パルスの通過時間の検出や、論理回路における消費電流の算出に多数の素子を用いる必要がある。このため、大きな回路規模を必要とするものであった。またこれらの素子によって回路全体の消費電流が増大してしまうものであった。
このため、本発明は上記の課題を解決する負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第１形態においては、動作回路に供給される電源電圧を補償する負荷変動補償回路であって、動作回路と共通の電源から電源電圧を受け取り、与えられる周期信号を電源電圧に応じた遅延量で遅延した遅延信号を出力する遅延回路と、周期信号の位相と、遅延信号の位相とを比較する位相比較部と、位相比較部における比較結果に基づいて、遅延回路に与えられるバイアス電圧を生成し、周期信号と遅延信号との位相差を予め定められた位相差に調整するイニシャライズ部と、周期信号と遅延信号との位相差が予め定められた位相差になった場合に、イニシャライズ部が出力するバイアス電圧をホールドする制御部と、動作回路と電源を共通にして設けられた電流消費回路と、イニシャライズ部におけるバイアス電圧がホールドされた状態において位相比較部が出力する比較結果に基づいて、電流消費回路に供給する電流量を制御する変動補償部とを備える負荷変動補償回路を提供する。
位相比較部は、周期信号及び遅延信号のいずれの位相が進んでいるかを示す比較結果を出力し、イニシャライズ部は、比較結果に応じて値が増減する第１のカウンタ値を出力する第１のカウンタと、第１のカウンタ値に応じたレベルのバイアス電圧を出力するＤＡコンバータとを有してよい。
動作回路と同一の基板に遅延回路と同一のプロセスで形成され、遅延回路のプロセス、遅延回路の電源電圧、又は遅延回路の温度の少なくともひとつの変動に応じて特性が変動するＰＶＴモニタ回路と、ＰＶＴモニタ回路の特性を測定し、測定結果に基づいてＤＡコンバータの分解能を設定する設定部とを更に備えてよい。
設定部は、測定結果に基づいて、第１のカウンタが出力する第１のカウンタ値の初期値を更に設定してよい。設定部は、ＰＶＴモニタ回路のそれぞれの測定結果に対して設定すべき、ＤＡコンバータの分解能及び第１のカウンタ値の初期値を示すテーブルを予め格納してよい。
変動補償部は、比較結果に応じて値が増減する第２のカウンタ値を出力する第２のカウンタと、第２のカウンタ値に応じた電流を生成し、電流消費回路に供給する電流源とを有してよい。設定部は、測定結果に基づいて、電流源の分解能を更に設定してよい。設定部は、ＰＶＴモニタ回路の特性のそれぞれの測定結果に対して設定すべき、電流源の分解能を示すテーブルを予め格納してよい。
制御部は、周期信号及び遅延信号の位相差が予め定められた位相差となっていない場合に、第１のカウンタに動作クロックを供給し、且つ第２のカウンタへの動作クロックの供給を停止し、周期信号及び遅延信号の位相差が予め定められた位相差となった場合に、第１のカウンタへの動作クロックの供給を停止し、且つ第２のカウンタに動作クロックを供給してよい。
本発明の第２の形態においては、回路に供給される電源電圧を補償する負荷変動補償回路であって、動作回路と共通の電源から電源電圧を受け取り、電源電圧に応じた周波数の発振信号を出力する発振回路と、与えられる周期信号の位相と、発振信号の位相とを比較する位相比較部と、位相比較部における比較結果に基づいて、発振回路に与えられるバイアス電圧を生成し、周期信号と発振信号との位相差を予め定められた位相差に調整するイニシャライズ部と、周期信号と発振信号との位相差が前記予め定められた位相差になった場合に、イニシャライズ部が出力するバイアス電圧をホールドする制御部と、動作回路と電源を共通にして設けられた電流消費回路と、イニシャライズ部におけるバイアス電圧がホールドされた状態において位相比較部が出力する比較結果に基づいて、電流消費回路に供給する電流量を制御する変動補償部とを備える負荷変動補償回路を提供する。
負荷変動補償回路は、周期信号の前縁又は後縁のいずれかに応じて、所定のパルス幅のパルスを出力するパルス生成部を更に備え、発振回路は、パルスを受け取る毎に、発振を当該パルスに応じて停止させ、且つ当該パルスに応じて新たな発振を開始させてよい。
本発明の第３の形態においては、動作回路を有する電子デバイスであって、動作回路に電源を供給する電源供給線と、電源供給線から動作回路に供給される電源電圧を補償する負荷変動補償回路とを備え、負荷変動補償回路は、動作回路と共通の電源から電源電圧を受け取り、与えられる周期信号を電源電圧に応じた遅延量で遅延した遅延信号を出力する遅延回路と、周期信号の位相と、遅延信号の位相とを比較する位相比較部と、位相比較部における比較結果に基づいて、遅延回路に与えられるバイアス電圧を生成し、周期信号と遅延信号との位相差を予め定められた位相差に調整するイニシャライズ部と、周期信号と遅延信号との位相差が予め定められた位相差になった場合に、イニシャライズ部が出力するバイアス電圧をホールドする制御部と、動作回路と電源を共通にして設けられた電流消費回路と、イニシャライズ部におけるバイアス電圧がホールドされた状態において位相比較部が出力する比較結果に基づいて、電流消費回路が消費する電流量を制御する変動補償部とを有する電子デバイスを提供する。
本発明の第４の形態においては、動作回路を有する電子デバイスであって、動作回路に電源を供給する電源供給線と、電源供給線から動作回路に供給される電源電圧を補償する負荷変動補償回路とを備え、負荷変動補償回路は、動作回路と共通の電源から電源電圧を受け取り、電源電圧に応じた周波数の発振信号を出力する発振回路と、与えられる周期信号の位相と、発振信号の位相とを比較する位相比較部と、位相比較部における比較結果に基づいて、発振回路に与えられるバイアス電圧を生成し、周期信号と発振信号との位相差を予め定められた位相差に調整するイニシャライズ部と、周期信号と発振信号との位相差が予め定められた位相差になった場合に、イニシャライズ部が出力するバイアス電圧をホールドする制御部と、動作回路と電源を共通にして設けられた電流消費回路と、イニシャライズ部におけるバイアス電圧がホールドされた状態において位相比較部が出力する比較結果に基づいて、電流消費回路が消費する電流量を制御する変動補償部とを有する電子デバイスを提供する。
本発明の第５の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスを試験する試験パターンを生成するパターン発生部と、試験パターンに基づいて、被試験デバイスに供給する試験信号を生成する波形成形部と、試験信号の位相を規定するタイミング信号を生成し、波形成形部に供給するタイミング発生回路と、被試験デバイスが出力する出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、タイミング発生回路は、与えられる基準クロックのそれぞれのパルスを遅延させ、タイミング信号を生成する可変遅延回路と、可変遅延回路を駆動するための電源電圧を、可変遅延回路に供給する電源と、可変遅延回路に供給される電源電圧を補償する負荷変動補償回路とを有し、負荷変動補償回路は、可変遅延回路と共通の電源から電源電圧を受け取り、与えられる周期信号を電源電圧に応じた遅延量で遅延した遅延信号を出力する遅延回路と、周期信号の位相と、遅延信号の位相とを比較する位相比較部と、位相比較部における比較結果に基づいて、遅延回路に与えられるバイアス電圧を生成し、周期信号と遅延信号との位相差を予め定められた位相差に調整するイニシャライズ部と、周期信号と遅延信号との位相差が予め定められた位相差になった場合に、イニシャライズ部が出力するバイアス電圧をホールドする制御部と、動作回路と電源を共通にして設けられた電流消費回路と、イニシャライズ部におけるバイアス電圧がホールドされた状態において位相比較部が出力する比較結果に基づいて、電流消費回路が消費する電流量を制御する変動補償部とを有する試験装置を提供する。
本発明の第６の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスを試験する試験パターンを生成するパターン発生部と、試験パターンに基づいて、被試験デバイスに供給する試験信号を生成する波形成形部と、試験信号の位相を規定するタイミング信号を生成し、波形成形部に供給するタイミング発生回路と、被試験デバイスが出力する出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、タイミング発生回路は、与えられる基準クロックのそれぞれのパルスを遅延させ、タイミング信号を生成する可変遅延回路と、可変遅延回路を駆動するための電源電圧を、可変遅延回路に供給する電源と、可変遅延回路に供給される電源電圧を補償する負荷変動補償回路とを有し、負荷変動補償回路は、可変遅延回路と共通の電源から電源電圧を受け取り、電源電圧に応じた周波数の発振信号を出力する発振回路と、与えられる周期信号の位相と、発振信号の位相とを比較する位相比較部と、位相比較部における比較結果に基づいて、発振回路に与えられるバイアス電圧を生成し、周期信号と発振信号との位相差を予め定められた位相差に調整するイニシャライズ部と、周期信号と発振信号との位相差が予め定められた位相差になった場合に、イニシャライズ部が出力するバイアス電圧をホールドする制御部と、動作回路と電源を共通にして設けられた電流消費回路と、イニシャライズ部におけるバイアス電圧がホールドされた状態において位相比較部が出力する比較結果に基づいて、電流消費回路が消費する電流量を制御する変動補償部とを有する試験装置を提供する。
本発明の第７の形態においては、所望の位相を有するタイミング信号を生成するタイミング発生回路であって、与えられる基準クロックのそれぞれのパルスを遅延させ、タイミング信号を生成する可変遅延回路と、可変遅延回路を駆動するための電源電圧を、可変遅延回路に供給する電源と、可変遅延回路に供給される電源電圧を補償する負荷変動補償回路とを備え、負荷変動補償回路は、可変遅延回路と共通の電源から電源電圧を受け取り、与えられる周期信号を電源電圧に応じた遅延量で遅延した遅延信号を出力する遅延回路と、周期信号の位相と、遅延信号の位相とを比較する位相比較部と、位相比較部における比較結果に基づいて、遅延回路に与えられるバイアス電圧を生成し、周期信号と遅延信号との位相差を予め定められた位相差に調整するイニシャライズ部と、周期信号と遅延信号との位相差が予め定められた位相差になった場合に、イニシャライズ部が出力するバイアス電圧をホールドする制御部と、動作回路と電源を共通にして設けられた電流消費回路と、イニシャライズ部におけるバイアス電圧がホールドされた状態において位相比較部が出力する比較結果に基づいて、電流消費回路が消費する電流量を制御する変動補償部とを有するタイミング発生回路を提供する。
本発明の第８の形態においては、所望の位相を有するタイミング信号を生成するタイミング発生回路であって、与えられる基準クロックのそれぞれのパルスを遅延させ、タイミング信号を生成する可変遅延回路と、可変遅延回路を駆動するための電源電圧を、可変遅延回路に供給する電源と、可変遅延回路に供給される電源電圧を補償する負荷変動補償回路とを備え、負荷変動補償回路は、可変遅延回路と共通の電源から電源電圧を受け取り、電源電圧に応じた周波数の発振信号を出力する発振回路と、与えられる周期信号の位相と、発振信号の位相とを比較する位相比較部と、位相比較部における比較結果に基づいて、発振回路に与えられるバイアス電圧を生成し、周期信号と発振信号との位相差を予め定められた位相差に調整するイニシャライズ部と、周期信号と発振信号との位相差が予め定められた位相差になった場合に、イニシャライズ部が出力するバイアス電圧をホールドする制御部と、動作回路と電源を共通にして設けられた電流消費回路と、イニシャライズ部におけるバイアス電圧がホールドされた状態において位相比較部が出力する比較結果に基づいて、電流消費回路が消費する電流量を制御する変動補償部とを有するタイミング発生回路を提供する。
本発明の第９の形態においては、動作回路に供給される電源電圧を、動作回路と共通の電源から電源電圧を受け取る、遅延回路及び動作回路を用いて補償する負荷変動補償方法であって、周期信号の位相と、遅延信号の位相とを比較する位相比較段階と、位相比較段階における比較結果に基づいて、遅延回路に与えられるバイアス電圧を生成し、周期信号と遅延信号との位相差を予め定められた位相差に調整するイニシャライズ段階と、周期信号と遅延信号との位相差が予め定められた位相差になった場合に、イニシャライズ段階において生成するバイアス電圧をホールドする制御段階と、イニシャライズ段階におけるバイアス電圧がホールドされた状態において、位相比較段階での比較結果に基づいて、電流消費回路に供給する電流量を制御する変動補償部とを備える負荷変動補償方法を提供する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
本発明の実施形態に係る電子デバイス１００の構成の一例を示す図である。 負荷変動補償回路３０の詳細な構成の一例を示す図である。 位相比較部６０の動作の一例を示すタイミングチャートである。 制御部８０の動作の一例を示す図である。 負荷変動補償回路３０の構成の他の例を示す図である。 第１のカウンタ１２２のカウンタ値に対する、遅延回路４０における遅延量の関係の一例を示す図である。 負荷変動補償回路３０の他の構成の一例を示す図である。 負荷変動補償回路３０の詳細な構成の他の例を示す図である。 図８において説明した負荷変動補償回路３０の動作の一例を示すタイミングチャートである。 半導体チップ等の被試験デバイス３００を試験する試験装置４００の構成の一例を示す図である。 タイミング発生回路４４０の構成の一例を示す図である。
符号の説明
１０・・・基板、１２、１４、２２、２６・・・抵抗成分、３０・・・負荷変動補償回路、４０・・・遅延回路、６０・・・位相比較部、８０・・・制御部、８２、９０、９２、２０４、２０６、２１０、２２２、２２４、２３０、２３４、２４０、２４２、２４６、２４８・・・論理積回路、８４、８６、１８２・・・フリップフロップ、８８・・・ロック制御部、１００・・・電子デバイス、１２０・・・イニシャライズ部、１２２・・・第１のカウンタ、１２４・・・ＤＡコンバータ、１４０・・・変動補償部、１４２・・・第２のカウンタ、１４４・・・電流源、１６０・・・電流消費回路、１８０・・・分周回路、１８４・・・マルチプレクサ、１９０・・・ＰＶＴモニタ回路、１９２・・・設定部、２００・・・パルス生成部、２０２、２０８、２２６、２３２・・・インバータ、２２０・・・発振回路、２５０、２５２・・・論理回路、３００・・・被試験デバイス、３１０・・・可変遅延回路、４００・・・試験装置、４１０・・・パターン発生部、４２０・・・波形成形部、４３０・・・判定部、４４０・・・タイミング発生回路、４４２・・・電源、４４６・・・可変遅延回路
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の実施形態に係る電子デバイス１００の構成の一例を示す図である。電子デバイス１００は、例えば半導体チップ等のデバイスであって、基板１０、動作回路１６、及び負荷変動補償回路３０を備える。動作回路１６及び負荷変動補償回路３０は、同一の基板１０に設けられる。
動作回路１６は、電源から電源電圧を受け取り、当該電源電圧によって動作する。例えば動作回路１６は、当該電源電圧によって駆動するトランジスタ等の素子を備える論理回路であってよい。動作回路１６は、電源供給線を介して電源電圧を受け取る。当該電源供給線は、抵抗成分１２及び１４を有する。
負荷変動補償回路３０は、動作回路１６に供給される電源電圧を補償する。動作回路１６が消費する電源電流は、動作回路１６の動作状況に応じて変動する。このため、抵抗成分１２及び１４における電圧降下量が変動するので、動作回路１６に供給される電源電圧は、動作回路１６の動作状況に応じて変動する。負荷変動補償回路３０は、当該電源電圧の変動を補償する。
負荷変動補償回路３０は、遅延回路４０、位相比較部６０、制御部８０、イニシャライズ部１２０、変動補償部１４０、及び電流消費回路１６０を備える。遅延回路４０は、動作回路１６と共通の電源から電源電圧を受け取る。本例において遅延回路４０は、抵抗成分１２及び１４を接続する伝送経路から分岐した伝送経路により、電源電圧を受け取る。当該伝送経路は、抵抗成分２２を有する。
また、遅延回路４０は、与えられる周期信号を電源電圧に応じた遅延量で遅延した遅延信号を出力する。ここで周期信号とは、略一定の周期を有する信号である。遅延回路４０は、与えられる電源電圧により遅延量が変動する回路である。例えば、遅延回路４０は、直列に接続された複数のバッファを有し、それぞれのバッファには、当該電源電圧が印加される。つまり、遅延回路４０は、電源電圧の変動を遅延量の変動に変換する。
位相比較部６０は、遅延回路４０に入力される周期信号の位相と、遅延回路４０が出力する遅延信号の位相とを比較する。例えば位相比較部６０は、周期信号及び遅延信号のいずれの位相が進んでいるかを示す２値の比較結果を出力する。
イニシャライズ部１２０は、位相比較部６０における比較結果に基づいて、遅延回路４０に与えられるバイアス電圧を生成する。イニシャライズ部１２０は、周期信号と遅延信号との位相差が予め定められた位相差となるように、バイアス電圧を調整する。つまり、遅延回路４０、位相比較部６０、及びイニシャライズ部１２０は、第１のディレイロックループとして機能する。第１のディレイロックループは、遅延回路４０における遅延量を所定の遅延量に設定する。
本例においてイニシャライズ部１２０は、周期信号の位相と遅延信号の位相とが略一致するように、バイアス電圧を調整する。この場合、イニシャライズ部１２０は、遅延回路４０における遅延量が、例えば周期信号の１周期等の所定の遅延量に相当するように、バイアス電圧を調整する。例えばイニシャライズ部１２０は、遅延信号の位相が周期信号の位相より進んでいる場合に、遅延回路４０における遅延量が増大するようにバイアス電圧を調整し、遅延信号の位相が周期信号の位相より遅れいている場合に、遅延回路４０における遅延量が減少するようにバイアス電圧を調整する。
制御部８０は、周期信号と遅延信号との位相差が、前述した位相差になった場合に、イニシャライズ部１２０が出力するバイアス電圧をホールドする。本例における制御部８０は、周期信号の位相と遅延信号の位相とが略一致した場合において、イニシャライズ部１２０が出力するバイアス電圧をホールドする。ここでバイアス電圧をホールドするとは、イニシャライズ部１２０に対して、レベルを固定した状態でバイアス電圧を出力させることをいう。このような動作により、電源電圧の変動が生じていない場合における周期信号と遅延信号との位相差を固定することができる。
電流消費回路１６０は、動作回路１６と電源を共通にして設けられる。また電流消費回路１６０は、遅延回路４０とも電源を共通にして設けられる。本例における電流消費回路１６０は、抵抗成分１２及び１４を接続する伝送経路から分岐した伝送経路により、電源電圧を受け取る。当該伝送経路は、抵抗成分２６を有する。
変動補償部１４０は、イニシャライズ部１２０におけるバイアス電圧がホールドされた状態において位相比較部６０が出力する比較結果に基づいて、電流消費回路１６０に供給する電流量を制御する。つまり、変動補償部１４０は、イニシャライズ部１２０により遅延回路４０の遅延量が調整された後に生じた、遅延回路４０における遅延量の変動に基づいて、電流消費回路１６０が消費する電流を制御する。より具体的には、変動補償部１４０は、イニシャライズ部１２０におけるバイアス電圧がホールドされた状態における比較結果により、電源電圧の変動による遅延回路４０の遅延量の変動を検出する。そして、電流消費回路１６０に供給する電流量を制御することにより、抵抗成分１２における電圧降下量を制御し、動作回路１６に供給される電源電圧の変動を補償する。
また、電流消費回路１６０は、遅延回路４０と電源を共通として設けられるので、遅延回路４０、位相比較部６０、変動補償部１４０、及び電流消費回路１６０は、第２のディレイロックループとして機能する。第２のディレイロックループは、動作回路１６に供給される電源電圧の変動が補償されたか否かを、遅延回路４０の遅延量の変動に基づいて判別することができる。以上の構成により、動作回路１６に供給される電源電圧の変動を補償することができる。
また、抵抗成分２２及び抵抗成分２６は、分岐点から流れる電流の変動による、電圧降下の変動が無視できる程度の抵抗値であることが好ましい。例えば、遅延回路４０において、電源電圧変動により生じる遅延変動が５ｐｓ以下であり、遅延回路４０の電源電圧変動による遅延変動が、８．５ｐｓ／ｍＶである場合、電源電圧変動は、０．５９ｍＶとなる。この場合、抵抗成分２２及び抵抗成分２６は、分岐点から流れる電流が変動した場合であっても、電圧降下の変動が０．５９ｍＶ以下となる抵抗値を有する。例えば、分岐点から遅延回路４０までの電源伝送距離と、分岐点から電流消費回路１６０までの電源伝送距離とは、略零であってよい。
図２は、負荷変動補償回路３０の詳細な構成の一例を示す図である。本例における負荷変動補償回路３０は、図１において説明した構成に対し、分周回路１８０を更に備える。本例における遅延回路４０は、直列接続された複数のバッファを有する。複数のバッファは、入力される周期信号を順次伝播することにより、周期信号を遅延させる。複数のバッファに供給される電源電圧を制御することにより、遅延時間を制御することができる。
本例における位相比較部６０は、周期信号を動作クロックとして受け取り、遅延信号を入力信号として受け取るフリップフロップである。例えば、位相比較部６０は、周期信号の前縁のタイミングで遅延信号をサンプリングする。これにより、位相比較部６０は、周期信号及び遅延信号のいずれの位相が進んでいるかを示す比較結果を出力する。
本例におけるイニシャライズ部１２０は、第１のカウンタ１２２及びＤＡコンバータ１２４を有する。第１のカウンタ１２２は、位相比較部６０における比較結果に応じて値が増減する第１のカウンタ値を出力する。ＤＡコンバータ１２４は、第１のカウンタ値に応じたレベルのバイアス電圧を出力する。
本例における変動補償部１４０は、第２のカウンタ１４２及び電流源１４４を有する。第２のカウンタ１４２は、位相比較部６０における比較結果に応じて値が増減する第２のカウンタ値を出力する。電流源１４４は、第２のカウンタ１４２が出力する第２のカウンタ値に応じた電流を生成し、電流消費回路１６０に供給する。
本例における制御部８０は、論理積回路８２、フリップフロップ８４、フリップフロップ８６、ロック制御部８８、論理積回路９０、及び論理積回路９２を有する。論理積回路８２、フリップフロップ８４、及びフリップフロップ８６は、周期信号と遅延信号との位相差が所定の値となっているか否かを判定する。ロック制御部８８は、フリップフロップ８６が出力する判定結果に基づいて、第１のカウンタ１２２及び第２のカウンタ１４２のいずれを動作させるかを制御する。
例えばロック制御部８８は、周期信号及び遅延信号の位相差が所定の位相差となっていない場合に、第１のカウンタ１２２に動作クロックを供給し、且つ第２のカウンタ１４２への動作クロックの供給を停止する。これにより、周期信号及び遅延信号の位相差が所定の位相差となるまで、第１のディレイロックループを動作させることができる。つまり、遅延回路４０における遅延量を所定の遅延量に設定することができる。
またロック制御部８８は、周期信号及び遅延信号の位相差が所定の位相差となった場合に、第１のカウンタ１２２への動作クロックの供給を停止し、且つ第２のカウンタ１４２に動作クロックを供給する。これにより、イニシャライズ部１２０のバイアス電圧をホールドした状態で、第２のディレイロックループを動作させることができる。つまり、遅延回路４０における遅延量の変動に応じて、電流消費回路１６０に電流を消費させることができる。
上述した動作クロックは、分周回路１８０が生成してよい。分周回路１８０は、周期信号の所定の分周比で分周することにより、当該動作クロックを生成する。本例における分周回路１８０は、自己の反転出力端子と、自己の入力端子及び次段の入力端子とが接続されるフリップフロップ１８２を複数段有し、いずれかのフリップフロップ１８２が出力する信号を選択して出力するマルチプレクサ１８４を有する。これにより、所望の分周比の動作クロックを生成する。
論理積回路９０及び論理積回路９２は、分周回路１８０が出力する動作クロックを分岐して受け取る。ロック制御部８８は、論理積回路９０及び論理積回路９２に、当該動作クロックを通過させるか否かを制御する。このような構成により、動作回路１６に供給される電源電圧の変動を補償することができる。
図３（ａ）及び図３（ｂ）は、位相比較部６０の動作の一例を示すタイミングチャートである。図３（ａ）に示すように、遅延回路４０における遅延量が、周期信号の１周期より小さい場合、位相比較部６０は、Ｈ論理の比較結果を出力する。また、図３（ｂ）に示すように、遅延回路４０における遅延量が、周期信号の１周期より大きい場合、位相比較部６０は、Ｌ論理の比較結果を出力する。
第１のカウンタ１２２は、当該比較結果に基づいて増減する第１のカウンタ値を出力する。例えば、遅延回路４０における遅延量が、バイアス電圧の増加に応じて増加する場合において、図３（ａ）に示すように位相比較部６０がＨ論理の比較結果を出力した場合、第１のカウンタ１２２は、第１のカウンタ値を増加させる。ＤＡコンバータ１２４は、第１のカウンタ値の増加に応じて、レベルが増加したバイアス電圧を出力する。これにより、遅延回路４０における遅延量が増加する。
図４は、制御部８０の動作の一例を示す図である。上述したように、制御部８０は、まず第１のカウンタ１２２を動作させ、周期信号と遅延信号との位相差が所定値となった場合に、第１のカウンタ１２２をホールドし、第２のカウンタ１４２を動作させる。
図２に示した論理積回路８２は、遅延信号の反転信号と周期信号との論理積を、検出信号として出力する。フリップフロップ８４は、Ｈ論理に固定された信号を入力信号として受け取り、検出信号を動作クロックとして受け取る。また、フリップフロップ８４が保持するデータ値は、イニシャライズ時に所定の周期で与えられるモニタトリガにより、所定の周期で初期値に設定される。ここで、フリップフロップ８４のデータ値の初期値はＬ論理とする。フリップフロップ８６は、フリップフロップ８４が出力する信号を入力信号として受け取り、モニタトリガを動作クロックとして受け取る。
つまり、論理積回路８２は、周期信号の位相と遅延信号の位相とが略一致するまで、検出信号を出力する。フリップフロップ８４は、検出信号に応じてＨ論理の信号を取り込む。また、フリップフロップ８４は、モニタトリガにより定期的にデータ値が初期化されるので、モニタトリガが入力された後に、検出信号が入力されなければ、フリップフロップ８４の出力はモニタトリガに応じてＬ論理となる。この場合、フリップフロップ８６の出力も、モニタトリガに応じてＬ論理となる。このような構成により、周期信号の位相と遅延信号の位相とが一致したか否かを判定する。
ロック制御部８８は、周期信号の位相と遅延信号の位相とが一致していない場合、Ｈ論理を出力する。また、ロック制御部８８は、周期信号の位相と遅延信号の位相とが略一致した場合、Ｌ論理を出力する。論理積回路９０は、ロック制御部８８の出力と、分周回路１８０が出力する動作クロックとの論理積を出力する。論理積回路９２は、ロック制御部８８の出力の反転論理と、分周回路１８０が出力する動作クロックとの論理積を出力する。
このような構成により、周期信号の位相と遅延信号の位相とが略一致するまで、第１のカウンタ１２２を動作させることができる。このとき、第２のカウンタ１４２はホールドされる。また、周期信号の位相と遅延信号の位相とが略一致した後に、第２のカウンタ１４２を動作させることができる。このとき、第１のカウンタ１２２はホールドされる。
また、ロック制御部８８は、フリップフロップ８６がＬ論理を出力した場合、フリップフロップ８４及びフリップフロップ８６に対して、モニタトリガの供給を停止してよい。これにより、遅延回路４０における遅延量をロックした後に、更にイニシャライズ部１２０が動作することを防ぐことができる。また、フリップフロップ８４にモニタトリガが入力されてから、フリップフロップ８６にモニタトリガが入力されるまでに、論理積回路８２が少なくとも一回、周期信号と遅延信号との位相を比較するように、フリップフロップ８６のクロック入力に遅延素子を設けてよい。また、フリップフロップ８４は、微小なパルス幅の動作クロックに応じて動作できることが好ましい。
図５は、負荷変動補償回路３０の構成の他の例を示す図である。本例における負荷変動補償回路３０は、図１に関連して説明した負荷変動補償回路３０の構成に加え、ＰＶＴモニタ回路１９０及び設定部１９２を有する。他の構成要素は、図１において同一の符号を付した構成要素と同一又は同様の機能及び構成を有する。本例における負荷変動補償回路３０は、プロセス、温度、及び電源電圧のばらつきによる、遅延回路４０及び電流消費回路１６０のパラメータばらつきを補償する。
ＰＶＴモニタ回路１９０は、遅延回路４０及び電流消費回路１６０と同一の基板１０に形成される。また、ＰＶＴモニタ回路１９０は、遅延回路４０及び電流消費回路１６０と同一のプロセスで形成されることが好ましい。また、ＰＶＴモニタ回路１９０は、遅延回路４０及び電流消費回路１６０のプロセス、電源電圧、及び温度の少なくともひとつの変動に応じて特性が変動する。例えばＰＶＴモニタ回路１９０は、遅延回路４０及び電流消費回路１６０と電源を共通にして形成されたリングオシレータであってよい。この場合、ＰＶＴモニタ回路１９０の特性の変動は、リングオシレータが生成する発振信号の周期の変動から検出できる。
設定部１９２は、ＰＶＴモニタ回路１９０の特性を測定することにより、上述したプロセス、電源電圧、及び温度の変動を検出する。例えば、ＰＶＴモニタ回路１９０がリングオシレータである場合、設定部１９２は、ＰＶＴモニタ回路１９０が出力する発振信号の周期を測定することにより、プロセス等の変動を検出してよい。この場合、設定部１９２は、発振信号の周期の標準値が予め与えられ、当該標準値と測定値との差分により、プロセス等の変動を検出してよい。当該標準値は、ＰＶＴモニタ回路１９０の設計値から求めてもよい。
設定部１９２は、測定結果に基づいて、第１のカウンタ１２２の初期値、ＤＡコンバータ１２４の分解能、第２のカウンタ１４２の初期値、及び電流源１４４の分解能を設定する。ＤＡコンバータ１２４の分解能とは、第１のカウンタ値が単位量増減した場合の、バイアス電圧の変動量を示す。
第１のカウンタ値が単位量増減した場合の、遅延回路４０における遅延変動量は、第１のディレイロックループが発振を起こさないことを条件として予め定められた値に設計される。しかし、プロセス等のばらつきにより遅延変動量がばらつき、第１のディレイロックループが発振してしまう場合がある。このため、本例における設定部１９２は、プロセス等のばらつきに基づいて、ＤＡコンバータ１２４の分解能を調整することにより、当該ばらつきを低減する。同様に、設定部１９２は、電流源１４４の分解能を調整する。電流源１４４の分解能とは、第２のカウンタ値が単位量増減した場合の、電流源１４４が出力する電流の変動量を示す。
また、第１のカウンタ値は、第１のディレイロックループがサイクルスリップを起こさないことを条件として予め定められた初期値に設計することが好ましい。ここで、サイクルスリップとは、遅延回路４０の遅延量が周期信号の１周期に相当する遅延量でロックされるべきであるのに対し、遅延回路４０の遅延量が周期信号の２周期に相当する遅延量でロックされるような現象をいう。例えば、遅延回路４０における遅延量が、周期信号の１．５周期より大きい場合、第１のディレイロックループは、遅延回路４０における遅延量を更に増加させることにより、遅延信号のエッジの位相と周期信号のエッジの位相とを略一致させる。このため、当該サイクルスリップを生じさせないように、第１のカウンタ値の初期値を設定する必要があるが、当該初期値に対応する遅延量も、プロセス等のばらつきにより変動してしまう。このため、本例における設定部１９２は、プロセス等のばらつきに基づいて、第１のカウンタ１２２の初期値を調整することにより、サイクルスリップの発生を低減する。本例において設定部１９２は、遅延回路４０の遅延量が周期信号の１周期に相当する遅延量となる初期値を、ＰＶＴモニタ回路１９０の特性に基づいて設定する。同様に、設定部１９２は、第２のカウンタ１４２の初期値を調整する。
図６は、第１のカウンタ１２２のカウンタ値に対する、遅延回路４０における遅延量の関係の一例を示す図である。遅延回路４０における遅延量は、上述したプロセス等のばらつきによって変化する。例えば、カウント値が同じである場合であっても、遅延量１及び遅延量２に示すように、遅延回路４０の遅延量は変動する。
また、図６に示すように、ＤＡコンバータ１２４の分解能に応じて、カウント値−遅延量の関係の傾きがそれぞれ変化する。このとき、ＤＡコンバータ１２４に対して同一の分解能を設定した場合であっても、カウント値が同じである場合の遅延量が異なると、カウント値−遅延量の傾きは異なる。
上述したように、カウント値−遅延量の傾きは、発振を起こさないことを条件として予め定められる値となることが好ましい。カウント値に対して遅延回路４０における遅延量がいずれの遅延量となるかは、ＰＶＴモニタ回路１９０の測定結果から求めることができる。このため、ＰＶＴモニタ回路１９０のそれぞれの測定結果に対し、ＤＡコンバータ１２４に設定すべき分解能を決定することができる。
設定部１９２は、ＰＶＴモニタ回路１９０のそれぞれの測定結果に対して設定すべき、ＤＡコンバータ１２４の分解能を示すテーブルを予め格納してよい。設定部１９２は、ＰＶＴモニタ回路１９０の測定結果に対応する分解能を、当該テーブルから参照して設定する。また同様に、設定部１９２は、ＰＶＴモニタ回路１９０のそれぞれの測定結果に対して設定すべき、電流源１４４の分解能を示すテーブルを予め格納してよい。
また、図６に示すように、遅延回路４０の遅延量として初期設定されるべきターゲット遅延量に対応する、カウント値の初期値は、プロセス等のばらつきにより異なる。図６に示すように、カウント値の初期値は、プロセス等のばらつきによる遅延量のばらつき（図６における遅延量１、遅延量２等）と、ＤＡコンバータ１２４に設定する分解能とにより定まる。
設定部１９２は、ＰＶＴモニタ回路１９０のそれぞれの測定結果に対して設定すべき、ＤＡコンバータ１２４の分解能及び第１のカウンタ値の初期値を示すテーブルを予め格納してよい。例えば、図６における遅延量１が、ＰＶＴモニタ回路１９０の測定結果１に対応し、遅延量２が、ＰＶＴモニタ回路１９０の測定結果２に対応すると仮定する。また、カウント値−遅延量の傾きを、図６の実線で示す傾きに設定する場合を仮定する。このとき、設定部１９２は、測定結果１と、ＤＡコンバータ１２４に設定すべき分解能３及び第１のカウンタ値の初期値として設定すべき初期値１とを対応付け、且つ測定結果２と、分解能２及び初期値２とを対応付けたテーブルを格納する。また、設定部１９２は、更に多くの測定結果と、分解能及び初期値とを対応付けたテーブルを格納してもよい。
また同様に、設定部１９２は、ＰＶＴモニタ回路１９０のそれぞれの測定結果に対して設定すべき、電流源１４４の分解能及び第２のカウンタ値の初期値を示すテーブルを予め格納してよい。本例における負荷変動補償回路３０によれば、プロセス等のばらつきによる、遅延回路４０の特性のばらつきを補償することができる。このため、動作回路１６の負荷変動を精度よく補償することができる。
図７は、負荷変動補償回路３０の他の構成の一例を示す図である。本例における負荷変動補償回路３０は、図１に関連して説明した負荷変動補償回路３０の構成に対し、遅延回路４０に代えて発振回路２２０を備える。他の構成要素は、図１に関連して説明した負荷変動補償回路３０と同一である。また、図２において説明した分周回路１８０を更に備えてよい。
発振回路２２０は、動作回路１６と共通の電源から電源電圧を受け取り、電源電圧に応じた周波数の発振信号を出力する。つまり、図１から図６において説明した負荷変動補償回路３０におけるディレイロックループに代えて、フェイズロックループを構成する。図１から図６においては、遅延回路４０の遅延量をロックした後で、電源電圧の変動により生じる遅延量の変動を検出したが、本例においては、発振回路２２０の発振周波数をロックした後で、電源電圧の変動により生じる発振周波数の変動を検出する。
例えば、イニシャライズ部１２０は、与えられる周期信号の位相と、発振信号の位相との比較結果に基づいて、発振回路２２０に与えるバイアス電圧を生成し、発振回路２２０における発振周波数を所定の周波数に調整する。変動補償部１４０は、イニシャライズ部１２０により発振回路２２０の発振周波数が調整された後に生じた、発振回路２２０における発振周波数の変動に基づいて、電流消費回路１６０が消費する電流を制御する。
本例における発振回路２２０は、複数のインバータをループ状に接続したリングオシレータであってよい。それぞれのインバータには、動作回路１６と共通の電源から電源電圧が与えられる。このような構成によっても、動作回路１６の負荷変動を補償することができる。
図８は、負荷変動補償回路３０の詳細な構成の他の例を示す図である。また、本例における負荷変動補償回路３０は、図７において説明した負荷変動補償回路３０の構成に加え、パルス生成部２００を更に備える。パルス生成部２００は、周期信号の前縁又は後縁のいずれかに応じて、所定のパルス幅のパルスを出力する。また、発振回路２２０は、パルス生成部２００からパルスを受け取る毎に、発振を当該パルスに応じて停止させ、且つ当該パルスに応じて新たな発振を開始させる。このような制御により、周期信号に対する発振信号の位相のずれの蓄積を防ぎ、サイクルスリップを防ぐことができる。発振回路２２０の発振周波数は周期信号の整数分の１で発振してよい。このため、本例における負荷変動補償回路３０は、図５において説明したＰＶＴモニタ回路１９０及び設定部１９２を有さなくともよい。
発振回路２２０は、複数のインバータ（２２６、２３２）がループ状に接続される。また、発振回路２２０は、論理積回路（２２２、２３４）を更に有する。論理積回路２２２は、インバータ２３２が出力する信号を、論理積回路２３４を介して受け取り、当該信号とパルス生成部２００から与えられる信号との否定論理積を、インバータ２２６に入力する。つまり、論理積回路２２２に対して、パルス生成部２００からＬ論理を入力することにより、発振回路２２０における発振を停止させることができる。また、パルス生成部２００からＨ論理を入力することにより、発振回路２２０における発振を開始することができる。
パルス生成部２００は、周期信号の前縁又は後縁のいずれかに応じて、所定のパルス幅のパルスを出力する。本例においてパルス生成部２００は、インバータ（２０２、２０８）、及び論理積回路（２０４、２０６、２１０）を有する。インバータ２０２は、周期信号を反転して出力する。
縦続接続された複数のインバータ２０８は、論理積回路２０４を介して周期信号を受け取り、遅延させる。論理積回路２１０は、インバータ２０２の出力する信号を、論理積回路２０６を介して受け取り、当該信号と、インバータ２０８が出力する信号との否定論理積を出力する。このような構成により、周期信号の前縁に応じて、複数のインバータ２０８における遅延時間に応じたパルス幅のパルスを出力する。本例において、発振回路２００は、パルス生成部２００が出力するパルスの前縁に応じて発振を停止し、当該パルスの後縁に応じた発振を開始する。
位相比較部６０は、インバータ２３２が出力する発振信号を受け取る。位相比較部６０は、受け取った信号を、パルス生成部２００が出力するパルスに応じて取り込む。イニシャライズ部１２０、制御部８０、及び変動補償部１４０の構成及び動作は、図１において同一の符号を付して説明した構成要素と同一であってよい。
図９は、図８において説明した負荷変動補償回路３０の動作の一例を示すタイミングチャートである。上述したように、パルス生成部２００は、周期信号の前縁に応じてパルスを出力する。パルス生成部２００は、当該パルスに応じて発振回路２２０における発振を停止させ、且つ新たな発振を開始させる。
発振回路２２０は、当該パルスが入力されてから、所定の遅延時間後に、位相比較部６０に発振信号を入力する。当該遅延時間は、例えばインバータ２３２等における遅延時間であり、与えられる電源電圧により変動する。位相比較部６０は、パルス生成部２００から与えられるパルスの位相と、発振信号の位相とを比較する。イニシャライズ部１２０は、当該比較結果に基づいて、バイアス電圧を調整する。このような構成により、発振信号の位相を、パルス生成部２００が出力するパルスの位相と略一致させる。そして、当該位相にロックした後、変動補償部１４０により、動作回路１６における負荷変動を補償する。上述したように、本例における負荷変動補償回路３０は、周期信号に対する発振信号の位相のずれの蓄積を防ぎ、サイクルスリップを防ぐことができる。
図１０は、半導体チップ等の被試験デバイス３００を試験する試験装置４００の構成の一例を示す図である。試験装置４００は、パターン発生部４１０、波形成形部４２０、判定部４３０、及びタイミング発生回路４４０を備える。
パターン発生部４１０は、被試験デバイス３００を試験する試験パターンを生成する。例えば、パターン発生部４１０は、与えられる試験プログラムに応じて、１／０のパターンを有するデジタルの試験パターンを生成する。
波形成形部４２０は、試験パターンに基づいて、被試験デバイス３００に供給する試験信号を生成する。例えば、波形成形部４２０は、与えられるタイミング信号のエッジに応じて、試験パターンのデジタル値に応じた電圧レベルを示す試験信号を生成する。
タイミング発生回路４４０は、試験信号の位相を規定するタイミング信号を生成し、波形成形部４２０に供給する。例えば、タイミング発生回路４４０は、与えられる基準クロックのそれぞれのパルスの位相を、所望の位相に制御して出力する。
判定部４３０は、被試験デバイス３００が出力する出力信号に基づいて、被試験デバイス３００の良否を判定する。例えば、判定部４３０は、被試験デバイス３００の出力信号と、パターン発生部４１０が生成する期待値信号とを比較することにより、被試験デバイス３００の良否を判定する。
図１１は、タイミング発生回路４４０の構成の一例を示す図である。タイミング発生回路４４０は、電源４４２、可変遅延回路４４６、及び負荷変動補償回路３０を有する。可変遅延回路４４６は、外部より与えられる基準クロックのそれぞれのパルスを、それぞれ所望の遅延量で遅延させ、タイミング信号を生成する。
電源４４２は、可変遅延回路４４６を駆動するための電源電圧を、可変遅延回路４４６に供給する。負荷変動補償回路３０は、可変遅延回路４４６の近傍に、可変遅延回路４４６と並列に設けられ、可変遅延回路４４６に供給される電源電圧を補償する。負荷変動補償回路３０は、図１から図９において説明した負荷変動補償回路３０と同一の構成を有し、同様の機能を有する。図１から図９において説明した負荷変動補償回路３０は、動作回路１６に供給される電源電圧を補償したが、本例における負荷変動補償回路３０は、可変遅延回路４４６に供給される電源電圧を補償する。他の機能については、図１から図９において説明した負荷変動補償回路３０と同一である。
本例におけるタイミング発生回路４４０によれば、回路全体における消費電流の変動を抑制することにより、電源４４２における負荷変動を抑制することができる。このため、負荷変動によって生じる、可変遅延回路４４６の遅延誤差を低減させ、精度よく位相を制御したタイミング信号を生成することができる。
また、タイミング発生回路４４０を用いた試験装置４００によれば、精度よく位相を制御した試験信号を生成することができるため、被試験デバイス３００の試験を精度よく行うことができる。
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
以上から明らかなように、本発明の実施形態によれば、動作回路における負荷変動を精度よく補償することができる。

Claims (19)

  1. 動作回路に供給される電源電圧を補償する負荷変動補償回路であって、
    前記動作回路と共通の電源から電源電圧を受け取り、与えられる周期信号を前記電源電圧に応じた遅延量で遅延した遅延信号を出力する遅延回路と、
    前記周期信号の位相と、前記遅延信号の位相とを比較する位相比較部と、
    前記位相比較部における比較結果に基づいて、前記遅延回路に与えられるバイアス電圧を生成し、前記周期信号と前記遅延信号との位相差を予め定められた位相差に調整するイニシャライズ部と、
    前記周期信号と前記遅延信号との位相差が前記予め定められた位相差になった場合に、前記イニシャライズ部が出力する前記バイアス電圧をホールドする制御部と、
    前記動作回路と電源を共通にして設けられた電流消費回路と、
    前記イニシャライズ部における前記バイアス電圧がホールドされた状態において前記位相比較部が出力する比較結果に基づいて、前記電流消費回路に供給する電流量を制御する変動補償部と
    を備える負荷変動補償回路。
  2. 前記位相比較部は、前記周期信号及び前記遅延信号のいずれの位相が進んでいるかを示す前記比較結果を出力し、
    前記イニシャライズ部は、
    前記比較結果に応じて値が増減する第１のカウンタ値を出力する第１のカウンタと、
    前記第１のカウンタ値に応じたレベルの前記バイアス電圧を出力するＤＡコンバータと
    を有する請求項１に記載の負荷変動補償回路。
  3. 前記動作回路と同一の基板に前記遅延回路と同一のプロセスで形成され、前記遅延回路のプロセス、前記遅延回路の前記電源電圧、又は前記遅延回路の温度の少なくともひとつの変動に応じて特性が変動するＰＶＴモニタ回路と、
    前記ＰＶＴモニタ回路の特性を測定し、測定結果に基づいて前記ＤＡコンバータの分解能を設定する設定部と
    を更に備える請求項１に記載の負荷変動補償回路。
  4. 前記設定部は、前記測定結果に基づいて、前記第１のカウンタが出力する前記第１のカウンタ値の初期値を更に設定する請求項３に記載の負荷変動補償回路。
  5. 前記設定部は、前記ＰＶＴモニタ回路のそれぞれの前記測定結果に対して設定すべき、前記ＤＡコンバータの分解能及び前記第１のカウンタ値の初期値を示すテーブルを予め格納する請求項４に記載の負荷変動補償回路。
  6. 前記変動補償部は、
    前記比較結果に応じて値が増減する第２のカウンタ値を出力する第２のカウンタと、
    前記第２のカウンタ値に応じた電流を生成し、前記電流消費回路に供給する電流源と
    を有する請求項５に記載の負荷変動補償回路。
  7. 前記設定部は、前記測定結果に基づいて、前記電流源の分解能を更に設定する請求項６に記載の負荷変動補償回路。
  8. 前記設定部は、前記ＰＶＴモニタ回路の特性のそれぞれの測定結果に対して設定すべき、前記電流源の分解能を示すテーブルを予め格納する請求項７に記載の負荷変動補償回路。
  9. 前記制御部は、前記周期信号及び前記遅延信号の位相差が前記予め定められた位相差となっていない場合に、前記第１のカウンタに動作クロックを供給し、且つ前記第２のカウンタへの動作クロックの供給を停止し、前記周期信号及び前記遅延信号の位相差が前記予め定められた位相差となった場合に、前記第１のカウンタへの前記動作クロックの供給を停止し、且つ前記第２のカウンタに前記動作クロックを供給する請求項６に記載の負荷変動補償回路。
  10. 動作回路に供給される電源電圧を補償する負荷変動補償回路であって、
    前記動作回路と共通の電源から電源電圧を受け取り、前記電源電圧に応じた周波数の発振信号を出力する発振回路と、
    与えられる周期信号の位相と、前記発振信号の位相とを比較する位相比較部と、
    前記位相比較部における比較結果に基づいて、前記発振回路に与えられるバイアス電圧を生成し、前記周期信号と前記発振信号との位相差を予め定められた位相差に調整するイニシャライズ部と、
    前記周期信号と前記発振信号との位相差が前記予め定められた位相差になった場合に、前記イニシャライズ部が出力する前記バイアス電圧をホールドする制御部と、
    前記動作回路と電源を共通にして設けられた電流消費回路と、
    前記イニシャライズ部における前記バイアス電圧がホールドされた状態において前記位相比較部が出力する比較結果に基づいて、前記電流消費回路に供給する電流量を制御する変動補償部と
    を備える負荷変動補償回路。
  11. 前記周期信号の前縁又は後縁のいずれかに応じて、所定のパルス幅のパルスを出力するパルス生成部を更に備え、
    前記発振回路は、前記パルスを受け取る毎に、発振を当該パルスに応じて停止させ、且つ当該パルスに応じて新たな発振を開始させる
    請求項１０に記載の負荷変動補償回路。
  12. 動作回路を有する電子デバイスであって、
    前記動作回路に電源を供給する電源供給線と、
    前記電源供給線から前記動作回路に供給される電源電圧を補償する負荷変動補償回路と
    を備え、
    前記負荷変動補償回路は、
    前記動作回路と共通の電源から電源電圧を受け取り、与えられる周期信号を前記電源電圧に応じた遅延量で遅延した遅延信号を出力する遅延回路と、
    前記周期信号の位相と、前記遅延信号の位相とを比較する位相比較部と、
    前記位相比較部における比較結果に基づいて、前記遅延回路に与えられるバイアス電圧を生成し、前記周期信号と前記遅延信号との位相差を予め定められた位相差に調整するイニシャライズ部と、
    前記周期信号と前記遅延信号との位相差が前記予め定められた位相差になった場合に、前記イニシャライズ部が出力する前記バイアス電圧をホールドする制御部と、
    前記動作回路と電源を共通にして設けられた電流消費回路と、
    前記イニシャライズ部における前記バイアス電圧がホールドされた状態において前記位相比較部が出力する比較結果に基づいて、前記電流消費回路が消費する電流量を制御する変動補償部と
    を有する電子デバイス。
  13. 動作回路を有する電子デバイスであって、
    前記動作回路に電源を供給する電源供給線と、
    前記電源供給線から前記動作回路に供給される電源電圧を補償する負荷変動補償回路と
    を備え、
    前記負荷変動補償回路は、
    前記動作回路と共通の電源から電源電圧を受け取り、前記電源電圧に応じた周波数の発振信号を出力する発振回路と、
    与えられる周期信号の位相と、前記発振信号の位相とを比較する位相比較部と、
    前記位相比較部における比較結果に基づいて、前記発振回路に与えられるバイアス電圧を生成し、前記周期信号と前記発振信号との位相差を予め定められた位相差に調整するイニシャライズ部と、
    前記周期信号と前記発振信号との位相差が前記予め定められた位相差になった場合に、前記イニシャライズ部が出力する前記バイアス電圧をホールドする制御部と、
    前記動作回路と電源を共通にして設けられた電流消費回路と、
    前記イニシャライズ部における前記バイアス電圧がホールドされた状態において前記位相比較部が出力する比較結果に基づいて、前記電流消費回路が消費する電流量を制御する変動補償部と
    を有する電子デバイス。
  14. 被試験デバイスを試験する試験装置であって、
    被試験デバイスを試験する試験パターンを生成するパターン発生部と、
    前記試験パターンに基づいて、前記被試験デバイスに供給する試験信号を生成する波形成形部と、
    前記試験信号の位相を規定するタイミング信号を生成し、前記波形成形部に供給するタイミング発生回路と、
    前記被試験デバイスが出力する出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記タイミング発生回路は、
    与えられる基準クロックのそれぞれのパルスを遅延させ、前記タイミング信号を生成する可変遅延回路と、
    前記可変遅延回路を駆動するための電源電圧を、前記可変遅延回路に供給する電源と、
    前記可変遅延回路に供給される電源電圧を補償する負荷変動補償回路と
    を有し、
    前記負荷変動補償回路は、
    前記可変遅延回路と共通の電源から電源電圧を受け取り、与えられる周期信号を前記電源電圧に応じた遅延量で遅延した遅延信号を出力する遅延回路と、
    前記周期信号の位相と、前記遅延信号の位相とを比較する位相比較部と、
    前記位相比較部における比較結果に基づいて、前記遅延回路に与えられるバイアス電圧を生成し、前記周期信号と前記遅延信号との位相差を予め定められた位相差に調整するイニシャライズ部と、
    前記周期信号と前記遅延信号との位相差が前記予め定められた位相差になった場合に、前記イニシャライズ部が出力する前記バイアス電圧をホールドする制御部と、
    前記動作回路と電源を共通にして設けられた電流消費回路と、
    前記イニシャライズ部における前記バイアス電圧がホールドされた状態において前記位相比較部が出力する比較結果に基づいて、前記電流消費回路が消費する電流量を制御する変動補償部と
    を有する試験装置。
  15. 被試験デバイスを試験する試験装置であって、
    被試験デバイスを試験する試験パターンを生成するパターン発生部と、
    前記試験パターンに基づいて、前記被試験デバイスに供給する試験信号を生成する波形成形部と、
    前記試験信号の位相を規定するタイミング信号を生成し、前記波形成形部に供給するタイミング発生回路と、
    前記被試験デバイスが出力する出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記タイミング発生回路は、
    与えられる基準クロックのそれぞれのパルスを遅延させ、前記タイミング信号を生成する可変遅延回路と、
    前記可変遅延回路を駆動するための電源電圧を、前記可変遅延回路に供給する電源と、
    前記可変遅延回路に供給される電源電圧を補償する負荷変動補償回路と
    を有し、
    前記負荷変動補償回路は、
    前記可変遅延回路と共通の電源から電源電圧を受け取り、前記電源電圧に応じた周波数の発振信号を出力する発振回路と、
    与えられる周期信号の位相と、前記発振信号の位相とを比較する位相比較部と、
    前記位相比較部における比較結果に基づいて、前記発振回路に与えられるバイアス電圧を生成し、前記周期信号と前記発振信号との位相差を予め定められた位相差に調整するイニシャライズ部と、
    前記周期信号と前記発振信号との位相差が前記予め定められた位相差になった場合に、前記イニシャライズ部が出力する前記バイアス電圧をホールドする制御部と、
    前記動作回路と電源を共通にして設けられた電流消費回路と、
    前記イニシャライズ部における前記バイアス電圧がホールドされた状態において前記位相比較部が出力する比較結果に基づいて、前記電流消費回路が消費する電流量を制御する変動補償部と
    を有する試験装置。
  16. 所望の位相を有するタイミング信号を生成するタイミング発生回路であって、
    与えられる基準クロックのそれぞれのパルスを遅延させ、前記タイミング信号を生成する可変遅延回路と、
    前記可変遅延回路を駆動するための電源電圧を、前記可変遅延回路に供給する電源と、
    前記可変遅延回路に供給される電源電圧を補償する負荷変動補償回路と
    を備え、
    前記負荷変動補償回路は、
    前記可変遅延回路と共通の電源から電源電圧を受け取り、与えられる周期信号を前記電源電圧に応じた遅延量で遅延した遅延信号を出力する遅延回路と、
    前記周期信号の位相と、前記遅延信号の位相とを比較する位相比較部と、
    前記位相比較部における比較結果に基づいて、前記遅延回路に与えられるバイアス電圧を生成し、前記周期信号と前記遅延信号との位相差を予め定められた位相差に調整するイニシャライズ部と、
    前記周期信号と前記遅延信号との位相差が前記予め定められた位相差になった場合に、前記イニシャライズ部が出力する前記バイアス電圧をホールドする制御部と、
    前記動作回路と電源を共通にして設けられた電流消費回路と、
    前記イニシャライズ部における前記バイアス電圧がホールドされた状態において前記位相比較部が出力する比較結果に基づいて、前記電流消費回路が消費する電流量を制御する変動補償部と
    を有するタイミング発生回路。
  17. 所望の位相を有するタイミング信号を生成するタイミング発生回路であって、
    与えられる基準クロックのそれぞれのパルスを遅延させ、前記タイミング信号を生成する可変遅延回路と、
    前記可変遅延回路を駆動するための電源電圧を、前記可変遅延回路に供給する電源と、
    前記可変遅延回路に供給される電源電圧を補償する負荷変動補償回路と
    を備え、
    前記負荷変動補償回路は、
    前記可変遅延回路と共通の電源から電源電圧を受け取り、前記電源電圧に応じた周波数の発振信号を出力する発振回路と、
    与えられる周期信号の位相と、前記発振信号の位相とを比較する位相比較部と、
    前記位相比較部における比較結果に基づいて、前記発振回路に与えられるバイアス電圧を生成し、前記周期信号と前記発振信号との位相差を予め定められた位相差に調整するイニシャライズ部と、
    前記周期信号と前記発振信号との位相差が前記予め定められた位相差になった場合に、前記イニシャライズ部が出力する前記バイアス電圧をホールドする制御部と、
    前記動作回路と電源を共通にして設けられた電流消費回路と、
    前記イニシャライズ部における前記バイアス電圧がホールドされた状態において前記位相比較部が出力する比較結果に基づいて、前記電流消費回路が消費する電流量を制御する変動補償部と
    を有するタイミング発生回路。
  18. 動作回路と共通の電源から電源電圧を受け取り、与えられる周期信号を前記電源電圧に応じた遅延量で遅延した遅延信号を出力する遅延回路と、前記動作回路と電源を共通にして設けられた電流消費回路とを用いて、前記動作回路に供給される電源電圧の変動を補償する負荷変動補償方法であって、
    前記周期信号の位相と、前記遅延信号の位相との比較結果に基づいて、前記遅延回路に与えるバイアス電圧を生成することにより、前記遅延回路における遅延量を所定の遅延量に調整するイニシャライズ段階と、
    前記イニシャライズ段階において前記遅延回路の遅延量を調整した後に生じた、前記遅延回路における遅延量の変動に基づいて、前記電流消費回路が消費する電流を制御する変動補償段階と
    を備える負荷変動補償方法。
  19. 動作回路と共通の電源から電源電圧を受け取り、前記電源電圧に応じた周波数の発振信号を出力する発振回路と、前記動作回路と電源を共通にして設けられた電流消費回路とを用いて、前記動作回路に供給される電源電圧の変動を補償する負荷変動補償方法であって、
    与えられる周期信号の位相と、前記発振信号の位相との比較結果に基づいて、前記発振回路に与えられるバイアス電圧を生成し、前記発振回路における発振周波数を所定の周波数に調整するイニシャライズ段階と、
    前記イニシャライズ段階において前記発振回路の発振周波数を調整した後に生じた、前記発振回路における発振周波数の変動に基づいて、前記電流消費回路が消費する電流を制御する変動補償段階と
    を備える負荷変動補償方法。
JP2008529835A 2006-08-16 2007-07-20 負荷変動補償回路、電子デバイス、試験装置、タイミング発生回路、及び負荷変動補償方法 Expired - Fee Related JP5008669B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008529835A JP5008669B2 (ja) 2006-08-16 2007-07-20 負荷変動補償回路、電子デバイス、試験装置、タイミング発生回路、及び負荷変動補償方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006221913 2006-08-16
JP2006221913 2006-08-16
JP2008529835A JP5008669B2 (ja) 2006-08-16 2007-07-20 負荷変動補償回路、電子デバイス、試験装置、タイミング発生回路、及び負荷変動補償方法
PCT/JP2007/064376 WO2008020524A1 (fr) 2006-08-16 2007-07-20 Circuit de compensation de variation de charge, dispositif électronique, appareil de test, circuit de génération de séquencement et procédé de compensation de variation de charge

Publications (2)

Publication Number Publication Date
JPWO2008020524A1 true JPWO2008020524A1 (ja) 2010-01-07
JP5008669B2 JP5008669B2 (ja) 2012-08-22

Family

ID=39082051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008529835A Expired - Fee Related JP5008669B2 (ja) 2006-08-16 2007-07-20 負荷変動補償回路、電子デバイス、試験装置、タイミング発生回路、及び負荷変動補償方法

Country Status (5)

Country Link
US (1) US7800390B2 (ja)
JP (1) JP5008669B2 (ja)
DE (1) DE112007001946T5 (ja)
TW (1) TW200823621A (ja)
WO (1) WO2008020524A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4928097B2 (ja) * 2005-07-29 2012-05-09 株式会社アドバンテスト タイミング発生器及び半導体試験装置
JP4542975B2 (ja) * 2005-09-27 2010-09-15 株式会社アドバンテスト 電子デバイス、負荷変動補償回路、電源装置、及び試験装置
JP5272892B2 (ja) * 2009-05-27 2013-08-28 富士通セミコンダクター株式会社 試験条件調整装置および試験条件調整方法
JP2012098220A (ja) 2010-11-04 2012-05-24 Advantest Corp 試験装置
CN103501112B (zh) * 2013-10-12 2016-08-17 矽力杰半导体技术(杭州)有限公司 同步整流控制方法与控制电路以及开关型电压调节器
ES2552105B1 (es) * 2015-07-20 2016-09-09 Francisco GUZMÁN NAVARRO Dispositivo y método para corregir el desequilibrio de tensiones en las fases de un sistema trifásico
JP7115939B2 (ja) * 2018-09-04 2022-08-09 エイブリック株式会社 ボルテージレギュレータ
WO2020183024A1 (en) * 2019-03-13 2020-09-17 Advantest Corporation Power supply, automated test equipment, method for operating a power supply, method for operating an automated test equipment and computer program using a voltage variation compensation mechanism
WO2021001994A1 (ja) * 2019-07-04 2021-01-07 東芝三菱電機産業システム株式会社 同期制御回路およびそれを備えた無停電電源装置
CN114594817B (zh) * 2020-12-07 2023-10-27 中移物联网有限公司 一种输入输出芯片驱动能力的调节电路及方法
CN114237337B (zh) * 2021-11-30 2023-01-10 西安北方华创微电子装备有限公司 一种半导体工艺设备和一种电压补偿方法
CN114237345B (zh) * 2021-12-17 2024-06-18 合肥智芯半导体有限公司 芯片及基于芯片工作负载检测的系统时钟自适应扩频装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512137B2 (ja) * 1995-05-18 2004-03-29 松下電器産業株式会社 電圧制御発振器及びｐｌｌ回路
JP3694998B2 (ja) * 1996-08-05 2005-09-14 ソニー株式会社 電圧発生回路
FR2752312B1 (fr) * 1996-08-07 1998-10-30 Motorola Semiconducteurs Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique
JPH1174768A (ja) 1997-06-24 1999-03-16 Advantest Corp Ｃｍｏｓ回路用消費電流バランス回路
JP3503452B2 (ja) 1997-12-09 2004-03-08 富士ゼロックス株式会社 画像形成装置
JP4114291B2 (ja) * 1999-01-20 2008-07-09 ソニー株式会社 半導体装置およびその構成方法
EP1164454A4 (en) * 1999-12-22 2003-06-11 Sony Corp ELECTRICAL SUPPLY CIRCUIT AND METHOD FOR CONTROLLING THE SAME
JP2002100967A (ja) * 2000-03-17 2002-04-05 Sony Corp 電源電圧制御装置、半導体装置およびその駆動方法
JP2003124795A (ja) * 2001-10-12 2003-04-25 Hitachi Ltd 半導体集積回路およびその給電方法
JP3786879B2 (ja) * 2002-01-24 2006-06-14 松下電器産業株式会社 出力回路
JP3980380B2 (ja) * 2002-03-05 2007-09-26 富士通株式会社 電源変動抑制装置及び半導体装置
JP2006221913A (ja) 2005-02-09 2006-08-24 Toshiba Lighting & Technology Corp 照明器具
JP4603903B2 (ja) * 2005-02-17 2010-12-22 株式会社アドバンテスト 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路
WO2007129386A1 (ja) * 2006-05-01 2007-11-15 Advantest Corporation 試験装置および試験方法

Also Published As

Publication number Publication date
US7800390B2 (en) 2010-09-21
WO2008020524A1 (fr) 2008-02-21
DE112007001946T5 (de) 2009-07-02
JP5008669B2 (ja) 2012-08-22
TW200823621A (en) 2008-06-01
US20100039078A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5008669B2 (ja) 負荷変動補償回路、電子デバイス、試験装置、タイミング発生回路、及び負荷変動補償方法
KR100807115B1 (ko) 반도체 메모리 장치 및 그의 구동방법
US7636001B2 (en) Digital DLL circuit
US7518423B2 (en) Digital DLL circuit for an interface circuit in a semiconductor memory
US8143926B2 (en) Data signal generating apparatus
US11381231B2 (en) Digital measurement circuit and memory system using the same
US8392145B2 (en) Timing generator
US20110169501A1 (en) Delay circuit
CN112514256A (zh) 半导体集成电路
US7902899B2 (en) Apparatus and method of generating reference clock for DLL circuit
US7944263B2 (en) Timing generator and semiconductor test apparatus
JP4603903B2 (ja) 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路
US6829548B2 (en) DLL static phase error measurement technique
US7863990B2 (en) Oscillation circuit, test apparatus and electronic device
JP5303830B2 (ja) ピリオドジッタキャンセル回路、静的位相差キャンセル回路、ピリオドジッタ測定回路、静的位相差測定回路及び位相差調整回路
JP4894327B2 (ja) ジッタ測定回路
JP4036114B2 (ja) クロック発生回路
WO2023033103A1 (ja) 逐次比較型ａ／ｄコンバータ
US20240322835A1 (en) Successive approximation register a/d converter
JP2007248380A (ja) 遅延時間評価方法及び回路、及び半導体装置
JP2012129841A (ja) Ｐｌｌ回路
JPH10197611A (ja) Ｉｃ試験装置及び信号生成装置
JP2002232403A (ja) 自動較正機能を有するタイミング発生装置
JP2008022466A (ja) クロック生成回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120529

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees