JPH1174768A - Ｃｍｏｓ回路用消費電流バランス回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＭＯＳ・ＩＣに構成されたＣＭＯＳ回路１
１内に伝搬するパルス信号の前縁と後縁とによる消費電
流ｉを別々に補償してパルス信号遅延時間ｔｐｄをより
一定化して変動を防止する。 【解決手段】 ＣＭＯＳ回路１１に入力し伝搬し出力す
るパルス信号Ｐの入力パルスの前縁と出力パルスの前縁
とを検知して前縁通過期間信号５を出力し、入力時の後
縁と出力時の後縁とを検知して後縁通過期間信号６を出
力するヒーターコントロール回路１４を有し、パルス信
号Ｐの無いときは常に一定の消費電流ｉを通電し、前縁
通過期間信号５を受けた期間のみ上記一定の消費電流を
遮断する前縁補償用ヒーター１６と、後縁通過期間信号
６を受けた期間のみ上記一定の消費電流を遮断する後縁
補償用ヒーター１６ｎとをＣＭＯＳ回路１１の近傍に配
置する構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＬＳＩを含むＣ
ＭＯＳ型ＩＣ（以下、［ＣＭＯＳ・ＩＣ]という）に構
成されるＣＭＯＳ回路に関し、特に総合消費電流をバラ
ンスさせ、回路を駆動するクロック周波数にかかわらず
信号の伝搬遅延時間ｔｐｄを一定になるようにした消費
電流バランス回路に関する。

【０００２】

【従来の技術】初めにＣＭＯＳ・ＩＣについて簡単に説
明する。図４（Ａ）にＣＭＯＳで構成されたインバータ
の例を示す。ＭＰはＰチャネルＭＯＳトランジスタで、
ＭＮはＮチャネルＭＯＳトランジスタであって、ＭＰと
ＭＮは相補的に接続されている。図中、１は入力端子で
ＭＰとＭＮのゲートに接続され、２は出力端子でＭＰと
ＭＮの接続点に接続されている。ＶＤＤは例えば４Ｖの
正電源電圧、ＶＳＳは例えば０Ｖ接地電位の負電源電圧
であり、この明細書では、ＶＤＤはＨ電位、ＶＳＳはＬ
電位として説明する。入力端子１の電位がＬ電位である
とＭＰがオン（導通）、ＭＮがオフ（遮断）で、出力端
子２はＨ電位の出力となっている。次にＨ電位の信号が
入力されると、ＭＰがオフ、ＭＮがオンとなり出力電位
はＬ電位となる。図４（Ｂ）は出力電流を多くしてファ
ンアウトを大きくするために２つのインバータを並列に
構成した例である。

【０００３】これらのＣＭＯＳ回路は、図５Ａに示すよ
うなパルス信号Ｐが入力されると、その立ち上がり時及
び立ち下がり時にＭＰ及びＭＮが共にオンして、図５Ｂ
に示すように消費電流ｉが流れる。消費電流ｉの数値は
数１０μＡから数ｍＡ程度であり、この消費電流ｉはＩ
Ｃ内部の温度やＣＭＯＳ回路の伝搬遅延量と駆動電圧に
影響を与える。

【０００４】図６（Ａ）に、駆動電圧の影響する例とし
て、ＣＭＯＳ構成の回路をＩＣ基板に構成した例を示
す。この例では、ＶＤＤとＶＳＳの電源ラインがＩＣの
外周に存在し、そこから網の目のようにした微細なライ
ンがＩＣの内部に配線されている。個々のＭＯＳトラン
ジスタは、この網の目のような電源ラインから電圧や電
流の供給を受ける。従って個々のインバータが供給を受
ける電源ラインの等価回路は図６（Ｂ）のようになり、
電源ラインの抵抗Ｒによる電圧降下が個々の回路の駆動
電圧Ｖに微妙に影響してくる。例えば図６（Ｂ）のイン
バータにおいても、配置されている場所や駆動している
回路数等の状況にもよるが、個々の回路の駆動電圧Ｖ
は、Ｖ＝4.0−2ｉＲ、になったりＶ＝4.0−8ｉＲ、のよ
うに微妙に変化する。

【０００５】この明細書では言語を明確にするために、
ＣＭＯＳ回路１１とは個々の回路１０n,例えば遅延回路
のようにインバータ１０やアンド回路等を複数段従属に
接続した個々の回路集団を示している。また、パルス信
号ＰがＣＭＯＳ回路１１に入力する入力時のパルス信号
をＰＩと記し、ＣＭＯＳ回路１１を伝搬し、出力時のパ
ルス信号Ｐを出力パルス信号ＰＯと記す。次に、具体的
にＣＭＯＳ・ＩＣに構成されたＣＭＯＳ回路１１の伝搬
遅延時間とＣＭＯＳ回路１１の内部の電流波形を考察す
る。図７にＣＭＯＳ・ＩＣに構成された遅延回路のＣＭ
ＯＳ回路１１を、図８にそのタイミングチャートを示
す。図７の入力端子３に図８Ａのような入力パルス信号
ＰＩを印加すると、パルス信号ＰはＣＭＯＳ回路１１を
伝搬し、出力端子４に図８Ｂのようなｔｐｄの時間だけ
遅延した出力パルス信号ＰＯが出力される。この伝搬遅
延時間ｔｐｄの遅延量は個々の回路１０ｎの駆動電圧や
温度、段数などによって異なるが、１段で数１０ｐｓ程
度の遅延を与える。通常は３０段から１００段程度の個
々の回路が直列接続されるので、数ｎｓ遅延された信号
波形が出力される。

【０００６】このＣＭＯＳ回路１１内部の電流波形は図
８Ｃのようになっている。これを図８Ｄのように、期間
、、に分けて観察すると、の期間はパルス前縁
通過による消費電流ｉであり、の期間はパルス前縁及
び後縁の通過による消費電流ｉであり、の期間はパル
ス後縁通過による消費電流ｉであることがわかる。ま
た、図８Ｃに示しているように、ＭＯＳ・ＩＣでの消費
電流量は入力パルス信号ＰＩの有無や周波数によっても
変化し、発熱量が時時変化する。また、消費電流ｉの変
動によってＣＭＯＳ回路１１に与える駆動電圧Ｖが電源
ラインの配線抵抗Ｒによる電圧降下により変動する。

【０００７】ところで、ＣＭＯＳ・ＩＣの特性として、
パルス信号Ｐの遅延時間ｔｐｄは温度変化と駆動電圧変
化に依存している。図示していないが、温度が上昇する
と遅延時間は２次関数的に大きくなる。また、上述した
駆動電圧Ｖが減少すると、これも２次関数的に徐徐に大
きくなる。よって、何らかの補償回路が必要になってく
る。

【０００８】そこで、ＣＭＯＳ・ＩＣの発熱バランスに
関する開示が既にいくつかなされている。本特許出願人
も特開平８−３３０９２０で「熱バランス回路」を開示
している。特開平８−３３０９２０の内容は、図９に示
すように、ＣＭＯＳ・ＩＣ内のＣＭＯＳ回路１１の近傍
にダミーである補償用ＣＭＯＳ回路１２を配置し、この
補償用ＣＭＯＳ回路１２に補償パルスを流して単位時間
に与えるパルス数を一定にして発熱量を均一化するもの
である。つまり、図１０Ａに示す入力パルス信号ＰＩが
ＣＭＯＳ回路１１の入力端子３に与えられるとすると、
補償用ＣＭＯＳ回路１２の入力端子３ｎに図１０Ｂに示
す補償パルスを入力させる。すると、双方のＣＭＯＳ回
路の全電流波形は、図１０Ｅに示すように補償電流８が
流れるので発熱量を均一化することができるのである。

【０００９】特開平８−３３０９２０では、この補償パ
ルスを補償用ＣＭＯＳ回路１２に流す構成とし、構成図
面は省略するが、カウンタと演算手段を用いてＣＭＯＳ
回路１１に与えるパルス数を一定時間計数し、その計数
値と設定値との差を求め、その差の値と同一個数のパル
スを、パルス抽出手段を用いて補償用ＣＭＯＳ回路１２
に流すようにしている。

【００１０】

【発明が解決しようとする課題】特開平８−３３０９２
０の解決手段は、確かに効果的である。しかしながら、
伝搬遅延時間ｔｐｄの変動防止を要求する、あるいは安
定化を要求するＣＭＯＳ回路１１の近傍に同一規模の補
償用ＣＭＯＳ回路１２と制御回路を設けるので回路規模
は２倍以上となる難点がある。また、ＣＭＯＳ回路１１
の入力パルス信号ＰＩと補償用ＣＭＯＳ回路１２の入力
補償パルスとは非同期のため、前述した個々の回路１０
ｎの駆動電圧Ｖの電圧降下がアンバランスとなることが
有り、これに伴う補償ばらつきを生じる。

【００１１】この発明は、補償回路の占有部分を小さく
し、しかもクロックの周波数にかかわらず、より一層消
費電流を一定にして発熱量を均一化し、パルス信号を伝
搬するＣＭＯＳ回路１１の伝搬遅延時間ｔｐｄを一定化
するようにした消費電流バランス回路を提供することを
目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、この発明は遅延回路のように伝搬遅延時間ｔｐｄの
安定化を要求するＣＭＯＳ回路の近傍に前縁補償用ヒー
ターと後縁補償用ヒーターとを設け、ＣＭＯＳ回路にパ
ルス信号の伝送が無いときは信号伝送時と同等の消費電
流を常にオンし、パルス信号伝送時にはオフにしてパル
ス信号の有無にかかわらず常に一定の消費電流を流して
発熱量を均一化し、駆動電圧をより一定化するものであ
る。つまり、伝搬遅延時間ｔｐｄの正確性を要求するＣ
ＭＯＳ回路の近傍の消費電流を、パルス信号伝送の有無
にかかわらず、常に一定になるようにする。

【００１３】構成としては、伝搬遅延時間ｔｐｄの安定
化を要求するＣＭＯＳ回路に入力し伝搬し出力するパル
ス信号の入力パルスの前縁と出力パルスの前縁とを検知
して前縁通過期間信号を出力し、また入力パルスの後縁
と出力パルスの後縁とを検知して後縁通過期間信号を出
力するヒーターコントロール回路を有し、パルス信号の
無いときは常に一定の消費電流を通電し、前縁通過期間
信号を受けた期間のみ上記一定の消費電流を遮断する前
縁補償用ヒーターと、後縁通過期間信号を受けた期間の
み上記一定の消費電流を遮断する後縁補償用ヒーターと
がＣＭＯＳ回路の近傍に配置された構成とされている。

【００１４】また、遅延時間内に複数個のパルスが通過
する時にもＣＭＯＳ回路における発熱量を均一化するた
め次の構成としてもよい。つまり、ＣＭＯＳ回路に入力
するパルス信号の前縁部が通過する個数を計数するカウ
ンタと、ＣＭＯＳ回路から出力するパルス信号の前縁部
が通過する個数を計数するカウンタと、ＣＭＯＳ回路に
入力するパルス信号の後縁部が通過する個数を計数する
カウンタと、ＣＭＯＳ回路から出力するパルス信号の後
縁部が通過する個数を計数するカウンタとをそれぞれ設
ける。そして、上記各入力パルス部の計数値と出力パル
ス部の計数値の差分から、現在通過状態のパルス個数を
求め、この現在通過状態のパルス個数に対応してヒータ
ーを遮断すべき電流値を定めるゲート群を設ける。そし
て、伝搬遅延時間を安定化するＣＭＯＳ回路の近傍に配
置され、当該ゲート群の出力信号に応じて通電や遮断を
する複数の補償用ヒーターを設ける。このようにＣＭＯ
Ｓ回路用消費電流バランス回路を構成する。

【００１５】

【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図１に本発明の一実施例の
構成図を、図２に図１に用いるヒーターの構成例の回路
図を、図３に図１のタイミングチャート図を示す。従来
の図と同一部分には同一符号を付す。先ず、図１につい
て説明する。

【００１６】図中、１１は伝搬遅延時間ｔｐｄの安定化
を要求するＣＭＯＳ回路、例えば遅延回路であり、１４
はヒーターコントロール回路、１５はフリップフロッ
プ、７は前縁通過期間信号出力端子、７ｎは後縁通過期
間信号出力端子である。１６は前縁補償用ヒーターで、
１６ｎは後縁補償用ヒーターである。

【００１７】初期条件として、パルス信号は存在せず、
ヒーターコントロール回路１４の前縁通過期間信号出力
端子７の電位はＨ電位とする。仮にＬ電位であったとし
ても１発のパルス信号が通過するとＨ電位で安定する。
パルス信号は存在しないので、ＣＭＯＳ回路１１の入力
端子３及び出力端子４の電位は共にＬであり、後縁通過
期間信号出力端子７ｎの電位はＨ電位である。従って、
前縁補償用ヒーター１６及び後縁補償用ヒーター１６ｎ
は共に一定の消費電流ｉを通電している。前縁補償用ヒ
ーター１６及び後縁補償用ヒーター１６ｎの構成は、図
２（Ａ）や図２（Ｂ）のように、入力端子９の電位がＨ
のときに一定の消費電流ｉを通電し、Ｌ電位のときには
遮断する。

【００１８】いま、ＣＭＯＳ回路１１の入力端子３に、
図３に示すような入力パルス信号ＰＩが入力すると、そ
の立ち上がりでヒーターコントロール回路１４内のフリ
ップフロップ１５の一方の入力端子を駆動し、出力電位
を反転させる。よって、前縁通過期間信号出力端子７の
電位はＬ電位となり前縁補償用ヒーター１６の消費電流
ｉは遮断される。次に、入力パルス信号ＰＩの立ち下が
りで後縁通過期間信号出力端子７ｎの電位もＬ電位とな
り、後縁補償用ヒーター１６ｎの消費電流ｉも遮断す
る。入力パルス信号ＰＩはＣＭＯＳ回路１１内の個々の
回路１０ｎを伝搬してパルス信号Ｐによる一定の消費電
流ｉを生じる。

【００１９】出力パルス信号ＰＯは、その立ち上がりで
フリップフロップ１５の他方の入力端子を駆動してこの
出力信号を反転させ、前縁通過期間信号出力端子７の電
位をＨ電位として前縁補償用ヒーター１６の消費電流ｉ
を通電させるが、後縁通過期間信号出力端子７ｎの電位
は未だＬ電位である。その後の立ち下がりで後縁通過期
間信号出力端子７ｎの電位もＨ電位となり、後縁補償用
ヒーター１６ｎの消費電流ｉも通電させる。

【００２０】図３にこれらのタイミングチャートを示
す。図３ＡはＣＭＯＳ回路１１の入力端子３の入力パル
ス信号ＰＩ波形であり、パルス信号ＰはＣＭＯＳ回路１
１内の個々の回路１０ｉを伝搬し遅延し、出力端子４に
図３Ｂの出力パルス信号ＰＯ波形が現れる。図３Ｅはパ
ルス信号Ｐの前縁の遅延期間及び後縁の遅延期間を
示している。そこで、ヒーターコントロール回路１４は
前縁補償用ヒーター１６に与える前縁通過期間信号５を
生成し出力する。図３Ｃが前縁通過期間信号５の波形で
ある。またヒーターコントロール回路１４は後縁補償用
ヒーター１６ｎに与える後縁通過期間信号６をも生成し
出力する。図３Ｄが後縁通過期間信号６の波形である。

【００２１】ＣＭＯＳ・ＩＣ内部の消費電流波形は、図
３Ｆがパルス信号Ｐの伝搬中に通電する消費電流ｉであ
る。図３Ｇは前縁補償用ヒーター１６による消費電流ｉ
である。図３Ｈは後縁補償用ヒーター１６ｎによる消費
電流ｉである。この３種類の消費電流の和である総合消
費電流の波形は、図３Ｉに示すように、ほぼ２ｉの一定
消費電流となる。従って、ＣＭＯＳ回路１１の近傍に前
縁補償用ヒーター１６と後縁補償用ヒーター１６ｎを配
置することにより、周囲温度がより一定となり、その近
傍の電源電流も一定となり、駆動電圧がより一定となる
利点が得られ、パルス信号Ｐの伝搬遅延時間ｔｐｄの安
定化を行うことができる。

【００２２】図１における前縁補償用ヒーター１６及び
後縁補償用ヒーター１６ｎに用いるヒーターの構成例を
図２（Ａ）及び図２（Ｂ）に示す。図２（Ａ）は２段の
ＣＭＯＳ構成を用い、消費電流ｉを通電するときにはＭ
ＮのゲートにＨ電位を、ＭＰのゲートにＬ電位を与えて
通電させる。遮断させるときにはそれぞれ逆の電位を与
える。通電させる消費電流ｉの量は、ＣＭＯＳ回路１１
内での消費電流ｉの量と同等となるように１段か数段で
構成され、段数を増減したりして調整する。原則的にＣ
ＭＯＳ回路１１内の個々の回路１０ｎの１段分程度でよ
いので、回路規模は小さい。図２（Ｂ）は発振回路を用
いたヒーターの例である。入力端子９がＨ電位になると
発振して消費電流ｉを流し続け、Ｌ電位になると消費電
流は流れない。

【００２３】なお、図１、図２、図３を用いて上述一実
施例について説明してきたが、これらの構成に限るもの
ではない。例えば、他のタイプのフリップフロップを用
いてもよい。論理回路は正論理回路を主として説明した
が、負論理回路にしてもよい。ヒーター回路も図２以外
の抵抗を負荷とする構成が考えられる。

【００２４】次に、本発明の他の実施例を図１１に示
す。 図１１は、本発明の他の実施例の構成図であり、
図１のヒーターコントロール回路１４の構成に代え、他
のヒーターコントロール回路１４０の構成で実現したも
のである。 本実施例では、２つのフリップフロップ１
５１と１５２を用いて構成し、フリップフロップ１５１
は前縁通過期間を検知し、フリップフロップ１５２は後
縁通過期間を検知する構成としている。図１と同一部分
には同一符号を付している。初期条件を確実化するた
め、リセット端子（ＲＳＴ）を設けて、初期化パルスを
印加可能としている。 初期状態では、ＣＭＯＳ回路１
１の入力端子３及び出力端子４の電位は共にＬであっ
て、前縁通過期間信号出力端子７の電位はＨ電位であ
り、後縁通過期間信号出力端子７ｎの電位はＨ電位であ
る。従って、前縁補償用ヒーター１６及び後縁補償用ヒ
ーター１６ｎは共に一定の消費電流ｉを通電している。

【００２５】いま、ＣＭＯＳ回路１１の入力端子３に、
入力パルス信号ＰＩが入力すると、その立ち上がりでヒ
ーターコントロール回路１４０内のフリップフロップ１
５１の一方の入力端子を駆動し、出力電位を反転させ
る。よって、前縁通過期間信号出力端子７の電位はＬ電
位となり前縁補償用ヒーター１６の消費電流ｉは遮断さ
れる。入力パルス信号ＰＩはＣＭＯＳ回路１１内の個々
の回路１０ｎを伝搬してパルス信号Ｐによる一定の消費
電流ｉを生じる。出力パルス信号ＰＯは、その立ち上が
りでフリップフロップ１５１の他方の入力端子を駆動し
てこの出力信号を反転させ、前縁通過期間信号出力端子
７の電位をＨ電位として前縁補償用ヒーター１６の消費
電流ｉを通電させる。

【００２６】同様に、ＣＭＯＳ回路１１の入力端子３
に、入力パルス信号ＰＩが入力すると、その立ち下がり
でヒーターコントロール回路１４０内のフリップフロッ
プ１５２の一方の入力端子を駆動し、出力電位を反転さ
せる。よって、後縁通過期間信号出力端子７ｎの電位は
Ｌ電位となり後縁補償用ヒーター１６ｎの消費電流ｉは
遮断される。入力パルス信号ＰＩはＣＭＯＳ回路１１内
の個々の回路１０ｎを伝搬してパルス信号Ｐによる一定
の消費電流ｉを生じる。出力パルス信号ＰＯは、その立
ち下がりでフリップフロップ１５２の他方の入力端子を
駆動してこの出力信号を反転させ、後縁通過期間信号出
力端子７ｎの電位をＨ電位として後縁補償用ヒーター１
６ｎの消費電流ｉを通電させる。

【００２７】このように、ＣＭＯＳ・ＩＣ内部の消費電
流波形については、パルス信号Ｐの伝搬中に通電する消
費電流と、前縁補償用ヒーター１６による消費電流ｉ
と、後縁補償用ヒーター１６ｎによる消費電流ｉとの３
種類の消費電流の和である総合消費電流の波形が、前述
のように、ほぼ２ｉの一定消費電流となる。従って、Ｃ
ＭＯＳ回路１１の近傍に前縁補償用ヒーター１６と後縁
補償用ヒーター１６ｎを配置することにより、周囲温度
がより一定となり、その近傍の電源電流も一定となり、
駆動電圧がより一定となる利点が得られ、パルス信号Ｐ
の伝搬遅延時間ｔｐｄの安定化を行うことができる。

【００２８】以上の各実施例で詳細に説明したように、
この発明は遅延回路のように伝搬遅延時間ｔｐｄの安定
化を要求するＣＭＯＳ回路１１において、その近傍に前
縁補償用ヒーター１６と後縁補償用ヒーター１６ｎとを
設け、ＣＭＯＳ回路１１にパルス信号Ｐの伝送が無いと
きは信号伝送時と同等の消費電流ｉを常にオンし、パル
ス信号伝送時にはオフにして、パルス信号Ｐの有無にか
かわらず常に一定の消費電流ｉを流して発熱量を均一化
し、更に、ＣＭＯＳ回路１１の駆動電圧Ｖをより一定化
することができた。

【００２９】しかも、前縁補償用ヒーター１６と後縁補
償用ヒーター１６ｎとは、ＣＭＯＳ回路１１内の個々の
回路１０ｎ程度の回路規模でよく、占有面積は非常に小
さくてすむ。また、ＣＭＯＳ回路１１の近傍には非同期
なパルス信号がないので、駆動電圧Ｖの電圧降下がアン
バランスになることもない。

【００３０】特にこの発明では、パルス信号Ｐの前縁と
後縁とを別々に補償したために、総合消費電流波形がフ
ラットになり、ＣＭＯＳ回路１１での伝搬遅延時間ｔｐ
ｄの変動がほとんど無くなった。この発明の効果は大で
ある。

【００３１】上記の各実施例においては、入力パルスＰ
Ｉが入力して、その出力パルスＰＯが通過した後に、次
回の入力パルスＰＩが入力する場合を想定している。す
なわち、ＣＭＯＳ回路１１の遅延量は、動作周期を越え
ない場合を想定している。しかし、最高動作周期が短く
なったり、必要遅延可変量が増大してくると、被安定化
回路内に、複数のクロックが通過する場合が生じてく
る。

【００３２】図１５は、周期と遅延量との関係を示す。
図１５（ａ）に示すように、遅延量（ＴD1）が周期（Ｔ
R）を越えない場合や、図１５（ｂ）に示すように、遅
延量（ＴD2）の中に２発のクロックが通過する場合や、
図１５（ｃ）に示すように、遅延量（ＴD3）の中に３発
のクロックが通過する場合等が起こり得る。

【００３３】本発明による次の実施例は、遅延時間内に
３個までのパルス通過を許容する遅延時間安定化回路で
ある。図１２、図１３及び図１４で説明する。遅延時間
内に３個までのパルスが通過する場合には、ＣＭＯＳ回
路における消費電流は、３ｉと２ｉと１ｉと電流無しの
４つの場合が起こり得る。このため、消費電流ｉを通電
できるヒーターを３種設け、これらをヒーターコントロ
ールにより制御して、実現してもよい。また、消費電流
２ｉを通電できるヒーターと、消費電流ｉを通電できる
ヒーターを各１種設け、これらを組み合わせてヒーター
コントロールにより制御して、実現してもよい。

【００３４】いずれにしても、ヒーターコントロールに
よる制御量は、上記ＣＭＯＳ回路における消費電流の、
３ｉと２ｉと１ｉと電流無しの４つの場合に対応したも
のとなるが、実用上は、許容できる範囲で、近似した値
として設計してもよい。例えば、ＣＭＯＳ回路における
消費電流の、３ｉの期間が著しく短く、実用上２ｉと同
等に取り扱える場合には、ヒーターコントロールによる
制御量は、上記ＣＭＯＳ回路における消費電流の、２ｉ
と１ｉと電流無しの３つの場合に対応させ、ヒーターを
２種設けて実現してもよい。

【００３５】本実施例においては、図１２に示すよう
に、前縁補償用ヒーターを２種（Ｌ１，Ｌ２）設け、後
縁補償用ヒーターを２種（Ｔ１，Ｔ２）設けている。こ
れら４種のヒータは各所定の消費電流を通電することが
でき、伝搬遅延時間ｔｐｄの安定化を要求するＣＭＯＳ
回路１１の近傍に配置している。図１２において、カウ
ンタ部２０１は、２ビットのカウンタであり、入力パル
スＰＩの前縁部が通過する個数を計数している。 カウ
ンタ部２０２は、２ビットのカウンタであり、出力パル
スＰＯの前縁部が通過する個数を計数している。同様
に、カウンタ部２０３は、２ビットのカウンタであり、
入力パルスＰＩの後縁部が通過する個数を計数してい
る。 カウンタ部２０４は、２ビットのカウンタであ
り、出力パルスＰＯの後縁部が通過する個数を計数して
いる。

【００３６】これらの各カウンタにおける計数値に基づ
いて、入力パルス部の計数値と出力パルス部の計数値の
差分から、現在通過状態のパルス個数を求めることがで
きる。そして、この現在通過状態のパルス個数に対応し
て、ヒーターを遮断すべき電流値を求めることができ
る。 図１４に、カウンタ関連部の真理値表の例を示
す。 この真理値表からわかるように、可変遅延回路入
力値と可変遅延回路出力値が定まると、ヒーターコント
ロールの各ヒーター（Ｌ１，Ｌ２，Ｔ１，Ｔ２）の通電
／遮断条件を定めることができる。 図１３のゲート群
は、この真理値表に基づく動作を行わせるためにハード
ウェア結線を実現したものである。

【００３７】また、上記実施例は、カウンタを２ビット
とした例を示したが、所望により、ｎビットへ拡張して
構成してもよい。 また、逆に動作周期内に２個までの
パルス通過を許容する場合に限定して構成してもよい。

【００３８】

【発明の効果】以上詳細に説明したように、この発明は
遅延回路のように伝搬遅延時間ｔｐｄの安定化を要求す
るＣＭＯＳ回路１１において、その近傍に前縁補償用ヒ
ーターと後縁補償用ヒーターとを設け、ＣＭＯＳ回路１
１にパルス信号Ｐの伝送が無いときは信号伝送時と同等
の消費電流を常にオンし、パルス信号伝送時にはオフに
して、パルス信号Ｐの有無にかかわらず常に一定の消費
電流を流して発熱量を均一化し、更に、ＣＭＯＳ回路１
１の駆動電圧Ｖをより一定化することができた。

【００３９】しかも、前縁補償用ヒーターと後縁補償用
ヒーターとは、ＣＭＯＳ回路１１内の個々の回路１０ｎ
程度の回路規模でよく、占有面積は非常に小さくてす
む。また、ＣＭＯＳ回路１１の近傍には非同期なパルス
信号がないので、駆動電圧Ｖの電圧降下がアンバランス
になることもない。

【００４０】特にこの発明では、パルス信号Ｐの前縁と
後縁とを別々に補償したために、総合消費電流波形がフ
ラットになり、ＣＭＯＳ回路１１での伝搬遅延時間ｔｐ
ｄの変動がほとんど無くなった。この発明の効果は大で
ある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成図である。

【図２】図１に用いるヒーターの構成例の回路図であ
る。

【図３】図１の構成図でのタイミングチャートである。

【図４】ＣＭＯＳ回路の説明図である。（Ａ）は１段の
インバータ回路図であり、（Ｂ）は２つ並列に配置した
インバータ回路図である。

【図５】ＣＭＯＳ回路における消費電流ｉの説明図であ
る。（Ａ）は印加するパルス信号波形図であり、（Ｂ）
は消費電流ｉの波形図である。

【図６】ＣＭＯＳ・ＩＣ基板の説明図である。（Ａ）は
ＣＭＯＳ・ＩＣの電源ライン配置の平面図例であり、
（Ｂ）は電源ラインの等価回路である。

【図７】ＣＭＯＳ・ＩＣでの遅延回路のＣＭＯＳ回路図
である。

【図８】図７のタイミングチャートである。

【図９】従来技術で、補償回路１２を追加した遅延回路
のＣＭＯＳ回路図１１である。

【図１０】図９のタイミングチャートである。

【図１１】本発明の他の実施例であり、他のヒーターコ
ントロール回路１４０の構成で実現した構成図である。

【図１２】本発明の他の実施例であり、前縁補償用ヒー
ターを２種設け、後縁補償用ヒーターを２種設けた構成
図である。

【図１３】本発明の、ゲート群を示す構成図である。

【図１４】カウンタ関連部の真理値表である。

【図１５】周期と遅延量との関係を示す。

【符号の説明】

１、３、３ｎ 入力端子 ２、４、４ｎ 出力端子 ５ 前縁通過期間信号 ６ 後縁通過期間信号 ７ 前縁通過期間信号出力端子 ７ｎ 後縁通過期間信号出力端子 ８ 補償電流 １０ インバータ １０ｎ 個々の回路 １１ ＣＭＯＳ回路 １２ 補償用ＣＭＯＳ回路 １４ ヒーターコントロール回路 １５ フリップフロップ １６ 前縁補償用ヒーター １６ｎ 後縁補償用ヒーター ＭＰ ＰチャネルＭＯＳトランジスタ ＭＮ ＮチャネルＭＯＳトランジスタ ＶＤＤ 正の電源電圧（Ｈ電位） ＶＳＳ 接地電位（Ｌ電位） Ｐ パルス信号 ＰＩ 入力パルス信号 ＰＯ 出力パルス信号 ｔｐｄ 伝搬遅延時間

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ＣＭＯＳ・ＩＣに構成され、ＣＭＯＳ
   回路（１１）の伝搬遅延時間（ｔｐｄ）の安定化回路に
   おいて、 ＣＭＯＳ回路（１１）に入力し伝搬し出力するパルス信
   号（Ｐ）の入力パルスの前縁と出力パルスの前縁とを検
   知してパルス信号（Ｐ）の前縁通過期間信号（５）を生
   成して出力し、入力パルスの後縁と出力パルスの後縁と
   を検知して後縁通過期間信号（６）を生成して出力する
   ヒーターコントロール回路（１４）と、 上記伝搬遅延時間（ｔｐｄ）を安定化するＣＭＯＳ回路
   （１１）の近傍に配置され、パルス信号（Ｐ）の無いと
   きには一定の消費電流（ｉ）を通電し、上記前縁通過期
   間信号（５）を受けた期間のみ上記一定の消費電流
   （ｉ）を遮断する前縁補償用ヒーター（１６）と、 上記伝搬遅延時間（ｔｐｄ）を安定化するＣＭＯＳ回路
   （１１）の近傍に配置され、パルス信号（Ｐ）の無いと
   きには一定の消費電流（ｉ）を通電し、上記後縁通過期
   間信号（６）を受けた期間のみ上記一定の消費電流
   （ｉ）を遮断する後縁補償用ヒーター（１６ｎ）と、 を具備することを特徴とするＣＭＯＳ回路用消費電流バ
   ランス回路。
2. 【請求項２】 ヒーターコントロール回路（１４）
   は、ＣＭＯＳ回路（１１）の入力パルス信号（ＰＩ）の
   前縁でＬ電位となり出力パルス信号（ＰＯ）の前縁でＨ
   電位となる前縁通過期間信号（５）を発生するフリップ
   フロップ（１５）と、入力パルス信号（ＰＩ）がＬ電位
   であって前縁通過期間信号（５）がＬ電位若しくは出力
   パルス信号（ＰＯ）がＨ電位のときのみＬ電位となる後
   縁通過期間信号（６）を発生する論理回路とから成るこ
   とを特徴とする請求項１記載のＣＭＯＳ回路用消費電流
   バランス回路。
3. 【請求項３】 ヒーターコントロール回路（１４０）
   は、ＣＭＯＳ回路（１１）の入力パルス信号（ＰＩ）の
   前縁でＬ電位となり出力パルス信号（ＰＯ）の前縁でＨ
   電位となる前縁通過期間信号を発生するフリップフロッ
   プ（１５１）と、 当該入力パルス信号（ＰＩ）の後縁でＬ電位となり当該
   出力パルス信号（ＰＯ）の後縁でＨ電位となる後縁通過
   期間信号を発生するフリップフロップ（１５２）と、 を具備することを特徴とする請求項１記載のＣＭＯＳ回
   路用消費電流バランス回路。
4. 【請求項４】 前縁補償用ヒーター（１６）及び後縁補
   償用ヒーター（１６ｎ）が通電する一定の消費電流
   （ｉ）は、パルス信号（Ｐ）がＣＭＯＳ回路（１１）を
   伝搬中に発生する消費電流（ｉ）と同等の一定消費電流
   （ｉ）であることを特徴とする請求項１、２又は３記載
   のＣＭＯＳ回路用消費電流バランス回路。
5. 【請求項５】 ＣＭＯＳ・ＩＣに構成されるＣＭＯＳ回
   路（１１）の伝搬遅延時間（ｔｐｄ）の安定化回路にお
   いて、 ＣＭＯＳ回路（１１）に入力するパルス信号（ＰＩ）の
   前縁部が通過する個数を計数するカウンタ（２０１）
   と、 当該ＣＭＯＳ回路（１１）から出力するパルス信号（Ｐ
   Ｏ）の前縁部が通過する個数を計数するカウンタ（２０
   ２）と、 当該ＣＭＯＳ回路（１１）に入力するパルス信号（Ｐ
   Ｉ）の後縁部が通過する個数を計数するカウンタ（２０
   ３）と、 当該ＣＭＯＳ回路（１１）から出力するパルス信号（Ｐ
   Ｏ）の後縁部が通過する個数を計数するカウンタ（２０
   ４）と、 上記各入力パルス部の計数値と出力パルス部の計数値の
   差分から、現在通過状態のパルス個数を求め、当該現在
   通過状態のパルス個数に対応してヒーターを遮断すべき
   電流値を定めるゲート群（３００）と、 当該伝搬遅延時間（ｔｐｄ）を安定化するＣＭＯＳ回路
   （１１）の近傍に配置され、当該ゲート群（３００）の
   出力信号に応じて通電や遮断をする複数の補償用ヒータ
   ー（Ｌ１，Ｌ２、Ｔ１、Ｔ２）と、 を具備して、遅延時間内の複数個のパルス通過時にもＣ
   ＭＯＳ回路における発熱量を均一化したことを特徴とす
   るＣＭＯＳ回路用消費電流バランス回路。
6. 【請求項６】 当該各カウンタは、２ビットで構成し、 遅延時間内に３個までのパルスを通過することを許容し
   た請求項５記載のＣＭＯＳ回路用消費電流バランス回
   路。