JPWO2007010694A1 - 画像符号化装置及び画像符号化方法 - Google Patents

画像符号化装置及び画像符号化方法 Download PDF

Info

Publication number
JPWO2007010694A1
JPWO2007010694A1 JP2006544758A JP2006544758A JPWO2007010694A1 JP WO2007010694 A1 JPWO2007010694 A1 JP WO2007010694A1 JP 2006544758 A JP2006544758 A JP 2006544758A JP 2006544758 A JP2006544758 A JP 2006544758A JP WO2007010694 A1 JPWO2007010694 A1 JP WO2007010694A1
Authority
JP
Japan
Prior art keywords
processing
orthogonal transformation
dimensional orthogonal
address generation
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006544758A
Other languages
English (en)
Inventor
秀樹 黒木
秀樹 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2007010694A1 publication Critical patent/JPWO2007010694A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Color Television Systems (AREA)

Abstract

直交変換処理の高速化を実現し、様々なフォーマット構成や、ブロックサイズの符号化規格に対応することができる画像符号化装置を提供する。画像符号化装置（１）は、第１一次元直交変換処理部（１０）と、転置処理用２ポートメモリ（２０）と、第２一次元直交変換処理部（３０）と、第１アドレス生成部（４０）と、第２アドレス生成部（５０）と、係数テーブル保持部（６０）と、パラメータセット記憶部（７０）と、制御部（８０）とを備える。制御部（８０）は、第１一次元直交変換処理部（１０）及び第２一次元直交変換処理部（３０）が、指定されたサイズのブロック毎に並行して一次元直交変換処理するように制御すると共に、第１アドレス生成部（４０）及び第２アドレス生成部（５０）が、指定されたサイズに対応するアドレスを転置処理用２ポートメモリ（２０）に並行して供給するように制御する。

Description

本発明は、動画像や静止画像を符号化する画像符号化装置及び画像符号化方法に関し、特に、所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に直交変換処理する技術に関する。
従来の動画符号化方式には規格としてＭＰＥＧ１，ＭＥＧＰ２，ＭＰＥＧ４，Ｈ．２６４／ＡＶＣ等のＭＰＥＧ（Ｍｏｖｉｎｇ ｐｉｃｔｕｒｅ ｅｘｐｅｒｔ ｇｒｏｕｐ）があり、画像サイズや利用媒体によって対応できるように規格で定められている。例えば、ＭＰＥＧ１／ＭＰＥＧ２であればＤＶＤ等の比較的画像サイズの大きな媒体に対して使用され、ＭＰＥＧ４は携帯電話等の比較的画像サイズの小さい媒体に対して使用され、Ｈ．２６４／ＡＶＣではＨＤＴＶ等の画像サイズが非常に大きい媒体に対して使用される。
動画符号化を行う場合は、動画像をマクロブロック（ＭＢ）と呼ばれる処理単位に分割して処理を行う。ＭＢは輝度成分と色差成分とで構成されており、一般的な４：２：０フォーマットにおいては、輝度成分はＹ０、Ｙ１、Ｙ２、Ｙ３の４個でなり、また色差成分はＣｂ、Ｃｒの２個でなっている。各Ｙ、Ｃ成分は８×８のブロックの６４個の画素成分で構成されている。ＭＰＥＧ１，ＭＰＥＧ２，ＭＰＥＧ４，Ｈ．２６４／ＡＶＣに共通する処理として直交変換があり、直交変換処理はＹ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分毎に行われる処理であり、画像データを直交変換処理した画像成分は値に偏りを持ち、データの圧縮を行うのに適した形式になる。ＭＰＥＧ１，ＭＰＥＧ２，ＭＰＥＧ４では離散コサイン変換（ＤＣＴ）を、Ｈ．２６４では整数精度ＤＣＴを用いる。
図１は、従来の画像符号化装置の構成である。
画像符号化装置９００は、ＭＰＥＧでの動画符号化では、マクロブロックの画像データ（４：２：０フォーマットでは、Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）を単位として二次元直交変換処理するものであり、図１に示されるように、第１一次元直交変換処理部９１０と、第２一次元直交変換処理部９２０と、アドレス生成部９３０と、転置処理用１ポートメモリ９４０等とを備える。
第１一次元直交変換処理部９１０は、予め保持する８×８のブロック用の係数テーブルに基づいて、垂直方向の一次元直交変換処理を行う。垂直方向の一次元直交変換処理が完了した画像成分は随時、転置処理を行うため、転置処理用１ポートメモリ９４０に書き込まれる。その際、第１一次元直交変換処理部９１０は、アドレス生成部９３０に対して処理状況を伝達する。アドレス生成部９３０はその情報から転置処理用１ポートメモリ９４０に対して、書き込み要求信号とそれに付随したアドレスを出力する。
転置処理用１ポートメモリ９４０は、図２に示されるように、８×８のブロックを６つ記憶する記憶領域を有し、アドレス生成部９３０からのライト信号及びアドレス指定に従い、各記憶領域にＹ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分を記憶する。
垂直方向の一次元直交変換処理された画像成分が全て転置処理用１ポートメモリ９４０に書き込まれた後、第２一次元直交変換処理部９２０で水平方向の一次元直交変換処理を行うため、転置処理用１ポートメモリ９４０より画像成分を取り出し、水平方向の直交変換処理を行う。その際、第２一次元直交変換処理部９２０は、アドレス生成部９３０に対して処理状況を伝達する。アドレス生成部９３０はその情報から転置処理用１ポートメモリ９４０に対して、読み出し要求信号とそれに付随したアドレスを出力する。
つまり、従来の画像符号化装置９００では、動画符号化で直交変換処理を実現する場合、垂直方向の一次元直交変換処理を行った結果を転置処理し、その転置処理された結果に対して水平方向の一次元直交変換処理を行うことで二次元の直交変換処理を実現している。また、画像データ（輝度／色差成分）は個々で独立しており、例えば、Ｙ０成分の垂直方向一次元直交変換が完了し、転置メモリへの書き込みが完了していれば、他の画像データの処理を待たずに、水平方向一次元直交変換を行うことが可能である。
このようにＭＰＥＧでの動画符号化では、直行変換である直交変換処理を行うことで低周波成分には大きな値、低周波成分には小さな値といった値に偏りを持たせることで符号化処理における、データの圧縮精度を高めている。
「ＭＰＥＧ−４のすべて」三木弼一編著、工業調査会、１９９９年１月２０日 「Ｈ．２６４／ＡＶＣ教科書」大久保榮［監修］、角野眞也、菊池義浩、鈴木輝彦［共編］インプレス ２００４年８月１１日
しかしながら、従来の画像符号化装置９００では、転置処理用のメモリが１ポートで且つ、アドレス生成部が読み書き兼用であるため、マクロブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）全てに対する垂直方向の一次元直交変換処理が完了し、転置メモリへの書き込みが完了しなければ、水平方向の一次元直交変換処理が行えない。すなわち、図３（ａ）に示されるように、第１一次元直交変換処理部９１０がマクロブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）対する垂直方向の一次元直交変換処理を行うと、その係数値がアドレス生成部９３０の各記憶領域に順次転置処理されながら格納され（図３（ｂ）参照）、全てに対する垂直方向の一次元直交変換処理が完了し、転置メモリへの書き込みが完了してから、マクロブロックの係数値（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）が読み出され、水平方向の一次元直交変換処理が行われる。従って、二次元の直交変換処理に要する処理時間が増加する問題が生じる。
また、マクロブロックの画像データの各成分単位でアドレスの管理を行うのではなく、マクロブロックとして一括したアドレス管理になっているため、画像データを構成する各成分の画素データの個数（フォーマット構成）が変更されたり、ブロックサイズが変更されたりすると、この変更に対応することができず、汎用性が低下する。
昨今の半導体集積回路では複雑且つ様々な画像符号化処理を実現することが要求されている。また、低消費電力化も必須である。このような背景の中で、処理時間が増加することは、半導体集積回路全体の性能を劣化させることになり、様々な画像符号化処理の実現を妨げることとなる。また、処理時間の増加は、回路の動作期間の長期化も招くため、電力消費も増加し低消費電力化の実現をも妨げることとなる。また、直交変換処理を行う画素データの個数が固定であると様々な画像符号化処理を実現できなくなる。
本発明は上記の問題を解決するものであり、直交変換処理を高速で実現することで、半導体集積回路全体の性能向上を行い、且つ低消費電力化も実現し、また、直交変換処理を行う画像データを構成する画素データの個数を可変にすることにより、様々な符号化規格に対応できることを目的とする。すなわち、直交変換処理の高速化を実現し、様々なフォーマット構成や、ブロックサイズの符号化規格に対応することができる画像符号化装置及び画像符号化方法を提供することを目的とする。
上記目的を達成するために、本発明に係る画像符号化装置においては、所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に直交変換処理する画像符号化装置であって、所定のブロックサイズ毎の係数テーブルを予め保持する係数テーブル保持手段と、指定されたサイズのブロックに対応する係数テーブルに基づいて、前記輝度成分及び色差成分の画像データに対して、ブロック毎に、垂直方向に一次元直交変換処理する第１直交変換処理手段と、前記第１直交変換処理手段で一次元直交変換処理される最も大きなブロックについての係数値を、２ブロック分記憶可能な記憶領域を有するデータ転置処理用メモリと、前記第１直交変換処理手段で一次元直交変換処理され、指定されたサイズの係数値を、前記記憶領域のいずれかに転置しながら記憶させるように、前記データ転置処理用メモリに対するアドレスを生成する第１アドレス生成手段と、前記データ転置処理用メモリの記憶領域のいずれかに記憶された指定されたサイズの係数値を読み出すように、前記データ転置処理用メモリに対するアドレスを生成する第２アドレス生成手段と、指定されたサイズのブロックに対応する係数テーブルに基づいて、前記データ転置処理用メモリから読み出され、指定されたサイズの係数値に対して、水平方向に一次元直交変換処理を行う第２直交変換処理手段と、前記第１及び第２直交変換処理手段が、指定されたサイズのブロック毎に並行して一次元直交変換処理するように制御すると共に、第１及び第２アドレス生成手段が、指定されたサイズに対応するアドレスを前記データ転置処理用メモリに並行して供給するように制御する制御手段とを備えることを特徴とする。
このため、第１直交変換処理手段で処理された結果の転置処理用メモリへの書き込み制御と、第２直交変換処理手段への転置処理用メモリからの読み出し制御を、第１及びアドレス生成手段により並行して行うことができる。そのため、全ての画像データが垂直方向の一次元直交変換が完了するのを待たずに、垂直方向の一次元直交変換処理が終わったマクロブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）から順次、指定されたサイズのブロック毎に、水平方向の一次元直交変換処理をパイプラインで行うことができる。
すなわち、マクロブロックの各画像データを画像データ単位でパイプライン処理できるため、直交変換処理の処理時間を短縮することが可能となる。また、第１アドレス生成手段と第２アドレス生成手段のアドレス生成や、直交変換処理を、所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に管理しているため、画像データを構成する画素データの個数が変化しても処理を行うことが可能となる。
また、制御手段により、転置処理用メモリへの読み出し処理が、書き込み処理を追い越さないよう制御することを特徴とすることができる。
これにより、第１直交変換処理手段の一次元直交変換処理が何らかの原因で処理が遅れ、水平方向の一次元直交変換処理ができない状況が発生しても、転置処理用２ポートメモリからの読み出し制御を停止することで、第１及び第２直交変換処理手段間で不整合の発生を防ぐことができる。
また、本発明に係る画像符号化装置においては、前記係数テーブル保持手段の所定のサイズ毎の係数テーブルには、各方式に対応する係数がそれぞれ予め格納されおり、前記第１および第２一次元直交変換処理部は、所定の方式に合致した係数を使用することを特徴とすることができる。
これにより、係数テーブルの係数を置き換えることで、種々の方式のＤＣＴや他の直交変換も処理することができる。
なお、本発明は、このような画像符号化装置として実現することができるだけでなく、このような画像符号化装置が備える特徴的な手段をステップとする画像符号化方法として実現したり、それらのステップをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、ＣＤ−ＲＯＭ等の記録媒体やインターネット等の伝送媒体を介して配信することができるのはいうまでもない。
以上の説明から明らかなように、垂直方向の一次元直交変換処理が終わったマクロブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）から順次、全ての画像データが垂直方向の一次元直交変換処理が完了するのを待たずに水平方向の一次元直交変換処理を行うことができるため、直交変換処理の処理時間を短縮できる。更に、本画像符号化装置の動作時間の短縮により、低消費電力化も実現できる。また、所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に直交変換処理及びアドレス生成を管理しているため、画像データを構成する画素データの個数を変化させても処理が可能であり、様々な符号化規格に適応することができる。
よって、本発明により、種々のフォーマット構成や、種々のサイズのブロックに適応的に対応して直交変換処理の処理時間を短縮でき、更に、本画像符号化装置の動作時間の短縮により、低消費電力化も実現でき、様々な規格の画像符号化が普及してきた今日における本願発明の実用的価値は極めて高い。
図１は、従来の二次元直交変換処理を実現するための画像符号化装置の構成図である。 図２は、図１に示される転置処理用１ポートメモリ９４０の記憶領域の構成例を示す図である。 図３は、画像符号化装置９００の各部の実行によるタイミングチャートである。 図４は、本発明の実施の形態１に係る画像符号化装置の構成を示すブロック図である。 図５は、図４に示される転置処理用２ポートメモリ２０の記憶領域Ａ，Ｂの構成例を示す図である。 図６は、画像符号化装置１の各部が実行する処理の動作を示すフローチャートである。 図７は、画像符号化装置１の各部の実行によるタイミングチャートである。 図８は、ブロックサイズが８×４画素時における第１アドレス生成部４０のアドレス発生パターンを示す図である。 図９は、ブロックサイズが４×８画素時における第１アドレス生成部４０のアドレス発生パターンを示す図である。 図１０は、ブロックサイズが４×４画素時における第１アドレス生成部４０のアドレス発生パターンを示す図である。 図１１は、本発明の実施の形態２に係る画像符号化装置の構成を示すブロック図である。
符号の説明
１，２ 画像符号化装置
１０ 第１一次元直交変換処理部
２０ 転置処理用２ポートメモリ
３０ 第２一次元直交変換処理部
４０ 第１アドレス生成部
５０ 第２アドレス生成部
６０ 係数テーブル保持部
６１〜６４ 係数テーブル
７０ パラメータセット記憶部
８０ 制御部
９０ 転置処理用１ポートメモリ
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
（実施の形態１）
図４は、本発明の実施の形態１に係る画像符号化装置の構成を示すブロック図である。なお、同図においては、画像符号化装置を構成する減算器、エントロピー符号化部等の図示が省略されており、二次元直交変換部の構成だけが図示されている。
図４に示されるように、画像符号化装置１は、第１一次元直交変換処理部１０と、転置処理用２ポートメモリ２０と、第２一次元直交変換処理部３０と、第１アドレス生成部４０と、第２アドレス生成部５０と、係数テーブル保持部６０と、パラメータセット記憶部７０と、制御部８０とを備える。
係数テーブル保持部６０は、所定のサイズ毎の係数テーブル６１〜６４を予め保持する。係数テーブル６１は、例えば８×８画素のブロック用のテーブルであり、係数テーブル６２は、例えば４×８画素のブロック用のテーブルであり、係数テーブル６３は、例えば８×４画素のブロック用のテーブルであり、係数テーブル６４は、例えば４×４画素のブロック用のテーブルである。
なお、係数テーブル６１〜６４には、ＭＰＥＧ１，ＭＰＥＧ２，ＭＰＥＧ４や、Ｈ２６４ＡＶＣなどの各方式に対応する係数がそれぞれ予め格納されている。そして、所定の方式で画像を符号化する際に、第１一次元直交変換処理部１０および第２一次元直交変換処理部３０がその所定の方式に合致した係数を使用する（所定の方式の係数に置き換える）ことで、ＤＣＴや、他の直交変換も処理することができるように構成されている。
パラメータセット記憶部７０は、入力される画像データのフォーマット構成や、画像データを処理すべきブロックサイズ等を記憶する。
第１一次元直交変換処理部１０は、例えばフォーマット構成が４：２：０で、８×８画素のブロックが制御部８０から指示された場合、係数テーブル６１に基づいて、何らかの処理を施した画像データを６４個ずつに分割したブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）を垂直方向に直交変換処理する。
転置処理用２ポートメモリ２０は、図５に示されるように８×８画素のブロックを２つ記憶する記憶領域Ａ，Ｂを有し、第１一次元直交変換処理部１０で処理された結果を記憶領域Ａ，Ｂに交互に記憶する。つまり、例えばＹ０，Ｙ２，Ｃｂ成分については、記憶領域Ａに記憶し、Ｙ１，Ｙ３，Ｃｒ成分については、記憶領域Ｂに記憶する。
第２一次元直交変換処理部３０は、転置処理用２ポートメモリ２０からの画像成分に対して水平方向に一次元直交変換処理を行う。
第１アドレス生成部４０は、第１一次元直交変換処理部１０の処理結果を転置処理用２ポートメモリ２０に書き込むためのアドレス生成を行う。
第２アドレス生成部５０は、第２一次元直交変換処理部３０に対して、転置処理用２ポートメモリ２０から画像成分を入力するためのアドレス生成を行う。
制御部８０は、パラメータセット記憶部７０に記憶されたパラメータセットに基づき、第１一次元直交変換処理部１０、第２一次元直交変換処理部３０、第１アドレス生成部４０及び第２アドレス生成部５０を統括的に制御する。具体的には、制御部８０は、第１一次元直交変換処理部１０１及び第２一次元直交変換処理部３０が、指定されたサイズのブロック毎に一次元直交変換処理するように制御すると共に、第１アドレス生成部４０及び第２アドレス生成部５０が、指定されたサイズに対応するアドレスを転置処理用２ポートメモリ２０に供給するように制御する。また、制御部８０は、第１一次元直交変換処理部１０及び第２一次元直交変換処理部３０の処理状態に基づいて、第１アドレス生成部４０及び第２アドレス生成部５０によるアドレスの供給／停止を制御する。また、制御部８０は、第２アドレス生成部５０で生成されるアドレスが、第１アドレス生成部４０で生成されるアドレスと同じまたは追い越さないように制御する。更に、制御部８０は、第２一次元直交変換処理部３０で生成されるアドレスが、第１アドレス生成部４０で生成されるアドレスを追い越さないよう制御する際、第２アドレス生成部５０及び第２一次元直交変換処理部３０の動作を停止させるように制御する。
次いで、画像符号化装置１の各部が実行する処理を説明する。
図６は、画像符号化装置１の各部が実行する処理の動作を示すフローチャートであり、図７は、画像符号化装置１の各部の実行によるタイミングチャートである。
二次元直交変換処理を開始するに際して、制御部８０は、パラメータセットで指定されるブロックサイズを判定する（Ｓ１１）。なお、ここでは判定結果が、ブロックサイズが８×８画素で構成されものとして説明する。また、この判定の際に、制御部８０は、パラメータセットで指定されるフォーマット構成についても判定する。このフォーマット構成についてもＹ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分である４：２：０として説明する。
ブロックサイズの判定が終わると、制御部８０は、第１一次元直交変換処理部１０及び第２一次元直交変換処理部３０が利用する係数テーブルを決定する（Ｓ１２）。そして、制御部８０は、アドレス生成パターンを決定する（Ｓ１３）。このアドレス生成パターンは、８×８画素のブロックについては、具体的には、第１アドレス生成部４０においては、記憶領域Ａ，Ｂの左上から下に８個ずつ、左側から右側に進むようにアドレスを発生させ、第２アドレス生成部５０においては、記憶領域Ａ，Ｂの左上から右に８個ずつ、上側から下側に進むようにアドレスを発生させるパターンである。
アドレス生成パターンの決定が終わると、制御部８０は、第１一次元直交変換処理部１０における直交変換処理が最初か否か判定する（Ｓ１４）。最初であれば（Ｓ１４でＹｅｓ）、第１アドレス生成部４０に第１アドレスを生成させる（Ｓ１５）。これにより、第１一次元直交変換処理部１０によって生成されたＹ０成分（図７（ａ）参照）が転置処理用２ポートメモリ２０の記憶領域Ａに格納される（図７（ｂ）参照）。
最初でなければ（Ｓ１４でＮｏ）、制御部８０は、第２一次元直交変換処理部３０における直交変換処理の最後か否か判定する（Ｓ１６）。最後でなければ（Ｓ１６でＮｏ）、第１アドレス生成部４０に第１アドレスを生成させ、第２アドレス生成部５０に第２アドレスを生成させる（Ｓ１７）。これにより、例えば第１一次元直交変換処理部１０によって生成されたＹ１成分（図７（ａ）参照）が転置処理用２ポートメモリ２０の記憶領域Ｂに格納されると共に（図７（ｂ）参照）、転置処理用２ポートメモリ２０の記憶領域Ａに記憶されたＹ０成分が読み出され（図７（ｃ）参照）、このＹ０成分に対して第２一次元直交変換処理部３０による直交変換処理が行われる（図７（ｄ）参照）。つまり、パイプライン処理が行われる。なお、ここでは、第１一次元直交変換処理部１０による処理とそのデータの転置処理用２ポートメモリ２０への書き込み処理、転置処理用２ポートメモリ２０からのデータの読み出しと第２一次元直交変換処理部３０による処理に時間遅れがないものとして図示されている。
このようなステップＳ１７は、第２一次元直交変換処理部３０における直交変換処理の最後になるまで継続して行われる。
第２一次元直交変換処理部３０における直交変換処理の最後になると（Ｓ１６でＹｅｓ）、制御部８０は、第２アドレス生成部５０に第２アドレスを生成させる（Ｓ１８）。これにより、転置処理用２ポートメモリ２０の記憶領域Ｂに記憶されたＣｒ成分が読み出され（図７（ｃ）参照）、このＣｒ成分に対して第２一次元直交変換処理部３０による直交変換処理が行われる（図７（ｄ）参照）。
そして、第２一次元直交変換処理部３０における直交変換処理の最後が終わると、一連の画像符号化処理を終了する。
かかる構成によれば、前記第１一次元直交変換処理部１０で垂直方向の一次元直交変換処理が終わった小ブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）から順次、全ての小ブロックの画像データが垂直方向の一次元直交変換の完了するのを待たずに、前記第２一次元直交変換処理部３０で水平方向の一次元直交変換処理を行うことができるため、直交変換処理の処理時間を短縮できる。
なお、制御部８０は、第１一次元直交変換処理部１０と、第２一次元直交変換処理部３０の処理状況に基づいて、第１アドレス生成部４０と第２アドレス生成部５０との両装置に対して、アドレス生成のタイミングを伝達している。そして、転置処理用２ポートメモリ２０からの読み出しと、書き込みが同時に発生するため、第１一次元直交変換処理部１０で何らかの要因で、ブロックの画像データに対する垂直方向の一次元直交変換処理が中断した場合、転置処理用２ポートメモリ２０への書き込みができなくなり、第２一次元直交変換処理部３０での水平方向の一次元直交変換処理ができなくなる場合がある。このような場合、制御部８０により、第１一次元直交変換処理部１０の処理状況を認識し、第１アドレス生成部４０と第２アドレス生成部５０を制御しているため、転置処理用２ポートメモリ２０に対する読み出し制御が書き込み制御を追い越さないようにすることも可能である。
従って、第１一次元直交変換処理部１０と第２一次元直交変換処理部３０間での不整合を防ぐことが可能である。
なお、前記第２アドレス生成部５０で追い越し制御が機能した場合、第２一次元直交変換処理部３０は停止する必要があるため、回路全体を停止する機能も有する。
また、入力される画像データを構成する画素データの個数、つまりブロックのサイズが画像符号化の規格によって増減する場合、第１アドレス生成部４０とアドレス生成装置２５のアドレス生成数を増減させることで処理することができるため、様々なサイズに画像符号化処理を行うことができる。
なお、ＭＰＥＧ１／２／４では画像データを構成する画素データの個数は８×８の６４個であり、Ｈ．２６４／ＡＶＣでは８×８の６４個、４×４の１６個と２種類存在する。また、他の規格では画素データの個数は８×４の３２個や、４×８の３２個も存在する。
８×４の３２個の場合には、第１一次元直交変換処理部１０及び第２一次元直交変換処理部３０に例えば係数テーブル保持部６０に記憶されている係数テーブル６３を用いて直交変換処理させると共に、これに応じて第１アドレス生成部４０及び第２アドレス生成部５０にアドレスを発生させる。
具体的には、第１アドレス生成部４０においては、記憶領域Ａ，Ｂの左上から下に８個ずつ、左側から右側に４個進むようにアドレスを発生させ（図８（ａ）参照）、その次に記憶領域Ａ，Ｂの隣の左上から下に８個ずつ、左側から右側に４個進むようにアドレスを発生させ（図８（ｂ）参照）、第２アドレス生成部５０においては、記憶領域Ａ，Ｂの左上から右に４個ずつ、上側から下側に進むようにアドレスを発生させ、その次に記憶領域Ａ，Ｂの隣の左上から右に４個ずつ、上側から下側に進むようにアドレスを発生させるパターンでアドレスを発生させる。
また、４×８の３２個の場合には、第１一次元直交変換処理部１０及び第２一次元直交変換処理部３０に例えば係数テーブル保持部６０に記憶されている係数テーブル６２を用いて直交変換処理させると共に、これに応じて第１アドレス生成部４０及び第２アドレス生成部５０にアドレスを発生させる。
具体的には、第１アドレス生成部４０においては、記憶領域Ａ，Ｂの左上から下に４個ずつ、左側から右側に８個進むようにアドレスを発生させ（図９（ａ）参照）、その次に記憶領域Ａ，Ｂの隣の左上から下に４個ずつ、左側から右側に８個進むようにアドレスを発生させ（図９（ｂ）参照）、第２アドレス生成部５０においては、記憶領域Ａ，Ｂの左上から右に８個ずつ、上側から下側に進むようにアドレスを発生させ、その次に記憶領域Ａ，Ｂの隣の左上から右に８個ずつ、上側から下側に進むようにアドレスを発生させるパターンでアドレスを発生させる。
また、４×４の１６個の場合には、第１一次元直交変換処理部１０及び第２一次元直交変換処理部３０に例えば係数テーブル保持部６０に記憶されている係数テーブル６４を用いて直交変換処理させると共に、これに応じて第１アドレス生成部４０及び第２アドレス生成部５０にアドレスを発生させる。
具体的には、第１アドレス生成部４０においては、記憶領域Ａ，Ｂの左上から下に４個ずつ、左側から右側に４個進むようにアドレスを発生させ（図１０（ａ）参照）、その次に記憶領域Ａ，Ｂの隣の左上から下に４個ずつ、左側から右側に４個進むようにアドレスを発生させ（図１０（ｂ）参照）、第２アドレス生成部５０においては、記憶領域Ａ，Ｂの左上から右に４個ずつ、上側から下側に進むようにアドレスを発生させ、その次に記憶領域Ａ，Ｂの隣の左上から右に４個ずつ、上側から下側に進むようにアドレスを発生させるパターンでアドレスを発生させる。
また、ここでは、４：２：０フォーマット構成について説明したが、４：４：４等、他のフォーマット構成についても適用できるのはいうまでもない。
また、動画について説明したが、静止画についても適用可能であり、静止画像符号化規格であるＪＰＥＧでは４個のフォーマット構成についても適用できる。
（実施の形態２）
図１１は、本発明の実施の形態２に係る画像符号化装置の構成を示すブロック図である。なお、同図においても、画像符号化装置を構成する減算器、エントロピー符号化部等の図示が省略されており、二次元直交変換部の構成だけが図示されている。また、実施の形態１の画像符号化装置１と対応する部分に同じ番号を付し、その説明を省略する。
図１１に示されるように、画像符号化装置２は、画像符号化装置１の転置処理用２ポートメモリ２０に代えて、所定のサイズの最も大きなブロック（８×８のブロック）についての係数値を１ブロック分記憶可能な１ポートメモリを２バンク有するように構成された転置処理用１ポートメモリ９０が用いられる点が、画像符号化装置１と異なっている。
この場合には、制御部８０は、マクロブロックの各成分単位、つまり所定のサイズブロック単位でバンク切り替え制御を行えばよい。具体的には、第１一次元直交変換処理部１０のデータを書き込む場合にはバンクＡの１ポートメモリを、第２一次元直交変換処理部３０のデータを取り出す場合にはバンクの１ポートメモリをというように、交互にバンクを切り替えるように転置処理用１ポートメモリ９０を切り替え制御するようにすればよい。
これにより、転置処理用２ポートメモリ２０の場合と同様にパイプライン処理をすることができ、垂直方向の一次元直交変換処理が終わったマクロブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）から順次、全ての画像データが垂直方向の一次元直交変換が完了するのを待たずに水平方向の一次元直交変換処理を行うことができるため、直交変換処理の処理時間を短縮できる。更に、本画像符号化装置の動作時間の短縮により、低消費電力化も実現できる。また、所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に直交変換処理及びアドレス生成を管理しているため、画像データを構成する画素データの個数を変化させても処理が可能であり、様々な符号化規格に適応することができる。
なお、第１一次元直交変換処理部１０と第２一次元直交変換処理部３０は処理の順番を入れ替えて実施することもできる。すなわち、画像復号化装置及び画像復号化方法として実現することもできる。
本発明に係る画像符号化装置及び方法は、ＭＰＥＧ１，ＭＰＥＧ２，ＭＰＥＧ４，Ｈ．２６４／ＡＶＣ、ＪＰＥＧ等の種々の画像符号化規格を１個の画像符号化装置で可能とし、且つ、直交変換処理の時間を短縮することで、処理性能を向上し、低消費電力化も実現するため、画像符号化装置を備えるレコーダや、携帯電話機など種々のＡＶ機器に適用できる。
本発明は、動画像や静止画像を符号化する画像符号化装置及び画像符号化方法に関し、特に、所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に直交変換処理する技術に関する。
従来の動画符号化方式には規格としてＭＰＥＧ１，ＭＥＧＰ２，ＭＰＥＧ４，Ｈ．２６４／ＡＶＣ等のＭＰＥＧ（Ｍｏｖｉｎｇ ｐｉｃｔｕｒｅ ｅｘｐｅｒｔ ｇｒｏｕｐ）があり、画像サイズや利用媒体によって対応できるように規格で定められている。例えば、ＭＰＥＧ１／ＭＰＥＧ２であればＤＶＤ等の比較的画像サイズの大きな媒体に対して使用され、ＭＰＥＧ４は携帯電話等の比較的画像サイズの小さい媒体に対して使用され、Ｈ．２６４／ＡＶＣではＨＤＴＶ等の画像サイズが非常に大きい媒体に対して使用される。
動画符号化を行う場合は、動画像をマクロブロック（ＭＢ）と呼ばれる処理単位に分割して処理を行う。ＭＢは輝度成分と色差成分とで構成されており、一般的な４：２：０フォーマットにおいては、輝度成分はＹ０、Ｙ１、Ｙ２、Ｙ３の４個でなり、また色差成分はＣｂ、Ｃｒの２個でなっている。各Ｙ、Ｃ成分は８×８のブロックの６４個の画素成分で構成されている。ＭＰＥＧ１，ＭＰＥＧ２，ＭＰＥＧ４，Ｈ．２６４／ＡＶＣに共通する処理として直交変換があり、直交変換処理はＹ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分毎に行われる処理であり、画像データを直交変換処理した画像成分は値に偏りを持ち、データの圧縮を行うのに適した形式になる。ＭＰＥＧ１，ＭＰＥＧ２，ＭＰＥＧ４では離散コサイン変換（ＤＣＴ）を、Ｈ．２６４では整数精度ＤＣＴを用いる。
図１は、従来の画像符号化装置の構成である。
画像符号化装置９００は、ＭＰＥＧでの動画符号化では、マクロブロックの画像データ（４：２：０フォーマットでは、Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）を単位として二次元直交変換処理するものであり、図１に示されるように、第１一次元直交変換処理部９１０と、第２一次元直交変換処理部９２０と、アドレス生成部９３０と、転置処理用１ポートメモリ９４０等とを備える。
第１一次元直交変換処理部９１０は、予め保持する８×８のブロック用の係数テーブルに基づいて、垂直方向の一次元直交変換処理を行う。垂直方向の一次元直交変換処理が完了した画像成分は随時、転置処理を行うため、転置処理用１ポートメモリ９４０に書き込まれる。その際、第１一次元直交変換処理部９１０は、アドレス生成部９３０に対して処理状況を伝達する。アドレス生成部９３０はその情報から転置処理用１ポートメモリ９４０に対して、書き込み要求信号とそれに付随したアドレスを出力する。
転置処理用１ポートメモリ９４０は、図２に示されるように、８×８のブロックを６つ記憶する記憶領域を有し、アドレス生成部９３０からのライト信号及びアドレス指定に従い、各記憶領域にＹ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分を記憶する。
垂直方向の一次元直交変換処理された画像成分が全て転置処理用１ポートメモリ９４０に書き込まれた後、第２一次元直交変換処理部９２０で水平方向の一次元直交変換処理を行うため、転置処理用１ポートメモリ９４０より画像成分を取り出し、水平方向の直交変換処理を行う。その際、第２一次元直交変換処理部９２０は、アドレス生成部９３０に対して処理状況を伝達する。アドレス生成部９３０はその情報から転置処理用１ポートメモリ９４０に対して、読み出し要求信号とそれに付随したアドレスを出力する。
つまり、従来の画像符号化装置９００では、動画符号化で直交変換処理を実現する場合、垂直方向の一次元直交変換処理を行った結果を転置処理し、その転置処理された結果に対して水平方向の一次元直交変換処理を行うことで二次元の直交変換処理を実現している。また、画像データ（輝度／色差成分）は個々で独立しており、例えば、Ｙ０成分の垂直方向一次元直交変換が完了し、転置メモリへの書き込みが完了していれば、他の画像データの処理を待たずに、水平方向一次元直交変換を行うことが可能である。
このようにＭＰＥＧでの動画符号化では、直行変換である直交変換処理を行うことで低周波成分には大きな値、低周波成分には小さな値といった値に偏りを持たせることで符号化処理における、データの圧縮精度を高めている。
「ＭＰＥＧ−４のすべて」三木弼一編著、工業調査会、１９９９年１月２０日 「Ｈ．２６４／ＡＶＣ教科書」大久保榮[監修]、角野眞也、菊池義浩、鈴木輝彦[共編] インプレス ２００４年８月１１日
しかしながら、従来の画像符号化装置９００では、転置処理用のメモリが１ポートで且つ、アドレス生成部が読み書き兼用であるため、マクロブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）全てに対する垂直方向の一次元直交変換処理が完了し、転置メモリへの書き込みが完了しなければ、水平方向の一次元直交変換処理が行えない。すなわち、図３（ａ）に示されるように、第１一次元直交変換処理部９１０がマクロブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）対する垂直方向の一次元直交変換処理を行うと、その係数値がアドレス生成部９３０の各記憶領域に順次転置処理されながら格納され（図３（ｂ）参照）、全てに対する垂直方向の一次元直交変換処理が完了し、転置メモリへの書き込みが完了してから、マクロブロックの係数値（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）が読み出され、水平方向の一次元直交変換処理が行われる。従って、二次元の直交変換処理に要する処理時間が増加する問題が生じる。
また、マクロブロックの画像データの各成分単位でアドレスの管理を行うのではなく、マクロブロックとして一括したアドレス管理になっているため、画像データを構成する各成分の画素データの個数（フォーマット構成）が変更されたり、ブロックサイズが変更されたりすると、この変更に対応することができず、汎用性が低下する。
昨今の半導体集積回路では複雑且つ様々な画像符号化処理を実現することが要求されている。また、低消費電力化も必須である。このような背景の中で、処理時間が増加することは、半導体集積回路全体の性能を劣化させることになり、様々な画像符号化処理の実現を妨げることとなる。また、処理時間の増加は、回路の動作期間の長期化も招くため、電力消費も増加し低消費電力化の実現をも妨げることとなる。また、直交変換処理を行う画素データの個数が固定であると様々な画像符号化処理を実現できなくなる。
本発明は上記の問題を解決するものであり、直交変換処理を高速で実現することで、半導体集積回路全体の性能向上を行い、且つ低消費電力化も実現し、また、直交変換処理を行う画像データを構成する画素データの個数を可変にすることにより、様々な符号化規格に対応できることを目的とする。すなわち、直交変換処理の高速化を実現し、様々なフォーマット構成や、ブロックサイズの符号化規格に対応することができる画像符号化装置及び画像符号化方法を提供することを目的とする。
上記目的を達成するために、本発明に係る画像符号化装置においては、所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に直交変換処理する画像符号化装置であって、所定のブロックサイズ毎の係数テーブルを予め保持する係数テーブル保持手段と、指定されたサイズのブロックに対応する係数テーブルに基づいて、前記輝度成分及び色差成分の画像データに対して、ブロック毎に、垂直方向に一次元直交変換処理する第１直交変換処理手段と、前記第１直交変換処理手段で一次元直交変換処理される最も大きなブロックについての係数値を、２ブロック分記憶可能な記憶領域を有するデータ転置処理用メモリと、前記第１直交変換処理手段で一次元直交変換処理され、指定されたサイズの係数値を、前記記憶領域のいずれかに転置しながら記憶させるように、前記データ転置処理用メモリに対するアドレスを生成する第１アドレス生成手段と、前記データ転置処理用メモリの記憶領域のいずれかに記憶された指定されたサイズの係数値を読み出すように、前記データ転置処理用メモリに対するアドレスを生成する第２アドレス生成手段と、指定されたサイズのブロックに対応する係数テーブルに基づいて、前記データ転置処理用メモリから読み出され、指定されたサイズの係数値に対して、水平方向に一次元直交変換処理を行う第２直交変換処理手段と、前記第１及び第２直交変換処理手段が、指定されたサイズのブロック毎に並行して一次元直交変換処理するように制御すると共に、第１及び第２アドレス生成手段が、指定されたサイズに対応するアドレスを前記データ転置処理用メモリに並行して供給するように制御する制御手段とを備えることを特徴とする。
このため、第１直交変換処理手段で処理された結果の転置処理用メモリへの書き込み制御と、第２直交変換処理手段への転置処理用メモリからの読み出し制御を、第１及びアドレス生成手段により並行して行うことができる。そのため、全ての画像データが垂直方向の一次元直交変換が完了するのを待たずに、垂直方向の一次元直交変換処理が終わったマクロブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）から順次、指定されたサイズのブロック毎に、水平方向の一次元直交変換処理をパイプラインで行うことができる。
すなわち、マクロブロックの各画像データを画像データ単位でパイプライン処理できるため、直交変換処理の処理時間を短縮することが可能となる。また、第１アドレス生成手段と第２アドレス生成手段のアドレス生成や、直交変換処理を、所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に管理しているため、画像データを構成する画素データの個数が変化しても処理を行うことが可能となる。
また、制御手段により、転置処理用メモリへの読み出し処理が、書き込み処理を追い越さないよう制御することを特徴とすることができる。
これにより、第１直交変換処理手段の一次元直交変換処理が何らかの原因で処理が遅れ、水平方向の一次元直交変換処理ができない状況が発生しても、転置処理用２ポートメモリからの読み出し制御を停止することで、第１及び第２直交変換処理手段間で不整合の発生を防ぐことができる。
また、本発明に係る画像符号化装置においては、前記係数テーブル保持手段の所定のサイズ毎の係数テーブルには、各方式に対応する係数がそれぞれ予め格納されおり、前記第１および第２一次元直交変換処理部は、所定の方式に合致した係数を使用することを特徴とすることができる。
これにより、係数テーブルの係数を置き換えることで、種々の方式のＤＣＴや他の直交変換も処理することができる。
なお、本発明は、このような画像符号化装置として実現することができるだけでなく、このような画像符号化装置が備える特徴的な手段をステップとする画像符号化方法として実現したり、それらのステップをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、ＣＤ−ＲＯＭ等の記録媒体やインターネット等の伝送媒体を介して配信することができるのはいうまでもない。
以上の説明から明らかなように、垂直方向の一次元直交変換処理が終わったマクロブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）から順次、全ての画像データが垂直方向の一次元直交変換処理が完了するのを待たずに水平方向の一次元直交変換処理を行うことができるため、直交変換処理の処理時間を短縮できる。更に、本画像符号化装置の動作時間の短縮により、低消費電力化も実現できる。また、所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に直交変換処理及びアドレス生成を管理しているため、画像データを構成する画素データの個数を変化させても処理が可能であり、様々な符号化規格に適応することができる。
よって、本発明により、種々のフォーマット構成や、種々のサイズのブロックに適応的に対応して直交変換処理の処理時間を短縮でき、更に、本画像符号化装置の動作時間の短縮により、低消費電力化も実現でき、様々な規格の画像符号化が普及してきた今日における本願発明の実用的価値は極めて高い。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
（実施の形態１）
図４は、本発明の実施の形態１に係る画像符号化装置の構成を示すブロック図である。なお、同図においては、画像符号化装置を構成する減算器、エントロピー符号化部等の図示が省略されており、二次元直交変換部の構成だけが図示されている。
図４に示されるように、画像符号化装置１は、第１一次元直交変換処理部１０と、転置処理用２ポートメモリ２０と、第２一次元直交変換処理部３０と、第１アドレス生成部４０と、第２アドレス生成部５０と、係数テーブル保持部６０と、パラメータセット記憶部７０と、制御部８０とを備える。
係数テーブル保持部６０は、所定のサイズ毎の係数テーブル６１〜６４を予め保持する。係数テーブル６１は、例えば８×８画素のブロック用のテーブルであり、係数テーブル６２は、例えば４×８画素のブロック用のテーブルであり、係数テーブル６３は、例えば８×４画素のブロック用のテーブルであり、係数テーブル６４は、例えば４×４画素のブロック用のテーブルである。
なお、係数テーブル６１〜６４には、ＭＰＥＧ１，ＭＰＥＧ２，ＭＰＥＧ４や、Ｈ２６４ＡＶＣなどの各方式に対応する係数がそれぞれ予め格納されている。そして、所定の方式で画像を符号化する際に、第１一次元直交変換処理部１０および第２一次元直交変換処理部３０がその所定の方式に合致した係数を使用する（所定の方式の係数に置き換える）ことで、ＤＣＴや、他の直交変換も処理することができるように構成されている。
パラメータセット記憶部７０は、入力される画像データのフォーマット構成や、画像データを処理すべきブロックサイズ等を記憶する。
第１一次元直交変換処理部１０は、例えばフォーマット構成が４：２：０で、８×８画素のブロックが制御部８０から指示された場合、係数テーブル６１に基づいて、何らかの処理を施した画像データを６４個ずつに分割したブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）を垂直方向に直交変換処理する。
転置処理用２ポートメモリ２０は、図５に示されるように８×８画素のブロックを２つ記憶する記憶領域Ａ，Ｂを有し、第１一次元直交変換処理部１０で処理された結果を記憶領域Ａ，Ｂに交互に記憶する。つまり、例えばＹ０，Ｙ２，Ｃｂ成分については、記憶領域Ａに記憶し、Ｙ１，Ｙ３，Ｃｒ成分については、記憶領域Ｂに記憶する。
第２一次元直交変換処理部３０は、転置処理用２ポートメモリ２０からの画像成分に対して水平方向に一次元直交変換処理を行う。
第１アドレス生成部４０は、第１一次元直交変換処理部１０の処理結果を転置処理用２ポートメモリ２０に書き込むためのアドレス生成を行う。
第２アドレス生成部５０は、第２一次元直交変換処理部３０に対して、転置処理用２ポートメモリ２０から画像成分を入力するためのアドレス生成を行う。
制御部８０は、パラメータセット記憶部７０に記憶されたパラメータセットに基づき、第１一次元直交変換処理部１０、第２一次元直交変換処理部３０、第１アドレス生成部４０及び第２アドレス生成部５０を統括的に制御する。具体的には、制御部８０は、第１一次元直交変換処理部１０１及び第２一次元直交変換処理部３０が、指定されたサイズのブロック毎に一次元直交変換処理するように制御すると共に、第１アドレス生成部４０及び第２アドレス生成部５０が、指定されたサイズに対応するアドレスを転置処理用２ポートメモリ２０に供給するように制御する。また、制御部８０は、第１一次元直交変換処理部１０及び第２一次元直交変換処理部３０の処理状態に基づいて、第１アドレス生成部４０及び第２アドレス生成部５０によるアドレスの供給／停止を制御する。また、制御部８０は、第２アドレス生成部５０で生成されるアドレスが、第１アドレス生成部４０で生成されるアドレスと同じまたは追い越さないように制御する。更に、制御部８０は、第２一次元直交変換処理部３０で生成されるアドレスが、第１アドレス生成部４０で生成されるアドレスを追い越さないよう制御する際、第２アドレス生成部５０及び第２一次元直交変換処理部３０の動作を停止させるように制御する。
次いで、画像符号化装置１の各部が実行する処理を説明する。
図６は、画像符号化装置１の各部が実行する処理の動作を示すフローチャートであり、図７は、画像符号化装置１の各部の実行によるタイミングチャートである。
二次元直交変換処理を開始するに際して、制御部８０は、パラメータセットで指定されるブロックサイズを判定する（Ｓ１１）。なお、ここでは判定結果が、ブロックサイズが８×８画素で構成されものとして説明する。また、この判定の際に、制御部８０は、パラメータセットで指定されるフォーマット構成についても判定する。このフォーマット構成についてもＹ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分である４：２：０として説明する。
ブロックサイズの判定が終わると、制御部８０は、第１一次元直交変換処理部１０及び第２一次元直交変換処理部３０が利用する係数テーブルを決定する（Ｓ１２）。そして、制御部８０は、アドレス生成パターンを決定する（Ｓ１３）。このアドレス生成パターンは、８×８画素のブロックについては、具体的には、第１アドレス生成部４０においては、記憶領域Ａ，Ｂの左上から下に８個ずつ、左側から右側に進むようにアドレスを発生させ、第２アドレス生成部５０においては、記憶領域Ａ，Ｂの左上から右に８個ずつ、上側から下側に進むようにアドレスを発生させるパターンである。
アドレス生成パターンの決定が終わると、制御部８０は、第１一次元直交変換処理部１０における直交変換処理が最初か否か判定する（Ｓ１４）。最初であれば（Ｓ１４でＹｅｓ）、第１アドレス生成部４０に第１アドレスを生成させる（Ｓ１５）。これにより、第１一次元直交変換処理部１０によって生成されたＹ０成分（図７（ａ）参照）が転置処理用２ポートメモリ２０の記憶領域Ａに格納される（図７（ｂ）参照）。
最初でなければ（Ｓ１４でＮｏ）、制御部８０は、第２一次元直交変換処理部３０における直交変換処理の最後か否か判定する（Ｓ１６）。最後でなければ（Ｓ１６でＮｏ）、第１アドレス生成部４０に第１アドレスを生成させ、第２アドレス生成部５０に第２アドレスを生成させる（Ｓ１７）。これにより、例えば第１一次元直交変換処理部１０によって生成されたＹ１成分（図７（ａ）参照）が転置処理用２ポートメモリ２０の記憶領域Ｂに格納されると共に（図７（ｂ）参照）、転置処理用２ポートメモリ２０の記憶領域Aに記憶されたＹ０成分が読み出され（図７（ｃ）参照）、このＹ０成分に対して第２一次元直交変換処理部３０による直交変換処理が行われる（図７（ｄ）参照）。つまり、パイプライン処理が行われる。なお、ここでは、第１一次元直交変換処理部１０による処理とそのデータの転置処理用２ポートメモリ２０への書き込み処理、転置処理用２ポートメモリ２０からのデータの読み出しと第２一次元直交変換処理部３０による処理に時間遅れがないものとして図示されている。
このようなステップＳ１７は、第２一次元直交変換処理部３０における直交変換処理の最後になるまで継続して行われる。
第２一次元直交変換処理部３０における直交変換処理の最後になると（Ｓ１６でＹｅｓ）、制御部８０は、第２アドレス生成部５０に第２アドレスを生成させる（Ｓ１８）。これにより、転置処理用２ポートメモリ２０の記憶領域Ｂに記憶されたＣｒ成分が読み出され（図７（ｃ）参照）、このＣｒ成分に対して第２一次元直交変換処理部３０による直交変換処理が行われる（図７（ｄ）参照）。
そして、第２一次元直交変換処理部３０における直交変換処理の最後が終わると、一連の画像符号化処理を終了する。
かかる構成によれば、前記第１一次元直交変換処理部１０で垂直方向の一次元直交変換処理が終わった小ブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）から順次、全ての小ブロックの画像データが垂直方向の一次元直交変換の完了するのを待たずに、前記第２一次元直交変換処理部３０で水平方向の一次元直交変換処理を行うことができるため、直交変換処理の処理時間を短縮できる。
なお、制御部８０は、第１一次元直交変換処理部１０と、第２一次元直交変換処理部３０の処理状況に基づいて、第１アドレス生成部４０と第２アドレス生成部５０との両装置に対して、アドレス生成のタイミングを伝達している。そして、転置処理用２ポートメモリ２０からの読み出しと、書き込みが同時に発生するため、第１一次元直交変換処理部１０で何らかの要因で、ブロックの画像データに対する垂直方向の一次元直交変換処理が中断した場合、転置処理用２ポートメモリ２０への書き込みができなくなり、第２一次元直交変換処理部３０での水平方向の一次元直交変換処理ができなくなる場合がある。このような場合、制御部８０により、第１一次元直交変換処理部１０の処理状況を認識し、第１アドレス生成部４０と第２アドレス生成部５０を制御しているため、転置処理用２ポートメモリ２０に対する読み出し制御が書き込み制御を追い越さないようにすることも可能である。
従って、第１一次元直交変換処理部１０と第２一次元直交変換処理部３０間での不整合を防ぐことが可能である。
なお、前記第２アドレス生成部５０で追い越し制御が機能した場合、第２一次元直交変換処理部３０は停止する必要があるため、回路全体を停止する機能も有する。
また、入力される画像データを構成する画素データの個数、つまりブロックのサイズが画像符号化の規格によって増減する場合、第１アドレス生成部４０とアドレス生成装置２５のアドレス生成数を増減させることで処理することができるため、様々なサイズに画像符号化処理を行うことができる。
なお、ＭＰＥＧ１／２／４では画像データを構成する画素データの個数は８×８の６４個であり、Ｈ．２６４／ＡＶＣでは８×８の６４個、４×４の１６個と２種類存在する。また、他の規格では画素データの個数は８×４の３２個や、４×８の３２個も存在する。
８×４の３２個の場合には、第１一次元直交変換処理部１０及び第２一次元直交変換処理部３０に例えば係数テーブル保持部６０に記憶されている係数テーブル６３を用いて直交変換処理させると共に、これに応じて第１アドレス生成部４０及び第２アドレス生成部５０にアドレスを発生させる。
具体的には、第１アドレス生成部４０においては、記憶領域Ａ，Ｂの左上から下に８個ずつ、左側から右側に４個進むようにアドレスを発生させ（図８（ａ）参照）、その次に記憶領域Ａ，Ｂの隣の左上から下に８個ずつ、左側から右側に４個進むようにアドレスを発生させ（図８（ｂ）参照）、第２アドレス生成部５０においては、記憶領域Ａ，Ｂの左上から右に４個ずつ、上側から下側に進むようにアドレスを発生させ、その次に記憶領域Ａ，Ｂの隣の左上から右に４個ずつ、上側から下側に進むようにアドレスを発生させるパターンでアドレスを発生させる。
また、４×８の３２個の場合には、第１一次元直交変換処理部１０及び第２一次元直交変換処理部３０に例えば係数テーブル保持部６０に記憶されている係数テーブル６２を用いて直交変換処理させると共に、これに応じて第１アドレス生成部４０及び第２アドレス生成部５０にアドレスを発生させる。
具体的には、第１アドレス生成部４０においては、記憶領域Ａ，Ｂの左上から下に４個ずつ、左側から右側に８個進むようにアドレスを発生させ（図９（ａ）参照）、その次に記憶領域Ａ，Ｂの隣の左上から下に４個ずつ、左側から右側に８個進むようにアドレスを発生させ（図９（ｂ）参照）、第２アドレス生成部５０においては、記憶領域Ａ，Ｂの左上から右に８個ずつ、上側から下側に進むようにアドレスを発生させ、その次に記憶領域Ａ，Ｂの隣の左上から右に８個ずつ、上側から下側に進むようにアドレスを発生させるパターンでアドレスを発生させる。
また、４×４の１６個の場合には、第１一次元直交変換処理部１０及び第２一次元直交変換処理部３０に例えば係数テーブル保持部６０に記憶されている係数テーブル６４を用いて直交変換処理させると共に、これに応じて第１アドレス生成部４０及び第２アドレス生成部５０にアドレスを発生させる。
具体的には、第１アドレス生成部４０においては、記憶領域Ａ，Ｂの左上から下に４個ずつ、左側から右側に４個進むようにアドレスを発生させ（図１０（ａ）参照）、その次に記憶領域Ａ，Ｂの隣の左上から下に４個ずつ、左側から右側に４個進むようにアドレスを発生させ（図１０（ｂ）参照）、第２アドレス生成部５０においては、記憶領域Ａ，Ｂの左上から右に４個ずつ、上側から下側に進むようにアドレスを発生させ、その次に記憶領域Ａ，Ｂの隣の左上から右に４個ずつ、上側から下側に進むようにアドレスを発生させるパターンでアドレスを発生させる。
また、ここでは、４：２：０フォーマット構成について説明したが、４：４：４等、他のフォーマット構成についても適用できるのはいうまでもない。
また、動画について説明したが、静止画についても適用可能であり、静止画像符号化規格であるＪＰＥＧでは４個のフォーマット構成についても適用できる。
（実施の形態２）
図１１は、本発明の実施の形態２に係る画像符号化装置の構成を示すブロック図である。なお、同図においても、画像符号化装置を構成する減算器、エントロピー符号化部等の図示が省略されており、二次元直交変換部の構成だけが図示されている。また、実施の形態１の画像符号化装置１と対応する部分に同じ番号を付し、その説明を省略する。
図１１に示されるように、画像符号化装置２は、画像符号化装置１の転置処理用２ポートメモリ２０に代えて、所定のサイズの最も大きなブロック（８×８のブロック）についての係数値を１ブロック分記憶可能な１ポートメモリを２バンク有するように構成された転置処理用１ポートメモリ９０が用いられる点が、画像符号化装置１と異なっている。
この場合には、制御部８０は、マクロブロックの各成分単位、つまり所定のサイズブロック単位でバンク切り替え制御を行えばよい。具体的には、第１一次元直交変換処理部１０のデータを書き込む場合にはバンクＡの１ポートメモリを、第２一次元直交変換処理部３０のデータを取り出す場合にはバンクの１ポートメモリをというように、交互にバンクを切り替えるように転置処理用１ポートメモリ９０を切り替え制御するようにすればよい。
これにより、転置処理用２ポートメモリ２０の場合と同様にパイプライン処理をすることができ、垂直方向の一次元直交変換処理が終わったマクロブロックの画像データ（Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｃｂ，Ｃｒ成分）から順次、全ての画像データが垂直方向の一次元直交変換が完了するのを待たずに水平方向の一次元直交変換処理を行うことができるため、直交変換処理の処理時間を短縮できる。更に、本画像符号化装置の動作時間の短縮により、低消費電力化も実現できる。また、所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に直交変換処理及びアドレス生成を管理しているため、画像データを構成する画素データの個数を変化させても処理が可能であり、様々な符号化規格に適応することができる。
なお、第１一次元直交変換処理部１０と第２一次元直交変換処理部３０は処理の順番を入れ替えて実施することもできる。すなわち、画像復号化装置及び画像復号化方法として実現することもできる。
本発明に係る画像符号化装置及び方法は、ＭＰＥＧ１，ＭＰＥＧ２，ＭＰＥＧ４，Ｈ．２６４／ＡＶＣ、ＪＰＥＧ等の種々の画像符号化規格を１個の画像符号化装置で可能とし、且つ、直交変換処理の時間を短縮することで、処理性能を向上し、低消費電力化も実現するため、画像符号化装置を備えるレコーダや、携帯電話機など種々のＡＶ機器に適用できる。
図１は、従来の二次元直交変換処理を実現するための画像符号化装置の構成図である。 図２は、図１に示される転置処理用１ポートメモリ９４０の記憶領域の構成例を示す図である。 図３は、画像符号化装置９００の各部の実行によるタイミングチャートである。 図４は、本発明の実施の形態１に係る画像符号化装置の構成を示すブロック図である。 図５は、図４に示される転置処理用２ポートメモリ２０の記憶領域Ａ，Ｂの構成例を示す図である。 図６は、画像符号化装置１の各部が実行する処理の動作を示すフローチャートである。 図７は、画像符号化装置１の各部の実行によるタイミングチャートである。 図８は、ブロックサイズが８×４画素時における第１アドレス生成部４０のアドレス発生パターンを示す図である。 図９は、ブロックサイズが４×８画素時における第１アドレス生成部４０のアドレス発生パターンを示す図である。 図１０は、ブロックサイズが４×４画素時における第１アドレス生成部４０のアドレス発生パターンを示す図である。 図１１は、本発明の実施の形態２に係る画像符号化装置の構成を示すブロック図である。
符号の説明
１，２ 画像符号化装置
１０ 第１一次元直交変換処理部
２０ 転置処理用２ポートメモリ
３０ 第２一次元直交変換処理部
４０ 第１アドレス生成部
５０ 第２アドレス生成部
６０ 係数テーブル保持部
６１〜６４ 係数テーブル
７０ パラメータセット記憶部
８０ 制御部
９０ 転置処理用１ポートメモリ

Claims (12)

  1. 所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に直交変換処理する画像符号化装置であって、
    所定のブロックサイズ毎の係数テーブルを予め保持する係数テーブル保持手段と、
    指定されたサイズのブロックに対応する係数テーブルに基づいて、前記輝度成分及び色差成分の画像データに対して、ブロック毎に、垂直方向に一次元直交変換処理する第１直交変換処理手段と、
    前記第１直交変換処理手段で一次元直交変換処理される最も大きなブロックについての係数値を、２ブロック分記憶可能な記憶領域を有するデータ転置処理用メモリと、
    前記第１直交変換処理手段で一次元直交変換処理され、指定されたサイズの係数値を、前記記憶領域のいずれかに転置しながら記憶させるように、前記データ転置処理用メモリに対するアドレスを生成する第１アドレス生成手段と、
    前記データ転置処理用メモリの記憶領域のいずれかに記憶された指定されたサイズの係数値を読み出すように、前記データ転置処理用メモリに対するアドレスを生成する第２アドレス生成手段と、
    指定されたサイズのブロックに対応する係数テーブルに基づいて、前記データ転置処理用メモリから読み出され、指定されたサイズの係数値に対して、水平方向に一次元直交変換処理を行う第２直交変換処理手段と、
    前記第１及び第２直交変換処理手段が、指定されたサイズのブロック毎に並行して一次元直交変換処理するように制御すると共に、第１及び第２アドレス生成手段が、指定されたサイズに対応するアドレスを前記データ転置処理用メモリに並行して供給するように制御する制御手段と
    を備えることを特徴とする画像符号化装置。
  2. 前記データ転置処理用メモリは、前記第１直交変換処理手段からのデータ書き込みと、前記第２直交変換処理手段へのデータ読み出しとを並行して行うことが可能なポートを２つ有し、
    前記制御手段は、前記第１及び第２直交変換処理手段の処理状態に基づいて、第１及び第２アドレス生成手段によるアドレスの供給／停止を制御する
    ことを特徴とする請求項１記載の画像符号化装置。
  3. 前記制御手段は、前記第２アドレス生成手段で生成されるアドレスが、前記第１アドレス生成手段で生成されるアドレスと同じまたは追い越さないように制御する
    ことを特徴とする請求項２記載の画像符号化装置。
  4. 前記制御手段は、前記第２アドレス生成手段で生成されるアドレスが、前記第１アドレス生成手段で生成されるアドレスを追い越さないよう制御する際、前記第２アドレス生成手段及び前記第２直交変換処理手段の動作を停止させるように制御する
    ことを特徴とする請求項３記載の画像符号化装置。
  5. 所定のフォーマットで構成される輝度成分及び色差成分は、動画像符号化規格であるＭＰＥＧでは６個であり、静止画像符号化規格であるＪＰＥＧでは４個である
    ことを特徴とする請求項１記載の画像符号化装置。
  6. 前記指定されたサイズの画素数は、動画像符号化規格がＭＰＥＧ１／２では、８画素×８画素のブロックを構成する６４個である
    ことを特徴とする請求項１記載の画像符号化装置。
  7. 前記指定されたサイズの画素数は、動画像符号化規格がＭＰＥＧ４ＡＶＣでは、４画素×４画素のブロックを構成する１６個である
    ことを特徴とする請求項１記載の画像符号化装置。
  8. 前記データ転置処理用メモリは、前記所定のサイズの最も大きなブロックについての係数値を１ブロック分記憶可能な１ポートメモリを２バンク有するように構成され、
    前記制御手段は、前記１ポートメモリに対するバンク切り替えを制御する
    ことを特徴とする請求項２記載の画像符号化装置。
  9. 制御手段は、前記１ポートメモリに対するバンク切り替えを、前記指定されたサイズのブロック単位で行う
    ことを特徴とする請求項８記載の画像符号化装置。
  10. 前記係数テーブル保持手段の所定のサイズ毎の係数テーブルには、各方式に対応する係数がそれぞれ予め格納されおり、
    前記第１および第２一次元直交変換処理部は、所定の方式に合致した係数を使用する
    ことを特徴とする請求項１記載の画像符号化装置。
  11. 所定のフォーマットで構成される輝度成分及び色差成分を含む画像データを、指定されたサイズのブロック毎に直交変換処理する画像符号化方法であって、
    所定のサイズ毎の係数テーブルを係数テーブル保持手段に予め保持させる係数テーブル保持ステップと、
    指定されたサイズのブロックに対応する係数テーブルに基づいて、前記輝度成分及び色差成分の画像データに対して、ブロック毎に、垂直方向に一次元直交変換処理する第１直交変換処理ステップと、
    前記第１直交変換処理ステップで一次元直交変換処理され、指定されたサイズの係数値を、前記第１直交変換処理ステップで一次元直交変換処理される最も大きなブロックについての係数値を、２ブロック分記憶可能な記憶領域を有するデータ転置処理用メモリの前記記憶領域のいずれかに転置しながら記憶させるように、前記データ転置処理用メモリに対するアドレスを生成する第１アドレス生成ステップと、
    前記データ転置処理用メモリの記憶領域のいずれかに記憶された指定されたサイズの係数値を読み出すように、前記データ転置処理用メモリに対するアドレスを生成する第２アドレス生成ステップと、
    指定されたサイズのブロックに対応する係数テーブルに基づいて、前記データ転置処理用メモリから読み出され、指定されたサイズの係数値に対して、水平方向に一次元直交変換処理を行う第２直交変換処理ステップと、
    前記第１及び第２直交変換処理ステップが、指定されたサイズのブロック毎に並行して一次元直交変換処理するように制御すると共に、第１及び第２アドレス生成ステップが、指定されたサイズに対応するアドレスを前記データ転置処理用メモリに並行して供給するように制御する制御ステップと
    を含むことを特徴とする画像符号化方法。
  12. 請求項１１に記載の画像符号化方法に含まれるステップをコンピュータに実行させるためのプログラム。
JP2006544758A 2005-07-15 2006-06-19 画像符号化装置及び画像符号化方法 Pending JPWO2007010694A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005207605 2005-07-15
JP2005207605 2005-07-15
PCT/JP2006/312256 WO2007010694A1 (ja) 2005-07-15 2006-06-19 画像符号化装置及び画像符号化方法

Publications (1)

Publication Number Publication Date
JPWO2007010694A1 true JPWO2007010694A1 (ja) 2009-01-29

Family

ID=37668579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006544758A Pending JPWO2007010694A1 (ja) 2005-07-15 2006-06-19 画像符号化装置及び画像符号化方法

Country Status (7)

Country Link
US (1) US20090034623A1 (ja)
EP (1) EP1906672A1 (ja)
JP (1) JPWO2007010694A1 (ja)
KR (1) KR20080034094A (ja)
CN (1) CN101223789A (ja)
TW (1) TW200719691A (ja)
WO (1) WO2007010694A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5083170B2 (ja) * 2008-10-23 2012-11-28 富士ゼロックス株式会社 符号化装置、復号装置、画像形成装置、及びプログラム。
JP5284771B2 (ja) * 2008-12-24 2013-09-11 株式会社情報システム総合研究所 画像圧縮装置、および画像圧縮方法
JP6319545B2 (ja) 2013-03-15 2018-05-09 パナソニックＩｐマネジメント株式会社 画像符号化装置、撮影システム、撮影記録システム、画質符号化方法、及び画像符号化制御プログラム
US10356440B2 (en) 2014-10-01 2019-07-16 Qualcomm Incorporated Scalable transform hardware architecture with improved transpose buffer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996038794A1 (fr) * 1995-06-01 1996-12-05 Hitachi, Ltd. Circuit de transformation en cosinus discrets
JPH1011422A (ja) * 1996-06-19 1998-01-16 Oki Electric Ind Co Ltd マトリクス形式データの転置処理装置
JP2002109885A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体記憶装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631750A (en) * 1980-04-11 1986-12-23 Ampex Corporation Method and system for spacially transforming images
JP2910124B2 (ja) * 1990-02-14 1999-06-23 松下電器産業株式会社 Ｄｃｔ処理装置
TW219420B (ja) * 1992-04-13 1994-01-21 Philips Electronics Nv
US6137835A (en) * 1993-11-16 2000-10-24 Canon Kabushiki Kaisha Picture coding apparatus using orthogonal transforms
US5583803A (en) * 1993-12-27 1996-12-10 Matsushita Electric Industrial Co., Ltd. Two-dimensional orthogonal transform processor
JP2851804B2 (ja) * 1993-12-27 1999-01-27 松下電器産業株式会社 ２次元直交変換装置
JPH08305819A (ja) * 1995-04-28 1996-11-22 Hitachi Ltd ２次元直交変換演算装置
JPH1074141A (ja) * 1996-08-30 1998-03-17 Matsushita Electric Ind Co Ltd 信号処理装置
US6414996B1 (en) * 1998-12-08 2002-07-02 Stmicroelectronics, Inc. System, method and apparatus for an instruction driven digital video processor
US6876704B2 (en) * 2001-05-16 2005-04-05 Qualcomm, Incorporated Apparatus and method for encoding and computing a discrete cosine transform using a butterfly processor
JP4336789B2 (ja) * 2002-01-10 2009-09-30 日本電気株式会社 ２次元直交変換と量子化方法及びその装置並びにプログラム
JP4214771B2 (ja) * 2002-12-12 2009-01-28 ソニー株式会社 画像処理装置およびその方法と符号化装置
US7254272B2 (en) * 2003-08-21 2007-08-07 International Business Machines Corporation Browsing JPEG images using MPEG hardware chips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996038794A1 (fr) * 1995-06-01 1996-12-05 Hitachi, Ltd. Circuit de transformation en cosinus discrets
JPH1011422A (ja) * 1996-06-19 1998-01-16 Oki Electric Ind Co Ltd マトリクス形式データの転置処理装置
JP2002109885A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6009063930, Ａ．ＡＲＴＩＥＲＩ ｅｔ ａｌ．, "Ａ ｏｎｅ ｃｈｉｐ ＶＬＳＩ ｆｏｒ ｒｅａｌ ｔｉｍｅ ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ ｄｉｓｃｒｅｔｅ ｃｏｓｉｎｅ ｔｒａｎｓｆｏｒｍ", ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ, 19880607, Ｖｏｌ．１, ｐ．７０１−７０４, US *

Also Published As

Publication number Publication date
TW200719691A (en) 2007-05-16
KR20080034094A (ko) 2008-04-18
EP1906672A1 (en) 2008-04-02
US20090034623A1 (en) 2009-02-05
CN101223789A (zh) 2008-07-16
WO2007010694A1 (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
CN101248430B (zh) 视频处理的转置缓冲
US8787464B1 (en) Hadamard transformation of data for video compression
US7684491B2 (en) Reference data buffer for intra-prediction of digital video
TW200811752A (en) Method and apparatus for operating and processing video stream
JP5969914B2 (ja) 動画像圧縮伸張装置
EP2721816A1 (en) Method and device for encoding and decoding an image
RU2501161C2 (ru) Сокращение пространства кодовых слов для сообщения о режиме внутреннего предсказания цветности при hevc
JPWO2007010694A1 (ja) 画像符号化装置及び画像符号化方法
JP3940672B2 (ja) 画像処理装置及び画像処理方法
CN101783958B (zh) Avs视频标准中时域直接模式运动矢量的计算方法和装置
US7929777B2 (en) Variable length decoding device, variable length decoding method and image capturing system
JP4590335B2 (ja) 画像処理装置及び画像処理方法
US7542612B2 (en) Signal processing method and signal processing device
US7764845B2 (en) Signal processing method and device and video system
JP2007259323A (ja) 画像復号化装置
JP2007180723A (ja) 画像処理装置及び画像処理方法
CA2909216A1 (en) Information processing apparatus, method of controlling the same, program and storage medium
JP4704343B2 (ja) 画像符号化装置及び方法
JP2009130599A (ja) 動画像復号装置
JP2002118853A (ja) 画像復号装置及び画像復号方法
WO2010095181A1 (ja) 可変長復号化装置
JP2005160021A (ja) 信号処理方法および信号処理装置
CN101516030B (zh) 具有多格式影像编解码功能的数据处理电路及处理方法
JP4476032B2 (ja) 画像圧縮装置、画像伸張装置、及び画像処理装置
JP2008182471A (ja) 演算装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100713