JP2007259323A - 画像復号化装置 - Google Patents

Abstract

【課題】算術符号復号化処理を行えると共に、算術符号復号化処理後に続く複数の別の復号化処理を所定のデータ単位でパイプライン処理することができ、しかも少ないバッファメモリ容量にて画像の復号化処理を破綻させることなく行える画像復号化装置を提供することである。
【解決手段】算術符号復号部１０２と、可変長符号復号部１１２と、共有のバッファメモリ１０６とを備えている。算術符号復号部１０２は、算術符号化された画像データを入力し、この算術符号化された画像データの算術符号の復号化のみで２値化された状態の符号列を出力する。可変長符号復号部１１２は、算術符号復号部１０２から出力される符号列を可変長符号復号化する。バッファメモリ１０６は、例えばＤＲＡＭで構成されていて、算術符号復号部１０２及び可変長符号復号部１１２の間でデータの授受（受け渡し）を行う共有のメモリである。
【選択図】図１

Description

本発明は、算術符号化された画像データの算術符号復号化及びこの算術符号復号化に続く別の一連の復号化処理を行う画像復号化装置に関する。

「ITU-T Recommendation H.264／ISO/IEC 14496-10 AVC」では、MPEG2などと異なり算術符号化という新しいエントロピー符号化方式が採用されている。算術符号化は、シンボル系列の出現確率に応じて確率数直線を区分分割し、分割された区間内の位置を示す２進小数値をその系列に対する符号とするものであり、符号列を算術演算により逐次的に構成していく符号化である。

H.264/AVC（Advanced Video Coding）においてエントロピー符号化の一つとして用いられている算術符号の復号化処理は、1つのビットの復号化処理が完了しないと、それに続く次の復号化処理を開始することができないため、並列化が困難である。
従来のMPEG2などの動画像符号復号化装置は、復号化処理を行う幾つかのハードウェア（可変長復号部、逆量子化部、逆ＤＣＴ部、動き補償部など）が1つのCPUに接続し、パイプラインを構成し、ブロック単位でパイプライン動作で処理していた。

しかしながら、H.264/AVCに準拠した動画像符号復号化装置においては、復号化処理を行うハードウェアとしては、算術符号復号部、逆量子化／逆ＤＣＴ部、動き補償／イントラ予測部、ブロッキングフィルタ部などが必要とされる。このようなハードウェア構成の場合は、逆量子化／逆ＤＣＴ部、動き補償／イントラ予測部、ブロッキングフィルタ部などでの処理はマクロブロック単位で行える。しかし、算術符号復号部の処理時間は見積もることが難しく、マクロブロック処理用に割り当てられた処理時間を大きく超えることもある。従って、算術符号復号部の処理は、処理速度として非常に高速のものが要求された。それにも関わらず、算術符号復号部の処理速度が遅く、パイプライン動作で処理を行おうとすると、パイプライン処理が破綻してしまい目標とする性能を達成できない場合があった。

従来はこの問題を解決するために、CPUモジュール全体の周波数を上げて目標とする性能を満たす設計をする必要があった。しかし、算術符号復号部の処理性能を上げて算術符号復号部以外のハードウェアの処理時間と同等な処理時間とするように設計するには、回路規模を非常に大きくすることが必要であった。

例えば特許文献１には、H.264/AVCに準拠した算術符号化・復号の処理プロセスの具体的な実現方法として、高速処理可能な算術符号化・復号化装置が提案されている。しかしながら、この算術符号化・復号化装置は、算術符号化・復号化処理についてのみ述べられており、算術符号化・復号化処理以降に続く別の一連の復号化処理については述べられてなく、特に別の一連の復号化処理を所定のデータ単位即ちマクロブロック単位でパイプライン処理する例については全く記載されていない。
特開２００５−１３００９９号公報

そこで、本発明は上記の問題に鑑み、算術符号復号化処理を行えると共に、算術符号復号化処理後に続く複数の別の復号化処理を所定のデータ単位でパイプライン処理することができ、しかも少ないバッファメモリ容量にて画像の復号化処理を破綻させることなく行える画像復号化装置を提供することを目的とするものである。

本願発明の一態様によれば、算術符号化された画像データを入力とし、この算術符号化された画像データの算術符号の復号化のみで２値化された状態の符号列を出力とする算術符号復号部と、前記算術符号復号部から出力される前記符号列を復号する可変長符号復号部と、前記算術符号復号部及び前記可変長符号復号部の間でデータの授受を行う共有のバッファメモリと、を具備したことを特徴とする画像復号化装置が提供される。

また、本願発明のもう１つの態様によれば、算術符号化された画像データを入力とし、この算術符号化された画像データの算術符号を復号したデータを出力とする算術符号復号化手段と、前記算術符号復号化手段から出力されるデータを、パイプライン処理を行って出力する画像出力手段と、前記算術符号復号化手段及び前記画像出力手段の間でデータの授受を行う共有のバッファメモリと、を具備したことを特徴とする画像復号化装置が提供される。

さらに、本願発明のもう１つの態様によれば、算術符号化された画像データを入力し、この入力された画像データを予め決められた時間内に算術符号復号化処理を行って出力する第１の復号化処理手段と、前記第１の復号化処理手段で処理した画像データを、一時記憶するバッファメモリと、前記バッファメモリから読み出した画像データを入力し、この入力された画像データに対して所定のデータ単位で複数の別の復号化処理をパイプライン動作で行う第２の復号化処理手段と、を具備したことを特徴とする画像復号化装置が提供される。

本発明によれば、算術符号復号化処理を行える共に、算術符号復号化処理後に続く複数の別の復号化処理を所定のデータ単位でパイプライン処理することができ、しかも少ないバッファメモリ容量にて画像の復号化処理を破綻させることなく行うことができる画像復号化装置を提供することができる。

発明の実施の形態について図面を参照して説明する。
図１乃至図８で本発明の実施形態を説明する前に、図９を参照してH.264/AVCに準拠した動画像符号復号化装置として考えられる一般的な構成例を説明する。

図９に示す動画像符号復号化装置は、復号化処理を行う複数（図では４つ）のハードウェア１５２〜１５５が1つのＣＰＵ１５１に接続し、パイプラインを構成している。ＣＰＵ１５１は、制御信号線１８１でＤＭＡ（Direct Memory Access）コントローラ１６０に接続する一方、制御信号線１８２で４つのハードウェア１５２〜１５５に接続している。４つのハードウェアは、算術符号復号部１５２、逆量子化／逆整数変換部である逆量子化／逆ＤＣＴ部１５３、動き補償／イントラ予測部１５４、デブロッキングフィルタ部１５５である。これらハードウェア１５２〜１５５は、ＣＰＵ１５１の前記制御信号線１８２と、ＤＭＡコントローラ１６０に接続したデータ転送線１７２との間に、入出力メモリ１５６〜１５９を介在して並列に接続している。データ転送線１７１は、ＤＭＡコントローラ１６０とバッファメモリであるＤＲＡＭ（Dynamic Random Access Memory）１６１とを接続している。

ＣＰＵ１５１は、４つのハードウェア１５２〜１５５の起動及び終了を含む動作を監視し制御する一方、ＤＭＡコントローラ１６０を制御している。ＤＭＡコントローラ１６０は、ＣＰＵを介さずに各ハードウェアとＤＲＡＭとの間で直接データ転送を行わせる機能を有する。ＤＲＡＭ１６１は、図示しない画像生成手段から供給された算術符号化された画像データを保持している。画像生成手段は、ＤＶＤなどの蓄積媒体に対して画像データを記録再生する記録再生装置などである。

このような構成において、前記４つのハードウェア１５２〜１５５のうち、逆量子化／逆ＤＣＴ部１５３、動き補償／イントラ予測部１５４、デブロッキングフィルタ部１５５などの処理は、マクロブロック単位で行える。しかし、算術符号復号部１５２の処理は、その特徴上、２値化したデータを１ビットごとに確率を決めて処理していかなければならず処理時間を見積もることが難しく、マクロブロック処理用の時間を超えることもある。従って、算術符号復号部１５２の処理は、マクロブロック単位よりも大きな単位（即ち、スライス、ピクチャ、或いは、所定時間（例えば１秒）単位など）で行うことが望ましい。

［第１の実施形態］
図１は本発明の第１の実施形態の画像復号化装置を示すブロック図である。
図１に示す画像復号化装置は、第1の復号化処理手段としての算術符号復号化装置１００と、第２の復号化処理手段としての復号化処理装置１１０と、バッファメモリとしてのＤＲＡＭ１０６とを備えている。

算術符号復号化装置１００は、算術符号化された画像データを入力し、この算術符号化された画像データに対してマクロブロック単位よりも大きな単位（即ち、スライス、ピクチャ、或いは、予め決められた時間（例えば１秒）単位など）で算術符号の復号化を行い、binValストリームを出力する。binValストリームは、算術符号復号化のみで２値化を解いていない中間状態の符号列であって、例えばH.264/AVCに準拠した可変長の２値化符号列である。なお、「binVal」は、バイナリーバリュー（即ち２値）を意味する。

復号化処理装置１１０は、算術符号復号化装置１００から出力される符号列を復号する可変長符号復号装置としてのbinValストリーム復号化部１１２を含み、マクロブロック単位で複数の予め決められた別の復号化処理をパイプライン動作で行う。
ＤＲＡＭ１０６は、算術符号復号化装置１００と復号化処理装置１１０がデータの授受（受け渡し）を行うための共有のバッファメモリである。

算術符号復号化装置１００は、プログラムやデータを格納するメモリ101-1を備え、算術符号復号部１０２及びＤＭＡコントローラ１０５を制御するＣＰＵ１０１と、算術符号化された画像データを入力し算術符号復号したbinValストリームを出力する算術符号復号部１０２と、ＤＲＡＭ１０６から出力される算術符号化された画像データを一時格納し、算術符号復号部１０２へ出力する入力メモリ１０３と、算術符号復号部１０２から出力される算術符号復号化したbinValストリームを一時格納し、ＤＲＡＭ１０６へ出力する出力メモリ１０４と、入力メモリ１０３及び出力メモリ１０４とＤＲＡＭ１０６との間に介在してデータのＤＭＡ転送を行うＤＭＡコントローラ１０５と、データ転送線１３１，１３２と、制御信号線１４１，１４２と、を有している。

復号化処理装置１１０は、プログラムやデータを格納するメモリ101-1を備え、制御信号線１４４，１４３を介して、binValストリーム復号化部１１２，逆量子化/逆整数変換部としての逆量子化/逆ＤＣＴ部１１３，動き補償/イントラ予測部１１４，デブロッキングフィルタ部１１５及びＤＭＡコントローラ１２０を制御するＣＰＵ１１１と、前記算術符号復号部１０２で復号化されたbinValストリームを復号するbinValストリーム復号化部１１２と、逆量子化/逆ＤＣＴ変換などを行う逆量子化/逆ＤＣＴ部１１３と、動き補償/イントラ予測部１１４と、ブロック歪みを減少させるためのデブロッキングフィルタ部１１５と、ＤＲＡＭ１０６から転送されるbinValストリームデータを一時格納し、binValストリーム復号化部１１２へ入力する入力メモリ１１６と、binValストリーム復号化部１１２で可変長符号復号化されたデータを一時格納し、逆量子化/逆ＤＣＴ部１１３へ出力する入出力メモリ１１７と、逆量子化/逆ＤＣＴ部１１３で逆量子化/逆ＤＣＴ変換されたデータを一時格納し、動き補償/イントラ予測部１１４へ出力する入出力メモリ１１８と、動き補償/イントラ予測部１１４で動き補償/イントラ予測されたデータを一時格納し、デブロッキングフィルタ部１１５へ出力、及び、デブロッキングフィルタ部１１５からＤＲＡＭ１０６へ出力する入出力メモリ１１９と、入出力メモリ１１６〜１１９とＤＲＡＭ１０６との間に介在してデータのＤＭＡ転送を行うＤＭＡコントローラ１２０と、データ転送線１３３，１３４と、制御信号線１４３，１４４と、を有している。

ＤＲＡＭ１０６は、画像生成手段（図示せず）から入力メモリ１０３へ供給するための入力画像データを記憶する機能と、出力メモリ１０４から出力される算術符号復号化されたbinValストリームを一時記憶する機能と、入出力メモリ１１９からのデブロッキング処理された出力画像データを記憶し、表示装置などの画像出力装置（図示せず）へ供給する機能とを少なくとも有し、算術符号復号化装置１００と復号化処理装置１１０との間でデータの授受を行うための共有のバッファメモリである。

上記の構成において、図示しない画像生成手段から供給された算術符号化された画像データが予めＤＲＡＭ１０６に格納され、算術符号復号化装置１００内の入力メモリ１０３を経由して算術符号復号部１０２へ転送される。算術符号復号部１０２は、算術符号復号化処理のうち算術符号復号のみを行い、２値化されたままの中間データであるbinValストリームを出力メモリ１０４を経由してＤＲＡＭ１０６に一時記憶する。

算術符号復号部１０２の復号処理は、予め決められた時間例えば１秒間ごとにその時間内に行われて、その復号されたデータがＤＲＡＭ１０６に記憶される。予め決められた時間を経過すると、ＤＲＡＭ１０６はＤＭＡコントローラ１２０の制御によってbinValストリームデータを入力メモリ１１６を経由して復号化処理装置１１０内のbinValストリーム復号化部１１２へ転送する。binValストリーム復号化部１１２は、算術符号復号化のみされた２値の中間状態の符号列を入力しマクロブロック単位で可変長符号復号し、入出力メモリ１１７を経由して逆量子化/逆ＤＣＴ部１１３へ転送する。逆量子化/逆ＤＣＴ部１１３は、可変長符号復号化されたデータをマクロブロック単位で逆量子化/逆ＤＣＴ変換し、入出力メモリ１１８を経由して動き補償/イントラ予測部１１４へ転送する。動き補償/イントラ予測部１１４は、逆量子化/逆ＤＣＴ変換されたデータをマクロブロック単位で動き補償/イントラ予測し、入出力メモリ１１９を経由してデブロッキングフィルタ部１１５へ転送する。そして、デブロッキングフィルタ部１１５は、動き補償/イントラ予測された画像データをマクロブロック単位でデブロッキングフィルタリング（ブロック歪み軽減）し、入出力メモリ１１９を経由してＤＲＡＭ１０６へ転送する。ＤＲＡＭ１０６は、デブロッキングフィルタリングされた画像データを一旦記憶し、その記憶した画像データを図示しない画像出力装置に合った速度で読み出して出力する。

このような第１の実施形態の特徴を、以下に列記する。
（１）算術符号復号化装置１００と復号化処理装置１１０との共有のバッファメモリであるＤＲＡＭ１０６に、算術符号復号化装置１００で算術符号復号化した中間データであるbinValストリームが予め決められた時間（例えば１秒）内に書き込まれた後に、その書き込まれたデータが復号化処理装置１１０に転送されて、マクロブロック単位で複数の予め決められた別の復号化処理（binValストリーム復号化，逆量子化/逆ＤＣＴ変換，動き補償/イントラ予測，デブロッキングフィルタリングの各動作）がパイプライン処理で行われる。すなわち、ＤＲＡＭ１０６は、一時的に中間データを保存し、次の別の処理のために保持しておく機能を有し、画像復号化装置全体を通して共有のバッファメモリとして使用される。

（２）復号化処理装置１１０は、パイプライン処理を並列的に順次行う複数のハードウェアを備え、ＤＲＡＭ１０６に一時記憶されているbinValストリームをマクロブロック単位で読み出して、順次ハードウェア１１２〜１１５でマクロブロック単位でそれぞれの復号化処理を行う。
（３）算術符号復号化処理を、算術符号復号部１０２とbinValストリーム復号化部１１２とに分けることにより、少ない容量のバッファメモリにて動画像の復号化処理を破綻させることなく行うことができる。binValストリーム復号化部１１２による可変長符号復号化処理は、パイプライン処理側である復号化処理装置１１０に配置してbinValストリームをマクロブロック単位でパイプライン処理で行うことが可能である。従って、算術符号復号化処理の一部を高速化することができる。

（４）算術符号復号化装置１００は、H.264/AVCで定義されている例えばスライス単位で算術符号復号化処理を行った後、スライス単位ごとに処理を行っていき、スライス単位でＤＲＡＭ１０６にbinValストリームデータを格納していく。ＤＲＡＭ１０６では、スライス単位ごとに格納されたデータを、予め決められた時間（例えば１秒）経過するごとに復号化処理装置１１０へ転送していく。H.264/AVCでは、１秒間にどれくらいのデータ量を処理しなければならないかが、規格上決められている。スライス単位の処理時間をｔ1、H.264/AVCで予め決められた処理時間をｔ2とすれば、ｔ1≦ｔ2の関係となる。

（５）（４）のことから、算術符号復号化装置１００は算術符号復号化処理の時間が長くかかる場合が多く、処理時間を短くし、例えばマクロブロック単位の高速処理とするためには、回路規模が非常に大きくなる（算術符号復号化の処理時間は、ばらつきが大きく、かなり高いパフォーマンスのハードウェアを作らなければならない）が、算術符号復号化ハードウェアとして処理能力の低いものを使っても、ＤＲＡＭ１０６に一旦蓄えてから次段の復号化処理装置１１０にデータ転送して、マクロブロック単位のパイプライン処理に移行することができる。すなわち、前段の算術符号復号化のハードウェアの動作周波数をリーズナブルな周波数とすることが可能であり、処理速度として非常な高速なものを用意しなくても動作させることができる。

（６）算術符号復号化の処理単位を２つに分けることにより、算術符号復号部１０２を含む装置１００と算術符号復号以降のbinValストリーム復号化を含む復号化処理を行う装置１１０の実行単位を独立にすることにより、後者の装置１１０の中で必要以上に周波数を上げることなく、マクロブロック単位のパイプラインを構成でき、復号化処理を行うことができる。
（７）算術符号復号を行う第１のCPUモジュール（１００）と可変長符号復号以降を行う第２のCPUモジュール（１１０）で分け、かつ第１，第２のCPUモジュール間で共有のバッファメモリ（１０６）を有することにより、第１のCPUモジュールで処理したデータをバッファメモリで保持し、この保持したデータを直ぐに第２のCPUモジュールでの処理に使用することができ、各CPUモジュールごとにバッファメモリを設けるのに比べて、バッファメモリ上に保持するテンポラリのデータ量を削減できる。

図２は前記算術符号復号部１０２の構成のブロック図を示している。
図２において、前記算術符号復号部１０２は、入力バッファメモリ（以下単に入力バッファという）２０１と、算術符号復号部２０２と、出力比較部２０４と、状態保持部２０５と、確率情報保持部２０６と、出力バッファァメモリ（以下単に出力バッファ）２０３と、を備えている。

前記状態保持部２０５は、データの状態を保持するもので、文法上、どういう意味の符号列のものを復号しているかの状態（１番目，２番目，…）を保持している。
前記出力比較部２０４は、算術符号復号化が終了したか否かの判定をして、終了した段階で、このデータは何かを前記状態保持部２０５に保持する。

前記確率情報保持部２０６は、算術符号復号部２０２がこのデータを復号しているので、次のデータの確率は何かを知るためにある。確率情報保持部２０６は、次のビットを復号するときに利用されるもので、確率の分かったものを算術符号復号部２０２に入れて、次のビットの確率を計算している。つまり、確率情報保持部２０６は、状態保持部２０５でのデータの状態と、復号したデータの結果によって、次のデータの復号の確率を計算する。

算術符号復号部１０２では、算術符号化した画像データを入力し、１ビットずつ復号していくと、可変長符号化されたようなデータが出力される。このデータがbinValストリームである。

図３は前記binValストリーム復号化部１１２の構成のブロック図を示している。
図３において、前記binValストリーム復号化部１１２は、入力バッファ３０１と、可変長符号復号部３０２と、状態保持部３０３と、を備えている。

可変長符号復号部３０２にはテーブルが多数用意されている。状態保持部３０３は、多数のテーブルのうちのどれを使いなさいという指示を出す。前記状態保持部３０３は、可変長符号復号部３０２がbinValストリーム（符号列）のどのシンボルを復号しているかをカウントしている。どの可変長符号復号化テーブルを使ったらよいかは、binValストリームの２値化符号列から分かる。このテーブルと一致するとこういう意味になるから次はこういう別のテーブルを使うというように、ストリーム復号化が進んでいく。

次に、図２の算術符号復号部１０２での処理、図３のbinValストリーム復号化部１１２での処理を、それぞれ図４のフローチャート、図５のフローチャートを参照して説明する。ＣＰＵ１０１，ＣＰＵ１１１のそれぞれの制御に基づく処理フローである。

以下に、図４を参照して、算術符号復号部１０２での処理を説明する。
(1)入力バッファ２０１が空であるか否か判定し、空であると、入力メモリ１０３より算術符号化されたデータを取り込み、取り込んだデータを入力バッファ２０１に一度保持する（ステップＳ1）。

(2)現在のデータの状態により、復号するデータの確率情報を確率情報保持部２０６で決定し、算術符号復号部２０２に入力する（ステップＳ2）。
(3)算術符号復号部２０２では、入力バッファ２０１からのデータ、及び確率情報により復号を行う。このときに、出力バッファ２０３には算術符号の復号のみを行い、まだ2値化されたままのデータ（binValストリーム）を出力する。また、算術符号復号部２０２からの出力を出力比較部２０４に入力し、次のデータの状態を決定して状態保持部２０５に入力する（ステップＳ3）。

(4)出力バッファ２０３がデータが一杯になったか否かを判定し、データが一杯になったらば出力メモリ１０４にデータを出力する。このデータをbinValストリームとする（ステップＳ5，Ｓ6）。
(5)状態保持部２０５の状態を更新し終了状態か否かを判定し、終了状態であれば、算術符号復号化の処理を終了し、終了状態でなければ、次のデータの算術符号復号化を行う（ステップＳ7）。
(6)状態保持部２０５の状態が終了状態であれば、算術符号復号化の処理を終了し、データをＤＲＡＭ１０６に書き込む（ステップＳ8）。

以下に、図５を参照して、binValストリーム復号化部１１２での処理を説明する。
(1)ＤＲＡＭ１０６に書き込まれているbinValストリームデータを読み出す（ステップＳ11）。
(2)入力バッファ３０１が空であるか否か判定し、空であると、入力メモリ１１６よりbinValストリームデータを取り込み、取り込んだデータを入力バッファ３０１に一度保持する（ステップＳ12，Ｓ13）。

(3)状態保持部３０３より現在のデータの状態を可変長符号復号部３０２に入力する。可変長符号復号部３０２にて現在の状態により可変長符号復号化テーブルを決定し、入力バッファ３０１からのデータと比較を行い、復号を行い、出力メモリ１１７にデータを出力する（ステップＳ14，Ｓ15）。
(4)状態保持部３０３の状態を更新し終了状態か否かを判定し、終了状態であれば、binValストリーム復号処理を終了し、終了状態でなければ次のデータのbinValストリーム復号処理を行う（ステップＳ16）。

図６はBスライス時のマクロブロックタイプの2値化変換テーブルを示し、図７はBスライス時のサブマクロブロックタイプの2値化変換テーブルを示している。
図６、図７に示すようなBスライス時のマクロブロックタイプ、及びサブマクロブロックタイプの2値化変換テーブルが、H.264の規格書に定義されている。

図１における算術符号復号部１０２の出力、及び、binValストリーム復号化部１１２の入力のビット列(一部)が以下のようであった場合、
1111111100010110011000110
binValストリーム復号化部１１２中では、規格書に定義されている各符号列（シンタックス）の出現順及び図６、図７の2値化変換テーブルを用いて以下のように復号を行う。

算術符号復号後 binValストリーム復号後の
の２値列 マイクロブロックタイプ値
111111 → 22(B_8x8)
11000 → 3(B_Bi_8x8)
101 → 2(B_L1_8x8)
100 → 1(B_L0_8x8)
11000 → 3(B_Bi_8x8)
［第２の実施形態］
図８は本発明の第２の実施形態の画像復号化装置を示すブロック図である。
本実施形態で、図1の実施形態と同一部部には同一符号を付して説明する。
図８に示す画像復号化装置は、算術符号復号化手段１００Ａと、画像出力手段１１０Ａと、バッファメモリとしてのＤＲＡＭ１０６と、を備えている。

前記算術符号復号化手段１００Ａは、図９の算術符号復号部１５２に相当する機能（即ち図１における算術符号復号部１０２とbinValストリーム復号化部１１２の両方の機能）を有するものであって、算術符号化された画像データを入力とし、この算術符号化された画像データの算術符号を復号したデータを出力とする。

前記画像出力手段１１０Ａは、逆量子化／逆ＤＣＴ部１１３、動き補償／イントラ予測部１１４、及び、デブロッキングフィルタ部１１５を含み、前記算術符号復号化手段１００Ａから出力されるデータを、パイプライン処理を行って出力する。
ＤＲＡＭ１０６は、算術符号復号化手段１００Ａと画像出力手段１１０Ａとの間でデータの授受（受け渡し）を行う共有のバッファメモリである。

上記の構成においては、図示しない画像生成手段から供給された算術符号化された画像データは予めＤＲＡＭ１０６に格納され、算術符号復号化手段１００Ａ内の入力メモリ１０３を経由して算術符号復号部１０２Ａへ転送される。
算術符号復号化手段１００Ａは、図１のように処理単位を２つに分けることなく図１における算術符号復号部１０２とbinValストリーム復号化部１１２の両方の機能を備えており、内部では、算術符号の復号のみで２値化を解いていない可変長の２値化データを生成しかつその可変長の２値化データをbinValストリーム復号（即ち、図６、図７の2値化変換テーブルを用いて復号化）したものを出力する。従って、算術符号復号化手段１００Ａでは、H.264/AVCで規定される、予め決められた時間（例えば１秒）内に算術符号復号化処理が行われ、その算術符号復号化されたデータが出力メモリ１０４を経由してＤＲＡＭ１０６に一時記憶される。

予め決められた時間を経過すると、ＤＲＡＭ１０６は算術符号復号化されたデータを入力メモリ１１６を経由して画像出力手段１１０Ａ内の逆量子化/逆ＤＣＴ部１１３へ転送する。逆量子化/逆ＤＣＴ部１１３は、算術符号復号化されたデータをマクロブロック単位で逆量子化/逆ＤＣＴ変換し、入出力メモリ１１８を経由して動き補償/イントラ予測部１１４へ転送する。動き補償/イントラ予測部１１４は、逆量子化/逆ＤＣＴ変換されたデータをマクロブロック単位で動き補償/イントラ予測し、入出力メモリ１１９を経由してデブロッキングフィルタ部１１５へ転送する。そして、デブロッキングフィルタ部１１５は、動き補償/イントラ予測された画像データをマクロブロック単位でデブロッキングフィルタリング（ブロック歪み軽減）し、入出力メモリ１１９を経由してＤＲＡＭ１０６へ転送する。ＤＲＡＭ１０６は、デブロッキングフィルタリングされた画像データを一旦記憶し、その記憶した画像データを図示しない画像出力装置に合った速度で読み出して出力する。

このような第２の実施形態によれば、算術符号化された画像データを予め決められた時間内に算術符号復号化処理を行う装置１００Ａと、装置１００Ａで算術符号復号化処理された画像データをパイプライン動作を行って出力する装置１１０Ａとで実行単位を分けたことにより、後者の装置１１０Ａの中で必要以上に周波数を上げることなく、マクロブロック単位のパイプライン動作による復号化処理を行うことができる。
なお、以上述べた本発明の実施形態では、画像復号化装置は動画像の復号化を行うものであったが、本発明は動画像の復号化に限らず、静止画像の復号化についても適用することが可能である。また、本発明の実施形態では、データを処理する際の単位としてマクロブロック単位について説明しているが、本発明はマクロブロック単位に限らず、ブロック単位などであってもよい。

本発明の第１の実施形態の画像復号化装置を示すブロック図。 前記算術符号復号部の構成を示すブロック図。 前記binValストリーム復号化部の構成を示すブロック図。 図２の算術符号復号部での処理を示すフローチャート。 図３のbinValストリーム復号部での処理を示すフローチャート。 Bスライス時のマクロブロックタイプの2値化変換テーブルを示す図。 Bスライス時のサブマクロブロックタイプの2値化変換テーブルを示す図。 本発明の第２の実施形態の画像復号化装置を示すブロック図。 H.264/AVCに準拠した動画像符号復号化装置の一般的な構成例を示すブロック図。

符号の説明

１００…算術符号復号化装置（第１の復号化処理手段）
１１０…復号化処理装置（第２の復号化処理手段）
１０２…算術符号復号部
１０６…ＤＲＡＭ（バッファメモリ）
１１２…binValストリーム復号化部（可変長符号復号部）
１００Ａ…算術符号復号化手段
１１０Ａ…画像出力手段

Claims (5)

1. 算術符号化された画像データを入力とし、この算術符号化された画像データの算術符号の復号化のみで２値化された状態の符号列を出力とする算術符号復号部と、
   前記算術符号復号部から出力される前記符号列を復号する可変長符号復号部と、
   前記算術符号復号部及び前記可変長符号復号部の間でデータの授受を行う共有のバッファメモリと、
   を具備したことを特徴とする画像復号化装置。
2. 前記算術符号復号部から出力される前記符号列は、スライス単位であることを特徴とする請求項１に記載の画像復号化装置。
3. 算術符号化された画像データを入力とし、この算術符号化された画像データの算術符号を復号したデータを出力とする算術符号復号化手段と、
   前記算術符号復号化手段から出力されるデータを、パイプライン処理を行って出力する画像出力手段と、
   前記算術符号復号化手段及び前記画像出力手段の間でデータの授受を行う共有のバッファメモリと、
   を具備したことを特徴とする画像復号化装置。
4. 前記画像出力手段は、逆量子化／逆整数変換部、動き補償／イントラ予測部、及び、デブロッキングフィルタ部を含むことを特徴とする請求項３に記載の画像復号化装置。
5. 算術符号化された画像データを入力し、この入力された画像データを予め決められた時間内に算術符号復号化処理を行って出力する第１の復号化処理手段と、
   前記第１の復号化処理手段で処理した画像データを、一時記憶するバッファメモリと、
   前記バッファメモリから読み出した画像データを入力し、この入力された画像データに対して所定のデータ単位で複数の別の復号化処理をパイプライン動作で行う第２の復号化処理手段と、
   を具備したことを特徴とする画像復号化装置。

Images