CN101223789A - 图像编码装置以及图像编码方法 - Google Patents

图像编码装置以及图像编码方法 Download PDF

Info

Publication number
CN101223789A
CN101223789A CNA2006800259240A CN200680025924A CN101223789A CN 101223789 A CN101223789 A CN 101223789A CN A2006800259240 A CNA2006800259240 A CN A2006800259240A CN 200680025924 A CN200680025924 A CN 200680025924A CN 101223789 A CN101223789 A CN 101223789A
Authority
CN
China
Prior art keywords
orthogonal transform
address
memory
big
handled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800259240A
Other languages
English (en)
Inventor
黑木秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101223789A publication Critical patent/CN101223789A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Color Television Systems (AREA)

Abstract

提供一种图像编码装置，其可以实现正交变换处理的高速化，并可以与各种格式构成或各种块大小的编码标准相对应。图像编码装置(1)包括：第一一维正交变换处理部(10)、转置处理用双端口存储器(20)、第二一维正交变换处理部(30)、第一地址生成部(40)、第二地址生成部(50)、系数表保持部(60)、参数集存储部(70)以及控制部(80)。控制部(80)进行控制，以使第一一维正交变换处理部(10)以及第二一维正交变换处理部(30)以指定了大小的块为单位并行进行一维正交变换处理，同时使第一地址生成部(40)以及第二地址生成部(50)将与指定的大小所对应的地址并行提供到转置处理用双端口存储器(20)。

Description

图像编码装置以及图像编码方法
技术领域
本发明涉及对运动图像或静止图像进行编码的图像编码装置以及图像编码方法，尤其涉及按照指定了大小的块对含有以规定的格式构成的辉度成分及色差成分的图像数据进行正交变换处理的技术。
背景技术
在以往的运动编码方式中有MPEG1、MPEG2、MPEG4、H.264/AVC等MPEG(Moving picture expert group：运动图像专家组)标准，根据图像大小或利用介质来决定对应的标准。例如，MPEG1/MPEG2被用于DVD等图像大小比较大的介质，而MPEG4被用于移动电话等图像大小比较小的介质，H.264/AVC则被用于HDTV等图像大小非常大的介质。
在进行运动编码的情况下，运动图像被分割为称为宏块(MB)的处理单位后被处理。宏块中包括辉度成分和色差成分，在一般的4∶2∶0格式中，辉度成分为Y0、Y1、Y2、Y3这四个，并且色差成分为Cb、Cr这两个。各辉度成分和色差成分分别为8×8的64个块的像素成分。MPEG1、MPEG2、MPEG4以及H.264/AVC具有共同的正交变换处理，正交变换处理是按Y0、Y1、Y2、Y3、Cb、以及Cr成分而被执行的，对图像数据进行正交变换处理的图像成分被变换为高频成分和低频成分，且高频成分和低频成分的比例是有偏重性的，从而成为适合于进行数据压缩的形式。在MPEG1、MPEG2、MPEG4中采用离散余弦变换(DCT)，在H.264采用整数DCT变换。
图1是以往的图像编码装置的结构图。
图像编码装置900在MPEG运动编码中以宏块的图像数据(在4∶2∶0格式中为Y0、Y1、Y2、Y3、Cb、Cr成分)为单位进行二维正交变换处理，如图1所示，图像编码装置900包括：第一一维正交变换处理部910、第二一维正交变换处理部920、地址生成部930以及转置处理用单端口存储器940等。
第一一维正交变换处理部910根据预先保持的8×8块所使用的系数表，进行垂直方向的一维正交变换处理。由于随时进行转置处理，因此垂直方向的一维正交变换处理结束后的图像成分被写入到转置处理用单端口存储器940。此时，第一一维正交转换处理部910向地址生成部930传达处理状况。地址生成部930根据此信息，将写入请求信号和该写入请求信息所附带的地址一起输出到转置处理用单端口存储器940。
如图2所示，转置处理用单端口存储器940具有存储六个8×8块的存储区域，按照来自地址生成部930的写入信号和指定的地址，将Y0、Y1、Y2、Y3、Cb、Cr成分存储到各存储区域。
在垂直方向被进行了一维正交变换处理的图像成分全部被写入到转置处理用单端口存储器940之后，由于要在第二一维正交变换处理部920进行水平方向的一维正交变换处理，因此，从转置处理用单端口存储器940取出图像成分，从而进行水平方向的正交变换处理。此时，第二一维正交变换处理部920对地址生成部930传达处理状况。地址生成部930根据以上所述的信息对转置处理用单端口存储器940输出读出请求信号和该读出请求信号所附带的地址。
即，在以往的图像编码装置900中，以运动编码来实现正交变换处理的情况是：对在垂直方向上进行的一维正交变换处理的结果进行转置处理，并对转置处理后的结果进行水平方向上的一维正交变换处理，从而实现二维正交变换处理。并且，图像数据(辉度和色差成分)是分别独立的，例如，Y0成分的垂直方向上的一维正交变换结束，向转置存储器写入也结束的情况下，不等待其它的图像数据处理而可以进行水平方向上的一维正交变换。
这样，在MPEG运动编码中，通过进行正交变换即正交变换处理，从而使低频成分具有较大的值，使低频成分具有较小的值，通过具有这样的偏重性，从而在编码处理中可以提高数据的压缩精度。
非专利文献1“MPEG-4のすべて(MPEG-4概论)”三木弼一编著、工业调查会、1999年1月20日
非专利文献2“H.264/AVC教科书”大久保荣(监修)、角野真也、菊池义浩、铃木辉彦(共同编著)ィンプレス2004年8月11日
然而，在以往的图像编码装置900中，由于转置处理用的存储器为一个端口，且地址生成部兼用于写入和读出，因此，对于所有的宏块的图像数据(Y0、Y1、Y2、Y3、Cb、Cr成分)，在垂直方向上的一维正交变换处理不结束且向转置存储器的写入不结束的情况下，就不能执行水平方向上的一维正交变换处理。即，如图3(a)所示，在第一一维正交变换处理部910对宏块的图像数据(Y0、Y1、Y2、Y3、Cb、Cr成分)进行垂直方向上的一维正交变换处理的情况下，这些成分的系数值在被依次进行转置处理的同时被存储到地址生成部930的各个存储区域(参照图3(b))，在对所有的垂直方向上的一维正交变换处理结束，且向转置存储器的写入结束后，宏块的系数值(Y0、Y1、Y2、Y3、Cb、Cr成分)被读出，开始执行水平方向上的一维正交变换处理。因此，发生的问题是：二维的正交变换处理所需要的处理时间增加。
并且，不是以宏块的图像数据的各个成分为单位对地址进行管理的，而是以整个宏块为单位进行地址管理的，因此，在构成图像数据的各个成分的像素数据的个数(格式构成)被变更或块大小被变更的情况下，则不能对应这样的变更，使通用性降低。
最近对半导体集成电路的要求是实现复杂化且能够进行多样的图像编码处理。并且，还需要做到低耗电量。在这样的背景中，处理时间增加会导致半导体集成电路整体的性能下降，并会对实现多样的图像编码处理有所妨碍。并且，处理时间的增加还会造成电路的工作期间延长，这也会使耗电量增加而阻碍了低耗电量化的实现。并且，若进行正交变换处理的像素数据的个数成为固定数则不能实现多样的图像编码处理。
发明内容
本发明为了解决上述问题，目的在于提供一种图像编码装置以及图像编码方法，可以实现正交变换处理的高速化，并可以对应多样的格式构成或块大小的编码标准，也就是说通过实现高速地正交变换处理，从而提高半导体集成电路整体的性能，且可以实现低耗电量，并且，构成进行正交变换处理的图像数据的图像数据的个数是可变的，因此，可以对应多样的编码标准。
为了达到上述的目的，本发明所涉及的图像编码装置按照指定了大小的块，对含有以规定的格式构成的辉度成分以及色差成分的图像数据进行正交变换处理，其中，包括：系数表保持单元，按照规定的块大小来预先保持系数表；第一正交变换处理单元，根据指定了大小的块所对应的系数表，以块为单位对所述辉度成分以及色差成分的图像数据进行垂直方向的一维正交变换处理；数据转置处理用存储器，具有能够存储两个块的存储区域，且每个块的存储区域存储有关在所述第一正交变换处理单元进行了一维正交变换处理的最大的块的系数值；第一地址生成单元，对所述数据转置处理用存储器生成地址，以使指定了大小的系数值被转置且被存储到所述存储区域的任一个中，且所述指定了大小的系数值是在所述第一正交变换处理单元被一维正交变换处理了的值；第二地址生成单元，对所述数据转置处理用存储器生成地址，以使所述数据转置处理用存储器的任一个存储区域中所存储的指定了大小的系数值被读出；第二正交变换处理单元，根据指定了大小的块所对应的系数表，对从所述数据转置处理用存储器被读出的指定了大小的系数值，进行水平方向的一维正交变换处理；以及控制单元，在对所述第一以及第二正交变换处理单元进行控制的同时还对第一以及第二地址生成单元进行控制，以使所述第一以及第二正交变换处理单元以指定了大小的块为单位并行进行一维正交变换处理，且使第一以及第二地址生成单元将与指定了大小的块所对应的地址并行提供到所述数据转置处理用存储器。
因此，在第一正交变换处理单元的处理结果向转置处理用存储器的写入控制和从转置处理用存储器读出到第二正交变换处理单元的控制，可以由第一以及地址生成单元并行进行。为此，可以在不等待所有的图像数据所进行的垂直方向上的一维正交变换处理结束的情况下，就可以从垂直方向上的一维正交变换处理结束后的宏块中的图像数据(Y0、Y1、Y2、Y3、Cb、Cr成分)开始，按照指定了大小的块以流水线方式依次进行水平方向上的一维正交变换处理。
即，由于可以以图像数据为单位对宏块中的各个图像数据进行流水线处理，因此，可以缩短正交变换处理所需要的处理时间。并且，由于包含以规定的格式构成的辉度成分以及色差成分的图像数据是按照指定了大小的块被管理的，因此即使构成图像数据的像素数据的个数发生变化，也可以对第一地址生成单元和第二地址生成单元的地址生成以及正交变换进行处理。
并且，通过控制单元可以控制向转置处理用存储器的读出处理不越过写入处理。
据此，即使在第一正交变换处理单元的一维正交变换处理因某些原因处理发生延迟，水平方向的一维正交变换处理不能进行的状况下，通过停止从转置处理用双端口存储器的读出控制，从而可以防止第一以及第二正交变换处理单元之间的不匹配性的产生。
并且，在本发明所涉及的图像编码装置中，所述系数表保持单元的以规定的大小为单位的系数表中分别保存有各个方式所对应的系数，所述第一以及第二一维正交变换处理部可以使用符合规定方式的系数。
据此，通过替换系数表的系数，可以进行各种方式的DCT或其它的正交变换处理。
并且，本发明不仅可以作为上述的图像编码装置来实现，而且还可以作为将所述图像编码装置所具备的特征性单元作为步骤来实现的图像编码方法来实现，还可以作为使计算机来执行这些步骤的程序来实现。并且，不言而喻，这些程序是可以通过CD-ROM等记录介质或因特网等传输介质来分发的。
如以上说明所述，可以在不等待所有的图像数据所进行的垂直方向上的一维正交变换处理结束的情况下，就可以从垂直方向上的一维正交变换处理结束后的宏块中的图像数据(Y0、Y1、Y2、Y3、Cb、Cr成分)开始依次进行水平方向上的一维正交变换处理，从而可以缩短正交变换处理所需要的处理时间。而且，通过缩短本图像编码装置的工作时间，从而可以实现低耗电量。并且，由于可以以指定了大小的块为单位，对包含以规定的格式构成的辉度成分及色差成分的图像数据进行正交变换处理以及对地址生成进行管理，因此，构成图像数据的图像数据的个数即使发生变化也可以进行处理，从而可以适应多样的编码标准。
因此，通过本发明，可以适应各种格式构成或各种大小的块，并缩短正交变换处理所需要的处理时间，而且，通过缩短本图像编码装置的工作时间，从而实现低耗电量，对于多种规格的图像编码已经普及的今天，本发明的实用价值非常高。
附图说明
图1是用于实现以往的二维正交变换处理的图像编码装置的结构图。
图2是图1所示的转置处理用单端口存储器940的存储区域的结构示例图。
图3是图像编码装置900的各个部执行时的时序图。
图4是本发明的实施例1所涉及的图像编码装置的结构框图。
图5是图4所示的转置处理用双端口存储器20的存储区域A、B的结构示例图。
图6是图像编码装置1的各个部在执行处理时的工作流程图。
图7是图像编码装置1的各个部在执行时的时序图。
图8是块大小为8×4像素时的第一地址生成部40的地址发生模式的示例图。
图9是块大小为4×8像素时的第一地址生成部40的地址发生模式的示例图。
图10是块大小为4×4像素时的第一地址生成部40的地址生成模式的示例图。
图11是本发明的实施例2所涉及的图像编码装置的结构框图。
符号说明
1、2图像编码装置
10第一一维正交变换处理部
20转置处理用双端口存储器
30第二一维正交变换处理部
40第一地址生成部
50第二地址生成部
60系数表保持部
61～64系数表
70参数集存储部
80控制部
90转置处理用单端口存储器
具体实施方式
以下，利用附图对本发明的实施方式进行详细说明。
(实施例1)
图4是本发明实施例1所涉及的图像编码装置的结构框图。另外，在此图中省略了构成图像编码装置的减法器和熵编码部等图示，仅示出了二维正交变换部的结构。
如图4所示，图像编码装置1包括：第一一维正交变换处理部10、转置处理用双端口存储器20、第二一维正交变换处理部30、第一地址生成部40、第二地址生成部50、系数表保持部60、参数集存储部70、以及控制部80。
系数表保持部60按照规定的大小预先保持系数表61～64。系数表61例如是8×8像素的块所使用的表，系数表62例如是4×8像素的块所使用的表，系数表63例如是8×4像素的块所使用的表，系数表64例如是4×4像素的块所使用的表。
并且，系数表61～64中分别存储有对应于MPEG1、MPEG2、MPEG4、H.264AVC等各方式的系数。并且，在以规定的方式对图像进行编码之时，通过第一一维正交变换处理部10以及第二一维正交变换处理部30使用符合于所述规定的方式的系数(替换为规定的方式的系数)，从而系数表的构成是可以进行DCT或其它的正交变换处理。
参数集存储部70存储被输入的图像数据的格式构成或处理图像数据时所需的块大小等。
第一一维正交变换处理部10在例如格式构成为4∶2∶0、8×8像素的块被控制部80指示的情况下，根据系数表61，对将实施了某种处理的图像数据分割为64个块的图像数据(Y0、Y1、Y2、Y3、Cb、Cr成分)，进行垂直方向的正交变换处理。
如图5所示，转置处理用双端口存储器20具有两个存储8×8像素的块的存储区域A、B，在第一一维正交变换处理部10处理的结果被交替地存储到存储区域A、B。即，例如将Y0、Y2、Cb成分存储到存储区域A，将Y1、Y3、Cr成分存储到存储区域B。
第二一维正交变换处理部30对来自转置处理用双端口存储器20的图像成分进行水平方向的一维正交变换处理。
第一地址生成部40生成地址，该地址用于将第一一维正交变换处理部10的处理结果写入到转置处理用双端口存储器20。
第二地址生成部50生成地址，该地址用于将来自转置处理用双端口存储器20的图像成分输入到第二一维正交变换处理部30。
控制部80根据参数集存储部70中所存储的参数集，对第一一维正交变换处理部10、第二一维正交变换处理部30、第一地址生成部40以及第二地址生成部50进行总体控制。具体而言，控制部80进行控制，从而使第一一维正交变换处理部101以及第二一维正交变换处理部30按指定了大小的块进行一维正交变换处理，同时使第一地址生成部40以及第二地址生成部50将对应于指定了大小的块的地址提供到转置处理用双端口存储器20。并且，控制部80根据第一一维正交变换处理部10以及第二一维正交变换处理部30的处理状态，对第一地址生成部40以及第二地址生成部50进行控制，即对地址的提供与否进行控制。并且，控制部80还对第一地址生成部40以及第二地址生成部50进行控制，以使在第二地址生成部50所生成的地址与在第一地址生成部40所生成的地址相同或不越过在第一地址生成部40所生成的地址。而且，控制部80在控制在第二一维正交变换处理部30所生成的地址不越过在第一地址生成部40所生成的地址的同时，还控制第二地址生成部50以及第二一维正交变换处理部30，以使第二地址生成部50以及第二一维正交变换处理部30的工作停止。
以下将对图像编码装置1的各个部分所执行的处理进行说明。
图6是图像编码装置1的各个部所执行的处理的工作流程图，图7是图像编码装置1的各个部执行处理的时序图。
在开始二维正交变换处理之时，控制部80对以参数集所指定的块大小进行判断(S11)。并且，在此以判断结果为块大小为8×8像素的构成来说明。并且，在进行此判断时，控制部80也对以参数集指定的格式构成进行判断。对于此格式构成也以Y0、Y1、Y2、Y3、Cb、Cr成分的4∶2∶0为例进行说明。
在块大小的判断结束的情况下，控制部80决定第一一维正交变换处理部10以及第二一维正交变换处理部30所利用的系数表(S12)。并且，控制部80决定地址生成模式(S13)。在8×8像素块的情况下，此地址生成模式具体为：在第一地址生成部40中，从存储区域A、B的左上向下每生成八个后，就从左侧移动到右侧继续进行地址的生成；在第二地址生成部50中，从存储区域A、B的左上向右每生成八个后，就从上侧移动到右侧继续进行地址的生成。
在决定了地址生成模式的情况下，控制部80判断在第一一维正交变换处理部10的正交变换处理是否为最初的处理(S14)。若是最初的(S14的是)，则使第一地址生成部40生成第一地址(S15)。据此，第一一维正交变换处理部10所生成的Y0成分(参照图7(a))被存储到转置处理用双端口存储器20的存储区域A(参照图7(b))。
若不是最初的(S14的否)，则控制部80判断在第二一维正交变换处理部30的正交变换处理是否为最后的处理(S16)。若不是最后的(S16的否)，则使第一地址生成部40生成第一地址，使第二地址生成部50生成第二地址(S17)。据此，例如，第一一维正交变换处理部10所生成的Y1成分(参照图7(a))被存储到转置处理用双端口存储器20的存储区域B(参照图7(b))，与此同时，转置处理用双端口存储器20的存储区域A中所存储的Y0成分被读出(参照图7(c))，并由第二一维正交变换处理部30对此Y0成分进行正交变换处理(参照图7(d))。即进行流水线处理。并且，在此以图示出的是：第一一维正交变换处理部10所进行的处理和处理后的数据被写入到转置处理用双端口存储器20的处理，在时间上没有晚于从转置处理用双端口存储器20的数据读出和第二一维正交变换处理部30所进行的处理。
像这样的步骤S17将会被继续进行到第二一维正交变换处理部30中的正交变换处理的最后。
在成为第二一维正交变换处理部30中的正交变换处理的最后的情况下(S16的是)，则控制部80使第二地址生成部50生成第二地址(S18)。据此，转置处理用双端口存储器20的存储区域B中所存储的Cr成分被读出(参照图7(c))，并由第二一维正交变换处理部30对此Cr成分进行正交变换处理(参照图7(d))。
并且，在第二一维正交变换处理部30中的正交变换处理的最后处理结束时，则结束一连串的图像编码处理。
根据所涉及的构成，可以在不等待所有的小块图像数据所进行的垂直方向上的一维正交变换处理结束的情况下，就可以从在所述第一一维正交变换处理部10的垂直方向上的一维正交变换处理结束后的小块中的图像数据(Y0、Y1、Y2、Y3、Cb、Cr成分)开始依次进行在所述第二一维正交变换处理部30的水平方向上的一维正交变换处理，从而可以缩短正交变换处理所需要的处理时间。
并且，控制部80根据第一一维正交变换处理部10和第二一维正交变换处理部30的处理状况，对第一地址生成部40和第二地址生成部50这两个装置传达地址生成的时机。并且，由于从转置处理用双端口存储器20的读出和写入是同时发生，因此，在第一一维正交变换处理部10因某些原因而对块的图像数据的垂直方向上的一维正交变换处理中断的情况下，则会出现不能向转置处理用双端口存储器20的写入或不能进行第二一维正交变换处理部30的水平方向上的一维正交变换处理的情况。在这样的情况下，由控制部80来识别第一一维正交变换处理部10的处理状况，并且第一地址生成部40和第二地址生成部50是受到控制的，因此，可以使向转置处理用双端口存储器20的读出处理不越过写入处理。
因此，可以防止第一一维正交变换处理部10和第二一维正交变换处理部30之间的不匹配。
并且，在所述第二地址生成部50实现了控制越过这一功能的情况下，由于第二一维正交变换处理部30有必要停止，因此具有停止所有电路的功能。
并且，在构成被输入的图像数据的像素数据的个数即块的大小在随图像编码标准而增减的情况下，由于可以通过使第一地址生成部40和地址生成装置25的地址生成数增减而进行处理，因此可以对各种大小的块进行图像编码处理。
并且，在MPEG1、2、4中构成图像数据的像素数据的个数为8×8的64个，在H.264/AVC中存在8×8的64个和4×4的16个这两个种类。并且，在其它的标准中像素数据的个数还存在8×4的32个或4×8的32个。
在8×4的32个的情况下，例如在利用系数表保持部60中所存储的系数表63使第一一维正交变换处理部10以及第二一维正交变换处理部30进行正交变换处理的同时，与此相对，使第一地址生成部40以及第二地址生成部50生成地址。
具体而言，生成地址的模式是：在第一地址生成部40，从存储区域A、B的左上向下每生成八个后，就从左侧移动到右侧继续进行地址的生成，像这样向右侧移动四个之后(参照图8(a))，再从存储区域A、B的旁边的左上向下每生成八个后，就从左侧移动到右侧继续进行地址的生成，像这样向右侧移动四个(参照图8(b))，在第二地址生成部50，从存储区域A、B的左上向右每生成四个后，就从上侧向下侧移动继续进行地址的生成，之后，再从存储区域A、B的旁边的左上向右每生成四个后，就从上侧向下侧移动继续进行地址的生成。
并且，在4×8的32个的情况下，例如在利用系数表保持部60中所存储的系数表62使第一一维正交变换处理部10以及第二一维正交变换处理部30进行正交变换处理的同时，与此相对，使第一地址生成部40以及第二地址生成部50生成地址。
具体而言，生成地址的模式是：在第一地址生成部40，从存储区域A、B的左上向下每生成四个后，就从左侧移动到右侧继续进行地址的生成，像这样向右侧移动八个之后(参照图9(a))，再从存储区域A、B的旁边的左上向下每生成四个后，就从左侧移动到右侧继续进行地址的生成，像这样向右侧移动八个(参照图9(b))，在第二地址生成部50，从存储区域A、B的左上向右每生成八个后，就从上侧向下侧移动继续进行地址的生成，之后，再从存储区域A、B的旁边的左上向右每生成八个后，就从上侧向下侧移动继续进行地址的生成。
并且，在4×4的16个的情况下，例如在利用系数表保持部60中所存储的系数表64使第一一维正交变换处理部10以及第二一维正交变换处理部30进行正交变换处理的同时，与此相对，使第一地址生成部40以及第二地址生成部50生成地址。
具体而言，生成地址的模式是：在第一地址生成部40，从存储区域A、B的左上向下每生成四个后，就从左侧移动到右侧继续进行地址的生成，像这样向右侧移动四个之后(参照图10(a))，再从存储区域A、B的旁边的左上向下每生成四个后，就从左侧移动到右侧继续进行地址的生成，像这样向右侧移动四个(参照图10(b))，在第二地址生成部50，从存储区域A、B的左上向右每生成四个后，就从上侧向下侧移动继续进行地址的生成，之后，再从存储区域A、B的旁边的左上向右每生成四个后，就从上侧向下侧移动继续进行地址的生成。
并且，在此虽然对4∶2∶0格式构成进行了说明，但也可以适用于4∶4∶4等其它的格式构成。
并且，在此虽然对运动图像进行了说明，但也可以适用于静止图像，并可以适用于静止图像编码标准的JPEG中的四个格式构成。
(实施例2)
图11是本发明的实施例2所涉及的图像编码装置的构成方框图。并且，在此图中省略了构成图像编码转置的减法器及熵编码部等，仅示出了二维正交变换部的构成。并且，对与实施例1中的图像编码装置1相对应的部分赋予相同的符号，并省略其说明。
如图11所示，图像编码装置2与图像编码装置1不同之处是：取代图像编码装置1的转置处理用双端口存储器20，而采用了转置处理用单端口存储器90，该转置处理用单端口存储器90是具有两个存储体的单端口存储器，且每个存储体可以将规定的大小中最大的块(8×8的块)的系数值作为一个块来存储。
在此情况下，控制部80可以以宏块的各个成分为单位对存储体进行切换，即以规定的大小的块为单位对存储体进行切换。具体而言，可以控制转置处理用单端口存储器90，以使存储体之间互相切换，即在写入第一一维正交变换处理部10的数据的情况下，切换为存储体A的单端口存储器，在取出第二一维正交变换处理部30的数据的情况下，切换为存储体的单端口存储器。
据此，与转置处理用双端口存储器20的情况相同，可以进行流水线处理，可以在不等待所有的图像数据所进行的垂直方向上的一维正交变换处理结束的情况下，就可以从垂直方向上的一维正交变换处理结束后的宏块中的图像数据(Y0、Y1、Y2、Y3、Cb、Cr成分)开始依次进行水平方向上的一维正交变换处理，从而可以缩短正交变换处理所需要的处理时间。而且，通过缩短本图像编码装置的工作时间，从而可以实现低耗电量。并且，由于是按照指定的大小的块对含有以规定的格式构成的辉度成分以及色差成分的图像数据进行正交变换处理以及对地址生成进行管理的，因此，即使构成图像数据的像素数据的个数发生变化也可以进行处理，并可以适应多种编码标准。
并且，也可以交换第一一维正交变换处理部10和第二一维正交变换处理部30的处理顺序。即可以作为图像解码装置以及图像解码方法来实现。
本发明所涉及的图像编码装置以及方法可以在一个图像编码装置使用MPEG1、MPEG2、MPEG4、H.264/AVC、JPEG等各种图像编码标准，且通过缩短正交变换处理的时间，从而提高了处理性能，实现了低耗电量，因此可以适用于具备图像编码装置的记录器或移动电话等各种AV机器。

Claims (12)

1.一种图像编码装置，按照每个指定了大小的块，对含有以规定的格式构成的辉度成分以及色差成分的图像数据进行正交变换处理，其特征在于，包括：
系数表保持单元，按照每个规定的块大小来预先保持系数表；
第一正交变换处理单元，根据指定了大小的块所对应的系数表，以块为单位对所述辉度成分以及色差成分的图像数据进行垂直方向的一维正交变换处理；
数据转置处理用存储器，具有能够存储两个块的存储区域，且每个块的存储区域存储有关在所述第一正交变换处理单元进行了一维正交变换处理的最大的块的系数值；
第一地址生成单元，对所述数据转置处理用存储器生成地址，以使指定了大小的系数值被转置且被存储到所述存储区域的任一个中，且所述指定了大小的系数值是在所述第一正交变换处理单元被一维正交变换处理了的值；
第二地址生成单元，对所述数据转置处理用存储器生成地址，以使所述数据转置处理用存储器的任一个存储区域中所存储的指定了大小的系数值被读出；
第二正交变换处理单元，根据指定了大小的块所对应的系数表，对从所述数据转置处理用存储器被读出的指定了大小的系数值，进行水平方向的一维正交变换处理；以及
控制单元，在对所述第一以及第二正交变换处理单元进行控制的同时还对第一以及第二地址生成单元进行控制，以使所述第一以及第二正交变换处理单元以指定了大小的块为单位并行进行一维正交变换处理，且使第一以及第二地址生成单元将与指定了大小的块所对应的地址并行提供到所述数据转置处理用存储器。
2.如权利要求1所述的图像编码装置，其特征在于，
所述数据转置处理用存储器具有两个端口，通过这两个端口可以使从所述第一正交变换处理单元的数据的写入和向所述第二正交变换处理单元的数据的读出并行进行；
所述控制单元根据所述第一以及第二正交变换处理单元的处理状态，控制第一以及第二地址生成单元对地址的提供与否。
3.如权利要求2所述的图像编码装置，其特征在于，
所述控制单元进行控制，以使所述第二地址生成单元所生成的地址与所述第一地址生成单元所生成的地址相同或不越过所述第一地址生成单元所生成的地址。
4.如权利要求3所述的图像编码装置，其特征在于，
所述控制单元进行控制，以使在控制所述第二地址生成单元所生成的地址不越过所述第一地址生成单元所生成的地址之时，使所述第二地址生成单元以及所述第二正交变换处理单元的工作停止。
5.如权利要求1所述的图像编码装置，其特征在于，
以规定的格式构成的辉度成分以及色差成分在运动图像编码标准即MPEG中为六个，在静止图像编码标准即JPEG中为四个。
6.如权利要求1所述的图像编码装置，其特征在于，
所述指定了大小的像素数在运动图像编码标准为MPEG1或MPEG2中为构成8像素×8像素的块的64个像素。
7.如权利要求1所述的图像编码装置，其特征在于，
所述指定了大小的像素数在运动图像编码标准为MPEG4AVC中为构成4像素×4像素的块的16个像素。
8.如权利要求2所述的图像编码装置，其特征在于，
所述数据转置处理用存储器是具有两个存储体的单端口存储器，且每个存储体可以将有关所述规定的大小中最大的块的系数值作为一个块来存储；
所述控制单元控制所述单端口存储器对存储体的切换。
9.如权利要求8所述的图像编码装置，其特征在于，
控制单元以所述指定了大小的块为单位，对所述单端口存储器进行存储体的切换。
10.如权利要求1所述的图像编码装置，其特征在于，
在所述系数表保持单元所保持的各个规定的大小的系数表中，分别预先存储有各个方式所对应的系数；
所述第一以及第二一维正交变换处理部使用符合规定的方式的系数。
11.一种图像编码方法，按照指定了大小的块，对含有以规定的格式构成的辉度成分以及色差成分的图像数据进行正交变换处理，其特征在于，包括：
系数表保持步骤，按照规定的块大小预先将系数表保持在系数表保持单元；
第一正交变换处理步骤，根据指定了大小的块所对应的系数表，以块为单位对含有所述辉度成分以及色差成分的图像数据进行垂直方向的一维正交变换处理；
第一地址生成步骤，对所述数据转置处理用存储器生成地址，以使指定了大小的系数值被转置且被存储到数据转置处理用存储器的存储区域的任一个中，所述指定了大小的系数值是在所述第一正交变换处理步骤进行了一维正交变换处理的系数值，所述数据转置处理用存储器具有能够存储两个块的所述存储区域，且每个块的所述存储区域存储有关在所述第一正交变换处理步骤进行了一维正交变换处理的最大的块的系数值；
第二地址生成步骤，对所述数据转置处理用存储器生成地址，以使所述数据转置处理用存储器的任一个存储区域中所存储的指定了大小的系数值被读出；
第二正交变换处理步骤，根据指定了大小的块所对应的系数表，对从所述数据转置处理用存储器读出的指定了大小的系数值，进行水平方向的一维正交变换处理；以及
控制步骤，在对所述第一以及第二正交变换处理步骤进行控制的同时还对第一以及第二地址生成步骤进行控制，以使在所述第一以及第二正交变换处理步骤以指定了大小的块为单位并行进行一维正交变换处理，且使在第一以及第二地址生成步骤将与指定了大小的块所对应的地址并行提供到所述数据转置处理用存储器。
12.一种程序，用于使计算机执行权利要求11所述的图像编码方法中所包括的步骤。
CNA2006800259240A 2005-07-15 2006-06-19 图像编码装置以及图像编码方法 Pending CN101223789A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP207605/2005 2005-07-15
JP2005207605 2005-07-15

Publications (1)

Publication Number Publication Date
CN101223789A true CN101223789A (zh) 2008-07-16

Family

ID=37668579

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800259240A Pending CN101223789A (zh) 2005-07-15 2006-06-19 图像编码装置以及图像编码方法

Country Status (7)

Country Link
US (1) US20090034623A1 (zh)
EP (1) EP1906672A1 (zh)
JP (1) JPWO2007010694A1 (zh)
KR (1) KR20080034094A (zh)
CN (1) CN101223789A (zh)
TW (1) TW200719691A (zh)
WO (1) WO2007010694A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101729714B (zh) * 2008-10-23 2013-11-13 富士施乐株式会社 编码装置、解码装置、图像形成装置和方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5284771B2 (ja) * 2008-12-24 2013-09-11 株式会社情報システム総合研究所 画像圧縮装置、および画像圧縮方法
JP6319545B2 (ja) 2013-03-15 2018-05-09 パナソニックＩｐマネジメント株式会社 画像符号化装置、撮影システム、撮影記録システム、画質符号化方法、及び画像符号化制御プログラム
US10356440B2 (en) 2014-10-01 2019-07-16 Qualcomm Incorporated Scalable transform hardware architecture with improved transpose buffer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631750A (en) * 1980-04-11 1986-12-23 Ampex Corporation Method and system for spacially transforming images
JP2910124B2 (ja) * 1990-02-14 1999-06-23 松下電器産業株式会社 Ｄｃｔ処理装置
TW219420B (zh) * 1992-04-13 1994-01-21 Philips Electronics Nv
US6137835A (en) * 1993-11-16 2000-10-24 Canon Kabushiki Kaisha Picture coding apparatus using orthogonal transforms
JP2851804B2 (ja) * 1993-12-27 1999-01-27 松下電器産業株式会社 ２次元直交変換装置
US5583803A (en) * 1993-12-27 1996-12-10 Matsushita Electric Industrial Co., Ltd. Two-dimensional orthogonal transform processor
JPH08305819A (ja) * 1995-04-28 1996-11-22 Hitachi Ltd ２次元直交変換演算装置
US6185595B1 (en) * 1995-06-01 2001-02-06 Hitachi, Ltd. Discrete cosine transformation operation circuit
JP3731191B2 (ja) * 1996-06-19 2006-01-05 沖電気工業株式会社 マトリクス形式データの転置処理方法
JPH1074141A (ja) * 1996-08-30 1998-03-17 Matsushita Electric Ind Co Ltd 信号処理装置
US6414996B1 (en) * 1998-12-08 2002-07-02 Stmicroelectronics, Inc. System, method and apparatus for an instruction driven digital video processor
JP2002109885A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体記憶装置
US6876704B2 (en) * 2001-05-16 2005-04-05 Qualcomm, Incorporated Apparatus and method for encoding and computing a discrete cosine transform using a butterfly processor
JP4336789B2 (ja) * 2002-01-10 2009-09-30 日本電気株式会社 ２次元直交変換と量子化方法及びその装置並びにプログラム
JP4214771B2 (ja) * 2002-12-12 2009-01-28 ソニー株式会社 画像処理装置およびその方法と符号化装置
US7254272B2 (en) * 2003-08-21 2007-08-07 International Business Machines Corporation Browsing JPEG images using MPEG hardware chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101729714B (zh) * 2008-10-23 2013-11-13 富士施乐株式会社 编码装置、解码装置、图像形成装置和方法

Also Published As

Publication number Publication date
KR20080034094A (ko) 2008-04-18
US20090034623A1 (en) 2009-02-05
TW200719691A (en) 2007-05-16
EP1906672A1 (en) 2008-04-02
WO2007010694A1 (ja) 2007-01-25
JPWO2007010694A1 (ja) 2009-01-29

Similar Documents

Publication Publication Date Title
CN103188495B (zh) 译码视频数据的方法
CN101248430B (zh) 视频处理的转置缓冲
US20110097005A1 (en) Image encoding method, image decoding method, image encoding apparatus, image decoding apparatus, image encoding program, and image decoding program
US20140086309A1 (en) Method and device for encoding and decoding an image
TW200811752A (en) Method and apparatus for operating and processing video stream
US7102551B2 (en) Variable length decoding device
WO2007129508A1 (ja) 動画像処理方法、動画像処理方法のプログラム、動画像処理方法のプログラムを記録した記録媒体及び動画像処理装置
US8249182B2 (en) Decoding circuit, decoding method, encoding circuit, and encoding method
CN101223789A (zh) 图像编码装置以及图像编码方法
US7929777B2 (en) Variable length decoding device, variable length decoding method and image capturing system
CN1964495A (zh) 对实时数码视频影流进行缓存控制的方法和装置
CN100442853C (zh) 游程解码、反扫描、反量化和反变换的方法及装置
US7764845B2 (en) Signal processing method and device and video system
JP4891335B2 (ja) ハードウェア多標準対応ビデオデコーダ装置
US7542612B2 (en) Signal processing method and signal processing device
JP2007180723A (ja) 画像処理装置及び画像処理方法
JP2007259323A (ja) 画像復号化装置
CN100466743C (zh) 一种基于共享存储可编程的熵解码和反量化的方法
US20020054709A1 (en) Image decoding device and image decoding method
CN1319276C (zh) 一种减小在线图像压缩数据缓冲区大小的缓冲区读写方法
EP2252064A1 (en) Image decoding device, image decoding method, integrated circuit, and reception device
US20110291866A1 (en) Variable-length decoding device
JP4559785B2 (ja) 信号処理方法および信号処理装置
CN101562744A (zh) 二维反变换装置
CN100397419C (zh) 用于图像信号并行操作的单指令多数据流型并行操作设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080716