JPWO2005073740A1

JPWO2005073740A1 - 試験装置及び試験方法

Info

Publication number: JPWO2005073740A1
Application number: JP2005517453A
Authority: JP
Inventors: 弘哲西峯; 新島　啓克; 啓克新島; 武雄三浦
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2004-01-29
Filing date: 2005-01-26
Publication date: 2007-09-13
Anticipated expiration: 2025-01-26
Also published as: US20070022346A1; WO2005073740A1; US7409615B2; DE112005000268T5; JP4473821B2

Abstract

本発明の試験装置は、被試験デバイス１５を試験する試験装置であって、被試験デバイス１５に試験信号を印加するドライバ１２２と、印加された試験信号に対応して被試験デバイス１５が出力した結果信号を、予め定められた基準電圧と比較するコンパレータ１２８と、被試験デバイス１５に対して読込動作を行う場合に、試験信号の電圧を予め定められた電圧値に設定することにより、結果信号の伝送路をドライバ１２２に終端させる設定電圧出力部１１０とを備える。

Description

本発明は、試験装置及び試験方法に関する。特に本発明は、被試験デバイスに対する読込動作と書込動作とを切り替えて試験を行う試験装置及び試験方法に関する。
文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願２００４−０２１８５１出願日平成１６年１月２９日

従来、半導体デバイスを試験する場合に、半導体デバイスの出力信号を測定することにより、半導体デバイスの良否を判定している。例えば、半導体デバイスの出力信号を所定のパターンと比較することにより、半導体デバイスの良否を判定している。このような試験装置において、半導体デバイスに書き込む試験信号の伝送路と、半導体デバイスから読み込む出力信号の伝送路とは、互いに一部を共有している。そのため、半導体デバイスから出力信号を読み込む場合には、半導体デバイスに対する試験信号の書き込みを行うドライバへの試験信号の供給を停止する必要がある。従来、このような試験装置においては、ドライバに試験信号を供給するか否かを、リレーを用いることにより切り替えている。

現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。

しかしながら、ドライバに試験信号を供給するか否かをリレーを用いて切り替える場合、リレーを構成する部品の精度のばらつきによって切り替えに要する時間がばらつくことにより、半導体デバイスに試験信号を書き込むタイミングを高い精度で制御することが困難であった。また、リレーにおけるスイッチングノイズにより、精度の高い試験を行うことが困難であった。

そこで本発明は、上記の課題を解決することができる試験装置及び試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の形態によれば、被試験デバイスを試験する試験装置であって、被試験デバイスに試験信号を印加するドライバと、印加された試験信号に対応して被試験デバイスが出力した結果信号を、予め定められた基準電圧と比較するコンパレータと、被試験デバイスに対して読込動作を行う場合に、試験信号の電圧を予め定められた電圧値に設定することにより、結果信号の伝送路をドライバに終端させる設定電圧出力部とを備える。
試験信号はデジタル信号であり、当該試験装置は、設定電圧出力部における予め定められた設定電圧を、Ｈ論理又はＬ論理に切り替え可能に設定する電圧設定部を更に備えてもよい。

当該試験装置は、ドライバに試験信号を供給するか否かを切り替える第１リレーと、結果信号の伝送路を終端する終端回路と、結果信号の伝送路を終端回路に終端させるか否かを切り替える第２リレーと、被試験デバイスに対して読込動作を行う場合に、設定電圧出力部が結果信号の伝送路をドライバに終端させるのに代えて、第１リレーがドライバへの試験信号の供給を停止すると共に第２リレーが結果信号の伝送路を終端回路に終端させるか否かを、切り替え可能に制御するリレー制御部とを更に備えてもよい。

試験信号はデジタル信号であり、当該試験装置は、被試験デバイスに対して書込動作を行う場合にはＨ論理を、読込動作を行う場合にはＬ論理を示す動作制御信号を生成する動作制御部を更に備え、設定電圧出力部は、試験信号と動作制御信号との論理積演算を行い、当該演算の結果をドライバに出力することにより、被試験デバイスに対して読込動作を行う場合に、試験信号の電圧値をＬ論理に設定して結果信号の伝送路をドライバに終端させる論理積回路を有してもよい。

当該試験装置は、被試験デバイスに対して書込動作を行う場合にはＨ論理を、読込動作を行う場合にはＬ論理を示す動作制御信号を生成する動作制御部を更に備え、電圧設定部は、設定電圧出力部における予め定められた設定電圧を示す電圧設定制御信号を生成する電圧設定制御部と、動作制御信号の反転値と電圧設定制御信号の反転値との論理積演算を行い、当該演算の結果の反転値を出力する第１論理積回路と、動作制御信号の反転値と電圧設定制御信号との論理積演算を行う第２論理積回路とを有し、設定電圧出力部は、試験信号と第１論理積回路が出力する演算結果の反転値との論理積演算を行う第３論理積回路と、第３論理積回路の演算結果と第２論理積回路の演算結果との論理和演算を行い、当該演算の結果をドライバに出力することにより、被試験デバイスに対して読込動作を行う場合に、試験信号の電圧値を電圧設定制御信号が示す値に設定し、結果信号の伝送路をドライバに終端させる論理和回路とを有してもよい。

試験信号はデジタル信号であり、当該試験装置は、被試験デバイスに対して書込動作を行う場合にはＨ論理を、読込動作を行う場合にはＬ論理を示す動作制御信号を生成する動作制御部を更に備え、リレー制御部は、被試験デバイスに対する読込動作において、設定電圧出力部が結果信号の伝送路をドライバに終端させる場合にはＨ論理を、第１リレーがドライバへの試験信号の供給を停止すると共に、第２リレーが結果信号の伝送路を終端回路に終端させる場合にはＬ論理を示すリレー制御信号を生成するリレー制御信号生成部と、動作制御信号の反転値とリレー制御信号との論理積演算を行い、当該演算の結果の反転値を出力する第１論理積回路と、動作制御信号の反転値とリレー制御信号の反転値との論理積演算を行い、当該演算の結果の反転値を第１リレーの動作信号として出力すると共に当該演算の結果を第２リレーの動作信号として出力することにより、被試験デバイスに対して読込動作を行い、且つリレー制御信号がＬ論理を示す場合に、ドライバへの試験信号の供給を停止し、結果信号の伝送路を終端回路に終端させる第２論理積回路とを有し、設定電圧出力部は、試験信号と第１論理積回路が出力した演算結果の反転値との論理積演算を行い、当該演算の結果を第１リレーを経由してドライバに出力することにより、被試験デバイスに対して読込動作を行い、且つリレー制御信号がＨ論理を示す場合に、結果信号の伝送路をドライバに終端させる第３論理積回路を有してもよい。

また、本発明の第２の形態によれば、被試験デバイスに試験信号を印加するドライバと、印加された試験信号に対応して被試験デバイスが出力した結果信号を、予め定められた基準電圧と比較するコンパレータとを備える試験装置において、被試験デバイスを試験する試験方法であって、被試験デバイスに対して読込動作を行う場合に、試験信号の電圧を予め定められた電圧値に設定することにより、結果信号の伝送路をドライバに終端させる設定電圧出力段階を備える。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明となりうる。

本発明によれば、被試験デバイスに対して試験信号を書き込むタイミングを高い精度で制御することができる。

本発明の第１の実施形態に係る試験装置１０の構成の一例を示すブロック図である。本発明の第１の実施形態に係る試験装置１０における動作の一例を示すフローチャートである。本発明の第１の実施形態に係る試験信号、動作制御信号、リレー制御信号、及び終端回路制御信号の波形の一例を示す図である。本発明の第２の実施形態に係る試験装置３０の構成の一例を示すブロック図である。本発明の第２の実施形態に係る試験信号、動作制御信号、リレー制御信号、電圧設定制御信号、及び終端回路制御信号の波形の一例を示す図である。本発明の第３の実施形態に係る試験装置５０の構成の一例を示すブロック図である。

符号の説明

１０・・・試験装置、１５・・・ＤＵＴ、３０・・・試験装置、５０・・・試験装置、５５・・・ＤＵＴ、１００・・・パターン発生部、１０２・・・タイミング発生部、１０４・・・波形整形部、１１０・・・設定電圧出力部、１１２・・・第３論理積回路、１２０・・・第１リレー、１２２・・・ドライバ、１２４・・・第２リレー、１２６・・・終端回路、１２８・・・コンパレータ、１３０・・・論理比較部、１３２・・・フェイルメモリ、１３４・・・動作制御部、１５０・・・リレー制御部、１５２・・・リレー制御信号生成部、１５４・・・第１論理積回路、１５６・・・第２論理積回路、１６０・・・終端回路制御部、１６２・・・終端回路制御信号生成部、１６４・・・第４論理積回路、３１２・・・第３論理積回路、３１４・・・論理和回路、３３４・・・動作制御部、３４０・・・電圧設定部、３４２・・・電圧設定制御部、３４４・・・第１論理積回路、３４６・・・第２論理積回路、３５２・・・リレー制御信号生成部、３５４・・・第４論理積回路、３６２・・・終端回路制御信号生成部、３６４・・・第５論理積回路、５００・・・パターン発生部、５０２・・・タイミング発生部、５０４・・・波形整形部、５１０・・・第１リレー制御部、５１２・・・第１論理和回路、５１４・・・第２論理和回路、５１６・・・第１ラッチ回路、５２０・・・第２リレー制御部、５２２・・・否定回路、５２４・・・第２ラッチ回路、５３０・・・ドライバ、５３２・・・第１リレー、５３４・・・第２リレー、５３６・・・抵抗、５４０・・・コンパレータ、５４２・・・論理比較部、５４４・・・フェイルメモリ

以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の第１の実施形態に係る試験装置１０の構成の一例を示すブロック図である。試験装置１０は、ＤＵＴ（ＤｅｖｉｃｅＵｎｄｅｒＴｅｓｔ：被試験デバイス）１５に試験信号を印加することにより、ＤＵＴ１５を試験する。試験装置１０は、パターン発生部１００、タイミング発生部１０２、波形整形部１０４、設定電圧出力部１１０、第１リレー１２０、ドライバ１２２、第２リレー１２４、終端回路１２６、コンパレータ１２８、論理比較部１３０、フェイルメモリ１３２、動作制御部１３４、リレー制御部１５０、及び終端回路制御部１６０を備える。

試験装置１０は、ドライバ１２２を用いて試験信号をＤＵＴ１５に印加する。そして、試験装置１０は、印加された試験信号に対応してＤＵＴ１５が出力した結果信号をコンパレータ１２８を用いて基準電圧と比較し、比較結果と期待値とを照合することにより、ＤＵＴ１５の良否を判定する。ここで、ドライバ１２２からＤＵＴ１５に至る試験信号の伝送路と、ＤＵＴ１５からコンパレータ１２８に至る結果信号の伝送路とは、互いに一部を共有している。そのため、コンパレータ１２８がＤＵＴ１５から結果信号を読み込む場合には、ドライバ１２２への試験信号の供給を停止する必要がある。また、コンパレータ１２８で結果信号を読み込むために、結果信号の伝送路を終端する必要がある。

本実施形態に係る試験装置１０は、ＤＵＴ１５に対して試験信号を書き込む場合と、ＤＵＴ１５から結果信号を読み込む場合とで、ドライバ１２２への試験信号の供給及び結果信号の伝送路の終端を、リレーを用いることなく制御するか、リレーを用いて制御するかを、切り替え可能に設定することを目的とする。

パターン発生部１００は、デジタル信号である試験信号を発生し、波形整形部１０４に出力する。また、パターン発生部１００は、期待値を発生して論理比較部１３０に出力する。タイミング発生部１０２は、試験信号をＤＵＴ１５に書き込むタイミングを示すタイミング信号を発生し、波形整形部１０４及び論理比較部１３０に出力する。波形整形部１０４は、パターン発生部１００から受け取った試験信号を、タイミング発生部１０２から受け取ったタイミング信号が示すタイミングで、設定電圧出力部１１０に出力する。

設定電圧出力部１１０は、波形整形部１０４から受け取った試験信号を、第１リレー１２０を経由してドライバ１２２に出力する。また、設定電圧出力部１１０は、ドライバ１２２への試験信号の供給及び結果信号の伝送路の終端をリレーを用いることなく制御する場合のＤＵＴ１５に対する読込動作において、ドライバ１２２に出力する試験信号の電圧を予め定められた電圧値に設定することにより、結果信号の伝送路をドライバ１２２に終端させる。この場合、試験装置１０は、結果信号の伝送路を試験信号の電圧レベルにより終端することのできるＤＵＴ１５を試験する。第１リレー１２０は、設定電圧出力部１１０がドライバ１２２に試験信号を供給するか否かを切り替える。ドライバ１２２は、第１リレーを経由して設定電圧出力部１１０から受け取った試験信号を、例えば５０Ωである抵抗を介してＤＵＴ１５に印加する。

第２リレー１２４は、結果信号の伝送路を終端回路１２６に終端させるか否かを切り替える。終端回路１２６は、ドライバ１２２への試験信号の供給及び結果信号の伝送路の終端をリレーを用いて制御する場合に、結果信号の伝送路を、終端電圧ＶＴを用いて終端する。コンパレータ１２８は、ＤＵＴ１５が出力した結果信号を予め定められた基準電圧と比較し、比較結果を論理比較部１３０に出力する。論理比較部１３０は、コンパレータ１２８から受け取った比較結果に基づいてＤＵＴ１５の良否を判定する。具体的には、論理比較部１３０は、タイミング発生部１０２から受け取ったタイミング信号に基づくタイミングで、コンパレータ１２８から受け取った比較結果をパターン発生部１００から受け取った期待値と照合する。そして、論理比較部１３０は、比較結果が期待値に一致しているか否かにより、ＤＵＴ１５の良否を判定する。そして、論理比較部１３０は、ＤＵＴ１５の良否を判定した結果をフェイルメモリ１３２に格納する。

動作制御部１３４は、試験装置１０がＤＵＴ１５に対して書込動作を行う場合にはＨ論理を、読込動作を行う場合にはＬ論理を示す動作制御信号を生成し、リレー制御部１５０に出力する。

リレー制御部１５０は、ドライバ１２２への試験信号の供給及び結果信号の伝送路の終端を、リレーを用いることなく制御するか否かを切り替え可能に制御する。具体的には、リレー制御部１５０は、試験装置１０がＤＵＴ１５に対して書込動作と読込動作との何れを行うかを、動作制御部１３４から受け取った動作制御信号に基づいて判定する。そして、リレー制御部１５０は、試験装置１０がＤＵＴ１５に対して読込動作を行う場合に、設定電圧出力部１１０が結果信号の伝送路をドライバ１２２に終端させるのに代えて、第１リレー１２０がドライバ１２２への試験信号の供給を停止すると共に第２リレー１２４が結果信号の伝送路を終端回路１２６に終端させるか否かを、切り替え可能に制御する。

終端回路制御部１６０は、結果信号の伝送路の終端をリレーを用いて制御する場合のＤＵＴ１５に対する読込動作において、第２リレー１２４を短絡することにより終端回路１２６に結果信号の伝送路を終端させるか、第２リレー１２４を開放することにより第２リレー１２４のＤＵＴ１５の側の一端をハイインピーダンスとするかを、切り替え可能に制御する。

本実施形態に係る試験装置１０によれば、ＤＵＴ１５に対する試験信号の書込動作と、ＤＵＴ１５からの結果信号の読込動作とを、リレーを使用することなく切り替えることができる。これにより、ＤＵＴ１５に対して試験信号を書き込むタイミングを精度よく制御でき、また、リレーに由来するノイズの影響を受けることなく、ＤＵＴ１５を精度よく試験することができる。
また、本実施形態に係る試験装置１０によれば、ＤＵＴ１５に対する試験信号の書込動作と、ＤＵＴ１５からの結果信号の読込動作とを切り替える場合に、リレーを用いるか否かを制御できる。これにより、利用者の要望に応じて試験方法を適切に切り替えることができる。

図２は、本発明の第１の実施形態に係る試験装置１０における動作の一例を示すフローチャートである。本図に示す動作において、試験装置１０は、ドライバ１２２への試験信号の供給、及び結果信号の伝送路の終端を、リレーを用いることなく制御する。

まず、パターン発生部１００は、試験信号を発生し、波形整形部１０４に出力する（Ｓ１０００）。続いて、タイミング発生部１０２は、試験信号をＤＵＴ１５に書き込むタイミングを示すタイミング信号を発生し、波形整形部１０４に出力する（Ｓ１０１０）。続いて、波形整形部１０４は、パターン発生部１００から受け取った試験信号を、タイミング発生部１０２から受け取ったタイミング信号が示すタイミングで、設定電圧出力部１１０に出力する（Ｓ１０２０）。続いて、動作制御部１３４は、試験装置１０がＤＵＴ１５に対して書込動作を行う場合にはＨ論理を、読込動作を行う場合にはＬ論理を示す動作制御信号を生成し、リレー制御部１５０を介して設定電圧出力部１１０に出力する（Ｓ１０３０）。

試験装置１０がＤＵＴ１５に対して書込動作を行う場合（Ｓ１０４０：Ｎｏ）、設定電圧出力部１１０は、波形整形部１０４から受け取った試験信号をドライバ１２２に出力する。（Ｓ１０５０）。そして、ドライバ１２２は、設定電圧出力部１１０から受け取った試験信号をＤＵＴ１５に印加する（Ｓ１０６０）。
一方、試験装置１０がＤＵＴ１５に対して読込動作を行う場合（Ｓ１０４０：Ｙｅｓ）、設定電圧出力部１１０は、試験信号の電圧を予め定められた電圧値に設定して、ドライバ１２２に出力する（Ｓ１０７０）。そして、ドライバ１２２は、電圧が予め定められた電圧値に設定された試験信号を出力することにより、結果信号の伝送路を終端する（Ｓ１０８０）。続いて、コンパレータ１２８は、ＤＵＴ１５が出力した結果信号を予め定められた基準電圧と比較し、比較結果を論理比較部１３０に出力する（Ｓ１０９０）。続いて、論理比較部１３０は、コンパレータ１２８から受け取った比較結果に基づいてＤＵＴ１５の良否を判定する（Ｓ１１００）。

以上に示したように、本実施形態に係る試験装置１０によれば、リレーを使用することなく結果信号の伝送路を終端することができる。これにより、リレーに由来するノイズの影響を受けることなく、ＤＵＴ１５を精度よく試験することができる。

図３は、本発明の第１の実施形態に係る試験信号、動作制御信号、リレー制御信号、及び終端回路制御信号の波形の一例を示す。まず、図１に示したリレー制御部１５０、設定電圧出力部１１０、及び終端回路制御部１６０における回路の詳細について述べる。

リレー制御部１５０は、リレー制御信号生成部１５２、第１論理積回路１５４、及び第２論理積回路１５６を有する。リレー制御信号生成部１５２は、ＤＵＴ１５に対する読込動作において、ドライバ１２２への試験信号の供給及び結果信号の伝送路の終端をリレーを用いることなく制御する場合にはＨ論理を、リレーを用いて制御する場合にはＬ論理を示すリレー制御信号を生成する。具体的には、リレー制御信号生成部１５２は、ＤＵＴ１５に対する読込動作において、設定電圧出力部１１０が結果信号の伝送路をドライバ１２２に終端させる場合にはＨ論理を、第１リレー１２０がドライバ１２２への試験信号の供給を停止すると共に、第２リレー１２４が結果信号の伝送路を終端回路１２６に終端させる場合にはＬ論理を示すリレー制御信号を生成する。そして、リレー制御信号生成部１５２は、生成したリレー制御信号を、第１論理積回路１５４及び第２論理積回路１５６に出力する。

第１論理積回路１５４は、動作制御部１３４が生成した動作制御信号の反転値と、リレー制御信号生成部１５２が生成したリレー制御信号との論理積演算を行い、演算の結果の反転値を設定電圧出力部１１０に出力する。第２論理積回路１５６は、動作制御部１３４が生成した動作制御信号の反転値とリレー制御信号生成部１５２が生成したリレー制御信号の反転値との論理積演算を行い、演算の結果の反転値を第１リレー１２０の動作信号として出力する。これにより、第２論理積回路１５６は、試験装置１０がＤＵＴ１５に対して読込動作を行い、且つリレー制御信号がＬ論理を示す場合に、第１リレー１２０を開放してドライバ１２２への試験信号の供給を停止する。また、第２論理積回路１５６は、演算の結果を終端回路制御部１６０に出力する。

設定電圧出力部１１０は、第３論理積回路１１２を有する。第３論理積回路１１２は、試験信号と第１論理積回路１５４が出力した演算結果の反転値との論理積演算を行い、演算の結果を第１リレー１２０を経由してドライバ１２２に出力する。これにより、第３論理積回路１１２は、試験装置１０がＤＵＴ１５に対して読込動作を行い、且つリレー制御信号がＨ論理を示す場合に、結果信号の伝送路をドライバ１２２に終端させる。

終端回路制御部１６０は、終端回路制御信号生成部１６２、及び第４論理積回路１６４を有する。終端回路制御信号生成部１６２は、結果信号の伝送路の終端をリレーを用いて制御する場合のＤＵＴ１５に対する読込動作において、第２リレー１２４を短絡することにより終端回路１２６に結果信号の伝送路を終端させる場合にはＨ論理を、第２リレー１２４を開放することにより第２リレー１２４におけるＤＵＴ１５の側の一端をハイインピーダンスとする場合にはＬ論理を示す終端回路制御信号を生成し、第４論理積回路１６４に出力する。第４論理積回路１６４は、第２論理積回路１５６が出力した演算結果と終端回路制御信号生成部１６２が生成した終端回路制御信号との論理積演算を行い、演算の結果を第２リレー１２４の動作信号として出力する。これにより、第４論理積回路１６４は、試験装置１０がＤＵＴ１５に対して読込動作を行い、且つリレー制御信号がＬ論理を示すと共に、終端回路制御信号がＨ論理を示す場合に、第２リレー１２４を短絡して、終端回路１２６に結果信号の伝送路を終端させる。

図３（ａ）は、リレー制御信号がＨ論理を示す場合における各信号の波形の一例を示す。まず、区間２００における、試験装置１０の動作について述べる。区間２００において、動作制御信号はＨ論理を示す。即ち、区間２００において、試験装置１０はＤＵＴ１５に対して書込動作を行う。第１論理積回路１５４は、動作制御信号の反転値であるＬ論理と、リレー制御信号が示すＨ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第３論理積回路１１２に出力する。第２論理積回路１５６は、動作制御信号の反転値であるＬ論理と、リレー制御信号の反転値であるＬ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第１リレー１２０の動作信号として出力することにより、第１リレー１２０を短絡する。また、第２論理積回路１５６は、演算の結果の反転値であるＨ論理を第４論理積回路１６４に出力する。第３論理積回路１１２は、試験信号と第１論理積回路１５４が出力した演算結果の反転値であるＨ論理との論理積演算を行い、演算の結果である試験信号を第１リレー１２０を経由してドライバ１２２に出力する。第４論理積回路１６４は、第２論理積回路１５６が出力した演算結果の反転値であるＨ論理の反転値と終端回路制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＬ論理を第２リレー１２４の動作信号として出力することにより、第２リレー１２４を開放する。
以上により、試験装置１０は、区間２００において、第１リレー１２０を短絡すると共に第２リレー１２４を開放することにより、ＤＵＴ１５に試験信号を印加する。

次に、区間２１０における、試験装置１０の動作について述べる。区間２１０において、動作制御信号はＬ論理を示す。即ち、区間２１０において、試験装置１０はＤＵＴ１５に対して読込動作を行う。第１論理積回路１５４は、動作制御信号の反転値であるＨ論理と、リレー制御信号が示すＨ論理との論理積演算を行い、演算の結果の反転値であるＬ論理を第３論理積回路１１２に出力する。第２論理積回路１５６は、動作制御信号の反転値であるＨ論理と、リレー制御信号の反転値であるＬ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第１リレー１２０の動作信号として出力することにより、第１リレー１２０を短絡する。また、第２論理積回路１５６は、演算の結果の反転値であるＨ論理を第４論理積回路１６４に出力する。第３論理積回路１１２は、試験信号と第１論理積回路１５４が出力した演算結果の反転値であるＬ論理との論理積演算を行い、演算の結果であるＬ論理を第１リレー１２０を経由してドライバ１２２に出力する。つまり、第３論理積回路１１２は、試験信号の示す値に関わらず、常にＬ論理をドライバ１２２に出力する。第４論理積回路１６４は、第２論理積回路１５６が出力した演算結果の反転値であるＨ論理の反転値と終端回路制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＬ論理を第２リレー１２４の動作信号として出力することにより、第２リレー１２４を開放する。
以上により、試験装置１０は、区間２１０において、ドライバ１２２に常にＬ論理を示す信号を出力し、更に、第１リレー１２０を短絡すると共に第２リレー１２４を開放することにより、ドライバ１２２を用いて結果信号の伝送路を終端する。

図３（ｂ）は、リレー制御信号がＬ論理を示す場合における各信号の波形の一例を示す。まず、区間２２０における、試験装置１０の動作について述べる。区間２２０において、動作制御信号はＨ論理を示す。即ち、区間２２０において、試験装置１０はＤＵＴ１５に対して書込動作を行う。第１論理積回路１５４は、動作制御信号の反転値であるＬ論理と、リレー制御信号が示すＬ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第３論理積回路１１２に出力する。第２論理積回路１５６は、動作制御信号の反転値であるＬ論理と、リレー制御信号の反転値であるＨ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第１リレー１２０の動作信号として出力することにより、第１リレー１２０を短絡する。また、第２論理積回路１５６は、演算の結果の反転値であるＨ論理を第４論理積回路１６４に出力する。第３論理積回路１１２は、試験信号と第１論理積回路１５４が出力した演算結果の反転値であるＨ論理との論理積演算を行い、演算の結果である試験信号を第１リレー１２０を経由してドライバ１２２に出力する。第４論理積回路１６４は、第２論理積回路１５６が出力した演算結果の反転値であるＨ論理の反転値と終端回路制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＬ論理を第２リレー１２４の動作信号として出力することにより、第２リレー１２４を開放する。
以上により、試験装置１０は、区間２２０において、第１リレー１２０を短絡すると共に第２リレー１２４を開放することにより、ＤＵＴ１５に試験信号を印加する。

次に、区間２３０における、試験装置１０の動作について述べる。区間２３０において、動作制御信号はＬ論理を示す。即ち、区間２３０において、試験装置１０はＤＵＴ１５に対して読込動作を行う。第１論理積回路１５４は、動作制御信号の反転値であるＨ論理と、リレー制御信号が示すＬ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第３論理積回路１１２に出力する。第２論理積回路１５６は、動作制御信号の反転値であるＨ論理と、リレー制御信号の反転値であるＨ論理との論理積演算を行い、演算の結果の反転値であるＬ論理を第１リレー１２０の動作信号として出力することにより、第１リレー１２０を開放する。これにより、第３論理積回路における演算の結果に関わらず、ドライバ１２２への試験信号の供給は停止される。また、第２論理積回路１５６は、演算の結果の反転値であるＬ論理を第４論理積回路１６４に出力する。第４論理積回路１６４は、第２論理積回路１５６が出力した演算結果の反転値であるＬ論理の反転値と終端回路制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＨ論理を第２リレー１２４の動作信号として出力することにより、第２リレー１２４を短絡する。これにより、終端回路１２６は、第２リレーを経由して結果信号の伝送路を終端する。
以上により、試験装置１０は、区間２３０において、第１リレー１２０を開放すると共に第２リレー１２４を短絡することにより、終端回路１２６を用いて結果信号の伝送路を終端する。

なお、本実施形態において示した構成は一例であり、当該構成に多様な変更を加えてもよい。例えば、試験装置１０は、終端回路制御部１６０を備えていなくともよい。この場合、第２論理積回路１５６は、動作制御部１３４が出力した動作制御信号の反転値とリレー制御信号生成部１５２が生成したリレー制御信号の反転値との論理積演算を行い、演算の結果の反転値を第１リレー１２０の動作信号として出力すると共に演算の結果を第２リレー１２４の動作信号として出力する。これにより、第２論理積回路１５６は、試験装置１０がＤＵＴ１５に対して読込動作を行い、且つリレー制御信号がＬ論理を示す場合に、ドライバ１２２への試験信号の供給を停止し、結果信号の伝送路を終端回路１２６に終端させる。

また、試験装置１０は、第１リレー１２０、第２リレー１２４、終端回路１２６、リレー制御部１５０、及び終端回路制御部１６０を備えていなくともよい。この場合、動作制御部１３４は、動作制御信号を生成して第３論理積回路１１２に出力する。そして、第３論理積回路１１２は、試験信号と動作制御部１３４から受け取った動作制御信号との論理積演算を行い、演算の結果をドライバ１２２に出力することにより、試験装置１０がＤＵＴ１５に対して読込動作を行う場合に、試験信号の電圧値をＬ論理に設定して結果信号の伝送路をドライバ１２２に終端させる。

本実施形態に係る試験装置１０によれば、ＤＵＴ１５に対する試験信号の書込動作とＤＵＴ１５からの結果信号の読込動作とを、動作制御信号に基づいて、リレーを使用することなく切り替えることができる。これにより、ＤＵＴ１５に対して試験信号を書き込むタイミングを精度よく制御でき、また、リレーに由来するノイズの影響を受けることなく、ＤＵＴ１５を精度よく試験することができる。
また、本実施形態に係る試験装置１０によれば、ＤＵＴ１５に対する試験信号の書込動作とＤＵＴ１５からの結果信号の読込動作とを切り替える場合にリレーを用いるか否かを、リレー制御信号に基づいて制御できる。これにより、ＤＵＴ１５の特性に応じた試験方法を適切に選択することができるので、効率よく試験を行うことができる。

図４は、本発明の第２の実施形態に係る試験装置３０の構成の一例を示すブロック図である。試験装置３０は、パターン発生部１００、タイミング発生部１０２、波形整形部１０４、設定電圧出力部１１０、第１リレー１２０、ドライバ１２２、第２リレー１２４、終端回路１２６、コンパレータ１２８、論理比較部１３０、フェイルメモリ１３２、動作制御部３３４、電圧設定部３４０、リレー制御部１５０、及び終端回路制御部１６０を備える。

第１の実施形態に係る試験装置１０では、ドライバ１２２を用いて結果信号の伝送路を終端させる場合に、ドライバ１２２に供給する試験信号の電圧をＬ論理に設定したが、第２の実施形態に係る試験装置３０では、ドライバ１２２を用いて結果信号の伝送路を終端させる場合に、ドライバ１２２に供給する試験信号の電圧をＨ論理及びＬ論理の何れに設定するかを切り替え可能に設定する。なお、図１において示した部材と同一の符号を付した部材は、図１における部材と同一の機能を有するので説明を省略する。

動作制御部３３４は、試験装置３０がＤＵＴ１５に対して書込動作を行う場合にはＨ論理を、読込動作を行う場合にはＬ論理を示す動作制御信号を生成し、電圧設定部３４０及びリレー制御部１５０に出力する。電圧設定部３４０は、試験装置３０がＤＵＴ１５に対して書込動作と読込動作との何れを行うかを、動作制御部３３４から受け取った動作制御信号に基づいて判定する。そして、電圧設定部３４０は、試験装置３０がＤＵＴ１５に対して読込動作を行う場合の、設定電圧出力部１１０における予め定められた設定電圧、即ち、結果信号の伝送路の終端に用いる電圧値を、Ｈ論理又はＬ論理に切り替え可能に設定する。

本実施形態に係る試験装置３０によれば、ＤＵＴ１５に対する試験信号の書込動作とＤＵＴ１５からの結果信号の読込動作とをリレーを使用することなく切り替える場合に、結果信号の伝送路を終端するドライバ１２２に供給する試験信号の電圧を、Ｈ論理及びＬ論理の何れか一方に切り替え可能に設定できる。これにより、ＤＵＴ１５の特性に応じた試験方法を適切に選択することができるので、効率よく試験を行うことができる。

図５は、本発明の第２の実施形態に係る試験信号、動作制御信号、リレー制御信号、電圧設定制御信号、及び終端回路制御信号の波形の一例を示す。まず、図４に示したリレー制御部１５０、電圧設定部３４０、設定電圧出力部１１０、及び終端回路制御部１６０における回路の詳細について述べる。リレー制御部１５０は、リレー制御信号生成部３５２、及び第４論理積回路３５４を有する。リレー制御信号生成部３５２は、ＤＵＴ１５に対する読込動作において、ドライバ１２２への試験信号の供給及び結果信号の伝送路の終端をリレーを用いることなく制御する場合にはＨ論理を、リレーを用いて制御する場合にはＬ論理を示すリレー制御信号を生成する。具体的には、リレー制御信号生成部３５２は、ＤＵＴ１５に対する読込動作において、設定電圧出力部１１０が結果信号の伝送路をドライバ１２２に終端させる場合にはＨ論理を、第１リレー１２０がドライバ１２２への試験信号の供給を停止すると共に、第２リレー１２４が結果信号の伝送路を終端回路１２６に終端させる場合にはＬ論理を示すリレー制御信号を生成する。そして、リレー制御信号生成部３５２は、生成したリレー制御信号を、第４論理積回路３５４及び電圧設定部３４０に出力する。

第４論理積回路３５４は、動作制御部３３４が生成した動作制御信号の反転値と、リレー制御信号生成部３５２が生成したリレー制御信号の反転値との論理積演算を行い、演算の結果の反転値を第１リレー１２０の動作信号として出力する。これにより、第４論理積回路３５４は、試験装置３０がＤＵＴ１５に対して読込動作を行い、且つリレー制御信号がＬ論理を示す場合に、第１リレー１２０を開放してドライバ１２２への試験信号の供給を停止する。また、第４論理積回路３５４は、演算の結果を終端回路制御部１６０に出力する。

電圧設定部３４０は、電圧設定制御部３４２、第１論理積回路３４４、及び第２論理積回路３４６を有する。電圧設定制御部３４２は、設定電圧出力部１１０における予め定められた電圧値を示す電圧設定制御信号を生成し、第１論理積回路３４４及び第２論理積回路３４６に出力する。第１論理積回路３４４は、動作制御部３３４が生成した動作制御信号の反転値と、電圧設定制御部３４２が生成した電圧設定制御信号の反転値と、リレー制御信号生成部３５２が生成したリレー制御信号との論理積演算を行い、演算の結果の反転値を設定電圧出力部１１０に出力する。第２論理積回路３４６は、動作制御部３３４が生成した動作制御信号の反転値と、電圧設定制御部３４２が生成した電圧設定制御信号と、リレー制御信号生成部３５２が生成したリレー制御信号との論理積演算を行い、演算の結果を設定電圧出力部１１０に出力する。

設定電圧出力部１１０は、第３論理積回路３１２、及び論理和回路３１４を有する。第３論理積回路３１２は、試験信号と第１論理積回路３４４が出力する演算結果の反転値との論理積演算を行い、演算の結果を論理和回路３１４に出力する。論理和回路３１４は、第３論理積回路３１２の演算結果と第２論理積回路３４６の演算結果との論理和演算を行い、演算の結果を第１リレー１２０を経由してドライバ１２２に出力することにより、試験装置３０がＤＵＴ１５に対して読込動作を行う場合に、試験信号の電圧値を電圧設定制御信号が示す値に設定し、結果信号の伝送路をドライバ１２２に終端させる。

終端回路制御部１６０は、終端回路制御信号生成部３６２、及び第５論理積回路３６４を有する。終端回路制御信号生成部３６２は、結果信号の伝送路の終端をリレーを用いて制御する場合のＤＵＴ１５に対する読込動作において、第２リレー１２４を短絡することにより終端回路１２６に結果信号の伝送路を終端させる場合にはＨ論理を、第２リレー１２４を開放することにより第２リレー１２４におけるＤＵＴ１５の側の一端をハイインピーダンスとする場合にはＬ論理を示す終端回路制御信号を生成し、第５論理積回路３６４に出力する。第５論理積回路３６４は、第４論理積回路３５４が出力した演算結果と終端回路制御信号生成部３６２が生成した終端回路制御信号との論理積演算を行い、演算の結果を第２リレー１２４の動作信号として出力する。これにより、第５論理積回路３６４は、試験装置３０がＤＵＴ１５に対して読込動作を行い、且つリレー制御信号がＬ論理を示すと共に、終端回路制御信号がＨ論理を示す場合に、第２リレー１２４を短絡して、終端回路１２６に結果信号の伝送路を終端させる。

図５（ａ）は、電圧設定制御信号がＨ論理を示す場合における各信号の波形の一例を示す。まず、区間４００における、試験装置３０の動作について述べる。区間４００において、動作制御信号はＨ論理を示す。即ち、区間４００において、試験装置３０はＤＵＴ１５に対して書込動作を行う。第４論理積回路３５４は、動作制御信号の反転値であるＬ論理と、リレー制御信号の反転値であるＬ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第１リレー１２０の動作信号として出力することにより、第１リレー１２０を短絡する。また、第４論理積回路３５４は、演算の結果の反転値であるＨ論理を第５論理積回路３６４に出力する。

第１論理積回路３４４は、動作制御信号の反転値であるＬ論理と、電圧設定制御信号の反転値であるＬ論理と、リレー制御信号が示すＨ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第３論理積回路３１２に出力する。第２論理積回路３４６は、動作制御信号の反転値であるＬ論理と、電圧設定制御信号が示すＨ論理と、リレー制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＬ論理を、論理和回路３１４に出力する。第３論理積回路３１２は、試験信号と第１論理積回路３４４が出力した演算結果の反転値であるＨ論理との論理積演算を行い、演算の結果である試験信号を論理和回路３１４に出力する。論理和回路３１４は、第３論理積回路３１２が出力した演算結果である試験信号と第２論理積回路３４６が出力した演算結果であるＬ論理との論理和演算を行い、演算の結果である試験信号を第１リレー１２０を経由してドライバ１２２に出力する。第５論理積回路３６４は、第４論理積回路３５４が出力した演算結果の反転値であるＨ論理の反転値と終端回路制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＬ論理を第２リレー１２４の動作信号として出力することにより、第２リレー１２４を開放する。
以上により、試験装置３０は、区間４００において、第１リレー１２０を短絡すると共に第２リレー１２４を開放することにより、ＤＵＴ１５に試験信号を印加する。

次に、区間４１０における、試験装置３０の動作について述べる。区間４１０において、動作制御信号はＬ論理を示す。即ち、区間４１０において、試験装置３０はＤＵＴ１５に対して読込動作を行う。第４論理積回路３５４は、動作制御信号の反転値であるＨ論理と、リレー制御信号の反転値であるＬ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第１リレー１２０の動作信号として出力することにより、第１リレー１２０を短絡する。また、第４論理積回路３５４は、演算の結果の反転値であるＨ論理を第５論理積回路３６４に出力する。

第１論理積回路３４４は、動作制御信号の反転値であるＨ論理と、電圧設定制御信号の反転値であるＬ論理と、リレー制御信号が示すＨ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第３論理積回路３１２に出力する。第２論理積回路３４６は、動作制御信号の反転値であるＨ論理と、電圧設定制御信号が示すＨ論理と、リレー制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＨ論理を、論理和回路３１４に出力する。第３論理積回路３１２は、試験信号と第１論理積回路３４４が出力した演算結果の反転値であるＨ論理との論理積演算を行い、演算の結果である試験信号を論理和回路３１４に出力する。論理和回路３１４は、第３論理積回路３１２が出力した演算結果である試験信号と第２論理積回路３４６が出力した演算結果であるＨ論理との論理和演算を行い、演算の結果であるＨ論理を第１リレー１２０を経由してドライバ１２２に出力する。つまり、論理和回路３１４は、試験信号が示す値に関わらず、常に、電圧設定制御信号が示す値であるＨ論理をドライバ１２２に出力する。第５論理積回路３６４は、第４論理積回路３５４が出力した演算結果の反転値であるＨ論理の反転値と終端回路制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＬ論理を第２リレー１２４の動作信号として出力することにより、第２リレー１２４を開放する。
以上により、試験装置３０は、区間４１０において、ドライバ１２２に常にＨ論理を示す信号を出力し、更に第１リレー１２０を短絡すると共に第２リレー１２４を開放することにより、ドライバ１２２を用いて結果信号の伝送路を終端する。

図５（ｂ）は、電圧設定制御信号がＬ論理を示す場合における各信号の波形の一例を示す。まず、区間４２０における、試験装置３０の動作について述べる。区間４２０において、動作制御信号はＨ論理を示す。即ち、区間４２０において、試験装置３０はＤＵＴ１５に対して書込動作を行う。第４論理積回路３５４は、動作制御信号の反転値であるＬ論理と、リレー制御信号の反転値であるＬ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第１リレー１２０の動作信号として出力することにより、第１リレー１２０を短絡する。また、第４論理積回路３５４は、演算の結果の反転値であるＨ論理を第５論理積回路３６４に出力する。

第１論理積回路３４４は、動作制御信号の反転値であるＬ論理と、電圧設定制御信号の反転値であるＨ論理と、リレー制御信号が示すＨ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第３論理積回路３１２に出力する。第２論理積回路３４６は、動作制御信号の反転値であるＬ論理と、電圧設定制御信号が示すＬ論理と、リレー制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＬ論理を、論理和回路３１４に出力する。第３論理積回路３１２は、試験信号と第１論理積回路３４４が出力した演算結果の反転値であるＨ論理との論理積演算を行い、演算の結果である試験信号を論理和回路３１４に出力する。論理和回路３１４は、第３論理積回路３１２が出力した演算結果である試験信号と第２論理積回路３４６が出力した演算結果であるＬ論理との論理和演算を行い、演算の結果である試験信号を第１リレー１２０を経由してドライバ１２２に出力する。第５論理積回路３６４は、第４論理積回路３５４が出力した演算結果の反転値であるＨ論理の反転値と終端回路制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＬ論理を第２リレー１２４の動作信号として出力することにより、第２リレー１２４を開放する。
以上により、試験装置３０は、区間４２０において、第１リレー１２０を短絡すると共に第２リレー１２４を開放することにより、ＤＵＴ１５に試験信号を印加する。

次に、区間４３０における、試験装置３０の動作について述べる。区間４３０において、動作制御信号はＬ論理を示す。即ち、区間４３０において、試験装置３０はＤＵＴ１５に対して読込動作を行う。第４論理積回路３５４は、動作制御信号の反転値であるＨ論理と、リレー制御信号の反転値であるＬ論理との論理積演算を行い、演算の結果の反転値であるＨ論理を第１リレー１２０の動作信号として出力することにより、第１リレー１２０を短絡する。また、第４論理積回路３５４は、演算の結果の反転値であるＨ論理を第５論理積回路３６４に出力する。第１論理積回路３４４は、動作制御信号の反転値であるＨ論理と、電圧設定制御信号の反転値であるＨ論理と、リレー制御信号が示すＨ論理との論理積演算を行い、演算の結果の反転値であるＬ論理を第３論理積回路３１２に出力する。

第２論理積回路３４６は、動作制御信号の反転値であるＨ論理と、電圧設定制御信号が示すＬ論理と、リレー制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＬ論理を、論理和回路３１４に出力する。第３論理積回路３１２は、試験信号と第１論理積回路３４４が出力した演算結果の反転値であるＬ論理との論理積演算を行い、演算の結果であるＬ論理を論理和回路３１４に出力する。論理和回路３１４は、第３論理積回路３１２が出力した演算結果であるＬ論理と第２論理積回路３４６が出力した演算結果であるＬ論理との論理和演算を行い、演算の結果であるＬ論理を第１リレー１２０を経由してドライバ１２２に出力する。つまり、論理和回路３１４は、試験信号が示す値に関わらず、常に、電圧設定制御信号が示す値であるＬ論理をドライバ１２２に出力する。第５論理積回路３６４は、第４論理積回路３５４が出力した演算結果の反転値であるＨ論理の反転値と終端回路制御信号が示すＨ論理との論理積演算を行い、演算の結果であるＬ論理を第２リレー１２４の動作信号として出力することにより、第２リレー１２４を開放する。
以上により、試験装置３０は、区間４３０において、ドライバ１２２に常にＬ論理を示す信号を出力し、更に第１リレー１２０を短絡すると共に第２リレー１２４を開放することにより、ドライバ１２２を用いて結果信号の伝送路を終端する。

なお、本実施形態において示した構成は一例であり、当該構成に多様な変更を加えてもよい。例えば、試験装置３０は、終端回路制御部１６０を備えていなくともよい。この場合、第４論理積回路３５４は、動作制御部３３４が生成した動作制御信号の反転値と、リレー制御信号生成部３５２が生成したリレー制御信号の反転値との論理積演算を行い、演算の結果の反転値を第１リレー１２０の動作信号として出力すると共に演算の結果を第２リレー１２４の動作信号として出力する。これにより、第４論理積回路３５４は、試験装置３０がＤＵＴ１５に対して読込動作を行い、且つリレー制御信号がＬ論理を示す場合に、ドライバ１２２への試験信号の供給を停止し、結果信号の伝送路を終端回路１２６に終端させる。

また、例えば、試験装置３０は、第１リレー１２０、第２リレー１２４、終端回路１２６、リレー制御部１５０、及び終端回路制御部１６０を備えていなくともよい。この場合、動作制御部３３４は、試験装置３０がＤＵＴ１５に対して書込動作を行う場合にはＨ論理を、読込動作を行う場合にはＬ論理を示す動作制御信号を生成し、電圧設定部３４０に出力する。そして、第１論理積回路３４４は、動作制御部３３４が生成した動作制御信号の反転値と、電圧設定制御部３４２が生成した電圧設定制御信号の反転値との論理積演算を行い、演算の結果の反転値を第３論理積回路３１２に出力する。そして、第２論理積回路３４６は、動作制御部３３４が生成した動作制御信号の反転値と電圧設定制御部３４２が生成した電圧設定制御信号との論理積演算を行い、演算の結果を論理和回路３１４に出力する。

本実施形態に係る試験装置３０によれば、ＤＵＴ１５に対する試験信号の書込動作とＤＵＴ１５からの結果信号の読込動作とをリレーを使用することなく切り替える場合に、結果信号の伝送路を終端するドライバ１２２に供給する試験信号の電圧を、電圧設定制御信号に基づいて、Ｈ論理及びＬ論理の何れか一方に切り替え可能に設定できる。これにより、ＤＵＴ１５の特性に応じた試験方法を適切に選択することができるので、効率よく試験を行うことができる。

図６は、本発明の第３の実施形態に係る試験装置５０の構成の一例を示すブロック図である。試験装置５０は、パターン発生部５００、タイミング発生部５０２、波形整形部５０４、動作制御部５０６、電圧設定制御部５０８、終端方法制御部５１０、第１リレー制御部５２０、第２リレー制御部５４０、ドライバ５６０、コンパレータ５８０、論理比較部５８２、及びフェイルメモリ５８４を備える。

試験装置５０は、ドライバ５６０を用いて試験信号をＤＵＴ５５に印加する。そして、試験装置５０は、印加された試験信号に対応してＤＵＴ５５が出力した結果信号を、コンパレータ５８０を用いて基準電圧と比較し、比較結果を期待値と照合することにより、ＤＵＴ５５の良否を判定する。ここで、試験装置５０は、ＤＵＴ５５から結果信号を読み込む場合に、ＤＵＴ５５からコンパレータ５８０に至る結果信号の伝送路をドライバ５６０により終端させる。ここで、試験装置５０は、ＤＵＴ５５に印加するハイ側電圧ＶＩＨ及びロー側電圧ＶＩＬの何れか一方により結果信号の伝送路を終端することのできるＤＵＴ５５を試験する。
本実施形態に係る試験装置５０は、結果信号の伝送路をドライバ５６０により終端させる場合に、試験信号に基づいて決定した電圧を用いるのか、終端電圧ＶＴを用いるのかを切替可能に制御することを目的とする。

パターン発生部５００は、デジタル信号である試験信号を発生し、波形整形部５０４に出力する。また、パターン発生部５００は、期待値を発生して論理比較部５８２に出力する。タイミング発生部５０２は、試験信号をＤＵＴ５５に書き込むタイミングを示すタイミング信号を発生し、波形整形部５０４及び論理比較部５８２に出力する。波形整形部５０４は、パターン発生部５００から受け取った試験信号を、タイミング発生部５０２から受け取ったタイミング信号が示すタイミングで、第１リレー制御部５２０に出力する。

動作制御部５０６は、試験装置５０がＤＵＴ５５に対して書込動作を行う場合にはＨ論理を、読込動作を行う場合にはＬ論理を示す動作制御信号を生成し、第１リレー制御部５２０及び第２リレー制御部５４０に出力する。電圧設定制御部５０８は、試験装置５０がＤＵＴ５５に対して読込動作を行い、且つ、結果信号の伝送路を試験信号に基づいて決定した電圧を用いて終端する場合に、ハイ側電圧ＶＩＨ及びロー側電圧ＶＩＬの何れを用いるかを示す電圧設定制御信号を生成し、第１リレー制御部５２０に出力する。終端方法制御部５１０は、試験装置５０がＤＵＴ５５に対して読込動作を行う場合に、結果信号の伝送路を、試験信号に基づいて決定した電圧を用いて終端する場合にはＨ論理を、終端電圧ＶＴを用いて終端する場合にはＬ論理を示す終端方法制御信号を生成し、第２リレー制御部５４０に出力する。

第１リレー制御部５２０は、第１論理積回路５２２、第２論理積回路５２４、第３論理積回路５２６、第４論理積回路５２８、第１論理和回路５３０、第２論理和回路５３２、及び第１ラッチ回路５３４を有する。第１論理積回路５２２は、波形整形部５０４から受け取った試験信号と、動作制御部５０６から受け取った動作制御信号との論理積演算を行い、演算の結果を第１論理和回路５３０に出力する。第２論理積回路５２４は、波形整形部５０４から受け取った試験信号の反転値と、動作制御部５０６から受け取った動作制御信号の反転値との論理積演算を行い、演算の結果を第２論理和回路５３２に出力する。第３論理積回路５２６は、電圧設定制御部５０８から受け取った電圧設定制御信号と、動作制御部５０６から受け取った動作制御信号の反転値との論理積演算を行い、演算の結果を第１論理和回路５３０に出力する。第４論理積回路５２８は、電圧設定制御部５０８から受け取った電圧設定制御信号の反転値と、動作制御部５０６から受け取った動作制御信号の反転値との論理積演算を行い、演算の結果を第２論理和回路５３２に出力する。

第１論理和回路５３０は、第１論理積回路５２２から受け取った演算の結果と、第３論理積回路５２６から受け取った演算の結果との論理和演算を行い、演算の結果を第１ラッチ回路５３４に出力する。第２論理和回路５３２は、第２論理積回路５２４から受け取った演算の結果と、第４論理積回路５２８から受け取った演算の結果との論理和演算を行い、演算の結果を第１ラッチ回路５３４に出力する。第１ラッチ回路５３４は、第１論理和回路５３０から受け取った演算結果がＨ論理を示す場合にはＨ論理を、第２論理和回路５３２から受け取った演算結果がＨ論理を示す場合にはＬ論理をドライバ５６０に出力する。

以上により、第１リレー制御部５２０は、試験装置５０がＤＵＴ５５に対して書込動作を行う場合、即ち動作制御信号がＨ論理を示す場合に、試験信号が示す論理値をドライバ５６０に出力する。また、第１リレー制御部５２０は、試験装置５０がＤＵＴ５５に対して読込動作を行う場合、即ち動作制御信号がＬ論理を示す場合に、電圧制御信号が示す論理値をドライバ５６０に出力する。

第２リレー制御部５４０は、第５論理積回路５４２、否定回路５４４、及び第２ラッチ回路５４６を有する。第５論理積回路５４２は、動作制御部５０６から受け取った動作制御信号と、終端方法制御部５１０から受け取った終端方法制御信号との論理積演算を行い、演算の結果を否定回路５４４及び第２ラッチ回路５４６に出力する。否定回路５４４は、第５論理積回路５４２から受け取った演算結果の反転値を第２ラッチ回路５４６に出力する。第２ラッチ回路５４６は、第５論理積回路５４２から受け取った演算結果がＨ論理を示す場合にはＨ論理を、否定回路５４４から受け取った信号がＨ論理を示す場合、即ち第５論理積回路５４２における演算結果がＬ論理を示す場合にはＬ論理をドライバ５６０に出力する。
以上により、第２リレー制御部５４０は、試験装置５０がＤＵＴ５５に対して書込動作を行う場合にはＨ論理を、読込動作を行う場合には終端方法制御信号が示す論理値をドライバ５６０に出力する。

ドライバ５６０は、ＤＵＴ５５に試験信号を印加すると共に、ＤＵＴ５５に対して読込動作を行う場合に結果信号の伝送路を終端する。ドライバ５６０は、第１リレー５６２、第２リレー５６４、及び抵抗５６６を有する。第１リレー５６２は、第１リレー制御部５２０から受け取った信号がＨ論理を示す場合にはハイ側電圧ＶＩＨを、Ｌ論理を示す場合にはロー側電圧ＶＩＬを第２リレー５６４に出力する。第２リレー５６４は、第２リレー制御部５４０から受け取った信号がＨ論理を示す場合には第１リレー５６２から受け取ったハイ側電圧ＶＩＨ及びロー側電圧ＶＩＬの何れかを、第２リレー制御部５４０から受け取った信号がＬ論理を示す場合には終端電圧ＶＴを、例えば５０Ωである抵抗５６６を介してＤＵＴ５５に印加する。

以上のように、試験装置５０は、動作制御部５０６においてＨ論理を示す動作制御信号を生成させることにより、試験信号の電圧に応じてハイ側電圧ＶＩＨ又はロー側電圧ＶＩＬをＤＵＴ５５に印加することができる。また、試験装置５０は、動作制御部５０６においてＬ論理を示す動作制御信号を生成させると共に、終端方法制御部５１０においてＨ論理を示す終端方法制御信号を生成させることにより、電圧設定制御信号がＨ論理を示す場合にはハイ側電圧ＶＩＨを、Ｌ論理を示す場合にはロー側電圧ＶＩＬを用いて、結果信号の伝送路をドライバ５６０に終端させることができる。更に、試験装置５０は、動作制御部５０６においてＬ論理を示す動作制御信号を生成させると共に、終端方法制御部５１０においてＬ論理を示す終端方法制御信号を生成させることにより、終端電圧ＶＴを用いて、結果信号の伝送路をドライバ５６０に終端させることができる。

コンパレータ５８０は、ＤＵＴ５５が出力した結果信号を予め定められた基準電圧と比較し、比較結果を論理比較部５８２に出力する。論理比較部５８２は、コンパレータ５８０から受け取った比較結果に基づいてＤＵＴ５５の良否を判定する。具体的には、論理比較部５８２は、タイミング発生部５０２から受け取ったタイミング信号に基づくタイミングで、コンパレータ５８０から受け取った比較結果をパターン発生部５００から受け取った期待値と照合する。そして、論理比較部５８２は、比較結果が期待値に一致しているか否かにより、ＤＵＴ５５の良否を判定する。そして、論理比較部５８２は、ＤＵＴ５５の良否を判定した結果をフェイルメモリ５８４に格納する。

本実施形態に係る試験装置５０によれば、終端方法制御信号を用いて、結果信号の伝送路をハイ側電圧ＶＩＨ又はロー側電圧ＶＩＬを用いて終端するか、終端電圧ＶＴを用いて終端するかを、切替可能に制御することができる。

以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims

前記被試験デバイスを試験する試験装置であって、
前記被試験デバイスに試験信号を印加するドライバと、
印加された前記試験信号に対応して前記被試験デバイスが出力した結果信号を、予め定められた基準電圧と比較するコンパレータと、
前記被試験デバイスに対して読込動作を行う場合に、前記試験信号の電圧を予め定められた電圧値に設定することにより、前記結果信号の伝送路を前記ドライバに終端させる設定電圧出力部と
を備える試験装置。
前記試験信号はデジタル信号であり、
当該試験装置は、
前記設定電圧出力部における予め定められた設定電圧を、Ｈ論理又はＬ論理に切り替え可能に設定する電圧設定部
を更に備える請求項１記載の試験装置。
前記ドライバに前記試験信号を供給するか否かを切り替える第１リレーと、
前記結果信号の伝送路を終端する終端回路と、
前記結果信号の伝送路を前記終端回路に終端させるか否かを切り替える第２リレーと、
前記被試験デバイスに対して読込動作を行う場合に、前記設定電圧出力部が前記結果信号の伝送路を前記ドライバに終端させるのに代えて、前記第１リレーが前記ドライバへの前記試験信号の供給を停止すると共に前記第２リレーが前記結果信号の伝送路を前記終端回路に終端させるか否かを、切り替え可能に制御するリレー制御部と
を更に備える請求項１記載の試験装置。
前記試験信号はデジタル信号であり、
当該試験装置は、
前記被試験デバイスに対して書込動作を行う場合にはＨ論理を、読込動作を行う場合にはＬ論理を示す動作制御信号を生成する動作制御部
を更に備え、
前記設定電圧出力部は、
前記試験信号と前記動作制御信号との論理積演算を行い、当該演算の結果を前記ドライバに出力することにより、前記被試験デバイスに対して読込動作を行う場合に、前記試験信号の電圧値をＬ論理に設定して前記結果信号の伝送路を前記ドライバに終端させる論理積回路
を有する請求項１記載の試験装置。
前記被試験デバイスに対して書込動作を行う場合にはＨ論理を、読込動作を行う場合にはＬ論理を示す動作制御信号を生成する動作制御部
を更に備え、
前記電圧設定部は、
前記設定電圧出力部における予め定められた前記設定電圧を示す電圧設定制御信号を生成する電圧設定制御部と、
前記動作制御信号の反転値と前記電圧設定制御信号の反転値との論理積演算を行い、当該演算の結果の反転値を出力する第１論理積回路と、
前記動作制御信号の反転値と前記電圧設定制御信号との論理積演算を行う第２論理積回路と
を有し、
前記設定電圧出力部は、
前記試験信号と前記第１論理積回路が出力する演算結果の反転値との論理積演算を行う第３論理積回路と、
前記第３論理積回路の演算結果と前記第２論理積回路の演算結果との論理和演算を行い、当該演算の結果を前記ドライバに出力することにより、前記被試験デバイスに対して読込動作を行う場合に、前記試験信号の電圧値を前記電圧設定制御信号が示す値に設定し、前記結果信号の伝送路を前記ドライバに終端させる論理和回路と
を有する請求項２記載の試験装置。
前記試験信号はデジタル信号であり、
当該試験装置は、
前記被試験デバイスに対して書込動作を行う場合にはＨ論理を、読込動作を行う場合にはＬ論理を示す動作制御信号を生成する動作制御部
を更に備え、
前記リレー制御部は、
前記被試験デバイスに対する読込動作において、前記設定電圧出力部が前記結果信号の伝送路を前記ドライバに終端させる場合にはＨ論理を、前記第１リレーが前記ドライバへの前記試験信号の供給を停止すると共に、前記第２リレーが前記結果信号の伝送路を前記終端回路に終端させる場合にはＬ論理を示すリレー制御信号を生成するリレー制御信号生成部と、
前記動作制御信号の反転値と前記リレー制御信号との論理積演算を行い、当該演算の結果の反転値を出力する第１論理積回路と、
前記動作制御信号の反転値と前記リレー制御信号の反転値との論理積演算を行い、当該演算の結果の反転値を前記第１リレーの動作信号として出力すると共に当該演算の結果を前記第２リレーの動作信号として出力することにより、前記被試験デバイスに対して読込動作を行い、且つ前記リレー制御信号がＬ論理を示す場合に、前記ドライバへの前記試験信号の供給を停止し、前記結果信号の伝送路を前記終端回路に終端させる第２論理積回路と
を有し、
前記設定電圧出力部は、
前記試験信号と前記第１論理積回路が出力した演算結果の反転値との論理積演算を行い、当該演算の結果を前記第１リレーを経由して前記ドライバに出力することにより、前記被試験デバイスに対して読込動作を行い、且つ前記リレー制御信号がＨ論理を示す場合に、前記結果信号の伝送路を前記ドライバに終端させる第３論理積回路
を有する請求項３記載の試験装置。
被試験デバイスに試験信号を印加するドライバと、印加された前記試験信号に対応して前記被試験デバイスが出力した結果信号を、予め定められた基準電圧と比較するコンパレータとを備える試験装置において、前記被試験デバイスを試験する試験方法であって、
前記被試験デバイスに対して読込動作を行う場合に、前記試験信号の電圧を予め定められた電圧値に設定することにより、前記結果信号の伝送路を前記ドライバに終端させる設定電圧出力段階
を備える試験方法。