JPWO2004109694A1 - インタリーブデータに対する誤り訂正方法および装置 - Google Patents
インタリーブデータに対する誤り訂正方法および装置 Download PDFInfo
- Publication number
- JPWO2004109694A1 JPWO2004109694A1 JP2005500519A JP2005500519A JPWO2004109694A1 JP WO2004109694 A1 JPWO2004109694 A1 JP WO2004109694A1 JP 2005500519 A JP2005500519 A JP 2005500519A JP 2005500519 A JP2005500519 A JP 2005500519A JP WO2004109694 A1 JPWO2004109694 A1 JP WO2004109694A1
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- code string
- data
- clue
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1803—Error detection or correction; Testing, e.g. of drop-outs by redundancy in data representation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2954—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using Picket codes or other codes providing error burst detection capabilities, e.g. burst indicator codes and long distance codes [LDC]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
メインデータにインタリーブがかけられた誤り訂正単位ブロックに対して誤り訂正を行う誤り訂正方法において、符号列を誤り訂正順に並び替えた上で、メインデータ領域とサブデータ領域またはＳＹ領域の境界部分の符号列の全Ｂｙｔｅ位置に対してのみ、対応する消失位置情報がデータの消失を示すか否かを判定し、新たに消失位置情報を取得する箇所のみ、消失位置情報を設定する。それ以外のＢｙｔｅ位置に対しては、誤り訂正順序が前の符号列の同じＢｙｔｅ位置の消失位置情報を設定する。ただし、前の符号列が誤り訂正不能符号列の場合は、誤り訂正順序がその誤り訂正不能符号列の坎の符号列の全Ｂｙｔｅ位置に対して消失位置情報を設定し、それ以降の符号列に対しては、対象Ｂｙｔｅ位置がメインデータ領域とサブデータ領域またはＳＹ領域の次の境界部分になるまで、その消失位置情報を設定する。これにより、誤り訂正処理の時間を短縮することができる。
Description
本発明は、誤り訂正方法および誤り訂正装置に関し、特にインタリーブデータに対する誤り訂正方法及び誤り訂正回路に関する。
従来、デジタルデータの記録／再生を行うシステムでは、再生時もしくは記録時に、データ中に誤りが発生することがあることから、その誤りを検出して訂正を行う処理が必要になる。このような誤りの訂正処理に用いられる誤り訂正符号としてリードソロモン符号が公知である。
以下、リードソロモン符号を用いて、光媒体であるＤＶＤに記録されているデータを誤り訂正する場合を例にとり、従来の誤り訂正方法について第１図を用いて説明する。第１図は、ＤＶＤに記録されたデータを誤り訂正単位ブロック（ＥＣＣブロック）に分けたことを示す図である。
まず、リードソロモン符号化されたデータをリードソロモン復号し、第１図に示すＣ１方向もしくはＣ２方向について誤り訂正を行う。このとき、リードソロモン復号したデータから位置多項式及び数値多項式を生成し、それらの根を求めることにより誤り位置及び誤り数値を算出する。そして、各符号列において誤り訂正能力を超える誤りが存在する場合は、その符号列を訂正不能符号列とし、この訂正不能符号列に関する情報を消失位置情報として記憶しておく。Ｃ１方向もしくはＣ２方向について、１ＥＣＣブロック中の全ての符号列に対する誤り訂正が完了した後、前回と異なる方向について、前記消失位置情報を用いて誤り訂正を行う。このように、予め誤りデータの位置が分かっている場合には、誤りデータの位置を示す消失位置情報を利用することで、前記多項式を生成する際には、数値多項式のみを求めれば良いことになる。その結果、誤り訂正能力を向上させることができる。なお、これは、ＤＶＤにおいては、データの記録順序と符号列順序とが、同じＣ１方向であるため、消失位置情報設定は１ＥＣＣブロック内で全て同じとなることを利用している。
例えば、第２図に示すように、最初に、Ｃ１方向について誤り訂正を行い、５０、９０、１３０、２００符号列目が訂正不能符号列であったとする。この場合、第３図に示すように、次回の誤り訂正方向であるＣ２方向の誤り訂正を行うときに、前回の訂正不能符号列を示す消失位置情報をもとに５０、９０、１３０、２００Ｂｙｔｅ目を消失位置と指定することで、Ｃ２方向の誤り訂正能力を向上させることができる。
しかしながら、ＤＶＤのように記録されているデータの記録順序と符号化順序とが同じであれば、記録データの高密度化が進むにつれ、ディスク表面についた汚れが原因で生じる連続したデータ誤り（バースト誤り）に対する誤り訂正能力が低下してしまう。従って、データ中に大規模なバースト誤りが発生した場合においても誤り訂正能力を落とさないために、誤り訂正を行うデータに対してインタリーブをかける誤り訂正方式が提案されている（特表２００２−５２１７８９（Ｐ２００２−５２１７８９Ａ））。
この誤り訂正方式では、ＥＣＣブロック中のデータの記録順序と符号化順序とを直交させた上で、誤り訂正を行うデータを、情報を記録するメインデータ（ＭＤ）と、メインデータの消失位置情報を算出するために用いるサブデータ（ＳＤ）とに分け、メインデータにインタリーブをかける。このようにインタリーブをかけたデータを記録する高密度光ディスクのＲｅｗｒｉｔａｂｌｅ領域のＥＣＣブロックを第４（ａ）〜（ｃ）図に示す。第４（ａ）図に示すように、ＥＣＣブロックには３２Ｂｙｔｅのパリティデータ領域が付与されているため、メインデータの誤り訂正時には、１符号列毎に３２個所までの消失位置情報設定が可能である。なお、第４（ｂ）図中の“ＳＹ”はＳＹＮＣ検出に用いる位置情報を記録する符号列を示す。また、第４（ａ）〜（ｃ）図に示すメインデータのサイズ及びパリティデータのサイズは、あくまでも一例であり、これに限るものではない。
以下、第４図に示すＥＣＣブロックに対する誤り訂正処理について説明する。まず、サブデータに対して誤り訂正を行い、その訂正結果を元にメインデータの消失位置情報を算出する。そして、この消失位置情報をメインデータの誤り訂正時に使用する。これにより、メインデータに対する誤り訂正能力を向上させることができる。なお、サブデータ間、またはＳＹとサブデータ間の領域のメインデータは、全て同じ消失位置情報となる。例えば、第４（ｂ）図のサブデータＡとサブデータＢに誤りが存在し、誤り訂正が行われたときは、サブデータＡとＢに挟まれたメインデータ領域αにバースト誤りが発生していると見なす。そして、メインデータの誤り訂正時には、サブデータＡとＢから算出した消失位置情報をα領域のメインデータの消失位置情報として設定する。なお、第４図に示すＥＣＣブロックでは、メインデータに対して、行方向（データ記録順序）についてインタリーブがかけられているため、列方向（符号化順序）に対する消失位置情報の設定は、第１図に示すＥＣＣブロックとは異なり、１ＥＣＣブロック内で全て同じとはならない。従って、１符号列毎に消失位置情報を設定する必要がある。このため、ＥＣＣブロック内のメインデータを一度訂正するために９，７２８（３２×３０４）回の消失位置情報設定が必要となる。
以上のように、予め分かっている消失位置情報を用いて誤り訂正を行う誤り訂正方式を実現する誤り訂正装置も提案されている。この種の誤り訂正装置としては、中央演算装置（ＣＰＵ）が誤り訂正回路に消失位置情報を設定するもの（第１の誤り訂正装置）と、消失位置情報を格納するメモリ回路に誤り訂正回路自体がアクセスして消失位置情報を取得するもの（第２の誤り訂正装置）とが提案されている。
しかしながら、上述に示す誤り訂正装置では、以下に示す問題が生じる。まず、第１の誤り訂正装置では、第４図に示すようなインタリーブをかけたデータに対して誤り訂正を行う場合、ＣＰＵから誤り訂正回路に対して、９，７２８回の消失位置設定が必要となる。このため、ＣＰＵの全処理に対する誤り訂正処理の処理時間が他の処理に比べて長くなり、誤り訂正装置を集積回路で構成する際に、集積回路全体のパフォーマンスが著しく低下する。
また、第２の誤り訂正装置では、予め消失位置情報が格納されたメモリ回路に誤り訂正回路自身がアクセスして消失位置情報を取得することから、第４図に示すようなインタリーブをかけたデータに対して誤り訂正を行う場合、消失位置情報を取得するためのアクセスが１符号列につき２４８回発生する。すなわち、全てのメインデータを誤り訂正するのに７５，３９２回のアクセスが発生し、誤り訂正処理に膨大な時間を費やすことになる。
以上のように、上記第１、２の誤り訂正装置では、誤り訂正処理に膨大な時間がかかるという問題が生じる。
このことから、本発明では、インタリーブがかけられたデータを誤り訂正する方法において、誤り訂正処理にかかる時間の短縮化を図ることを目的とする。さらに、インタリーブがかけられたデータを誤り訂正する装置において、誤り訂正処理にかかる時間の短縮化を図ることを目的とする。
以下、リードソロモン符号を用いて、光媒体であるＤＶＤに記録されているデータを誤り訂正する場合を例にとり、従来の誤り訂正方法について第１図を用いて説明する。第１図は、ＤＶＤに記録されたデータを誤り訂正単位ブロック（ＥＣＣブロック）に分けたことを示す図である。
まず、リードソロモン符号化されたデータをリードソロモン復号し、第１図に示すＣ１方向もしくはＣ２方向について誤り訂正を行う。このとき、リードソロモン復号したデータから位置多項式及び数値多項式を生成し、それらの根を求めることにより誤り位置及び誤り数値を算出する。そして、各符号列において誤り訂正能力を超える誤りが存在する場合は、その符号列を訂正不能符号列とし、この訂正不能符号列に関する情報を消失位置情報として記憶しておく。Ｃ１方向もしくはＣ２方向について、１ＥＣＣブロック中の全ての符号列に対する誤り訂正が完了した後、前回と異なる方向について、前記消失位置情報を用いて誤り訂正を行う。このように、予め誤りデータの位置が分かっている場合には、誤りデータの位置を示す消失位置情報を利用することで、前記多項式を生成する際には、数値多項式のみを求めれば良いことになる。その結果、誤り訂正能力を向上させることができる。なお、これは、ＤＶＤにおいては、データの記録順序と符号列順序とが、同じＣ１方向であるため、消失位置情報設定は１ＥＣＣブロック内で全て同じとなることを利用している。
例えば、第２図に示すように、最初に、Ｃ１方向について誤り訂正を行い、５０、９０、１３０、２００符号列目が訂正不能符号列であったとする。この場合、第３図に示すように、次回の誤り訂正方向であるＣ２方向の誤り訂正を行うときに、前回の訂正不能符号列を示す消失位置情報をもとに５０、９０、１３０、２００Ｂｙｔｅ目を消失位置と指定することで、Ｃ２方向の誤り訂正能力を向上させることができる。
しかしながら、ＤＶＤのように記録されているデータの記録順序と符号化順序とが同じであれば、記録データの高密度化が進むにつれ、ディスク表面についた汚れが原因で生じる連続したデータ誤り（バースト誤り）に対する誤り訂正能力が低下してしまう。従って、データ中に大規模なバースト誤りが発生した場合においても誤り訂正能力を落とさないために、誤り訂正を行うデータに対してインタリーブをかける誤り訂正方式が提案されている（特表２００２−５２１７８９（Ｐ２００２−５２１７８９Ａ））。
この誤り訂正方式では、ＥＣＣブロック中のデータの記録順序と符号化順序とを直交させた上で、誤り訂正を行うデータを、情報を記録するメインデータ（ＭＤ）と、メインデータの消失位置情報を算出するために用いるサブデータ（ＳＤ）とに分け、メインデータにインタリーブをかける。このようにインタリーブをかけたデータを記録する高密度光ディスクのＲｅｗｒｉｔａｂｌｅ領域のＥＣＣブロックを第４（ａ）〜（ｃ）図に示す。第４（ａ）図に示すように、ＥＣＣブロックには３２Ｂｙｔｅのパリティデータ領域が付与されているため、メインデータの誤り訂正時には、１符号列毎に３２個所までの消失位置情報設定が可能である。なお、第４（ｂ）図中の“ＳＹ”はＳＹＮＣ検出に用いる位置情報を記録する符号列を示す。また、第４（ａ）〜（ｃ）図に示すメインデータのサイズ及びパリティデータのサイズは、あくまでも一例であり、これに限るものではない。
以下、第４図に示すＥＣＣブロックに対する誤り訂正処理について説明する。まず、サブデータに対して誤り訂正を行い、その訂正結果を元にメインデータの消失位置情報を算出する。そして、この消失位置情報をメインデータの誤り訂正時に使用する。これにより、メインデータに対する誤り訂正能力を向上させることができる。なお、サブデータ間、またはＳＹとサブデータ間の領域のメインデータは、全て同じ消失位置情報となる。例えば、第４（ｂ）図のサブデータＡとサブデータＢに誤りが存在し、誤り訂正が行われたときは、サブデータＡとＢに挟まれたメインデータ領域αにバースト誤りが発生していると見なす。そして、メインデータの誤り訂正時には、サブデータＡとＢから算出した消失位置情報をα領域のメインデータの消失位置情報として設定する。なお、第４図に示すＥＣＣブロックでは、メインデータに対して、行方向（データ記録順序）についてインタリーブがかけられているため、列方向（符号化順序）に対する消失位置情報の設定は、第１図に示すＥＣＣブロックとは異なり、１ＥＣＣブロック内で全て同じとはならない。従って、１符号列毎に消失位置情報を設定する必要がある。このため、ＥＣＣブロック内のメインデータを一度訂正するために９，７２８（３２×３０４）回の消失位置情報設定が必要となる。
以上のように、予め分かっている消失位置情報を用いて誤り訂正を行う誤り訂正方式を実現する誤り訂正装置も提案されている。この種の誤り訂正装置としては、中央演算装置（ＣＰＵ）が誤り訂正回路に消失位置情報を設定するもの（第１の誤り訂正装置）と、消失位置情報を格納するメモリ回路に誤り訂正回路自体がアクセスして消失位置情報を取得するもの（第２の誤り訂正装置）とが提案されている。
しかしながら、上述に示す誤り訂正装置では、以下に示す問題が生じる。まず、第１の誤り訂正装置では、第４図に示すようなインタリーブをかけたデータに対して誤り訂正を行う場合、ＣＰＵから誤り訂正回路に対して、９，７２８回の消失位置設定が必要となる。このため、ＣＰＵの全処理に対する誤り訂正処理の処理時間が他の処理に比べて長くなり、誤り訂正装置を集積回路で構成する際に、集積回路全体のパフォーマンスが著しく低下する。
また、第２の誤り訂正装置では、予め消失位置情報が格納されたメモリ回路に誤り訂正回路自身がアクセスして消失位置情報を取得することから、第４図に示すようなインタリーブをかけたデータに対して誤り訂正を行う場合、消失位置情報を取得するためのアクセスが１符号列につき２４８回発生する。すなわち、全てのメインデータを誤り訂正するのに７５，３９２回のアクセスが発生し、誤り訂正処理に膨大な時間を費やすことになる。
以上のように、上記第１、２の誤り訂正装置では、誤り訂正処理に膨大な時間がかかるという問題が生じる。
このことから、本発明では、インタリーブがかけられたデータを誤り訂正する方法において、誤り訂正処理にかかる時間の短縮化を図ることを目的とする。さらに、インタリーブがかけられたデータを誤り訂正する装置において、誤り訂正処理にかかる時間の短縮化を図ることを目的とする。
本発明の請求の範囲第１項に係る誤り訂正方法は、インタリーブがかけられ、複数の符号列からなるデータに対して誤り訂正を行う誤り訂正方法において、前記各符号列中の誤りをつきとめるための手掛かりを与えるステップと、前記符号列を誤り訂正を行う順序に並び替える並び替えステップと、誤り訂正を行う符号列を対象符号列とし、前記手掛かりを与えるステップにて与えられた前記対象符号列の前記手掛かりと、誤り訂正順序が前記対象符号列より前の符号列を誤り訂正するときに用いた前記手掛かりとの比較を行い、その比較結果に従って、前記対象符号列の誤りをつきとめるために用いる前記手掛かりとして、前記対象符号列の前記手掛かりを用いるか、誤り訂正順序が前記対象符号列より前の符号列を誤り訂正するときに用いた前記手掛かりを再び用いるかを判定する判定ステップと、前記手掛かりを用いて、前記データを符号列毎に誤り訂正する誤り訂正ステップと、を含むことを特徴とする。
本発明によれば、誤りをつきとめるための手掛かりを用いてインタリーブがかけられたデータを誤り訂正する誤り訂正方法において、前記データの誤り訂正処理時間を短縮することができる。
また、本発明の請求の範囲第２項に係る誤り訂正方法は、請求の範囲第１項に記載の誤り訂正方法において、前記対象符号列の誤りをつきとめる手掛かりは、前記対象符号列に対して誤り訂正を行う前に決定することを特徴とする。
また、本発明の請求の範囲第３項に係る誤り訂正方法は、請求の範囲第１項に記載の誤り訂正方法において、前記並び替えステップでは、前記データの符号列順序を少なくとも２列以上の間隔で入れ替えることを特徴とする。
また、本発明の請求の範囲第４項に係る誤り訂正方法は、請求の範囲第１項に記載の誤り訂正方法において、前記手掛かりから、前記対象符号列が誤り訂正不能か否かを判定する第１の誤り訂正不能判定ステップを含み、前記第１の誤り訂正不能判定ステップでの判定結果が誤り訂正不能を示す場合、前記手掛かりを用いずに誤り訂正を行うことを特徴とする。
また、本発明の請求の範囲第５項に係る誤り訂正方法は、請求の範囲第４項に記載の誤り訂正方法において、誤り訂正順序が前記対象符号列より前の符号列が誤り訂正不能であったか否かを判定する第２の誤り訂正不能判定ステップを含み、前記第２の誤り訂正不能判定ステップでの判定結果が誤り訂正不能を示す場合、前記対象符号列を、前記対象符号列の前記手掛かりを用いて誤り訂正することを特徴とする。
また、本発明の請求の範囲第６項に係る誤り訂正方法は、請求の範囲第１項に記載の誤り訂正方法において、前記データは、光媒体に記憶されているデータであることを特徴とする。
また、本発明の請求の範囲第７項に係る誤り訂正装置は、インタリーブがかけられ、複数の符号列からなるデータに対して誤り訂正を行う誤り訂正装置において、誤り訂正を行うデータを格納する第１のメモリ回路と、前記第１のメモリ回路から前記誤り訂正回路へ転送されるデータを誤り訂正の順序に並び替える制御を行う第１の制御回路と、前記第１のメモリ回路に格納されたデータを、前記符号列中の誤りをつきとめるための手掛かりを用いて符号列毎に誤り訂正する誤り訂正回路と、前記誤り訂正回路がデータの誤り訂正時に用いた手掛かりを記憶する記憶装置と、前記対象符号列の前記手掛かりと、誤り訂正順序が前記対象符号列より前の符号列を誤り訂正するときに用いられ前記記憶装置に保持されている前記手掛かりとを比較する比較器と、前記制御回路は、誤り訂正を行う符号列順序を少なくとも２列以上の間隔で入れ替え、前記誤り訂正回路は、前記比較器の比較結果に従って、前記対象符号列の誤りをつきとめるための前記手掛かりとして、前記対象符号列の前記手掛かり、または、前記誤り訂正順序が前記対象符号列より前の符号列を誤り訂正するときに用いた前記手掛かりを用いて、前記対象符号列を誤り訂正することを特徴とする。
本発明によれば、誤りをつきとめるための手掛かりを用いてインタリーブがかけられたデータを誤り訂正する誤り訂正装置において、前記データの誤り訂正処理時間を短縮することができる。
また、本発明の請求の範囲第８項に係る誤り訂正装置は、請求の範囲第７項に記載の誤り訂正装置において、前記手掛かりを格納する第２のメモリ回路と、前記第２のメモリ回路から前記手掛かりを読み出して転送する制御を行う第２の制御回路とを備えることを特徴とする。
また、本発明の請求の範囲第９項に係る誤り訂正装置は、請求の範囲第７項に記載の誤り訂正装置において、前記記憶装置は、レジスタ群を備えることを特徴とする。
また、本発明の請求の範囲第１０項に係る誤り訂正装置は、請求の範囲第９項に記載の誤り訂正装置において、前記レジスタ群は、前記第２のメモリ回路から前記第２の制御回路を介して取得した前記手掛かりを保持することを特徴とする。
また、本発明の請求の範囲第１１項に係る誤り訂正装置は、請求の範囲第１０項に記載の誤り訂正装置において、前記レジスタ群は、前記第２のメモリ回路から取得した前記手掛かりの個数を保持する第１のレジスタと、前記第２のメモリ回路から取得した前記手掛かりを保持する第２のレジスタとを備えることを特徴とする。
また、本発明の請求の範囲第１２項に係る誤り訂正装置は、請求の範囲第１１項に記載の誤り訂正装置において、前記第２のレジスタは、シフトレジスタであることを特徴とする。
また、本発明の請求の範囲第１３項に係る誤り訂正装置は、請求の範囲第８項に記載の誤り訂正装置において、前記第２の制御回路は、前記レジスタ群に格納されている情報を元に前記第２のメモリ回路から前記手掛かりを読み出す際に用いるアドレスを生成することを特徴とする。
また、本発明の請求の範囲第１４項に係る誤り訂正装置は、請求の範囲第８項に記載の誤り訂正装置において、前記データ比較器は、前記第２のメモリ回路に保持されている前記手掛かりと、前記第２のレジスタに保持されている前記手掛かりとを比較することを特徴とする。
また、本発明の請求の範囲第１５項に係る誤り訂正装置は、請求の範囲第７項に記載の誤り訂正装置において、前記第１の制御回路は、前記第１のメモリ回路から前記誤り訂正回路に対して、誤り訂正を行うデータを２符号列以上同時に転送するような制御を行い、前記誤り訂正回路は、データを２符号列以上同時に受信可能な手段を有することを特徴とする。
また、本発明の請求の範囲第１６項に係る誤り訂正装置は、請求の範囲第７項に記載の誤り訂正装置において、前記データは光媒体に記憶されているデータであることを特徴とする。
本発明によれば、誤りをつきとめるための手掛かりを用いてインタリーブがかけられたデータを誤り訂正する誤り訂正方法において、前記データの誤り訂正処理時間を短縮することができる。
また、本発明の請求の範囲第２項に係る誤り訂正方法は、請求の範囲第１項に記載の誤り訂正方法において、前記対象符号列の誤りをつきとめる手掛かりは、前記対象符号列に対して誤り訂正を行う前に決定することを特徴とする。
また、本発明の請求の範囲第３項に係る誤り訂正方法は、請求の範囲第１項に記載の誤り訂正方法において、前記並び替えステップでは、前記データの符号列順序を少なくとも２列以上の間隔で入れ替えることを特徴とする。
また、本発明の請求の範囲第４項に係る誤り訂正方法は、請求の範囲第１項に記載の誤り訂正方法において、前記手掛かりから、前記対象符号列が誤り訂正不能か否かを判定する第１の誤り訂正不能判定ステップを含み、前記第１の誤り訂正不能判定ステップでの判定結果が誤り訂正不能を示す場合、前記手掛かりを用いずに誤り訂正を行うことを特徴とする。
また、本発明の請求の範囲第５項に係る誤り訂正方法は、請求の範囲第４項に記載の誤り訂正方法において、誤り訂正順序が前記対象符号列より前の符号列が誤り訂正不能であったか否かを判定する第２の誤り訂正不能判定ステップを含み、前記第２の誤り訂正不能判定ステップでの判定結果が誤り訂正不能を示す場合、前記対象符号列を、前記対象符号列の前記手掛かりを用いて誤り訂正することを特徴とする。
また、本発明の請求の範囲第６項に係る誤り訂正方法は、請求の範囲第１項に記載の誤り訂正方法において、前記データは、光媒体に記憶されているデータであることを特徴とする。
また、本発明の請求の範囲第７項に係る誤り訂正装置は、インタリーブがかけられ、複数の符号列からなるデータに対して誤り訂正を行う誤り訂正装置において、誤り訂正を行うデータを格納する第１のメモリ回路と、前記第１のメモリ回路から前記誤り訂正回路へ転送されるデータを誤り訂正の順序に並び替える制御を行う第１の制御回路と、前記第１のメモリ回路に格納されたデータを、前記符号列中の誤りをつきとめるための手掛かりを用いて符号列毎に誤り訂正する誤り訂正回路と、前記誤り訂正回路がデータの誤り訂正時に用いた手掛かりを記憶する記憶装置と、前記対象符号列の前記手掛かりと、誤り訂正順序が前記対象符号列より前の符号列を誤り訂正するときに用いられ前記記憶装置に保持されている前記手掛かりとを比較する比較器と、前記制御回路は、誤り訂正を行う符号列順序を少なくとも２列以上の間隔で入れ替え、前記誤り訂正回路は、前記比較器の比較結果に従って、前記対象符号列の誤りをつきとめるための前記手掛かりとして、前記対象符号列の前記手掛かり、または、前記誤り訂正順序が前記対象符号列より前の符号列を誤り訂正するときに用いた前記手掛かりを用いて、前記対象符号列を誤り訂正することを特徴とする。
本発明によれば、誤りをつきとめるための手掛かりを用いてインタリーブがかけられたデータを誤り訂正する誤り訂正装置において、前記データの誤り訂正処理時間を短縮することができる。
また、本発明の請求の範囲第８項に係る誤り訂正装置は、請求の範囲第７項に記載の誤り訂正装置において、前記手掛かりを格納する第２のメモリ回路と、前記第２のメモリ回路から前記手掛かりを読み出して転送する制御を行う第２の制御回路とを備えることを特徴とする。
また、本発明の請求の範囲第９項に係る誤り訂正装置は、請求の範囲第７項に記載の誤り訂正装置において、前記記憶装置は、レジスタ群を備えることを特徴とする。
また、本発明の請求の範囲第１０項に係る誤り訂正装置は、請求の範囲第９項に記載の誤り訂正装置において、前記レジスタ群は、前記第２のメモリ回路から前記第２の制御回路を介して取得した前記手掛かりを保持することを特徴とする。
また、本発明の請求の範囲第１１項に係る誤り訂正装置は、請求の範囲第１０項に記載の誤り訂正装置において、前記レジスタ群は、前記第２のメモリ回路から取得した前記手掛かりの個数を保持する第１のレジスタと、前記第２のメモリ回路から取得した前記手掛かりを保持する第２のレジスタとを備えることを特徴とする。
また、本発明の請求の範囲第１２項に係る誤り訂正装置は、請求の範囲第１１項に記載の誤り訂正装置において、前記第２のレジスタは、シフトレジスタであることを特徴とする。
また、本発明の請求の範囲第１３項に係る誤り訂正装置は、請求の範囲第８項に記載の誤り訂正装置において、前記第２の制御回路は、前記レジスタ群に格納されている情報を元に前記第２のメモリ回路から前記手掛かりを読み出す際に用いるアドレスを生成することを特徴とする。
また、本発明の請求の範囲第１４項に係る誤り訂正装置は、請求の範囲第８項に記載の誤り訂正装置において、前記データ比較器は、前記第２のメモリ回路に保持されている前記手掛かりと、前記第２のレジスタに保持されている前記手掛かりとを比較することを特徴とする。
また、本発明の請求の範囲第１５項に係る誤り訂正装置は、請求の範囲第７項に記載の誤り訂正装置において、前記第１の制御回路は、前記第１のメモリ回路から前記誤り訂正回路に対して、誤り訂正を行うデータを２符号列以上同時に転送するような制御を行い、前記誤り訂正回路は、データを２符号列以上同時に受信可能な手段を有することを特徴とする。
また、本発明の請求の範囲第１６項に係る誤り訂正装置は、請求の範囲第７項に記載の誤り訂正装置において、前記データは光媒体に記憶されているデータであることを特徴とする。
第１図は、ＤＶＤ上のＥＣＣブロックの構成例を示す図である。
第２図は、第１図に示すＥＣＣブロックのＣ１方向についての誤り訂正実施例を示す図である。
第３図は、第１図に示すＥＣＣブロックのＣ２方向についての誤り訂正実施例を示す図である。
第４（ａ）〜（ｃ）図は、インタリーブをかけたデータを記録する高密度光ディスク上のＲｅｗｒｉｔａｂｌｅ領域のＥＣＣブロックの構成例を示す図である。
第５図は、第４図に示すＥＣＣブロック中のメインデータに対して行う誤り訂正処理の手順を示すフローチャート図である
第６図は、本発明の実施の形態１にかかる誤り訂正装置の構成例を示す概略図である。
第７図は、第６図に示す誤り訂正装置内でのメインデータの転送順序を示す模式図である。
第８図は、第６図に示す誤り訂正装置内でのメインデータの誤り訂正処理順序を示す模式図である。
第２図は、第１図に示すＥＣＣブロックのＣ１方向についての誤り訂正実施例を示す図である。
第３図は、第１図に示すＥＣＣブロックのＣ２方向についての誤り訂正実施例を示す図である。
第４（ａ）〜（ｃ）図は、インタリーブをかけたデータを記録する高密度光ディスク上のＲｅｗｒｉｔａｂｌｅ領域のＥＣＣブロックの構成例を示す図である。
第５図は、第４図に示すＥＣＣブロック中のメインデータに対して行う誤り訂正処理の手順を示すフローチャート図である
第６図は、本発明の実施の形態１にかかる誤り訂正装置の構成例を示す概略図である。
第７図は、第６図に示す誤り訂正装置内でのメインデータの転送順序を示す模式図である。
第８図は、第６図に示す誤り訂正装置内でのメインデータの誤り訂正処理順序を示す模式図である。
（実施の形態１）
本発明の実視の形態１について、第５図〜第８図を用いて説明する。本実施の形態１に係る誤り訂正方法は、第４図に示すインタリーブがかけられたＥＣＣブロック内のデータに対して誤り訂正を行う誤り訂正方法である。よって、まず、従来例で説明したように、サブデータに対して誤り訂正を行い、次に、その訂正結果を元にメインデータの消失位置情報を算出し、それの情報をメインデータの誤り訂正時に使用する。すなわち、この消失位置情報がメインデータの各符号列の誤りをつきとめるための手掛かりとなる。なお、ＥＣＣブロック中のデータがリードソロモン符号化されている場合は、リードソロモン復号時に算出される位置多項式から得られる誤り位置情報を元に特定のアルゴリズムで計算した結果が消失位置情報となる。
以下、メインデータの誤り訂正処理手順について第５図のフローチャート図を用いて詳細に説明する。まず、符号列０の全Ｂｙｔｅ位置についての消失位置情報を設定し、符号列０中のデータ消失個数Ｓをカウントする（ステップＳ１０４）。なお、ステップＳ１０４の処理前に、符号列が誤り訂正不能か否かを示す誤り訂正不能フラグを初期化しておく（ステップＳ１０３）。ステップＳ１０４でカウントしたデータ消失個数Ｓが３２個以下の場合は、消失位置情報を用いて誤り訂正を行う（ステップＳ１０６）。一方、データ消失個数Ｓが３２個以上の場合は、誤り訂正不能フラグを０から１にし（ステップＳ１０７）、消失位置情報を用いずに誤り訂正を行う（ステップＳ１０８）。これは、第４図に示すようにＥＣＣブロックでは、パリティデータ部分が３２Ｂｙｔｅであることから、データ消失個数Ｓが３２個以下の場合は消失位置情報を用いてデータを誤り訂正することができるが、データ消失個数Ｓが３２個以上の場合は消失位置情報を用いてデータを誤り訂正することができないからである。次に、誤り訂正が終了した符号列数を２インクリメントする（ステップＳ１０９）。これは、誤り訂正を行う符号列の順序が１つ飛ばしになるようにインタリーブがかけられているため、符号列を誤り訂正順に並び替える。すなわち、符号列０の誤り訂正後、偶数符号列（符号列２，４，６，８，…，３０４）の誤り訂正を行い、その後で、奇数符号列（符号列１，３，７，９，…，３０３）の誤り訂正を行う、というように符号列の順序に並び替える。符号列を誤り訂正順に並び替えると符号列１は１５２番目の誤り訂正順序になる。なお、本実施の形態においては、第４図に示すＥＣＣブロックに対して誤り訂正を行う場合について説明するため、ステップＳ１０９で２インクリメントするが、インクリメントする数は、誤り訂正を行う符号列が誤り訂正順序でいくつ飛ばしで並んでいるかに依存する。例えば、誤り訂正を行う符号列が２つ飛ばしに並んでいる場合は、ステップＳ１０９で符号列を３インクリメントする。ステップＳ１０９の処理後、インクリメントした符号列数が３０５のとき（ｎ＝３０５）、すべての符号列に対して消失位置情報の設定が終了したと判定する（ステップＳ１１０）。一方、インクリメントした数が３０５でなかったとき、偶数符号列に対する消失位置情報の設定が終了したか否かを判定する（ステップＳ１１１）。ステップＳ１１１の判定結果が“Ｙｅｓ”のとき、符号列１の全Ｂｙｔｅ位置についての消失位置情報の設定を開始する。一方ステップＳ１１１の判定結果が“Ｎｏ”のとき、前回誤り訂正処理した符号列が訂正不能であったかどうかを判定する（ステップＳ１１３）。本実施の形態１では、１つ前の符号列、すなわち、ステップＳ１０９のインクリメントの結果がｎ＝２であれば、符号列０が誤り不能符号列か否かを判定する。ステップＳ１１３の判定結果が“Ｙｅｓ”のときはステップＳ１０３〜ステップ１０８の処理を繰り返して、対象符号列の消失位置情報を設定するとともに、データ消失個数をカウントする。一方、ステップＳ１１３の判定結果が“Ｎｏ”のときは、対象符号列のすべてのＢｙｔｅ位置に対してＢｙｔｅ位置ｉ＝０から順に（ステップＳ１１４）、サブデータ領域またはＳＹ領域との境界を示すか否かを判定する（ステップＳ１１５）。これは、サブデータ間、またはサブデータとＳＹの間の領域のメインデータは消失位置情報が同じであることから、メインデータ領域とサブデータ領域またはＳＹ領域との境界のみの消失位置情報を設定するためである。具体的には、符号列を誤り訂正順に並び替えたとき、符号列０、符号列３８、符号列７６、符号列１１４、符号列１５２、符号列１９０、符号列２２８、及び符号列２６６の符号列のＢｙｔｅ位置が、サブデータ領域またはＳＹ領域との境界であると判定する。ステップＳ１１５の判定結果が“Ｎｏ”のときは、前の符号列の同じＢｙｔｅ位置の消失位置情報を用いることから、ステップＳ１１９に進み、次のＢｙｔｅ位置がサブデータ領域またはＳＹ領域との境界であるかを判定する。一方、ステップＳ１１５の判定結果が“Ｙｅｓ”のとき、すなわち、Ｂｙｔｅ位置がサブデータ領域との境界であるときは、対象符号列の対象Ｂｙｔｅ位置の消失位置情報が消失を示しているか否かを判定する（ステップＳ１１６）。ステップＳ１１６の判定結果が、消失を示していた場合は、消失個数をインクリメントし（ステップＳ１１７）、消失を示していなかった場合は、消失個数をデクリメントする（ステップＳ１１８）。以上のステップＳ１１５〜Ｓ１１８の動作を１符号列の最終Ｂｙｔｅ（ｉ＝２４８）まで繰り返し（ステップＳ１１９）、１符号列の最終Ｂｙｔｅまで消失情報設定が終了したら（ステップＳ１２０）、ステップＳ１０５の処理に進み、誤り訂正を行う。
以上のように、本実施の形態１に係る誤り訂正方法では、ＥＣＣブロック中の符号列０と符号列１に対しては、対応する消失位置情報をすべてのＢｙｔｅ位置に対して設定する。そして、符号列を誤り訂正順に並び替えた上で、メインデータ領域とサブデータ領域またはＳＹ領域の境界部分の符号列の全Ｂｙｔｅ位置に対して、対応する消失位置情報がデータの消失を示すか否かを判定し、新たに消失位置情報を取得する箇所のみ、消失位置情報を設定する。それ以外のＢｙｔｅ位置に対しては、誤り訂正順序が前の符号列の同じＢｙｔｅ位置の消失位置情報を設定する。ただし、前の符号列が誤り訂正不能符号列の場合は、誤り訂正順序がその誤り訂正不能符号列の次の符号列の全Ｂｙｔｅ位置に対して消失位置情報を設定し、それ以降の符号列においては、対象Ｂｙｔｅ位置がメインデータ領域とサブデータ領域またはＳＹ領域の境界部分になるまで、その消失位置情報を再設定する。これにより、全符号列の全箇所について消失位置情報を設定する場合に較べて、消失位置情報設定回数を低減して、誤り訂正処理の時間を短縮することができる。
続いて、以上のような誤り訂正方式を実現する誤り訂正装置について第６図〜第８図を用いて説明する。第６図は誤り訂正装置の構成例を示すブロック図である。第６図に示すように、誤り訂正装置は、第１のメモリ回路６１と、第２のメモリ回路６２と、第１の制御回路６３と、第２の制御回路６４と、誤り訂正回路６５と、データ比較器６６と、レジスタ群６７と、第３の制御回路６８とを備える。レジスタ群６７は、第１のレジスタ６７ａと、第２のレジスタ６７ｂと、第３のレジスタ６７ｃと、第４のレジスタ６７ｄとを備える。第１のメモリ回路６１は誤り訂正を行うデータを格納する。第１の制御回路６３は第１のメモリ回路６１から誤り訂正回路６５へのデータ転送を制御する。誤り訂正回路６５は第１の制御回路６３から転送されるデータを誤り訂正する。なお、誤り訂正回路６５は、２符号列以上のデータを受信する受信手段（図示せず）を備える。例えば、受信手段として２符号列以上のデータを保持する保持回路を備える。第２のメモリ回路６２は誤り訂正に関する情報を格納する。本実施の形態１においては消失位置情報を格納する。第２の制御回路６４は第２のメモリ回路６２からレジスタ群６７への情報の転送を制御する。第１のレジスタ６７ａは第２のメモリ回路６４から取得した情報（パラメータ値）の個数を保持する。パラメータ値とは消失位置情報のことを指すことから、パラメータ値の個数とは消失位置情報の個数のことを意味する。第２のレジスタ６７ｂは、シフトレジスタであり、第２のメモリ回路６２から取得した消失位置情報をパラメータ値として保持する。データ比較器６６は、第２のレジスタ６７ｂに格納されているパラメータ値と、第２のメモリ回路６２から転送されるパラメータ値とを比較する。なお、第２のレジスタ６７ｂをシフトレジスタとすることで、パラメータ値毎にデータ比較器６６を備える必要がなく、シフトさせた１つのパラメータ値毎に比較を行えばよいため、誤り訂正装置の回路規模を削減することができる。第３のレジスタ６７ｃは第３の制御回路６８がカウントした符号列数を保持する。第４のレジスタ６７ｄは第３の制御回路６８がカウントしたＢｙｔｅ数を保持する。
また、上述の各回路は内部バスによって相互に接続される。内部バスは、アドレスバス、データバスの他、リードストローブ、ライトストローブ、リセット信号等の制御バスによって構成される。
以上のように構成される誤り訂正装置で、第４図に示すＥＣＣブロックに対して誤り訂正を行う場合の動作について、以下説明する。
まず、第１のメモリ回路６１に格納されているデータが第１の制御回路６３の制御に基づいて誤り訂正回路６５に転送される。第７図に誤り訂正回路６５へのデータ転送順序設定例を示す。第７図に示すように、データ転送順序は、１符号列づつ（０符号列目，１符号列目，２符号列目，…，３０３符号列目）ではなく間の１符号列を飛ばした順序（０符号列目，２符号列目，４符号列目，…，３０２符号列目，１符号列目、３符号列目，…，３０３符号列目）に設定される。これは、第４図に示すＥＣＣブロックでは、符号列が、符号化した順に対して２つ飛ばしになるように、データにインタリーブがかけられているためである。すなわち、第１の制御回路６３は、符号列を２列以上間隔で並び替える。
誤り訂正回路６５は、第１の制御回路６３を介して転送される順にデータを誤り訂正する。以下、誤り訂正処理について第８図を用いて説明する。第８図はメインデータの誤り訂正順序イメージ図を示す。まず、サブデータに対して誤り訂正を行い、その誤り訂正結果をもとにメインデータの消失位置情報を算出する。その消失位置情報は第２のメモリ回路６２に格納される。サブデータの誤り訂正後、誤り訂正回路６５には、第１のメモリ回路６１から第１の制御回路６３を介して、まず、メインデータの符号列０が転送される。誤り訂正回路６５は、符号列０が転送されると同時に、第２のメモリ回路６２から第２の制御回路６４を介して符号列０に対応した２４８Ｂｙｔｅ全ての消失位置情報を取得する。そして、誤り訂正回路６５は符号列０から順に誤り訂正を行う。このとき、第３の制御回路６８は、消失位置情報を元にデータ消失個数をカウントする。カウント結果は第１のレジスタ６７ａに格納される。消失個数が３２個を超えなかった場合、消失位置情報を用いて誤り訂正を行う。誤り訂正回路６５が用いた消失位置情報はレジスタ６７ｂに格納される。一方、消失個数が３２個を超えた場合、誤り訂正不能として、消失位置情報を用いずに誤り訂正を行う。誤り訂正時に設定された消失位置情報は第２のレジスタ６７ｂが保持する。
次に、第１の制御回路６３は、実際の記録ディスクに格納される符号列の順序とは異なり、１符号列分を飛ばした符号列２を誤り訂正回路６５に転送する。誤り訂正回路６５は、符号列２を誤り訂正するとき、符号列０の誤り訂正時に第２のレジスタ６７ｂに格納した消失位置情報を再利用して誤り訂正を行う。これは、第４（ｂ）図に示したように、０符号列〜３７符号列までは消失位置情報が同じであるからである。ただし、メインデータ領域とサブデータ領域またはＳＹ領域との境界部分の符号列のときは、すでに取得済みの消失位置情報を再利用することができないため、新たに、第２のメモリ回路６２から第２の制御回路６４を介して対象符号列に対応した消失位置情報を取得して誤り訂正を行う。なお、消失位置情報を読み出すために必要なアドレスは、レジスタ群６７に格納されている情報を元に第２の制御回路６４が生成する。第４図に示すＥＣＣブロックにおいては、誤り訂正順序に符号列を並び替えたとき、３８符号列、７６符号列、１１４符号列、１５２符号列、１９０符号列、２２８符号列、及び２６６符号列が境界部分の符号列にあたる。境界部分の符号列であるか否かは、第３の制御回路６８が判定する。また、対象符号列の前の符号列中のデータ消失箇所が３２個を超えていた場合、誤り訂正順序が次の符号列（対象符号列）に対して、新たに、第２のメモリ回路６２から第２の制御回路６４を介して消失位置情報を取得する。
データ比較器６６は、第２のメモリ回路６４から読み出す必要のある符号列の全Ｂｙｔｅ位置、ずなわち、第８図に示す消失位置情報を取得する必要がある箇所について、第２のメモリ回路６２に格納されているパラメータ値と、第２のレジスタ６７ｂに保持されているパラメータ値を比較する。なお、比較したＢｙｔｅ数については、第３の制御回路６８がカウントし、カウント結果は第４のレジスタ６７ｄが保持する。さらに、消失位置情報から得られるデータの消失個数についても第３の制御回路６８がカウントし、カウント結果は第１のレジスタ６７ａが保持する。第３の制御回路６８は、この比較結果に基づいて、すでに第２のレジスタ６７ｂに保持されている消失位置情報については、消失位置情報を第２のメモリ回路６２から読み出す必要はないと判定し、誤り訂正回路６５は第２のレジスタ６７ｂに保持されている消失位置情報を用いて誤り訂正を行う。
以上のように、本実施の形態１に係る誤り訂正装置は、ＥＣＣブロック中の符号列０と符号列１に対しては、対応する消失位置情報をすべて第２のメモリ回路６２から読み出す。そして、符号列を誤り訂正順に並び替えた上で、メインデータ領域とサブデータ領域またはＳＹ領域の境界部分の符号列の全Ｂｙｔｅ位置に対して、第２のメモリ回路６２と第２のレジスタ６７ｂとに格納されている消失位置情報を比較し、新たに消失位置情報を取得する箇所のみ、第２のメモリ回路６２にアクセスして消失位置情報を取得する。ただし、対象符号列の前の符号列が誤り訂正不能符号列の場合は、誤り訂正順序が次の符号列（対象符号列）に対応する消失位置情報を第２のメモリ回路６２から読み出す。これにより、全符号列の全箇所について消失位置情報を設定する場合に較べて、消失位置情報設定回数を低減して、誤り訂正処理の時間を短縮することができる。
なお、第６図に示す誤り訂正装置は、２つのメモリ回路と、３つの制御回路と、２つのレジスタとを備えるようにしたが、これらの数は第６図に示す数に限るものではない。例えば、１つの回路で構成するようにしても良いし、２つ以上の回路で構成するようにしても良い。
また、実施の形態１においては、第６図に示す第２のレジスタ６７ｂはシフトレジスタであることとして説明したが、本発明はこれに限るものではない。
本発明の実視の形態１について、第５図〜第８図を用いて説明する。本実施の形態１に係る誤り訂正方法は、第４図に示すインタリーブがかけられたＥＣＣブロック内のデータに対して誤り訂正を行う誤り訂正方法である。よって、まず、従来例で説明したように、サブデータに対して誤り訂正を行い、次に、その訂正結果を元にメインデータの消失位置情報を算出し、それの情報をメインデータの誤り訂正時に使用する。すなわち、この消失位置情報がメインデータの各符号列の誤りをつきとめるための手掛かりとなる。なお、ＥＣＣブロック中のデータがリードソロモン符号化されている場合は、リードソロモン復号時に算出される位置多項式から得られる誤り位置情報を元に特定のアルゴリズムで計算した結果が消失位置情報となる。
以下、メインデータの誤り訂正処理手順について第５図のフローチャート図を用いて詳細に説明する。まず、符号列０の全Ｂｙｔｅ位置についての消失位置情報を設定し、符号列０中のデータ消失個数Ｓをカウントする（ステップＳ１０４）。なお、ステップＳ１０４の処理前に、符号列が誤り訂正不能か否かを示す誤り訂正不能フラグを初期化しておく（ステップＳ１０３）。ステップＳ１０４でカウントしたデータ消失個数Ｓが３２個以下の場合は、消失位置情報を用いて誤り訂正を行う（ステップＳ１０６）。一方、データ消失個数Ｓが３２個以上の場合は、誤り訂正不能フラグを０から１にし（ステップＳ１０７）、消失位置情報を用いずに誤り訂正を行う（ステップＳ１０８）。これは、第４図に示すようにＥＣＣブロックでは、パリティデータ部分が３２Ｂｙｔｅであることから、データ消失個数Ｓが３２個以下の場合は消失位置情報を用いてデータを誤り訂正することができるが、データ消失個数Ｓが３２個以上の場合は消失位置情報を用いてデータを誤り訂正することができないからである。次に、誤り訂正が終了した符号列数を２インクリメントする（ステップＳ１０９）。これは、誤り訂正を行う符号列の順序が１つ飛ばしになるようにインタリーブがかけられているため、符号列を誤り訂正順に並び替える。すなわち、符号列０の誤り訂正後、偶数符号列（符号列２，４，６，８，…，３０４）の誤り訂正を行い、その後で、奇数符号列（符号列１，３，７，９，…，３０３）の誤り訂正を行う、というように符号列の順序に並び替える。符号列を誤り訂正順に並び替えると符号列１は１５２番目の誤り訂正順序になる。なお、本実施の形態においては、第４図に示すＥＣＣブロックに対して誤り訂正を行う場合について説明するため、ステップＳ１０９で２インクリメントするが、インクリメントする数は、誤り訂正を行う符号列が誤り訂正順序でいくつ飛ばしで並んでいるかに依存する。例えば、誤り訂正を行う符号列が２つ飛ばしに並んでいる場合は、ステップＳ１０９で符号列を３インクリメントする。ステップＳ１０９の処理後、インクリメントした符号列数が３０５のとき（ｎ＝３０５）、すべての符号列に対して消失位置情報の設定が終了したと判定する（ステップＳ１１０）。一方、インクリメントした数が３０５でなかったとき、偶数符号列に対する消失位置情報の設定が終了したか否かを判定する（ステップＳ１１１）。ステップＳ１１１の判定結果が“Ｙｅｓ”のとき、符号列１の全Ｂｙｔｅ位置についての消失位置情報の設定を開始する。一方ステップＳ１１１の判定結果が“Ｎｏ”のとき、前回誤り訂正処理した符号列が訂正不能であったかどうかを判定する（ステップＳ１１３）。本実施の形態１では、１つ前の符号列、すなわち、ステップＳ１０９のインクリメントの結果がｎ＝２であれば、符号列０が誤り不能符号列か否かを判定する。ステップＳ１１３の判定結果が“Ｙｅｓ”のときはステップＳ１０３〜ステップ１０８の処理を繰り返して、対象符号列の消失位置情報を設定するとともに、データ消失個数をカウントする。一方、ステップＳ１１３の判定結果が“Ｎｏ”のときは、対象符号列のすべてのＢｙｔｅ位置に対してＢｙｔｅ位置ｉ＝０から順に（ステップＳ１１４）、サブデータ領域またはＳＹ領域との境界を示すか否かを判定する（ステップＳ１１５）。これは、サブデータ間、またはサブデータとＳＹの間の領域のメインデータは消失位置情報が同じであることから、メインデータ領域とサブデータ領域またはＳＹ領域との境界のみの消失位置情報を設定するためである。具体的には、符号列を誤り訂正順に並び替えたとき、符号列０、符号列３８、符号列７６、符号列１１４、符号列１５２、符号列１９０、符号列２２８、及び符号列２６６の符号列のＢｙｔｅ位置が、サブデータ領域またはＳＹ領域との境界であると判定する。ステップＳ１１５の判定結果が“Ｎｏ”のときは、前の符号列の同じＢｙｔｅ位置の消失位置情報を用いることから、ステップＳ１１９に進み、次のＢｙｔｅ位置がサブデータ領域またはＳＹ領域との境界であるかを判定する。一方、ステップＳ１１５の判定結果が“Ｙｅｓ”のとき、すなわち、Ｂｙｔｅ位置がサブデータ領域との境界であるときは、対象符号列の対象Ｂｙｔｅ位置の消失位置情報が消失を示しているか否かを判定する（ステップＳ１１６）。ステップＳ１１６の判定結果が、消失を示していた場合は、消失個数をインクリメントし（ステップＳ１１７）、消失を示していなかった場合は、消失個数をデクリメントする（ステップＳ１１８）。以上のステップＳ１１５〜Ｓ１１８の動作を１符号列の最終Ｂｙｔｅ（ｉ＝２４８）まで繰り返し（ステップＳ１１９）、１符号列の最終Ｂｙｔｅまで消失情報設定が終了したら（ステップＳ１２０）、ステップＳ１０５の処理に進み、誤り訂正を行う。
以上のように、本実施の形態１に係る誤り訂正方法では、ＥＣＣブロック中の符号列０と符号列１に対しては、対応する消失位置情報をすべてのＢｙｔｅ位置に対して設定する。そして、符号列を誤り訂正順に並び替えた上で、メインデータ領域とサブデータ領域またはＳＹ領域の境界部分の符号列の全Ｂｙｔｅ位置に対して、対応する消失位置情報がデータの消失を示すか否かを判定し、新たに消失位置情報を取得する箇所のみ、消失位置情報を設定する。それ以外のＢｙｔｅ位置に対しては、誤り訂正順序が前の符号列の同じＢｙｔｅ位置の消失位置情報を設定する。ただし、前の符号列が誤り訂正不能符号列の場合は、誤り訂正順序がその誤り訂正不能符号列の次の符号列の全Ｂｙｔｅ位置に対して消失位置情報を設定し、それ以降の符号列においては、対象Ｂｙｔｅ位置がメインデータ領域とサブデータ領域またはＳＹ領域の境界部分になるまで、その消失位置情報を再設定する。これにより、全符号列の全箇所について消失位置情報を設定する場合に較べて、消失位置情報設定回数を低減して、誤り訂正処理の時間を短縮することができる。
続いて、以上のような誤り訂正方式を実現する誤り訂正装置について第６図〜第８図を用いて説明する。第６図は誤り訂正装置の構成例を示すブロック図である。第６図に示すように、誤り訂正装置は、第１のメモリ回路６１と、第２のメモリ回路６２と、第１の制御回路６３と、第２の制御回路６４と、誤り訂正回路６５と、データ比較器６６と、レジスタ群６７と、第３の制御回路６８とを備える。レジスタ群６７は、第１のレジスタ６７ａと、第２のレジスタ６７ｂと、第３のレジスタ６７ｃと、第４のレジスタ６７ｄとを備える。第１のメモリ回路６１は誤り訂正を行うデータを格納する。第１の制御回路６３は第１のメモリ回路６１から誤り訂正回路６５へのデータ転送を制御する。誤り訂正回路６５は第１の制御回路６３から転送されるデータを誤り訂正する。なお、誤り訂正回路６５は、２符号列以上のデータを受信する受信手段（図示せず）を備える。例えば、受信手段として２符号列以上のデータを保持する保持回路を備える。第２のメモリ回路６２は誤り訂正に関する情報を格納する。本実施の形態１においては消失位置情報を格納する。第２の制御回路６４は第２のメモリ回路６２からレジスタ群６７への情報の転送を制御する。第１のレジスタ６７ａは第２のメモリ回路６４から取得した情報（パラメータ値）の個数を保持する。パラメータ値とは消失位置情報のことを指すことから、パラメータ値の個数とは消失位置情報の個数のことを意味する。第２のレジスタ６７ｂは、シフトレジスタであり、第２のメモリ回路６２から取得した消失位置情報をパラメータ値として保持する。データ比較器６６は、第２のレジスタ６７ｂに格納されているパラメータ値と、第２のメモリ回路６２から転送されるパラメータ値とを比較する。なお、第２のレジスタ６７ｂをシフトレジスタとすることで、パラメータ値毎にデータ比較器６６を備える必要がなく、シフトさせた１つのパラメータ値毎に比較を行えばよいため、誤り訂正装置の回路規模を削減することができる。第３のレジスタ６７ｃは第３の制御回路６８がカウントした符号列数を保持する。第４のレジスタ６７ｄは第３の制御回路６８がカウントしたＢｙｔｅ数を保持する。
また、上述の各回路は内部バスによって相互に接続される。内部バスは、アドレスバス、データバスの他、リードストローブ、ライトストローブ、リセット信号等の制御バスによって構成される。
以上のように構成される誤り訂正装置で、第４図に示すＥＣＣブロックに対して誤り訂正を行う場合の動作について、以下説明する。
まず、第１のメモリ回路６１に格納されているデータが第１の制御回路６３の制御に基づいて誤り訂正回路６５に転送される。第７図に誤り訂正回路６５へのデータ転送順序設定例を示す。第７図に示すように、データ転送順序は、１符号列づつ（０符号列目，１符号列目，２符号列目，…，３０３符号列目）ではなく間の１符号列を飛ばした順序（０符号列目，２符号列目，４符号列目，…，３０２符号列目，１符号列目、３符号列目，…，３０３符号列目）に設定される。これは、第４図に示すＥＣＣブロックでは、符号列が、符号化した順に対して２つ飛ばしになるように、データにインタリーブがかけられているためである。すなわち、第１の制御回路６３は、符号列を２列以上間隔で並び替える。
誤り訂正回路６５は、第１の制御回路６３を介して転送される順にデータを誤り訂正する。以下、誤り訂正処理について第８図を用いて説明する。第８図はメインデータの誤り訂正順序イメージ図を示す。まず、サブデータに対して誤り訂正を行い、その誤り訂正結果をもとにメインデータの消失位置情報を算出する。その消失位置情報は第２のメモリ回路６２に格納される。サブデータの誤り訂正後、誤り訂正回路６５には、第１のメモリ回路６１から第１の制御回路６３を介して、まず、メインデータの符号列０が転送される。誤り訂正回路６５は、符号列０が転送されると同時に、第２のメモリ回路６２から第２の制御回路６４を介して符号列０に対応した２４８Ｂｙｔｅ全ての消失位置情報を取得する。そして、誤り訂正回路６５は符号列０から順に誤り訂正を行う。このとき、第３の制御回路６８は、消失位置情報を元にデータ消失個数をカウントする。カウント結果は第１のレジスタ６７ａに格納される。消失個数が３２個を超えなかった場合、消失位置情報を用いて誤り訂正を行う。誤り訂正回路６５が用いた消失位置情報はレジスタ６７ｂに格納される。一方、消失個数が３２個を超えた場合、誤り訂正不能として、消失位置情報を用いずに誤り訂正を行う。誤り訂正時に設定された消失位置情報は第２のレジスタ６７ｂが保持する。
次に、第１の制御回路６３は、実際の記録ディスクに格納される符号列の順序とは異なり、１符号列分を飛ばした符号列２を誤り訂正回路６５に転送する。誤り訂正回路６５は、符号列２を誤り訂正するとき、符号列０の誤り訂正時に第２のレジスタ６７ｂに格納した消失位置情報を再利用して誤り訂正を行う。これは、第４（ｂ）図に示したように、０符号列〜３７符号列までは消失位置情報が同じであるからである。ただし、メインデータ領域とサブデータ領域またはＳＹ領域との境界部分の符号列のときは、すでに取得済みの消失位置情報を再利用することができないため、新たに、第２のメモリ回路６２から第２の制御回路６４を介して対象符号列に対応した消失位置情報を取得して誤り訂正を行う。なお、消失位置情報を読み出すために必要なアドレスは、レジスタ群６７に格納されている情報を元に第２の制御回路６４が生成する。第４図に示すＥＣＣブロックにおいては、誤り訂正順序に符号列を並び替えたとき、３８符号列、７６符号列、１１４符号列、１５２符号列、１９０符号列、２２８符号列、及び２６６符号列が境界部分の符号列にあたる。境界部分の符号列であるか否かは、第３の制御回路６８が判定する。また、対象符号列の前の符号列中のデータ消失箇所が３２個を超えていた場合、誤り訂正順序が次の符号列（対象符号列）に対して、新たに、第２のメモリ回路６２から第２の制御回路６４を介して消失位置情報を取得する。
データ比較器６６は、第２のメモリ回路６４から読み出す必要のある符号列の全Ｂｙｔｅ位置、ずなわち、第８図に示す消失位置情報を取得する必要がある箇所について、第２のメモリ回路６２に格納されているパラメータ値と、第２のレジスタ６７ｂに保持されているパラメータ値を比較する。なお、比較したＢｙｔｅ数については、第３の制御回路６８がカウントし、カウント結果は第４のレジスタ６７ｄが保持する。さらに、消失位置情報から得られるデータの消失個数についても第３の制御回路６８がカウントし、カウント結果は第１のレジスタ６７ａが保持する。第３の制御回路６８は、この比較結果に基づいて、すでに第２のレジスタ６７ｂに保持されている消失位置情報については、消失位置情報を第２のメモリ回路６２から読み出す必要はないと判定し、誤り訂正回路６５は第２のレジスタ６７ｂに保持されている消失位置情報を用いて誤り訂正を行う。
以上のように、本実施の形態１に係る誤り訂正装置は、ＥＣＣブロック中の符号列０と符号列１に対しては、対応する消失位置情報をすべて第２のメモリ回路６２から読み出す。そして、符号列を誤り訂正順に並び替えた上で、メインデータ領域とサブデータ領域またはＳＹ領域の境界部分の符号列の全Ｂｙｔｅ位置に対して、第２のメモリ回路６２と第２のレジスタ６７ｂとに格納されている消失位置情報を比較し、新たに消失位置情報を取得する箇所のみ、第２のメモリ回路６２にアクセスして消失位置情報を取得する。ただし、対象符号列の前の符号列が誤り訂正不能符号列の場合は、誤り訂正順序が次の符号列（対象符号列）に対応する消失位置情報を第２のメモリ回路６２から読み出す。これにより、全符号列の全箇所について消失位置情報を設定する場合に較べて、消失位置情報設定回数を低減して、誤り訂正処理の時間を短縮することができる。
なお、第６図に示す誤り訂正装置は、２つのメモリ回路と、３つの制御回路と、２つのレジスタとを備えるようにしたが、これらの数は第６図に示す数に限るものではない。例えば、１つの回路で構成するようにしても良いし、２つ以上の回路で構成するようにしても良い。
また、実施の形態１においては、第６図に示す第２のレジスタ６７ｂはシフトレジスタであることとして説明したが、本発明はこれに限るものではない。
インタリーブがかけられたデータを記録または再生する高密度光ディスク記録再生装置の利用に適している。
【書類名】 明細書
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、誤り訂正方法および誤り訂正装置に関し、特にインタリーブデータに対する
誤り訂正方法及び誤り訂正装置に関する。
【０００２】
【背景技術】
従来、デジタルデータの記録／再生を行うシステムでは、再生時もしくは記録時に、デ
ータ中に誤りが発生することがあることから、その誤りを検出して訂正を行う処理が必要
になる。このような誤りの訂正処理に用いられる誤り訂正符号としてリードソロモン符号
が公知である。
【０００３】
以下、リードソロモン符号を用いて、光媒体であるＤＶＤに記録されているデータを誤
り訂正する場合を例にとり、従来の誤り訂正方法について図１を用いて説明する。図１は
、ＤＶＤに記録されたデータを誤り訂正単位ブロック（ＥＣＣブロック）に分けたことを
示す図である。
【０００４】
まず、リードソロモン符号化されたデータをリードソロモン復号し、図１に示すＣ１方
向もしくはＣ２方向について誤り訂正を行う。このとき、リードソロモン復号したデータ
から位置多項式及び数値多項式を生成し、それらの根を求めることにより誤り位置及び誤
り数値を算出する。そして、各符号列において誤り訂正能力を超える誤りが存在する場合
は、その符号列を訂正不能符号列とし、この訂正不能符号列に関する情報を消失位置情報
として記憶しておく。Ｃ１方向もしくはＣ２方向について、１ＥＣＣブロック中の全ての
符号列に対する誤り訂正が完了した後、前回と異なる方向について、前記消失位置情報を
用いて誤り訂正を行う。このように、予め誤りデータの位置が分かっている場合には、誤
りデータの位置を示す消失位置情報を利用することで、前記多項式を生成する際には、数
値多項式のみを求めれば良いことになる。その結果、誤り訂正能力を向上させることがで
きる。なお、これは、ＤＶＤにおいては、データの記録順序と符号列順序とが、同じＣ１
方向であるため、消失位置情報設定は１ＥＣＣブロック内で全て同じとなることを利用し
ている。
【０００５】
例えば、図２に示すように、最初に、Ｃ１方向について誤り訂正を行い、５０、９０、
１３０、２００符号列目が訂正不能符号列であったとする。この場合、図３に示すように
、次回の誤り訂正方向であるＣ２方向の誤り訂正を行うときに、前回の訂正不能符号列を
示す消失位置情報をもとに５０、９０、１３０、２００Ｂｙｔｅ目を消失位置と指定する
ことで、Ｃ２方向の誤り訂正能力を向上させることができる。
【０００６】
しかしながら、ＤＶＤのように記録されているデータの記録順序と符号化順序とが同じ
であれば、記録データの高密度化が進むにつれ、ディスク表面についた汚れが原因で生じ
る連続したデータ誤り（バースト誤り）に対する誤り訂正能力が低下してしまう。従って
、データ中に大規模なバースト誤りが発生した場合においても誤り訂正能力を落とさない
ために、誤り訂正を行うデータに対してインタリーブをかける誤り訂正方式が提案されて
いる（例えば、特許文献１参照。）。
【０００７】
この誤り訂正方式では、ＥＣＣブロック中のデータの記録順序と符号化順序とを直交さ
せた上で、誤り訂正を行うデータを、情報を記録するメインデータ（ＭＤ）と、メインデ
ータの消失位置情報を算出するために用いるサブデータ（ＳＤ）とに分け、メインデータ
にインタリーブをかける。このようにインタリーブをかけたデータを記録する高密度光デ
ィスクのＲｅｗｒｉｔａｂｌｅ領域のＥＣＣブロックを第４（ａ）〜（ｃ）図に示す。図
４（ａ）に示すように、ＥＣＣブロックには３２Ｂｙｔｅのパリティデータ領域が付与さ
れているため、メインデータの誤り訂正時には、１符号列毎に３２個所までの消失位置情
報設定が可能である。なお、図４（ｂ）中の“ＳＹ”はＳＹＮＣ検出に用いる位置情報を
記録する符号列を示す。また、第４（ａ）〜（ｃ）図に示すメインデータのサイズ及びパ
リティデータのサイズは、あくまでも一例であり、これに限るものではない。
【０００８】
以下、図４に示すＥＣＣブロックに対する誤り訂正処理について説明する。まず、サブ
データに対して誤り訂正を行い、その訂正結果を元にメインデータの消失位置情報を算出
する。そして、この消失位置情報をメインデータの誤り訂正時に使用する。これにより、
メインデータに対する誤り訂正能力を向上させることができる。なお、サブデータ間、ま
たはＳＹとサブデータ間の領域のメインデータは、全て同じ消失位置情報となる。例えば
、図４（ｂ）のサブデータＡとサブデータＢに誤りが存在し、誤り訂正が行われたときは
、サブデータＡとＢに挟まれたメインデータ領域αにバースト誤りが発生していると見な
す。そして、メインデータの誤り訂正時には、サブデータＡとＢから算出した消失位置情
報をα領域のメインデータの消失位置情報として設定する。なお、図４に示すＥＣＣブロ
ックでは、メインデータに対して、行方向（データ記録順序）についてインタリーブがか
けられているため、列方向（符号化順序）に対する消失位置情報の設定は、図１に示すＥ
ＣＣブロックとは異なり、１ＥＣＣブロック内で全て同じとはならない。従って、１符号
列毎に消失位置情報を設定する必要がある。このため、ＥＣＣブロック内のメインデータ
を一度訂正するために９，７２８（３２×３０４）回の消失位置情報設定が必要となる。
【０００９】
以上のように、予め分かっている消失位置情報を用いて誤り訂正を行う誤り訂正方式を
実現する誤り訂正装置も提案されている。この種の誤り訂正装置としては、中央演算装置
（ＣＰＵ）が誤り訂正回路に消失位置情報を設定するもの（第１の誤り訂正装置）と、消
失位置情報を格納するメモリ回路に誤り訂正回路自体がアクセスして消失位置情報を取得
するもの（第２の誤り訂正装置）とが提案されている。
【００１０】
しかしながら、上述に示す誤り訂正装置では、以下に示す問題が生じる。まず、第１の
誤り訂正装置では、図４に示すようなインタリーブをかけたデータに対して誤り訂正を行
う場合、ＣＰＵから誤り訂正回路に対して、９，７２８回の消失位置設定が必要となる。
このため、ＣＰＵの全処理に対する誤り訂正処理の処理時間が他の処理に比べて長くなり
、誤り訂正装置を集積回路で構成する際に、集積回路全体のパフォーマンスが著しく低下
する。
【００１１】
また、第２の誤り訂正装置では、予め消失位置情報が格納されたメモリ回路に誤り訂正
回路自身がアクセスして消失位置情報を取得することから、図４に示すようなインタリー
ブをかけたデータに対して誤り訂正を行う場合、消失位置情報を取得するためのアクセス
が１符号列につき２４８回発生する。すなわち、全てのメインデータを誤り訂正するのに
７５，３９２回のアクセスが発生し、誤り訂正処理に膨大な時間を費やすことになる。
【００１２】
以上のように、上記第１、２の誤り訂正装置では、誤り訂正処理に膨大な時間がかかる
という問題が生じる。
【００１３】
このことから、本発明では、インタリーブがかけられたデータを誤り訂正する方法にお
いて、誤り訂正処理にかかる時間の短縮化を図ることを目的とする。さらに、インタリー
ブがかけられたデータを誤り訂正する装置において、誤り訂正処理にかかる時間の短縮化
を図ることを目的とする。
【特許文献１】 特表２００２−５２１７８９号公報
【００１４】
【発明の開示】
本発明の請求項１に係る誤り訂正方法は、インタリーブがかけられ、複数の符号列から
なるデータに対して誤り訂正を行う誤り訂正方法において、前記各符号列中の誤りをつき
とめるための手掛かりを与えるステップと、前記符号列を誤り訂正を行う順序に並び替え
る並び替えステップと、誤り訂正を行う符号列を対象符号列とし、前記手掛かりを与える
ステップにて与えられた前記対象符号列の前記手掛かりと、誤り訂正順序が前記対象符号
列より前の符号列を誤り訂正するときに用いた前記手掛かりとの比較を行い、その比較結
果に従って、前記対象符号列の誤りをつきとめるために用いる前記手掛かりとして、前記
対象符号列の前記手掛かりを用いるか、誤り訂正順序が前記対象符号列より前の符号列を
誤り訂正するときに用いた前記手掛かりを再び用いるかを判定する判定ステップと、前記
手掛かりを用いて、前記データを符号列毎に誤り訂正する誤り訂正ステップと、を含むこ
とを特徴とする。
【００１５】
本発明によれば、誤りをつきとめるための手掛かりを用いてインタリーブがかけられた
データを誤り訂正する誤り訂正方法において、前記データの誤り訂正処理時間を短縮する
ことができる。
【００１６】
また、本発明の請求項２に係る誤り訂正方法は、請求項１に記載の誤り訂正方法におい
て、前記対象符号列の誤りをつきとめる手掛かりは、前記対象符号列に対して誤り訂正を
行う前に決定することを特徴とする。
【００１７】
また、本発明の請求項３に係る誤り訂正方法は、請求項１に記載の誤り訂正方法におい
て、前記並び替えステップでは、前記データの符号列順序を少なくとも２列以上の間隔で
入れ替えることを特徴とする。
【００１８】
また、本発明の請求項４に係る誤り訂正方法は、請求項１に記載の誤り訂正方法におい
て、前記手掛かりから、前記対象符号列が誤り訂正不能か否かを判定する第１の誤り訂正
不能判定ステップを含み、前記第１の誤り訂正不能判定ステップでの判定結果が誤り訂正
不能を示す場合、前記手掛かりを用いずに誤り訂正を行うことを特徴とする。
【００１９】
また、本発明の請求項５に係る誤り訂正方法は、請求項４に記載の誤り訂正方法におい
て、誤り訂正順序が前記対象符号列より前の符号列が誤り訂正不能であったか否かを判定
する第２の誤り訂正不能判定ステップを含み、前記第２の誤り訂正不能判定ステップでの
判定結果が誤り訂正不能を示す場合、前記対象符号列を、前記対象符号列の前記手掛かり
を用いて誤り訂正することを特徴とする。
【００２０】
また、本発明の請求項６に係る誤り訂正方法は、請求項１に記載の誤り訂正方法におい
て、前記データは、光媒体に記憶されているデータであることを特徴とする。
【００２１】
また、本発明の請求項７に係る誤り訂正装置は、インタリーブがかけられ、複数の符号
列からなるデータに対して誤り訂正を行う誤り訂正装置において、誤り訂正を行うデータ
を格納する第１のメモリ回路と、前記第１のメモリ回路から前記誤り訂正回路へ転送され
るデータを誤り訂正の順序に並び替える制御を行う第１の制御回路と、前記第１のメモリ
回路に格納されたデータを、前記符号列中の誤りをつきとめるための手掛かりを用いて符
号列毎に誤り訂正する誤り訂正回路と、前記誤り訂正回路がデータの誤り訂正時に用いた
手掛かりを記憶する記憶装置と、前記対象符号列の前記手掛かりと、誤り訂正順序が前記
対象符号列より前の符号列を誤り訂正するときに用いられ前記記憶装置に保持されている
前記手掛かりとを比較する比較器と、前記制御回路は、誤り訂正を行う符号列順序を少な
くとも２列以上の間隔で入れ替え、前記誤り訂正回路は、前記比較器の比較結果に従って
、前記対象符号列の誤りをつきとめるための前記手掛かりとして、前記対象符号列の前記
手掛かり、または、前記誤り訂正順序が前記対象符号列より前の符号列を誤り訂正すると
きに用いた前記手掛かりを用いて、前記対象符号列を誤り訂正することを特徴とする。
【００２２】
本発明によれば、誤りをつきとめるための手掛かりを用いてインタリーブがかけられた
データを誤り訂正する誤り訂正装置において、前記データの誤り訂正処理時間を短縮する
ことができる。
【００２３】
また、本発明の請求項８に係る誤り訂正装置は、請求項７に記載の誤り訂正装置におい
て、前記手掛かりを格納する第２のメモリ回路と、前記第２のメモリ回路から前記手掛か
りを読み出して転送する制御を行う第２の制御回路とを備えることを特徴とする。
【００２４】
また、本発明の請求項９に係る誤り訂正装置は、請求項７に記載の誤り訂正装置におい
て、前記記憶装置は、レジスタ群を備えることを特徴とする。
【００２５】
また、本発明の請求項１０に係る誤り訂正装置は、請求項９に記載の誤り訂正装置にお
いて、前記レジスタ群は、前記第２のメモリ回路から前記第２の制御回路を介して取得し
た前記手掛かりを保持することを特徴とする。
【００２６】
また、本発明の請求項１１に係る誤り訂正装置は、請求項１０に記載の誤り訂正装置に
おいて、前記レジスタ群は、前記第２のメモリ回路から取得した前記手掛かりの個数を保
持する第１のレジスタと、前記第２のメモリ回路から取得した前記手掛かりを保持する第
２のレジスタとを備えることを特徴とする。
【００２７】
また、本発明の請求項１２に係る誤り訂正装置は、請求項１１に記載の誤り訂正装置に
おいて、前記第２のレジスタは、シフトレジスタであることを特徴とする。
【００２８】
また、本発明の請求項１３に係る誤り訂正装置は、請求項８に記載の誤り訂正装置にお
いて、前記第２の制御回路は、前記レジスタ群に格納されている情報を元に前記第２のメ
モリ回路から前記手掛かりを読み出す際に用いるアドレスを生成することを特徴とする。
【００２９】
また、本発明の請求項１４に係る誤り訂正装置は、請求項８に記載の誤り訂正装置にお
いて、前記データ比較器は、前記第２のメモリ回路に保持されている前記手掛かりと、前
記第２のレジスタに保持されている前記手掛かりとを比較することを特徴とする。
【００３０】
また、本発明の請求項１５に係る誤り訂正装置は、請求項７に記載の誤り訂正装置にお
いて、前記第１の制御回路は、前記第１のメモリ回路から前記誤り訂正回路に対して、誤
り訂正を行うデータを２符号列以上同時に転送するような制御を行い、前記誤り訂正回路
は、データを２符号列以上同時に受信可能な手段を有することを特徴とする。
【００３１】
また、本発明の請求項１６に係る誤り訂正装置は、請求項７に記載の誤り訂正装置にお
いて、前記データは光媒体に記憶されているデータであることを特徴とする。
【００３２】
【発明を実施するための最良の形態】
（実施の形態１）
本発明の実視の形態１について、図５〜図８を用いて説明する。本実施の形態１に係る
誤り訂正方法は、図４に示すインタリーブがかけられたＥＣＣブロック内のデータに対し
て誤り訂正を行う誤り訂正方法である。よって、まず、従来例で説明したように、サブデ
ータに対して誤り訂正を行い、次に、その訂正結果を元にメインデータの消失位置情報を
算出し、それの情報をメインデータの誤り訂正時に使用する。すなわち、この消失位置情
報がメインデータの各符号列の誤りをつきとめるための手掛かりとなる。なお、ＥＣＣブ
ロック中のデータがリードソロモン符号化されている場合は、リードソロモン復号時に算
出される位置多項式から得られる誤り位置情報を元に特定のアルゴリズムで計算した結果
が消失位置情報となる。
【００３３】
以下、メインデータの誤り訂正処理手順について図５のフローチャート図を用いて詳細
に説明する。まず、符号列０の全Ｂｙｔｅ位置についての消失位置情報を設定し、符号列
０中のデータ消失個数Ｓをカウントする（ステップＳ１０４）。なお、ステップＳ１０４
の処理前に、符号列が誤り訂正不能か否かを示す誤り訂正不能フラグを初期化しておく（
ステップＳ１０３）。ステップＳ１０４でカウントしたデータ消失個数Ｓが３２個以下の
場合は、消失位置情報を用いて誤り訂正を行う（ステップＳ１０６）。一方、データ消失
個数Ｓが３３個以上の場合は、誤り訂正不能フラグを０から１にし（ステップＳ１０７）
、消失位置情報を用いずに誤り訂正を行う（ステップＳ１０８）。これは、図４に示すよ
うにＥＣＣブロックでは、パリティデータ部分が３２Ｂｙｔｅであることから、データ消
失個数Ｓが３２個以下の場合は消失位置情報を用いてデータを誤り訂正することができる
が、データ消失個数Ｓが３３個以上の場合は消失位置情報を用いてデータを誤り訂正する
ことができないからである。次に、誤り訂正が終了した符号列数を２インクリメントする
（ステップＳ１０９）。これは、誤り訂正を行う符号列の順序が１つ飛ばしになるように
インタリーブがかけられているため、符号列を誤り訂正順に並び替える。すなわち、符号
列０の誤り訂正後、偶数符号列（符号列２，４，６，８，…，３０４）の誤り訂正を行い
、その後で、奇数符号列（符号列１，３，７，９，…，３０３）の誤り訂正を行う、とい
うように符号列の順序に並び替える。符号列を誤り訂正順に並び替えると符号列１は１５
２番目の誤り訂正順序になる。なお、本実施の形態においては、図４に示すＥＣＣブロッ
クに対して誤り訂正を行う場合について説明するため、ステップＳ１０９で２インクリメ
ントするが、インクリメントする数は、誤り訂正を行う符号列が誤り訂正順序でいくつ飛
ばしで並んでいるかに依存する。例えば、誤り訂正を行う符号列が２つ飛ばしに並んでい
る場合は、ステップＳ１０９で符号列を３インクリメントする。ステップＳ１０９の処理
後、インクリメントした符号列数が３０５のとき（ｎ＝３０５）、すべての符号列に対し
て消失位置情報の設定が終了したと判定する（ステップＳ１１０）。一方、インクリメン
トした数が３０５でなかったとき、偶数符号列に対する消失位置情報の設定が終了したか
否かを判定する（ステップＳ１１１）。ステップＳ１１１の判定結果が“Ｙｅｓ”のとき
、符号列１の全Ｂｙｔｅ位置についての消失位置情報の設定を開始する。一方ステップＳ
１１１の判定結果が“Ｎｏ”のとき、前回誤り訂正処理した符号列が訂正不能であったか
どうかを判定する（ステップＳ１１３）。本実施の形態１では、１つ前の符号列、すなわ
ち、ステップＳ１０９のインクリメントの結果がｎ＝２であれば、符号列０が誤り不能符
号列か否かを判定する。ステップＳ１１３の判定結果が“Ｙｅｓ”のときはステップＳ１
０３〜ステップ１０８の処理を繰り返して、対象符号列の消失位置情報を設定するととも
に、データ消失個数をカウントする。一方、ステップＳ１１３の判定結果が“Ｎｏ”のと
きは、対象符号列のすべてのＢｙｔｅ位置に対してＢｙｔｅ位置ｉ＝０から順に（ステッ
プＳ１１４）、サブデータ領域またはＳＹ領域との境界を示すか否かを判定する（ステッ
プＳ１１５）。これは、サブデータ間、またはサブデータとＳＹの間の領域のメインデー
タは消失位置情報が同じであることから、メインデータ領域とサブデータ領域またはＳＹ
領域との境界のみの消失位置情報を設定するためである。具体的には、符号列を誤り訂正
順に並び替えたとき、符号列０、符号列３８、符号列７６、符号列１１４、符号列１５２
、符号列１９０、符号列２２８、及び符号列２６６の符号列のＢｙｔｅ位置が、サブデー
タ領域またはＳＹ領域との境界であると判定する。ステップＳ１１５の判定結果が“Ｎｏ
”のときは、前の符号列の同じＢｙｔｅ位置の消失位置情報を用いることから、ステップ
Ｓ１１９に進み、次のＢｙｔｅ位置がサブデータ領域またはＳＹ領域との境界であるかを
判定する。一方、ステップＳ１１５の判定結果が“Ｙｅｓ”のとき、すなわち、Ｂｙｔｅ
位置がサブデータ領域との境界であるときは、対象符号列の対象Ｂｙｔｅ位置の消失位置
情報が消失を示しているか否かを判定する（ステップＳ１１６）。ステップＳ１１６の判
定結果が、消失を示していた場合は、消失個数をインクリメントし（ステップＳ１１７）
、消失を示していなかった場合は、消失個数をデクリメントする（ステップＳ１１８）。
以上のステップＳ１１５〜Ｓ１１８の動作を１符号列の最終Ｂｙｔｅ（ｉ＝２４８）まで
繰り返し（ステップＳ１１９）、１符号列の最終Ｂｙｔｅまで消失情報設定が終了したら
（ステップＳ１２０）、ステップＳ１０５の処理に進み、誤り訂正を行う。
【００３４】
以上のように、本実施の形態１に係る誤り訂正方法では、ＥＣＣブロック中の符号列０
と符号列１に対しては、対応する消失位置情報をすべてのＢｙｔｅ位置に対して設定する
。そして、符号列を誤り訂正順に並び替えた上で、メインデータ領域とサブデータ領域ま
たはＳＹ領域の境界部分の符号列の全Ｂｙｔｅ位置に対して、対応する消失位置情報がデ
ータの消失を示すか否かを判定し、新たに消失位置情報を取得する箇所のみ、消失位置情
報を設定する。それ以外のＢｙｔｅ位置に対しては、誤り訂正順序が前の符号列の同じＢ
ｙｔｅ位置の消失位置情報を設定する。ただし、前の符号列が誤り訂正不能符号列の場合
は、誤り訂正順序がその誤り訂正不能符号列の次の符号列の全Ｂｙｔｅ位置に対して消失
位置情報を設定し、それ以降の符号列においては、対象Ｂｙｔｅ位置がメインデータ領域
とサブデータ領域またはＳＹ領域の境界部分になるまで、その消失位置情報を再設定する
。これにより、全符号列の全箇所について消失位置情報を設定する場合に較べて、消失位
置情報設定回数を低減して、誤り訂正処理の時間を短縮することができる。
【００３５】
続いて、以上のような誤り訂正方式を実現する誤り訂正装置について図６〜図８を用い
て説明する。図６は誤り訂正装置の構成例を示すブロック図である。図６に示すように、
誤り訂正装置は、第１のメモリ回路６１と、第２のメモリ回路６２と、第１の制御回路６
３と、第２の制御回路６４と、誤り訂正回路６５と、データ比較器６６と、レジスタ群６
７と、第３の制御回路６８とを備える。レジスタ群６７は、第１のレジスタ６７ａと、第
２のレジスタ６７ｂと、第３のレジスタ６７ｃと、第４のレジスタ６７ｄとを備える。第
１のメモリ回路６１は誤り訂正を行うデータを格納する。第１の制御回路６３は第１のメ
モリ回路６１から誤り訂正回路６５へのデータ転送を制御する。誤り訂正回路６５は第１
の制御回路６３から転送されるデータを誤り訂正する。なお、誤り訂正回路６５は、２符
号列以上のデータを受信する受信手段（図示せず）を備える。例えば、受信手段として２
符号列以上のデータを保持する保持回路を備える。第２のメモリ回路６２は誤り訂正に関
する情報を格納する。本実施の形態１においては消失位置情報を格納する。第２の制御回
路６４は第２のメモリ回路６２からレジスタ群６７への情報の転送を制御する。第１のレ
ジスタ６７ａは第２のメモリ回路６４から取得した情報（パラメータ値）の個数を保持す
る。パラメータ値とは消失位置情報のことを指すことから、パラメータ値の個数とは消失
位置情報の個数のことを意味する。第２のレジスタ６７ｂは、シフトレジスタであり、第
２のメモリ回路６２から取得した消失位置情報をパラメータ値として保持する。データ比
較器６６は、第２のレジスタ６７ｂに格納されているパラメータ値と、第２のメモリ回路
６２から転送されるパラメータ値とを比較する。なお、第２のレジスタ６７ｂをシフトレ
ジスタとすることで、パラメータ値毎にデータ比較器６６を備える必要がなく、シフトさ
せた１つのパラメータ値毎に比較を行えばよいため、誤り訂正装置の回路規模を削減する
ことができる。第３のレジスタ６７ｃは第３の制御回路６８がカウントした符号列数を保
持する。第４のレジスタ６７ｄは第３の制御回路６８がカウントしたＢｙｔｅ数を保持す
る。
【００３６】
また、上述の各回路は内部バスによって相互に接続される。内部バスは、アドレスバス
、データバスの他、リードストローブ、ライトストローブ、リセット信号等の制御バスに
よって構成される。
【００３７】
以上のように構成される誤り訂正装置で、図４に示すＥＣＣブロックに対して誤り訂正
を行う場合の動作について、以下説明する。
【００３８】
まず、第１のメモリ回路６１に格納されているデータが第１の制御回路６３の制御に基
づいて誤り訂正回路６５に転送される。図７に誤り訂正回路６５へのデータ転送順序設定
例を示す。図７に示すように、データ転送順序は、１符号列づつ（０符号列目，１符号列
目，２符号列目，…，３０３符号列目）ではなく間の１符号列を飛ばした順序（０符号列
目，２符号列目，４符号列目，…，３０２符号列目，１符号列目、３符号列目，…，３０
３符号列目）に設定される。これは、図４に示すＥＣＣブロックでは、符号列が、符号化
した順に対して２つ飛ばしになるように、データにインタリーブがかけられているためで
ある。すなわち、第１の制御回路６３は、符号列を２列以上間隔で並び替える。
【００３９】
誤り訂正回路６５は、第１の制御回路６３を介して転送される順にデータを誤り訂正す
る。以下、誤り訂正処理について図８を用いて説明する。図８はメインデータの誤り訂正
順序イメージ図を示す。まず、サブデータに対して誤り訂正を行い、その誤り訂正結果を
もとにメインデータの消失位置情報を算出する。その消失位置情報は第２のメモリ回路６
２に格納される。サブデータの誤り訂正後、誤り訂正回路６５には、第１のメモリ回路６
１から第１の制御回路６３を介して、まず、メインデータの符号列０が転送される。誤り
訂正回路６５は、符号列０が転送されると同時に、第２のメモリ回路６２から第２の制御
回路６４を介して符号列０に対応した２４８Ｂｙｔｅ全ての消失位置情報を取得する。そ
して、誤り訂正回路６５は符号列０から順に誤り訂正を行う。このとき、第３の制御回路
６８は、消失位置情報を元にデータ消失個数をカウントする。カウント結果は第１のレジ
スタ６７ａに格納される。消失個数が３２個を超えなかった場合、消失位置情報を用いて
誤り訂正を行う。誤り訂正回路６５が用いた消失位置情報はレジスタ６７ｂに格納される
。一方、消失個数が３２個を超えた場合、誤り訂正不能として、消失位置情報を用いずに
誤り訂正を行う。誤り訂正時に設定された消失位置情報は第２のレジスタ６７ｂが保持す
る。
【００４０】
次に、第１の制御回路６３は、実際の記録ディスクに格納される符号列の順序とは異な
り、１符号列分を飛ばした符号列２を誤り訂正回路６５に転送する。誤り訂正回路６５は
、符号列２を誤り訂正するとき、符号列０の誤り訂正時に第２のレジスタ６７ｂに格納し
た消失位置情報を再利用して誤り訂正を行う。これは、図４（ｂ）に示したように、０符
号列〜３７符号列までは消失位置情報が同じであるからである。ただし、メインデータ領
域とサブデータ領域またはＳＹ領域との境界部分の符号列のときは、すでに取得済みの消
失位置情報を再利用することができないため、新たに、第２のメモリ回路６２から第２の
制御回路６４を介して対象符号列に対応した消失位置情報を取得して誤り訂正を行う。な
お、消失位置情報を読み出すために必要なアドレスは、レジスタ群６７に格納されている
情報を元に第２の制御回路６４が生成する。図４に示すＥＣＣブロックにおいては、誤り
訂正順序に符号列を並び替えたとき、３８符号列、７６符号列、１１４符号列、１５２符
号列、１９０符号列、２２８符号列、及び２６６符号列が境界部分の符号列にあたる。境
界部分の符号列であるか否かは、第３の制御回路６８が判定する。また、対象符号列の前
の符号列中のデータ消失箇所が３２個を超えていた場合、誤り訂正順序が次の符号列（対
象符号列）に対して、新たに、第２のメモリ回路６２から第２の制御回路６４を介して消
失位置情報を取得する。
【００４１】
データ比較器６６は、第２のメモリ回路６４から読み出す必要のある符号列の全Ｂｙｔ
ｅ位置、ずなわち、図８に示す消失位置情報を取得する必要がある箇所について、第２の
メモリ回路６２に格納されているパラメータ値と、第２のレジスタ６７ｂに保持されてい
るパラメータ値を比較する。なお、比較したＢｙｔｅ数については、第３の制御回路６８
がカウントし、カウント結果は第４のレジスタ６７ｄが保持する。さらに、消失位置情報
から得られるデータの消失個数についても第３の制御回路６８がカウントし、カウント結
果は第１のレジスタ６７ａが保持する。第３の制御回路６８は、この比較結果に基づいて
、すでに第２のレジスタ６７ｂに保持されている消失位置情報については、消失位置情報
を第２のメモリ回路６２から読み出す必要はないと判定し、誤り訂正回路６５は第２のレ
ジスタ６７ｂに保持されている消失位置情報を用いて誤り訂正を行う。
【００４２】
以上のように、本実施の形態１に係る誤り訂正装置は、ＥＣＣブロック中の符号列０と
符号列１に対しては、対応する消失位置情報をすべて第２のメモリ回路６２から読み出す
。そして、符号列を誤り訂正順に並び替えた上で、メインデータ領域とサブデータ領域ま
たはＳＹ領域の境界部分の符号列の全Ｂｙｔｅ位置に対して、第２のメモリ回路６２と第
２のレジスタ６７ｂとに格納されている消失位置情報を比較し、新たに消失位置情報を取
得する箇所のみ、第２のメモリ回路６２にアクセスして消失位置情報を取得する。ただし
、対象符号列の前の符号列が誤り訂正不能符号列の場合は、誤り訂正順序が次の符号列（
対象符号列）に対応する消失位置情報を第２のメモリ回路６２から読み出す。これにより
、全符号列の全箇所について消失位置情報を設定する場合に較べて、消失位置情報設定回
数を低減して、誤り訂正処理の時間を短縮することができる。
【００４３】
なお、図６に示す誤り訂正装置は、２つのメモリ回路と、３つの制御回路と、２つのレ
ジスタとを備えるようにしたが、これらの数は図６に示す数に限るものではない。例えば
、１つの回路で構成するようにしても良いし、２つ以上の回路で構成するようにしても良
い。
【００４４】
また、実施の形態１においては、図６に示す第２のレジスタ６７ｂはシフトレジスタで
あることとして説明したが、本発明はこれに限るものではない。
【００４５】
【産業上の利用可能性】
インタリーブがかけられたデータを記録または再生する高密度光ディスク記録再生装置
の利用に適している。
【図面の簡単な説明】
【図１】 ＤＶＤ上のＥＣＣブロックの構成例を示す図である。
【図２】 図１に示すＥＣＣブロックのＣ１方向についての誤り訂正実施例を示す図で
ある。
【図３】 図１に示すＥＣＣブロックのＣ２方向についての誤り訂正実施例を示す図で
ある。
【図４（ａ）】 インタリーブをかけたデータを記録する高密度光ディスク上のＲｅｗ
ｒｉｔａｂｌｅ領域のＥＣＣブロックの構成例を示す図である。
【図４（ｂ）】 インタリーブをかけたデータを記録する高密度光ディスク上のＲｅｗ
ｒｉｔａｂｌｅ領域のＥＣＣブロックの構成例を示す図である。
【図４（ｃ）】 インタリーブをかけたデータを記録する高密度光ディスク上のＲｅｗ
ｒｉｔａｂｌｅ領域のＥＣＣブロックの構成例を示す図である。
【図５】 図４に示すＥＣＣブロック中のメインデータに対して行う誤り訂正処理の手
順を示すフローチャート図である
【図６】 本発明の実施の形態１にかかる誤り訂正装置の構成例を示す概略図である。
【図７】 図６に示す誤り訂正装置内でのメインデータの転送順序を示す模式図である
。
【図８】 図６に示す誤り訂正装置内でのメインデータの誤り訂正処理順序を示す模式
図である。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、誤り訂正方法および誤り訂正装置に関し、特にインタリーブデータに対する
誤り訂正方法及び誤り訂正装置に関する。
【０００２】
【背景技術】
従来、デジタルデータの記録／再生を行うシステムでは、再生時もしくは記録時に、デ
ータ中に誤りが発生することがあることから、その誤りを検出して訂正を行う処理が必要
になる。このような誤りの訂正処理に用いられる誤り訂正符号としてリードソロモン符号
が公知である。
【０００３】
以下、リードソロモン符号を用いて、光媒体であるＤＶＤに記録されているデータを誤
り訂正する場合を例にとり、従来の誤り訂正方法について図１を用いて説明する。図１は
、ＤＶＤに記録されたデータを誤り訂正単位ブロック（ＥＣＣブロック）に分けたことを
示す図である。
【０００４】
まず、リードソロモン符号化されたデータをリードソロモン復号し、図１に示すＣ１方
向もしくはＣ２方向について誤り訂正を行う。このとき、リードソロモン復号したデータ
から位置多項式及び数値多項式を生成し、それらの根を求めることにより誤り位置及び誤
り数値を算出する。そして、各符号列において誤り訂正能力を超える誤りが存在する場合
は、その符号列を訂正不能符号列とし、この訂正不能符号列に関する情報を消失位置情報
として記憶しておく。Ｃ１方向もしくはＣ２方向について、１ＥＣＣブロック中の全ての
符号列に対する誤り訂正が完了した後、前回と異なる方向について、前記消失位置情報を
用いて誤り訂正を行う。このように、予め誤りデータの位置が分かっている場合には、誤
りデータの位置を示す消失位置情報を利用することで、前記多項式を生成する際には、数
値多項式のみを求めれば良いことになる。その結果、誤り訂正能力を向上させることがで
きる。なお、これは、ＤＶＤにおいては、データの記録順序と符号列順序とが、同じＣ１
方向であるため、消失位置情報設定は１ＥＣＣブロック内で全て同じとなることを利用し
ている。
【０００５】
例えば、図２に示すように、最初に、Ｃ１方向について誤り訂正を行い、５０、９０、
１３０、２００符号列目が訂正不能符号列であったとする。この場合、図３に示すように
、次回の誤り訂正方向であるＣ２方向の誤り訂正を行うときに、前回の訂正不能符号列を
示す消失位置情報をもとに５０、９０、１３０、２００Ｂｙｔｅ目を消失位置と指定する
ことで、Ｃ２方向の誤り訂正能力を向上させることができる。
【０００６】
しかしながら、ＤＶＤのように記録されているデータの記録順序と符号化順序とが同じ
であれば、記録データの高密度化が進むにつれ、ディスク表面についた汚れが原因で生じ
る連続したデータ誤り（バースト誤り）に対する誤り訂正能力が低下してしまう。従って
、データ中に大規模なバースト誤りが発生した場合においても誤り訂正能力を落とさない
ために、誤り訂正を行うデータに対してインタリーブをかける誤り訂正方式が提案されて
いる（例えば、特許文献１参照。）。
【０００７】
この誤り訂正方式では、ＥＣＣブロック中のデータの記録順序と符号化順序とを直交さ
せた上で、誤り訂正を行うデータを、情報を記録するメインデータ（ＭＤ）と、メインデ
ータの消失位置情報を算出するために用いるサブデータ（ＳＤ）とに分け、メインデータ
にインタリーブをかける。このようにインタリーブをかけたデータを記録する高密度光デ
ィスクのＲｅｗｒｉｔａｂｌｅ領域のＥＣＣブロックを第４（ａ）〜（ｃ）図に示す。図
４（ａ）に示すように、ＥＣＣブロックには３２Ｂｙｔｅのパリティデータ領域が付与さ
れているため、メインデータの誤り訂正時には、１符号列毎に３２個所までの消失位置情
報設定が可能である。なお、図４（ｂ）中の“ＳＹ”はＳＹＮＣ検出に用いる位置情報を
記録する符号列を示す。また、第４（ａ）〜（ｃ）図に示すメインデータのサイズ及びパ
リティデータのサイズは、あくまでも一例であり、これに限るものではない。
【０００８】
以下、図４に示すＥＣＣブロックに対する誤り訂正処理について説明する。まず、サブ
データに対して誤り訂正を行い、その訂正結果を元にメインデータの消失位置情報を算出
する。そして、この消失位置情報をメインデータの誤り訂正時に使用する。これにより、
メインデータに対する誤り訂正能力を向上させることができる。なお、サブデータ間、ま
たはＳＹとサブデータ間の領域のメインデータは、全て同じ消失位置情報となる。例えば
、図４（ｂ）のサブデータＡとサブデータＢに誤りが存在し、誤り訂正が行われたときは
、サブデータＡとＢに挟まれたメインデータ領域αにバースト誤りが発生していると見な
す。そして、メインデータの誤り訂正時には、サブデータＡとＢから算出した消失位置情
報をα領域のメインデータの消失位置情報として設定する。なお、図４に示すＥＣＣブロ
ックでは、メインデータに対して、行方向（データ記録順序）についてインタリーブがか
けられているため、列方向（符号化順序）に対する消失位置情報の設定は、図１に示すＥ
ＣＣブロックとは異なり、１ＥＣＣブロック内で全て同じとはならない。従って、１符号
列毎に消失位置情報を設定する必要がある。このため、ＥＣＣブロック内のメインデータ
を一度訂正するために９，７２８（３２×３０４）回の消失位置情報設定が必要となる。
【０００９】
以上のように、予め分かっている消失位置情報を用いて誤り訂正を行う誤り訂正方式を
実現する誤り訂正装置も提案されている。この種の誤り訂正装置としては、中央演算装置
（ＣＰＵ）が誤り訂正回路に消失位置情報を設定するもの（第１の誤り訂正装置）と、消
失位置情報を格納するメモリ回路に誤り訂正回路自体がアクセスして消失位置情報を取得
するもの（第２の誤り訂正装置）とが提案されている。
【００１０】
しかしながら、上述に示す誤り訂正装置では、以下に示す問題が生じる。まず、第１の
誤り訂正装置では、図４に示すようなインタリーブをかけたデータに対して誤り訂正を行
う場合、ＣＰＵから誤り訂正回路に対して、９，７２８回の消失位置設定が必要となる。
このため、ＣＰＵの全処理に対する誤り訂正処理の処理時間が他の処理に比べて長くなり
、誤り訂正装置を集積回路で構成する際に、集積回路全体のパフォーマンスが著しく低下
する。
【００１１】
また、第２の誤り訂正装置では、予め消失位置情報が格納されたメモリ回路に誤り訂正
回路自身がアクセスして消失位置情報を取得することから、図４に示すようなインタリー
ブをかけたデータに対して誤り訂正を行う場合、消失位置情報を取得するためのアクセス
が１符号列につき２４８回発生する。すなわち、全てのメインデータを誤り訂正するのに
７５，３９２回のアクセスが発生し、誤り訂正処理に膨大な時間を費やすことになる。
【００１２】
以上のように、上記第１、２の誤り訂正装置では、誤り訂正処理に膨大な時間がかかる
という問題が生じる。
【００１３】
このことから、本発明では、インタリーブがかけられたデータを誤り訂正する方法にお
いて、誤り訂正処理にかかる時間の短縮化を図ることを目的とする。さらに、インタリー
ブがかけられたデータを誤り訂正する装置において、誤り訂正処理にかかる時間の短縮化
を図ることを目的とする。
【特許文献１】 特表２００２−５２１７８９号公報
【００１４】
【発明の開示】
本発明の請求項１に係る誤り訂正方法は、インタリーブがかけられ、複数の符号列から
なるデータに対して誤り訂正を行う誤り訂正方法において、前記各符号列中の誤りをつき
とめるための手掛かりを与えるステップと、前記符号列を誤り訂正を行う順序に並び替え
る並び替えステップと、誤り訂正を行う符号列を対象符号列とし、前記手掛かりを与える
ステップにて与えられた前記対象符号列の前記手掛かりと、誤り訂正順序が前記対象符号
列より前の符号列を誤り訂正するときに用いた前記手掛かりとの比較を行い、その比較結
果に従って、前記対象符号列の誤りをつきとめるために用いる前記手掛かりとして、前記
対象符号列の前記手掛かりを用いるか、誤り訂正順序が前記対象符号列より前の符号列を
誤り訂正するときに用いた前記手掛かりを再び用いるかを判定する判定ステップと、前記
手掛かりを用いて、前記データを符号列毎に誤り訂正する誤り訂正ステップと、を含むこ
とを特徴とする。
【００１５】
本発明によれば、誤りをつきとめるための手掛かりを用いてインタリーブがかけられた
データを誤り訂正する誤り訂正方法において、前記データの誤り訂正処理時間を短縮する
ことができる。
【００１６】
また、本発明の請求項２に係る誤り訂正方法は、請求項１に記載の誤り訂正方法におい
て、前記対象符号列の誤りをつきとめる手掛かりは、前記対象符号列に対して誤り訂正を
行う前に決定することを特徴とする。
【００１７】
また、本発明の請求項３に係る誤り訂正方法は、請求項１に記載の誤り訂正方法におい
て、前記並び替えステップでは、前記データの符号列順序を少なくとも２列以上の間隔で
入れ替えることを特徴とする。
【００１８】
また、本発明の請求項４に係る誤り訂正方法は、請求項１に記載の誤り訂正方法におい
て、前記手掛かりから、前記対象符号列が誤り訂正不能か否かを判定する第１の誤り訂正
不能判定ステップを含み、前記第１の誤り訂正不能判定ステップでの判定結果が誤り訂正
不能を示す場合、前記手掛かりを用いずに誤り訂正を行うことを特徴とする。
【００１９】
また、本発明の請求項５に係る誤り訂正方法は、請求項４に記載の誤り訂正方法におい
て、誤り訂正順序が前記対象符号列より前の符号列が誤り訂正不能であったか否かを判定
する第２の誤り訂正不能判定ステップを含み、前記第２の誤り訂正不能判定ステップでの
判定結果が誤り訂正不能を示す場合、前記対象符号列を、前記対象符号列の前記手掛かり
を用いて誤り訂正することを特徴とする。
【００２０】
また、本発明の請求項６に係る誤り訂正方法は、請求項１に記載の誤り訂正方法におい
て、前記データは、光媒体に記憶されているデータであることを特徴とする。
【００２１】
また、本発明の請求項７に係る誤り訂正装置は、インタリーブがかけられ、複数の符号
列からなるデータに対して誤り訂正を行う誤り訂正装置において、誤り訂正を行うデータ
を格納する第１のメモリ回路と、前記第１のメモリ回路から前記誤り訂正回路へ転送され
るデータを誤り訂正の順序に並び替える制御を行う第１の制御回路と、前記第１のメモリ
回路に格納されたデータを、前記符号列中の誤りをつきとめるための手掛かりを用いて符
号列毎に誤り訂正する誤り訂正回路と、前記誤り訂正回路がデータの誤り訂正時に用いた
手掛かりを記憶する記憶装置と、前記対象符号列の前記手掛かりと、誤り訂正順序が前記
対象符号列より前の符号列を誤り訂正するときに用いられ前記記憶装置に保持されている
前記手掛かりとを比較する比較器と、前記制御回路は、誤り訂正を行う符号列順序を少な
くとも２列以上の間隔で入れ替え、前記誤り訂正回路は、前記比較器の比較結果に従って
、前記対象符号列の誤りをつきとめるための前記手掛かりとして、前記対象符号列の前記
手掛かり、または、前記誤り訂正順序が前記対象符号列より前の符号列を誤り訂正すると
きに用いた前記手掛かりを用いて、前記対象符号列を誤り訂正することを特徴とする。
【００２２】
本発明によれば、誤りをつきとめるための手掛かりを用いてインタリーブがかけられた
データを誤り訂正する誤り訂正装置において、前記データの誤り訂正処理時間を短縮する
ことができる。
【００２３】
また、本発明の請求項８に係る誤り訂正装置は、請求項７に記載の誤り訂正装置におい
て、前記手掛かりを格納する第２のメモリ回路と、前記第２のメモリ回路から前記手掛か
りを読み出して転送する制御を行う第２の制御回路とを備えることを特徴とする。
【００２４】
また、本発明の請求項９に係る誤り訂正装置は、請求項７に記載の誤り訂正装置におい
て、前記記憶装置は、レジスタ群を備えることを特徴とする。
【００２５】
また、本発明の請求項１０に係る誤り訂正装置は、請求項９に記載の誤り訂正装置にお
いて、前記レジスタ群は、前記第２のメモリ回路から前記第２の制御回路を介して取得し
た前記手掛かりを保持することを特徴とする。
【００２６】
また、本発明の請求項１１に係る誤り訂正装置は、請求項１０に記載の誤り訂正装置に
おいて、前記レジスタ群は、前記第２のメモリ回路から取得した前記手掛かりの個数を保
持する第１のレジスタと、前記第２のメモリ回路から取得した前記手掛かりを保持する第
２のレジスタとを備えることを特徴とする。
【００２７】
また、本発明の請求項１２に係る誤り訂正装置は、請求項１１に記載の誤り訂正装置に
おいて、前記第２のレジスタは、シフトレジスタであることを特徴とする。
【００２８】
また、本発明の請求項１３に係る誤り訂正装置は、請求項８に記載の誤り訂正装置にお
いて、前記第２の制御回路は、前記レジスタ群に格納されている情報を元に前記第２のメ
モリ回路から前記手掛かりを読み出す際に用いるアドレスを生成することを特徴とする。
【００２９】
また、本発明の請求項１４に係る誤り訂正装置は、請求項８に記載の誤り訂正装置にお
いて、前記データ比較器は、前記第２のメモリ回路に保持されている前記手掛かりと、前
記第２のレジスタに保持されている前記手掛かりとを比較することを特徴とする。
【００３０】
また、本発明の請求項１５に係る誤り訂正装置は、請求項７に記載の誤り訂正装置にお
いて、前記第１の制御回路は、前記第１のメモリ回路から前記誤り訂正回路に対して、誤
り訂正を行うデータを２符号列以上同時に転送するような制御を行い、前記誤り訂正回路
は、データを２符号列以上同時に受信可能な手段を有することを特徴とする。
【００３１】
また、本発明の請求項１６に係る誤り訂正装置は、請求項７に記載の誤り訂正装置にお
いて、前記データは光媒体に記憶されているデータであることを特徴とする。
【００３２】
【発明を実施するための最良の形態】
（実施の形態１）
本発明の実視の形態１について、図５〜図８を用いて説明する。本実施の形態１に係る
誤り訂正方法は、図４に示すインタリーブがかけられたＥＣＣブロック内のデータに対し
て誤り訂正を行う誤り訂正方法である。よって、まず、従来例で説明したように、サブデ
ータに対して誤り訂正を行い、次に、その訂正結果を元にメインデータの消失位置情報を
算出し、それの情報をメインデータの誤り訂正時に使用する。すなわち、この消失位置情
報がメインデータの各符号列の誤りをつきとめるための手掛かりとなる。なお、ＥＣＣブ
ロック中のデータがリードソロモン符号化されている場合は、リードソロモン復号時に算
出される位置多項式から得られる誤り位置情報を元に特定のアルゴリズムで計算した結果
が消失位置情報となる。
【００３３】
以下、メインデータの誤り訂正処理手順について図５のフローチャート図を用いて詳細
に説明する。まず、符号列０の全Ｂｙｔｅ位置についての消失位置情報を設定し、符号列
０中のデータ消失個数Ｓをカウントする（ステップＳ１０４）。なお、ステップＳ１０４
の処理前に、符号列が誤り訂正不能か否かを示す誤り訂正不能フラグを初期化しておく（
ステップＳ１０３）。ステップＳ１０４でカウントしたデータ消失個数Ｓが３２個以下の
場合は、消失位置情報を用いて誤り訂正を行う（ステップＳ１０６）。一方、データ消失
個数Ｓが３３個以上の場合は、誤り訂正不能フラグを０から１にし（ステップＳ１０７）
、消失位置情報を用いずに誤り訂正を行う（ステップＳ１０８）。これは、図４に示すよ
うにＥＣＣブロックでは、パリティデータ部分が３２Ｂｙｔｅであることから、データ消
失個数Ｓが３２個以下の場合は消失位置情報を用いてデータを誤り訂正することができる
が、データ消失個数Ｓが３３個以上の場合は消失位置情報を用いてデータを誤り訂正する
ことができないからである。次に、誤り訂正が終了した符号列数を２インクリメントする
（ステップＳ１０９）。これは、誤り訂正を行う符号列の順序が１つ飛ばしになるように
インタリーブがかけられているため、符号列を誤り訂正順に並び替える。すなわち、符号
列０の誤り訂正後、偶数符号列（符号列２，４，６，８，…，３０４）の誤り訂正を行い
、その後で、奇数符号列（符号列１，３，７，９，…，３０３）の誤り訂正を行う、とい
うように符号列の順序に並び替える。符号列を誤り訂正順に並び替えると符号列１は１５
２番目の誤り訂正順序になる。なお、本実施の形態においては、図４に示すＥＣＣブロッ
クに対して誤り訂正を行う場合について説明するため、ステップＳ１０９で２インクリメ
ントするが、インクリメントする数は、誤り訂正を行う符号列が誤り訂正順序でいくつ飛
ばしで並んでいるかに依存する。例えば、誤り訂正を行う符号列が２つ飛ばしに並んでい
る場合は、ステップＳ１０９で符号列を３インクリメントする。ステップＳ１０９の処理
後、インクリメントした符号列数が３０５のとき（ｎ＝３０５）、すべての符号列に対し
て消失位置情報の設定が終了したと判定する（ステップＳ１１０）。一方、インクリメン
トした数が３０５でなかったとき、偶数符号列に対する消失位置情報の設定が終了したか
否かを判定する（ステップＳ１１１）。ステップＳ１１１の判定結果が“Ｙｅｓ”のとき
、符号列１の全Ｂｙｔｅ位置についての消失位置情報の設定を開始する。一方ステップＳ
１１１の判定結果が“Ｎｏ”のとき、前回誤り訂正処理した符号列が訂正不能であったか
どうかを判定する（ステップＳ１１３）。本実施の形態１では、１つ前の符号列、すなわ
ち、ステップＳ１０９のインクリメントの結果がｎ＝２であれば、符号列０が誤り不能符
号列か否かを判定する。ステップＳ１１３の判定結果が“Ｙｅｓ”のときはステップＳ１
０３〜ステップ１０８の処理を繰り返して、対象符号列の消失位置情報を設定するととも
に、データ消失個数をカウントする。一方、ステップＳ１１３の判定結果が“Ｎｏ”のと
きは、対象符号列のすべてのＢｙｔｅ位置に対してＢｙｔｅ位置ｉ＝０から順に（ステッ
プＳ１１４）、サブデータ領域またはＳＹ領域との境界を示すか否かを判定する（ステッ
プＳ１１５）。これは、サブデータ間、またはサブデータとＳＹの間の領域のメインデー
タは消失位置情報が同じであることから、メインデータ領域とサブデータ領域またはＳＹ
領域との境界のみの消失位置情報を設定するためである。具体的には、符号列を誤り訂正
順に並び替えたとき、符号列０、符号列３８、符号列７６、符号列１１４、符号列１５２
、符号列１９０、符号列２２８、及び符号列２６６の符号列のＢｙｔｅ位置が、サブデー
タ領域またはＳＹ領域との境界であると判定する。ステップＳ１１５の判定結果が“Ｎｏ
”のときは、前の符号列の同じＢｙｔｅ位置の消失位置情報を用いることから、ステップ
Ｓ１１９に進み、次のＢｙｔｅ位置がサブデータ領域またはＳＹ領域との境界であるかを
判定する。一方、ステップＳ１１５の判定結果が“Ｙｅｓ”のとき、すなわち、Ｂｙｔｅ
位置がサブデータ領域との境界であるときは、対象符号列の対象Ｂｙｔｅ位置の消失位置
情報が消失を示しているか否かを判定する（ステップＳ１１６）。ステップＳ１１６の判
定結果が、消失を示していた場合は、消失個数をインクリメントし（ステップＳ１１７）
、消失を示していなかった場合は、消失個数をデクリメントする（ステップＳ１１８）。
以上のステップＳ１１５〜Ｓ１１８の動作を１符号列の最終Ｂｙｔｅ（ｉ＝２４８）まで
繰り返し（ステップＳ１１９）、１符号列の最終Ｂｙｔｅまで消失情報設定が終了したら
（ステップＳ１２０）、ステップＳ１０５の処理に進み、誤り訂正を行う。
【００３４】
以上のように、本実施の形態１に係る誤り訂正方法では、ＥＣＣブロック中の符号列０
と符号列１に対しては、対応する消失位置情報をすべてのＢｙｔｅ位置に対して設定する
。そして、符号列を誤り訂正順に並び替えた上で、メインデータ領域とサブデータ領域ま
たはＳＹ領域の境界部分の符号列の全Ｂｙｔｅ位置に対して、対応する消失位置情報がデ
ータの消失を示すか否かを判定し、新たに消失位置情報を取得する箇所のみ、消失位置情
報を設定する。それ以外のＢｙｔｅ位置に対しては、誤り訂正順序が前の符号列の同じＢ
ｙｔｅ位置の消失位置情報を設定する。ただし、前の符号列が誤り訂正不能符号列の場合
は、誤り訂正順序がその誤り訂正不能符号列の次の符号列の全Ｂｙｔｅ位置に対して消失
位置情報を設定し、それ以降の符号列においては、対象Ｂｙｔｅ位置がメインデータ領域
とサブデータ領域またはＳＹ領域の境界部分になるまで、その消失位置情報を再設定する
。これにより、全符号列の全箇所について消失位置情報を設定する場合に較べて、消失位
置情報設定回数を低減して、誤り訂正処理の時間を短縮することができる。
【００３５】
続いて、以上のような誤り訂正方式を実現する誤り訂正装置について図６〜図８を用い
て説明する。図６は誤り訂正装置の構成例を示すブロック図である。図６に示すように、
誤り訂正装置は、第１のメモリ回路６１と、第２のメモリ回路６２と、第１の制御回路６
３と、第２の制御回路６４と、誤り訂正回路６５と、データ比較器６６と、レジスタ群６
７と、第３の制御回路６８とを備える。レジスタ群６７は、第１のレジスタ６７ａと、第
２のレジスタ６７ｂと、第３のレジスタ６７ｃと、第４のレジスタ６７ｄとを備える。第
１のメモリ回路６１は誤り訂正を行うデータを格納する。第１の制御回路６３は第１のメ
モリ回路６１から誤り訂正回路６５へのデータ転送を制御する。誤り訂正回路６５は第１
の制御回路６３から転送されるデータを誤り訂正する。なお、誤り訂正回路６５は、２符
号列以上のデータを受信する受信手段（図示せず）を備える。例えば、受信手段として２
符号列以上のデータを保持する保持回路を備える。第２のメモリ回路６２は誤り訂正に関
する情報を格納する。本実施の形態１においては消失位置情報を格納する。第２の制御回
路６４は第２のメモリ回路６２からレジスタ群６７への情報の転送を制御する。第１のレ
ジスタ６７ａは第２のメモリ回路６４から取得した情報（パラメータ値）の個数を保持す
る。パラメータ値とは消失位置情報のことを指すことから、パラメータ値の個数とは消失
位置情報の個数のことを意味する。第２のレジスタ６７ｂは、シフトレジスタであり、第
２のメモリ回路６２から取得した消失位置情報をパラメータ値として保持する。データ比
較器６６は、第２のレジスタ６７ｂに格納されているパラメータ値と、第２のメモリ回路
６２から転送されるパラメータ値とを比較する。なお、第２のレジスタ６７ｂをシフトレ
ジスタとすることで、パラメータ値毎にデータ比較器６６を備える必要がなく、シフトさ
せた１つのパラメータ値毎に比較を行えばよいため、誤り訂正装置の回路規模を削減する
ことができる。第３のレジスタ６７ｃは第３の制御回路６８がカウントした符号列数を保
持する。第４のレジスタ６７ｄは第３の制御回路６８がカウントしたＢｙｔｅ数を保持す
る。
【００３６】
また、上述の各回路は内部バスによって相互に接続される。内部バスは、アドレスバス
、データバスの他、リードストローブ、ライトストローブ、リセット信号等の制御バスに
よって構成される。
【００３７】
以上のように構成される誤り訂正装置で、図４に示すＥＣＣブロックに対して誤り訂正
を行う場合の動作について、以下説明する。
【００３８】
まず、第１のメモリ回路６１に格納されているデータが第１の制御回路６３の制御に基
づいて誤り訂正回路６５に転送される。図７に誤り訂正回路６５へのデータ転送順序設定
例を示す。図７に示すように、データ転送順序は、１符号列づつ（０符号列目，１符号列
目，２符号列目，…，３０３符号列目）ではなく間の１符号列を飛ばした順序（０符号列
目，２符号列目，４符号列目，…，３０２符号列目，１符号列目、３符号列目，…，３０
３符号列目）に設定される。これは、図４に示すＥＣＣブロックでは、符号列が、符号化
した順に対して２つ飛ばしになるように、データにインタリーブがかけられているためで
ある。すなわち、第１の制御回路６３は、符号列を２列以上間隔で並び替える。
【００３９】
誤り訂正回路６５は、第１の制御回路６３を介して転送される順にデータを誤り訂正す
る。以下、誤り訂正処理について図８を用いて説明する。図８はメインデータの誤り訂正
順序イメージ図を示す。まず、サブデータに対して誤り訂正を行い、その誤り訂正結果を
もとにメインデータの消失位置情報を算出する。その消失位置情報は第２のメモリ回路６
２に格納される。サブデータの誤り訂正後、誤り訂正回路６５には、第１のメモリ回路６
１から第１の制御回路６３を介して、まず、メインデータの符号列０が転送される。誤り
訂正回路６５は、符号列０が転送されると同時に、第２のメモリ回路６２から第２の制御
回路６４を介して符号列０に対応した２４８Ｂｙｔｅ全ての消失位置情報を取得する。そ
して、誤り訂正回路６５は符号列０から順に誤り訂正を行う。このとき、第３の制御回路
６８は、消失位置情報を元にデータ消失個数をカウントする。カウント結果は第１のレジ
スタ６７ａに格納される。消失個数が３２個を超えなかった場合、消失位置情報を用いて
誤り訂正を行う。誤り訂正回路６５が用いた消失位置情報はレジスタ６７ｂに格納される
。一方、消失個数が３２個を超えた場合、誤り訂正不能として、消失位置情報を用いずに
誤り訂正を行う。誤り訂正時に設定された消失位置情報は第２のレジスタ６７ｂが保持す
る。
【００４０】
次に、第１の制御回路６３は、実際の記録ディスクに格納される符号列の順序とは異な
り、１符号列分を飛ばした符号列２を誤り訂正回路６５に転送する。誤り訂正回路６５は
、符号列２を誤り訂正するとき、符号列０の誤り訂正時に第２のレジスタ６７ｂに格納し
た消失位置情報を再利用して誤り訂正を行う。これは、図４（ｂ）に示したように、０符
号列〜３７符号列までは消失位置情報が同じであるからである。ただし、メインデータ領
域とサブデータ領域またはＳＹ領域との境界部分の符号列のときは、すでに取得済みの消
失位置情報を再利用することができないため、新たに、第２のメモリ回路６２から第２の
制御回路６４を介して対象符号列に対応した消失位置情報を取得して誤り訂正を行う。な
お、消失位置情報を読み出すために必要なアドレスは、レジスタ群６７に格納されている
情報を元に第２の制御回路６４が生成する。図４に示すＥＣＣブロックにおいては、誤り
訂正順序に符号列を並び替えたとき、３８符号列、７６符号列、１１４符号列、１５２符
号列、１９０符号列、２２８符号列、及び２６６符号列が境界部分の符号列にあたる。境
界部分の符号列であるか否かは、第３の制御回路６８が判定する。また、対象符号列の前
の符号列中のデータ消失箇所が３２個を超えていた場合、誤り訂正順序が次の符号列（対
象符号列）に対して、新たに、第２のメモリ回路６２から第２の制御回路６４を介して消
失位置情報を取得する。
【００４１】
データ比較器６６は、第２のメモリ回路６４から読み出す必要のある符号列の全Ｂｙｔ
ｅ位置、ずなわち、図８に示す消失位置情報を取得する必要がある箇所について、第２の
メモリ回路６２に格納されているパラメータ値と、第２のレジスタ６７ｂに保持されてい
るパラメータ値を比較する。なお、比較したＢｙｔｅ数については、第３の制御回路６８
がカウントし、カウント結果は第４のレジスタ６７ｄが保持する。さらに、消失位置情報
から得られるデータの消失個数についても第３の制御回路６８がカウントし、カウント結
果は第１のレジスタ６７ａが保持する。第３の制御回路６８は、この比較結果に基づいて
、すでに第２のレジスタ６７ｂに保持されている消失位置情報については、消失位置情報
を第２のメモリ回路６２から読み出す必要はないと判定し、誤り訂正回路６５は第２のレ
ジスタ６７ｂに保持されている消失位置情報を用いて誤り訂正を行う。
【００４２】
以上のように、本実施の形態１に係る誤り訂正装置は、ＥＣＣブロック中の符号列０と
符号列１に対しては、対応する消失位置情報をすべて第２のメモリ回路６２から読み出す
。そして、符号列を誤り訂正順に並び替えた上で、メインデータ領域とサブデータ領域ま
たはＳＹ領域の境界部分の符号列の全Ｂｙｔｅ位置に対して、第２のメモリ回路６２と第
２のレジスタ６７ｂとに格納されている消失位置情報を比較し、新たに消失位置情報を取
得する箇所のみ、第２のメモリ回路６２にアクセスして消失位置情報を取得する。ただし
、対象符号列の前の符号列が誤り訂正不能符号列の場合は、誤り訂正順序が次の符号列（
対象符号列）に対応する消失位置情報を第２のメモリ回路６２から読み出す。これにより
、全符号列の全箇所について消失位置情報を設定する場合に較べて、消失位置情報設定回
数を低減して、誤り訂正処理の時間を短縮することができる。
【００４３】
なお、図６に示す誤り訂正装置は、２つのメモリ回路と、３つの制御回路と、２つのレ
ジスタとを備えるようにしたが、これらの数は図６に示す数に限るものではない。例えば
、１つの回路で構成するようにしても良いし、２つ以上の回路で構成するようにしても良
い。
【００４４】
また、実施の形態１においては、図６に示す第２のレジスタ６７ｂはシフトレジスタで
あることとして説明したが、本発明はこれに限るものではない。
【００４５】
【産業上の利用可能性】
インタリーブがかけられたデータを記録または再生する高密度光ディスク記録再生装置
の利用に適している。
【図面の簡単な説明】
【図１】 ＤＶＤ上のＥＣＣブロックの構成例を示す図である。
【図２】 図１に示すＥＣＣブロックのＣ１方向についての誤り訂正実施例を示す図で
ある。
【図３】 図１に示すＥＣＣブロックのＣ２方向についての誤り訂正実施例を示す図で
ある。
【図４（ａ）】 インタリーブをかけたデータを記録する高密度光ディスク上のＲｅｗ
ｒｉｔａｂｌｅ領域のＥＣＣブロックの構成例を示す図である。
【図４（ｂ）】 インタリーブをかけたデータを記録する高密度光ディスク上のＲｅｗ
ｒｉｔａｂｌｅ領域のＥＣＣブロックの構成例を示す図である。
【図４（ｃ）】 インタリーブをかけたデータを記録する高密度光ディスク上のＲｅｗ
ｒｉｔａｂｌｅ領域のＥＣＣブロックの構成例を示す図である。
【図５】 図４に示すＥＣＣブロック中のメインデータに対して行う誤り訂正処理の手
順を示すフローチャート図である
【図６】 本発明の実施の形態１にかかる誤り訂正装置の構成例を示す概略図である。
【図７】 図６に示す誤り訂正装置内でのメインデータの転送順序を示す模式図である
。
【図８】 図６に示す誤り訂正装置内でのメインデータの誤り訂正処理順序を示す模式
図である。
また、本発明の請求項１６に係る誤り訂正装置は、請求項７に記載の誤り訂正装置において、前記データは光媒体に記憶されているデータであることを特徴とする。
また、本発明の請求項１７に係る誤り訂正方法は、訂正対象列の要素のひとつである第１のデータと、前回の訂正列において第１のデータと同じ位置に存在する第２のデータとがデインタリーブ前に同じサブデータ間に存在していたか否かを判定するステップと、同じサブデータ間に存在していた場合は、第２のデータの消失情報を、第１のデータの消失情報として設定するステップと、を含むことを特徴とする。
また、本発明の請求項１７に係る誤り訂正方法は、訂正対象列の要素のひとつである第１のデータと、前回の訂正列において第１のデータと同じ位置に存在する第２のデータとがデインタリーブ前に同じサブデータ間に存在していたか否かを判定するステップと、同じサブデータ間に存在していた場合は、第２のデータの消失情報を、第１のデータの消失情報として設定するステップと、を含むことを特徴とする。
Claims (16)
- インタリーブがかけられ、複数の符号列からなるデータに対して誤り訂正を行う誤り訂正方法において、
前記各符号列中の誤りをつきとめるための手掛かりを与えるステップと、
前記符号列を誤り訂正を行う順序に並び替える並び替えステップと、
誤り訂正を行う符号列を対象符号列とし、前記手掛かりを与えるステップにて与えられた前記対象符号列の前記手掛かりと、誤り訂正順序が前記対象符号列より前の符号列を誤り訂正するときに用いた前記手掛かりとの比較を行い、その比較結果に従って、前記対象符号列の誤りをつきとめるために用いる前記手掛かりとして、前記対象符号列の前記手掛かりを用いるか、誤り訂正順序が前記対象符号列より前の符号列を誤り訂正するときに用いた前記手掛かりを再び用いるかを判定する判定ステップと、
前記手掛かりを用いて、前記データを符号列毎に誤り訂正する誤り訂正ステップと、を含むことを特徴とする誤り訂正方法。 - 請求の範囲第１項に記載の誤り訂正方法において、
前記対象符号列の誤りをつきとめる手掛かりは、前記対象符号列に対して誤り訂正を行う前に決定することを特徴とする誤り訂正方法。 - 請求の範囲第１項に記載の誤り訂正方法において、
前記並び替えステップでは、前記データの符号列順序を少なくとも２列以上の間隔で入れ替えることを特徴とする誤り訂正方法。 - 請求の範囲第１項に記載の誤り訂正方法において、
前記手掛かりから、前記対象符号列が誤り訂正不能か否かを判定する第１の誤り訂正不能判定ステップを含み、
前記第１の誤り訂正不能判定ステップでの判定結果が誤り訂正不能を示す場合、前記手掛かりを用いずに誤り訂正を行うことを特徴とする誤り訂正方法。 - 請求の範囲第４項に記載の誤り訂正方法において、
誤り訂正順序が前記対象符号列より前の符号列が誤り訂正不能であったか否かを判定する第２の誤り訂正不能判定ステップを含み、
前記第２の誤り訂正不能判定ステップでの判定結果が誤り訂正不能を示す場合、前記対象符号列を、前記対象符号列の前記手掛かりを用いて誤り訂正することを特徴とする誤り訂正方法。 - 請求の範囲第１項に記載の誤り訂正方法において、
前記データは、光媒体に記憶されているデータであることを特徴とする誤り訂正方法。 - インタリーブがかけられ、複数の符号列からなるデータに対して誤り訂正を行う誤り訂正装置において、
誤り訂正を行うデータを格納する第１のメモリ回路と、
前記第１のメモリ回路から前記誤り訂正回路へ転送されるデータを誤り訂正の順序に並び替える制御を行う第１の制御回路と、
前記第１のメモリ回路に格納されたデータを、前記符号列中の誤りをつきとめるための手掛かりを用いて符号列毎に誤り訂正する誤り訂正回路と、
前記誤り訂正回路がデータの誤り訂正時に用いた手掛かりを記憶する記憶装置と、
前記対象符号列の前記手掛かりと、誤り訂正順序が前記対象符号列より前の符号列を誤り訂正するときに用いられ前記記憶装置に保持されている前記手掛かりとを比較する比較器と、
前記制御回路は、誤り訂正を行う符号列順序を少なくとも２列以上の間隔で入れ替え、
前記誤り訂正回路は、前記比較器の比較結果に従って、前記対象符号列の誤りをつきとめるための前記手掛かりとして、前記対象符号列の前記手掛かり、または、前記誤り訂正順序が前記対象符号列より前の符号列を誤り訂正するときに用いた前記手掛かりを用いて、前記対象符号列を誤り訂正することを特徴とする誤り訂正装置。 - 請求の範囲第７項に記載の誤り訂正装置において、
前記手掛かりを格納する第２のメモリ回路と、
前記第２のメモリ回路から前記手掛かりを読み出して転送する制御を行う第２の制御回路とを備えることを特徴とする誤り訂正装置。 - 請求の範囲第７項に記載の誤り訂正装置において、
前記記憶装置は、レジスタ群を備えることを特徴とする誤り訂正装置。 - 請求の範囲第９項に記載の誤り訂正装置において、
前記レジスタ群は、前記第２のメモリ回路から前記第２の制御回路を介して取得した前記手掛かりを保持することを特徴とする誤り訂正装置。 - 請求の範囲第１０項に記載の誤り訂正装置において、
前記レジスタ群は、前記第２のメモリ回路から取得した前記手掛かりの個数を保持する第１のレジスタと、
前記第２のメモリ回路から取得した前記手掛かりを保持する第２のレジスタとを備えることを特徴とする誤り訂正装置。 - 請求の範囲第１１項に記載の誤り訂正装置において、
前記第２のレジスタは、シフトレジスタであることを特徴とする誤り訂正装置。 - 請求の範囲第８項に記載の誤り訂正装置において、
前記第２の制御回路は、前記レジスタ群に格納されている情報を元に前記第２のメモリ回路から前記手掛かりを読み出す際に用いるアドレスを生成することを特徴とする誤り訂正装置。 - 請求の範囲第８項に記載の誤り訂正装置において、
前記データ比較器は、前記第２のメモリ回路に保持されている前記手掛かりと、前記第２のレジスタに保持されている前記手掛かりとを比較することを特徴とする誤り訂正装置。 - 請求の範囲第７項に記載の誤り訂正装置において、
前記第１の制御回路は、前記第１のメモリ回路から前記誤り訂正回路に対して、誤り訂正を行うデータを２符号列以上同時に転送するような制御を行い、
前記誤り訂正回路は、データを２符号列以上同時に受信可能な手段を有することを特徴とする誤り訂正装置。 - 請求の範囲第７項に記載の誤り訂正装置において、
前記データは光媒体に記憶されているデータであることを特徴とする誤り訂正装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/006909 WO2004109694A1 (ja) | 2003-06-02 | 2003-06-02 | インタリーブデータに対する誤り訂正方法および装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006085538A Division JP2006269063A (ja) | 2006-03-27 | 2006-03-27 | インタリーブデータに対する誤り訂正方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004109694A1 true JPWO2004109694A1 (ja) | 2006-07-20 |
| JP3850433B2 JP3850433B2 (ja) | 2006-11-29 |
Family
ID=33495895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005500519A Expired - Fee Related JP3850433B2 (ja) | 2003-06-02 | 2003-06-02 | インタリーブデータに対する誤り訂正方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050050425A1 (ja) |
| EP (2) | EP1519380A4 (ja) |
| JP (1) | JP3850433B2 (ja) |
| CN (1) | CN1628351A (ja) |
| WO (1) | WO2004109694A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7328395B1 (en) | 2004-04-13 | 2008-02-05 | Marvell International Ltd. | Iterative Reed-Solomon error-correction decoding |
| JP2006127635A (ja) * | 2004-10-28 | 2006-05-18 | Fujitsu Ltd | 情報記憶装置 |
| WO2007026848A1 (ja) * | 2005-09-01 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | 誤り訂正方法 |
| US7447980B2 (en) * | 2005-10-17 | 2008-11-04 | Newport Media, Inc. | Error detection and correction in data transmission packets |
| CN101576445B (zh) * | 2009-06-03 | 2010-12-01 | 重庆大学 | 拟人记忆的结构健康监测失效传感器数据重现方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE757116A (fr) * | 1969-10-29 | 1971-03-16 | Honeywell Inc | Procede et dispositif de codage de segments de codes de controle |
| EP0156440B1 (en) * | 1984-03-24 | 1990-01-24 | Koninklijke Philips Electronics N.V. | An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device |
| JPS63193723A (ja) * | 1987-02-06 | 1988-08-11 | Sony Corp | リ−ドソロモン符号の復号方法 |
| JP2751201B2 (ja) * | 1988-04-19 | 1998-05-18 | ソニー株式会社 | データ伝送装置及び受信装置 |
| US4998252A (en) * | 1987-08-06 | 1991-03-05 | Sony Corporation | Method and apparatus for transmitting digital data |
| US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
| JP3318841B2 (ja) * | 1992-08-20 | 2002-08-26 | ソニー株式会社 | 再生装置および再生方法 |
| KR950002304B1 (ko) * | 1992-10-07 | 1995-03-16 | 삼성전자주식회사 | 다중 오류정정 방법 |
| US5841794A (en) * | 1993-05-28 | 1998-11-24 | Sony Corporation | Error correction processing method and apparatus for digital data |
| US5369652A (en) * | 1993-06-14 | 1994-11-29 | International Business Machines Corporation | Error detection and correction having one data format recordable on record media using a diverse number of concurrently recorded tracks |
| JPH07123013A (ja) * | 1993-08-30 | 1995-05-12 | Victor Co Of Japan Ltd | エラー訂正装置 |
| JP3154607B2 (ja) * | 1993-12-28 | 2001-04-09 | 三菱電機株式会社 | 誤り訂正復号装置及び誤り訂正復号方法 |
| US5838696A (en) * | 1994-02-16 | 1998-11-17 | U.S. Philips Corporation | Record carrier and devices for reading and recording such a record carrier |
| JP2882302B2 (ja) * | 1995-02-24 | 1999-04-12 | 株式会社日立製作所 | 情報の記録方法及び再生方法 |
| US6112324A (en) * | 1996-02-02 | 2000-08-29 | The Arizona Board Of Regents Acting On Behalf Of The University Of Arizona | Direct access compact disc, writing and reading method and device for same |
| US5844919A (en) * | 1996-09-16 | 1998-12-01 | Cirrus Logic, Inc. | Sector and track level error correction system for disc storage systems |
| US5751733A (en) * | 1996-09-16 | 1998-05-12 | Cirrus Logic, Inc. | Interleaved redundancy sector for correcting an unrecoverable sector in a disc storage device |
| US5917670A (en) * | 1996-10-15 | 1999-06-29 | Quantum Corporation | Method for recovering data from disk with magneto-resistive head in presence of thermal asperities |
| JP3312363B2 (ja) * | 1996-12-27 | 2002-08-05 | 株式会社エヌ・ティ・ティ・ドコモ | 符号化装置および復号化装置および符号化復号化システム並びに方法 |
| US6040953A (en) * | 1997-03-25 | 2000-03-21 | International Business Machines Corporation | Adaptive data recovery method and means tuned to thermal asperities in a cyclic, multitracked magnetic storage subsystem |
| US5942005A (en) * | 1997-04-08 | 1999-08-24 | International Business Machines Corporation | Method and means for computationally efficient error and erasure correction in linear cyclic codes |
| US5920578A (en) * | 1997-04-23 | 1999-07-06 | Cirrus Logic, Inc. | Method and apparatus for efficiently processing a multi-dimensional code |
| US6029264A (en) * | 1997-04-28 | 2000-02-22 | The Trustees Of Princeton University | System and method for error correcting a received data stream in a concatenated system |
| US6378100B1 (en) * | 1997-12-29 | 2002-04-23 | U.S. Philips Corporation | Method and apparatus for encoding multiword information with error locative clues directed to low protectivity words |
| AU757231B2 (en) * | 1998-04-29 | 2003-02-06 | Koninklijke Philips Electronics N.V. | A method, device and carrier for encoding multiword information |
| US6389571B1 (en) * | 1998-11-16 | 2002-05-14 | Adaptec, Inc. | Apparatus and method for generating interleave erasure locations from thermal asperity erasure pointers |
| US6631492B2 (en) * | 2001-01-02 | 2003-10-07 | Eastman Kodak Company | Multitrack data recording and read out of recorded multitrack digital data for error correction |
| ATE309643T1 (de) * | 2001-04-19 | 2005-11-15 | Koninkl Philips Electronics Nv | Verfahren und gerät zur informationscodierung, verfahren und gerät zur informationsdecodierung, speichermedium und signal |
| US7159165B2 (en) * | 2001-04-20 | 2007-01-02 | Samsung Electronics Co., Ltd. | Optical recording medium, data recording or reproducing apparatus and data recording or reproducing method used by the data recording or reproducing apparatus |
| JP2002367296A (ja) * | 2001-06-05 | 2002-12-20 | Matsushita Electric Ind Co Ltd | ディスク媒体の誤り訂正符号化方法、誤り訂正符号化回路、ディスク媒体、誤り訂正方法、および誤り訂正回路 |
| JP2003256146A (ja) * | 2002-02-26 | 2003-09-10 | Sanyo Electric Co Ltd | データ中継制御装置 |
-
2003
- 2003-06-02 JP JP2005500519A patent/JP3850433B2/ja not_active Expired - Fee Related
- 2003-06-02 US US10/501,150 patent/US20050050425A1/en not_active Abandoned
- 2003-06-02 EP EP03730750A patent/EP1519380A4/en not_active Withdrawn
- 2003-06-02 EP EP08155906A patent/EP1953754A3/en not_active Withdrawn
- 2003-06-02 CN CNA038024942A patent/CN1628351A/zh active Pending
- 2003-06-02 WO PCT/JP2003/006909 patent/WO2004109694A1/ja active Search and Examination
Also Published As
| Publication number | Publication date |
|---|---|
| CN1628351A (zh) | 2005-06-15 |
| EP1953754A3 (en) | 2011-04-06 |
| WO2004109694A1 (ja) | 2004-12-16 |
| EP1519380A1 (en) | 2005-03-30 |
| EP1519380A4 (en) | 2006-11-02 |
| US20050050425A1 (en) | 2005-03-03 |
| JP3850433B2 (ja) | 2006-11-29 |
| EP1953754A2 (en) | 2008-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881232A (en) | Method and apparatus for error correction | |
| US6553533B2 (en) | Method and apparatus for detecting and correcting errors and erasures in product ECC-coded data arrays for DVD and similar storage subsystems | |
| KR0163566B1 (ko) | 에러 정정 방법 | |
| JP3945602B2 (ja) | 訂正検査方法及び訂正検査装置 | |
| EP1640988B1 (en) | Method and apparatus for decoding multiword information | |
| JP2004281037A (ja) | 記憶媒体に記憶されたデータを訂正する方法およびシステム、ならびにコンピュータ可読記憶媒体 | |
| US20070198904A1 (en) | Error correction processing apparatus and error correction processing method | |
| JP3850433B2 (ja) | インタリーブデータに対する誤り訂正方法および装置 | |
| WO2010143442A1 (ja) | 誤り訂正方法、及びデータ再生装置 | |
| JP2010287271A5 (ja) | ||
| JP2004080762A (ja) | クロスインターリーブリード−ソロモン符号訂正を行う方法及び装置 | |
| JP2006269063A (ja) | インタリーブデータに対する誤り訂正方法および装置 | |
| JP4355018B2 (ja) | エラー訂正処理装置の制御方法 | |
| JP2000010807A (ja) | ディジタルデータ再生装置 | |
| JP4112520B2 (ja) | 訂正符号生成装置、訂正符号生成方法、誤り訂正装置、および誤り訂正方法 | |
| US7213190B2 (en) | Data processing apparatus and method | |
| JP2544109B2 (ja) | 情報記録装置 | |
| JP4237757B2 (ja) | 誤り検出装置、及び誤り検出方法 | |
| JP2006134550A (ja) | マルチワード情報をデコードするための方法及び装置 | |
| JPH07112160B2 (ja) | 誤り訂正符号の復号方法 | |
| JP2578740B2 (ja) | 誤り訂正方法 | |
| JP3242682B2 (ja) | 誤り訂正処理装置 | |
| JPH0628343B2 (ja) | 積符号の復号方法 | |
| JP3246926B2 (ja) | 誤り訂正処理装置 | |
| JP2003173633A (ja) | 光ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040629 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20060313 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |