JPWO2004105128A1 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JPWO2004105128A1
JPWO2004105128A1 JP2004572090A JP2004572090A JPWO2004105128A1 JP WO2004105128 A1 JPWO2004105128 A1 JP WO2004105128A1 JP 2004572090 A JP2004572090 A JP 2004572090A JP 2004572090 A JP2004572090 A JP 2004572090A JP WO2004105128 A1 JPWO2004105128 A1 JP WO2004105128A1
Authority
JP
Japan
Prior art keywords
semiconductor package
flexible tape
package according
mounting portion
speed signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004572090A
Other languages
English (en)
Other versions
JP4145879B2 (ja
Inventor
池内　公
公 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2004105128A1 publication Critical patent/JPWO2004105128A1/ja
Application granted granted Critical
Publication of JP4145879B2 publication Critical patent/JP4145879B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10492—Electrically connected to another device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

半導体パッケージであって、実装部分及び延長部分を有するフレキシブルテープと、フレキシブルテープの実装部分に設けられた複数のアレイ状接続電極と、フレキシブルテープの実装部分に搭載された半導体チップを含んでいる。半導体パッケージは更に、フレキシブルテープの延長部分の先端に形成された高速信号用電極と、半導体チップと高速信号用電極を接続するフレキシブルテープに設けられた伝送線路を含んでいる。フレキシブルテープの実装部分にはスティフナが搭載されている。

Description

本発明は高速信号用入出力端子を有する半導体パッケージに関する。
従来の高速信号用入出力端子を有する半導体パッケージとして、パッケージの一部にコネクタを取り付けることによって、高速信号を劣化なしに伝送可能な半導体パッケージが知られている。しかし、このようにパッケージの一部にコネクタを取り付けた半導体パッケージでは、コネクタを取り付けるための構造が複雑となりコストアップの要因となっていた。また、コネクタを取り付ける必要性からパッケージの小型化が困難であるという問題があった。
特開２０００−２３２１９７は高速信号電極の回りをグランド電極で取り囲んだ構成を有する半導体パッケージを開示している。高速信号電極の回りをグランド電極で取り囲むことによって、高速信号接続部のインダクタンスを低減し、高速信号の劣化の少ないパッケージを実現している。この公開公報に記載された半導体パッケージでは、高速信号接続部のインダクタンスの低減はできるものの完全に０にすることはできず、２０ＧＨｚ以上の信号伝送時には信号劣化を引き起こすという問題がある。また、ソルダーボールから構成されたボール・グリッド・アレイ（ＢＧＡ）のボール径を小さくすることによっても接続部のインダクタンスは低減可能であるが、この場合には半導体パッケージをプリント配線板に実装するときの機械的な信頼性低下が問題となる。
特開２０００−２３２１９７号公報 特開平１０−２７０６００号公報
よって、本発明の目的は、２０ＧＨｚ以上の高周波信号に対しても劣化が少なく、且つ、安価で信頼性の高い高周波用半導体パッケージを提供することである。
本発明の一側面によると、実装部分及び延長部分を有するフレキシブルテープと、該フレキシブルテープの前記実装部分に設けられた複数のアレイ状接続電極と、前記フレキシブルテープの前記実装部分に搭載された半導体チップと、前記フレキシブルテープの前記延長部分の先端に形成された高速信号用電極と、前記半導体チップと前記高速信号用電極を接続する前記フレキシブルテープに設けられた伝送線路と、を具備したことを特徴とする半導体パッケージが提供される。
好ましくは、半導体パッケージはフレキシブルテープの実装部分に搭載されたスティフナを更に含んでいる。スティフナはセラミック又は樹脂から形成される。好ましくは、半導体パッケージはスティフナ上に搭載された放熱フィンを更に含んでいる。
好ましくは、半導体パッケージは高速信号用電極を間に挟んでフレキシブルテープの延長部分の先端に形成された一対のグランド電極を更に含んでいる。フレキシブルテープは伝送線路の両側に第１グランドパターンを有しており、各グランド電極は第１グランドパターンに接続されている。好ましくは、フレキシブルテープは伝送線路が形成された面と反対側の面の少なくとも伝送線路及び第１グランドパターンに対応する部分に第２グランドパターンを有している。
半導体チップはフレキシブルテープの実装部分にフリップチップボンディングされている。代替案として、半導体チップはフレキシブルテープの実装部分にＴＡＢ接続されている。
フレキシブルテープに形成されたアレイ状接続電極とプリント配線板はボールグリッドアレイにより接続される。好ましくは、プリント配線板は伝送線路とインピーダンス整合された配線パターンと、グランドパターンを有しており、高速信号用電極は配線パターンに接続され、グランド電極はプリント配線板のグランドパターンに接続される。
図１はプリント配線板上に実装された本発明第１実施形態の半導体パッケージの斜視図；
図２はプリント配線板上に実装された本発明第２実施形態の半導体パッケージの斜視図；
図３はスティフナ及び放熱フィンを搭載した状態の第１実施形態の半導体パッケージの断面図；
図４は図３に類似しており、放熱フィンが半導体チップに直接接触している第１実施形態の断面図；
図５は第２実施形態の高速信号用電極及びグランド電極と、プリント配線板の配線パターン及びグランドパターンとの接続の様子を示す平面図；
図６は半導体チップとフレキシブルテープがＴＡＢ接続された本発明第３実施形態の半導体パッケージの断面図；
図７は高速信号用電極が形成された面の裏面にグランドパターンを有する実施形態の一部断面図；
図８は図５に類似しており、図７に示した実施形態の高速信号用電極及びグランド電極と、プリント配線板の配線パターン及びグランドパターンとの接続の様子を示す平面図；
図９はフレキシブルテープの延長部分にコネクタを接続した実施形態の一部断面正面図；
図１０はフレキシブルテープの延長部分に高周波デバイスを接続した実施形態の一部断面正面図；
図１１はフレキシブルテープの延長部分に接続された高周波部品がプリント配線板と段差を有する実施形態の一部断面正面図である。
図１を参照すると、プリント配線板２６上に実装された本発明第１実施形態の半導体パッケージ２の斜視図が示されている。符号４は例えばポリイミドから形成されたフレキシブルテープであり、約５０μｍ程度の厚さを有している。フレキシブルテープ４は実装部分４ａと延長部分４ｂを有している。フレキシブルテープ４の実装部分４ａ上には半導体チップ６が実装されており、更にその裏面には複数のアレイ状接続電極８が形成されている。フレキシブルテープ４の延長部分４ｂの先端には高速信号用電極１０と、この高速信号用電極１０を挟み込む一対のグランド電極１４が形成されている。半導体チップ６と高速信号用電極１４はフレキシブルテープ４に形成された伝送線路１２により接続されている。
図３はスティフナ１８及ぶ放熱フィン２２を搭載した状態の第１実施形態の半導体パッケージ２の断面図を示している。半導体チップ６は接続部のインダクタンスの少ない複数の半田ボール１６を使用したフリップチップボンディングによりフレキシブルテープ４の実装部４ａ上に実装されている。フレキシブルテープ４の実装部分４ａ上には、例えば放熱特性のよいセラミックから形成されたスティフナ（硬直剤）１８が搭載され、接着剤により固着されている。符号２０はスティフナ１８を半導体チップ６に固着する接着剤を示している。スティフナ１８上には、例えばアルミニウムから形成された放熱フィン２２が搭載され、接着剤により固着されている。アレイ状に配置された各接続電極８に対応して半田ボールからなるボールグリッドアレイ（ＢＧＡ）２４が設けられている。
図４は図３に示した第１実施形態のスティフナ１８の変形例を示している。この実施形態では、放熱フィン２２が直接半導体チップ６に接触している。よって、半導体チップ６の発熱は主に放熱フィン２２を介して放熱されるため、スティフナ１８´をセラミックに比較して放熱特性が劣る樹脂から形成することができる。半導体パッケージ２の半導体チップ６はボールグリッドアレイ２４によりプリント配線板２６の配線パターンに接続されると共に、伝送線路１２及び高速信号用電極１０を介してプリント配線板２６の配線パターンに接続される。
本実施形態によれば、高速信号のプリント配線板２６への接続を半導体パッケージの基材としてのフレキシブルテープ４の延長部４ｂ上に設けた伝送線路１２経由で行うことで、劣化の少ない高速信号の接続を実現している。テープ延長部４ｂはプリント配線板２６から浮いているので、温度変化等により生ずるストレスを変形することにより吸収することができる。テープ延長部４ｂについては、パッケージの複数辺からテープ延長部を引き出し、それぞれの延長部に高速信号用の伝送線路を形成するようにしてもよい。
図２はプリント配線板２６上に実装された本発明第２実施形態の半導体パッケージ２Ａの斜視図を示している。本実施形態では、フレキシブルテープ４の延長部分４ｂ´は実装部分４ａの幅よりも狭い幅を有している。このように、延長部分４ｂ´の幅をパッケージの一辺より狭くすることによって、テープ曲げに対する許容範囲が広がり、半導体パッケージ２Ａのプリント配線板２６への実装時に生じる機械的ストレスを解放することができ、機械的衝撃に対する信頼度の高い実装を実現することができる。
図５は図２に示した第２実施形態のテープ延長部分４ｂ´とプリント配線板２６との接続の様子を示している。テープ延長部分４ｂ´の伝送線路１２の両側にはグランドパターン１３が形成されており、これらのグランドパターン１３はグランド電極１４にそれぞれ接続されている。高速信号用電極１０は伝送線路１２とインピーダンス整合されたプリント配線板２６の配線パターン２８に接続され、各グランド電極１４はプリント配線板２６のグランドパターン３０にそれぞれ接続される。このように、テープ延長部分４ｂ´とプリント配線板２６との接続を、高速信号用電極１０の両側にグランド電極１４を配置したコプレーナ線路形態で実現しているため、高速信号の劣化要因であるグランドの不連続性を防止し、高速信号の劣化を抑制することができる。図５は１本の信号線の形態であるが、複数本の信号線についても同様の形態で接続できる。図１に示した第１実施形態でも、フレキシブルテープ４の延長部分４ｂとプリント配線板２６との接続は、同様なコプレーナ接続を行っている。
図６は本発明第３実施形態の半導体パッケージ２Ｂの断面図を示している。本実施形態では、半導体チップ６とフレキシブルテープ４の配線パターンとは、テープ上の配線パターンをそのまま半導体チップ６に接続するテープ・オートメイティッド・ボンディング（ＴＡＢ）３２により接続されている。これにより、接続部のインダクタンスを最小にすることができ、安価で劣化の少ない接続を実現可能である。
図７を参照すると、フレキシブルテープ４の延長部分４ｂ´は伝送線路１２が形成された面と反対側の面にグランドパターン３４を有している。伝送線路１２の両側には、図８に示すように一対のグランドパターン１３が形成されており、これらのグランドパターン１３はそれぞれグランド電極１４を介してプリント配線板２６のグランドパターン３０に接続されている。伝送線路１２の背面に形成されたグランドパターン３４は、少なくとも伝送線路１２及び一対のグランドパターン１３に対応する位置に形成されている。このように、テープ延長部分４ｂ´の伝送線路１２にグランデッド・コプレーナ線路を採用し、伝送線路１２及びその両脇のグランドパターン１３をそれぞれ高速信号用電極１０及びグランド電極１４を介してプリント配線板２６の配線パターン２８及びグランドパターン３０に接続することによって、高速信号について劣化の少ない接続を実現することができる。
図９を参照すると、金属ブロック３６上にプリント配線板２６が搭載されており、金属ブロック３６に形成した穴３７中に挿入されたコネクタ３８の端子４０が伝送線路１２に接続されている。この実施形態によれば、機械的衝撃に対する信頼性が高く、高速信号について劣化の少ない外部接続を実現することができる。
図１０を参照すると、金属ブロック３６Ａ上にプリント配線板２６及び高周波デバイス４２が搭載されており、テープ延長部分４ｂ´の伝送線路１２と高周波デバイス４２の信号電極４４とはボンディングワイヤ４８で接続され、延長部分４ｂ´のグランドパターン３４と高周波デバイス４２のグランド電極４６とは金属ブロック３６Ａを介して接続されている。高周波デバイス４２に変えて、光デバイスを同様に接続するようにしてもよい。このように、半導体パッケージと高周波デバイス４２又は光デバイスを直接接続することによって、機械的衝撃に対する信頼性が高く、高速信号について劣化の少ない接続を実現することができる。
図１１を参照すると、金属ブロック３６Ｂは段差３７を有しており、プリント配線板２６が搭載された位置より上部に高周波デバイス４２が金属ブロック３６Ｂ上に搭載されている。このように延長部分４ｂ´がフレキシブルテープから形成されているため、段差のある接続も容易に達成することができ、実装面積を低減することができる。
本発明では、高速信号は伝送線路１２及び高速信号用電極１０を介してプリント配線板２６の配線パターンに接続し、低速信号はボールグリッドアレイ２４を介してプリント配線板２６の配線パターンに接続する。この構成により、高周波信号についてはインピーダンス的に不連続箇所がなく、伝送線路経由でプリント配線板の配線パターンと接続することができ、高速信号の劣化を最小限に抑えることができる。
高速信号以外の接続については、プリント配線板への搭載が容易なボールグリッドアレイ用のアレイ状接続電極８を有することによって、半導体パッケージの低コスト化が可能である。また、半導体パッケージの基材としてフレキシブルテープを使用することによって、高速用電極、アレイ状電極の接続部への機械的なストレスが解放され、実装時の機械的な信頼性について確保することができる。

Claims (16)

  1. 実装部分及び延長部分を有するフレキシブルテープと、
    該フレキシブルテープの前記実装部分に設けられた複数のアレイ状接続電極と、
    前記フレキシブルテープの前記実装部分に搭載された半導体チップと、
    前記フレキシブルテープの前記延長部分の先端に形成された高速信号用電極と、
    前記半導体チップと前記高速信号用電極を接続する前記フレキシブルテープに設けられた伝送線路と、
    を具備したことを特徴とする半導体パッケージ。
  2. 前記フレキシブルテープの前記実装部分に搭載されたスティフナを更に具備した請求項１記載の半導体パッケージ。
  3. 前記スティフナはセラミックから形成されており、前記フレキシブルテープの前記実装部分に接着されている請求項２記載の半導体パッケージ。
  4. 前記スティフナは樹脂から形成されており、前記フレキシブルテープの前記実装部分に接着されている請求項２記載の半導体パッケージ。
  5. 前記延長部分は前記実装部分の幅より狭い幅を有している請求項１記載の半導体パッケージ。
  6. 前記高速信号用電極を間に挟んで前記フレキシブルテープの前記延長部分の先端に形成された一対のグランド電極を更に具備した請求項２記載の半導体パッケージ。
  7. 前記フレキシブルテープは前記伝送線路の両側に第１グランドパターンを有しており、前記各グランド電極は該第１グランドパターンに接続されている請求項６記載の半導体パッケージ。
  8. 前記フレキシブルテープは前記伝送線路が形成された面と反対側の面の少なくとも前記伝送線路及び前記第１グランドパターンに対応する部分に第２グランドパターンを有している請求項７記載の半導体パッケージ。
  9. 前記半導体チップは前記フレキシブルテープの実装部分にフリップチップボンディングされている請求項２記載の半導体パッケージ。
  10. 前記半導体チップは前記フレキシブルテープの前記実装部分にＴＡＢ接続されている請求項２記載の半導体パッケージ。
  11. 前記フレキシブルテープが実装されるプリント配線板を更に具備し、
    前記複数のアレイ状接続電極と前記プリント配線板はボールグリッドアレイにより接続されている請求項６記載の半導体パッケージ。
  12. 前記プリント配線板は前記伝送線路とインピーダンス整合された配線パターンと、グランドパターンを有しており、前記高速信号用電極は前記配線パターンに接続され、前記グランド電極は前記グランドパターンに接続されている請求項１１記載の半導体パッケージ。
  13. 前記高速信号用電極に接続されたコネクタを更に具備した請求項１１記載の半導体パッケージ。
  14. 高速信号用電極に接続された高周波部品を更に具備した請求項１１記載の半導体パッケージ。
  15. 前記プリント配線板及び前記高周波部品が搭載される金属ブロックを更に具備し、
    該金属ブロックは該金属ブロック上に搭載された前記高周波部品の高さが前記プリント配線板より高くなるような段差を有している請求項１４記載の半導体パッケージ。
  16. 前記スティフナ上に搭載された放熱フィンを更に具備した請求項２記載の半導体パッケージ。
JP2004572090A 2003-05-20 2003-05-20 半導体パッケージ Expired - Fee Related JP4145879B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/006259 WO2004105128A1 (ja) 2003-05-20 2003-05-20 半導体パッケージ

Publications (2)

Publication Number Publication Date
JPWO2004105128A1 true JPWO2004105128A1 (ja) 2006-07-20
JP4145879B2 JP4145879B2 (ja) 2008-09-03

Family

ID=33463125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004572090A Expired - Fee Related JP4145879B2 (ja) 2003-05-20 2003-05-20 半導体パッケージ

Country Status (3)

Country Link
US (1) US7279778B2 (ja)
JP (1) JP4145879B2 (ja)
WO (1) WO2004105128A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065954A1 (en) * 2007-09-07 2009-03-12 Attma Sharma Packaging Method For Wideband Power Using Transmission Lines
JP2011134789A (ja) * 2009-12-22 2011-07-07 Mitsubishi Electric Corp 半導体装置、及びプリント配線板
JP2014067755A (ja) * 2012-09-24 2014-04-17 Renesas Electronics Corp 半導体装置、半導体装置の設計方法、及び半導体装置の製造方法
FR3000325B1 (fr) * 2012-12-21 2016-04-29 Thales Sa Dispositif d'interconnexion pour circuits electroniques, notamment des circuits electroniques hyperfrequence

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982877A (ja) * 1995-09-19 1997-03-28 Dainippon Printing Co Ltd 樹脂封止型半導体装置及びそれに用いられるリードフレーム部材
JP3942206B2 (ja) * 1995-12-25 2007-07-11 エルピーダメモリ株式会社 半導体装置の製造方法
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
JPH09232368A (ja) * 1996-02-20 1997-09-05 Fujitsu Ltd 半導体装置
JP2882396B2 (ja) 1997-03-24 1999-04-12 日本電気株式会社 半導体装置
US6194669B1 (en) 1999-02-05 2001-02-27 Trw Inc. Solder ball grid array for connecting multiple millimeter wave assemblies
JP3239874B2 (ja) * 1999-02-19 2001-12-17 日本電気株式会社 半導体装置
JP2001077236A (ja) * 1999-09-07 2001-03-23 Casio Comput Co Ltd 半導体装置及びその接合構造
JP2002016167A (ja) * 2000-06-28 2002-01-18 Kyocera Corp 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ
US6882042B2 (en) * 2000-12-01 2005-04-19 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging

Also Published As

Publication number Publication date
US20050224929A1 (en) 2005-10-13
JP4145879B2 (ja) 2008-09-03
US7279778B2 (en) 2007-10-09
WO2004105128A1 (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
US6218731B1 (en) Tiny ball grid array package
US5057805A (en) Microwave semiconductor device
US20140238729A1 (en) Printed circuit board structure with heat dissipation function
US8110929B2 (en) Semiconductor module
US6483186B1 (en) High power monolithic microwave integrated circuit package
US7279778B2 (en) Semiconductor package having a high-speed signal input/output terminal
CN114488419B (zh) 一种光模块封装结构
US6316828B1 (en) Structure of a solder mask for the circuit module of a BGA substrate
JP2007005452A (ja) 半導体装置
US9905517B2 (en) Semiconductor device
KR100248035B1 (ko) 반도체 패키지
US7064627B2 (en) Signal transmission structure having a non-reference region for matching to a conductive ball attached to the signal transmission structure
KR20040063784A (ko) 반도체장치
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
US7053472B2 (en) Optical package structure
US7091608B2 (en) Chip package
JP3753069B2 (ja) ボールグリッドアレイ及びその端子構造
KR100374242B1 (ko) 반도체 장치
US20030222271A1 (en) Optical package structure
JP3348562B2 (ja) 半導体パッケージの実装構造
JP4479317B2 (ja) 高周波パッケージ実装済基板
JP2007235149A (ja) 半導体装置および電子装置
KR19990059688A (ko) 플립칩 실장 방법
JP2959702B2 (ja) リードフレーム
JP2020191329A (ja) 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080618

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees