JP2020191329A - 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法 - Google Patents

半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法 Download PDF

Info

Publication number
JP2020191329A
JP2020191329A JP2019094613A JP2019094613A JP2020191329A JP 2020191329 A JP2020191329 A JP 2020191329A JP 2019094613 A JP2019094613 A JP 2019094613A JP 2019094613 A JP2019094613 A JP 2019094613A JP 2020191329 A JP2020191329 A JP 2020191329A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode pad
substrate
circuit board
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019094613A
Other languages
English (en)
Other versions
JP7300625B2 (ja
Inventor
正三 越智
Shozo Ochi
正三 越智
敬子 生田
Keiko Ikuta
敬子 生田
大輔 櫻井
Daisuke Sakurai
大輔 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2019094613A priority Critical patent/JP7300625B2/ja
Publication of JP2020191329A publication Critical patent/JP2020191329A/ja
Application granted granted Critical
Publication of JP7300625B2 publication Critical patent/JP7300625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Die Bonding (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】２つの回路基板間を接続するボンディング配線の距離を縮小することを可能とする半導体装置の実装構造を提供すること。【解決手段】メイン基板と、第１ダイボンド材を介して、前記メイン基板の基板面の第１領域に取り付けられたサポート基材と、自身の第１エッジ部が前記サポート基材のエッジ部よりも横方向に突出するように、第２ダイボンド材を介して、前記サポート基材の上面に取り付けられた第１回路基板と、自身の第２エッジ部が前記第１回路基板の前記第１エッジ部と対向するように、第３ダイボンド材を介して、前記メイン基板の基板面の第２領域に取り付けられた第２回路基板と、前記第１回路基板の基板面内の前記第１エッジ部側に形成された第１電極パッドと、前記第２回路基板の基板面内の前記第２エッジ部側に形成された第２電極パッドとを接続するボンディング配線と、を備える半導体装置の実装構造。【選択図】図１

Description

本発明は、半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法に関するものである。
従来、電気信号を光信号に変換して光信号を送信あるいは受信する光モジュールが知られている。
図６は、従来の光モジュール５０の構成を示す断面図である。
図６に示すように、光モジュール５０としては、発光（送信）側光モジュール５０Ａと受光（受信）側光モジュール５０Ｂの各々の第１基板５１の表面に形成された溝内に設けられた内部導波路５２と、この溝の先端部に形成された光路変換用のミラー部５３とが設けられている。
また、各第１基板５１の表面に実装され、ミラー部５３を介して内部導波路５２のコア部に光信号を発光し、若しくはミラー部５３を介して内部導波路５２のコア部からの光信号を受光する発光素子（光素子）５４Ａと受光素子（光素子）５４Ｂとが設けられている。
さらに、発光素子５４Ａと受光素子５４Ｂの各内部導波路５２のコア部と光学的に結合される外部導波路（光ファイバー）５５が設けられている。
各第１基板５１の表面に、発光素子５４Ａの発光面と受光素子５４Ｂの受光面を実装面として、それぞれバンプでフリップチップ実装している。また、各第１基板５１は、別の第２基板（インタポーザ基板）５６の表面にそれぞれ設置されている。この各第２基板５６の表面には、発光素子５４Ａに電気信号を送信するためのＩＣ回路が形成された信号処理部（ＩＣ基板）５７Ａと、受光素子５４Ｂからの電気信号を受信するためのＩＣ回路が形成された信号処理部（ＩＣ基板）５７Ｂがそれぞれ実装されている。そして、発光素子５４Ａと受光素子５４Ｂと、各第２基板５６の信号処理部５７Ａ、５７Ｂとは、ループ状のワイヤーボンディング５８でそれぞれ電気的に接続されている。また、各信号処理部５７Ａ、５７Ｂを他の回路装置に電気的に接続するためのコネクタ５９と、各信号処理部５７Ａ、５７Ｂとは、ループ状のワイヤーボンディング６０でそれぞれ電気的に接続されている。
前記のような光モジュール５０において、１０Ｇｂｓ以上の高速伝送を考慮すると、電気信号を送信する配線１ライン当たりの高速化、または複数の電気信号を同時に伝送する多チャンネル化が手法として考えられる。
配線１ライン当たりの高速化の場合には、ワイヤーボンディング５８のインダクタンス成分によるインピーダンス不整合によって、信号反射による遅延での高周波信号の劣化が無視できなくなる。ここで、インダクタンス成分は、ワイヤーボンディング５８の長さに比例するものであるために、配線１ライン当たりの高速化のためには、ワイヤーボンディング５８の長さを短くする必要がある。
また、多チャンネル化の場合には、複数の配線を並列して配置するために、それぞれの配線間で電気信号が相互干渉するクロストークの増加が問題となる。一般にクロストークは配線間の容量結合によって起こり、低減するための対策としては、配線長さの短縮、配線間隔の増加、ＧＮＤ回路でのシールド等が挙げられる。しかし、ワイヤーボンディング５８では、ＧＮＤ回路でのシールドができず、配線間隔を増加すると光モジュールが大型化するというデメリットが発生する。したがって、多チャンネル化を考慮する際にも、ワイヤーボンディング５８の長さを短くする必要がある（特許文献１参照）。
図７は、特許文献１に記載された発光側光モジュールの断面図である。
第１基板１の表面には、発光素子１２ａのバンプ１２ｃの近傍から斜め下方向に傾斜する傾斜面１ｅと、この傾斜面１ｅの下端から水平となる水平面１ｆとでなる凹段部１ｇが形成されている。そして、発光素子１２ａのバンプ１２ｃに接続されたメタル回路（銅や金スパッタによるパターニング回路）１２ｄは、傾斜面１ｅと水平面１ｆに沿って形成されている。この結果、凹段部１ｇの水平面１ｆには、信号処理部４ａの発光素子１２ａ側のランド４ｃの方向に低くなった、発光素子１２ａ側のランド１２ｅが形成されるようになる。また、発光素子１２ａ側のランド１２ｅと、信号処理部４ａの発光素子１２ａ側のランド４ｃとは、ループ状のワイヤーボンディング２６で電気的に接続されている。さらに、信号処理部４ａのコネクタ７側のランド４ｄと、第２基板６の表面のコネクタ７のランド７ａとは、ループ状のワイヤーボンディング２７で電気的に接続されている。そして、コネクタ７のランド７ａは、第２基板６の貫通穴配線６ａを介してコネクタ７に電気的に接続されている。
図７において、第１基板１に形成した凹段部１ｇで、発光素子１２ａ側のランド１２ｅを低くすることで、信号処理部４ａの発光素子１２ａ側のランド４ｃとの高低差Ｈが少なくなり、その結果、ワイヤーボンディング２６の長さを短くできるので、高周波信号の劣化を抑えることができ、高速伝送が可能となる。
特許第５６５４１１７号公報
しかしながら、近年、この種の光モジュールを用いて、８Ｋ映像もしくはデータセンターのような超大容量データを高速伝送するための開発が進んでいく中、５０Ｇｂｓ以上の高速伝送が必要とされている。この種の光モジュールにおいて、このような超大容量データを高速伝送するためには、高周波信号の劣化を更に抑える必要がある。
図８は、従来の発光側光モジュールの形成工程を示す断面図である。
はじめに図８（ａ）に示すように、メイン基板８０１上に電極パッド８０２を形成し、駆動ＩＣ８０３上に電極パッド８０４を形成し、メイン基板８０１上の所定の位置にダイボンド材８０５ａを塗布し、ダイボンド材８０５ａ上の所定の位置に駆動ＩＣ８０３を配置する。
次に図８（ｂ）に示すように、熱硬化したダイボンド材８０５ｂを介してメイン基板８０１と駆動ＩＣ８０３を接合し、ダイボンド材８０５ｂは駆動ＩＣ８０３の周辺にフィレットを形成し、Ｓｉベンチ基板８０６上に電極パッド８０７と突起電極８０８と光導波路８０９とＶ溝８１０を形成し、メイン基板８０１上の所定の位置にダイボンド材８１１ａを塗布し、ダイボンド材８１１ａ上の所定の位置にＳｉベンチ８０６を配置する。
この時、フィレットを形成したダイボンド材８０５ｂに接触しないように、Ｓｉベンチ８０６を駆動ＩＣ８０３に近接配置する。
次に図８（ｃ）に示すように、熱硬化したダイボンド材８１１ｂを介してメイン基板８０１とＳｉベンチ８０６を接合し、ダイボンド材８１１ｂはＳｉベンチ８０６の周辺にフィレットを形成する。
最後に図８（ｄ）に示すように、光素子８１２上に電極パッド８１３を形成し、Ｓｉベンチ８０６上の電極パッド８０７と光素子８１２上の電極パッド８１３を、突起電極８０８を介して電気的に接続し、封止材８１５で固定する。その後、駆動ＩＣ８０３上の電極パッド８０４とＳｉベンチ８０６上の電極パッド８０７を金属線８１４で電気的に接続し、駆動ＩＣ８０３上の電極パッド８０４とメイン基板８０１上の電極パッド８０２を金属線８１６で電気的に接続し、Ｖ溝８１０に光ファイバー８１７を配置し、送信用の光モジュールが完成する。
図９は、従来の発光側光モジュールのワイヤーボンディング接合部の拡大図である。
図８に示す形成工程においては、メイン基板８０１上にある駆動ＩＣ８０３の周辺に形成されたダイボンド材８１１ｂのフィレットの広がり幅（即ち、駆動ＩＣ８０３のエッジ部からのダイボンド材８１１ｂのフィレットの広がり幅）９Ａが生じている。従って、Ｓｉベンチ８０６の外形ばらつきや、ダイボンドする際の実装ばらつきなどのマージンを考慮すると、駆動ＩＣ８０３とＳｉベンチ８０６は、距離９Ｂだけ離す必要がある。その結果、金属線８１４の短配線化が難しくなり、伝送損失が増大するという課題があった。
本発明は、上記問題点に鑑みてなされたもので、２つの回路基板間を接続するボンディング配線の距離を縮小することを可能とする半導体装置の実装構造、及び半導体装置の実装構造の製造方法を提供することを目的とする。
又、他の局面では、本発明は、自身に搭載された２つのチップ間を最短距離で配置してボンディング接続することにより、高周波信号の劣化を最小限に抑えて高速伝送が可能な光モジュールを提供することを目的とする。
前述した課題を解決する主たる本開示は、
メイン基板と、
第１ダイボンド材を介して、前記メイン基板の基板面の第１領域に取り付けられたサポート基材と、
自身の第１エッジ部が前記サポート基材のエッジ部よりも横方向に突出するように、第２ダイボンド材を介して、前記サポート基材の上面に取り付けられた第１回路基板と、
自身の第２エッジ部が前記第１回路基板の前記第１エッジ部と対向するように、第３ダイボンド材を介して、前記メイン基板の基板面の第２領域に取り付けられた第２回路基板と、
前記第１回路基板の基板面内の前記第１エッジ部側に形成された第１電極パッドと、前記第２回路基板の基板面内の前記第２エッジ部側に形成された第２電極パッドとを接続するボンディング配線と、
を備える半導体装置の実装構造である。
又、他の局面では、
上記の半導体装置の実装構造を適用した光モジュールである。
又、他の局面では、
上記の半導体装置の実装構造の製造方法であって、
前記第１電極パッド及び前記第２電極パッドのうち、前記メイン基板の前記基板面からの高さが低い方を１ｓｔボンドとし、高い方を２ｎｄボンドとして、前記ボンディング配線を形成した、
製造方法である。
以上のように、本発明の半導体装置の実装構造によれば、２つの回路基板間をワイヤーボンディングで接続する際のボンディング距離を縮小することが可能である。
又、本発明の光モジュールによれば、光モジュールを構成するチップ間を最短距離で配置してボンディング接続することにより、高周波信号の劣化を最小限に抑えて高速伝送を可能とすることができる。
本発明の一実施の形態における光モジュールの構成を示す断面図（ａ）、および平面図（ｂ） 本発明の一実施の形態における光モジュールの形成工程を示す断面図 本発明の一実施の形態における光モジュールのワイヤーボンディング接合部の拡大図 本発明の一実施の形態における光モジュールを４チャンネル構造に適用した平面図 本発明の一実施の形態における光モジュールを受光・発光一体型光モジュール構造に適用した平面図 従来の光モジュールの構成を示す断面図 従来のボンディング接続による発光側光モジュールの構成を示す断面図 従来のボンディング接続による発光側光モジュールの形成工程を示す断面図 従来のボンディング接続による発光側光モジュールのワイヤーボンディング接合部の拡大図
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については、同じ符号を付しており説明を省略する場合がある。
［光モジュールの構成］
以下、図１を参照して、一実施形態に係る半導体装置の実装構造について、説明する。本実施形態では、本発明の半導体装置の実装構造を受光側光モジュール（以下、「光モジュール」と略称する）に適用した態様について、説明する。但し、本発明の半導体装置の実装構造は、発光側光モジュールや、システム・オン・チップ（System on Chip）部品等、その他の半導体装置にも適用し得る。
図１（ａ）は、本実施形態に係る光モジュール１００の断面図であり、図１（ｂ）は、本実施形態に係る光モジュール１００の平面図である。
本実施形態に係る光モジュール１００は、メイン基板１０１、サポート基材１０４、ＩＣチップ１０６（本発明の「第１回路基板」に相当）、及び、Ｓｉベンチ基板１０８（本発明の「第２回路基板」に相当）を備えている。
本実施形態に係る光モジュール１００においては、図１（ａ）、図１（ｂ）に示すように、サポート基材１０４は、ダイボンド材１０３を介してメイン基板１０１に接続されている。また、ＩＣチップ１０６は、サポート基材１０４上にダイボンド材１０７を介して接続されている。
ここで、ＩＣチップ１０６は、一箇所のエッジ部１０６ａを、Ｓｉベンチ基板１０８の一箇所のエッジ部１０８ａと対向するように配設されている。また、ＩＣチップ１０６は、自身のエッジ部１０６ａをサポート基材１０４のエッジ部１０４ａよりもＳｉベンチ基板１０８のエッジ部１０８ａ側に近付けて配置されている。
Ｓｉベンチ基板１０８は、ダイボンド材１１３を介してメイン基板１０１に接続されている。また、Ｓｉベンチ基板１０８は、メイン基板１０１上でＩＣチップ１０６側に近付けて配置されている。
また、ＩＣチップ１０６のエッジ部１０６ａ側に形成された電極パッド１０５ａとＳｉベンチ基板１０８のエッジ部１０８ａ側に形成された電極パッド１０９とは、ボンディング配線１１７により、接続されている。また、ＩＣチップ１０６の電極パッド１０５ｂとメイン基板１０１の電極パッド１０２とは、ボンディング配線１１８により、接続されている。
また、電極パッド１０９、１１５と突起電極１１０を介して、Ｓｉベンチ基板１０８と受光素子１１４を電気的に接続している。Ｓｉベンチ基板１０８と受光素子１１４の接続部は、封止材１１６で固定されている。また、Ｓｉベンチ基板１０８上には、光導波路１１１と光ファイバー１１９を配置している。
＜寸法＞
本実施形態に係る光モジュール１００において、それぞれの部材のサイズは、メイン基板１０１が１０ｍｍ×１０ｍｍ×厚さ１．０ｍｍ、サポート基材１０４が１．６ｍｍ×１．６ｍｍ×厚さ０．１ｍｍ、ＩＣチップ１０６が２ｍｍ×２ｍｍ×厚さ０．２ｍｍ、Ｓｉベンチ基板１０８が３ｍｍ×３ｍｍ×厚さ０．４ｍｍ、受光素子１１４が０．５ｍｍ×０．５ｍｍ×０．１５ｍｍである。
尚、電極パッド１０５ａ、１０５ｂ、１０９及び１１５は、それぞれ、ＩＣチップ１０６のアレー状に形成された複数のパッド部によって構成されている。この時、ＩＣチップ１０６の電極パッド１０５ａ（及び１０５ｂ）の各パッド部のパッド幅は８０μｍ、パッド間のピッチは０．１ｍｍである。また、Ｓｉベンチ基板１０８の電極パッド１０９の各パッド部のパッド幅は８０μｍ、パッド間のピッチは０．１ｍｍである。また、受光素子１１４の電極パッド１１５の各パッド部のパッド幅は７０μｍ、パッド間のピッチは０．１ｍｍである。
また、Ｓｉベンチ基板１０８と受光素子１１４を接続する突起電極１１０の接合高さは１５μｍである。
＜電極パッド１０２、１０５ａ、１０５ｂ、１０９、１１５＞
電極パッド１０２、１０５ａ、１０５ｂ、１０９、１１５は、例えばアルミニウムなどによって形成されている。但し、これに代えて、銅のようにアルミニウムよりも導電率が高い金属を用いても良い。さらに、銅にニッケル／金めっき処理を施して酸化しにくい状態にしても良い。また、電極パッド１０２は、例えば銅などによって形成されているが、さらにニッケル／金めっき処理を施して酸化しにくい状態にしても良い。
＜突起電極１１０＞
突起電極１１０は、例えば半田などによって形成されている。但し、これに代えて、銅や金のような金属を用いても良い。
＜ボンディング配線１１７、１１８＞
ボンディング配線１１７、１１８は、例えば金などによって形成されている。但し、これに代えて、銅やアルミニウムなどを用いても良い。
＜メイン基板１０１＞
メイン基板１０１は、例えばガラスエポキシ基板などによって形成されている。但し、これに代えて、ビルドアップ基盤、アラミドエポキシ基板、セラミック基板などを用いても良い。
＜サポート基材１０４＞
サポート基材１０４は、ＩＣチップ１０６の高さを調整する用途として配設されている。サポート基材１０４は、例えばＳｉ基板などによって形成されている。但し、これに代えて、ガラス、セラミック基板などを用いても良い。尚、サポート基材１０４のサイズは、平面視で、ＩＣチップ１０６のサイズよりも小さい。
＜ダイボンド材１０３、１０７、１１３＞
ダイボンド材１０３、１０７、１１３は、例えば銀ペーストなどの導電材料によって形成されている。但し、これに代えて、エポキシ樹脂などの非導電材料を用いても良い。
＜受光素子１１４＞
光モジュール１００において、光ファイバー１１９から伝播される光信号を光−電気変換するフォトダイオードとして受光素子１１４（本発明の「光半導体デバイス」に相当）が用いられている。
尚、本発明の実装構造を発光側光モジュールに適用する場合には、受光素子１１４に代えて、ＶＣＳＥＬ（ビクセル）素子もしくはＬＥＤ素子等の発光素子が適用される。ここで、ＶＣＳＥＬ素子とは、Vertical Cavity Surface Emitting Laser（垂直共振器面発光レーザ）の略称で、基板面に対して垂直方向に光を共振させ、面と垂直方向に出射させる半導体レーザの一種である。
＜ＩＣチップ１０６＞
ＩＣチップ１０６は、例えば、受光素子１１４で光−電気変換され、この電気信号をインピーダンス変換及び増幅して出力するトランスインピーダンスアンプである（ＴＩＡ素子とも称される）。
尚、本発明の実装構造を発光側光モジュールに適用する場合には、ＩＣチップ１０６としては、例えば、発光素子を駆動させるためのドライバ素子が適用される。
＜Ｓｉベンチ基板１０８＞
Ｓｉベンチ基板１０８は、電気・光変換回路（例えば、受光素子１１４）や光ファイバー１１９を搭載するシリコン基板である。シリコン基板は、Ｓｉの結晶方位を利用した高精度なエッチング溝加工が可能である。そのため、光モジュール１００の電気・光変換部品として、Ｓｉベンチ基板１０８を用いることにより、平坦性が良好となる。
＜光導波路１１１、光ファイバー１１９＞
Ｓｉベンチ基板１０８上には、ＩＣチップ１０６と光学的に結合する光導波路１１１と、光導波路１１１と光学的に結合する光ファイバー１１９が配置されている。但し、光導波路１１１を必ずしも設ける必要はない。
［光モジュールの製造方法］
本実施形態に係る光モジュール１００は、図２の工程により作製することができる。
図２（ａ）〜（ｅ）は、本実施形態に係る光モジュール１００の形成工程を示す断面図である。
はじめに、図２（ａ）に示すように、メイン基板１０１上に電極パッド１０２を形成し、メイン基板１０１上の所定の位置にダイボンド材１０３を塗布し、ダイボンド材１０３上の所定の位置にサポート基材１０４を配置する。
次に、図２（ｂ）に示すように、熱硬化したダイボンド材１０３を介してメイン基板１０１とサポート基材１０４を接合する。このとき、ダイボンド材１０３は、サポート基材１０４の周辺にフィレットを形成する。そして、ＩＣチップ１０６上に電極パッド１０５ａを形成し、サポート基材１０４上の所定の位置にダイボンド材１０７を塗布し、ダイボンド材１０７上の所定の位置にＩＣチップ１０６を配置する。
次に、図２（ｃ）に示すように、熱硬化したダイボンド材１０７を介してサポート基材１０４とＩＣチップ１０６を接合する。このとき、ダイボンド材１０７は、ＩＣチップ１０６の周辺にフィレットを形成する。そして、Ｓｉベンチ基板１０８上に電極パッド１０９と突起電極１１０と光導波路１１１とＶ溝１１２を形成し、メイン基板１０１上の所定の位置にダイボンド材１１３を塗布し、ダイボンド材１１３上の所定の位置にＳｉベンチ基板１０８を配置する。
この時、ＩＣチップ１０６のエッジ部１０６ａをサポート基材１０４のエッジ部よりもＳｉベンチ基板１０８のエッジ部１０８ａに近付けて配置し、フィレットを形成したダイボンド材１０３、１０７に接触しないように、Ｓｉベンチ基板１０８をＩＣチップ１０６に近接配置する。
次に、図２（ｄ）に示すように、熱硬化したダイボンド材１１３を介してメイン基板１０１とＳｉベンチ基板１０８を接合する。このとき、ダイボンド材１１３はＳｉベンチ基板１０８の周辺にフィレットを形成する。
最後に、図２（ｅ）に示すように、受光素子１１４上に電極パッド１１５を形成し、Ｓｉベンチ基板１０８上の電極パッド１０９と受光素子１１４上の電極パッド１１５を、突起電極１１０を介して電気的に接続し、封止材１１６で固定する。そして、ＩＣチップ１０６上の電極パッド１０５ａとＳｉベンチ基板１０８上の電極パッド１０９とをボンディング配線１１７で電気的に接続する。そして、ＩＣチップ１０６上の電極パッド１０５ａとメイン基板１０１上の電極パッド１０２とをボンディング配線１１８で電気的に接続する。そして、Ｖ溝１１２に光ファイバー１１９を配置する。これによって、光モジュール１００が完成する。
［ワイヤーボンディング接合部の詳細構成］
次に、図３を参照して、ＩＣチップ１０６の電極パッド１０５ａとＳｉベンチ基板１０８の電極パッド１０９を接続するボンディング配線１１７のワイヤーボンディング接合部の詳細構成について、説明する。
図３（ａ）は、ボンディング配線１１７のワイヤーボンディング接合部の拡大図である。
本実施形態に係る光モジュール１００においては、サポート基材１０４のサイズをＩＣチップ１０６よりも小さく設定しており、ＩＣチップ１０６のエッジ部１０６ａが、サポート基材１０４のエッジ部１０４ａよりも横方向に突出する。かかる構成において、メイン基板１０１上にあるサポート基材１０４の周辺に形成されたダイボンド材１０３のフィレットの広がり幅３Ａは、例えば、０．１ｍｍ、サポート基材１０４に対するＩＣチップ１０６のはみ出し幅３Ｂは、０．２ｍｍとなる。
つまり、本実施形態に係る光モジュール１００においては、広がり幅３Ａ＜はみ出し幅３Ｂとなるため、ダイボンド材１０３のはみ出しを考慮することなく、ＩＣチップ１０６をＳｉベンチ基板１０８に近接することが可能となる。尚、ここでは、ＩＣチップ１０６のエッジ部１０６ａとＳｉベンチ基板１０８のエッジ部１０８ａ間の距離３Ｃは、外形ばらつきや、ダイボンドする際の実装ばらつきなどのマージンを考慮して２０μｍとなる。
さらに、本実施形態に係る光モジュール１００においては、メイン基板１０１の基板面を基準として、ＩＣチップ１０６の電極パッド１０５ａよりもＳｉベンチ基板１０８の電極パッド１０９の方が高く設定されている。電極パッド間の高さの差３Ｄ（ＩＣチップ１０６の電極パッド１０５ａとＳｉベンチ基板１０８の電極パッド１０９の高さの差を表す。以下同じ）は、例えば、５０μｍであり、ボンディング配線１１７をボンディング接続する際、ＩＣチップ１０６の電極パッド１０５ａに１ｓｔボンドしてから打ち上げた時のループ高さ３Ｅは、例えば、８０μｍである。これにより、Ｓｉベンチ基板１０８の電極パッド１０９への打ち下げ距離は、３０μｍとなっている。
尚、ボンディング配線１１７の１ｓｔボンド側の電極パッド（ここでは、電極パッド１０５ａ）には、突起部１１７ａが形成される。
図３（ｂ）は、比較例として、本実施形態に係る光モジュール１００において、ＩＣチップ１０６の電極パッド１０５ａとＳｉベンチ基板１０８の電極パッド１０９を同じ高さに配設した場合のボンディング配線１１７の態様を示す。
図３（ｂ）のように、電極パッド間の高さの差３Ｄ’が０μｍの場合、ボンディング配線１１７をボンディング接続する際、ＩＣチップ１０６の電極パッド１０５ａに１ｓｔボンドしてから打ち上げた時のループ高さ３Ｅを図３（ａ）と同様に８０μｍとすると、Ｓｉベンチ基板１０８の電極パッド１０９への打ち下げ距離は８０μｍと長くなる。
かかる観点から、ＩＣチップ１０６の電極パッド１０５ａ及びＳｉベンチ基板１０８の電極パッド１０９のうち、低い方を１ｓｔボンドとし、高い方を２ｎｄボンドとすることが望ましい。典型的には、図３（ａ）に示すように、ＩＣチップ１０６の電極パッド１０５ａよりも、Ｓｉベンチ基板１０８の電極パッド１０９の方が高い位置となるように配置することで、打ち下げ距離を短くし、ボンディング配線１１７を短くすることが可能となる。
図３（ｃ）は、変形例に係る光モジュール１００の構成を示す図である。
本実施形態に係る光モジュール１００は、図３（ａ）の態様に代えて、図３（ｃ）のように、サポート基材１０４の厚み調整により、厚さ３Ｆを０．２ｍｍにし、ＩＣチップ１０６の電極パッド１０５ａよりもＳｉベンチ基板１０８の電極パッド１０９の方を低くしても良い。この時、電極パッド間の高さの差３Ｄは５０μｍとなり、ボンディング配線１１７をボンディング接続する際、Ｓｉベンチ基板１０８の電極パッド１０９に１ｓｔボンドしてから打ち上げた時のループ高さ３Ｅは８０μｍとなり、ＩＣチップ１０６の電極パッド１０５ａへの打ち下げ距離は３０μｍとなる。
このように、本実施形態に係る光モジュール１００においては、チップ間を最短距離で配置してボンディング接続することが可能である。
＜光モジュールの他の構造＞
図４は、上記実施形態に係る光モジュール１００を４チャンネル構造に適用した平面図である。図５は、上記実施形態に係る光モジュール１００を受光・発光一体型光モジュール１００に適用した平面図である。
光モジュール１００は、４チャンネル光モジュール１００として構成されてもよい。この場合、当該光モジュール１００は、図４に示すように、ＩＣチップ１０６の電極パッド１０５ａとＳｉベンチ基板１０８の電極パッド１０９をボンディング配線１１７で電気的に接続した経路が８本あり、光導波路１１１と光ファイバー１１９の経路が４本ある構造であっても良い。
また、光モジュール１００は、図５に示すように、受光・発光一体型光モジュール１００としてもよい。この場合、当該光モジュール１００は、図５に示すように、受光素子１１４と発光素子１２０を同一のＳｉベンチ基板１０８に搭載した構造であっても良い。
＜効果＞
以上のように、本実施形態に係る半導体装置の実装構造は、メイン基板１０１と、ダイボンド材１０７を介して、メイン基板１０１の基板面の第１領域に取り付けられたサポート基材１０４と、自身の第１エッジ部１０６ａが、サポート基材１０４のエッジ部１０４ａよりも横方向に突出するように、ダイボンド材１０３を介して、サポート基材１０４の上面に取り付けられたＩＣチップ１０６と、自身の第２エッジ部１０８ａが、ＩＣチップ１０６の第１エッジ部１０６ａと対向するように、ダイボンド材１０７を介して、メイン基板１０１の基板面の第２領域に取り付けられたＳｉベンチ基板１０８と、ＩＣチップ１０６の基板面内の第１エッジ部１０６ａ側に形成された第１電極パッド１０５ａと、Ｓｉベンチ基板１０８の基板面内の第２エッジ部１０８ａ側に形成された第２電極パッド１０９とを接続するボンディング配線１１７と、を備えている。
これによって、２つの回路基板（ここでは、ＩＣチップ１０６とＳｉベンチ基板１０８）間を接続するボンディング配線の距離を縮小することが可能である。そして、これにより、回路基板間で通信する際、高周波信号の劣化を最小限に抑えて高速伝送を実行することが可能である。
そして、本発明に係る半導体装置の実装構造を適用した光モジュールによれば、例えば、８Ｋ映像又はデータセンターのような超大容量データの高速伝送を実現が可能である。
本発明の半導体装置の実装構造によれば、２つの回路基板間をワイヤーボンディングで接続する際のボンディング距離を縮小することが可能である。
１００ 光モジュール
１０１ メイン基板
１０２ 電極パッド（第４電極パッド）
１０３ ダイボンド材（第１ダイボンド材）
１０４ サポート基材
１０４ａ エッジ部
１０５ａ 電極パッド（第１電極パッド）
１０５ｂ 電極パッド（第３電極パッド）
１０６ ＩＣチップ（第１回路基板）
１０６ａ エッジ部（第１エッジ部）
１０７ ダイボンド材（第２ダイボンド材）
１０８ Ｓｉベンチ基板（第２回路基板）
１０８ａ エッジ部（第２エッジ部）
１０９ 電極パッド（第２電極パッド）
１１０ 突起電極
１１１ 光導波路
１１２ Ｖ溝
１１３ ダイボンド材（第３ダイボンド材）
１１４ 受光素子（光半導体デバイス）
１１５ 電極パッド
１１６ 封止材
１１７ ボンディング配線
１１７ａ 突起部
１１８ ボンディング配線（第２ボンディング配線）
１１９ 光ファイバー
１２０ 発光素子

Claims (11)

  1. メイン基板と、
    第１ダイボンド材を介して、前記メイン基板の基板面の第１領域に取り付けられたサポート基材と、
    自身の第１エッジ部が前記サポート基材のエッジ部よりも横方向に突出するように、第２ダイボンド材を介して、前記サポート基材の上面に取り付けられた第１回路基板と、
    自身の第２エッジ部が前記第１回路基板の前記第１エッジ部と対向するように、第３ダイボンド材を介して、前記メイン基板の基板面の第２領域に取り付けられた第２回路基板と、
    前記第１回路基板の基板面内の前記第１エッジ部側に形成された第１電極パッドと、前記第２回路基板の基板面内の前記第２エッジ部側に形成された第２電極パッドとを接続するボンディング配線と、
    を備える半導体装置の実装構造。
  2. 平面視で、前記サポート基材のサイズは、前記第１回路基板のサイズよりも小さい、
    請求項１に記載の半導体装置の実装構造。
  3. 前記サポート基材は、前記第１回路基板の高さを調整する用途として配設されている、
    請求項１又は２に記載の半導体装置の実装構造。
  4. 前記ボンディング配線は、前記第１電極パッド及び前記第２電極パッドのうち、前記メイン基板の前記基板面からの高さが低い方との接続位置に、ボンディング時に１ｓｔボンドされることにより形成された突起部を有する、
    請求項１乃至３のいずれか一項に記載の半導体装置の実装構造。
  5. 前記サポート基材の前記エッジ部からの前記第１ダイボンド材のフィレットの広がり幅をＡ、前記サポート基材の前記エッジ部に対する前記第１回路基板の前記第１エッジ部の横方向へのはみ出し幅をＢとしたとき、Ａ＜Ｂの関係を充足する、
    請求項１乃至４のいずれか一項に記載の半導体装置の実装構造。
  6. 前記メイン基板の前記基板面を基準として、前記第２電極パッドは、前記第１電極パッドよりも高い位置に配設されている、
    請求項１乃至５のいずれか一項に記載の半導体装置の実装構造。
  7. 前記第１回路基板に形成された第３電極パッドと前記メイン基板に形成された第４電極パッドとを接続する第２ボンディング配線を更に有する、
    請求項１乃至６のいずれか一項に記載の半導体装置の実装構造。
  8. 前記第１回路基板は、ＩＣチップであり、
    前記第２回路基板は、Ｓｉベンチ基板である、
    請求項１乃至７のいずれか一項に記載の半導体装置の実装構造。
  9. 前記第２回路基板上にフリップチップ実装された光半導体デバイスと、
    前記第２回路基板上において、前記光半導体デバイスと接続された光導波路と、を有する、
    請求項８に記載の半導体装置の実装構造。
  10. 請求項１乃至９のいずれか一項に記載の半導体装置の実装構造を適用した光モジュール。
  11. 請求項１乃至９のいずれか一項に記載の半導体装置の実装構造の製造方法であって、
    前記第１電極パッド及び前記第２電極パッドのうち、前記メイン基板の前記基板面からの高さが低い方を１ｓｔボンドとし、高い方を２ｎｄボンドとして、前記ボンディング配線を形成した、
    製造方法。
JP2019094613A 2019-05-20 2019-05-20 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法 Active JP7300625B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019094613A JP7300625B2 (ja) 2019-05-20 2019-05-20 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019094613A JP7300625B2 (ja) 2019-05-20 2019-05-20 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法

Publications (2)

Publication Number Publication Date
JP2020191329A true JP2020191329A (ja) 2020-11-26
JP7300625B2 JP7300625B2 (ja) 2023-06-30

Family

ID=73454719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019094613A Active JP7300625B2 (ja) 2019-05-20 2019-05-20 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法

Country Status (1)

Country Link
JP (1) JP7300625B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04241432A (ja) * 1991-01-14 1992-08-28 Rohm Co Ltd 半導体チップと、これが搭載される基板との間のワイヤボンディング構造
US9899347B1 (en) * 2017-03-09 2018-02-20 Sandisk Technologies Llc Wire bonded wide I/O semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04241432A (ja) * 1991-01-14 1992-08-28 Rohm Co Ltd 半導体チップと、これが搭載される基板との間のワイヤボンディング構造
US9899347B1 (en) * 2017-03-09 2018-02-20 Sandisk Technologies Llc Wire bonded wide I/O semiconductor device

Also Published As

Publication number Publication date
JP7300625B2 (ja) 2023-06-30

Similar Documents

Publication Publication Date Title
US11409063B2 (en) Optical interposer
JP3803596B2 (ja) パッケージ型半導体装置
JP4425936B2 (ja) 光モジュール
US6512861B2 (en) Packaging and assembly method for optical coupling
JP2004253456A (ja) インターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
US10332937B2 (en) Semiconductor device having a protruding interposer edge face
US8457454B1 (en) Optical substrate chip carrier
KR20120116823A (ko) 광 모듈용 인터포저 및 이를 이용한 광모듈, 인터포저의 제조방법
JP4159778B2 (ja) Ｉｃパッケージ、光送信器及び光受信器
US6624507B1 (en) Miniature semiconductor package for opto-electronic devices
JP2012226342A (ja) 光モジュール、光モジュールの製造方法、及び、光通信装置
JP3725453B2 (ja) 半導体装置
CN109752804B (zh) 光模块构造体
JP2007057976A (ja) 光モジュール
US20130142479A1 (en) Chip package
US20190067260A1 (en) Semiconductor device and method for manufacturing the same
JP7300625B2 (ja) 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法
KR101071550B1 (ko) 광전변환모듈
JP7113325B2 (ja) 光モジュール構造体
JP2001007352A (ja) 光・電気混載モジュール
US7223022B2 (en) Alignment of an optic or electronic component
JP2007057972A (ja) 光モジュール
CN111916419B (zh) 用于光电模块的电耦合配件和方法
US20220262962A1 (en) Optoelectronic module package
JP7176401B2 (ja) 光デバイス及び光モジュール

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230608

R151 Written notification of patent or utility model registration

Ref document number: 7300625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151