JPWO2003088276A1 - 抵抗膜積層材、抵抗膜積層材の製造方法、抵抗膜積層材を用いた部品および抵抗膜積層材を用いた部品の製造方法 - Google Patents

抵抗膜積層材、抵抗膜積層材の製造方法、抵抗膜積層材を用いた部品および抵抗膜積層材を用いた部品の製造方法 Download PDF

Info

Publication number
JPWO2003088276A1
JPWO2003088276A1 JP2003585117A JP2003585117A JPWO2003088276A1 JP WO2003088276 A1 JPWO2003088276 A1 JP WO2003088276A1 JP 2003585117 A JP2003585117 A JP 2003585117A JP 2003585117 A JP2003585117 A JP 2003585117A JP WO2003088276 A1 JPWO2003088276 A1 JP WO2003088276A1
Authority
JP
Japan
Prior art keywords
conductive plate
film laminate
resistance film
resistance
resistive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003585117A
Other languages
English (en)
Other versions
JP3857273B2 (ja
Inventor
西條 謹二
謹二 西條
吉田 一雄
一雄 吉田
大澤 真司
真司 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Kohan Co Ltd
Original Assignee
Toyo Kohan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Kohan Co Ltd filed Critical Toyo Kohan Co Ltd
Publication of JPWO2003088276A1 publication Critical patent/JPWO2003088276A1/ja
Application granted granted Critical
Publication of JP3857273B2 publication Critical patent/JP3857273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

所要の抵抗値を有する抵抗器をエッチング形成された配線パターン内部に形成可能とする抵抗膜積層材、抵抗膜積層材の製造方法、抵抗膜積層材を用いた部品及び抵抗膜積層材を用いた部品の製造方法の提供を目的とする。第1の導電板22と第2の導電板26との間に抵抗膜24を積層してなる抵抗膜積層材20において、第1導電板22および第2の導電板26の接合予定面側を活性化処理し、第1の導電板22または第2の導電板26の少なくとも一方に抵抗膜24を積層した後、第1の導電板22および第2の導電板26を抵抗膜24が内側になるようにして当接して重ね合わせて積層接合を施すことによって、所要の抵抗値を有する抵抗器を配線パターン内部に形成可能とする抵抗膜積層材20を製造する。また、この抵抗膜積層材20を用いてプリント配線、ICパッケージなどに適用される部品を製造する。

Description

技術分野
本発明は、導電性に優れた導電板と電気抵抗性を有する抵抗膜を積層した抵抗膜積層材、抵抗膜積層材の製造方法、抵抗膜積層材を用いた部品および抵抗膜積層材を用いた部品の製造方法に関する。
背景技術
近年、電子機器の小型化・軽量化に伴い実装基板の高密度化が進み、実装部品点数の削減が進んでいる。このような背景の中で基板自体に実装部品を埋め込む方法が提案されてきている。
本発明は、導電性に優れた導電層と所要の体積抵抗率を有する抵抗膜を積層した抵抗膜積層材、およびプリント配線板、リードフレーム、ICパッケージなどに適用できる抵抗膜積層材を用いた部品を提供することを課題とする。
発明の開示
本発明の請求項1の抵抗膜積層材は、第1の導電板と第2の導電板との間に抵抗膜を積層してなる抵抗膜積層材において、第1の導電板および第2の導電板の接合予定面側を活性化処理し、第1の導電板または第2の導電板の少なくとも一方に抵抗膜を積層した後、第1の導電板および第2の導電板を抵抗膜が内側になるようにして当接して重ね合わせて積層接合してなる構成とした。また好ましくは活性化処理が、不活性ガス雰囲気中でグロー放電を行わせて、前記第1の導電板および第2の導電板の接合予定面側をスパッタエッチング処理する構成とした。さらに好ましくは、前記活性化処理と前記抵抗膜積層処理が、近傍にてなされる構成とした。
本発明の請求項4の抵抗膜積層材は、前記導電板が銅板、アルミニウム板のいずれかからなる構成とした。
本発明の請求項5の部品は、請求項1乃至4のいずれか記載の抵抗膜積層材を用いた構成とした。また好ましくは少なくとも一個所に、抵抗部を形成する構成とした。さらに好ましくはプリント配線板、リードフレーム、ICパッケージのいずれかに適用される構成とした。
本発明の請求項8の抵抗膜積層材の製造方法は、第1の導電板と第2の導電板との間に抵抗膜を積層してなる抵抗膜積層材の製造方法において、第1の導電板および第2の導電板の接合予定面側を活性化処理し、第1の導電板または第2の導電板の少なくとも一方に抵抗膜を積層した後、第1の導電板および第2の導電板を抵抗膜が内側になるようにして当接して重ね合わせて積層接合する方法とした。また好ましくは活性化処理が、10〜1×10−3Paの不活性ガス雰囲気中で、第1の導電板および第2の導電板をそれぞれアース接地された一方の電極Aと接触させ、絶縁支持された他の電極Bとの間に1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極Aと接触した第1の導電板および第2の導電板のそれぞれの面積が、実効的に電極Bの面積の1/3以下となるようにスパッタエッチング処理する方法とした。さらに好ましくは、前記活性化処理と前記抵抗膜積層処理が、近傍にてなされる方法とした。
本発明の請求項11の部品の製造方法は、請求項8乃至10のいずれか記載の抵抗膜積層材の製造方法を用いる方法とした。
発明を実施するための最良の形態
以下に、本発明の実施形態を説明する。図1は、本発明の抵抗膜積層材20の一実施形態を示す概略断面図であり、導電板22と導電板26との間に抵抗膜24を積層接合した例を示している。
導電板22、26の材質としては、抵抗膜積層材を製造可能な素材で導電性の優れたものであれば特にその種類は限定されず、抵抗膜積層材の用途により適宜選択して用いることができる。導電板の比抵抗として、20℃で1〜20μΩ・cmの範囲であることが好ましく、更に、1〜10μΩ・cmの範囲であることがより好ましい。例えば、常温で固体である導電性の優れた金属(例えば、Al、Cu、Ag、Pt、Auなど)や、これらの金属のうち少なくとも1種類を含む導電性の優れた合金(例えば、JISに規定の合金など)などが適用できる。抵抗膜積層材の用途がプリント配線板などであれば、導電板22、26としては、導電性に優れた金属であるCu、Alなどや、これらの金属のうち少なくとも1種類を含む導電性の優れた合金などを適用することができる。すなわち銅板、アルミニウム板などを導電板22、26として適用することが可能である。銅板としては、Cuの他、JISに規定の無酸素銅、タフピッチ銅、リン青銅、黄銅や、銅ベリリウム系合金(例えば、ベリリウム2%、残部が銅の合金など)、銅銀系合金(例えば、銀3〜5%、残部が銅の合金など)など、アルミニウム板としては、Alの他、JISに規定の1000系、3000系などのアルミニウム合金を適用することができる。さらにこれらの積層体、例えばクラッド材、めっき材、蒸着材なども適用することができる。例えば、銅−アルミニウム構造のクラッド材などである。
抵抗膜24の材質としては、抵抗膜積層材を製造可能な素材で所要の体積抵抗率を有するものあれば特にその種類は限定されず、抵抗膜積層材の用途により適宜選択して用いることができる。抵抗板の比抵抗として、20℃で、30〜300μΩ・cmの範囲であることが好ましい。例えば、常温で固体であり所要の体積抵抗率を有する合金(例えば、JISに規定の合金など)などが適用できる。抵抗膜積層材の用途がプリント配線板などであれば、配線パターンに抵抗部を形成可能な所要の体積抵抗率を有する抵抗合金を適用することができる。抵抗合金としては、銅−マンガン系合金(例えば、マンガン12〜15重量%、ニッケル2〜4重量%、残部が銅の合金など)、銅−ニッケル系合金(例えば、銅55重量%、ニッケル45重量%からなる合金など)、ニッケル−クロム系合金(例えば、ニッケル80重量%、クロム20重量%からなる合金など)、ニッケル−リン系合金(例えば、リン1〜20重量%、残部がニッケルの合金など)、ニッケル−ホウ素−リン系合金(例えば、ホウ素2重量%、リン8〜16重量%、残部がニッケルの合金など)、鉄−クロム系合金(例えば、クロム20重量%、アルミニウム3重量%、残部が鉄の合金など)、鉄−ニッケル系合金、鉄−炭素系合金、パラジウム−銀系合金、パラジウム−金−鉄系合金、ニッケル−タングステン−リン系合金(例えば、タングステン:20重量%、リン:6重量%、残部がニッケルなどの合金)、ニッケル−モリブデン−リン系合金(例えば、モリブデン:19重量%、リン:0.6重量%、残部がニッケルなどの合金)、ニッケル−コバルト−ホウ素系合金、ニッケル−鉄−ホウ素系合金、ニッケル−ホウ素系合金、ニッケル−鉄−リン系合金、ニッケル−コバルト−リン系合金、ニッケル−パラジウム−リン系合金、ニッケル−銅−リン系合金、ニッケル−錫−リン系合金、ニッケル−マンガン−リン系合金、ニッケル−亜鉛−リン系合金、ニッケル−バナジウム−リン系合金などを適用することができる。
また導電板22、26や抵抗膜24の厚みは、抵抗膜積層材を製造可能であれば特に限定はされず、抵抗膜積層材の用途により適宜選定して用いることができる。導電板は、例えば1〜1000μmであることが好ましい。1μm未満では導電板としての製造が難しくなり、1000μmを超えると抵抗膜積層材としての製造が難しくなる。より好ましくは、10〜500μmである。なお導電板は、電解箔や圧延箔などの板材であってもよいし、板材にめっきや蒸着などによる膜材を予め積層したものであってもよいし、クラッド材などでもよい。また抵抗膜24は、例えば0.01〜10μmであることが好ましい。0.01μm未満では抵抗膜としての形成が難しくなり、10μmを超えると製造時間が長くなりすぎる。より好ましくは、0.1〜5μmである。なお抵抗膜は、抵抗膜積層材の用途により、CVD(Chemical Vapor Deposition)、スパッタリング、真空蒸着、イオンプレーティングなどの乾式製膜手段から適宜選択して用いることができる。
図1に示す抵抗膜積層材20の製造方法について説明する。図3に示すように、真空槽52内において、巻き戻しリール62に設置された導電板22の接合予定面側を、活性化処理装置70で活性化処理する。同様にして巻き戻しリール64に設置された導電板26の接合予定面側を、活性化処理装置80で活性化処理する。
活性化処理は、以下のようにして実施する。すなわち、真空槽52内に装填された導電板22、26をそれぞれアース接地された一方の電極Aと接触させ、絶縁支持された他の電極Bとの間に、10〜1×10−3Paの極低圧不活性ガス雰囲気中で、1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極Aと接触した導電板22、26のそれぞれの面積が、実効的に電極Bの面積の1/3以下となるようにスパッタエッチング処理する。不活性ガスとしては、アルゴン、ネオン、キセノン、クリプトンなどやこれらを含む混合体を適用することができる。好ましくはアルゴンである。なお不活性ガス圧力が1×10−3Pa未満では安定したグロー放電が行いにくく高速エッチングが困難であり、10Paを超えると活性化処理効率が低下する。印加する交流は、1MHz未満では安定したグロー放電を維持するのが難しく連続エッチングが困難であり、50MHzを超えると発振し易く電力の供給系が複雑となり好ましくない。また、効率よくエッチングするためには電極Aと接触した導電板22、26のそれぞれの面積を実効的に電極Bの面積より小さくする必要があり、1/3以下とすることにより充分な効率でエッチング可能となる。
次に導電板22の表面に、膜形成ユニット90により抵抗膜24を形成する。膜形成方法として、スパッタリングを用いた場合について説明する。膜形成ユニット90では、前記活性化処理装置とは逆に導電板側の面積を大きくすることによりスパッタリング処理を行うことができる。すなわち、真空槽52内に装填された導電板22をアース接地された一方の電極Aと接触させ、絶縁支持された他の電極Cとの間に、10〜1×10−3Paの極低圧不活性ガス雰囲気中で、1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極Aと接触した導電板22の面積が、実効的に電極Cの面積の3倍以上となるようにスパッタリング処理する。不活性ガスとしては、アルゴン、ネオン、キセノン、クリプトンなどやこれらを含む混合体を適用することができる。好ましくはアルゴンである。なお不活性ガス圧力が1×10−3Pa未満では安定したグロー放電が行いにくく、10Paを超えるとスパッタリング効率が低下する。印加する交流は、1MHz未満では安定したグロー放電を維持するのが難しく連続スパッタリングが困難であり、50MHzを超えると発振し易く電力の供給系が複雑となり好ましくない。また、効率よくスパッタリングするためには電極Aと接触した導電板22の面積を実効的に電極Cの面積より大きくする必要があり、3倍以上とすることにより充分な効率で膜形成が可能となる。
スパッタリングを用いる膜形成ユニット90は、例えば図6に示すように、電気的にフローティング状態にされたターゲット電極94と、アース接地された水冷の電極ロール72との組み合わせで構成される。ターゲット電極94には抵抗膜24を形成するターゲット92が設置され、またマグネット98を設置して磁場によりスパッタリングの効率を向上させている。さらにターゲット92の異常加熱を防止するために、ターゲット電極94を水冷できるようにしてある。ターゲット電極94−電極ロール72間に高周波電源96を印加することで、プラズマを発生させてターゲット92にイオン衝撃を与え、これにより放出されたターゲット物質を導電板22上に積層させて抵抗層24を形成させ、膜積層材を得ることができる。
その後、活性化処理された導電板26、導電板22に抵抗膜24を形成させた膜積層材を積層接合する。積層接合は、膜積層材、導電板26の接合予定面が対向するようにして両者を当接して重ね合わせ圧接ユニット60で冷間圧接を施すことによって達成される。この際の積層接合は低温度で可能であり、膜積層材、導電板26ならびに接合部に組織変化や合金層の形成などといった悪影響を軽減または排除することが可能である。Tを膜積層材、導電板の温度(℃)とするとき、0℃<T<300℃で良好な圧接状態が得られる。0℃以下では特別な冷却装置が必要となり、300℃以上では組織変化などの悪影響が生じてくるため好ましくない。より好ましくは、0℃<T<200℃である。さらに好ましくは、0℃<T<150℃である。また圧延率R(%)は、0.01%≦R≦30%であることが好ましい。0.01%未満では充分な接合強度が得られず、30%を超えると変形が大きくなり加工上好ましくない。より好ましくは、0.1%≦R≦3%である。さらに好ましくは、1%<R≦3%である。
このように積層接合することにより、所要の層厚みを有する抵抗膜積層材20を形成することができ、巻き取りロール66に巻き取られる。さらに必要により所定の大きさに切り出して、図1に示すような抵抗膜積層材20を製造することができる。またこのようにして製造された抵抗膜積層材20に、必要により残留応力の除去または低減などのために問題が生じない範囲で熱処理を施してもよいし、さらに半田めっきなどの導電性膜材などを積層してもよい。
また図4に示すように導電板26側にも膜形成ユニット86を配置することにより、抵抗膜24と同種あるいは異種の抵抗膜や、導電板22、26と同種あるいは異種の金属膜や合金膜を形成して、圧接ユニット60で積層接合することにより、多層膜を有する積層材を製造することができる。なお図4に示す装置において膜形成ユニット90または95のいずれか一方の膜形成機能を抑止することによっても上記のような3層の積層材を製造することが可能であり、膜形成ユニット90、95で同種の膜を形成する場合には必要な膜厚を得るための製造時間を短縮することが可能である。さらに図5に示すように膜形成ユニットを多数配置することにより、より多層の積層材も製造することができる。
膜形成ユニットは活性化処理装置の近傍であることが好ましく、膜形成ユニットを活性化処理装置の近傍に配置することで、製造装置のコンパクト化などを図ることが可能である。例えば、図3〜6に図示しているように活性化処理装置の電極ロールと膜形成ユニットの電極ロールを共用化する形態などや、さらに活性化処理装置と膜形成ユニットをそれぞれ共用の電極ロールの外周上に配置する形態などである。このような形態を採ることで一体化した処理が可能となる。なお近傍とは、活性化処理された導電板面が吸着や反応などにより再び不活性化されて膜形成に悪影響を与えない範囲のことである。
なお抵抗膜積層材の製造にはパッチ処理を用いることができる。すなわち真空槽内に予め所定の大きさに切り出された導電板を複数枚装填して活性化処理装置に搬送して垂直または水平など適切な位置に処理すべき面を対向または並置した状態などで設置または把持して固定して活性化処理や膜形成処理を行い、さらに導電板を保持する装置が圧接装置を兼ねる場合には活性化処理後に設置または把持したまま圧接し、導電板を保持する装置が圧接装置を兼ねない場合にはプレス装置などの圧接装置に搬送して圧接を行うことにより達成される。なお活性化処理や膜形成処理は、導電板を絶縁支持された一方の電極Aとし、アース接地された他の電極Bとの間で行うことが好ましい。
本発明の部品は、導電板と抵抗膜を積層してなる抵抗膜積層材を用いたものであり、抵抗膜積層材にエッチング加工などの加工を施したもの、さらにこれに樹脂などで被覆あるいは固定したものや、抵抗膜積層材を接着剤などを用いて高分子や金属、合金などからなる基材に積層したもの、さらにエッチング加工などの加工を施したものなどである。例えば、図2に示すようなプリント配線板などの多層化を図る部品などである。この多層化部品は、例えばプリント配線板などに載置して圧接することにより、プリント配線板などの多層化に用いることができる。この場合、プリント配線板のバンプ部との圧接接合面以外に接着剤などを配してもよい。
図2に示すようなプリント配線板などの多層化を図る部品は、例えば図1に示すような導電板22−抵抗膜24−導電板26の3層構造の抵抗膜積層材20に対し、まず導電板26部分にエッチング加工を施して層間接続用のバンプ部42を形成し、エッチングによって除去された部分に必要によりエポキシ樹脂などで固定して樹脂部44を形成した上で、導電板22−抵抗膜24の部分にエッチング加工をなどを施して導電配線部32や抵抗配線部34などを形成することにより製造することができる。このとき配線部は、導電板部が残存する2層の良導体部(導電配線部32)と、導電板部が除去され抵抗膜のみの1層の抵抗部(抵抗配線部34)を適宜選択的に形成することができる。さらにエッチング液や抵抗膜24材質を適切に選定することにより、この抵抗膜24をエッチングストップ層として機能させることができ、精度よくエッチング処理することが可能であるため、抵抗膜24部のみの抵抗配線部34を形成することが容易となり、所要の抵抗値を有する抵抗部を配線内部に設けることができる。
この3層構造の抵抗膜積層材20は、例えば、導電板22、26として銅箔を、抵抗膜24としてニッケル・リン合金膜を使った銅箔−ニッケル・リン合金膜−銅箔構造などであり、銅箔に活性化処理してニッケル・リン合金膜をスパッタリングで積層し、さらに銅箔を活性化処理して積層接合することなどにより達成することができる。ニッケル・リン合金膜としては、リン含有量が5〜20wt%が好ましい。5wt%未満では充分な抵抗性が確保できず20wt%を超えると層としての製造が難しくなる。より好ましくは、12〜16wt%である。また銅箔のエッチングに対しては塩化第二鉄、過硫酸アンモニウム、硫酸+過酸化水素水、アルカリエッチング液などをエッチング液として適宜選定して用いることにより抵抗膜24部分をエッチングストップ層として機能させて抵抗配線部34を形成することができる。さらにニッケル・リン合金膜のエッチング加工に対しては王水あるいは硝酸系液などをエッチング液として用いることにより導電配線部32を形成することができる。このようにして抵抗配線部34、導電配線部32のエッチング加工を達成することができる。なお導電板22にJISに規定の1050アルミニウムを用いた場合には、エッチング液として水酸化ナトリウムまたは水酸化カリウムを適用することができる。
なお本発明の抵抗膜積層材に抵抗膜部分のみの配線部を形成させることにより抵抗器として機能させることができるため、プリント配線板の埋め込み抵抗や、抵抗アレイ、抵抗ネットワーク、抵抗ラダーなどの集合抵抗などにも適用してもよい。この抵抗値は抵抗膜の材質によって決まる体積抵抗率と膜厚みおよび配線パターンの幅や長さを適宜選択して製造することができる。逆に抵抗器として機能させたくない場合には、抵抗膜部分のみの配線部分の幅を大きくして実質的な抵抗値を下げるか、もしくは抵抗膜の少なくとも片面に導電板を残すようなエッチング処理を行うか、あるいは抵抗膜部分のみの配線部分に半田めっきなどで導電層を形成させることによって達成することが可能である。このため今までプリント配線板に取り付けられていた抵抗器を削減もしくは不要とすることが可能となり、プリント配線板の高密度化などに効果がある。
また本発明の抵抗膜積層材の抵抗膜は、抵抗器として機能させるばかりでなく、発熱体やヒューズとして機能させることも可能である。このためプリント配線板(リジットプリント配線板やフレキシブルプリント配線板など)などに好適であり、リードフレーム、ICカード(Intergrated Circuitカード)、CSP(Chip Size packageまたはChip Scall Package、チップサイズパッケージまたはチップスケールパッケージ)やBGA(Ball Grid Array、ボールグリッドアレイ)などのICパッケージなどにも応用できる。
実施例
以下に、実施例を図面に基づいて説明する。導電板22として厚み50μmの圧延銅箔を用い、導電板26として厚み35μmの圧延銅箔を用い、抵抗膜24としてニッケル・リン合金膜を用いた。圧延銅箔を抵抗膜積層材製造装置50にセットし、真空槽52内の活性化処理ユニット70および80でスパッタエッチング法によりそれぞれ活性化処理した。活性化処理された導電板22にスパッタリングを用いた膜形成ユニット90でニッケル・リン合金膜を形成させて膜積層材とし、これに活性化処理させた導電板26を圧延ユニット60で圧接して積層接合して抵抗積層材20を製造した。
産業上の利用可能性
以上説明したように、本発明の抵抗膜積層材は導電板と抵抗膜を積層してなるものであり、本発明の部品は抵抗膜積層材を用いたものである。このため抵抗膜積層材の抵抗膜に抵抗部を形成させることにより回路を形成する部品点数を削減することが可能であり、プリント配線板などへの適用も好適である。
【図面の簡単な説明】
図1は、本発明の抵抗膜積層材の一実施形態を示す概略断面図である。図2は、本発明の部品の一実施形態を示す概略断面図である。図3は、本発明の抵抗膜積層材の製造に用いる装置の一実施形態を示す概略断面図である。図4は、本発明の抵抗膜積層材の製造に用いる装置の他の一実施形態を示す概略断面図である。図5は、本発明の抵抗膜積層材の製造に用いる装置のさらに他の一実施形態を示す概略断面図である。図6は、本発明の抵抗膜積層材の製造に用いる膜形成ユニットの一実施形態を示す概略断面図である。

Claims (11)

  1. 第1の導電板と第2の導電板との間に抵抗膜を積層してなる抵抗膜積層材において、第1の導電板および第2の導電板の接合予定面側を活性化処理し、第1の導電板または第2の導電板の少なくとも一方に抵抗膜を積層した後、第1の導電板および第2の導電板を抵抗膜が内側になるようにして当接して重ね合わせて積層接合してなることを特徴とする抵抗膜積層材。
  2. 前記活性化処理が、不活性ガス雰囲気中でグロー放電を行わせて、前記第1の導電板および第2の導電板の接合予定面側をスパッタエッチング処理することを特徴とする請求項1に記載の抵抗膜積層材。
  3. 前記活性化処理と前記抵抗膜積層処理が、近傍にてなされることを特徴とする請求項1乃至2のいずれかに記載の抵抗膜積層材。
  4. 前記導電板が銅板、アルミニウム板のいずれかからなることを特徴とする請求項3に記載の抵抗膜積層材。
  5. 請求項1乃至4のいずれかに記載の抵抗膜積層材を用いたことを特徴とする部品。
  6. 少なくとも一個所に、抵抗部を有することを特徴とする請求項5に記載の部品。
  7. プリント配線板、リードフレーム、ICパッケージのいずれかに適用されることを特徴とする請求項5乃至6のいずれかに記載の部品。
  8. 第1の導電板と第2の導電板との間に抵抗膜を積層してなる抵抗膜積層材の製造方法において、第1の導電板および第2の導電板の接合予定面側を活性化処理し、第1の導電板または第2の導電板の少なくとも一方に抵抗膜を積層した後、第1の導電板および第2の導電板を抵抗膜が内側になるようにして当接して重ね合わせて積層接合することを特徴とする抵抗膜積層材の製造方法。
  9. 前記活性化処理が、10〜1×10−3Paの不活性ガス雰囲気中で、前記第1の導電板および第2の導電板をそれぞれアース接地された一方の電極Aと接触させ、絶縁支持された他の電極Bとの間に1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極Aと接触した前記第1の導電板および第2の導電板のそれぞれの面積が、実効的に電極Bの面積の1/3以下となるようにスパッタエッチング処理することを特徴とする請求項8に記載の抵抗膜積層材の製造方法。
  10. 前記活性化処理と前記抵抗膜積層処理が、近傍にてなされることを特徴とする請求項8または9に記載の抵抗膜積層材の製造方法。
  11. 請求項8〜10のいずれかに記載の抵抗膜積層材の製造方法を用いて作製した抵抗膜積層材を用いることを特徴とする部品の製造方法。
JP2003585117A 2002-04-02 2003-04-02 抵抗膜積層材、抵抗膜積層材の製造方法、抵抗膜積層材を用いた部品および抵抗膜積層材を用いた部品の製造方法 Expired - Fee Related JP3857273B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002100347 2002-04-02
JP2002100301 2002-04-02
JP2002100347 2002-04-02
JP2002100301 2002-04-02
PCT/JP2003/004211 WO2003088276A1 (fr) 2002-04-02 2003-04-02 Lamine de film de resistance, procede de fabrication de lamine de film de resistance, composant comprenant un lamine de film de resistance, et procede de fabrication d'un composant comprenant un lamine de film de resistance

Publications (2)

Publication Number Publication Date
JPWO2003088276A1 true JPWO2003088276A1 (ja) 2005-08-25
JP3857273B2 JP3857273B2 (ja) 2006-12-13

Family

ID=29253528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003585117A Expired - Fee Related JP3857273B2 (ja) 2002-04-02 2003-04-02 抵抗膜積層材、抵抗膜積層材の製造方法、抵抗膜積層材を用いた部品および抵抗膜積層材を用いた部品の製造方法

Country Status (3)

Country Link
JP (1) JP3857273B2 (ja)
AU (1) AU2003220797A1 (ja)
WO (1) WO2003088276A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182592A (ja) * 1983-03-31 1984-10-17 日東電工株式会社 抵抗回路基板
JPH01224184A (ja) * 1988-03-02 1989-09-07 Toyo Kohan Co Ltd クラッド金属板の製造法及びその装置
JPH06151124A (ja) * 1992-11-11 1994-05-31 Hitachi Ltd 薄膜抵抗体の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182592A (ja) * 1983-03-31 1984-10-17 日東電工株式会社 抵抗回路基板
JPH01224184A (ja) * 1988-03-02 1989-09-07 Toyo Kohan Co Ltd クラッド金属板の製造法及びその装置
JPH06151124A (ja) * 1992-11-11 1994-05-31 Hitachi Ltd 薄膜抵抗体の製造方法

Also Published As

Publication number Publication date
AU2003220797A1 (en) 2003-10-27
JP3857273B2 (ja) 2006-12-13
WO2003088276A1 (fr) 2003-10-23

Similar Documents

Publication Publication Date Title
EP1332867A1 (en) Film with multilayered metal and process for producing the same
WO2000005934A1 (fr) Carte plaquee pour carte a circuit imprime, carte a circuit imprime multicouche et procede de fabrication
JP2011211248A (ja) Qfn用金属積層板を用いたqfnの製造方法
JP3801929B2 (ja) 抵抗層積層材の製造方法および抵抗層積層材を用いた部品の製造方法
JP3857273B2 (ja) 抵抗膜積層材、抵抗膜積層材の製造方法、抵抗膜積層材を用いた部品および抵抗膜積層材を用いた部品の製造方法
JP2003243794A (ja) 抵抗板積層材および抵抗板積層材を用いた部品
JP3801928B2 (ja) 抵抗層積層材および抵抗層積層材を用いた部品
JP2004071865A (ja) 抵抗層積層材および抵抗層積層材を用いた部品
EP1378346A1 (en) High polymer plate and conductive plate connecting body, and part using the connecting plate
JP4050943B2 (ja) 抵抗層接合材の製造方法および抵抗層接合材を用いた部品の製造方法
JP3979647B2 (ja) 合金層積層体の製造方法および合金層積層体を用いた部品の製造方法
JP2003237010A (ja) 抵抗板積層材の製造方法および抵抗板積層材を用いた部品の製造方法
JP4190955B2 (ja) 選択エッチング加工用導電板積層材の製造方法
JP2005324466A (ja) 低熱膨張積層材および低熱膨張積層材を用いた部品
JP2004071866A (ja) 抵抗層積層材の製造方法および抵抗層積層材を用いた部品の製造方法
JP4276016B2 (ja) 低熱膨張積層板およびその製造方法
JP4276015B2 (ja) 沈降配線板およびその製造方法
JP2004128460A (ja) 抵抗層積層体の製造方法および抵抗層積層体を用いた部品の製造方法
JP2006159797A (ja) 空洞構造形成体、および空洞構造形成体に用いる空洞構造形成材と、空洞構造形成材に用いる積層材、並びに空洞構造体を用いた部品
JPH10233581A (ja) 金属ベース多層回路基板
JP2004128458A (ja) 抵抗層積層体および抵抗層積層体を用いた部品
JP2004174901A (ja) 基体層積層材および基体層積層材を用いた部品
JP2006222332A (ja) 集合回路材料の製造方法および集合回路材料を用いた部品の製造方法
JP2006222331A (ja) 集合回路材料および集合回路材料を用いた部品
JP2005324467A (ja) 低熱膨張積層材の製造方法および低熱膨張積層材を用いた部品の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees