JP2004128460A - 抵抗層積層体の製造方法および抵抗層積層体を用いた部品の製造方法 - Google Patents

抵抗層積層体の製造方法および抵抗層積層体を用いた部品の製造方法 Download PDF

Info

Publication number
JP2004128460A
JP2004128460A JP2003174901A JP2003174901A JP2004128460A JP 2004128460 A JP2004128460 A JP 2004128460A JP 2003174901 A JP2003174901 A JP 2003174901A JP 2003174901 A JP2003174901 A JP 2003174901A JP 2004128460 A JP2004128460 A JP 2004128460A
Authority
JP
Japan
Prior art keywords
resistance
resistance layer
layer
conductive
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003174901A
Other languages
English (en)
Inventor
Kinji Saijo
西條 謹二
Kazuo Yoshida
吉田 一雄
Shinji Osawa
大澤 真司
Koji Nanbu
南部 光司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Kohan Co Ltd
Original Assignee
Toyo Kohan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Kohan Co Ltd filed Critical Toyo Kohan Co Ltd
Priority to JP2003174901A priority Critical patent/JP2004128460A/ja
Publication of JP2004128460A publication Critical patent/JP2004128460A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】所要の抵抗値を有する抵抗器をエッチング形成された配線パターン内部に形成可能とする抵抗層積層体の製造方法、および抵抗層積層体を用いた部品の製造方法の提供。
【解決手段】導電板26と高分子板24との間に抵抗層25を介挿してなる抵抗層積層体20の製造方法において、導電板26および高分子板24の接合予定面側を活性化処理し、導電板26または高分子板24の少なくとも一方に抵抗層25を積層した後、導電板26および高分子板24を抵抗層25が内側になるようにして当接して重ね合わせて積層接合を施すことによって、所要の抵抗値を有する抵抗器を配線パターン内部に形成可能とする抵抗層積層体を製造する。またこの抵抗層積層体20を用いてプリント配線板、ICパッケージなどに適用される部品を製造する。
【選択図】    図1

Description

【0001】
【発明が属する技術分野】
本発明は、導電性に優れた導電板と基材となる高分子板との間に電気抵抗性を有する抵抗層、または電気抵抗性を有する抵抗層と導電性に優れた導電層を介挿してなる抵抗層積層体の製造方法、および抵抗層積層体を用いてなる部品の製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の小型化・軽量化に伴い実装基板の高密度化が進み、実装部品点数の削減が進んでいる。このような背景の中で基板自体に実装部品を埋め込む方法が各種提案されてきている。その1例として、特開平5−41573号には、銅箔に所定のパターンで抵抗層となるNi−Cr合金層をメッキして、接着剤を用いて基材に接着し、銅箔部分をエッチングして抵抗内蔵型のプリント配線板を製造する方法が開示されている。しかしながら接着剤を用いるとプリント配線板としての耐熱性が悪化してしまうという問題が生じる。本発明はこのような点に鑑みて、耐熱性を犠牲にせずに抵抗層介挿型基板を実現させようとするものである。また特開平1−224184号には、メッキなどによらずに金属板同士を接合する方法が開示されている。
【0003】
【発明が解決しようとする課題】
本発明は、導電性に優れた導電板と基材となる高分子板との間に電気抵抗性を有する抵抗層、または電気抵抗性を有する抵抗層と導電性に優れた導電層を介挿してなる抵抗層積層体の製造方法、およびプリント配線板、ICパッケージなどに適用できる抵抗層積層体を用いてなる部品の製造方法を提供することを課題とする。
【0004】
【課題を解決するための手段】
前記課題に対する第1の解決手段として本発明の抵抗層積層体の製造方法は、導電板と高分子板との間に抵抗層を介挿してなる抵抗層積層体の製造方法において、導電板および高分子板の接合予定面側を活性化処理し、導電板または高分子板の少なくとも一方に抵抗層を積層した後、導電板および高分子板を抵抗層が内側になるようにして当接して重ね合わせて積層接合する方法とした。あるいは、導電板と高分子板との間に導電層および抵抗層を介挿してなる抵抗層積層体の製造方法において、導電板および高分子板の接合予定面側を活性化処理し、導電板または高分子板の少なくとも一方に抵抗層を積層した後、さらに導電板または高分子板の少なくとも一方に導電層を積層し、導電板および高分子板を抵抗層、導電層が内側になるようにして当接して重ね合わせて積層接合する方法とした。好ましくは活性化処理が、不活性ガス雰囲気中でグロー放電を行わせて、前記導電板および高分子板の接合予定面側をスパッタエッチング処理する方法とした。さらに好ましくは、前記活性化処理と前記抵抗層積層処理および/または前記導電層積層処理が、近傍にてなされる方法とした。
【0005】
前記課題に対する第2の解決手段として本発明の部品の製造方法は、導電板と高分子板との間に抵抗層、または抵抗層と導電層を介挿してなる抵抗層積層体を用いる方法とした。また好ましくは、前記部品の少なくとも一個所に抵抗部を形成する方法とした。
【0006】
【発明の実施の形態】
以下に、本発明の製造方法を説明する。図1は、本発明の製造方法を用いた抵抗層積層体の一実施形態を示す概略断面図であり、高分子板24と導電板26との間に抵抗層25を介挿した例を示している。図2は、本発明の製造方法を用いた抵抗層積層体の他の一実施形態を示す概略断面図であり、高分子板24と導電板26との間に抵抗層25と導電層27を介挿した例を示している。
【0007】
高分子板24の材質としては、抵抗層積層体を製造可能な素材であれば特にその種類は限定されず、抵抗層積層体の用途により適宜選択して用いることができる。例えば、プラスチックなどの有機高分子物質やプラスチックに粉末や繊維などを混ぜた混合体を適用することができる。抵抗層積層体をフレキシブルプリント基板などに適用する場合には、ポリイミド、ポリエーテルイミド、ポリエチレンテレフタレートなどのポリエステル、ナイロンなどの芳香族ポリアミドなどや液晶ポリマーなどを用いることができる。
【0008】
プラスチックとしては、例えば、アクリル樹脂、アミノ樹脂(メラミン樹脂、ユリア樹脂、ベンゾグアナミン樹脂など)、アリル樹脂、アルキド樹脂、ウレタン樹脂、液晶ポリマー、EEA樹脂(Ethylene Ethylacrylate 樹脂)、AAS樹脂(Acrylonitrile Acrylate Styrene 樹脂)、ABS樹脂(Acrylonitrile Butadiene Styrene樹脂)、ACS樹脂(Acrylnitrile Chlorinated polyethylene Styrene 樹脂)、AS樹脂(Acrylonitrile Styrene 樹脂)、アイオノマー樹脂、エチレンポリテトラフルオロエチレン共重合体、エポキシ樹脂、珪素樹脂、スチレンブタジエン樹脂、フェノール樹脂、弗化エチレンプロピレン、弗素樹脂、ポリアセタール、ポリアリレート、ポリアミド(6ナイロン、11ナイロン、12ナイロン、66ナイロン、610ナイロン、612ナイロンなど)、ポリアミドイミド、ポリイミド、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルサルホン、ポリエステル(ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリシクロヘキンジメルテレフタレート、ポリトリメチレンテレフタレート、ポリトリメチレンナフタレートなど)、ポリオレフィン(ポリエチレン、ポリプロピレンなど)、ポリカーボネート、ポリクロロトリフルオロエチレン、ポリサルホン、ポリスチレン、ポリフェニレンサルファイド、ポリブタジエン、ポリブテン、ポリメチルペンテンなどを用いてもよい。
【0009】
高分子板24の厚みは、抵抗層積層体の用途により適宜選定される。例えば、1〜1000μmである。1μm未満の場合には高分子板としての製造が難しくなり、1000μmを超えると抵抗層積層体としての製造が難しくなる。例えば抵抗層積層体の用途がフレキシブルプリント基板などであれば、3〜300μmの範囲のものが好ましい。3μm未満の場合には機械的強度が乏しく、300μmを超えると可撓性が乏しくなる。好ましくは、10〜150μmである。より好ましくは、20〜75μmである。
【0010】
抵抗層25の材質としては、抵抗層積層体を製造可能な素材で所要の比抵抗を有するものあれば特にその種類は限定されず、抵抗層積層体の用途により適宜選択して用いることができる。抵抗層の比抵抗としては、20℃で、30〜300μΩ・cmの範囲であることが好ましい。例えば、常温で固体であり所要の比抵抗を有する合金(例えば、JISに規定の合金など)などが適用できる。抵抗層積層体の用途がプリント配線板などであれば、配線パターンに抵抗部を形成可能な所要の比抵抗を有する抵抗合金を適用することができる。抵抗合金としては、銅・マンガン系合金(例えば、マンガン12〜15%、ニッケル2〜4%、残部が銅の合金など)、銅−ニッケル合金などからなる銅・ニッケル系合金(例えば、銅55%、ニッケル45%からなる銅−ニッケル合金など)、ニッケル・クロム系合金(例えば、ニッケル80%、クロム20%からなるNi−Cr合金などや、Ni−Cr−Fe合金など)、ニッケル・リン系合金(例えば、リン1〜20%、残部がニッケルの合金など)、ニッケル・ホウ素・リン系合金(例えば、ホウ素2%、リン8〜16%、残部がニッケルの合金など)、鉄・クロム系合金(例えば、クロム20%、アルミニウム3%、残部が鉄のFe−Cr−Al合金など)、鉄・ニッケル系合金(Fe−Ni合金や、Fe−Ni−Cr合金など)、鉄・炭素系合金などを適用することができる。
【0011】
また抵抗層25の厚みは、抵抗層積層体を製造可能であれば特に限定はされず、抵抗層積層体の用途により適宜選定して用いることができる。抵抗層25は、例えば0.01〜10μmであることが好ましい。0.01μm未満では抵抗層としての形成が難しくなり、安定した抵抗値を実現することが難しくなる。また10μmを超えると製造時間が長くなりすぎる。より好ましくは、0.1〜5μmである。なお抵抗層は、抵抗層積層体の用途により、CVD(Chemical Vapor Deposition)、スパッタリング、真空蒸着、イオンプレーティングなどの乾式製膜手段から適宜選択して用いることができる。
【0012】
導電板26の材質としては、抵抗層積層体を製造可能な素材で導電性の優れたものであれば特にその種類は限定されず、抵抗層積層体の用途により適宜選択して用いることができる。導電板の比抵抗としては、20℃で、1〜20μΩ・cmの範囲であることが好ましく、更に、1〜10μΩ・cmの範囲であることがより好ましい。例えば、常温で固体である導電性の優れた金属(例えば、Al、Cu、Ag、Pt、Auなど)や、これらの金属のうち少なくとも1種類を含む導電性の優れた合金(例えば、JISに規定の合金など)などが適用できる。抵抗層積層体の用途がプリント配線板などであれば、導電板26としては、導電性に優れた金属であるCu、Alなどや、これらの金属のうち少なくとも1種類を含む導電性の優れた合金などを適用することができる。すなわち銅板、アルミニウム板などを導電板26として適用することが可能である。銅板としては、Cuの他、JISに規定の無酸素銅、タフピッチ銅、リン青銅、黄銅や、銅ベリリウム系合金(例えば、ベリリウム2%、残部が銅の合金など)、銅銀系合金(例えば、銀3〜5%、残部が銅の合金など)など、アルミニウム板としては、Alの他、JISに規定の1000系、3000系などのアルミニウム合金を適用することができる。
【0013】
導電板26の厚みは、抵抗層積層体を製造可能であれば特に限定はされず、抵抗層積層体の用途により適宜選定して用いることができる。導電板26は、例えば1〜1000μmであることが好ましい。1μm未満では導電板としての製造が難しくなり、1000μmを超えると抵抗層積層体としての製造が難しくなる。より好ましくは、10〜500μmである。なお導電板26は、電解箔や圧延箔などの板材であってもよいし、板材にめっきや蒸着などによる膜材を予め積層したものであってもよいし、クラッド材などの積層体でもよい。例えば、銅−アルミニウム構造のクラッド材などである。
【0014】
導電層27の材質としては、抵抗層積層体を製造可能な素材で導電性の優れたものであれば特にその種類は限定されず、抵抗層積層体の用途により適宜選択して用いることができる。例えば、導電板26に適用できる材質である。導電層27は、導電板26と同種の材質でもよいし異なっていてもよい。また抵抗層25と導電板26との間の悪影響を抑制する目的であればTa、Mo、Wなどの高融点材料を用いてもよい。
【0015】
また導電層27の厚みは、抵抗層積層体を製造可能であれば特に限定はされず、抵抗層積層体の用途により適宜選定して用いることができる。導電層27は、例えば0.01〜10μmであることが好ましい。0.01μm未満では導電層としての形成が難しくなり、10μmを超えると製造時間が長くなりすぎる。より好ましくは、0.05〜3μmである。なお導電層は、抵抗層積層体の用途により、CVD(Chemical Vapor Deposition)、スパッタリング、真空蒸着、イオンプレーティングなどの乾式製膜手段から適宜選択して用いることができる。
【0016】
図1に示す抵抗層積層体20の製造方法について説明する。図4に示すように、真空槽52内において、巻き戻しリール62に設置された高分子板24の接合予定面側を、活性化処理装置70で活性化処理する。同様にして巻き戻しリール64に設置された導電板26の接合予定面側を、活性化処理装置80で活性化処理する。
【0017】
活性化処理は、以下のようにして実施する。すなわち、真空槽52内に装填された高分子板24、導電板26をそれぞれアース接地された一方の電極Aと接触させ、絶縁支持された他の電極Bとの間に、10〜1×10−3Paの極低圧不活性ガス雰囲気中で、1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極Aと接触した高分子板24、導電板26のそれぞれの面積が、実効的に電極Bの面積の1/3以下となるようにスパッタエッチング処理する。不活性ガスとしては、アルゴン、ネオン、キセノン、クリプトンなどやこれらを含む混合体を適用することができる。好ましくはアルゴンである。なお不活性ガス圧力が1×10−3Pa未満では安定したグロー放電が行いにくく高速エッチングが困難であり、10Paを超えると活性化処理効率が低下する。印加する交流は、1MHz未満では安定したグロー放電を維持するのが難しく連続エッチングが困難であり、50MHzを超えると発振し易く電力の供給系が複雑となり好ましくない。また、効率よくエッチングするためには電極Aと接触した高分子板24、導電板26のそれぞれの面積を実効的に電極Bの面積より小さくする必要があり、実効的1/3以下とすることにより充分な効率でエッチング可能となる。
【0018】
次に高分子板24の表面に、膜形成ユニット90により抵抗層25を形成する。膜形成方法として、スパッタリングを用いた場合について説明する。膜形成ユニット90では、前記活性化処理装置とは逆に高分子板24側の面積を実効的に大きくすることによりスパッタリング処理を行うことができる。すなわち、真空槽52内に装填された高分子板24をアース接地された一方の電極Aと接触させ、絶縁支持された他の電極Cとの間に、10〜1×10−3Paの極低圧不活性ガス雰囲気中で、1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極Aと接触した高分子板24の面積が、実効的に電極Cの面積の3倍以上となるようにスパッタリング処理する。
不活性ガスとしては、アルゴン、ネオン、キセノン、クリプトンなどやこれらを含む混合体を適用することができる。好ましくはアルゴンである。なお不活性ガス圧力が1×10−3Pa未満では安定したグロー放電が行いにくく、10Paを超えるとスパッタリング効率が低下する。印加する交流は、1MHz未満では安定したグロー放電を維持するのが難しく連続スパッタリングが困難であり、50MHzを超えると発振し易く電力の供給系が複雑となり好ましくない。また、効率よくスパッタリングするためには電極Aと接触した高分子板24の面積を実効的に電極Cの面積より大きくする必要があり、3倍以上とすることにより充分な効率で膜形成が可能となる。
【0019】
スパッタリングを用いる膜形成ユニット90は、例えば図7に示すように、電気的にフローティング状態にされたターゲット電極94と、アース接地された水冷の電極ロール72との組み合わせで構成される。ターゲット電極94には抵抗層25を形成するターゲット92が設置され、またマグネット98を設置して磁場によりスパッタリングの効率を向上させている。さらにターゲット92の異常加熱を防止するために、ターゲット電極94を水冷できるようにしてある。ターゲット電極94−電極ロール72間に高周波電源96を印加することで、プラズマを発生させてターゲット92にイオン衝撃を与え、これにより放出されたターゲット物質を高分子板24上に積層させて抵抗層25を形成させ、膜積層材22を得ることができる。
【0020】
その後、活性化処理された導電板26と、高分子板24に抵抗層25を形成させた膜積層材22を積層接合する。積層接合は、膜積層材22、導電板26の接合予定面が対向するようにして両者を当接して重ね合わせ圧接ユニット60で冷間圧接を施すことによって達成される。この際の積層接合は低温度で可能であり、膜積層材22、導電板26ならびに接合部に組織変化や合金層の形成などといった悪影響を軽減または排除することが可能である。Tを膜積層材、導電板の温度(℃)とするとき、0℃<T<300℃で良好な圧接状態が得られる。0℃以下では特別な冷却装置が必要となり、300℃以上では組織変化などの悪影響が生じてくるため好ましくない。より好ましくは、0℃<T<200℃である。さらに好ましくは、0℃<T<150℃である。また圧延率R(%)は、0.01%≦R≦30%であることが好ましい。0.01%未満では充分な接合強度が得られず、30%を超えると変形が大きくなり加工上好ましくない。より好ましくは、0.1%≦R≦3%である。さらに好ましくは、1%<R≦3%である。
【0021】
このように積層接合することにより、所要の層厚みを有する抵抗層積層体20を形成することができ、巻き取りロール66に巻き取られる。さらに必要により所定の大きさに切り出して、図1に示すような抵抗層積層体20を製造することができる。またこのようにして製造された抵抗層積層体20に、必要により残留応力の除去または低減などのために問題が生じない範囲で熱処理を施してもよいし、さらに半田めっきなどの導電性膜材などを積層してもよい。
【0022】
また図5に示すように膜形成ユニット91を追加して導電層27を形成させるようにすると、高分子板24−抵抗層25−導電層27の構造を有する膜積層材を得ることができ、導電板26と積層接合させることにより図2に示すような抵抗層積層体21を製造することができる。さらに、膜形成ユニットは一方の活性化処理装置側のみならず、図6に示すように双方の活性化処理装置側にも配置することが可能である。
【0023】
膜形成ユニットは活性化処理装置の近傍であることが好ましく、膜形成ユニットを活性化処理装置の近傍に配置することで、製造装置のコンパクト化などを図ることが可能である。例えば、図4〜7に図示しているように活性化処理装置の電極ロールと膜形成ユニットの電極ロールを共用化する形態などや、さらに活性化処理装置と膜形成ユニットをそれぞれ共用の電極ロールの外周上に配置する形態などである。このような形態を採ることで一体化した処理が可能となる。なお近傍とは、活性化処理された導電板面が吸着や反応などにより再び不活性化されて膜形成に悪影響を与えない範囲あるいは状態のことである。
【0024】
なお抵抗層積層体の製造にはバッチ処理を用いることができる。すなわち真空槽内に予め所定の大きさに切り出された導電板を複数枚装填して活性化処理装置に搬送して垂直または水平など適切な位置に処理すべき面を対向または並置した状態などで設置または把持して固定して活性化処理や膜形成処理を行い、さらに導電板を保持する装置が圧接装置を兼ねる場合には活性化処理後に設置または把持したまま圧接し、導電板を保持する装置が圧接装置を兼ねない場合にはプレス装置などの圧接装置に搬送して圧接を行うことにより達成される。なお活性化処理や膜形成処理は、導電板を絶縁支持された一方の電極Aとし、アース接地された他の電極Bとの間で行うことが好ましい。
【0025】
本発明の部品の製造方法は、導電性に優れた導電板と基材となる高分子板との間に電気抵抗性を有する抵抗層、または電気抵抗性を有する抵抗層と導電性に優れた導電層を介挿してなる抵抗層積層体を用いる方法である。本発明の製造方法を用いた部品とは、抵抗層積層体にエッチング加工などの加工を施したもの、さらにこれに樹脂などで被覆あるいは固定したものや、抵抗層積層体を接着剤などを用いて高分子や金属、合金などからなる基材や基板に積層したもの、さらにビア加工やスルーホール加工などにより基板の層間導通処理などを施したものなどである。例えば、図3に示すようなプリント配線板などの部品などである。
【0026】
図3に示すようなプリント配線板などの部品は、例えば図1に示すような高分子板24−抵抗層25−導電板26の3層構造の抵抗層積層体20に対し、導電板26−抵抗層25の部分にエッチング加工などを施して導電配線部32や抵抗配線部34などを形成することにより製造することができる。このとき配線部は、導電板部が残存する2層の良導体部(導電配線部32)と、導電板部が除去され抵抗層のみの1層の抵抗部(抵抗配線部34)を適宜選択的に形成することができる。さらにエッチング液や抵抗層25材質を適切に選定することにより、この抵抗層25をエッチングストップ層として機能させることができ、精度よくエッチング処理することが可能であるため、抵抗層25部のみの抵抗配線部34を形成することが容易となり、所要の抵抗値を有する抵抗部を配線内部に設けることができる。
【0027】
この3層構造の抵抗層積層体20は、例えば液晶ポリマー24−NiCr合金層25−銅箔26構造などであり、液層ポリマー24に活性化処理してNi−Cr合金層25をスパッタリングで積層し、さらに銅箔26を活性化処理して積層接合することなどにより達成することができる。また銅箔およびNi−Cr系合金層を逐次または一括にエッチング加工を施すことにより導電配線部32を形成し、また銅箔のみをエッチング加工することにより抵抗配線部34を形成することができる。
【0028】
なお本発明の製造方法を用いた抵抗層積層体に抵抗層部分のみの配線部を形成させることにより終端抵抗やブリーダ抵抗などの抵抗器として機能させることができるため、プリント配線板の埋め込み抵抗や、抵抗アレイ、抵抗ネットワーク、抵抗ラダーなどの集合抵抗などにも適用してもよい。この抵抗値は抵抗層の材質によって決まる比抵抗と膜厚みおよび配線パターンの幅や長さを適宜選択して製造することができる。逆に抵抗器として機能させたくない場合には、抵抗層部分のみの配線部分の幅を大きくして実質的な抵抗値を下げるか、もしくは抵抗層の少なくとも片面に導電板を残すようなエッチング処理を行うか、あるいは抵抗層部分のみの配線部分に蒸着などで導電層を形成させることによって達成することが可能である。このため今までプリント配線板に取り付けられていた抵抗器を削減もしくは不要とすることが可能となり、プリント配線板の高密度化などに効果がある。
【0029】
また本発明の製造方法を用いた抵抗層積層体の抵抗層は、抵抗器として機能させるばかりでなく、発熱体やヒューズとして機能させることも可能である。本発明の製造方法を用いた抵抗層積層体には耐熱性を阻害する要因となる接着層がないため、従来より高温での用途が可能である。このため、プリント配線板(リジットプリント配線板やフレキシブルプリント配線板など)などに好適であり、ICカード、CSP(チップサイズパッケージまたはチップスケールパッケージ)やBGA(ボールグリッドアレイ)などのICパッケージなどにも応用が可能である。
【0030】
【実施例】
以下に、実施例を図面に基づいて説明する。高分子板24として厚み50μmの液晶ポリマーを用い、導電板26として厚み35μmの圧延銅箔を用い、抵抗層25としてNi−Cr合金層を用いた。液晶ポリマー、圧延銅箔を抵抗層積層体製造装置50にセットし、真空槽52内の活性化処理ユニット70および80でスパッタエッチング法によりそれぞれ活性化処理(アルゴンガス雰囲気、0.1Pa)した。活性化処理された液晶ポリマーにスパッタリングを用いた膜形成ユニット90でNi−20%Cr合金層(厚み2μm)を形成させて膜積層材22とし、これに活性化処理させた圧延銅箔を圧延ユニット60で圧接して積層接合して抵抗積層材20を製造した。
【0031】
【発明の効果】
以上説明したように、本発明の抵抗層積層体の製造方法は、導電板と高分子板との間に抵抗層、または抵抗層と導電層を介挿する方法であり、本発明の部品の製造方法は、抵抗層積層体を用いる方法である。このため抵抗層積層体の抵抗層に抵抗部を形成させることにより回路を形成する部品点数を削減することが可能であり、プリント配線板などへの適用も好適である。
【図面の簡単な説明】
【図1】本発明の製造方法を用いた抵抗層積層体の一実施形態を示す概略断面図である。
【図2】本発明の製造方法を用いた抵抗層積層体の他の一実施形態を示す概略断面図である。
【図3】本発明の製造方法を用いた部品の一実施形態を示す概略断面図である。
【図4】本発明の製造方法に用いる装置の一実施形態を示す概略断面図である。
【図5】本発明の製造方法に用いる装置の他の一実施形態を示す概略断面図である。
【図6】本発明の製造方法に用いる装置のさらに他の一実施形態を示す概略断面図である。
【図7】本発明の製造方法に用いる膜形成ユニットの一実施形態を示す概略断面図である。
【符号の説明】
20  抵抗層積層体
21  抵抗層積層体
22  膜積層材
24  高分子板
25  抵抗層
26  導電板
27  導電層
30  部品
32  導電配線部
34  抵抗配線部
50  抵抗層積層体製造装置
52  真空槽
54  真空ポンプ
60  圧接ユニット
62  巻き戻しリール
64  巻き戻しリール
66  巻き取りロール
70  活性化処理装置
72  電極ロール
74  電極
76  電極
78  電極
80  活性化処理装置
82  電極ロール
84  電極
86  電極
90  膜形成ユニット
91  膜形成ユニット
92  ターゲット
94  ターゲット電極
95  膜形成ユニット
96  高周波電源
98  マグネット
A   電極A
B   電極B
C   電極C

Claims (6)

  1. 導電板と高分子板との間に抵抗層を介挿してなる抵抗層積層体の製造方法において、導電板および高分子板の接合予定面側を活性化処理し、導電板または高分子板の少なくとも一方に抵抗層を積層した後、導電板および高分子板を抵抗層が内側になるようにして当接して重ね合わせて積層接合することを特徴とする抵抗層積層体の製造方法。
  2. 導電板と高分子板との間に導電層および抵抗層を介挿してなる抵抗層積層体の製造方法において、導電板および高分子板の接合予定面側を活性化処理し、導電板または高分子板の少なくとも一方に抵抗層を積層した後、さらに導電板または高分子板の少なくとも一方に導電層を積層し、導電板および高分子板を抵抗層、導電層が内側になるようにして当接して重ね合わせて積層接合することを特徴とする抵抗層積層体の製造方法。
  3. 前記活性化処理が、不活性ガス雰囲気中でグロー放電を行わせて、前記導電板および高分子板の接合予定面側をスパッタエッチング処理することを特徴とする請求項1または2に記載の抵抗層積層体の製造方法。
  4. 前記活性化処理と前記抵抗層積層処理および/または前記導電層積層処理が、近傍にてなされることを特徴とする請求項1〜3のいずれかに記載の抵抗層積層体の製造方法。
  5. 導電板と高分子板との間に抵抗層、または抵抗層と導電層を介挿してなる抵抗層積層体を用いることを特徴とする部品の製造方法。
  6. 前記部品の少なくとも一個所に、抵抗部を形成することを特徴とする請求項5に記載の部品の製造方法。
JP2003174901A 2002-08-07 2003-06-19 抵抗層積層体の製造方法および抵抗層積層体を用いた部品の製造方法 Pending JP2004128460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003174901A JP2004128460A (ja) 2002-08-07 2003-06-19 抵抗層積層体の製造方法および抵抗層積層体を用いた部品の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002229874 2002-08-07
JP2003174901A JP2004128460A (ja) 2002-08-07 2003-06-19 抵抗層積層体の製造方法および抵抗層積層体を用いた部品の製造方法

Publications (1)

Publication Number Publication Date
JP2004128460A true JP2004128460A (ja) 2004-04-22

Family

ID=32300882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003174901A Pending JP2004128460A (ja) 2002-08-07 2003-06-19 抵抗層積層体の製造方法および抵抗層積層体を用いた部品の製造方法

Country Status (1)

Country Link
JP (1) JP2004128460A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035511A1 (ja) * 2004-09-29 2006-04-06 Tadahiro Ohmi チップ素子
WO2007122922A1 (ja) * 2006-04-20 2007-11-01 Nsk Ltd. 軸受装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035511A1 (ja) * 2004-09-29 2006-04-06 Tadahiro Ohmi チップ素子
US7796401B2 (en) 2004-09-29 2010-09-14 Foundation For Advancement Of International Science Chip element
KR101105616B1 (ko) 2004-09-29 2012-01-18 고에키자이단호진 고쿠사이카가쿠 신고우자이단 칩 소자
WO2007122922A1 (ja) * 2006-04-20 2007-11-01 Nsk Ltd. 軸受装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2004071865A (ja) 抵抗層積層材および抵抗層積層材を用いた部品
JP2004128460A (ja) 抵抗層積層体の製造方法および抵抗層積層体を用いた部品の製造方法
US20040175583A1 (en) High polymer plate and conductive plate connecting body, and part using the connecting plate
JP3979647B2 (ja) 合金層積層体の製造方法および合金層積層体を用いた部品の製造方法
JP2004128458A (ja) 抵抗層積層体および抵抗層積層体を用いた部品
JP2004071866A (ja) 抵抗層積層材の製造方法および抵抗層積層材を用いた部品の製造方法
JP4276015B2 (ja) 沈降配線板およびその製造方法
JP4050943B2 (ja) 抵抗層接合材の製造方法および抵抗層接合材を用いた部品の製造方法
JP2004174901A (ja) 基体層積層材および基体層積層材を用いた部品
JP2004090620A (ja) 抵抗層接合体の製造方法および抵抗層接合体を用いた部品の製造方法
JP2004243701A (ja) 合金層積層体および合金層積層体を用いた部品
JP2004096081A (ja) 抵抗層接合体および抵抗層接合体を用いた部品
JP2004106336A (ja) 導電層積層材の製造方法および導電層積層材を用いた部品の製造方法
JP3801929B2 (ja) 抵抗層積層材の製造方法および抵抗層積層材を用いた部品の製造方法
JP2004322614A (ja) 平滑積層体および平滑積層体を用いた部品
JP2004322615A (ja) 平滑積層体の製造方法および平滑積層体を用いた部品の製造方法
JP2003243794A (ja) 抵抗板積層材および抵抗板積層材を用いた部品
JP2004042331A (ja) 抵抗層接合材および抵抗層接合材を用いた部品
JP2004174904A (ja) 基体層積層材の製造方法および基体層積層材を用いた部品の製造方法
JP2005324466A (ja) 低熱膨張積層材および低熱膨張積層材を用いた部品
JP2004174896A (ja) 混在層積層体および混在層積層体を用いた部品
JP4059485B2 (ja) 導電層積層材および導電層積層材を用いた部品
JP2004174899A (ja) 混在層積層体の製造方法および混在層積層体を用いた部品の製造方法
JP3857273B2 (ja) 抵抗膜積層材、抵抗膜積層材の製造方法、抵抗膜積層材を用いた部品および抵抗膜積層材を用いた部品の製造方法
JP2003136626A (ja) 導電層積層材および導電層積層材を用いた部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060105

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071121