JPWO2003043063A1 - 相補マスクおよびその作製方法、並びに露光方法、並びに半導体装置およびその製造方法 - Google Patents
相補マスクおよびその作製方法、並びに露光方法、並びに半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JPWO2003043063A1 JPWO2003043063A1 JP2003544799A JP2003544799A JPWO2003043063A1 JP WO2003043063 A1 JPWO2003043063 A1 JP WO2003043063A1 JP 2003544799 A JP2003544799 A JP 2003544799A JP 2003544799 A JP2003544799 A JP 2003544799A JP WO2003043063 A1 JPWO2003043063 A1 JP WO2003043063A1
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- complementary
- patterns
- mask
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/143—Electron beam
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
第１回路パターンが互いに相補的な相補パターン２６，２８に分割され、開口によって形成された前記相補パターン２６，２８が配置された複数のパターン形成領域３４ａ，３４ｂを有する。各パターン形成領域３４ａ，３４ｂのパターン密度が実質的に同じになるように、相補パターン２６，２８が各パターン形成領域３４ａ，３４ｂに配置されている。
Description
技術分野
本発明は、例えば、半導体装置の製造工程のうち露光工程に使用される相補マスクおよびその作製方法、並びに露光方法、並びに半導体装置およびその製造方法に関する。
背景技術
荷電粒子線露光装置、例えば電子ビーム露光装置では、大規模集積回路等の回路パターン（素子形成パターン）を作製するに際して、単位時間当たりの処理能力（スループット）に高いレベルが要求される。
このような要求に応えるようにした電子ビーム露光装置が、例えば、特開平５−１６００１２号公報及び特許第２９５１９４７号公報に記載されている。
図１は、上記公報に記載された電子ビーム露光装置と同様の形式の一例を示す概略図である。この電子ビーム露光装置１０は、ステンシルマスク２０を固定した状態で、試料台の作動でウエハ等の試料（被露光体）を適時移動させるようにした所謂リープル型として構成されている。本願明細書では、ステンシルマスクとは、空間に物質が存在しない開口領域を有するマスクを称する。
図１に示すように、電子ビーム露光装置１０は、電子ビームＥｂを出射する電子ビーム源１２と、電子ビームＥｂを集束する集束光学系１４と、集束光学系１４で集束された電子ビームＥｂを偏向するメインディフレクタ１６、及び微調整ディフレクタ１８とを備え、微調整ディフレクタ１８を通過した電子ビームＥｂを、ステンシルマスク２０を介して試料２１の表面に投射する。
電子ビーム露光装置１０は、ステンシルマスク２０を保持するマスクステージと、ステンシルマスク２０を透過した電子ビームＥｂによって回路パターン（開口パターン）が投影される位置に試料２１を保持する試料台とを備えている。
上記構成の電子ビーム露光装置１０では、ステンシルマスク２０をマスクステージに装着し、かつ、レジスト膜（図示せず）を表面に塗布した試料２１を試料台に載置した状態で露光を開始する。
その際、電子ビーム源１２から電子ビームＥｂを出射すると、集束光学系１４、メインディフレクタ１６及び微調整ディフレクタ１８を通過した電子ビームＥｂは、ステンシルマスク２０の回路パターンを透過した後、試料２１表面のレジスト膜に回路パターンとして投影露光される。
ところで、電子ビーム露光装置１０では、回路パターンの投影に使用する電子ビームＥｂは、透明な物質を透過する際にもエネルギーが吸収される性質を有するので、ステンシルマスク２０を、透明で堅固な石英ガラス等から構成することはできない。このため、投射露光時に電子ビームＥｂを良好に透過させるようにするには、回路パターンを開口で形成する以外に方法はない。
このように、ステンシルマスク２０は、電子ビームの透過領域である回路パターンが全て開口によって形成される自己支持型の透過マスクなので、例えば、周囲を全て開口で囲まれるようなドーナツ状パターンを備えることはできない。従って、このようなステンシルマスク２０を１枚のみ使用するだけでは、ドーナツ状パターンを試料２１に投射露光することは不可能である。
上記ドーナツ状パターンの問題を解決するために、１つの回路パターンを複数の相補ステンシルマスクに分割する相補マスク分割方法が、例えば、特公平７−６６１８２号公報に記載されている。
この公報に記載される相補マスク分割方法では、比較的単純な半導体チップのレイアウトを複数のセクションに分割し、分割した各セクションを２枚の相補ステンシルマスクに振り分けて形成している。そして、これら２枚の相補ステンシルマスクを使用し、試料（被露光体）の表面に、各相補ステンシルマスクに形成したレイアウトのセクションを順次露光することによって、全体の回路パターンを転写する。
本願明細書において、相補マスクとは、ある区画のパターンを分割して複数のマスクに載せあるいは同一のマスクの異なる領域に載せ、各マスク同士あるいは同一のマスクの異なる領域同士を重ね合わせて、分割したパターン同士を重ね合わせることにより、当該区画の分割前のパターンを形成できるマスクをいう。
また、本願明細書において、相補ステンシルマスクとは、ある区画のパターンを分割して複数のステンシルマスクに載せあるいは同一のステンシルマスクの異なる領域に載せ、各ステンシルマスク同士あるいは同一のステンシルマスクの異なる領域同士を重ね合わせて、分割したパターン同士を重ね合わせることにより、当該区画の分割前のパターンを形成できるステンシルマスクをいう。
近年の半導体集積回路の製造分野では、更なる高集積化の要請に応えて、半導体集積回路を構成する素子数が増大し、各素子がより微細化される傾向にある。これにより、照射された電子ビームによって素子のパターンを試料上に投影露光するための開口からなる回路パターンがより微細化される。
従って、回路パターンをなす開口のパターン密度が増大し、上記従来の相補マスク分割方法等で使用される相補ステンシルマスクでは、その機械的強度が低下し、回路パターンに歪み等の変形が生じ易くなり、著しい場合には破損することもある。
相補ステンシルマスクに歪み等の変形が生じた際には、試料と相補ステンシルマスクとの間で正確な位置決めができなくなるとともに、歪んだ回路パターンを透過した電子ビームが試料上に投影露光されることになって、正確な回路パターンを転写することができない。
発明の開示
本発明は、上記の事情に鑑みてなされたものであり、その目的は、機械的強度を向上させ、回路パターンに歪みを生じさせず、試料との間の位置決めを正確に行い、試料上に回路パターンを正確に転写することができる相補マスクおよびその作製方法を提供することにある。
更に、本発明の目的は、このような相補マスクを用いた露光方法並びに半導体装置およびその製造方法を提供することにある。
上記の目的を達成するため、本発明の相補マスクは、第１回路パターンが互いに相補的な相補パターンに分割され、開口によって形成された前記相補パターンが配置された複数のパターン形成領域を有し、各パターン形成領域のパターン密度が実質的に同じになるように、前記相補パターンが各パターン形成領域に配置されている。
上記の目的を達成するため、本発明の相補マスクの作製方法は、第１回路パターンをパターン密度が実質的に同じになるように複数のパターン形成領域に分割して、各パターン形成領域に互いに相補的な相補パターンを割り振るステップと、同一のマスク基板に各パターン形成領域が隣接するように、各パターン形成領域の相補パターンからなる孔を形成するステップとを有する。
上記の目的を達成するため、本発明の露光方法は、第１回路パターンが互いに相補的な相補パターンに分割され、開口によって形成された前記相補パターンが配置された複数のパターン形成領域が隣接して設けられており、各パターン形成領域のパターン密度が実質的に同じになるように、前記相補パターンが各パターン形成領域に配置されている第１相補マスクを用い、前記第１相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して被露光体に相補パターンを転写する工程と、一つの前記パターン形成領域分だけずらして、再び前記第１相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して前記被露光体に相補パターンを転写するずらし転写工程とを有し、前記ずらし転写工程を繰り返して、全ての前記パターン形成領域の前記相補パターンを転写することにより前記被露光体に前記第１回路パターンを転写する。
上記の目的を達成するため、本発明の半導体装置は、回路パターンが互いに相補的な相補パターンに分割され、開口によって形成された前記相補パターンが配置された複数のパターン形成領域が隣接して設けられており、各パターン形成領域のパターン密度が実質的に同じになるように、前記相補パターンが各パターン形成領域に配置されている相補マスクを用い、前記相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して被露光体に前記相補パターンを転写する工程と、一つの前記パターン形成領域分だけずらして、再び前記相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して前記被露光体に前記相補パターンを転写するずらし転写工程とを有し、前記ずらし転写工程を繰り返して、全ての前記パターン形成領域の前記相補パターンを転写することにより前記被露光体に前記回路パターンが転写されている。
上記の目的を達成するため、本発明の半導体装置の製造方法は、回路パターンが互いに相補的な相補パターンに分割され、開口によって形成された前記相補パターンが配置された複数のパターン形成領域が隣接して設けられており、各パターン形成領域のパターン密度が実質的に同じになるように、前記相補パターンが各パターン形成領域に配置されている相補マスクを用い、前記相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して被露光体に前記相補パターンを転写する工程と、一つの前記パターン形成領域分だけずらして、再び前記相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して前記被露光体に前記相補パターンを転写するずらし転写工程とを有し、前記ずらし転写工程を繰り返して、全ての前記パターン形成領域の前記相補パターンを転写することにより前記被露光体に前記回路パターンを転写する。
発明を実施するための最良の形態
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。尚、以下の実施形態例で示す相補マスク等は、本発明の理解を容易にするための一つの例示であって、本発明はこの例示に限定されるものではない。
第１の実施の形態
本実施形態例は、相補ステンシルマスクの実施形態の一例であって、図２は本実施形態例の相補ステンシルマスクによって第１の回路パターン（ゲート層）と第２の回路パターン（素子分離層）とを露光対象領域５０に転写したパターンを示す平面図である。
図３は第１の回路パターンを露光対象領域５０に転写するための第１開口パターンを有する第１の相補ステンシルマスクを示す平面図、図４は第２の回路パターンを露光対象領域５０に転写するための第２開口パターンを有する第２の相補ステンシルマスクを示す平面図である。
図５は図３に示す第１の相補ステンシルマスクの第１開口パターンを拡大した平面図、図６は図４に示す第２の相補ステンシルマスクの第２開口パターンを拡大した平面図である。
本実施形態例では、半導体素子を構成する第１の回路パターン及び第２の回路パターンは、それぞれ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｅｓｓ Ｍｅｍｏｒｙ）のメモリ回路のゲート層及び素子分離層である。
ここで、第１の回路パターンは、露光層に露光形成されるゲート層パターンであり、第２の回路パターンは、下地層に露光形成される素子分離層パターンである。
本実施形態では、先ず、第２の相補ステンシルマスク２４によって、図２に示す素子分離層パターン３８Ａ、４０Ａを露光形成して下地層を形成し、次いで、この下地層上に、第１の相補ステンシルマスク２２によって、図２に示すゲート層パターン２６Ａ、２８Ａを露光形成するように用いられる。
第１の相補ステンシルマスク２２は、図３に示すように、相互に接して順次配列された２つの第１のパターン形成領域３４ａ、３４ｂを有している。第１のパターン形成領域３４ａ、３４ｂには、それぞれ、露光対象領域５０内の複数個のゲート層パターン２６Ａ、２８Ａに相似する第１開口パターン（相補パターン）２６、２８が設けられている。
第１の相補ステンシルマスク２２では、第１のパターン形成領域３４ａ、３４ｂの全ての第１開口パターン２６、２８が、それぞれ、一対一の対応で、図２に示す露光対象領域５０内のいずれかのゲート層パターン２６Ａ、２８Ａに相似するように構成されている。更に、全ての第１のパターン形成領域３４ａ、３４ｂを重ね合わせたときの第１開口パターン２６、２８の集合が、露光対象領域５０内の全てのゲート層パターン２６Ａ、２８Ａの集合に相似するように構成されている。
第２の相補ステンシルマスク２４は、第１の相補ステンシルマスク２２と対をなすものであって、図４に示すように、相互に接して順次配列され、第１のパターン形成領域３４ａ、３４ｂの対としてそれぞれ構成された２枚の第２のパターン形成領域４６ａ、４６ｂを有している。
第２のパターン形成領域４６ａ、４６ｂには、それぞれ、露光対象領域５０内の複数個の素子分離層パターン３８Ａ、４０Ａに相似する第２開口パターン（相補パターン）３８、４０が設けられている。
第２のパターン形成領域４６ａ、４６ｂは、第１のパターン形成領域３４ａ、３４ｂの第１開口パターン２６、２８に対応するゲート層と機能的に関連してゲート層の下層の素子分離層パターン３８Ａ、４０Ａに相似する第２開口パターン３８、４０を有している。
第２のパターン形成領域４６ａ、４６ｂの全ての第２開口パターン３８、４０は、それぞれ、一対一の対応で、図２に示す露光対象領域５０内のいずれかの素子分離層の素子分離層パターン３８Ａ、４０Ａに相似している。
更に、全ての第２開口パターン３８、４０は、全ての第２のパターン形成領域４６ａ、４６ｂを重ね合わせたときの第２開口パターン３８、４０の集合が、露光対象領域５０内の全ての素子分離層パターン３８Ａ、４０Ａの集合に相似している。
第１のパターン形成領域３４ａ、３４ｂと第２のパターン形成領域４６ａ、４６ｂとを重ね合わせたときの第１開口パターン２６、２８と第２開口パターン３８、４０とからなる複合開口パターンは、第１のパターン形成領域３４ａ、３４ｂと第２のパターン形成領域４６ａ、４６ｂとの対の全てに関して、パターン密度が実質的に相互に同じにされている。
第１及び第２の相補ステンシルマスク２２、２４は、それぞれ、電子ビームを照射して、第１開口パターン２６、２８及び第２開口パターン３８、４０を透過した荷電粒子によって、ゲート層パターン２６Ａ、２８Ａ及び素子分離層パターン３８Ａ、４０Ａを、図１に示した試料２１上に投影露光するように構成されている。
本実施形態例の相補ステンシルマスクでは、第１の相補ステンシルマスク２２に形成する回路パターンの開口面積密度を大幅に減少して粗化できるので、第１及び第２の相補ステンシルマスク２２、２４の機械的強度を向上させることができる。
このため、第１及び第２の相補ステンシルマスク２２、２４に歪み等の変形が発生することがないので、試料２１と相補ステンシルマスク２２、２４との間の位置決めを正確に行うことができる。これにより、試料２１上に回路パターンを正確に投影露光し、２枚の相補ステンシルマスク２２、２４を使用した正確な回路パターンの転写が実現できる。
尚、本実施形態例で説明した第１の相補ステンシルマスク２２に関連する構成は、第１発明の実施形態に対応するものである。
本明細書で言う「パターン密度」は、露光対象領域内のパターンの粗密の程度を意味するものであって、露光対象領域の単位面積当たりのパターン面積の比を意味している。露光対象領域内に存在するパターンは、適度の粗密状態になるように、各パターン相互の間隔が一様になるように分割されることが望ましい。
詳細は後述するが、本実施形態例の相補ステンシルマスクは、以下のように使用する。即ち、図１１に示した被露光体の露光対象領域５０Ａ、５０Ｂに、第２の相補ステンシルマスク２４によって素子分離層パターン３８Ａ、４０Ａを露光形成する。次いで、露光対象領域５０Ａ、５０Ｂを一つずらして、再び、相補ステンシルマスク２４によって素子分離層パターン３８Ａ、４０Ａを露光対象領域５０Ａ、５０Ｂに露光形成する工程を繰り返し行い、露光対象領域５０Ａ、５０Ｂのそれぞれに、素子分離層パターン３８Ａ及び４０Ａを露光形成する。
続いて、素子分離層パターン３８Ａ、４０Ａを転写した露光対象領域５０Ａ、５０Ｂの双方に、第１の相補ステンシルマスク２２によってゲート層パターン２６Ａ、２８Ａを露光形成する。更に、露光対象領域５０Ａ、５０Ｂを一つずらして、再び、第１の相補ステンシルマスク２２によって第１のパターン形成領域３４ａ、３４ｂを露光対象領域５０Ａ、５０Ｂに露光形成する工程を繰り返して行うように用いる。
次に、上記の相補ステンシルマスクの作製方法について説明する。
本作製方法では、図２に示す露光対象領域５０内の複数個のゲート層の平面形状のそれぞれに相似する第１開口パターン２６、２８をそれぞれ有し、相互に接して順次配列された複数の第１のパターン形成領域３４ａ、３４ｂからなる第１の相補ステンシルマスク２２を作製する。更に、相補ステンシルマスク２２と対をなし、第２開口パターン３８、４０を有する第２のパターン形成領域４６ａ、４６ｂからなる第２の相補ステンシルマスク２４を作製する。
即ち、本作製方法では、先ず、図２に示すように、露光対象領域５０の全てのゲート層パターン２６Ａ、２８Ａと、露光対象領域５０の全ての素子分離層パターン３８Ａ、４０Ａとからなる複合パターンを示す複合パターン４９を作製する。
次いで、図７及び図８に示すように、複合パターン４９のパターン密度より低く、かつパターン密度が実質的に相互に同じになるように、複合パターン４９内のゲート層２６Ａ、２８Ａ及び素子分離層３８Ａ、４０Ａをグループに分割する。
そして、各グループ毎のゲート層パターン２６Ａ、２８Ａ及び素子分離層パターン３８Ａ、４０Ａからなる複合パターンを示す２個の分割パターン４１、４３を作製する。
続いて、図９Ａ及び図１０Ａに示すように、分割パターン４１、４３を構成するゲート層パターン２６Ａ、２８Ａに対応する第１開口パターン２６、２８を有する第１のパターン形成領域３４ａ、３４ｂを作製する。
更に、図９Ｂ及び図１０Ｂに示すように、素子分離層パターン３８Ａ、４０Ａに対応する第２開口パターン３８、４０を有し、第１のパターン形成領域３４ａ、３４ｂと対になる第２のパターン形成領域４６ａ、４６ｂを作製する。第１のパターン形成領域３４ａ、３４ｂ及び第２のパターン形成領域４６ａ、４６ｂは、各分割パターン毎に作製する。
引き続き、図３及び図５に示すように、第１のパターン形成領域３４ａ、３４ｂを相互に接して順次配列してなる第１の相補ステンシルマスク２２を作製する。更に、図４及び図６に示すように、第２のパターン形成領域４６ａ、４６ｂを相互に接して順次配列してなる第２の相補ステンシルマスク２４を作製する。
これら一連の工程によって、本実施形態例の相補ステンシルマスク２２、２４を容易に得ることができる。
ところで、メモリ回路をなすＭＯＳトランジスタやキャパシタを構成する各層の個々のパターンは、電気的、素子機能的に見て、相互のパターンの位置ずれに対する要求が、それ以外のパターン同士に比べて厳しい。
従って、本実施形態例の相補ステンシルマスク２２、２４のグループ分割では、電気的、素子機能的に関連する部分にあるゲート層と素子分離層を、相互に厳密な位置合わせ精度が必要な構成部材として同じグループに割り振った。
また、ゲート層に注目して、各開口パターンが可能な限り接近し過ぎないように、かつ、分割した分割パターン４１、４３のパターン密度（面積密度）が可能な限り等しくなるように分割することが望ましい。
次に、上記の相補ステンシルマスクを用いた露光方法について、図１１〜図１４及び図１５〜図１８を参照して説明する。
図１１〜図１４は、相補ステンシルマスク２２又は２４をマスクステージにセットした状態で、試料台の作動で図１の試料２１を段階的に移動させて露光対象領域５０Ａ、５０Ｂに露光転写する際の露光プロセスの流れを概略的に示す図であり、転写するゲート層パターンや素子分離層パターンは図示省略している。図１５〜図１８は、図１１〜図１４にそれぞれ対応する実際の転写結果を示す平面図である。
本露光方法では、ステンシルマスクと試料との間の位置合わせ精度を高める必要があるので、電子ビーム露光装置１０による露光時には、次のように位置決めを行いつつ、図１５〜図１８に示すように露光作業を進める。
尚、図１１〜図１４では、下地パターンと相補ステンシルマスクとの実際に重なる位置を、説明を容易にする関係上、ずらして記載している。
本露光方法では、先ず、図１１に示すように、相互に接して配列された露光対象領域５０Ａ、５０Ｂに、第２の相補ステンシルマスク２４によって素子分離層パターン３８Ａ、４０Ａを転写する。
次いで、試料台の作動により露光対象領域５０Ａ、５０Ｂを一つずらして、再び、第２の相補ステンシルマスク２４によって素子分離層パターン３８Ａ、４０Ａを露光対象領域５０Ａ、５０Ｂに転写する（第１ずらし転写工程）。
続いて、第１ずらし転写工程を繰り返して行い、相互に接して配列され、それぞれに、素子分離層パターン３８Ａ、４０Ａが転写されている露光対象領域５０Ａ、５０Ｂを形成する。
これにより、露光対象領域５０Ａ、５０Ｂには、図１５に示す、下地層である素子分離層パターン３８Ａ、４０Ａが得られる。図１５では、露光対象領域５０Ａと露光対象領域５０Ｂの双方に、それぞれ、素子分離層パターン３８Ａ及び４０Ａが露光形成されている。
上記露光時、図１１に示すように、露光対象領域５０Ａ及び露光対象領域５０Ｂに、それぞれ、アライメントマーク３０、３１が形成される。
次いで、図１２に示すように、相互に接して配列され、それぞれ、素子分離層パターン３８Ａ、４０Ａが転写されている露光対象領域５０Ａ、５０Ｂのうちの露光対象領域５０Ａに、第１の相補ステンシルマスク２２の第１のパターン形成領域３４ａによってゲート層パターン２８Ａを転写する。
これにより、図１６に示す転写パターンが得られる。
更に、試料台の作動により露光対象領域５０Ａ、５０Ｂを一つずらして、再び、第１の相補ステンシルマスク２２の第１のパターン形成領域３４ａ、３４ｂによって、ゲート層パターン２６Ａ、２８Ａを露光対象領域５０Ａ、５０Ｂにそれぞれ転写する（第２ずらし転写工程）。これにより、図１７に示す転写パターンが得られる。
この後、第２ずらし転写工程を繰り返して行うことにより、図１８に示す転写パターンが得られる。
以上の露光方法で、第１のパターン形成領域３４ａ、３４ｂには、それぞれ、図１２に示すようにアライメントマーク３５、３６が設けられている。アライメントマーク３５、３６は、電子ビーム露光装置１０に予め格納されたプログラムを用いて、アライメントマーク３０、３１に位置合わせされる。
図１３に示すような場合に、第１のパターン形成領域３４ｂのアライメントマーク３６をアライメントマーク３１に整合するだけにすれば、位置合わせ時間を短縮でき、スループット的に有利である。
これに加えて、第１のパターン形成領域３４ａのアライメントマーク３５をアライメントマーク３０及び３１にも整合するようにすると、スループットはやや低下するが、位置合わせ精度が向上する。
本実施形態例では、或る半導体素子のパターンを、位置ずれを抑止し易くなるようにグループ分けしたので、露光時に双方の相補ステンシルマスク２２、２４をアライメントマークで適正に位置整合することによって、一組のＭＯＳトランジスタを構成するゲート層及び素子分離層のように位置ずれが許されないもの同士を、極めて正確に位置合わせすることができる。
本実施形態例では、露光プロセスで、下地層パターンの露光対象領域のアライメント情報にそれぞれ適宜の重み付けをすることができる。
この重み付けには、第２開口パターン３８、４０又は７８、８０からなる下地層パターンと、この下地層パターンに露光転写される第１開口パターン２６、２８又は６６、６８からなる露光層パターンとの、相補分割されたパターンの面積や数量の比を用いても良い。或いは、実際に使用するマスク作製機（図示せず）や電子ビーム露光装置１０の固有の特徴（癖）を利用しても良い。
このような露光方法によれば、下地層パターンを露光する際の相補ステンシルマスクの情報を充分に活用できるので、より高い位置精度が得られる。
また、２つ以上の相補ステンシルマスクに分割された回路パターンを露光転写する際の相補ステンシルマスク２４、６４と相補ステンシルマスク２２、６２とのアライメントを、相補ステンシルマスク２４、６４を露光する際に予め作製しておいた相補ステンシルマスク２２、６２用のアライメントマークを活用する。これにより、相補ステンシルマスク間の位置精度が大幅に向上する。
尚、本実施形態例で説明した第１の相補ステンシルマスク２２を用いた露光方法に関連する構成は、第３発明の実施形態に対応するものである。
第２の実施の形態
図１９は本実施形態例の相補ステンシルマスクによってゲート層パターン６６Ａ、６８Ａと素子分離層パターン７８Ａ、８０Ａとを露光対象領域９０に転写したパターンを示す平面図である。
図２０はゲート層パターン６６Ａ、６８Ａを露光対象領域９０に転写するための第１開口パターンを有する第１の相補ステンシルマスクを示す平面図、図２１は素子分離層パターン７８Ａ、８０Ａを露光対象領域９０に転写するための第２開口パターンを有する第２の相補ステンシルマスクを示す平面図である。
図２０に示すように、本実施形態例の相補ステンシルマスク６２は、相互に接して順次配列された複数の第１のパターン形成領域７４ａ、７４ｂを有している。第１のパターン形成領域７４ａ、７４ｂは、露光対象領域９０内のゲート層パターン６６Ａ、６８Ａのそれぞれに相似する第１開口パターン（相補パターン）６６、６８を有している。
第１の相補ステンシルマスク６２は、第１のパターン形成領域７４ａ、７４ｂの全ての第１開口パターン６６、６８が、それぞれ、一対一の対応で、露光対象領域９０内のいずれかのゲート層パターン６６Ａ、６８Ａに相似するようにされている。
更に、第１の相補ステンシルマスク６２は、全ての第１のパターン形成領域７４ａ、７４ｂを重ね合わせたときの第１開口パターン６６、６８の集合が、露光対象領域９０内の全てのゲート層パターン６６Ａ、６８Ａの集合に相似するようにされている。
図２１に示すように、第２の相補ステンシルマスク６４は、第１の相補ステンシルマスク６２の第１のパターン形成領域７４ａ、７４ｂの対としてそれぞれ構成されている。また、第２の相補ステンシルマスク６４は、対となる第１のパターン形成領域７４ａ、７４ｂに対応して相互に接して順次配列された第２のパターン形成領域８６ａ、８６ｂを有して、第１の相補ステンシルマスク６２と対をなしている。
第２のパターン形成領域８６ａ、８６ｂは、第２開口パターン（相補パターン）７８、８０を有している。第２開口パターン７８、８０は、第１のパターン形成領域７４ａ、７４ｂの第１開口パターン６６、６８に対応するゲート層６６Ａ、６８Ａと機能的に関連してゲート層の下層に設けられた、図１９に示す素子分離層パターン７８Ａ、８０Ａに相似する。
第２の相補ステンシルマスク６４では、第２のパターン形成領域８６ａ、８６ｂの全ての第２開口パターン７８、８０が、それぞれ、一対一の対応で、露光対象領域９０内のいずれかの素子分離層パターン７８Ａ、８０Ａに相似している。
更に、全ての第２のパターン形成領域８６ａ、８６ｂを重ね合わせたときの第２開口パターン７８、８０の集合が、露光対象領域９０内の全ての素子分離層パターン７８Ａ、８０Ａの集合に相似している。
相補ステンシルマスク６２、６４では、第１及び第２のパターン形成領域７４ａ、７４ｂ及び８６ａ、８６ｂを重ね合わせた際の第１及び第２開口パターン６６、６８及び７８、８０とからなる複合開口パターンが、第１及び第２のパターン形成領域７４ａ、７４ｂ及び８６ａ、８６ｂの対の全てに関して、パターン密度が実質的に相互に同じになっている。
本実施形態例の相補ステンシルマスク６２、６４も、第１実施形態例の相補ステンシルマスク２２、２４の作製方法と同様にして作製することができる。
また、完成した相補ステンシルマスク６２、６４を、第１実施形態例の相補ステンシルマスク２２、２４と同様に使用することにより、試料２１上に回路パターンを正確に投影露光することができる。
本実施形態例の相補ステンシルマスクでは、第１の相補ステンシルマスク６２に形成する開口パターンの開口面積密度を大幅に減少して粗化でき、第１及び第２の相補ステンシルマスク６２、６４の機械的強度を向上できるので、相補ステンシルマスク６２、６４に歪み等の変形が発生することがない。
このため、試料２１と相補ステンシルマスク６２、６４との間の位置決めを正確に行うことができ、開口パターンを正確に投影露光し、２枚の相補ステンシルマスク６２、６４を使用した正確な回路パターンの転写が実現できる。
更に、相補ステンシルマスクの第１実施形態例では、ＭＯＳトランジスタやキャパシタ等の素子を一括りにして相補ステンシルマスク２２、２４に割り振ることが比較的容易であったが、本実施形態例では、メモリ回路のような繰り返し構造を持たない、論理回路（ロジック回路）等に有効に適用できる。
本発明は、上記の実施形態の説明に限定されない。例えば、本実施形態では、第１の回路パターンと、当該第１の回路パターンと機能的に関連し第１の回路パターンとは異なる層に設けられた第２の回路パターンとが、相互に厳密な位置合わせ精度が必要なＭＯＳトランジスタのゲート層及び素子分離層である場合について説明したがこれに限られるものではない。例えば、コンタクトプラグ及び当該コンタクトプラグに接続される素子分離層であってもよい。また、金属配線層及び当該金属配線層に接続するコンタクトプラグであってもよい。
産業上の利用可能性
本発明の相補マスクおよびその作製方法、並びに露光方法、並びに半導体装置およびその製造方法は、例えば、半導体装置の製造工程のうち露光工程に利用することができる。
【図面の簡単な説明】
図１は、従来の電子ビーム露光装置の一例を示す概略図である。
図２は、第１実施形態例の相補ステンシルマスクによって第１パターン及び第２パターンを露光対象領域に転写したパターンを示す平面図である。
図３は、本実施形態例の第１の相補ステンシルマスクを示す平面図である。
図４は、本実施形態例の第２の相補ステンシルマスクを示す平面図である。
図５は、図３に示す第１の相補ステンシルマスクの第１開口パターンを拡大した平面図である。
図６は、図４に示す第２の相補ステンシルマスクの第２開口パターンを拡大した平面図である。
図７は、複合パターン内のゲート層及び素子分離層をグループに分割した状態を示す平面図である。
図８は、複合パターン内のゲート層及び素子分離層をグループに分割した状態を示す平面図である。
図９Ａおよび図９Ｂは、第１及び第２の相補ステンシルマスクのうちの対となる開口パターンを示す平面図である。
図１０Ａおよび図１０Ｂは、第１及び第２の相補ステンシルマスクのうちの対となる開口パターンを示す平面図である。
図１１は、露光対象領域に露光転写する際の露光プロセスの流れを概略的に示す図である。
図１２は、露光対象領域に露光転写する際の露光プロセスの流れを概略的に示す図である。
図１３は、露光対象領域に露光転写する際の露光プロセスの流れを概略的に示す図である。
図１４は、露光対象領域に露光転写する際の露光プロセスの流れを概略的に示す図である。
図１５は、図１１に対応する実際の転写結果を示す平面図である。
図１６は、図１２に対応する実際の転写結果を示す平面図である。
図１７は、図１３に対応する実際の転写結果を示す平面図である。
図１８は、図１４に対応する実際の転写結果を示す平面図である。
図１９は、第２実施形態例の相補ステンシルマスクによってゲート層パターン及び素子分離層を露光対象領域に転写したパターンを示す平面図である。
図２０は、第２実施形態例の第１の相補ステンシルマスクを示す平面図である。
図２１は、第２実施形態例の第２の相補ステンシルマスクを示す平面図である。
符号の説明
１０……電子ビーム露光装置
１２……電子ビーム
１４……集束光学系
１６……メインディフレクタ
１８……微調整ディフレクタ
２０……ステンシルマスク
２１……試料
２２……第１の相補ステンシルマスク
２４……第２の相補ステンシルマスク
２６，２８……第１の開口パターン
２６Ａ，２８Ａ……ゲート層パターン
３０，３１，３５，３６……アライメントマーク
３４ａ，３４ｂ……第１のパターン形成領域
３８，４０……第２の開口パターン
３８Ａ，４０Ａ……素子分離層パターン
４１，４３……分割パターン
４６ａ，４６ｂ……第２のパターン形成領域
４９……複合パターン
５０，５０Ａ，５０Ｂ……露光対象領域
６２……第１の相補ステンシルマスク
６４……第２の相補ステンシルマスク
６６，６８……第１開口パターン
６６Ａ，６８Ａ……ゲート層パターン
７８，８０……第２開口パターン
７８Ａ，８０Ａ……素子分離層パターン
９０……露光対象領域
Ｅｂ……電子ビーム。
本発明は、例えば、半導体装置の製造工程のうち露光工程に使用される相補マスクおよびその作製方法、並びに露光方法、並びに半導体装置およびその製造方法に関する。
背景技術
荷電粒子線露光装置、例えば電子ビーム露光装置では、大規模集積回路等の回路パターン（素子形成パターン）を作製するに際して、単位時間当たりの処理能力（スループット）に高いレベルが要求される。
このような要求に応えるようにした電子ビーム露光装置が、例えば、特開平５−１６００１２号公報及び特許第２９５１９４７号公報に記載されている。
図１は、上記公報に記載された電子ビーム露光装置と同様の形式の一例を示す概略図である。この電子ビーム露光装置１０は、ステンシルマスク２０を固定した状態で、試料台の作動でウエハ等の試料（被露光体）を適時移動させるようにした所謂リープル型として構成されている。本願明細書では、ステンシルマスクとは、空間に物質が存在しない開口領域を有するマスクを称する。
図１に示すように、電子ビーム露光装置１０は、電子ビームＥｂを出射する電子ビーム源１２と、電子ビームＥｂを集束する集束光学系１４と、集束光学系１４で集束された電子ビームＥｂを偏向するメインディフレクタ１６、及び微調整ディフレクタ１８とを備え、微調整ディフレクタ１８を通過した電子ビームＥｂを、ステンシルマスク２０を介して試料２１の表面に投射する。
電子ビーム露光装置１０は、ステンシルマスク２０を保持するマスクステージと、ステンシルマスク２０を透過した電子ビームＥｂによって回路パターン（開口パターン）が投影される位置に試料２１を保持する試料台とを備えている。
上記構成の電子ビーム露光装置１０では、ステンシルマスク２０をマスクステージに装着し、かつ、レジスト膜（図示せず）を表面に塗布した試料２１を試料台に載置した状態で露光を開始する。
その際、電子ビーム源１２から電子ビームＥｂを出射すると、集束光学系１４、メインディフレクタ１６及び微調整ディフレクタ１８を通過した電子ビームＥｂは、ステンシルマスク２０の回路パターンを透過した後、試料２１表面のレジスト膜に回路パターンとして投影露光される。
ところで、電子ビーム露光装置１０では、回路パターンの投影に使用する電子ビームＥｂは、透明な物質を透過する際にもエネルギーが吸収される性質を有するので、ステンシルマスク２０を、透明で堅固な石英ガラス等から構成することはできない。このため、投射露光時に電子ビームＥｂを良好に透過させるようにするには、回路パターンを開口で形成する以外に方法はない。
このように、ステンシルマスク２０は、電子ビームの透過領域である回路パターンが全て開口によって形成される自己支持型の透過マスクなので、例えば、周囲を全て開口で囲まれるようなドーナツ状パターンを備えることはできない。従って、このようなステンシルマスク２０を１枚のみ使用するだけでは、ドーナツ状パターンを試料２１に投射露光することは不可能である。
上記ドーナツ状パターンの問題を解決するために、１つの回路パターンを複数の相補ステンシルマスクに分割する相補マスク分割方法が、例えば、特公平７−６６１８２号公報に記載されている。
この公報に記載される相補マスク分割方法では、比較的単純な半導体チップのレイアウトを複数のセクションに分割し、分割した各セクションを２枚の相補ステンシルマスクに振り分けて形成している。そして、これら２枚の相補ステンシルマスクを使用し、試料（被露光体）の表面に、各相補ステンシルマスクに形成したレイアウトのセクションを順次露光することによって、全体の回路パターンを転写する。
本願明細書において、相補マスクとは、ある区画のパターンを分割して複数のマスクに載せあるいは同一のマスクの異なる領域に載せ、各マスク同士あるいは同一のマスクの異なる領域同士を重ね合わせて、分割したパターン同士を重ね合わせることにより、当該区画の分割前のパターンを形成できるマスクをいう。
また、本願明細書において、相補ステンシルマスクとは、ある区画のパターンを分割して複数のステンシルマスクに載せあるいは同一のステンシルマスクの異なる領域に載せ、各ステンシルマスク同士あるいは同一のステンシルマスクの異なる領域同士を重ね合わせて、分割したパターン同士を重ね合わせることにより、当該区画の分割前のパターンを形成できるステンシルマスクをいう。
近年の半導体集積回路の製造分野では、更なる高集積化の要請に応えて、半導体集積回路を構成する素子数が増大し、各素子がより微細化される傾向にある。これにより、照射された電子ビームによって素子のパターンを試料上に投影露光するための開口からなる回路パターンがより微細化される。
従って、回路パターンをなす開口のパターン密度が増大し、上記従来の相補マスク分割方法等で使用される相補ステンシルマスクでは、その機械的強度が低下し、回路パターンに歪み等の変形が生じ易くなり、著しい場合には破損することもある。
相補ステンシルマスクに歪み等の変形が生じた際には、試料と相補ステンシルマスクとの間で正確な位置決めができなくなるとともに、歪んだ回路パターンを透過した電子ビームが試料上に投影露光されることになって、正確な回路パターンを転写することができない。
発明の開示
本発明は、上記の事情に鑑みてなされたものであり、その目的は、機械的強度を向上させ、回路パターンに歪みを生じさせず、試料との間の位置決めを正確に行い、試料上に回路パターンを正確に転写することができる相補マスクおよびその作製方法を提供することにある。
更に、本発明の目的は、このような相補マスクを用いた露光方法並びに半導体装置およびその製造方法を提供することにある。
上記の目的を達成するため、本発明の相補マスクは、第１回路パターンが互いに相補的な相補パターンに分割され、開口によって形成された前記相補パターンが配置された複数のパターン形成領域を有し、各パターン形成領域のパターン密度が実質的に同じになるように、前記相補パターンが各パターン形成領域に配置されている。
上記の目的を達成するため、本発明の相補マスクの作製方法は、第１回路パターンをパターン密度が実質的に同じになるように複数のパターン形成領域に分割して、各パターン形成領域に互いに相補的な相補パターンを割り振るステップと、同一のマスク基板に各パターン形成領域が隣接するように、各パターン形成領域の相補パターンからなる孔を形成するステップとを有する。
上記の目的を達成するため、本発明の露光方法は、第１回路パターンが互いに相補的な相補パターンに分割され、開口によって形成された前記相補パターンが配置された複数のパターン形成領域が隣接して設けられており、各パターン形成領域のパターン密度が実質的に同じになるように、前記相補パターンが各パターン形成領域に配置されている第１相補マスクを用い、前記第１相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して被露光体に相補パターンを転写する工程と、一つの前記パターン形成領域分だけずらして、再び前記第１相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して前記被露光体に相補パターンを転写するずらし転写工程とを有し、前記ずらし転写工程を繰り返して、全ての前記パターン形成領域の前記相補パターンを転写することにより前記被露光体に前記第１回路パターンを転写する。
上記の目的を達成するため、本発明の半導体装置は、回路パターンが互いに相補的な相補パターンに分割され、開口によって形成された前記相補パターンが配置された複数のパターン形成領域が隣接して設けられており、各パターン形成領域のパターン密度が実質的に同じになるように、前記相補パターンが各パターン形成領域に配置されている相補マスクを用い、前記相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して被露光体に前記相補パターンを転写する工程と、一つの前記パターン形成領域分だけずらして、再び前記相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して前記被露光体に前記相補パターンを転写するずらし転写工程とを有し、前記ずらし転写工程を繰り返して、全ての前記パターン形成領域の前記相補パターンを転写することにより前記被露光体に前記回路パターンが転写されている。
上記の目的を達成するため、本発明の半導体装置の製造方法は、回路パターンが互いに相補的な相補パターンに分割され、開口によって形成された前記相補パターンが配置された複数のパターン形成領域が隣接して設けられており、各パターン形成領域のパターン密度が実質的に同じになるように、前記相補パターンが各パターン形成領域に配置されている相補マスクを用い、前記相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して被露光体に前記相補パターンを転写する工程と、一つの前記パターン形成領域分だけずらして、再び前記相補マスクの全てのパターン形成領域に荷電粒子ビームを走査して前記被露光体に前記相補パターンを転写するずらし転写工程とを有し、前記ずらし転写工程を繰り返して、全ての前記パターン形成領域の前記相補パターンを転写することにより前記被露光体に前記回路パターンを転写する。
発明を実施するための最良の形態
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。尚、以下の実施形態例で示す相補マスク等は、本発明の理解を容易にするための一つの例示であって、本発明はこの例示に限定されるものではない。
第１の実施の形態
本実施形態例は、相補ステンシルマスクの実施形態の一例であって、図２は本実施形態例の相補ステンシルマスクによって第１の回路パターン（ゲート層）と第２の回路パターン（素子分離層）とを露光対象領域５０に転写したパターンを示す平面図である。
図３は第１の回路パターンを露光対象領域５０に転写するための第１開口パターンを有する第１の相補ステンシルマスクを示す平面図、図４は第２の回路パターンを露光対象領域５０に転写するための第２開口パターンを有する第２の相補ステンシルマスクを示す平面図である。
図５は図３に示す第１の相補ステンシルマスクの第１開口パターンを拡大した平面図、図６は図４に示す第２の相補ステンシルマスクの第２開口パターンを拡大した平面図である。
本実施形態例では、半導体素子を構成する第１の回路パターン及び第２の回路パターンは、それぞれ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｅｓｓ Ｍｅｍｏｒｙ）のメモリ回路のゲート層及び素子分離層である。
ここで、第１の回路パターンは、露光層に露光形成されるゲート層パターンであり、第２の回路パターンは、下地層に露光形成される素子分離層パターンである。
本実施形態では、先ず、第２の相補ステンシルマスク２４によって、図２に示す素子分離層パターン３８Ａ、４０Ａを露光形成して下地層を形成し、次いで、この下地層上に、第１の相補ステンシルマスク２２によって、図２に示すゲート層パターン２６Ａ、２８Ａを露光形成するように用いられる。
第１の相補ステンシルマスク２２は、図３に示すように、相互に接して順次配列された２つの第１のパターン形成領域３４ａ、３４ｂを有している。第１のパターン形成領域３４ａ、３４ｂには、それぞれ、露光対象領域５０内の複数個のゲート層パターン２６Ａ、２８Ａに相似する第１開口パターン（相補パターン）２６、２８が設けられている。
第１の相補ステンシルマスク２２では、第１のパターン形成領域３４ａ、３４ｂの全ての第１開口パターン２６、２８が、それぞれ、一対一の対応で、図２に示す露光対象領域５０内のいずれかのゲート層パターン２６Ａ、２８Ａに相似するように構成されている。更に、全ての第１のパターン形成領域３４ａ、３４ｂを重ね合わせたときの第１開口パターン２６、２８の集合が、露光対象領域５０内の全てのゲート層パターン２６Ａ、２８Ａの集合に相似するように構成されている。
第２の相補ステンシルマスク２４は、第１の相補ステンシルマスク２２と対をなすものであって、図４に示すように、相互に接して順次配列され、第１のパターン形成領域３４ａ、３４ｂの対としてそれぞれ構成された２枚の第２のパターン形成領域４６ａ、４６ｂを有している。
第２のパターン形成領域４６ａ、４６ｂには、それぞれ、露光対象領域５０内の複数個の素子分離層パターン３８Ａ、４０Ａに相似する第２開口パターン（相補パターン）３８、４０が設けられている。
第２のパターン形成領域４６ａ、４６ｂは、第１のパターン形成領域３４ａ、３４ｂの第１開口パターン２６、２８に対応するゲート層と機能的に関連してゲート層の下層の素子分離層パターン３８Ａ、４０Ａに相似する第２開口パターン３８、４０を有している。
第２のパターン形成領域４６ａ、４６ｂの全ての第２開口パターン３８、４０は、それぞれ、一対一の対応で、図２に示す露光対象領域５０内のいずれかの素子分離層の素子分離層パターン３８Ａ、４０Ａに相似している。
更に、全ての第２開口パターン３８、４０は、全ての第２のパターン形成領域４６ａ、４６ｂを重ね合わせたときの第２開口パターン３８、４０の集合が、露光対象領域５０内の全ての素子分離層パターン３８Ａ、４０Ａの集合に相似している。
第１のパターン形成領域３４ａ、３４ｂと第２のパターン形成領域４６ａ、４６ｂとを重ね合わせたときの第１開口パターン２６、２８と第２開口パターン３８、４０とからなる複合開口パターンは、第１のパターン形成領域３４ａ、３４ｂと第２のパターン形成領域４６ａ、４６ｂとの対の全てに関して、パターン密度が実質的に相互に同じにされている。
第１及び第２の相補ステンシルマスク２２、２４は、それぞれ、電子ビームを照射して、第１開口パターン２６、２８及び第２開口パターン３８、４０を透過した荷電粒子によって、ゲート層パターン２６Ａ、２８Ａ及び素子分離層パターン３８Ａ、４０Ａを、図１に示した試料２１上に投影露光するように構成されている。
本実施形態例の相補ステンシルマスクでは、第１の相補ステンシルマスク２２に形成する回路パターンの開口面積密度を大幅に減少して粗化できるので、第１及び第２の相補ステンシルマスク２２、２４の機械的強度を向上させることができる。
このため、第１及び第２の相補ステンシルマスク２２、２４に歪み等の変形が発生することがないので、試料２１と相補ステンシルマスク２２、２４との間の位置決めを正確に行うことができる。これにより、試料２１上に回路パターンを正確に投影露光し、２枚の相補ステンシルマスク２２、２４を使用した正確な回路パターンの転写が実現できる。
尚、本実施形態例で説明した第１の相補ステンシルマスク２２に関連する構成は、第１発明の実施形態に対応するものである。
本明細書で言う「パターン密度」は、露光対象領域内のパターンの粗密の程度を意味するものであって、露光対象領域の単位面積当たりのパターン面積の比を意味している。露光対象領域内に存在するパターンは、適度の粗密状態になるように、各パターン相互の間隔が一様になるように分割されることが望ましい。
詳細は後述するが、本実施形態例の相補ステンシルマスクは、以下のように使用する。即ち、図１１に示した被露光体の露光対象領域５０Ａ、５０Ｂに、第２の相補ステンシルマスク２４によって素子分離層パターン３８Ａ、４０Ａを露光形成する。次いで、露光対象領域５０Ａ、５０Ｂを一つずらして、再び、相補ステンシルマスク２４によって素子分離層パターン３８Ａ、４０Ａを露光対象領域５０Ａ、５０Ｂに露光形成する工程を繰り返し行い、露光対象領域５０Ａ、５０Ｂのそれぞれに、素子分離層パターン３８Ａ及び４０Ａを露光形成する。
続いて、素子分離層パターン３８Ａ、４０Ａを転写した露光対象領域５０Ａ、５０Ｂの双方に、第１の相補ステンシルマスク２２によってゲート層パターン２６Ａ、２８Ａを露光形成する。更に、露光対象領域５０Ａ、５０Ｂを一つずらして、再び、第１の相補ステンシルマスク２２によって第１のパターン形成領域３４ａ、３４ｂを露光対象領域５０Ａ、５０Ｂに露光形成する工程を繰り返して行うように用いる。
次に、上記の相補ステンシルマスクの作製方法について説明する。
本作製方法では、図２に示す露光対象領域５０内の複数個のゲート層の平面形状のそれぞれに相似する第１開口パターン２６、２８をそれぞれ有し、相互に接して順次配列された複数の第１のパターン形成領域３４ａ、３４ｂからなる第１の相補ステンシルマスク２２を作製する。更に、相補ステンシルマスク２２と対をなし、第２開口パターン３８、４０を有する第２のパターン形成領域４６ａ、４６ｂからなる第２の相補ステンシルマスク２４を作製する。
即ち、本作製方法では、先ず、図２に示すように、露光対象領域５０の全てのゲート層パターン２６Ａ、２８Ａと、露光対象領域５０の全ての素子分離層パターン３８Ａ、４０Ａとからなる複合パターンを示す複合パターン４９を作製する。
次いで、図７及び図８に示すように、複合パターン４９のパターン密度より低く、かつパターン密度が実質的に相互に同じになるように、複合パターン４９内のゲート層２６Ａ、２８Ａ及び素子分離層３８Ａ、４０Ａをグループに分割する。
そして、各グループ毎のゲート層パターン２６Ａ、２８Ａ及び素子分離層パターン３８Ａ、４０Ａからなる複合パターンを示す２個の分割パターン４１、４３を作製する。
続いて、図９Ａ及び図１０Ａに示すように、分割パターン４１、４３を構成するゲート層パターン２６Ａ、２８Ａに対応する第１開口パターン２６、２８を有する第１のパターン形成領域３４ａ、３４ｂを作製する。
更に、図９Ｂ及び図１０Ｂに示すように、素子分離層パターン３８Ａ、４０Ａに対応する第２開口パターン３８、４０を有し、第１のパターン形成領域３４ａ、３４ｂと対になる第２のパターン形成領域４６ａ、４６ｂを作製する。第１のパターン形成領域３４ａ、３４ｂ及び第２のパターン形成領域４６ａ、４６ｂは、各分割パターン毎に作製する。
引き続き、図３及び図５に示すように、第１のパターン形成領域３４ａ、３４ｂを相互に接して順次配列してなる第１の相補ステンシルマスク２２を作製する。更に、図４及び図６に示すように、第２のパターン形成領域４６ａ、４６ｂを相互に接して順次配列してなる第２の相補ステンシルマスク２４を作製する。
これら一連の工程によって、本実施形態例の相補ステンシルマスク２２、２４を容易に得ることができる。
ところで、メモリ回路をなすＭＯＳトランジスタやキャパシタを構成する各層の個々のパターンは、電気的、素子機能的に見て、相互のパターンの位置ずれに対する要求が、それ以外のパターン同士に比べて厳しい。
従って、本実施形態例の相補ステンシルマスク２２、２４のグループ分割では、電気的、素子機能的に関連する部分にあるゲート層と素子分離層を、相互に厳密な位置合わせ精度が必要な構成部材として同じグループに割り振った。
また、ゲート層に注目して、各開口パターンが可能な限り接近し過ぎないように、かつ、分割した分割パターン４１、４３のパターン密度（面積密度）が可能な限り等しくなるように分割することが望ましい。
次に、上記の相補ステンシルマスクを用いた露光方法について、図１１〜図１４及び図１５〜図１８を参照して説明する。
図１１〜図１４は、相補ステンシルマスク２２又は２４をマスクステージにセットした状態で、試料台の作動で図１の試料２１を段階的に移動させて露光対象領域５０Ａ、５０Ｂに露光転写する際の露光プロセスの流れを概略的に示す図であり、転写するゲート層パターンや素子分離層パターンは図示省略している。図１５〜図１８は、図１１〜図１４にそれぞれ対応する実際の転写結果を示す平面図である。
本露光方法では、ステンシルマスクと試料との間の位置合わせ精度を高める必要があるので、電子ビーム露光装置１０による露光時には、次のように位置決めを行いつつ、図１５〜図１８に示すように露光作業を進める。
尚、図１１〜図１４では、下地パターンと相補ステンシルマスクとの実際に重なる位置を、説明を容易にする関係上、ずらして記載している。
本露光方法では、先ず、図１１に示すように、相互に接して配列された露光対象領域５０Ａ、５０Ｂに、第２の相補ステンシルマスク２４によって素子分離層パターン３８Ａ、４０Ａを転写する。
次いで、試料台の作動により露光対象領域５０Ａ、５０Ｂを一つずらして、再び、第２の相補ステンシルマスク２４によって素子分離層パターン３８Ａ、４０Ａを露光対象領域５０Ａ、５０Ｂに転写する（第１ずらし転写工程）。
続いて、第１ずらし転写工程を繰り返して行い、相互に接して配列され、それぞれに、素子分離層パターン３８Ａ、４０Ａが転写されている露光対象領域５０Ａ、５０Ｂを形成する。
これにより、露光対象領域５０Ａ、５０Ｂには、図１５に示す、下地層である素子分離層パターン３８Ａ、４０Ａが得られる。図１５では、露光対象領域５０Ａと露光対象領域５０Ｂの双方に、それぞれ、素子分離層パターン３８Ａ及び４０Ａが露光形成されている。
上記露光時、図１１に示すように、露光対象領域５０Ａ及び露光対象領域５０Ｂに、それぞれ、アライメントマーク３０、３１が形成される。
次いで、図１２に示すように、相互に接して配列され、それぞれ、素子分離層パターン３８Ａ、４０Ａが転写されている露光対象領域５０Ａ、５０Ｂのうちの露光対象領域５０Ａに、第１の相補ステンシルマスク２２の第１のパターン形成領域３４ａによってゲート層パターン２８Ａを転写する。
これにより、図１６に示す転写パターンが得られる。
更に、試料台の作動により露光対象領域５０Ａ、５０Ｂを一つずらして、再び、第１の相補ステンシルマスク２２の第１のパターン形成領域３４ａ、３４ｂによって、ゲート層パターン２６Ａ、２８Ａを露光対象領域５０Ａ、５０Ｂにそれぞれ転写する（第２ずらし転写工程）。これにより、図１７に示す転写パターンが得られる。
この後、第２ずらし転写工程を繰り返して行うことにより、図１８に示す転写パターンが得られる。
以上の露光方法で、第１のパターン形成領域３４ａ、３４ｂには、それぞれ、図１２に示すようにアライメントマーク３５、３６が設けられている。アライメントマーク３５、３６は、電子ビーム露光装置１０に予め格納されたプログラムを用いて、アライメントマーク３０、３１に位置合わせされる。
図１３に示すような場合に、第１のパターン形成領域３４ｂのアライメントマーク３６をアライメントマーク３１に整合するだけにすれば、位置合わせ時間を短縮でき、スループット的に有利である。
これに加えて、第１のパターン形成領域３４ａのアライメントマーク３５をアライメントマーク３０及び３１にも整合するようにすると、スループットはやや低下するが、位置合わせ精度が向上する。
本実施形態例では、或る半導体素子のパターンを、位置ずれを抑止し易くなるようにグループ分けしたので、露光時に双方の相補ステンシルマスク２２、２４をアライメントマークで適正に位置整合することによって、一組のＭＯＳトランジスタを構成するゲート層及び素子分離層のように位置ずれが許されないもの同士を、極めて正確に位置合わせすることができる。
本実施形態例では、露光プロセスで、下地層パターンの露光対象領域のアライメント情報にそれぞれ適宜の重み付けをすることができる。
この重み付けには、第２開口パターン３８、４０又は７８、８０からなる下地層パターンと、この下地層パターンに露光転写される第１開口パターン２６、２８又は６６、６８からなる露光層パターンとの、相補分割されたパターンの面積や数量の比を用いても良い。或いは、実際に使用するマスク作製機（図示せず）や電子ビーム露光装置１０の固有の特徴（癖）を利用しても良い。
このような露光方法によれば、下地層パターンを露光する際の相補ステンシルマスクの情報を充分に活用できるので、より高い位置精度が得られる。
また、２つ以上の相補ステンシルマスクに分割された回路パターンを露光転写する際の相補ステンシルマスク２４、６４と相補ステンシルマスク２２、６２とのアライメントを、相補ステンシルマスク２４、６４を露光する際に予め作製しておいた相補ステンシルマスク２２、６２用のアライメントマークを活用する。これにより、相補ステンシルマスク間の位置精度が大幅に向上する。
尚、本実施形態例で説明した第１の相補ステンシルマスク２２を用いた露光方法に関連する構成は、第３発明の実施形態に対応するものである。
第２の実施の形態
図１９は本実施形態例の相補ステンシルマスクによってゲート層パターン６６Ａ、６８Ａと素子分離層パターン７８Ａ、８０Ａとを露光対象領域９０に転写したパターンを示す平面図である。
図２０はゲート層パターン６６Ａ、６８Ａを露光対象領域９０に転写するための第１開口パターンを有する第１の相補ステンシルマスクを示す平面図、図２１は素子分離層パターン７８Ａ、８０Ａを露光対象領域９０に転写するための第２開口パターンを有する第２の相補ステンシルマスクを示す平面図である。
図２０に示すように、本実施形態例の相補ステンシルマスク６２は、相互に接して順次配列された複数の第１のパターン形成領域７４ａ、７４ｂを有している。第１のパターン形成領域７４ａ、７４ｂは、露光対象領域９０内のゲート層パターン６６Ａ、６８Ａのそれぞれに相似する第１開口パターン（相補パターン）６６、６８を有している。
第１の相補ステンシルマスク６２は、第１のパターン形成領域７４ａ、７４ｂの全ての第１開口パターン６６、６８が、それぞれ、一対一の対応で、露光対象領域９０内のいずれかのゲート層パターン６６Ａ、６８Ａに相似するようにされている。
更に、第１の相補ステンシルマスク６２は、全ての第１のパターン形成領域７４ａ、７４ｂを重ね合わせたときの第１開口パターン６６、６８の集合が、露光対象領域９０内の全てのゲート層パターン６６Ａ、６８Ａの集合に相似するようにされている。
図２１に示すように、第２の相補ステンシルマスク６４は、第１の相補ステンシルマスク６２の第１のパターン形成領域７４ａ、７４ｂの対としてそれぞれ構成されている。また、第２の相補ステンシルマスク６４は、対となる第１のパターン形成領域７４ａ、７４ｂに対応して相互に接して順次配列された第２のパターン形成領域８６ａ、８６ｂを有して、第１の相補ステンシルマスク６２と対をなしている。
第２のパターン形成領域８６ａ、８６ｂは、第２開口パターン（相補パターン）７８、８０を有している。第２開口パターン７８、８０は、第１のパターン形成領域７４ａ、７４ｂの第１開口パターン６６、６８に対応するゲート層６６Ａ、６８Ａと機能的に関連してゲート層の下層に設けられた、図１９に示す素子分離層パターン７８Ａ、８０Ａに相似する。
第２の相補ステンシルマスク６４では、第２のパターン形成領域８６ａ、８６ｂの全ての第２開口パターン７８、８０が、それぞれ、一対一の対応で、露光対象領域９０内のいずれかの素子分離層パターン７８Ａ、８０Ａに相似している。
更に、全ての第２のパターン形成領域８６ａ、８６ｂを重ね合わせたときの第２開口パターン７８、８０の集合が、露光対象領域９０内の全ての素子分離層パターン７８Ａ、８０Ａの集合に相似している。
相補ステンシルマスク６２、６４では、第１及び第２のパターン形成領域７４ａ、７４ｂ及び８６ａ、８６ｂを重ね合わせた際の第１及び第２開口パターン６６、６８及び７８、８０とからなる複合開口パターンが、第１及び第２のパターン形成領域７４ａ、７４ｂ及び８６ａ、８６ｂの対の全てに関して、パターン密度が実質的に相互に同じになっている。
本実施形態例の相補ステンシルマスク６２、６４も、第１実施形態例の相補ステンシルマスク２２、２４の作製方法と同様にして作製することができる。
また、完成した相補ステンシルマスク６２、６４を、第１実施形態例の相補ステンシルマスク２２、２４と同様に使用することにより、試料２１上に回路パターンを正確に投影露光することができる。
本実施形態例の相補ステンシルマスクでは、第１の相補ステンシルマスク６２に形成する開口パターンの開口面積密度を大幅に減少して粗化でき、第１及び第２の相補ステンシルマスク６２、６４の機械的強度を向上できるので、相補ステンシルマスク６２、６４に歪み等の変形が発生することがない。
このため、試料２１と相補ステンシルマスク６２、６４との間の位置決めを正確に行うことができ、開口パターンを正確に投影露光し、２枚の相補ステンシルマスク６２、６４を使用した正確な回路パターンの転写が実現できる。
更に、相補ステンシルマスクの第１実施形態例では、ＭＯＳトランジスタやキャパシタ等の素子を一括りにして相補ステンシルマスク２２、２４に割り振ることが比較的容易であったが、本実施形態例では、メモリ回路のような繰り返し構造を持たない、論理回路（ロジック回路）等に有効に適用できる。
本発明は、上記の実施形態の説明に限定されない。例えば、本実施形態では、第１の回路パターンと、当該第１の回路パターンと機能的に関連し第１の回路パターンとは異なる層に設けられた第２の回路パターンとが、相互に厳密な位置合わせ精度が必要なＭＯＳトランジスタのゲート層及び素子分離層である場合について説明したがこれに限られるものではない。例えば、コンタクトプラグ及び当該コンタクトプラグに接続される素子分離層であってもよい。また、金属配線層及び当該金属配線層に接続するコンタクトプラグであってもよい。
産業上の利用可能性
本発明の相補マスクおよびその作製方法、並びに露光方法、並びに半導体装置およびその製造方法は、例えば、半導体装置の製造工程のうち露光工程に利用することができる。
【図面の簡単な説明】
図１は、従来の電子ビーム露光装置の一例を示す概略図である。
図２は、第１実施形態例の相補ステンシルマスクによって第１パターン及び第２パターンを露光対象領域に転写したパターンを示す平面図である。
図３は、本実施形態例の第１の相補ステンシルマスクを示す平面図である。
図４は、本実施形態例の第２の相補ステンシルマスクを示す平面図である。
図５は、図３に示す第１の相補ステンシルマスクの第１開口パターンを拡大した平面図である。
図６は、図４に示す第２の相補ステンシルマスクの第２開口パターンを拡大した平面図である。
図７は、複合パターン内のゲート層及び素子分離層をグループに分割した状態を示す平面図である。
図８は、複合パターン内のゲート層及び素子分離層をグループに分割した状態を示す平面図である。
図９Ａおよび図９Ｂは、第１及び第２の相補ステンシルマスクのうちの対となる開口パターンを示す平面図である。
図１０Ａおよび図１０Ｂは、第１及び第２の相補ステンシルマスクのうちの対となる開口パターンを示す平面図である。
図１１は、露光対象領域に露光転写する際の露光プロセスの流れを概略的に示す図である。
図１２は、露光対象領域に露光転写する際の露光プロセスの流れを概略的に示す図である。
図１３は、露光対象領域に露光転写する際の露光プロセスの流れを概略的に示す図である。
図１４は、露光対象領域に露光転写する際の露光プロセスの流れを概略的に示す図である。
図１５は、図１１に対応する実際の転写結果を示す平面図である。
図１６は、図１２に対応する実際の転写結果を示す平面図である。
図１７は、図１３に対応する実際の転写結果を示す平面図である。
図１８は、図１４に対応する実際の転写結果を示す平面図である。
図１９は、第２実施形態例の相補ステンシルマスクによってゲート層パターン及び素子分離層を露光対象領域に転写したパターンを示す平面図である。
図２０は、第２実施形態例の第１の相補ステンシルマスクを示す平面図である。
図２１は、第２実施形態例の第２の相補ステンシルマスクを示す平面図である。
符号の説明
１０……電子ビーム露光装置
１２……電子ビーム
１４……集束光学系
１６……メインディフレクタ
１８……微調整ディフレクタ
２０……ステンシルマスク
２１……試料
２２……第１の相補ステンシルマスク
２４……第２の相補ステンシルマスク
２６，２８……第１の開口パターン
２６Ａ，２８Ａ……ゲート層パターン
３０，３１，３５，３６……アライメントマーク
３４ａ，３４ｂ……第１のパターン形成領域
３８，４０……第２の開口パターン
３８Ａ，４０Ａ……素子分離層パターン
４１，４３……分割パターン
４６ａ，４６ｂ……第２のパターン形成領域
４９……複合パターン
５０，５０Ａ，５０Ｂ……露光対象領域
６２……第１の相補ステンシルマスク
６４……第２の相補ステンシルマスク
６６，６８……第１開口パターン
６６Ａ，６８Ａ……ゲート層パターン
７８，８０……第２開口パターン
７８Ａ，８０Ａ……素子分離層パターン
９０……露光対象領域
Ｅｂ……電子ビーム。
Claims (11)
- 第１回路パターン（２６Ａ，２８Ａ）が互いに相補的な相補パターン（２６，２８）に分割され、開口によって形成された前記相補パターン（２６，２８）が配置された複数のパターン形成領域（３４ａ，３４ｂ）を有し、
各パターン形成領域（３４ａ，３４ｂ）のパターン密度が実質的に同じになるように、前記相補パターン（２６，２８）が各パターン形成領域（３４ａ，３４ｂ）に配置されている
相補マスク。 - 前記第１回路パターン（２６Ａ，２８Ａ）は、前記第１回路パターン（２６Ａ，２８Ａ）と機能的に関連し、前記第１回路パターン（２６Ａ，２８Ａ）とは異なる層の第２回路パターン（３８Ａ，４０Ａ）に対し、厳密な位置合わせ精度が必要なパターンである
請求項１記載の相補マスク。 - 前記第１回路パターン（２６Ａ，２８Ａ）および前記第２回路パターン（３８Ａ，４０Ａ）は、それぞれ、相互に厳密な位置合わせ精度が必要なＭＯＳトランジスタのゲート層及び素子分離層である
請求項２に記載の相補マスク。 - 前記第１回路パターン（２６Ａ，２８Ａ）および前記第２回路パターン（３８Ａ，４０Ａ）は、それぞれ、相互に厳密な位置合わせ精度が必要なＭＯＳトランジスタのコンタクトプラグ、及び当該コンタクトプラグに接続される素子分離層である
請求項２に記載の相補マスク。 - 前記第１回路パターン（２６Ａ，２８Ａ）および前記第２回路パターン（３８Ａ，４０Ａ）は、それぞれ、相互に厳密な位置合わせ精度が必要なＭＯＳトランジスタの金属配線層、及び金属配線層に接続するコンタクトプラグである
請求項２に記載の相補マスク。 - 第１回路パターン（２６Ａ，２８Ａ）が互いに相補的な相補パターン（２６，２８）に分割され、開口によって形成された前記相補パターン（２６，２８）が配置された複数のパターン形成領域（３４ａ，３４ｂ）が隣接して設けられており、
各パターン形成領域（３４ａ，３４ｂ）のパターン密度が実質的に同じになるように、前記相補パターン（２６，２８）が各パターン形成領域（３４ａ，３４ｂ）に配置されている第１相補マスク（２２）を用い、
前記第１相補マスク（２２）の全てのパターン形成領域（３４ａ，３４ｂ）に荷電粒子ビームを走査して被露光体（２１）に相補パターン（２６，２８）を転写する工程と、
一つの前記パターン形成領域（３４ａ，３４ｂ）分だけずらして、再び前記第１相補マスク（２２）の全てのパターン形成領域（３４ａ，３４ｂ）に荷電粒子ビームを走査して前記被露光体（２１）に相補パターン（２６，２８）を転写するずらし転写工程とを有し、
前記ずらし転写工程を繰り返して、全ての前記パターン形成領域（３４ａ，３４ｂ）の前記相補パターン（２６，２８）を転写することにより前記被露光体（２１）に前記第１回路パターン（２６Ａ，２８Ａ）を転写する
露光方法。 - 前記被露光体（２１）には、前記第１回路パターン（２６Ａ，２８Ａ）と機能的に関連し相互に厳密な位置合わせ精度が必要な第２回路パターン（３８Ａ，４０Ａ）が形成されており、
前記第１回路パターン（２６Ａ，２８Ａ）を転写する工程の前に、前記第２回路パターン（３８Ａ，４０Ａ）を転写する工程をさらに有し、前記第２回路パターン（３８Ａ，４０Ａ）を転写する工程は、
前記第２回路パターン（３８Ａ，４０Ａ）が互いに相補的な相補パターン（３８，４０）に分割され、開口によって形成された前記相補パターン（３８，４０）が配置された複数のパターン形成領域（４６ａ，４６ｂ）が隣接して設けられており、
各パターン形成領域（４６ａ，４６ｂ）のパターン密度が実質的に同じになるように、前記相補パターン（３８，４０）が各パターン形成領域（４６ａ，４６ｂ）に配置されている第２相補マスク（２４）を用い、
前記第２相補マスク（２４）の全てのパターン形成領域（４６ａ，４６ｂ）に荷電粒子ビームを走査して被露光体（２１）に相補パターン（３８，４０）を転写する工程と、
一つの前記パターン形成領域（４６ａ，４６ｂ）分だけずらして、再び前記第２相補マスク（２４）の全てのパターン形成領域（４６ａ，４６ｂ）に荷電粒子ビームを走査して前記被露光体（２１）に相補パターン（３８，４０）を転写するずらし転写工程とを有し、
前記ずらし転写工程を繰り返して、全ての前記パターン形成領域（４６ａ，４６ｂ）の前記相補パターン（３８，４０）を転写することにより前記被露光体（２１）に前記第２回路パターン（３８Ａ，４０Ａ）を転写する
請求項６記載の露光方法。 - 第１回路パターン（２６Ａ，２８Ａ）をパターン密度が実質的に同じになるように複数のパターン形成領域（３４ａ，３４ｂ）に分割して、各パターン形成領域（３４ａ，３４ｂ）に互いに相補的な相補パターン（２６，２８）を割り振るステップと、
同一のマスク基板に各パターン形成領域（３４ａ，３４ｂ）が隣接するように、各パターン形成領域（３４ａ，３４ｂ）の相補パターン（２６，２８）からなる孔を形成するステップと
を有する相補マスクの作製方法。 - 前記第１回路パターン（２６Ａ，２８Ａ）に対し異なる層に機能的に関連して配置され、厳密な位置合わせ精度が必要な第２の回路パターン（３８Ａ，４０Ａ）をさらに有し、
各パターン形成領域（３４ａ，３４ｂ）に互いに相補的な相補パターン（２６，２８）を割り振るステップは、
前記第１の回路パターン（２６Ａ，２８Ａ）および第２の回路パターン（３８Ａ，４０Ａ）からなる複合パターン（４９）を作製するステップと、
前記複合パターン（４９）をパターン密度が実質的に同じになるように、複数の分割パターン（４１，４３）に分割するステップと、
各分割パターン（４１，４３）に含まれる前記第１の回路パターン（２６Ａ，２８Ａ）に相当する相補パターン（２６，２８）を抽出し、各パターン形成領域（３４ａ，３４ｂ）に前記相補パターンを割り振るステップと
を有する請求項８記載の相補マスクの作製方法。 - 回路パターン（２６Ａ，２８Ａ）が互いに相補的な相補パターン（２６，２８）に分割され、開口によって形成された前記相補パターン（２６，２８）が配置された複数のパターン形成領域（３４ａ，３４ｂ）が隣接して設けられており、
各パターン形成領域（３４ａ，３４ｂ）のパターン密度が実質的に同じになるように、前記相補パターン（２６，２８）が各パターン形成領域（３４ａ，３４ｂ）に配置されている相補マスク（２２）を用い、
前記相補マスク（２２）の全てのパターン形成領域（３４ａ，３４ｂ）に荷電粒子ビームを走査して被露光体（２１）に前記相補パターン（２６，２８）を転写する工程と、
一つの前記パターン形成領域（３４ａ，３４ｂ）分だけずらして、再び前記相補マスク（２２）の全てのパターン形成領域（３４ａ，３４ｂ）に荷電粒子ビームを走査して前記被露光体（２１）に前記相補パターン（２６，２８）を転写するずらし転写工程とを有し、
前記ずらし転写工程を繰り返して、全ての前記パターン形成領域（３４ａ，３４ｂ）の前記相補パターン（２６，２８）を転写することにより前記被露光体（２１）に前記回路パターン（２６Ａ，２８Ａ）が転写された
半導体装置。 - 回路パターン（２６Ａ，２８Ａ）が互いに相補的な相補パターン（２６，２８）に分割され、開口によって形成された前記相補パターン（２６，２８）が配置された複数のパターン形成領域（３４ａ，３４ｂ）が隣接して設けられており、
各パターン形成領域（３４ａ，３４ｂ）のパターン密度が実質的に同じになるように、前記相補パターン（２６，２８）が各パターン形成領域（３４ａ，３４ｂ）に配置されている相補マスク（２２）を用い、
前記相補マスク（２２）の全てのパターン形成領域（３４ａ，３４ｂ）に荷電粒子ビームを走査して被露光体（２１）に前記相補パターン（２６，２８）を転写する工程と、
一つの前記パターン形成領域（３４ａ，３４ｂ）分だけずらして、再び前記相補マスク（２２）の全てのパターン形成領域（３４ａ，３４ｂ）に荷電粒子ビームを走査して前記被露光体（２１）に前記相補パターン（２６，２８）を転写するずらし転写工程とを有し、
前記ずらし転写工程を繰り返して、全ての前記パターン形成領域（３４ａ，３４ｂ）の前記相補パターン（２６，２８）を転写することにより前記被露光体（２１）に前記回路パターン（２６Ａ，２８Ａ）を転写する
半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001345895 | 2001-11-12 | ||
| JP2001345895 | 2001-11-12 | ||
| PCT/JP2002/011778 WO2003043063A1 (fr) | 2001-11-12 | 2002-11-12 | Masque complementaire, son procede de production, procede d'exposition, dispositif a semi-conducteurs et son procede de production |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2003043063A1 true JPWO2003043063A1 (ja) | 2005-03-10 |
Family
ID=19159162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003544799A Pending JPWO2003043063A1 (ja) | 2001-11-12 | 2002-11-12 | 相補マスクおよびその作製方法、並びに露光方法、並びに半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6998201B2 (ja) |
| JP (1) | JPWO2003043063A1 (ja) |
| KR (1) | KR100925075B1 (ja) |
| DE (1) | DE10295596T1 (ja) |
| TW (1) | TWI229236B (ja) |
| WO (1) | WO2003043063A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2003043063A1 (ja) * | 2001-11-12 | 2005-03-10 | ソニー株式会社 | 相補マスクおよびその作製方法、並びに露光方法、並びに半導体装置およびその製造方法 |
| TW584901B (en) * | 2001-11-30 | 2004-04-21 | Sony Corp | Exposure method of using complementary dividing moldboard mask |
| JP2005183577A (ja) * | 2003-12-18 | 2005-07-07 | Sony Corp | 露光装置、露光方法、および半導体装置の製造方法 |
| US20060115742A1 (en) * | 2004-12-01 | 2006-06-01 | Texas Instruments Incorporated | Tri-tone trim mask for an alternating phase-shift exposure system |
| JP5220317B2 (ja) * | 2007-01-11 | 2013-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20150146179A1 (en) * | 2013-11-25 | 2015-05-28 | Takao Utsumi | Low energy electron beam lithography |
| JP6027150B2 (ja) | 2014-06-24 | 2016-11-16 | 内海 孝雄 | 低エネルギー電子ビームリソグラフィ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2739502C3 (de) | 1977-09-02 | 1980-07-03 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren zur Belichtung durch Korpuskularstrahlen-Schattenwurf und Vorrichtung zur Durchführung des Verfahrens |
| DE3370699D1 (en) | 1983-05-25 | 1987-05-07 | Ibm Deutschland | Process for pattern transfer onto a light-sensitive layer |
| JPH0732111B2 (ja) * | 1985-06-10 | 1995-04-10 | 日本電信電話株式会社 | 荷電ビ−ム投影露光装置 |
| JPH05160012A (ja) | 1991-12-04 | 1993-06-25 | Nikon Corp | 電子線縮小転写装置 |
| JP3601630B2 (ja) * | 1995-11-01 | 2004-12-15 | 株式会社ニコン | 荷電粒子線転写方法 |
| JPH1187209A (ja) | 1997-09-02 | 1999-03-30 | Nikon Corp | 荷電粒子線投影露光方法 |
| US5831272A (en) | 1997-10-21 | 1998-11-03 | Utsumi; Takao | Low energy electron beam lithography |
| JP3479024B2 (ja) | 2000-03-28 | 2003-12-15 | Ｎｅｃエレクトロニクス株式会社 | 電子線露光用マスク及びそのパターン設計方法 |
| JPWO2003043063A1 (ja) * | 2001-11-12 | 2005-03-10 | ソニー株式会社 | 相補マスクおよびその作製方法、並びに露光方法、並びに半導体装置およびその製造方法 |
-
2002
- 2002-11-12 JP JP2003544799A patent/JPWO2003043063A1/ja active Pending
- 2002-11-12 WO PCT/JP2002/011778 patent/WO2003043063A1/ja active Application Filing
- 2002-11-12 TW TW091133133A patent/TWI229236B/zh not_active IP Right Cessation
- 2002-11-12 US US10/466,041 patent/US6998201B2/en not_active Expired - Fee Related
- 2002-11-12 DE DE10295596T patent/DE10295596T1/de not_active Withdrawn
- 2002-11-12 KR KR1020037009292A patent/KR100925075B1/ko not_active IP Right Cessation
-
2006
- 2006-02-06 US US11/348,211 patent/US7462428B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200303449A (en) | 2003-09-01 |
| US20040081897A1 (en) | 2004-04-29 |
| US6998201B2 (en) | 2006-02-14 |
| US7462428B2 (en) | 2008-12-09 |
| KR100925075B1 (ko) | 2009-11-04 |
| WO2003043063A1 (fr) | 2003-05-22 |
| KR20040065986A (ko) | 2004-07-23 |
| TWI229236B (en) | 2005-03-11 |
| US20060127824A1 (en) | 2006-06-15 |
| DE10295596T1 (de) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772575B2 (en) | Stencil design and method for cell projection particle beam lithography | |
| US6093931A (en) | Pattern-forming method and lithographic system | |
| KR100253052B1 (ko) | 패턴형성방법 및 패턴형성장치 | |
| US7462428B2 (en) | Complementary masks and method of fabrication of same, exposure method, and semiconductor device and method of production of same | |
| JP3332872B2 (ja) | 露光方法 | |
| JPH04212957A (ja) | レチクル及び露光方法 | |
| JP3596145B2 (ja) | 半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子 | |
| JP2002373845A (ja) | 電子線露光方法及び電子線露光装置 | |
| JPH06181164A (ja) | 露光方法及び露光装置 | |
| JPH01191416A (ja) | パターン形成方法 | |
| JP3920515B2 (ja) | パターンデータ作成方法及びパターン形成方法 | |
| JPH022606A (ja) | 半導体装置の製造方法 | |
| US20050145892A1 (en) | Mask, semiconductor device manufacturing method, and semiconductor device | |
| KR100762228B1 (ko) | 전자빔 다중 노광에 의한 이미지 라이팅 방법 | |
| JP2778123B2 (ja) | 露光方式 | |
| JP4216860B2 (ja) | パターン形成方法 | |
| JP2004259744A (ja) | 電子線描画装置、ホールパターンの露光方法および半導体装置の製造方法 | |
| JP2006156780A (ja) | 重ね合わせ露光方法 | |
| JPS6360528A (ja) | 半導体装置の製造方法 | |
| JP2003077795A (ja) | 近接効果補正方法及びデバイス製造方法 | |
| JP2003289039A (ja) | パターン形成方法及びパターン形成装置 | |
| JP2000124101A (ja) | 荷電粒子線描画用部分一括パターンの作成方法 | |
| JP2002299212A (ja) | 半導体集積回路の製造方法 | |
| JP2000306817A (ja) | 露光装置およびデバイス製造方法 | |
| KR20030002645A (ko) | 반도체소자용 레티클을 이용한 노광방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |