KR100925075B1 - 상보 마스크 및 그 제작 방법, 및 노광 방법, 및 반도체장치 및 그 제조 방법 - Google Patents

상보 마스크 및 그 제작 방법, 및 노광 방법, 및 반도체장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100925075B1
KR100925075B1 KR1020037009292A KR20037009292A KR100925075B1 KR 100925075 B1 KR100925075 B1 KR 100925075B1 KR 1020037009292 A KR1020037009292 A KR 1020037009292A KR 20037009292 A KR20037009292 A KR 20037009292A KR 100925075 B1 KR100925075 B1 KR 100925075B1
Authority
KR
South Korea
Prior art keywords
pattern
complementary
patterns
mask
circuit
Prior art date
Application number
KR1020037009292A
Other languages
English (en)
Other versions
KR20040065986A (ko
Inventor
가오루 고이께
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040065986A publication Critical patent/KR20040065986A/ko
Application granted granted Critical
Publication of KR100925075B1 publication Critical patent/KR100925075B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143Electron beam

Abstract

제1 회로 패턴이 상호 상보적인 상보 패턴(26, 28)으로 분할되고, 개구로 형성된 상기 상보 패턴(26, 28)이 배치된 복수의 패턴 형성 영역(34a, 34b)을 갖는다. 각 패턴 형성 영역(34a, 34b)의 패턴 밀도가 실질적으로 동일하게 되도록, 상보 패턴(26, 28)이 각 패턴 형성 영역(34a, 34b)에 배치되어 있다.
회로 패턴, 상보 패턴, 개구, 형성 영역, 패턴 밀도, 반도체 장치, 노광 공정, 스텐실 마스크

Description

상보 마스크 및 그 제작 방법, 및 노광 방법, 및 반도체 장치 및 그 제조 방법{COMPLEMENTARY MASK, FABRICATION METHOD THEREOF, EXPOSURE METHOD, SEMICONDUCTOR DEVICE, AND FABRICATION METHOD THEREOF}
본 발명은, 예를 들면, 반도체 장치의 제조 공정 중 노광 공정에 사용되는 상보 마스크 및 그 제작 방법, 및 노광 방법, 및 반도체 장치 및 그 제조 방법에 관한 것이다.
하전 입자선 노광 장치, 예를 들면 전자빔 노광 장치에서는, 대규모 집적 회로 등의 회로 패턴(소자 형성 패턴)을 제작하는 데에 있어서, 단위 시간 당의 처리 능력(처리량)에 높은 레벨이 요구된다.
이러한 요구에 응하도록 한 전자빔 노광 장치가, 예를 들면, 특개평5-160012호 공보 및 특허 제2951947호 공보에 기재되어 있다.
도 1은, 상기 공보에 기재된 전자빔 노광 장치와 마찬가지의 형식의 일례를 도시한 개략도이다. 이 전자빔 노광 장치(10)는, 스텐실 마스크(20)를 고정한 상태에서, 시료대의 작동으로 웨이퍼 등의 시료(피노광체)를 적시 이동시키도록 한 소위 리풀형으로서 구성되어 있다. 본원 명세서에서는, 스텐실 마스크란, 공간에 물질이 존재하지 않는 개구 영역을 갖는 마스크를 칭한다.
도 1에 도시한 바와 같이, 전자빔 노광 장치(10)는, 전자 빔 Eb를 출사하는 전자 빔원(12)과, 전자 빔 Eb를 집속하는 집속 광학계(14)와, 집속 광학계(14)로 집속된 전자 빔 Eb를 편향시키는 메인디플렉터(16), 및 미세 조정 디플렉터(18)를 구비하여, 미세 조정 디플렉터(18)를 통과한 전자 빔 Eb를, 스텐실 마스크(20)를 통하여 시료(21)의 표면에 투사한다.
전자빔 노광 장치(10)는, 스텐실 마스크(20)를 유지하는 마스크 스테이지와, 스텐실 마스크(20)를 투과한 전자 빔 Eb에 의해서 회로 패턴(개구 패턴)이 투영되는 위치에 시료(21)를 유지하는 시료대를 구비하고 있다.
상기 구성의 전자빔 노광 장치(10)에서는, 스텐실 마스크(20)를 마스크 스테이지에 장착하고, 또한, 레지스트막(도시 생략)을 표면에 도포한 시료(21)를 시료대에 장착한 상태에서 노광을 개시한다.
그 때, 전자 빔원(12)으로부터 전자 빔 Eb를 출사하면, 집속 광학계(14), 메인디플렉터(16) 및 미세 조정 디플렉터(18)를 통과한 전자 빔 Eb는, 스텐실 마스크(20)의 회로 패턴을 투과한 후, 시료(21) 표면의 레지스트막에 회로 패턴으로서 투영 노광된다.
그런데, 전자빔 노광 장치(10)에서는, 회로 패턴의 투영에 사용하는 전자 빔 Eb는, 투명한 물질을 투과할 때에도 에너지가 흡수되는 성질을 갖기 때문에, 스텐실 마스크(20)를, 투명하고 견고한 석영 유리 등으로 구성하는 것은 할 수 없다. 이 때문에, 투사 노광 시에 전자 빔 Eb를 양호하게 투과시키도록 하기 위해서는, 회로 패턴을 개구로 형성하는 이외에 방법은 없다.
이와 같이, 스텐실 마스크(20)는, 전자빔의 투과 영역인 회로 패턴이 전부 개구로 형성되는 자기 지지형의 투과 마스크이기 때문에, 예를 들면, 주위가 전부 개구로 둘러싸이는 것 같은 도넛형 패턴을 구비하는 것은 할 수 없다. 따라서, 이러한 스텐실 마스크(20)를 1매만 사용하는 것만으로는, 도넛형 패턴을 시료(21)에 투사 노광하는 것은 불가능하다.
상기 도넛형 패턴의 문제를 해결하기 위해서, 1개의 회로 패턴을 복수의 상보 스텐실 마스크로 분할하는 상보 마스크 분할 방법이, 예를 들면, 특공평7-66182호 공보에 기재되어 있다.
이 공보에 기재되는 상보 마스크 분할 방법에서는, 비교적 단순한 반도체 칩의 레이아웃을 복수의 섹션으로 분할하고, 분할한 각 섹션을 2매의 상보 스텐실 마스크로 분류하여 형성하고 있다. 그리고, 이들 2매의 상보 스텐실 마스크를 사용하여, 시료(피노광체)의 표면에, 각 상보 스텐실 마스크에 형성한 레이아웃의 섹션을 순차 노광함으로써, 전체의 회로 패턴을 전사한다.
본원 명세서에 있어서, 상보 마스크란, 어떤 구획의 패턴을 분할하여 복수의 마스크에 실어 혹은 동일한 마스크의 다른 영역에 실어, 각 마스크끼리 혹은 동일한 마스크의 다른 영역끼리 중첩시켜, 분할한 패턴끼리 중첩시키는 것에 의해, 해당 구획의 분할 전의 패턴을 형성할 수 있는 마스크를 말한다.
또한, 본원 명세서에 있어서, 상보 스텐실 마스크란, 어떤 구획의 패턴을 분할하여 복수의 스텐실 마스크에 실어 혹은 동일한 스텐실 마스크의 다른 영역에 실어, 각 스텐실 마스크 끼리 혹은 동일한 스텐실 마스크의 다른 영역끼리 중첩시켜, 분할한 패턴끼리 중첩시키는 것에 의해, 이 구획의 분할 전의 패턴을 형성할 수 있는 스텐실 마스크를 말한다.
최근의 반도체 집적 회로의 제조 분야에서는, 더욱 고집적화의 요청에 응하여, 반도체 집적 회로를 구성하는 소자 수가 증대하여, 각 소자가 보다 미세화되는 경향에 있다. 이에 따라, 조사된 전자빔에 의해서 소자의 패턴을 시료 상에 투영 노광하기 위한 개구로 이루어지는 회로 패턴이 보다 미세화된다.
따라서, 회로 패턴을 이루는 개구의 패턴 밀도가 증대하여, 상기 종래의 상보 마스크 분할 방법 등에서 사용되는 상보 스텐실 마스크에서는, 그 기계적 강도가 저하하여, 회로 패턴에 왜곡 등의 변형이 생기기 쉽게 되고, 현저한 경우에는 파손되는 것도 있다.
상보 스텐실 마스크에 왜곡 등의 변형이 생긴 때는, 시료와 상보 스텐실 마스크 사이에서 정확한 위치 결정을 할 수 없게 됨과 함께, 왜곡된 회로 패턴을 투과한 전자빔이 시료 상에 투영 노광되게 되어, 정확한 회로 패턴을 전사할 수 없다.
본 발명은, 상기한 사정을 감안하여 이루어진 것으로, 그 목적은, 기계적 강도를 향상시켜, 회로 패턴에 왜곡이 생기게 하지 않고, 시료 간의 위치 결정을 정확하게 행하여, 시료 상에 회로 패턴을 정확하게 전사할 수 있는 상보 마스크 및 그 제작 방법을 제공하는 것에 있다.
더욱, 본 발명의 목적은, 이러한 상보 마스크를 이용한 노광 방법 및 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
상기한 목적을 달성하기 위해서, 본 발명의 상보 마스크는, 제1 회로 패턴이 상호 상보적인 상보 패턴으로 분할되고, 개구로 형성된 상기 상보 패턴이 배치된 복수의 패턴 형성 영역을 갖고, 각 패턴 형성 영역의 패턴 밀도가 실질적으로 동일하게 되도록, 상기 상보 패턴이 각 패턴 형성 영역에 배치되어 있다.
상기한 목적을 달성하기 위해서, 본 발명의 상보 마스크의 제작 방법은, 제1 회로 패턴을 패턴 밀도가 실질적으로 동일하게 되도록 복수의 패턴 형성 영역으로 분할하고, 각 패턴 형성 영역에 상호 상보적인 상보 패턴을 할당하는 단계와, 동일한 마스크 기판에 각 패턴 형성 영역이 인접하도록, 각 패턴 형성 영역의 상보 패턴으로 이루어지는 구멍을 형성하는 단계를 갖는다.
상기한 목적을 달성하기 위해서, 본 발명의 노광 방법은, 제1 회로 패턴이 상호 상보적인 상보 패턴으로 분할되고, 개구로 형성된 상기 상보 패턴이 배치된 복수의 패턴 형성 영역이 인접하여 형성되어 있고, 각 패턴 형성 영역의 패턴 밀도가 실질적으로 동일하게 되도록, 상기 상보 패턴이 각 패턴 형성 영역에 배치되어 있는 제1 상보 마스크를 이용하고, 상기 제1 상보 마스크의 모든 패턴 형성 영역에 하전 입자 빔을 주사하여 피노광체에 상보 패턴을 전사하는 공정과, 하나의 상기 패턴 형성 영역 분 만큼 이동시켜, 다시 상기 제1 상보 마스크의 모든 패턴 형성 영역에 하전 입자 빔을 주사하여 상기 피노광체에 상보 패턴을 전사하는 이동 전사 공정을 갖고, 상기 이동 전사 공정을 반복하여, 모든 상기 패턴 형성 영역의 상기 상보 패턴을 전사함으로써 상기 피노광체에 상기 제1 회로 패턴을 전사한다.
상기한 목적을 달성하기 위해서, 본 발명의 반도체 장치는, 회로 패턴이 상호 상보적인 상보 패턴으로 분할되고, 개구로 형성된 상기 상보 패턴이 배치된 복수의 패턴 형성 영역이 인접하여 형성되어 있고, 각 패턴 형성 영역의 패턴 밀도가 실질적으로 동일하게 되도록, 상기 상보 패턴이 각 패턴 형성 영역에 배치되어 있는 상보 마스크를 이용하고, 상기 상보 마스크의 모든 패턴 형성 영역에 하전 입자 빔을 주사하여 피노광체에 상기 상보 패턴을 전사하는 공정과, 하나의 상기 패턴 형성 영역 분 만큼 이동시켜, 다시 상기 상보 마스크의 모든 패턴 형성 영역에 하전 입자 빔을 주사하여 상기 피노광체에 상기 상보 패턴을 전사하는 이동 전사 공정을 갖고, 상기 이동 전사 공정을 반복하여, 모든 상기 패턴 형성 영역의 상기 상보 패턴을 전사함으로써 상기 피노광체에 상기 회로 패턴이 전사되어 있다.
상기한 목적을 달성하기 위해서, 본 발명의 반도체 장치의 제조 방법은, 회로 패턴이 상호 상보적인 상보 패턴으로 분할되고, 개구로 형성된 상기 상보 패턴이 배치된 복수의 패턴 형성 영역이 인접하여 형성되어 있고, 각 패턴 형성 영역의 패턴 밀도가 실질적으로 동일하게 되도록, 상기 상보 패턴이 각 패턴 형성 영역에 배치되어 있는 상보 마스크를 이용하고, 상기 상보 마스크의 모든 패턴 형성 영역에 하전 입자 빔을 주사하여 피노광체에 상기 상보 패턴을 전사하는 공정과, 하나의 상기 패턴 형성 영역 분 만큼 이동시켜, 다시 상기 상보 마스크의 모든 패턴 형성 영역에 하전 입자 빔을 주사하여 상기 피노광체에 상기 상보 패턴을 전사하는 이동 전사 공정을 갖고, 상기 이동 전사 공정을 반복하여, 모든 상기 패턴 형성 영역의 상기 상보 패턴을 전사함으로써 상기 피노광체에 상기 회로 패턴을 전사한다.
도 1은 종래의 전자빔 노광 장치의 일례를 도시한 개략도.
도 2는 제1 실시 형태예의 상보 스텐실 마스크에 의해서 제1 패턴 및 제2 패턴을 노광 대상 영역에 전사한 패턴을 도시하는 평면도.
도 3은 본 실시 형태예의 제1 상보 스텐실 마스크를 도시하는 평면도.
도 4는 본 실시 형태예의 제2 상보 스텐실 마스크를 도시하는 평면도.
도 5는 도 3에 도시하는 제1 상보 스텐실 마스크의 제1 개구 패턴을 확대한 평면도.
도 6은 도 4에 도시하는 제2 상보 스텐실 마스크의 제2 개구 패턴을 확대한 평면도.
도 7은 복합 패턴 내의 게이트층 및 소자 분리층을 그룹으로 분할한 상태를 도시하는 평면도.
도 8은 복합 패턴 내의 게이트층 및 소자 분리층을 그룹으로 분할한 상태를 도시하는 평면도.
도 9A 및 도 9B는 제1 및 제2 상보 스텐실 마스크 중의 쌍을 이루는 개구 패턴을 도시하는 평면도.
도 10A 및 도 10B는 제1 및 제2 상보 스텐실 마스크 중의 쌍을 이루는 개구 패턴을 도시하는 평면도.
도 11은 노광 대상 영역에 노광 전사할 때의 노광 프로세스의 흐름을 개략적으로 도시하는 도면.
도 12는 노광 대상 영역에 노광 전사할 때의 노광 프로세스의 흐름을 개략적으로 도시하는 도면.
도 13은 노광 대상 영역에 노광 전사할 때의 노광 프로세스의 흐름을 개략적으로 도시하는 도면.
도 14는 노광 대상 영역에 노광 전사할 때의 노광 프로세스의 흐름을 개략적으로 도시하는 도면.
도 15는 도 11에 대응하는 실제의 전사 결과를 도시하는 평면도.
도 16은 도 12에 대응하는 실제의 전사 결과를 도시하는 평면도.
도 17은 도 13에 대응하는 실제의 전사 결과를 도시하는 평면도.
도 18은 도 14에 대응하는 실제의 전사 결과를 도시하는 평면도.
도 19는 제2 실시 형태예의 상보 스텐실 마스크에 의해서 게이트층 패턴 및 소자 분리층을 노광 대상 영역에 전사한 패턴을 도시하는 평면도.
도 20은 제2 실시 형태예의 제1 상보 스텐실 마스크를 도시하는 평면도.
도 21은 제2 실시 형태예의 제2 상보 스텐실 마스크를 도시하는 평면도.
이하에, 실시 형태예를 들어, 첨부 도면을 참조하여, 본 발명의 실시 형태를 구체적으로 또한 상세히 설명한다. 또한, 이하의 실시 형태예에서 기술하는 상보 마스크 등은, 본 발명의 이해를 용이하게 하기 위한 하나의 예시이고, 본 발명은 이 예시에 한정되는 것이 아니다.
<제1 실시 형태>
본 실시 형태예는, 상보 스텐실 마스크의 실시 형태의 일례로서, 도 2는 본 실시 형태예의 상보 스텐실 마스크에 의해서 제1 회로 패턴(게이트층)과 제2 회로 패턴(소자 분리층)을 노광 대상 영역(50)에 전사한 패턴을 도시하는 평면도이다.
도 3은 제1 회로 패턴을 노광 대상 영역(50)에 전사하기 위한 제1 개구 패턴을 갖는 제1 상보 스텐실 마스크를 도시하는 평면도, 도 4는 제2 회로 패턴을 노광 대상 영역(50)에 전사하기 위한 제2 개구 패턴을 갖는 제2 상보 스텐실 마스크를 도시하는 평면도이다.
도 5는 도 3에 도시하는 제1 상보 스텐실 마스크의 제1 개구 패턴을 확대한 평면도, 도 6은 도 4에 도시하는 제2 상보 스텐실 마스크의 제2 개구 패턴을 확대한 평면도이다.
본 실시 형태예에서는, 반도체 소자를 구성하는 제1 회로 패턴 및 제2 회로 패턴은, 각각, SRAM(Static Random Acceess Memory)의 메모리 회로의 게이트층 및 소자 분리층이다.
여기서, 제1 회로 패턴은, 노광층에 노광 형성되는 게이트층 패턴이고, 제2 회로 패턴은, 기초층에 노광 형성되는 소자 분리층 패턴이다.
본 실시 형태에서는, 우선, 제2 상보 스텐실 마스크(24)에 의해서, 도 2에 도시하는 소자 분리층 패턴(38A, 40A)을 노광 형성하여 기초층을 형성하고, 계속해서, 이 기초층 상에, 제1 상보 스텐실 마스크(22)에 의해서, 도 2에 도시하는 게이트층 패턴(26A, 28A)을 노광 형성하도록 이용된다.
제1 상보 스텐실 마스크(22)는, 도 3에 도시한 바와 같이, 서로 접하여 순차 배열된 2개의 제1 패턴 형성 영역(34a, 34b)을 갖고 있다. 제1 패턴 형성 영역(34a, 34b)에는, 각각, 노광 대상 영역(50) 내의 복수개의 게이트층 패턴(26A, 28A)에 상사하는 제1 개구 패턴(상보 패턴)(26, 28)이 형성되어 있다.
제1 상보 스텐실 마스크(22)에서는, 제1 패턴 형성 영역(34a, 34b)의 모든 제1 개구 패턴(26, 28)이, 각각, 일대일의 대응으로, 도 2에 도시하는 노광 대상 영역(50) 내의 어느 하나의 게이트층 패턴(26A, 28A)에 상사하도록 구성되어 있다. 또한, 모든 제1 패턴 형성 영역(34a, 34b)을 중첩시켰을 때의 제1 개구 패턴(26, 28)의 집합이, 노광 대상 영역(50) 내의 모든 게이트층 패턴(26A, 28A)의 집합에 상사하도록 구성되어 있다.
제2 상보 스텐실 마스크(24)는, 제1 상보 스텐실 마스크(22)와 쌍을 이루는 것으로써, 도 4에 도시한 바와 같이, 서로 접하여 순차 배열되고, 제1 패턴 형성 영역(34a, 34b)의 쌍으로서 각각 구성된 2매의 제2 패턴 형성 영역(46a, 46b)을 갖고 있다.
제2 패턴 형성 영역(46a, 46b)에는, 각각, 노광 대상 영역(50) 내의 복수개의 소자 분리층 패턴(38A, 40A)에 상사하는 제2 개구 패턴(상보 패턴)(38, 40)이 형성되어 있다.
제2 패턴 형성 영역(46a, 46b)은, 제1 패턴 형성 영역(34a, 34b)의 제1 개구 패턴(26, 28)에 대응하는 게이트층과 기능적으로 관련되어 게이트층의 하층의 소자 분리층 패턴(38A, 40A)에 상사하는 제2 개구 패턴(38, 40)을 갖고 있다.
제2 패턴 형성 영역(46a, 46b)의 모든 제2 개구 패턴(38, 40)은, 각각, 일대 일의 대응으로, 도 2에 도시하는 노광 대상 영역(50) 내의 어느 하나의 소자 분리층의 소자 분리층 패턴(38A, 40A)에 상사하고 있다.
또한, 모든 제2 개구 패턴(38, 40)은, 모든 제2 패턴 형성 영역(46a, 46b)을 중첩시켰을 때의 제2 개구 패턴(38, 40)의 집합이, 노광 대상 영역(50) 내의 모든 소자 분리층 패턴(38A, 40A)의 집합에 상사하고 있다.
제1 패턴 형성 영역(34a, 34b)과 제2 패턴 형성 영역(46a, 46b)을 중첩시켰을 때의 제1 개구 패턴(26, 28)과 제2 개구 패턴(38, 40)으로 이루어지는 복합 개구 패턴은, 제1 패턴 형성 영역(34a, 34b)과 제2 패턴 형성 영역(46a, 46b)의 쌍의 모두에 관하여, 패턴 밀도가 실질적으로 서로 동일하게 되어 있다.
제1 및 제2 상보 스텐실 마스크(22, 24)는, 각각, 전자빔을 조사하여, 제1 개구 패턴(26, 28) 및 제2 개구 패턴(38, 40)을 투과한 하전 입자에 의해서, 게이트층 패턴(26A, 28A) 및 소자 분리층 패턴(38A, 40A)을, 도 1에 도시한 시료(21) 상에 투영 노광하도록 구성되어 있다.
본 실시 형태예의 상보 스텐실 마스크에서는, 제1 상보 스텐실 마스크(22)에 형성하는 회로 패턴의 개구 면적 밀도를 대폭 감소시켜 조화(粗化)할 수 있기 때문에, 제1 및 제2 상보 스텐실 마스크(22, 24)의 기계적 강도를 향상시킬 수 있다.
이 때문에, 제1 및 제2 상보 스텐실 마스크(22, 24)에 왜곡 등의 변형이 발생하지 않기 때문에, 시료(21)와 상보 스텐실 마스크(22, 24) 사이의 위치 결정을 정확하게 행할 수 있다. 이에 따라, 시료(21) 상에 회로 패턴을 정확하게 투영 노광하여, 2매의 상보 스텐실 마스크(22, 24)를 사용한 정확한 회로 패턴의 전사가 실현가능한다.
또한, 본 실시 형태예에서 설명한 제1 상보 스텐실 마스크(22)에 관련하는 구성은, 제1 발명의 실시 형태에 대응하는 것이다.
본 명세서에서 말하는 「패턴 밀도」는, 노광 대상 영역 내의 패턴의 조밀의 정도를 의미하는 것으로서, 노광 대상 영역의 단위 면적당의 패턴 면적의 비를 뜻하고 있다. 노광 대상 영역 내에 존재하는 패턴은, 알맞은 조밀 상태가 되도록, 각 패턴 상호의 간격이 일정하게 되도록 분할되는 것이 바람직하다.
상세는 후술하지만, 본 실시 형태예의 상보 스텐실 마스크는, 이하와 같이 사용한다. 즉, 도 11에 도시한 피노광체의 노광 대상 영역(50A, 50B)에, 제2 상보 스텐실 마스크(24)에 의해서 소자 분리층 패턴(38A, 40A)을 노광 형성한다. 계속해서, 노광 대상 영역(50A, 50B)을 하나 만큼 이동시켜서, 다시, 상보 스텐실 마스크(24)에 의해서 소자 분리층 패턴(38A, 40A)을 노광 대상 영역(50A, 50B)에 노광 형성하는 공정을 반복하여 행하여, 노광 대상 영역(50A, 50B)의 각각에, 소자 분리층 패턴(38A 및 40A)을 노광 형성한다.
계속해서, 소자 분리층 패턴(38A, 40A)을 전사한 노광 대상 영역(50A, 50B)의 쌍방에, 제1 상보 스텐실 마스크(22)에 의해서 게이트층 패턴(26A, 28A)을 노광 형성한다. 또한, 노광 대상 영역(50A, 50B)을 하나 만큼 이동시켜서, 다시, 제1 상보 스텐실 마스크(22)에 의해서 제1 패턴 형성 영역(34a, 34b)을 노광 대상 영역(50A, 50B)에 노광 형성하는 공정을 반복하여 행하도록 이용한다.
다음에, 상기한 상보 스텐실 마스크의 제작 방법에 대하여 설명한다.
본 제작 방법에서는, 도 2에 도시하는 노광 대상 영역(50) 내의 복수개의 게이트층의 평면 형상의 각각에 상사하는 제1 개구 패턴(26, 28)을 각각 갖고, 서로 접하여 순차 배열된 복수의 제1 패턴 형성 영역(34a, 34b)으로 이루어지는 제1 상보 스텐실 마스크(22)를 제작한다. 또한, 상보 스텐실 마스크(22)와 쌍을 이뤄, 제2 개구 패턴(38, 40)을 갖는 제2 패턴 형성 영역(46a, 46b)으로 이루어지는 제2 상보 스텐실 마스크(24)를 제작한다.
즉, 본 제작 방법에서는, 우선, 도 2에 도시한 바와 같이, 노광 대상 영역(50)의 모든 게이트층 패턴(26A, 28A)과, 노광 대상 영역(50)의 모든 소자 분리층 패턴(38A, 40A)으로 이루어지는 복합 패턴을 도시하는 복합 패턴(49)을 제작한다.
다음에, 도 7 및 도 8에 도시한 바와 같이, 복합 패턴(49)의 패턴 밀도보다 낮게, 또한 패턴 밀도가 실질적으로 서로 동일하게 되도록, 복합 패턴(49) 내의 게이트층(26A, 28A) 및 소자 분리층(38A, 40A)을 그룹으로 분할한다.
그리고, 각 그룹마다의 게이트층 패턴(26A, 28A) 및 소자 분리층 패턴(38A, 40A)으로 이루어지는 복합 패턴을 나타내는 2개의 분할 패턴(41, 43)을 제작한다.
계속해서, 도 9A 및 도 10A에 도시한 바와 같이, 분할 패턴(41, 43)을 구성하는 게이트층 패턴(26A, 28A)에 대응하는 제1 개구 패턴(26, 28)을 갖는 제1 패턴 형성 영역(34a, 34b)을 제작한다.
또한, 도 9B 및 도 10B에 도시한 바와 같이, 소자 분리층 패턴(38A, 40A)에 대응하는 제2 개구 패턴(38, 40)을 갖고, 제1 패턴 형성 영역(34a, 34b)과 쌍을 이 루는 제2 패턴 형성 영역(46a, 46b)을 제작한다. 제1 패턴 형성 영역(34a, 34b) 및 제2 패턴 형성 영역(46a, 46b)은, 각 분할 패턴마다 제작한다.
계속해서, 도 3 및 도 5에 도시한 바와 같이, 제1 패턴 형성 영역(34a, 34b)을 서로 접하여 순차 배열하여 이루어지는 제1 상보 스텐실 마스크(22)를 제작한다. 또한, 도 4 및 도 6에 도시한 바와 같이, 제2 패턴 형성 영역(46a, 46b)을 서로 접하여 순차 배열하여 이루어지는 제2 상보 스텐실 마스크(24)를 제작한다.
이들 일련의 공정에 의해서, 본 실시 형태예의 상보 스텐실 마스크(22, 24)를 용이하게 얻을 수 있다.
그런데, 메모리 회로를 이루는 MOS 트랜지스터나 캐패시터를 구성하는 각층의 개개의 패턴은, 전기적, 소자기능적으로 보아, 상호의 패턴의 위치 어긋남에 대한 요구가, 그것 이외의 패턴끼리에 비교하여 엄격하다.
따라서, 본 실시 형태예의 상보 스텐실 마스크(22, 24)의 그룹 분할에서는, 전기적, 소자기능적으로 관련하는 부분에 있는 게이트층과 소자 분리층을, 서로 엄밀한 위치 정렬 정밀도가 필요한 구성 부재로 하여 동일한 그룹에 할당하였다.
또한, 게이트층에 주목하여, 각 개구 패턴이 가능한 한 지나치게 접근하지 않도록, 또한, 분할한 분할 패턴(41, 43)의 패턴 밀도(면적 밀도)가 가능한 한 같게 되도록 분할하는 것이 바람직하다.
다음에, 상기한 상보 스텐실 마스크를 이용한 노광 방법에 대하여, 도 11∼도 14 및 도 15∼도 18을 참조하여 설명한다.
도 11∼도 14는, 상보 스텐실 마스크(22 또는 24)를 마스크 스테이지에 세트 한 상태에서, 시료대의 작동으로 도 1의 시료(21)를 단계적으로 이동시켜 노광 대상 영역(50A, 50B)에 노광 전사할 때의 노광 프로세스의 흐름을 개략적으로 도시하는 도면으로서, 전사하는 게이트층 패턴이나 소자 분리층 패턴은 도시 생략하고 있다. 도 15∼도 18은, 도 11∼ 도 14에 각각 대응하는 실제의 전사 결과를 도시하는 평면도이다.
본 노광 방법에서는, 스텐실 마스크와 시료 간의 위치 정렬 정밀도를 높일 필요가 있기 때문에, 전자빔 노광 장치(10)에 의한 노광시에는, 다음과 같이 위치 결정을 행하면서, 도 15∼도 18에 도시한 바와 같이 노광 작업을 진행시킨다.
또한, 도 11∼도 14에서는, 기초 패턴과 상보 스텐실 마스크의 실제로 중첩되는 위치를, 설명을 쉽게 하는 관계상, 편이시켜서 기재하고 있다.
본 노광 방법에서는, 우선, 도 11에 도시한 바와 같이, 서로 접하여 배열된 노광 대상 영역(50A, 50B)에, 제2 상보 스텐실 마스크(24)에 의해서 소자 분리층 패턴(38A, 40A)을 전사한다.
계속해서, 시료대의 작동에 의해 노광 대상 영역(50A, 50B)을 하나 만큼 이동시켜서, 다시, 제2 상보 스텐실 마스크(24)에 의해서 소자 분리층 패턴(38A, 40A)을 노광 대상 영역(50A, 50B)에 전사한다(제1 이동 전사 공정).
계속해서, 제1 이동 전사 공정을 반복하여 행하여, 서로 접하여 배열되고, 각각에, 소자 분리층 패턴(38A, 40A)이 전사되어 있는 노광 대상 영역(50A, 50B)을 형성한다.
이에 따라, 노광 대상 영역(50A, 50B)에는, 도 15에 도시한, 기초층인 소자 분리층 패턴(38A, 40A)이 얻어진다. 도 15에서는, 노광 대상 영역(50A)과 노광 대상 영역(50B)의 쌍방에, 각각, 소자 분리층 패턴(38A 및 40A)이 노광 형성되어 있다.
상기 노광시, 도 11에 도시한 바와 같이, 노광 대상 영역(50A) 및 노광 대상 영역(50B)에, 각각, 얼라인먼트 마크(30, 31)가 형성된다.
계속해서, 도 12에 도시한 바와 같이, 서로 접하여 배열되어, 각각, 소자 분리층 패턴(38A, 40A)이 전사되어 있는 노광 대상 영역(50A, 50B) 중의 노광 대상 영역(50A)에, 제1 상보 스텐실 마스크(22)의 제1 패턴 형성 영역(34a)에 의해서 게이트층 패턴(28A)을 전사한다.
이에 따라, 도 16에 도시하는 전사 패턴이 얻어진다.
또한, 시료대의 작동에 의해 노광 대상 영역(50A, 50B)을 하나 만큼 이동시켜서, 다시, 제1 상보 스텐실 마스크(22)의 제1 패턴 형성 영역(34a, 34b)에 의해서, 게이트층 패턴(26A, 28A)을 노광 대상 영역(50A, 50B)에 각각 전사한다(제2 이동 전사 공정). 이에 따라, 도 17에 도시하는 전사 패턴이 얻어진다.
이 후, 제2 이동 전사 공정을 반복하여 행함으로써, 도 18에 도시하는 전사 패턴이 얻어진다.
이상의 노광 방법으로, 제1 패턴 형성 영역(34a, 34b)에는, 각각, 도 12에 도시한 바와 같이 얼라인먼트 마크(35, 36)가 형성되어 있다. 얼라인먼트 마크(35, 36)는, 전자빔 노광 장치(10)에 미리 저장된 프로그램을 이용하여, 얼라인먼트 마크(30, 31)에 위치 정렬된다.
도 13에 도시한 바와 같은 경우에, 제1 패턴 형성 영역(34b)의 얼라인먼트 마크(36)를 얼라인먼트 마크(31)에 정합하기만 하면, 위치 정렬 시간을 단축할 수 있어, 처리량 면에서 유리하다.
이에 덧붙여서, 제1 패턴 형성 영역(34a)의 얼라인먼트 마크(35)를 얼라인먼트 마크(30 및 31)에도 정합하도록 하면, 처리량은 약간 저하하지만, 위치 정렬 정밀도가 향상된다.
본 실시 형태예에서는, 어떤 반도체 소자의 패턴을, 위치 어긋남을 억지하기 쉽게 되도록 그룹 나눔하였기 때문에, 노광 시에 쌍방의 상보 스텐실 마스크(22, 24)를 얼라인먼트 마크로 적정히 위치 정합함으로써, 한 조의 MOS 트랜지스터를 구성하는 게이트층 및 소자 분리층과 같이 위치 어긋남이 허용되지 않은 것끼리를, 매우 정확하게 위치 정렬할 수 있다.
본 실시 형태예에서는, 노광 프로세스에서, 기초층 패턴의 노광 대상 영역의 얼라인먼트 정보에 각각 적절한 가중 부여를 할 수 있다.
이 가중 부여에는, 제2 개구 패턴(38, 40 또는 78, 80)으로 이루어지는 기초층 패턴과, 이 기초층 패턴에 노광 전사되는 제1 개구 패턴(26, 28 또는 66, 68)으로 이루어지는 노광층 패턴과의, 상보 분할된 패턴의 면적이나 수량의 비를 이용하여도 된다. 혹은, 실제로 사용하는 마스크 제작기(도시 생략)이나 전자빔 노광 장치(10)의 고유의 특징(특질)을 이용해도 된다.
이러한 노광 방법에 따르면, 기초층 패턴을 노광할 때의 상보 스텐실 마스크의 정보를 충분히 활용할 수 있기 때문에, 보다 높은 위치 정밀도가 얻어진다.
또한, 2개 이상의 상보 스텐실 마스크로 분할된 회로 패턴을 노광 전사할 때의 상보 스텐실 마스크(24, 64)와 상보 스텐실 마스크(22, 62)의 얼라인먼트를, 상보 스텐실 마스크(24, 64)를 노광할 때에 미리 제작해 둔 상보 스텐실 마스크(22, 62)용의 얼라인먼트 마크를 활용한다. 이에 따라, 상보 스텐실 마스크 사이의 위치 정밀도가 대폭 향상된다.
또한, 본 실시 형태예에서 설명한 제1 상보 스텐실 마스크(22)를 이용한 노광 방법에 관련하는 구성은, 제3 발명의 실시 형태에 대응하는 것이다.
<제2 실시 형태>
도 19는 본 실시 형태예의 상보 스텐실 마스크에 의해서 게이트층 패턴(66A, 68A)과 소자 분리층 패턴(78A, 80A)을 노광 대상 영역(90)에 전사한 패턴을 도시하는 평면도이다.
도 20은 게이트층 패턴(66A, 68A)을 노광 대상 영역(90)에 전사하기 위한 제1 개구 패턴을 갖는 제1 상보 스텐실 마스크를 도시하는 평면도, 도 21은 소자 분리층 패턴(78A, 80A)을 노광 대상 영역(90)에 전사하기 위한 제2 개구 패턴을 갖는 제2 상보 스텐실 마스크를 도시하는 평면도이다.
도 20에 도시한 바와 같이, 본 실시 형태예의 상보 스텐실 마스크(62)는, 서로 접하여 순차 배열된 복수의 제1 패턴 형성 영역(74a, 74b)을 갖고 있다. 제1 패턴 형성 영역(74a, 74b)은, 노광 대상 영역(90) 내의 게이트층 패턴(66A, 68A)의 각각에 상사하는 제1 개구 패턴(상보 패턴)(66, 68)을 갖고 있다.
제1 상보 스텐실 마스크(62)는, 제1 패턴 형성 영역(74a, 74b)의 모든 제1 개구 패턴(66, 68)이, 각각, 일대일의 대응으로, 노광 대상 영역(90) 내의 어느 하나의 게이트층 패턴(66A, 68A)에 상사하도록 되어 있다.
또한, 제1 상보 스텐실 마스크(62)는, 모든 제1 패턴 형성 영역(74a, 74b)을 중첩시켰을 때의 제1 개구 패턴(66, 68)의 집합이, 노광 대상 영역(90) 내의 모든 게이트층 패턴(66A, 68A)의 집합에 상사하도록 되어 있다.
도 21에 도시한 바와 같이, 제2 상보 스텐실 마스크(64)는, 제1 상보 스텐실 마스크(62)의 제1 패턴 형성 영역(74a, 74b)의 쌍으로서 각각 구성되어 있다. 또한, 제2 상보 스텐실 마스크(64)는, 쌍을 이루는 제1 패턴 형성 영역(74a, 74b)에 대응하여 서로 접하여 순차 배열된 제2 패턴 형성 영역(86a, 86b)을 갖고, 제1 상보 스텐실 마스크(62)와 쌍을 이루고 있다.
제2 패턴 형성 영역(86a, 86b)은, 제2 개구 패턴(상보 패턴)(78, 80)을 갖고 있다. 제2 개구 패턴(78, 80)은, 제1 패턴 형성 영역(74a, 74b)의 제1 개구 패턴(66, 68)에 대응하는 게이트층(66A, 68A)과 기능적으로 관련되어 게이트층의 하층에 형성된, 도 19에 도시하는 소자 분리층 패턴(78A, 80A)에 상사한다.
제2 상보 스텐실 마스크(64)에서는, 제2 패턴 형성 영역(86a, 86b)의 모든 제2 개구 패턴(78, 80)이, 각각, 일대일의 대응으로, 노광 대상 영역(90) 내의 어느 하나의 소자 분리층 패턴(78A, 80A)에 상사하고 있다.
또한, 모든 제2 패턴 형성 영역(86a, 86b)을 중첩시켰을 때의 제2 개구 패턴(78, 80)의 집합이, 노광 대상 영역(90) 내의 모든 소자 분리층 패턴(78A, 80A)의 집합에 상사하고 있다.
상보 스텐실 마스크(62, 64)에서는, 제1 및 제2 패턴 형성 영역(74a, 74b 및 86a, 86b)을 중첩시켰을 때의 제1 및 제2 개구 패턴(66, 68 및 78, 80)으로 이루어지는 복합 개구 패턴이, 제1 및 제2 패턴 형성 영역(74a, 74b 및 86a, 86b)의 쌍의 모두에 관하여, 패턴 밀도가 실질적으로 서로 동일하게 되어 있다.
본 실시 형태예의 상보 스텐실 마스크(62, 64)도, 제1 실시 형태예의 상보 스텐실 마스크(22, 24)의 제작 방법과 같이 제작할 수 있다.
또한, 완성한 상보 스텐실 마스크(62, 64)를, 제1 실시 형태예의 상보 스텐실 마스크(22, 24)와 같이 사용함으로써, 시료(21) 상에 회로 패턴을 정확하게 투영 노광할 수 있다.
본 실시 형태예의 상보 스텐실 마스크에서는, 제1 상보 스텐실 마스크(62)에 형성하는 개구 패턴의 개구 면적 밀도를 대폭 감소시켜 조화(粗化)할 수 있고, 제1 및 제2 상보 스텐실 마스크(62, 64)의 기계적 강도를 향상시킬 수 있기 때문에, 상보 스텐실 마스크(62, 64)에 왜곡 등의 변형이 발생하지 않다.
이 때문에, 시료(21)와 상보 스텐실 마스크(62, 64) 사이의 위치 결정을 정확하게 행할 수 있어, 개구 패턴을 정확하게 투영 노광하여, 2매의 상보 스텐실 마스크(62, 64)를 사용한 정확한 회로 패턴의 전사를 실현할 수 있다.
또한, 상보 스텐실 마스크의 제1 실시 형태예에서는, MOS 트랜지스터나 캐패시터 등의 소자를 일괄적으로 상보 스텐실 마스크(22, 24)에 할당하는 것이 비교적 용이하지만, 본 실시 형태예에서는, 메모리 회로와 같은 반복 구조를 갖지 않는, 논리 회로(로직 회로) 등에 유효하게 적용할 수 있다.
본 발명은, 상기한 실시 형태의 설명에 한정되지 않는다. 예를 들면, 본 실시 형태에서는, 제1 회로 패턴과, 이 제1 회로 패턴과 기능적으로 관련되어 제1 회로 패턴과는 다른 층에 형성된 제2 회로 패턴이, 서로 엄밀한 위치 정렬 정밀도가 필요한 MOS 트랜지스터의 게이트층 및 소자 분리층인 경우에 대해 설명하였지만 이것에 한정되는 것이 아니다. 예를 들면, 컨택트 플러그 및 이 컨택트 플러그에 접속되는 소자 분리층이더라도 된다. 또한, 금속 배선층 및 이 금속 배선층에 접속하는 컨택트 플러그이어도 된다.
본 발명의 상보 마스크 및 그 제작 방법, 및 노광 방법, 및 반도체 장치 및 그 제조 방법은, 예를 들면, 반도체 장치의 제조 공정 중 노광 공정에 이용할 수 있다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 회로 패턴(26A, 28A)이 상호 상보적인 상보 패턴(26, 28)으로 분할되고, 개구로 형성된 상기 상보 패턴(26, 28)이 배치된 복수의 패턴 형성 영역(34a, 34b)이 인접하여 형성되어 있고,
    각 패턴 형성 영역(34a, 34b)의 패턴 밀도가 실질적으로 동일하게 되도록, 상기 상보 패턴(26, 28)이 각 패턴 형성 영역(34a, 34b)에 배치되어 있는 제1 상보 마스크(22)를 이용하고,
    상기 제1 상보 마스크(22)의 모든 패턴 형성 영역(34a, 34b)에 하전 입자 빔을 주사하여 피노광체(21)에 상보 패턴(26, 28)을 전사하는 공정과,
    하나의 상기 패턴 형성 영역(34a, 34b)분 만큼 이동시켜서, 다시 상기 제1 상보 마스크(22)의 모든 패턴 형성 영역(34a, 34b)에 하전 입자 빔을 주사하여 상기 피노광체(21)에 상보 패턴(26, 28)을 전사하는 이동 전사 공정을 갖고,
    상기 이동 전사 공정을 반복하여, 모든 상기 패턴 형성 영역(34a, 34b)의 상기 상보 패턴(26, 28)을 전사함으로써 상기 피노광체(21)에 상기 제1 회로 패턴(26A, 28A)을 전사하는 노광 방법.
  7. 제6항에 있어서,
    상기 피노광체(21)에는, 상기 제1 회로 패턴(26A, 28A)과 기능적으로 관련되어 서로 엄밀한 위치 정렬 정밀도가 필요한 제2 회로 패턴(38A, 40A)이 형성되어 있고,
    상기 제1 회로 패턴(26A, 28A)을 전사하는 공정의 전에, 상기 제2 회로 패턴(38A, 40A)을 전사하는 공정을 더 갖고, 상기 제2 회로 패턴(38A, 40A)을 전사하는 공정은,
    상기 제2 회로 패턴(38A, 40A)이 상호 상보적인 상보 패턴(38, 40)으로 분할되고, 개구로 형성된 상기 상보 패턴(38, 40)이 배치된 복수의 패턴 형성 영역(46a, 46b)이 인접하여 형성되어 있고,
    각 패턴 형성 영역(46a, 46b)의 패턴 밀도가 실질적으로 동일하게 되도록, 상기 상보 패턴(38, 40)이 각 패턴 형성 영역(46a, 46b)에 배치되어 있는 제2 상보 마스크(24)를 이용하고,
    상기 제2 상보 마스크(24)의 모든 패턴 형성 영역(46a, 46b)에 하전 입자 빔을 주사하여 피노광체(21)에 상보 패턴(38, 40)을 전사하는 공정과,
    하나의 상기 패턴 형성 영역(46a, 46b)분 만큼 이동시켜서, 다시 상기 제2 상보 마스크(24)의 모든 패턴 형성 영역(46a, 46b)에 하전 입자 빔을 주사하여 상기 피노광체(21)에 상보 패턴(38, 40)을 전사하는 이동 전사 공정을 갖고,
    상기 이동 전사 공정을 반복하여, 모든 상기 패턴 형성 영역(46a, 46b)의 상기 상보 패턴(38, 40)을 전사함으로써 상기 피노광체(21)에 상기 제2 회로 패턴(38A, 40A)을 전사하는 노광 방법.
  8. 삭제
  9. 삭제
  10. 회로 패턴(26A, 28A)이 상호 상보적인 상보 패턴(26, 28)으로 분할되고, 개구로 형성된 상기 상보 패턴(26, 28)이 배치된 복수의 패턴 형성 영역(34a, 34b)이 인접하여 형성되어 있고,
    각 패턴 형성 영역(34a, 34b)의 패턴 밀도가 실질적으로 동일하게 되도록, 상기 상보 패턴(26, 28)이 각 패턴 형성 영역(34a, 34b)에 배치되어 있는 상보 마스크(22)를 이용하고,
    상기 상보 마스크(22)의 모든 패턴 형성 영역(34a, 34b)에 하전 입자 빔을 주사하여 피노광체(21)에 상기 상보 패턴(26, 28)을 전사하는 공정과,
    하나의 상기 패턴 형성 영역(34a, 34b)분 만큼 이동시켜서, 다시 상기 상보 마스크(22)의 모든 패턴 형성 영역(34a, 34b)에 하전 입자 빔을 주사하여 상기 피노광체(21)에 상기 상보 패턴(26, 28)을 전사하는 이동 전사 공정을 갖고,
    상기 이동 전사 공정을 반복하여, 모든 상기 패턴 형성 영역(34a, 34b)의 상 기 상보 패턴(26, 28)을 전사함으로써 상기 피노광체(21)에 상기 회로 패턴(26A, 28A)이 전사된 반도체 장치.
  11. 회로 패턴(26A, 28A)이 상호 상보적인 상보 패턴(26, 28)으로 분할되고, 개구로 형성된 상기 상보 패턴(26, 28)이 배치된 복수의 패턴 형성 영역(34a, 34b)이 인접하여 형성되어 있고,
    각 패턴 형성 영역(34a, 34b)의 패턴 밀도가 실질적으로 동일하게 되도록, 상기 상보 패턴(26, 28)이 각 패턴 형성 영역(34a, 34b)에 배치되어 있는 상보 마스크(22)를 이용하고,
    상기 상보 마스크(22)의 모든 패턴 형성 영역(34a, 34b)에 하전 입자 빔을 주사하여 피노광체(21)에 상기 상보 패턴(26, 28)을 전사하는 공정과,
    하나의 상기 패턴 형성 영역(34a, 34b)분 만큼 이동시켜서, 다시 상기 상보 마스크(22)의 모든 패턴 형성 영역(34a, 34b)에 하전 입자 빔을 주사하여 상기 피노광체(21)에 상기 상보 패턴(26, 28)을 전사하는 이동 전사 공정을 갖고,
    상기 이동 전사 공정을 반복하여, 모든 상기 패턴 형성 영역(34a, 34b)의 상기 상보 패턴(26, 28)을 전사함으로써 상기 피노광체(21)에 상기 회로 패턴(26A, 28A)을 전사하는 반도체 장치의 제조 방법.
  12. 노광 방법으로서,
    복수의 패턴 형성 영역 중 제1 패턴 형성 영역에 부분적 패턴이 배치되어 있는 제1 마스크를 제공하는 단계 - 상기 패턴 형성 영역 각각은 제1 회로 패턴을 각 패턴 형성 영역에서의 패턴 밀도가 실질적으로 서로 동일하게 되도록 부분적 패턴들로 분할하여 얻어진 부분적 패턴을 가짐 - ;
    상기 제1 마스크의 각 패턴 형성 영역이 피노광체(body) 위의 원하는 위치에 있을 때 상기 제1 마스크의 상기 패턴 형성 영역 각각을 주사하여, 모든 패턴 형성 영역의 상기 부분적 패턴들 모두를 전사함으로써 상기 피노광체에 상기 제1 회로 패턴을 전사하는 단계; 및
    상기 제1 회로 패턴과 기능적으로 관련되어 서로 엄밀한 위치 정렬 정밀도가 필요한 제2 회로 패턴에 의해 상기 피노광체를 노광하는 단계
    를 포함하되, 상기 노광 방법은 상기 제1 회로 패턴을 전사하기 전에 상기 제2 회로 패턴을 전사하는 단계를 더 포함하고, 상기 제2 회로 패턴을 전사하는 단계는,
    복수의 패턴 형성 영역을 갖는 제2 마스크를 제공하는 단계 - 상기 제2 마스크의 각 패턴 형성 영역은 상기 제2 회로 패턴을 상기 제2 마스크에 대한 각 패턴 형성 영역에서의 패턴 밀도가 실질적으로 서로 동일하게 되도록 부분적 패턴들로 분할하여 얻어진 부분적 패턴을 가짐 - ; 및
    상기 제2 마스크의 각 패턴 형성 영역이 상기 피노광체 위의 원하는 위치에 있을 때 상기 제2 마스크의 상기 패턴 형성 영역 각각을 주사하여, 상기 제2 마스크의 상기 부분적 패턴들 모두를 전사함으로써 상기 피노광체에 상기 제2 회로 패턴을 전사하는 단계
    를 포함하는 노광 방법.
  13. 제12항의 노광 방법을 사용하여 제조된 반도체 장치.
  14. 제12항의 노광 방법을 사용하여 반도체 장치를 제조하는 방법.
KR1020037009292A 2001-11-12 2002-11-12 상보 마스크 및 그 제작 방법, 및 노광 방법, 및 반도체장치 및 그 제조 방법 KR100925075B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00345895 2001-11-12
JP2001345895 2001-11-12
PCT/JP2002/011778 WO2003043063A1 (fr) 2001-11-12 2002-11-12 Masque complementaire, son procede de production, procede d'exposition, dispositif a semi-conducteurs et son procede de production

Publications (2)

Publication Number Publication Date
KR20040065986A KR20040065986A (ko) 2004-07-23
KR100925075B1 true KR100925075B1 (ko) 2009-11-04

Family

ID=19159162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037009292A KR100925075B1 (ko) 2001-11-12 2002-11-12 상보 마스크 및 그 제작 방법, 및 노광 방법, 및 반도체장치 및 그 제조 방법

Country Status (6)

Country Link
US (2) US6998201B2 (ko)
JP (1) JPWO2003043063A1 (ko)
KR (1) KR100925075B1 (ko)
DE (1) DE10295596T1 (ko)
TW (1) TWI229236B (ko)
WO (1) WO2003043063A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229236B (en) * 2001-11-12 2005-03-11 Sony Corp Complementary mask, fabrication method thereof, exposure method, semiconductor device, and fabrication method thereof
TW584901B (en) * 2001-11-30 2004-04-21 Sony Corp Exposure method of using complementary dividing moldboard mask
JP2005183577A (ja) * 2003-12-18 2005-07-07 Sony Corp 露光装置、露光方法、および半導体装置の製造方法
US20060115742A1 (en) * 2004-12-01 2006-06-01 Texas Instruments Incorporated Tri-tone trim mask for an alternating phase-shift exposure system
JP5220317B2 (ja) * 2007-01-11 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20150146179A1 (en) * 2013-11-25 2015-05-28 Takao Utsumi Low energy electron beam lithography
JP6027150B2 (ja) 2014-06-24 2016-11-16 内海 孝雄 低エネルギー電子ビームリソグラフィ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169230A (en) * 1977-09-02 1979-09-25 International Business Machines Corporation Method of exposure by means of corpuscular beam shadow printing
JPH0732111B2 (ja) * 1985-06-10 1995-04-10 日本電信電話株式会社 荷電ビ−ム投影露光装置
JPH1187209A (ja) 1997-09-02 1999-03-30 Nikon Corp 荷電粒子線投影露光方法
KR20010093748A (ko) * 2000-03-28 2001-10-29 가네꼬 히사시 전자빔 노광 마스크 및 그 패턴 설계 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3370699D1 (en) 1983-05-25 1987-05-07 Ibm Deutschland Process for pattern transfer onto a light-sensitive layer
JPH05160012A (ja) 1991-12-04 1993-06-25 Nikon Corp 電子線縮小転写装置
JP3601630B2 (ja) 1995-11-01 2004-12-15 株式会社ニコン 荷電粒子線転写方法
US5831272A (en) 1997-10-21 1998-11-03 Utsumi; Takao Low energy electron beam lithography
TWI229236B (en) * 2001-11-12 2005-03-11 Sony Corp Complementary mask, fabrication method thereof, exposure method, semiconductor device, and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169230A (en) * 1977-09-02 1979-09-25 International Business Machines Corporation Method of exposure by means of corpuscular beam shadow printing
JPH0732111B2 (ja) * 1985-06-10 1995-04-10 日本電信電話株式会社 荷電ビ−ム投影露光装置
JPH1187209A (ja) 1997-09-02 1999-03-30 Nikon Corp 荷電粒子線投影露光方法
KR20010093748A (ko) * 2000-03-28 2001-10-29 가네꼬 히사시 전자빔 노광 마스크 및 그 패턴 설계 방법

Also Published As

Publication number Publication date
WO2003043063A1 (fr) 2003-05-22
US6998201B2 (en) 2006-02-14
US7462428B2 (en) 2008-12-09
KR20040065986A (ko) 2004-07-23
TW200303449A (en) 2003-09-01
US20040081897A1 (en) 2004-04-29
US20060127824A1 (en) 2006-06-15
TWI229236B (en) 2005-03-11
DE10295596T1 (de) 2003-12-24
JPWO2003043063A1 (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
US6037601A (en) Electron beam illumination device, and exposure apparatus with electron beam illumination device
US7772575B2 (en) Stencil design and method for cell projection particle beam lithography
KR100961019B1 (ko) 묘화 방법 및 하전 입자 빔 묘화 장치
CN110892331B (zh) 对准光刻掩膜板的方法和在半导体材料的晶圆中制造集成电路的相应工艺
KR100270191B1 (ko) 노광방법 및 그것에 사용되는 패턴데이타 작성시스템, 패턴데이타 작성방법 및 마스크와 노광장치
US7462428B2 (en) Complementary masks and method of fabrication of same, exposure method, and semiconductor device and method of production of same
KR100253052B1 (ko) 패턴형성방법 및 패턴형성장치
JP2000091191A (ja) 電子線露光用のマスクと露光装置及び電子線露光方法
US6936831B2 (en) Divided reticles for charged-particle-beam microlithography apparatus, and methods for using same
US6878506B2 (en) Method for manufacturing semiconductor device
KR20060041615A (ko) 마스크, 노광 방법 및 반도체 장치의 제조 방법
US20060073397A1 (en) Masking arrangement and method for producing integrated circuit arrangements
KR100389567B1 (ko) 전자선노광마스크, 전자선노광방법, 반도체장치 제조방법및 전자선노광장치
JPH04252016A (ja) パターン描画方法
JP2001102285A (ja) 位置合わせマーク
US6444399B1 (en) Methods for achieving reduced effects of overlayer and subfield-stitching errors in charged-particle-beam microlithography, and device manufacturing methods comprising such microlithography methods
KR20040105213A (ko) 마스크, 반도체 장치의 제조방법 및 반도체 장치
US20020036272A1 (en) Charged-particle-beam microlithography methods and apparatus providing reduced reticle heating
JPH06181164A (ja) 露光方法及び露光装置
JPH01191416A (ja) パターン形成方法
JP2005167030A (ja) マスクおよび露光方法
JP2647835B2 (ja) ウェハーの露光方法
JP2006210459A (ja) 荷電粒子線露光装置、荷電粒子線露光方法、およびデバイス製造方法
JP3707475B2 (ja) マスク
JP3561564B2 (ja) 固体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee